JP2590323B2 - セラミツクの製造法 - Google Patents
セラミツクの製造法Info
- Publication number
- JP2590323B2 JP2590323B2 JP61197707A JP19770786A JP2590323B2 JP 2590323 B2 JP2590323 B2 JP 2590323B2 JP 61197707 A JP61197707 A JP 61197707A JP 19770786 A JP19770786 A JP 19770786A JP 2590323 B2 JP2590323 B2 JP 2590323B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- region
- porcelain
- dielectric constant
- semiconducting agent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Ceramic Capacitors (AREA)
Description
【発明の詳細な説明】 ［発明の利用分野］ 本発明は電子回路基体や電子回路部品の基材等電子材
料として利用し得るセラミックの製造法に関する。
料として利用し得るセラミックの製造法に関する。
［従来の技術］ 従来、電子回路基体は、導体回路のみ、導体回路と抵
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
抗、もしくは導体回路と抵抗と限られた範囲のコンデン
サーを具備して構成され、その他の機能部分は、素子と
して分離して基体に装着されていた。
即ち、例えば、従来の磁気基板においては、導体と抵
抗体の内蔵基板が中心であり、コンデンサーはチップ部
品等としてはんだ付により装着されていた。この為、電
子回路の小型化には限界があった。第11図にその１例を
示す。111は磁気基体、112は導体回路、113は抵抗体、1
14はチップコンデンサーである。
抗体の内蔵基板が中心であり、コンデンサーはチップ部
品等としてはんだ付により装着されていた。この為、電
子回路の小型化には限界があった。第11図にその１例を
示す。111は磁気基体、112は導体回路、113は抵抗体、1
14はチップコンデンサーである。
近年、同一の磁気基板内で誘電率を変化させる事によ
り、基板内に複数個のコンデンサーを内蔵させようとす
る試みがなされている。
り、基板内に複数個のコンデンサーを内蔵させようとす
る試みがなされている。
しかしながら、従来、同一基板内に異なった誘電体部
分を形成する方法が非常に難しく、例えば積層セラミッ
クコンデンサーを作製する場合の煩雑さを考えれば自明
である様に、複数個のコンデンサーを内蔵する基板は、
未だ実現乃至実用化されていないのが現状である。ま
た、高誘電率の部分を限られた構造スペースのなかで動
作上互いに影響を及ぼし合わない程度に素子機能部分と
して十分に分離された状態にすることも、重要な技術的
課題となっていた。
分を形成する方法が非常に難しく、例えば積層セラミッ
クコンデンサーを作製する場合の煩雑さを考えれば自明
である様に、複数個のコンデンサーを内蔵する基板は、
未だ実現乃至実用化されていないのが現状である。ま
た、高誘電率の部分を限られた構造スペースのなかで動
作上互いに影響を及ぼし合わない程度に素子機能部分と
して十分に分離された状態にすることも、重要な技術的
課題となっていた。
更に、この様な電子回路部品乃至は電子回路基体にま
つわる機能部分の分離内蔵の問題点は、誘電体磁器に限
らず、セラミック内に２つ以上の同種又は異種の機能部
分を形成しようとする場合に、普く顕現されていた。
つわる機能部分の分離内蔵の問題点は、誘電体磁器に限
らず、セラミック内に２つ以上の同種又は異種の機能部
分を形成しようとする場合に、普く顕現されていた。
［発明の目的及び概要］ 本発明の目的は、セラミック内において機能部分を十
分に分離された状態で画成し得るセラミックの製造法を
提供することにある。
分に分離された状態で画成し得るセラミックの製造法を
提供することにある。
上記目的は、TiO2及びSrOを主成分とし半導体化剤と
してWO3を含む焼成前の成形体の表面の所定部分に前記
半導体化剤と同種又は異種の半導体化剤の層を形成して
これを焼成により前記成形体内に拡散せしめる工程を含
むことを特徴とするセラミックの製造法によって達成さ
れる。
してWO3を含む焼成前の成形体の表面の所定部分に前記
半導体化剤と同種又は異種の半導体化剤の層を形成して
これを焼成により前記成形体内に拡散せしめる工程を含
むことを特徴とするセラミックの製造法によって達成さ
れる。
［発明の具体的説明及び実施例］ 本発明によれば、前記半導体化剤の拡散により、成形
体内に半導体化剤の量乃至成分の異なる部分が形成され
る。この部分は、使用する半導体化剤の量や種類を自在
に選択することにより特性の異なる領域として利用する
ことができ、所望に応じて、各種機能部分として利用す
ることもできるし、あるいは機能部分を分割するための
領域等として利用することもできる。従って、セラミッ
ク内に半導体化剤が拡散した部分を１つ又は２つ以上形
成することにより、１つ又は２つ以上の所望する個数の
機能部分を十分に分離された状態で画成し得る。
体内に半導体化剤の量乃至成分の異なる部分が形成され
る。この部分は、使用する半導体化剤の量や種類を自在
に選択することにより特性の異なる領域として利用する
ことができ、所望に応じて、各種機能部分として利用す
ることもできるし、あるいは機能部分を分割するための
領域等として利用することもできる。従って、セラミッ
ク内に半導体化剤が拡散した部分を１つ又は２つ以上形
成することにより、１つ又は２つ以上の所望する個数の
機能部分を十分に分離された状態で画成し得る。
本発明方法により製造されるセラミックを、例えば電
子材料セラミックとして利用する場合、半導体化剤の拡
散した部分により構成される前記機能部分は、半導体化
剤を含む成形体によって形成され得る機能部分の何れで
もよく、例えば半導体、コンデンサーを構成するための
誘電体、導体、抵抗体、絶縁体、ダイオード、トランジ
スター等の電子部品構成単位を例示することができる。
また、半導体化剤の拡散した部分により構成される前記
機能部分を分割するための領域は、例えば、半導体、導
体、抵抗体に対する絶縁体、コンデンサーを構成するた
めの高誘電率に対する低誘電率などである。
子材料セラミックとして利用する場合、半導体化剤の拡
散した部分により構成される前記機能部分は、半導体化
剤を含む成形体によって形成され得る機能部分の何れで
もよく、例えば半導体、コンデンサーを構成するための
誘電体、導体、抵抗体、絶縁体、ダイオード、トランジ
スター等の電子部品構成単位を例示することができる。
また、半導体化剤の拡散した部分により構成される前記
機能部分を分割するための領域は、例えば、半導体、導
体、抵抗体に対する絶縁体、コンデンサーを構成するた
めの高誘電率に対する低誘電率などである。
例えば機能部分としてコンデンサーを構成する誘電体
の領域を形成する場合、本発明による半導体化剤が拡散
した領域を、前記コンデンサーを構成する誘電体の領域
を分離するための領域として利用することができる。即
ち、１つの例として半導体化剤の量（乃至種類）に応じ
て磁器の電気的特性が急激に変化するという性質を利用
して、高誘電率を得るための所望の量乃至種類のWO3及
び必要に応じて他の半導体化剤を含む成形体中に過剰の
半導体化剤を拡散させて低誘電率化させた領域を形成す
ることができる。
の領域を形成する場合、本発明による半導体化剤が拡散
した領域を、前記コンデンサーを構成する誘電体の領域
を分離するための領域として利用することができる。即
ち、１つの例として半導体化剤の量（乃至種類）に応じ
て磁器の電気的特性が急激に変化するという性質を利用
して、高誘電率を得るための所望の量乃至種類のWO3及
び必要に応じて他の半導体化剤を含む成形体中に過剰の
半導体化剤を拡散させて低誘電率化させた領域を形成す
ることができる。
本発明方法により製造されるセラミックの１例とし
て、板状の誘電体磁器基体について、前記コンデンサー
を構成する誘電体の領域（以下、第１の領域という）及
び半導体化剤が拡散した部分を用いて形成される低誘電
率の領域（以下、第２の領域という）の形状例を第１図
乃至第３図に示す。
て、板状の誘電体磁器基体について、前記コンデンサー
を構成する誘電体の領域（以下、第１の領域という）及
び半導体化剤が拡散した部分を用いて形成される低誘電
率の領域（以下、第２の領域という）の形状例を第１図
乃至第３図に示す。
第１図においては、板状誘電体磁器基体１の両主面に
到達する断面矩形の第２の領域Ｂが設けられ、この領域
Ｂを挟んで、２つの互いに分離された第１の領域A,Aが
設けられている。
到達する断面矩形の第２の領域Ｂが設けられ、この領域
Ｂを挟んで、２つの互いに分離された第１の領域A,Aが
設けられている。
第２図の例では、磁器１の両主面の夫々の表層部分に
断面矩形の第２の領域B,Bが設けられ、これらの領域B,B
を挟んで、２つの互いに分離された第１の領域A,Aが設
けられている。
断面矩形の第２の領域B,Bが設けられ、これらの領域B,B
を挟んで、２つの互いに分離された第１の領域A,Aが設
けられている。
第３図の例では、磁器１の一方の主面の表層部分に断
面矩形の第２の領域Ｂが設けられ、この領域Ｂを挟ん
で、２つの互いに分離された第１の領域A,Aが設けられ
ている。
面矩形の第２の領域Ｂが設けられ、この領域Ｂを挟ん
で、２つの互いに分離された第１の領域A,Aが設けられ
ている。
なお、第１図乃至第３図の例では、第２の領域Ｂを１
つ又は２つ設けているが、これに限定されず、所望する
機能部分（第１の領域）の数に応じて決めることがで
き、３つ以上の領域を設けてもよいことは、言うまでも
ない。
つ又は２つ設けているが、これに限定されず、所望する
機能部分（第１の領域）の数に応じて決めることがで
き、３つ以上の領域を設けてもよいことは、言うまでも
ない。
また、第２の領域として、夫々前記第１の領域とは半
導体化剤の量乃至種類が異なる２つ以上の別種の領域の
群を形成しても良い。
導体化剤の量乃至種類が異なる２つ以上の別種の領域の
群を形成しても良い。
前記第１の領域を、コンデンサーを構成するための誘
電体の領域とする場合、第１の領域は、高誘電率である
ことが必要であるが、これを併せて誘電損失や容量の温
度変化率等誘電体自体やコンデンサーを構成した場合の
特性が実用上好ましいものであることが望まれる。
電体の領域とする場合、第１の領域は、高誘電率である
ことが必要であるが、これを併せて誘電損失や容量の温
度変化率等誘電体自体やコンデンサーを構成した場合の
特性が実用上好ましいものであることが望まれる。
この場合、第１の領域の誘電率としては、35,000以上
であることが好ましい。これによって、セラミックの形
状的な条件を入れても、コンデンサー容量として0.047
μＦ程度まで形成し得ることになり、例えばビデオ回路
等に応用した場合、汎用されているセラミックチップコ
ンデンサーのうちの約半数の種類のコンデンサーをセラ
ミック内に形成し得ることになる。
であることが好ましい。これによって、セラミックの形
状的な条件を入れても、コンデンサー容量として0.047
μＦ程度まで形成し得ることになり、例えばビデオ回路
等に応用した場合、汎用されているセラミックチップコ
ンデンサーのうちの約半数の種類のコンデンサーをセラ
ミック内に形成し得ることになる。
また、この様に第１の領域を高誘電体領域として利用
する場合、第１の領域の誘電率が第２の領域の誘電率の
５倍以上とされていることが好ましい。これは、機能部
分相互の影響をなくすために要望される性能であり、誘
電率に５倍以上の差をつければ回路の小型化の点で非常
に有利となるためである。
する場合、第１の領域の誘電率が第２の領域の誘電率の
５倍以上とされていることが好ましい。これは、機能部
分相互の影響をなくすために要望される性能であり、誘
電率に５倍以上の差をつければ回路の小型化の点で非常
に有利となるためである。
第１の領域を高誘電体領域とする場合、第１の領域を
構成する磁器としては、SrO及びTiO2を主成分とするも
のが好ましい。このほか、誘電率は低まる傾向にある
が、BaO及びTiO2を主成分とするものなどを適用するこ
とができる。
構成する磁器としては、SrO及びTiO2を主成分とするも
のが好ましい。このほか、誘電率は低まる傾向にある
が、BaO及びTiO2を主成分とするものなどを適用するこ
とができる。
SrO及びTiO2を主成分とする磁器におけるSrOとTiO2の
量比は、SrOとTiO2の合量100モル％に対し、TiO250.20
〜53.50モル％、SrO49.80〜46.50モル％が最適である。
量比は、SrOとTiO2の合量100モル％に対し、TiO250.20
〜53.50モル％、SrO49.80〜46.50モル％が最適である。
TiO2の量が多くなると、即ちSrOの量が少なくなる
と、所望する誘電体磁器の誘電率が低下し、誘電損失と
誘電率の温度変化が大きくなり、しかも磁器の絶縁抵抗
が減少する。TiO2の量が少なくなると、即ちSrOの量が
多くなると、所望する誘電体磁器の誘電率が低下し、誘
電率の温度変化が大きくなる。SrO及びTiO2を主成分と
する誘電体磁器におけるTiO2とSrOの量比は、これらの
誘電率、誘電損失、誘電率の温度変化、磁器の絶縁抵
抗、半導体化能といった所望特性をバランス良く最適に
発言させるために決定される。
と、所望する誘電体磁器の誘電率が低下し、誘電損失と
誘電率の温度変化が大きくなり、しかも磁器の絶縁抵抗
が減少する。TiO2の量が少なくなると、即ちSrOの量が
多くなると、所望する誘電体磁器の誘電率が低下し、誘
電率の温度変化が大きくなる。SrO及びTiO2を主成分と
する誘電体磁器におけるTiO2とSrOの量比は、これらの
誘電率、誘電損失、誘電率の温度変化、磁器の絶縁抵
抗、半導体化能といった所望特性をバランス良く最適に
発言させるために決定される。
SrO及びTiO2を主成分とする磁器においては、Sr又は
／及びTiをより所望する特性を実現させるために他の元
素で置換することもできる。
／及びTiをより所望する特性を実現させるために他の元
素で置換することもできる。
置換元素とては、Srに対してBa Ca Pb Tiに対してZr
Snなどが好適である。
Snなどが好適である。
Caは、誘電率の温度係数を小さくし、磁器の焼結性を
向上せしめ並びに各特性を安定化せしめる作用がある。
Caの好適な置換量は、SrO1モル中CaO0〜0.30モルの割合
である。
向上せしめ並びに各特性を安定化せしめる作用がある。
Caの好適な置換量は、SrO1モル中CaO0〜0.30モルの割合
である。
Baは誘電率を高める作用がある。Baの好適な置換量
は、SrO1モル中BaO0〜0.10モルの割合である。
は、SrO1モル中BaO0〜0.10モルの割合である。
PbはCaより以上に磁器の焼結性を高める作用があり、
製造プロセス上有利である。
製造プロセス上有利である。
Snは誘電損失（tanδ）を改善する作用を有し、且つ
磁器の焼結性を高める作用もある。
磁器の焼結性を高める作用もある。
Zrは誘電率の向上に寄与する。
第１の領域を構成する磁器には、このほかの成分とし
て、磁器の性質の改良や、特性の安定化などの目的で、
例えばMnO2、SiO2、ZnO等の成分を含有させることがで
きる。例えばMnO2、SiO2の好適な含量は以下のとおりで
ある。
て、磁器の性質の改良や、特性の安定化などの目的で、
例えばMnO2、SiO2、ZnO等の成分を含有させることがで
きる。例えばMnO2、SiO2の好適な含量は以下のとおりで
ある。
0.1 ≦MnO2≦5.0 0.01≦SiO2≦2.00 （何れも磁器の主成分100モル部に対するモル部） MnO2、ZnOは磁器を形成するための焼結助剤の役割を
有するものであり、例えばMnO2の量を主成分100モル部
に対して0.1〜5.0モル部としたのは、MnO2が0.1モル部
未満であると所望するコンデンサーの容量変化率が大き
くなる。5.0モル部を越えると誘電損失が大きくなるた
めである。
有するものであり、例えばMnO2の量を主成分100モル部
に対して0.1〜5.0モル部としたのは、MnO2が0.1モル部
未満であると所望するコンデンサーの容量変化率が大き
くなる。5.0モル部を越えると誘電損失が大きくなるた
めである。
SiO2は半導体磁器の粒界面改良剤としての作用を有す
るものである。この粒界面改良剤とは、半導体磁器の表
面に添加剤を塗布した後、空気中で焼成し結晶粒界に添
加剤を拡散させる際に、該添加剤の粒界への拡散を均一
にすることにより、特性の安定化、均一化を達成するこ
とができるものである。但し、この様な効果を期待し
て、SiO2を使用する場合に、SiO2の量が主成分100モル
部に対し0.001モル部未満であると効果が十分に発現さ
れず、2.0モル部を越えると所望するコンデンサーの誘
電率が低下し、好ましくない。
るものである。この粒界面改良剤とは、半導体磁器の表
面に添加剤を塗布した後、空気中で焼成し結晶粒界に添
加剤を拡散させる際に、該添加剤の粒界への拡散を均一
にすることにより、特性の安定化、均一化を達成するこ
とができるものである。但し、この様な効果を期待し
て、SiO2を使用する場合に、SiO2の量が主成分100モル
部に対し0.001モル部未満であると効果が十分に発現さ
れず、2.0モル部を越えると所望するコンデンサーの誘
電率が低下し、好ましくない。
本発明において使用する前記成形体は、通常は磁器を
形成するための前駆体である成形体（圧粉体や該圧粉体
の仮焼物等）であるが、既に磁器化された成形体や、磁
器を粉砕して再度圧粉体状に成型された成形体を使用し
てもよい。
形成するための前駆体である成形体（圧粉体や該圧粉体
の仮焼物等）であるが、既に磁器化された成形体や、磁
器を粉砕して再度圧粉体状に成型された成形体を使用し
てもよい。
本発明において半導体化剤の拡散は、通常は焼成する
熱拡散により行なわれる。従って、前記磁器を形成する
ための前駆体である成形体を用いれば、焼成による熱拡
散と磁器化が同時に行ない得ることになり工業的に非常
に有利である。この場合、焼成は還元雰囲気又は不活性
雰囲気化で行なうのが好ましい。
熱拡散により行なわれる。従って、前記磁器を形成する
ための前駆体である成形体を用いれば、焼成による熱拡
散と磁器化が同時に行ない得ることになり工業的に非常
に有利である。この場合、焼成は還元雰囲気又は不活性
雰囲気化で行なうのが好ましい。
還元雰囲気の例として、水素と窒素の混合ガス、水素
とアルゴンの混合ガス等を挙げることができる。不活性
雰囲気としてはアルゴン等が挙げられる。
とアルゴンの混合ガス等を挙げることができる。不活性
雰囲気としてはアルゴン等が挙げられる。
本発明は、磁器の電気的特性が半導体化剤の微量の変
化によっても大幅に変り得るという性質を利用したもの
であり、これによってセラミック内における機能部分の
分離を可能ならしめた。
化によっても大幅に変り得るという性質を利用したもの
であり、これによってセラミック内における機能部分の
分離を可能ならしめた。
即ち、WO3及び必要に応じて他の半導体化剤の層を形
成してを拡散させることにより、例えば誘電率は著しく
変化する。従って磁器の組成を大幅に変えることなしに
誘電率の異なる領域を画成して同一セラミック内に内蔵
させることができる。
成してを拡散させることにより、例えば誘電率は著しく
変化する。従って磁器の組成を大幅に変えることなしに
誘電率の異なる領域を画成して同一セラミック内に内蔵
させることができる。
前記半導体化剤層の成分としてWO3と共に含有せしめ
たり、あるいは半導体化剤層の成分として用いたるする
ことのできる半導体化剤としては、例えばＹ、Dy、La、
Nb、Sb、Ta、Ce、Nd、Cd、Al、Pr2O3、ThO2、Pm2O3、Sm
2O3、Eu2O3、Lu2O3、Tb2O3、Tm2O3、Yb2O3、などの１種
又は２種以上である。
たり、あるいは半導体化剤層の成分として用いたるする
ことのできる半導体化剤としては、例えばＹ、Dy、La、
Nb、Sb、Ta、Ce、Nd、Cd、Al、Pr2O3、ThO2、Pm2O3、Sm
2O3、Eu2O3、Lu2O3、Tb2O3、Tm2O3、Yb2O3、などの１種
又は２種以上である。
第１の領域を高誘電体化するために好適な磁器の組成
の例を以下に示す。
の例を以下に示す。
（１） TiO250.20〜53.50モル％及びSrO49.80〜46.50
モル％から成る主成分100モル部に対し、MnO20.1〜5.0
モル部（より好ましくは3.0〜5.0モル部）、並びに拡散
成分としてのWO3（好ましくは0.05〜0.30モル部）含有
されている磁器形成組成物。
モル％から成る主成分100モル部に対し、MnO20.1〜5.0
モル部（より好ましくは3.0〜5.0モル部）、並びに拡散
成分としてのWO3（好ましくは0.05〜0.30モル部）含有
されている磁器形成組成物。
（２） TiO250.20〜53.50モル％及びSrO49.80〜46.50
モル％から成る主成分100モル部に対し、MnO20.1〜5.0
モル部（より好ましくは3.0〜5.0モル部）、拡散部分と
してのWO3（好ましくは0.05〜0.30モル部）、並びにSiO
20.01〜2.00モル部含有されている磁器形成組成物。
モル％から成る主成分100モル部に対し、MnO20.1〜5.0
モル部（より好ましくは3.0〜5.0モル部）、拡散部分と
してのWO3（好ましくは0.05〜0.30モル部）、並びにSiO
20.01〜2.00モル部含有されている磁器形成組成物。
一方、半導体化剤層の形成は、例えば、印刷、スプレ
ー、化学的気相堆積法（Chemical Vapor Depositio
n）、蒸着、浸漬等によって行なうことができる。
ー、化学的気相堆積法（Chemical Vapor Depositio
n）、蒸着、浸漬等によって行なうことができる。
本発明方法によって、第１図乃至第３図に示した様な
誘電体磁器基体を製造する場合、前記半導体化剤の拡散
工程のあとに、磁器の結晶粒界に絶縁層を形成する工程
が行なわれる。この工程は、通常、半導体磁器表面の全
部又は所定部分に添加剤を塗布し焼成することにより行
なわれる。焼成は好ましくは、酸化雰囲気中、1100℃〜
1300℃で行なわれる。
誘電体磁器基体を製造する場合、前記半導体化剤の拡散
工程のあとに、磁器の結晶粒界に絶縁層を形成する工程
が行なわれる。この工程は、通常、半導体磁器表面の全
部又は所定部分に添加剤を塗布し焼成することにより行
なわれる。焼成は好ましくは、酸化雰囲気中、1100℃〜
1300℃で行なわれる。
添加剤としては、半導体磁器の結晶粒界に絶縁層を形
成するための従来公知の添加剤の何れをも使用すること
ができる。例えば、マンガン、ビスマス、バナジウム、
鉛、クロム、鉄、コバルト、ニッケル、銅、アスタチ
ン、アンチモン、タリウム等の酸化物のほか、特に本発
明において好適に用いられるのは、酸化ホウ素及び酸化
ナトリウムであり、これらを用いた場合良好な結果が得
られる。添加剤は、焼成の結果としてこれら酸化物の形
態をとればよく、半導体磁器表面に供給するときは、例
えば酸化物、窒化物、炭酸塩等の形態でよい。
成するための従来公知の添加剤の何れをも使用すること
ができる。例えば、マンガン、ビスマス、バナジウム、
鉛、クロム、鉄、コバルト、ニッケル、銅、アスタチ
ン、アンチモン、タリウム等の酸化物のほか、特に本発
明において好適に用いられるのは、酸化ホウ素及び酸化
ナトリウムであり、これらを用いた場合良好な結果が得
られる。添加剤は、焼成の結果としてこれら酸化物の形
態をとればよく、半導体磁器表面に供給するときは、例
えば酸化物、窒化物、炭酸塩等の形態でよい。
本発明方法により製造されるセラミックの一形状例を
第７図（ａ）（平面図）、第７図（ｂ）（第７図（ａ）
のＡ−Ａ断面図）に示した。
第７図（ａ）（平面図）、第７図（ｂ）（第７図（ａ）
のＡ−Ａ断面図）に示した。
第７図（ａ），（ｂ）に示したセラミックは、板状の
誘電体磁器１の内部に複数の高誘電率の領域71,71,71,
…が画成されており、これらの領域が低誘電率の領域7
2,72,72,…によって互いに分離された状態になってい
る。
誘電体磁器１の内部に複数の高誘電率の領域71,71,71,
…が画成されており、これらの領域が低誘電率の領域7
2,72,72,…によって互いに分離された状態になってい
る。
次に、本発明の方法によって製造されるセラミックを
用いて回路基体を構成することができる。例えば、本発
明のセラミックの内部乃至は周囲に少なくとも電極を設
け、且つ必要に応じて導体、抵抗体及び絶縁体等のうち
少なくとも１種類の機能部分を設けて回路基体を構成す
ることができる。
用いて回路基体を構成することができる。例えば、本発
明のセラミックの内部乃至は周囲に少なくとも電極を設
け、且つ必要に応じて導体、抵抗体及び絶縁体等のうち
少なくとも１種類の機能部分を設けて回路基体を構成す
ることができる。
回路基板の構成例として、同一要素を同一符号で表わ
すと、第８図に示した回路基体は、第７図（ａ），
（ｂ）に示したセラミックの夫々の高誘電率の領域の両
主面に例えば銀ペースト等導電ペーストによる厚膜など
により構成された一対の電極群81,81′,81,81′,81,8
1′，を有している。
すと、第８図に示した回路基体は、第７図（ａ），
（ｂ）に示したセラミックの夫々の高誘電率の領域の両
主面に例えば銀ペースト等導電ペーストによる厚膜など
により構成された一対の電極群81,81′,81,81′,81,8
1′，を有している。
また、第９図に示した回路基体の例は、第８図に示し
た回路基体に、更に例えばガラス等の絶縁体ペーストの
スクリーン印刷などにより必要に応じて設けられるスル
ーホール部分91を残して形成された絶縁層92,92′、ス
ルーホール91内及び絶縁層上に印刷された導体回路部分
92…及び抵抗体部分94を備えている。
た回路基体に、更に例えばガラス等の絶縁体ペーストの
スクリーン印刷などにより必要に応じて設けられるスル
ーホール部分91を残して形成された絶縁層92,92′、ス
ルーホール91内及び絶縁層上に印刷された導体回路部分
92…及び抵抗体部分94を備えている。
更に、本発明のセラミックを用いて電子回路基体を構
成することができる。例えば、本発明のセラミックの内
部乃至は周囲に電極を有し、且つ必要に応じて導体、抵
抗体及び絶縁体等のうち少なくとも１種類の機能部分を
設け、且つこのセラミック上に電子回路部品を装着して
構成することができる。
成することができる。例えば、本発明のセラミックの内
部乃至は周囲に電極を有し、且つ必要に応じて導体、抵
抗体及び絶縁体等のうち少なくとも１種類の機能部分を
設け、且つこのセラミック上に電子回路部品を装着して
構成することができる。
同一要素を同一符号で表わすと、例えば第10図に示し
た電子回路基体は、第９図に示した回路基体は、導体回
路部分93に接続されたフレキシブルプリントICチップ10
1及び102を装着している。
た電子回路基体は、第９図に示した回路基体は、導体回
路部分93に接続されたフレキシブルプリントICチップ10
1及び102を装着している。
参考例１〜４、実施例１〜15 第６図に本発明方法による電子回路用誘電体磁器基体
の製造工程示す。
の製造工程示す。
本実施例においては、表１に示した組成の板状成形体
（20×15×1.0t）を作製し、次いで第４図に示した様に
半導体化剤の層41として各々表１に示した酸化物のペー
ストを両面に約8mgの量スクリーン印刷にて塗布した成
形体42を、還元雰囲気下、1360℃で４時間焼成を行なっ
た。次いでかくして得られた磁器の両主面全面に表１に
示した粒界絶縁剤を塗布し、酸化雰囲気下で1250℃、0.
5時間焼成を行ない、両端に高誘電率の領域51,51、中央
に低誘電率の領域52を備えたセラミックを製造した。次
いで領域51,51上に銀電極を設け、半導体化剤層の拡散
を行なった領域52と該拡散を行なっていない領域51,51
夫々の誘電率を測定した。結果を表１に示した。
（20×15×1.0t）を作製し、次いで第４図に示した様に
半導体化剤の層41として各々表１に示した酸化物のペー
ストを両面に約8mgの量スクリーン印刷にて塗布した成
形体42を、還元雰囲気下、1360℃で４時間焼成を行なっ
た。次いでかくして得られた磁器の両主面全面に表１に
示した粒界絶縁剤を塗布し、酸化雰囲気下で1250℃、0.
5時間焼成を行ない、両端に高誘電率の領域51,51、中央
に低誘電率の領域52を備えたセラミックを製造した。次
いで領域51,51上に銀電極を設け、半導体化剤層の拡散
を行なった領域52と該拡散を行なっていない領域51,51
夫々の誘電率を測定した。結果を表１に示した。
［発明の効果］ 本発明のセラミックの製造法によれば、複数の機能部
分を十分に分離された状態で内蔵したセラミックを製造
し得る。
分を十分に分離された状態で内蔵したセラミックを製造
し得る。
第１図乃至第３図は、夫々本発明方法により得られるセ
ラミックにおける第１の領域及び第２の領域の形状例を
示した模式的断面図である。 第４図は、実施例で使用した、本発明方法において半導
体化剤層を設けた成形体の模式的断面図である。第５図
は製造されたセラミックの模式的斜視図であり、第６図
はこのセラミックの製造の工程説明図である。 第７図（ａ）は、本発明方法により得られるセラミック
の構成例を示した平面図、第７図（ｂ）は第７図（ａ）
中Ａ−Ａ断面図である。 第８図及び第９図は、夫々本発明方法により得られるセ
ラミックを用いた回路基体の構成例を示した模式的断面
図であり、第10図は本発明の方法により得られるセラミ
ックを用いた電子回路基体の構成例を示した模式的断面
図である。 第11図は従来の磁器基板の模式的断面図である。 Ａ……第１の領域、Ｂ……第２の領域、71,71,71……高
誘電率部分、72,72,72……低誘電率部分、81,81′……
電極、、91……スルーホール、92……絶縁体、93……導
体回路、94……抵抗体、101,102……チップ部品。
ラミックにおける第１の領域及び第２の領域の形状例を
示した模式的断面図である。 第４図は、実施例で使用した、本発明方法において半導
体化剤層を設けた成形体の模式的断面図である。第５図
は製造されたセラミックの模式的斜視図であり、第６図
はこのセラミックの製造の工程説明図である。 第７図（ａ）は、本発明方法により得られるセラミック
の構成例を示した平面図、第７図（ｂ）は第７図（ａ）
中Ａ−Ａ断面図である。 第８図及び第９図は、夫々本発明方法により得られるセ
ラミックを用いた回路基体の構成例を示した模式的断面
図であり、第10図は本発明の方法により得られるセラミ
ックを用いた電子回路基体の構成例を示した模式的断面
図である。 第11図は従来の磁器基板の模式的断面図である。 Ａ……第１の領域、Ｂ……第２の領域、71,71,71……高
誘電率部分、72,72,72……低誘電率部分、81,81′……
電極、、91……スルーホール、92……絶縁体、93……導
体回路、94……抵抗体、101,102……チップ部品。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/16 Ｃ０４Ｂ 35/46 Ｅ (56)参考文献 特開 昭55−27828（ＪＰ，Ａ) 特開 昭60−54401（ＪＰ，Ａ) 特開 昭54−144415（ＪＰ，Ａ)
Claims (7)
- 【請求項１】TiO2及びSrOを主成分とし半導体化剤とし
てWO3を含む焼成前の成形体の表面の所定部分に前記半
導体化剤と同種又は異種の半導体化剤の層を形成してこ
れを焼成により前記成形体内に拡散せしめる工程を含む
ことを特徴とするセラミックの製造法。 - 【請求項２】焼成により成形体が磁器化される特許請求
の範囲第１項記載のセラミックの製造法。 - 【請求項３】焼成が還元雰囲気又は不活性雰囲気下で行
われる特許請求の範囲第１項記載のセラミックの製造
法。 - 【請求項４】半導体化剤の拡散工程よりあとに、磁器の
結晶粒界に絶縁層を形成する工程を含む特許請求の範囲
第１項記載のセラミックの製造法。 - 【請求項５】半導体化剤が拡散した部分に低誘電率の領
域が形成される特許請求の範囲第４項記載のセラミック
の製造法。 - 【請求項６】低誘電率の領域を挟んで互いに離隔した２
つ以上の高誘電率の領域が形成される特許請求の範囲第
５項記載のセラミックの製造法。 - 【請求項７】半導体化剤層が、印刷、スプレー、化学的
気相堆積法、蒸着又は浸漬によって形成される特許請求
の範囲第１項記載のセラミックの製造法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197707A JP2590323B2 (ja) | 1986-08-23 | 1986-08-23 | セラミツクの製造法 |
| US08/235,240 US5571761A (en) | 1986-08-22 | 1994-04-29 | Ceramic substrate circuit substrate |
| US08/698,688 US6002578A (en) | 1986-08-22 | 1996-09-04 | Ceramic substrate, circuit substrate and electronic circuit substrate by use thereof and method for preparing ceramic substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197707A JP2590323B2 (ja) | 1986-08-23 | 1986-08-23 | セラミツクの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6355152A JPS6355152A (ja) | 1988-03-09 |
| JP2590323B2 true JP2590323B2 (ja) | 1997-03-12 |
Family
ID=16379020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61197707A Expired - Fee Related JP2590323B2 (ja) | 1986-08-22 | 1986-08-23 | セラミツクの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590323B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210073702A (ko) * | 2019-12-10 | 2021-06-21 | 브이메모리 주식회사 | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017023452A1 (en) * | 2015-08-05 | 2017-02-09 | Ferro Corporation | High-k ltcc dieletric compositions and devices |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54144415A (en) * | 1978-05-02 | 1979-11-10 | Sumitomo Electric Industries | Manufacture of electric conductive ceramic composite article |
| JPS5527828A (en) * | 1978-08-15 | 1980-02-28 | Taiyo Yuden Kk | Manufacture of ceramic dielectric body |
| JPS6054401A (ja) * | 1983-09-05 | 1985-03-28 | 松下電器産業株式会社 | チタン酸バリウム系ｐｔｏサ−ミスタの製造方法 |
-
1986
- 1986-08-23 JP JP61197707A patent/JP2590323B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210073702A (ko) * | 2019-12-10 | 2021-06-21 | 브이메모리 주식회사 | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 |
| KR102271382B1 (ko) * | 2019-12-10 | 2021-07-01 | 브이메모리 주식회사 | 변동 저저항 라인 기반 전자 소자 및 이의 제어 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6355152A (ja) | 1988-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345031B1 (ko) | 전자장치 및 그 제조방법 | |
| EP1721878B1 (en) | Insulating ceramic composition, insulating ceramic sintered body, and multilayer ceramic electronic component | |
| US4464420A (en) | Ceramic multilayer circuit board and a process for manufacturing the same | |
| KR19990062997A (ko) | 유전체 세라믹 조성물 및 이를 이용한 세라믹 전자부품 | |
| KR100524090B1 (ko) | 적층형 ｐｔｃ 서미스터의 제조방법 | |
| JP2001114554A (ja) | 低温焼成セラミック組成物及びセラミック多層基板 | |
| KR19980070404A (ko) | 모놀리식 세라믹 커패시터 | |
| JP2568208B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| US7531416B2 (en) | Thick film capacitors on ceramic interconnect substrates | |
| JP3523280B2 (ja) | 多層セラミック部品の製造方法 | |
| JP2608288B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JP2568204B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JPH025019B2 (ja) | ||
| JP2590323B2 (ja) | セラミツクの製造法 | |
| JP2590322B2 (ja) | セラミツクの製造法 | |
| US5571761A (en) | Ceramic substrate circuit substrate | |
| JPH11106259A (ja) | 誘電体磁器組成物 | |
| JP3831537B2 (ja) | 電子デバイスおよびその製造方法 | |
| JPH0832242A (ja) | コンデンサ内蔵多層配線基板 | |
| JP2608289B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| US6002578A (en) | Ceramic substrate, circuit substrate and electronic circuit substrate by use thereof and method for preparing ceramic substrate | |
| US6444066B1 (en) | Method for manufacturing ceramic electronic device | |
| JP2755954B2 (ja) | セラミック体およびこれを用いた電気回路基板 | |
| JPS6355153A (ja) | セラミツクの製造法 | |
| JPS6355154A (ja) | セラミツクの製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |