JP2755954B2 - セラミック体およびこれを用いた電気回路基板 - Google Patents
セラミック体およびこれを用いた電気回路基板Info
- Publication number
- JP2755954B2 JP2755954B2 JP63138484A JP13848488A JP2755954B2 JP 2755954 B2 JP2755954 B2 JP 2755954B2 JP 63138484 A JP63138484 A JP 63138484A JP 13848488 A JP13848488 A JP 13848488A JP 2755954 B2 JP2755954 B2 JP 2755954B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- dielectric constant
- region
- circuit board
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Inorganic Insulating Materials (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、電子材料として利用することのできるセラ
ミック体およびこのセラミック体を用いた電気回路基板
に関する。
ミック体およびこのセラミック体を用いた電気回路基板
に関する。
［従来の技術］ 従来、電気回路基板としては、基板上に導体回路のみ
を配したもの（プリント基板と呼ばれる）がよく用いら
れるが、導体回路に抵抗を組込んだものも知られてい
る。この様な電気回路基板では、他の機能部分、例えば
コンデンサやトランジスタ等は、チップ部品として、は
んだ付けにより装着されていた。
を配したもの（プリント基板と呼ばれる）がよく用いら
れるが、導体回路に抵抗を組込んだものも知られてい
る。この様な電気回路基板では、他の機能部分、例えば
コンデンサやトランジスタ等は、チップ部品として、は
んだ付けにより装着されていた。
第11図にその１例を示す。111は基板、112は導体回
路、113は抵抗体、114はチップコンデンサーである。
路、113は抵抗体、114はチップコンデンサーである。
［発明が解決しようとする課題］ 近年、電気回路基板の小型化のため、一枚の基板内で
誘電率を変化させる事により、基板内に複数個のコンデ
ンサーを内蔵させようとする試みがなされている。つま
り、一枚の基板内に高誘電率の部分と低誘電率の部分を
設けることにより、複数個のコンデンサーを形成させよ
うとする試みである。しかしながら、従来、同一基板内
に異なった誘電体部分形成する方法が非常に難しく、例
えば積層セラミックコンデンサーを製作する場合の煩雑
さを考えれば自明であるように、複数個のコンデンサー
を内蔵する基板は、未だ実現あるいは実用化されていな
いのが現状である。また、高誘電率の部分を、限られた
構造スペースのなかで動作上互いに影響を及ぼし合わな
い程度に素子機能部分として十分に分離された状態にす
ることも、重要な技術的課題となっていた。
誘電率を変化させる事により、基板内に複数個のコンデ
ンサーを内蔵させようとする試みがなされている。つま
り、一枚の基板内に高誘電率の部分と低誘電率の部分を
設けることにより、複数個のコンデンサーを形成させよ
うとする試みである。しかしながら、従来、同一基板内
に異なった誘電体部分形成する方法が非常に難しく、例
えば積層セラミックコンデンサーを製作する場合の煩雑
さを考えれば自明であるように、複数個のコンデンサー
を内蔵する基板は、未だ実現あるいは実用化されていな
いのが現状である。また、高誘電率の部分を、限られた
構造スペースのなかで動作上互いに影響を及ぼし合わな
い程度に素子機能部分として十分に分離された状態にす
ることも、重要な技術的課題となっていた。
［課題を解決するための手段］ 本発明は、（Me）ｎとTiO2との混合物よりなり、結晶
粒界に絶縁層を有する半導体セラミック領域を複数個有
し、２個以上の当該半導体セラミック領域の間に、（M
e）ｍとTiO2の混合物（ただしｍ＞ｎ）よりなる絶縁体
セラミック領域を有することを特徴とするセラミック体
に第１の要旨が存在し、このセラミック体により形成さ
れ、内部あるいは周囲に電極を有し、かつ内部に少なく
とも１種類の電子部品としての機能部分を有することを
特徴とする電気回路基板に第２の要旨が存在する。
粒界に絶縁層を有する半導体セラミック領域を複数個有
し、２個以上の当該半導体セラミック領域の間に、（M
e）ｍとTiO2の混合物（ただしｍ＞ｎ）よりなる絶縁体
セラミック領域を有することを特徴とするセラミック体
に第１の要旨が存在し、このセラミック体により形成さ
れ、内部あるいは周囲に電極を有し、かつ内部に少なく
とも１種類の電子部品としての機能部分を有することを
特徴とする電気回路基板に第２の要旨が存在する。
［作用］ 本発明によれば、一枚の基板内に誘電率の異なる領域
を容易に形成することができ、なおかつ、導電体や半導
体を形成することができる。従って、これらの組合せに
より、抵抗、コンデンサ、ダイオード、トランジスタ等
を、基板内に形成することができる。
を容易に形成することができ、なおかつ、導電体や半導
体を形成することができる。従って、これらの組合せに
より、抵抗、コンデンサ、ダイオード、トランジスタ等
を、基板内に形成することができる。
また、例えば、前記半導体セラミック領域（以下、第
１の領域と呼ぶ）を介在させて２つ以上の前記絶縁体セ
ラミック領域（以下、第２の領域と呼ぶ）を配置した
り、あるいはその逆に第１の領域を介在させて２つ以上
の第２の領域を配置したりすれば、２つ以上の機能部分
を十分に分離された状態で形成することができる。
１の領域と呼ぶ）を介在させて２つ以上の前記絶縁体セ
ラミック領域（以下、第２の領域と呼ぶ）を配置した
り、あるいはその逆に第１の領域を介在させて２つ以上
の第２の領域を配置したりすれば、２つ以上の機能部分
を十分に分離された状態で形成することができる。
具体例を第１図、第２図および第３図に示す。なお、
ここでは、第１の領域において機能部分が構成されてい
るものとする。図において、１は本発明による電気回路
基板、Ａは第１の領域、Ｂは第２の領域である。
ここでは、第１の領域において機能部分が構成されてい
るものとする。図において、１は本発明による電気回路
基板、Ａは第１の領域、Ｂは第２の領域である。
第１図においては、電気回路基板１の両主面に到達す
る断面矩形の第２の領域Ｂが設けられ、この領域Ｂを挟
んで、２つの第１の領域Ａが設けられている。
る断面矩形の第２の領域Ｂが設けられ、この領域Ｂを挟
んで、２つの第１の領域Ａが設けられている。
第２図の例では、電気回路基板１の両主面のそれぞれ
の表層部分に断面矩形の第２の領域Ｂが設けられ、これ
らを挟んで、２つの第１の領域Ａが設けられている。
の表層部分に断面矩形の第２の領域Ｂが設けられ、これ
らを挟んで、２つの第１の領域Ａが設けられている。
第３図の例では、電気回路基板１の一方の主面の表層
部分に断面矩形の第２の領域Ｂが設けられ、これをはさ
んで、２つの第１の領域Ａが設けられている。
部分に断面矩形の第２の領域Ｂが設けられ、これをはさ
んで、２つの第１の領域Ａが設けられている。
なお、以上の例では、第２の領域Ｂを１つまたは２つ
設けているが、これに限定されず、所望する機能部分
（第１の領域）の数に応じて決めることができ、３つ以
上の領域を設けてもよいことは明らかである。
設けているが、これに限定されず、所望する機能部分
（第１の領域）の数に応じて決めることができ、３つ以
上の領域を設けてもよいことは明らかである。
以下、本発明の実施例について、主として、コンデン
サとして機能させる場合およびコンデンサを内蔵した電
気回路基板として実施する場合につうて説明する。
サとして機能させる場合およびコンデンサを内蔵した電
気回路基板として実施する場合につうて説明する。
［実施例］ （製造方法） 本発明のセラミック体を製造する方法の１例を以下に
説明する。なお、ここでは第１の領域を構成するセラミ
ック材料をC1および第２の領域を構成するセラミック材
料をC2とする。
説明する。なお、ここでは第１の領域を構成するセラミ
ック材料をC1および第２の領域を構成するセラミック材
料をC2とする。
この製造例は、第４図に示される様な工程によって行
なうことができる。
なうことができる。
即ち、第５図に示す金型11に取り去る事の可能な仕切
板12を設け、空隙13,14にC1を充填し、15にC2を充填し
仕切板を取り去る。そして加圧成形を行なう。ここで成
形体は第６図に示す。21,22はC1、23はC2の各粒子群で
充填されている。この成形体を１次焼成してC1の部分を
半導体化し、次いで、かくして得られた半導体セラミッ
クの表面に結晶粒界への拡散成分となる添加剤を塗布
し、２次焼成してC1で構成される半導体セラミックの結
晶粒界に絶縁層を形成して誘電体化する。
板12を設け、空隙13,14にC1を充填し、15にC2を充填し
仕切板を取り去る。そして加圧成形を行なう。ここで成
形体は第６図に示す。21,22はC1、23はC2の各粒子群で
充填されている。この成形体を１次焼成してC1の部分を
半導体化し、次いで、かくして得られた半導体セラミッ
クの表面に結晶粒界への拡散成分となる添加剤を塗布
し、２次焼成してC1で構成される半導体セラミックの結
晶粒界に絶縁層を形成して誘電体化する。
１次焼成は、水素と窒素の混合ガス、水素とアルゴン
の混合ガス等の還元雰囲気あるいは窒素ガス、アルゴン
ガス等の中性雰囲気中で行なうが、還元雰囲気中の方が
好ましい。また、焼成温度は1320〜1450℃が良い。
の混合ガス等の還元雰囲気あるいは窒素ガス、アルゴン
ガス等の中性雰囲気中で行なうが、還元雰囲気中の方が
好ましい。また、焼成温度は1320〜1450℃が良い。
２次焼成は、酸化雰囲気中で、1100〜1300℃で行なう
のが望ましい。
のが望ましい。
添加剤としては、半導体セラミックの結晶粒界に絶縁
層を形成するための従来公知の添加剤の何れをも使用す
ることができる。例えば、マンガン、ビスマス、バナジ
ウム、鉛、クロム、鉄、コバルト、ニッケル、銅、アス
タチン、アンチモン、タリウム等の酸化物であるが、特
に本発明において好適に用いられるのは、ビスマスであ
る。添加剤は、焼成の結果として酸化物の形態をとれば
よく、半導体セラミック表面に供給するときは窒化物、
炭酸塩等の形態でもよい。
層を形成するための従来公知の添加剤の何れをも使用す
ることができる。例えば、マンガン、ビスマス、バナジ
ウム、鉛、クロム、鉄、コバルト、ニッケル、銅、アス
タチン、アンチモン、タリウム等の酸化物であるが、特
に本発明において好適に用いられるのは、ビスマスであ
る。添加剤は、焼成の結果として酸化物の形態をとれば
よく、半導体セラミック表面に供給するときは窒化物、
炭酸塩等の形態でもよい。
第１の領域にコンデンサーを形成しようとする場合、
セラミック材料としては、SrOおよびTiO2を主成分とす
るものが好ましい。このほか、誘電率は低下する傾向に
あるが、BaOおよびTiO2を主成分とするものなどを用い
ることもできる。
セラミック材料としては、SrOおよびTiO2を主成分とす
るものが好ましい。このほか、誘電率は低下する傾向に
あるが、BaOおよびTiO2を主成分とするものなどを用い
ることもできる。
SrO及びTiO2を主成分とする場合、C1におけるSrOとTi
O2の量比は、TiO2を50.20〜53.50モル％とするのが最適
である。
O2の量比は、TiO2を50.20〜53.50モル％とするのが最適
である。
TiO2の量が多くなると、即ちSrOの量が少なくなる
と、セラミックの誘電率が低下し、誘電損失と誘電率の
温度変化が大きくなり、しかも絶縁抵抗が減少する。逆
にTiO2の量が少なくなると、即ちSrOの量が多くなる
と、誘電率が低下し、誘電率の温度変化が大きくなる。
と、セラミックの誘電率が低下し、誘電損失と誘電率の
温度変化が大きくなり、しかも絶縁抵抗が減少する。逆
にTiO2の量が少なくなると、即ちSrOの量が多くなる
と、誘電率が低下し、誘電率の温度変化が大きくなる。
従って、TiO2とSrOの量比は、セラミックの誘電率、
誘電損失、誘電率の温度変化、磁器の絶縁抵抗、半導体
化能といった所望特性をバランス良く最適に発現させる
様に決定される。
誘電損失、誘電率の温度変化、磁器の絶縁抵抗、半導体
化能といった所望特性をバランス良く最適に発現させる
様に決定される。
また、C1には、より所望する特性を実現させるため
に、Srまたは／及びTiを他の元素で置換したものも使用
することができる。
に、Srまたは／及びTiを他の元素で置換したものも使用
することができる。
置換元素としては、Srに対してBa,Ca,Pb,Tiに対してZ
r,Snなどが好適である。
r,Snなどが好適である。
CaBには、誘電率の温度係数を小さくし、セラミック
の焼結性を向上せしめる作用と、各特性を安定化せしめ
る作用がある。Caの好適な置換量は、SrO1モル当りCa0.
3モル以下である。
の焼結性を向上せしめる作用と、各特性を安定化せしめ
る作用がある。Caの好適な置換量は、SrO1モル当りCa0.
3モル以下である。
Baには誘電率を高める作用がある。Baの好適な置換量
は、SrO1モル当りBa0.1モル以下である。
は、SrO1モル当りBa0.1モル以下である。
PbにはCa以上にセラミックの焼結性を高める作用があ
り、製造プロセス上有利である。
り、製造プロセス上有利である。
Snには誘電損失（tanδ）を改善する作用と磁器の焼
結性を高める作用がある。
結性を高める作用がある。
Zrは誘電率の向上に寄与する。
さらにC1には、特性の改良や安定化などの目的で、例
えばMnO2,SiO2,ZnO等の成分を含有させることができ
る。例えばMnO2,SiO2の好適な合量は以下のとおりであ
る。
えばMnO2,SiO2,ZnO等の成分を含有させることができ
る。例えばMnO2,SiO2の好適な合量は以下のとおりであ
る。
0.1 ≦MnO2≦5.0 0.01≦SiO2≦2.00 （何れもC1の主成分100モル部に対するモル部） MnO2,ZnOはセラミックを形成するための焼結助剤の役
割を有するものであるが、0.1モル部未満であると所望
するコンデンサの容量変化率が大きくなり、5.0モル部
を越えると誘電損失が大きくなる。
割を有するものであるが、0.1モル部未満であると所望
するコンデンサの容量変化率が大きくなり、5.0モル部
を越えると誘電損失が大きくなる。
SiO2は半導体セラミックの粒界面改良剤として作用す
るものである。これにより、２次焼成の際に該添加剤の
粒界面への拡散を均一にすることができるので、特性の
安定化、均一化を達成することができる。ただし、主成
分100モル部に対し0.001モル部未満であると効果が十分
に発現されず、2.0モル部を越えると所望するコンデン
サの誘電率が低下する。
るものである。これにより、２次焼成の際に該添加剤の
粒界面への拡散を均一にすることができるので、特性の
安定化、均一化を達成することができる。ただし、主成
分100モル部に対し0.001モル部未満であると効果が十分
に発現されず、2.0モル部を越えると所望するコンデン
サの誘電率が低下する。
C1の半導体化剤としては、Y,Dy,La,Nb,Sb,Ta,Ce,Nd,C
d,Al,Pr2O3,Pm2O3,Sm2O3,Eu2O3,Lu2O3,ThO2,Tb2O3,Tm2O
3,Yb2O3などの１種又は２種以上を使用すれば良い。
d,Al,Pr2O3,Pm2O3,Sm2O3,Eu2O3,Lu2O3,ThO2,Tb2O3,Tm2O
3,Yb2O3などの１種又は２種以上を使用すれば良い。
これらの半導体化剤は誘電率や誘電損失、絶縁抵抗、
誘電率の温度係数等コンデンサを構成した場合の特性の
バランスを考慮して適宜選択されて使用される。
誘電率の温度係数等コンデンサを構成した場合の特性の
バランスを考慮して適宜選択されて使用される。
C2のSrOとTiO2の量比は、SrOを51.0〜52.5モル％とす
るのが望ましい。
るのが望ましい。
SrOが52.5モル％以上となると、磁器の焼結性が落
ち、第１の領域との一体焼結が困難になるからである。
ち、第１の領域との一体焼結が困難になるからである。
本発明のセラミック体をコンデンサとして機能させる
場合には、第１の領域の誘電率としては、35,000以上で
あることが好ましい。これによって、セラミック体の形
状的な条件を入れても、コンデンサ容量として0.047μ
Ｆ程度まで形成し得ることになり、例えばビデオ回路等
に応用した場合、汎用されているセラミックチップコン
デンサのうちの約半数の種類のコンデンサをセラミック
内に形成し得ることになる。
場合には、第１の領域の誘電率としては、35,000以上で
あることが好ましい。これによって、セラミック体の形
状的な条件を入れても、コンデンサ容量として0.047μ
Ｆ程度まで形成し得ることになり、例えばビデオ回路等
に応用した場合、汎用されているセラミックチップコン
デンサのうちの約半数の種類のコンデンサをセラミック
内に形成し得ることになる。
また、この様に第１の領域を高誘電体領域として利用
する場合、第１の領域の誘電率が第２の領域の誘電率の
５倍以上となっていることが好ましい。これは、機能部
分相互の影響をなくすために要望される性能であり、誘
電率に５倍以上の差をつければ回路の小型化の点で非常
に有利となるためである。
する場合、第１の領域の誘電率が第２の領域の誘電率の
５倍以上となっていることが好ましい。これは、機能部
分相互の影響をなくすために要望される性能であり、誘
電率に５倍以上の差をつければ回路の小型化の点で非常
に有利となるためである。
第１および第２の領域を一体の構造物としてのセラミ
ック中に存在させるためには、その界面において反応性
を有することが必要であると共に、逆に接合部で変形し
たり、強度分布が大幅に変化したり、応力が内包された
りしないことが必要である。
ック中に存在させるためには、その界面において反応性
を有することが必要であると共に、逆に接合部で変形し
たり、強度分布が大幅に変化したり、応力が内包された
りしないことが必要である。
本発明は、（Me）nTiO3を主成分とする粒界絶縁型磁
器の（Me）とTiの比により誘電率が大きく変化すること
を利用したものである。例えば、C1とC2の主成分がSrTi
O3の場合、TiO2のモル比を大きくすることにより誘電率
の大きいセラミックを形成することができる。従って、
第１の領域と第２の領域の成分は、SiO2とTiOの比を除
き、種類および量をほぼ等しくすることができるので、
上述の問題を解決することができる。
器の（Me）とTiの比により誘電率が大きく変化すること
を利用したものである。例えば、C1とC2の主成分がSrTi
O3の場合、TiO2のモル比を大きくすることにより誘電率
の大きいセラミックを形成することができる。従って、
第１の領域と第２の領域の成分は、SiO2とTiOの比を除
き、種類および量をほぼ等しくすることができるので、
上述の問題を解決することができる。
（実施例１） 本発明のセラミック体の一形状例を第７図（ａ）（平
面図）と第７図（ｂ）（第７図（ａ）のＡ−Ａ断面図）
に示した。
面図）と第７図（ｂ）（第７図（ａ）のＡ−Ａ断面図）
に示した。
第７図（ａ），（ｂ）に示したセラミック電気回路基
板１の内部には、複数の高誘電率の領域71が画成されて
おり、これらの領域が低誘電率の領域72によって互いに
分離された状態になっている。
板１の内部には、複数の高誘電率の領域71が画成されて
おり、これらの領域が低誘電率の領域72によって互いに
分離された状態になっている。
また、このセラミックは、内部あるいは周囲に電極を
有し、かつ内部に少なくとも１種類電子部品としての機
能部分を有している。
有し、かつ内部に少なくとも１種類電子部品としての機
能部分を有している。
（実施例２） 第８図に示したセラミック電気回路基板１は、第７図
（ａ），（ｂ）に示したセラミックと同様の構成を採る
電気回路基板１の、それぞれの高誘電率の領域の両主面
に、銀ペーストによる厚膜などにより構成された一対の
電極群81,81′を有している。
（ａ），（ｂ）に示したセラミックと同様の構成を採る
電気回路基板１の、それぞれの高誘電率の領域の両主面
に、銀ペーストによる厚膜などにより構成された一対の
電極群81,81′を有している。
また、第９図に示したセラミック電気回路基板１は、
第８図に示した回路基体に、更に例えばガラス等の絶縁
体ペーストのスクリーン印刷などにより必要に応じて設
けられるビアホール部分91を残して形成された絶縁層9
2,92′、ビアホール91内及び絶縁層上に印刷された導体
回路部分92…及び抵抗体部分94を備えている。
第８図に示した回路基体に、更に例えばガラス等の絶縁
体ペーストのスクリーン印刷などにより必要に応じて設
けられるビアホール部分91を残して形成された絶縁層9
2,92′、ビアホール91内及び絶縁層上に印刷された導体
回路部分92…及び抵抗体部分94を備えている。
第10図は、第９図に示したセラミック電気回路基板１
に電子部品を装着したものである。すなわち、導体回路
部分93にフラットパックIC101およびチップ部品102を装
着している。
に電子部品を装着したものである。すなわち、導体回路
部分93にフラットパックIC101およびチップ部品102を装
着している。
（機能試験１） 下記表１の組成の圧粉体（径16mm、高さ0.7mm）を作
製し、1320℃で４時間大気中で焼成し、次いで1300℃で
２時間水素10％、窒素90％の還元雰囲気中で焼成して半
導体セラミックを作製した。次いで、これを表１に示す
成分の粒界絶縁剤にドブ浸けし、酸化雰囲気中で、1300
℃で２時間焼成し、結晶粒界に絶縁層を形成した。
製し、1320℃で４時間大気中で焼成し、次いで1300℃で
２時間水素10％、窒素90％の還元雰囲気中で焼成して半
導体セラミックを作製した。次いで、これを表１に示す
成分の粒界絶縁剤にドブ浸けし、酸化雰囲気中で、1300
℃で２時間焼成し、結晶粒界に絶縁層を形成した。
かくして得られたセラミック体に銀ペーストを塗布
し、900℃で30分間焼付けして１対の電極を形成し、誘
電体磁器の誘電率を測定した。結果を表１に示した。
し、900℃で30分間焼付けして１対の電極を形成し、誘
電体磁器の誘電率を測定した。結果を表１に示した。
表１から明らかな様に、SrOとTiOの比を変えることに
より、誘電率が極めて大きな変化を示すことが分かる。
より、誘電率が極めて大きな変化を示すことが分かる。
（機能試験２） 第４図に示した工程説明図に従い、前記表１に示した
サンプル１〜９のセラミック組成物のうち、高誘電率の
組成物C1と低誘電率の組成物C2として表２に示した組合
せを用い、第４図に示した金型11に仕切板12を立て、空
隙13,14にC1、空隙15にC2を充填した後、サンプル１〜
９と同じ条件にて半導体化し、表１に示されたC1に用い
た前記粒界絶縁剤と同じものを用いて同じ焼成条件にて
粒界絶縁層を形成し、第６図に示した様に低誘電率の領
域23を介在して互いに隔離した２つの高誘電率の領域2
1,22を有するセラミック体を作製した。
サンプル１〜９のセラミック組成物のうち、高誘電率の
組成物C1と低誘電率の組成物C2として表２に示した組合
せを用い、第４図に示した金型11に仕切板12を立て、空
隙13,14にC1、空隙15にC2を充填した後、サンプル１〜
９と同じ条件にて半導体化し、表１に示されたC1に用い
た前記粒界絶縁剤と同じものを用いて同じ焼成条件にて
粒界絶縁層を形成し、第６図に示した様に低誘電率の領
域23を介在して互いに隔離した２つの高誘電率の領域2
1,22を有するセラミック体を作製した。
かくして得られたセラミック体の高誘電率の領域21,2
2の両主面に電極を形成してコンデンサ特性を測定し
た。結果を表２に示した。
2の両主面に電極を形成してコンデンサ特性を測定し
た。結果を表２に示した。
以上から明らかな様に、本発明のセラミック体によれ
ば、複数のコンデンサ機能部分を充分に分離された状態
で有し得る。
ば、複数のコンデンサ機能部分を充分に分離された状態
で有し得る。
［発明の効果］ 以上説明したように、本発明によれば、一枚の電気回
路基板内に、容易に、誘電率の異なる領域を形成するこ
とができる。
路基板内に、容易に、誘電率の異なる領域を形成するこ
とができる。
また本発明によれば、２つ以上の電子部品として機能
する部分を、十分に分離された状態で形成することがで
きる。
する部分を、十分に分離された状態で形成することがで
きる。
第１図〜第３図は本発明のセラミックにおける第１の領
域及び第２の領域の形状例を示した模式的断面図、第４
図はこのセラミックの製造の工程説明図、第５図は本発
明のセラミックを製造するための金型の模式的斜視図、
第６図はこの金型による成形体を原料として製造された
セラミックの模式的斜視図、第７図は本発明の第１の実
施例を示した図、第８図〜第10図は本発明の第２の実施
例基体の構成例を示した図、第11図は従来の電気回路基
板の模式的断面図である。 Ａ……第１の領域、Ｂ……第２の領域、 １……電気回路基板、11……金型、12……仕切板、 13,14,15……空隙、 21……空隙13で成形されたセラミック片、 22……空隙14で成形されたセラミック片、 23……空隙15で成形されたセラミック片、 71……高誘電率部分、72……低誘電率部分、 81……電極、91……ビアホール、92……絶縁体、 93……導体回路、94……抵抗体、 101……フラットパックIC、 102……チップ部品、111……基板、 112……導体回路、113……抵抗、 114……チップコンデンサ。
域及び第２の領域の形状例を示した模式的断面図、第４
図はこのセラミックの製造の工程説明図、第５図は本発
明のセラミックを製造するための金型の模式的斜視図、
第６図はこの金型による成形体を原料として製造された
セラミックの模式的斜視図、第７図は本発明の第１の実
施例を示した図、第８図〜第10図は本発明の第２の実施
例基体の構成例を示した図、第11図は従来の電気回路基
板の模式的断面図である。 Ａ……第１の領域、Ｂ……第２の領域、 １……電気回路基板、11……金型、12……仕切板、 13,14,15……空隙、 21……空隙13で成形されたセラミック片、 22……空隙14で成形されたセラミック片、 23……空隙15で成形されたセラミック片、 71……高誘電率部分、72……低誘電率部分、 81……電極、91……ビアホール、92……絶縁体、 93……導体回路、94……抵抗体、 101……フラットパックIC、 102……チップ部品、111……基板、 112……導体回路、113……抵抗、 114……チップコンデンサ。
Claims (9)
- 【請求項１】（Me）ｎとTiO2との混合物よりなり、結晶
粒界に絶縁層を有する半導体セラミック領域を複数個有
し、２個以上の当該半導体セラミック領域の間に、（M
e）ｍとTiO2の混合物（ただしｍ＞ｎ）よりなる絶縁体
セラミック領域を有することを特徴とするセラミック
体、 ただし、（Me）はII族の酸化物であり、ｎおよびｍは整
数である。 - 【請求項２】前記半導体セラミック領域の誘電率が、3
5,000以上であることを特徴とする特許請求の範囲第１
項記載のセラミック体。 - 【請求項３】前記半導体セラミック領域の誘電率が前記
絶縁体セラミック領域の誘電率の５倍以上であることを
特徴とする特許請求の範囲第１項の記載のセラミック
体。 - 【請求項４】（Me）ｎとTiO2との混合物よりなり、結晶
粒界に絶縁層を有する半導体セラミック領域を複数個有
し、２個以上の当該半導体セラミック領域の間に、（M
e）ｍとTiO2の混合物（ただしｍ＞ｎ）よりなる絶縁体
セラミック領域を有するセラミック体により形成され、
内部あるいは周囲に電極を有し、かつ内部に少くとも１
種類の電子部品としての機能部分を有することを特徴と
する電気回路基板、 ただし、（Me）はII族の酸化物であり、ｎおよびｍは整
数である。 - 【請求項５】前記半導体セラミック領域の誘電率が、3
5,000以上であることを特徴とする特許請求の範囲第４
項記載の電気回路基板。 - 【請求項６】前記半導体セラミック領域の誘電率が前記
絶縁体セラミック領域の誘電率の５倍以上であることを
特徴とする特許請求の範囲第４項の記載の電気回路基
板。 - 【請求項７】（Me）ｎとTiO2との混合物よりなり、結晶
粒界に絶縁層を有する半導体セラミック領域を複数個有
し、２個以上の当該絶縁体セラミック領域の間に、（M
e）ｍとTiO2の混合物（ただしｍ＞ｎ）よりなる半導体
セラミック領域を有するセラミック体により形成され、
内部あるいは周囲に電極を有し、かつ内部に少くとも１
種類の電子部品としての機能部分を有し、かつ電子回路
部品が装着されていることを特徴とする電気回路基板、 ただし、（Me）はII族の酸化物であり、ｎおよびｍは整
数である。 - 【請求項８】前記半導体セラミック領域の誘電率が、3
5,000以上であることを特徴とする特許請求の範囲第７
項記載の電気回路基板。 - 【請求項９】前記半導体セラミック領域の誘電率が前記
絶縁体セラミック領域の誘電率の５倍以上であることを
特徴とする特許請求の範囲第７項の記載の電気回路基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63138484A JP2755954B2 (ja) | 1988-06-07 | 1988-06-07 | セラミック体およびこれを用いた電気回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63138484A JP2755954B2 (ja) | 1988-06-07 | 1988-06-07 | セラミック体およびこれを用いた電気回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01308869A JPH01308869A (ja) | 1989-12-13 |
| JP2755954B2 true JP2755954B2 (ja) | 1998-05-25 |
Family
ID=15223164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63138484A Expired - Fee Related JP2755954B2 (ja) | 1988-06-07 | 1988-06-07 | セラミック体およびこれを用いた電気回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2755954B2 (ja) |
-
1988
- 1988-06-07 JP JP63138484A patent/JP2755954B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01308869A (ja) | 1989-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100341442B1 (ko) | 모놀리식 세라믹 커패시터 | |
| EP1721878B1 (en) | Insulating ceramic composition, insulating ceramic sintered body, and multilayer ceramic electronic component | |
| US6403200B2 (en) | Insulator ceramic composition | |
| US6472074B2 (en) | Dielectric ceramic composition | |
| KR100201201B1 (ko) | 모놀리딕 세라믹 커패시터 | |
| WO2010058496A1 (ja) | セラミック組成物、セラミックグリーンシート、及びセラミック電子部品 | |
| KR19990062997A (ko) | 유전체 세라믹 조성물 및 이를 이용한 세라믹 전자부품 | |
| KR100271101B1 (ko) | 모놀리식 세라믹 커패시터 | |
| KR19980070404A (ko) | 모놀리식 세라믹 커패시터 | |
| JP2568208B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| JP3680715B2 (ja) | 絶縁体磁器組成物 | |
| JP2608288B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JP2568204B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 | |
| JP3638414B2 (ja) | 誘電体磁器組成物 | |
| US5571761A (en) | Ceramic substrate circuit substrate | |
| JP2755954B2 (ja) | セラミック体およびこれを用いた電気回路基板 | |
| JP2010052970A (ja) | セラミック組成物、セラミックグリーンシート、及びセラミック電子部品 | |
| JP2590323B2 (ja) | セラミツクの製造法 | |
| JP2590322B2 (ja) | セラミツクの製造法 | |
| US6002578A (en) | Ceramic substrate, circuit substrate and electronic circuit substrate by use thereof and method for preparing ceramic substrate | |
| JP2001114559A (ja) | 誘電体組成物 | |
| JP2608289B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体並びにセラミツクの製造方法 | |
| US5034260A (en) | Ceramic and circuit substrate and electronic circuit substrate by use thereof | |
| KR102660848B1 (ko) | 적층 세라믹 콘덴서 | |
| JPH0797536B2 (ja) | セラミツク及びこれを用いた回路基体と電子回路基体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |