TW200411680A - Manufacturing method of laminated PTC (positive temperature coefficient) thermistor - Google Patents

Description

200411680 玖、發明說明： 【發明所屬之技術領域】 、本發明有關一種具有正電阻溫度特性、可用於過電流保 又’皿度！工制、胃S起動及消石兹等之疊層型PTC熱敏電阻 之製造方法。 Μ 【先前技術】 近年來，對電子配件的表面強烈要求密實化，疊層型PTC 熱敏電阻也不例外的要求小型化及低電阻化。作為滿足上 述要求的產品，開發了#層型PTC熱敏電阻。該疊層型PTC 熱敏電阻係在内部電極與半導體陶资層相互疊層所得之陶 堯拓體兩端面上，肖内部電極連接地形成外部電極。藉由 採用此結構，使半導體陶走層和内部電極的厚度薄層化， 可比以彺小型化，由此表面密實化變得容易。此外，通過 調整内部電極間的距離，可決定m體的電阻值。所以， 可防止因陶瓷迷體尺寸不π f 、 寸不冋寺而產生的電阻值波動，從而 可以貫現低電阻化。 對於此種疊層型PTC熱敏電阻，以往之製造方法係以内 邵電極用之導電性膠導引到陶资生片（greensheet)_端的方 式〜對内#电極用的内郡電極導電性膠與半導體陶究層之 陶瓷;生片進行相互最jg &、卜在 、 且曰、疋"告成一體，然後，藉由塗布並 k、、、口成為外部電極的外却啦 、 一 卜P电極用導電性膠，使該燒結體的 >崎面”内#兒極連接而形成疊層型熱敏電阻。 仁疋在内邵電極採用鎳等賤金屬時，由於使内部電極 與半導體陶瓷層疊層並焊姓 1曰卫&結成一體，因此產生熔點低的内 87051 200411680 部電極容易氧化之陶瓷坯體的比電阻增大的問題。因此， 在内部電極採用鎳等賤金屬時，在還原保護氣氛下，可不 氧化内部電極同時燒結内部電極和半導體陶瓷層，然後， 在為使顯示PTC特性之大氣中或氧化保護氣氛中，在比燒 結溫度低的溫度下，進行熱處理後，形成外部電極。 但是，利用上述方法形成的疊層型PTC熱敏電阻，在室 溫下進行1000小時的通電試驗時發現，隨時間的變化室溫 電阻顯著增加。這種電阻隨時間變化的增加導致，例如在 要求低電阻的過電流保護電路中，出現電力消耗增大、發 熱量增加以及過電流保護功能降低的問題。 【發明内容】 鑒於上述問題，本發明之目的係提供在還原氣氛下一體 燒結内部電極和半導體陶瓷層，在比燒結溫度低的溫度下 使該陶瓷坯體再氧化而形成疊層型PTC熱敏電阻，可提高 疊層型PTC熱敏電阻的可靠性，具體而言，在通電試驗時 的室溫電阻具有經時變化穩定性。 為達到上述目的，本發明之一係提供一種疊層型PTC熱 敏電阻之製造方法，係一種使内部電極與具有正電阻溫度 特性的半導體陶瓷層相互疊層所形成之陶瓷坯體上形成外 部電極而形成疊層型PTC熱敏電阻之製造方法，其特徵在 於，具有下列步騾：第1步騾：使作為上述内部電極的内部 電極用導電性膠與作為上述半導體陶瓷層的陶瓷生片相互 疊層，形成疊層體；第2步驟：燒結上述疊層體，形成陶瓷 坯體，在該陶瓷坯體的兩端面上形成上述外部電極；第3步騾 87051 200411680 :對形成有上述外部電極的上述陶瓷坯體在60°C以上200°C 以下之溫度進行熱處理。 藉由採用上述製造方法，能夠所得之疊層型PTC熱敏電 阻的通電試驗時的室溫電阻具有經時變化穩定性。其作用 機制還有待今後進一步研究，但可以認為是對於形成外部 電極的陶瓷坯體，藉由預先實施溫度比外部電極燒結溫度 低的溫度歷程後’顯不P T C特性的晶界釋放南溫燒結及氣 氛燒結時產生的變形，從而能夠使晶界經時變化穩定化。 此處所謂之半導體陶瓷層只要是由具有正電阻溫度特性 的陶瓷構成即可，特別是在含鈦酸鋇系半導體陶瓷時效果 更好。此外，作為内部電極用導電性膠，在含賤金屬粉末 比如含鍊之經時變化率好，但也不局限於此。 此外，本發明之二目的係有關一種疊層型PTC熱敏電阻 之製造方法，其中在該第3步驟中，較好好對形成有上述外 部電極的上述陶瓷坯體進行80°C以上150°C以下的熱處理。 採用上述製造方法所得之疊層型PTC熱敏電阻進行1000 小時以上的通電試驗時，室溫電阻值的經時變化率也可以 穩定在5%以内。 【實施方式】 以下，基於圖1所示的疊層型PTC熱敏電阻的概略剖面圖 說明本發明的疊層型PTC熱敏電阻之製造方法。 1. 第1步驟 首先，使作為内部電極3的内部電極用導電性膠與作為半 導體陶瓷層2之陶瓷生片相互疊層形成疊層體。此處所用的 87051 200411680 陶资生片為使陶t；粉末與純水、有齡合劑混合分散所形 成之漿料狀’然後由此所得之陶瓷漿料形成薄片。至於形 成薄片狀的方法，較好採用刮刀，但亦可適當採用滾塗、 上引法等薄片成料。此外，此處所用的内部電極用導電 性膠最好是在清漆等有機溶劑中混合分散銅等賤金屬粉末 和有機粘合劑後攪拌而成的漿料。 然後’内部電極用導電性膠在陶资生片表面上印刷形成 所需圖形。該印刷較好採用網印，但亦可以適當採用凹版 印刷等其他印刷方法。而且，準備多個印刷有内部電極用 導電性膠的陶Ή片，相互對置地重復#層印刷内部電極 2電t膠。’然後，切斷成所要求的形狀，使内部電極用 ’電性膠引出到疊層體的端面，形成疊層體。 2·第2步驟 ;讀，疊層體燒結形成陶资趣體4,在陶_體4的兩海 面^形成外邵電極5。該步驟包括對第❻驟所得叠層㈣ 步驟和在燒結得到的陶资述體4的兩端 外邵電極5的步驟。首先，在 〆 且赝把的步驟中，在還肩 :生：氣下燒結叠層體，得到陶资拓體。這是因為，如果内 4電極3採用鎳等賤金屬粉支 結時，… 大乳中或氧化性氣氛下燒 、π防止因内邵電極3氧化而使陶資 值增高。 仗丨〗是坯體4的罜溫電阻 此外，在陶瓷坯體4的兩端面上形成 Φ 么—uΑ外#電極5的步驟 甲塗布外邵電極用導電性膠， 竑 /、在所侍陶瓷坯體4的兩 却面引出的内部電極3導通，然後進 ^仃/兒結，形成外部電極 87051 200411680 5。外部電極用之導電性膠是 叙等導電性粉末和枯合劑而成。此外教=銀 成方法，除塗布、燒結外 “亟5的形 ，班τ、，β ▲ 甩極用乏導電性膠的方法外， 遂W衣用直接將陶资兹體4浸在裝 膠的浴槽内、在陶_々兩端面枯附外二=:性 膠後加熱乾燥的方法、以另茲“〗外4甩極用導電性 ... 及猎由在陶瓷坯體4的兩端面_垴 二刷外邵電極用導電性膠、附著後加熱乾燥形成 在用上迷万法形成外部電極5 、 是兼顧該熱處理與陶㈣體的再氧而化要進订熱處理，但最好 此外此處，將精由燒結半導體陶Μ 電性膠的疊層體得到陶资_的步驟和 == 端面上形成外部電極5的步 :：々兩 體之前，也可以在疊層體的兩端面上塗：但在燒結叠層 性膠，在還原性氣氛中_心士皇布外邵電極用導電 汛汛中问時燒結疊層體和外 性膠。此時，在同時燒結叠 導电 需要設置另-再氧化步驟"電極用導電性膠後， 此外，也可以形成多個外部電極5。即，在與從 4的兩端面引出的内部電極3直接連接的部分上，来成：： 二内：電極3所含鎳相同的含鎳的第1外部電極5a，在該二 外的在表:上也可以形成以銀作為主要成分的第2 電極5的導通性以及接合強度。“陶㈣體4和外部 此外，形成另外的外部電極5之方法，也可以在 4的再氧化後，藉由在陶㈣體4的兩端面賤射cr、cu、= 87051 •10- 200411680 此時也需要

Ag、Au及Pt等金屬或其合金，形成外部電極％ 另外設置再氧化步驟。 此外，在形成外部電極5之前，切以在陶竞趣·的表 面上，具體而言，在形成外部電極5的區域以外的陶瓷坯體 4的表面上，形成玻璃塗層6作為無機絕緣層等。藉此設= 此玻璃塗層6,可防止在陶资坯體4的表面上形成後面會形 成的鍍膜。 3 ·第3步驟 ;、、：後在60 C以上200 C以下的溫度範圍熱處理該形成外 部電極5的陶瓷坯體4。該熱處理溫度較好在80。(：以上15(rc 以下右在60 C以下進行熱處理，由於熱處理溫度低，不 能充分發揮本發明的效果，一洋細情況見後述。此外，若在 咼於200°C的溫度下進行熱處理，/則内部電極3氧化，相對 地=溫電阻增大，經時變化率增高。該熱處理可在氧化 ^氣氛中（最好是在大氣中）進行，處理時間可在⑼小時。 在S第3步驟後，也可以將得到的陶瓷坯體4浸潰在鍍液 中形成鍍層。作為鍍層，較好依次形成见鍍層7和仏鍍層8， 也可以根據與用於外部電極5的金屬粉末的相容性適宜變 換，除上逑鍍層以外，也可以採用焊錫鍍膜等。 實施例 以下，更具體地說明疊層型PTc熱敏電阻之製造方法。 首先，調製滿足下式要求之BaC〇3、Ti〇2、Sm2〇3，作為 陶瓷生片的陶瓷粉末的起始原料。 (Ba〇.9998Sm〇.0002)Ti03 87051 200411680 然後’在_配好的陶m中加人純水，與氧化錯球同 時混合粉碎！6小時，乾燥後，在麵。㈠· t粗燒結2小 時在这粗燒結粉末中加入有機枯合劑、分散劑及水，與 氧化锆球混合數小時後，得到陶資藥料。用刮刀法將該陶 資漿料形成片狀，乾燥後得到陶毫生片。 」’、、後纟陶瓷生片的主面上藉由絲網印刷塗布Ni電極 膠’形朗需圖形。之後，介由陶€生片，與Ni電極膠對 置地重疊陶资生片，再上下配置未塗布Ni電極膠的保護用 陶资生片並聲接在—起，對所形成的產品切成l 2.0 w U_XT0.9mm的尺寸，形成兹片。藉由對所得之生述 、亍乾式滾磨’得到尖角邵分及棱角部分被磨圓的生链 卜在生拓片的兩端面相互地引出Ni電極膠。與衫r 引㈣Ni電極膠連接地在拓片的兩端面上塗布Ni電極膠y 乾燥後’在H2/N2=3〇/〇的還原氣氛下’在12〇(Γ(：〜135〇。〇，將 链片和Ni電極膠同時燒結2小時，由此得到圖i所示之半導 體陶资層2和内部電極3相互疊層且端面形成犯外部電極化 的陶瓷坯體4。 /後’在陶瓷坯體4表面塗布玻璃_ ’在氧化性氣氛中(大 氣中）’在5GGt〜6GGt的溫度範圍進行燒結，在陶资趣體4 表面上形成玻璃塗層6。另外，該玻璃塗層的燒結兼顧㈣ 述體4的再氧化熱處理。 接著，在形成玻璃塗層6的陶究坯體4的兩端面上塗布在 有機媒介物中分散Ag粉末而得的^導電性膠，乾燥後在 _°c燒結，形成Ag外部電㈣。然後，在形成Ag外部電 87051 -12- 200411680 極5b的陶瓷坯體4上，依表1所示的溫度熱處理100小時之 後，在Ag外部電極5b的表面形成Ni鍍層7,接著形成Sn鍍層 8，製成試樣1〜12的疊層型PTC熱敏電阻器1。此外，對形 成Ag外部電極5b的陶瓷坯體4未進行熱處理且在Ag外部電 極5b的表面形成Ni鍍層7並接著形成Sn鍍層8的疊層型PTC 熱敏電阻1作為參考例。 採用以上試樣1〜12及參考例，就以下進行特性評價，評 價結果示於表1。 室溫電阻的經時變化率 首先，試樣1〜12及參考例的疊層型PTC熱敏電阻1各準備 5個。在預先測定了上述疊層型PTC熱敏電阻1的初期電阻 值後，對各疊層型PTC熱敏電阻器1施加6V的電流，進行98 小時、2 6 3小時、5 0 7小時、10 0 2小時的通電試驗’測定室 溫電阻值。計算各試樣從初期電阻值上升到室溫電阻值的 比例，作為室溫電阻值的經時變化率。 87051 13- 200411680

表1 熱處理溫度 (°C) 經時變化率(％)

*表示本發明範圍之外 從表1中试樣3〜10可以看出，98小時後的室溫電阻的經時 變=率小於5%以下，即使進行從％小時後到1〇〇2小時後的 =電試驗’室溫電阻的經時變化率亦低。特鼓在熱處理 恤度在80 C〜15G°C的試樣4〜7中，98小時後的室溫電阻的經 時變化率小於3%以下，即使是1〇〇2小時後的室溫電阻的經 時交化率也都大為低於5%以下，可大為降低經時變化。另 外，關於本發明範圍外的試樣1、2、^及12，即使是98小 時後：室溫電阻的經時變化率亦都大於5%以上，驗小時 後的室溫電阻的經時變化率都大則q%以上。特別是試样 12,由於熱處理溫度高，疊層型ptc熱敏電阻器丨的内部; 87051 -14- 200411680 ψ 極3被氧化，進而顯示較大的隨時間變化。此外，參考例的 98小時後的室溫電阻的經時變化率也大於20%以上。 本發明的疊層型PTC熱敏電阻之製造方法具有以下步 驟：第1步驟：使作為上述内部電極的内部電極用導電性膠 與作為上述半導體陶瓷層的陶瓷生片相互疊層形成疊層 體；第2步騾：燒結上述疊層體形成陶瓷坯體，在該陶瓷坯 體兩端面上形成上述外部電極；第3步騾：對形成有上述外 部電極的上述陶瓷坯體進行60 °C以上200 °C以下的熱處 理，可使得到的疊層型PTC熱敏電阻的室溫電阻的經時變 化率穩定。 此外，藉由採用本發明之第二目的之疊層型PTC熱敏電 阻之製造方法，可使室溫電阻的經時變化率進一步穩定 化，經時變化率可降到5%以下。 【圖式簡單說明】 圖1顯示本發明之疊層型P T C熱敏電阻的一例概略剖面 圖。 【圖式代表符號說明】 1 疊層型PTC熱敏電阻器 2 半導體陶瓷層 3 内部電極 4 陶瓷坯體 5 外部電極 5a Ni外部電極 5b Ag外部電極 87051 - 15 - 200411680 6 玻璃塗層 7 Ni鍍層 8 Sn鍍層 16- 87051

Claims (1)

1. 200411680 拾、申請專利範園： 1. 一種疊層型PTC熱敏電阻之製造方法，係使内部電極與具 有正電阻溫度特性的半導體陶瓷層相互疊層所得之陶瓷 坯體上形成外部電極者，其特徵在於具有如下步驟·· 第1步驟：使作為該内部電極的内部電極用導電性膠與 作為該半導體陶瓷層的陶瓷生片相互疊層而形成疊層 體； 第2步騾：燒結該疊層體形成陶瓷坯體，在該陶瓷坯體 的兩端面上形成該外部電極； 第3步驟：對形成有該外部電極之該陶瓷坯體進行60°C 以上200°C以下的熱處理。 2. 如申請專利範圍第1項之疊層型PTC熱敏電阻之製造方 法，其中在上述第3步騾中，對形成有該外部電極之該陶 瓷坯體進行80°C以上150°C以下的熱處理。 87051