KR19980080736A - 전자장치 및 반도체 장치의 실장방법 - Google Patents

전자장치 및 반도체 장치의 실장방법 Download PDF

Info

Publication number
KR19980080736A
KR19980080736A KR1019980010568A KR19980010568A KR19980080736A KR 19980080736 A KR19980080736 A KR 19980080736A KR 1019980010568 A KR1019980010568 A KR 1019980010568A KR 19980010568 A KR19980010568 A KR 19980010568A KR 19980080736 A KR19980080736 A KR 19980080736A
Authority
KR
South Korea
Prior art keywords
wiring board
semiconductor chip
electrode
electrode pad
bump
Prior art date
Application number
KR1019980010568A
Other languages
English (en)
Inventor
이마스사토시
요시다이쿠오
하야시다테쯔야
야마기와아키라
타케우라시노부
Original Assignee
가나이쓰토무
가부시키가이샤히타치세이사쿠쇼
스즈키시게루
히타치홋카이세미콘덕터가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이쓰토무, 가부시키가이샤히타치세이사쿠쇼, 스즈키시게루, 히타치홋카이세미콘덕터가부시키가이샤 filed Critical 가나이쓰토무
Publication of KR19980080736A publication Critical patent/KR19980080736A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13116—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0949—Pad close to a hole, not surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

배선기판의 실장면에 접착제를 개재해서 고정되고, 또 상기 배선기판의 전극패드에 범프전극을 개재해서 외부단자가 전기적으로 접속된 반도체 칩을 가지는 전자장치에 있어서, 상기 전극패드에 오목(凹)부가 형성되고, 이 오목(凹)부내에서 상기 전극패드와 상기 범프전극이 접속되어 있다. 상기 전극패드는 유연층의 표면상에 형성되고, 상기 오목(凹)부는 상기 전극패드 및 유연층의 탄성변형에 의해 형성되어 있다.

Description

전자장치 및 반도체 장치의 실장방법
본 발명은 배선기판의 실장면에 접착제를 개재(介在)해서 고정되고, 또 상기 배선기판의 전극패드에 범프전극을 개재해서 외부단자가 전기적으로 접속된 반도체 칩을 가지는 전자장치 및 반도체 장치에 적용해서 유용한 기술에 관한 것이다.
배선기판의 실장면상에 반도체 칩을 실장하는 실장방법으로서, 배선기판의 전극패드와 반도체 칩의 외부단자와의 사이에 범프전극을 개재해서 행하는 플립칩(flip chip)법이 있다. 이 플립칩법에는 CCB(Controled Collapse Bonding)법과 FCA(Flip Chip Attach)법이 있다.
상기 CCB법은 배선기판의 전극패드와 반도체 칩의 외부단자를 범프전극으로 고착하고, 양자간을 전기적으로 또 기계적으로 접속하는 방법이다. 구체적으로는, 우선 반도체 칩의 외부단자상에 납(Pb)-주석(Sn) 조성의 금속재로 이루어지는 볼(ball) 형상의 범프전극을 형성한다. 다음에, 배선기판의 전극패드와 반도체 칩의 외부단자와의 사이에 범프전극이 개재되도록 배선기판상에 반도체 칩을 배치한다. 다음에, 열처리를 행해서 범프전극을 녹여 배선기판의 전극패드와 반도체 칩의 외부단자를 고착한다. 이 CCB법은 배선기판의 전극패드와 반도체 칩의 외부단자를 범프전극으로 고착하기 때문에, 배선기판과 반도체 칩과의 열팽창 계수의 차이에 기인하는 열 응력이 범프전극에 집중하고, 이 열 응력에 의해 범프전극이 파손되는 경우가 있다. 그래서, CCB법에 있어서는, 배선기판의 전극패드와 반도체 칩의 외부단자와를 범프전극으로 고착한 후, 배선기판과 반도체 칩과의 사이에 수지(樹脂)를 충전하여 범프전극의 기계적 강도를 수지의 기계적 강도로 보강하는 시도가 행해지고 있다. 이 기술은 언더 필(under fill) 구조라고 불려지는 반도체 장치의 패키징 기술에 이용되고 있다. 언더 필 구조의 반도체 장치에 대해서는, 예컨대 공업조사회에서 발행된 전자재료 [1996년, 4월호, 14∼19 페이지]에 기재되어 있다.
상기 FCA법은 반도체 칩의 외부단자상에 형성된 범프전극을 배선기판의 전극패드에 압접(壓接)하여 양자간을 전기적으로 또 기계적으로 접속하는 방법이다. 구체적으로는, 우선 반도체 칩의 외부단자상에 금(Au)으로 이루어지는 스터드(stud) 범프구조의 범프전극을 형성한다. 다음에, 배선기판의 전극패드와 반도체 칩의 외부단자와의 사이에 범프전극이 개재되도록 배선기판상에 열경화성 수지로 이루어지는 시트(sheet)형상의 접착제를 개재해서 반도체 칩을 배치한다. 다음에, 반도체 칩을 열 압착하여 배선기판의 전극패드에 범프전극을 접속한 상태에서 접착제를 경화시킨다. 실온상태로 되돌아간 접착제에는 열 수축력 및 열경화 수축력 등의 압축력이 생기고, 이 압축력에 의해 범프전극은 배선기판의 전극패드에 압접된다. 이 FCA법은 상술한 CCB법과 다르게 배선기판의 전극패드와 반도체 칩의 외부단자를 범프전극으로 고착하고 있지 않기 때문에, 배선기판과 반도체 칩과의 열팽창 계수의 차이에 기인하는 열 응력이 범프전극에 집중하는 일은 없다. 또한, 배선기판의 전극패드에 범프전극을 접속하는 공정과, 배선기판과 반도체 칩과의 사이에 수지를 충전(充塡)하는 공정이 동일한 공정에서 행해진다. 이 FCA법은 배선기판상에 복수개의 반도체 칩을 탑재하는 메모리 모듈, CPU(Central Processing Unit) 모듈 등의 전자장치의 제조에 유효하다.
또, 상기 FCA법에 대해서는, 예컨대 일본공개특허 평 4-345041호 공보 및 일본공개특허 평5-175280호 공보에 기재되어 있다.
본 발명자 등은 상술한 FCA법에 대해서 검토한 결과, 이하의 문제점을 발견하였다.
배선기판과 반도체 칩과의 사이에 충전되는 접착제는 범프전극보다도 열팽창 계수가 큰 수지로 형성되어 있기 때문에, 접착제의 두께방향의 팽창량은 범프전극의 높이방향의 팽창보다도 크다. 이 때문에, 온도싸이클 시험에 있어서, 배선기판의 전극패드와 범프전극과의 사이에 간격이 생겨 배선기판의 전극패드와 범프전극과의 접속불량이 발생한다.
또한, 접착제의 열 수축력 및 열경화 수축력에 의해 범프전극은 배선기판의 전극패드에 압접되어 있지만, 열 변화에 의한 팽창, 수축의 변이량은 범프전극보다도 접착제의 쪽이 크기 때문에, 온도싸이클 시험시 팽창, 수축의 반복에 의해 범프전극의 선단(先端)(배선기판의 전극패드측)에 소성(塑性) 변형이 생기고, 범프전극의 높이가 낮게 된다. 이 때문에, 배선기판의 전극패드와 범프전극과의 사이에 간격이 생겨 배선기판의 전극패드와 범프전극과의 접속불량이 발생한다.
본 발명의 목적은, 배선기판의 전극패드와 범프전극과의 접속 신뢰성을 높이는 것이 가능한 기술을 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술 및 첨부 도면에 의해 밝혀지게 될 것이다.
도 1은 본 발명의 실시형태 1인 메모리 모듈(전자장치)의 평면도,
도 2는 도 1에 나타내는 A-A선의 위치에서 자른 주요부 단면도,
도 3은 도 2의 주요부 확대단면도,
도 4는 상기 전자장치의 제조방법을 설명하기 위한 단면도,
도 5는 상기 전자장치의 제조방법을 설명하기 위한 단면도,
도 6은 상기 전자장치의 제조방법을 설명하기 위한 단면도,
도 7은 상기 전자장치의 제조방법을 설명하기 위한 단면도,
도 8은 상기 전자장치의 제조방법을 설명하기 위한 단면도,
도 9는 본 발명의 실시형태 1의 변형예를 나타내는 단면도,
도 10은 본 발명의 실시형태 1의 변형예를 나타내는 단면도,
도 11은 본 발명의 실시형태 1의 변형예를 나타내는 단면도,
도 12는 본 발명의 실시형태 1의 변형예를 나타내는 단면도,
도 13은 본 발명의 실시형태 2인 반도체 장치의 단면도,
도 14는 본 발명의 실시형태 3인 CPU 모듈(전자장치)의 평면도,
도 15는 도 14에 나타내는 B-B선의 위치에서 자른 주요부 단면도,
도 16은 도 14에 나타내는 C-C선의 위치에서 자른 주요부 단면도,
도 17은 상기 CPU 모듈의 열 확산판의 형상을 나타내는 평면도,
도 18은 상기 CPU 모듈을 조립한 정보처리장치의 개략 구성도이다.
도면의 주요 부분에 대한 부호의 설명
1 배선기판, 2 리지드 기판,
3 유연층, 4A 전극패드,
4B 오목(凹)부, 5,6 보호막,
10 반도체 칩, 13 외부단자,
14 최종 보호막, 15 범프전극,
16 접착제, 19 배선기판,
19A 홈, 20 반도체 장치,
22 리드, 30 베어 칩용 캐리어 지그,
40 유리기판, 41 히터,
50 CPU 모듈(전자장치), 51 CPU 모듈기판,
52 열 확산판, 53 캐비티,
61 클록 드라이브, 64 인터페이스용 커넥터,
70 정보처리장치, 71 액정패널,
74 하부 케이싱, 75 키보드.
본원에 있어서 개시되는 발명중 대표적인 것의 개요를 간단히 설명하면, 아래와 같다.
배선기판의 실장면에 접착제를 개재해서 고정되고, 또, 상기 배선기판의 전극패드에 범프전극을 개재해서 외부단자가 전기적으로 접속된 반도체 칩을 가지는 전자장치에 있어서, 상기 전극패드에 오목(凹)부가 형성되고, 이 오목(凹)부내에서 상기 전극패드와 상기 범프전극이 접속되어 있다. 상기 전극패드는 유연층(柔軟層)의 표면상에 형성되고, 상기 오목(凹)부는 상기 전극패드 및 유연층의 탄성(彈性) 변형에 의해 형성되어 있다.
상술한 수단에 의하면, 오목(凹)부의 오목(凹)한 양에 상당하는 양만큼, 배선기판과 반도체 칩과의 사이의 간격이 좁게 되기 때문에, 배선기판과 반도체 칩과의 사이에 개재되는 접착제의 두께를 얇게 할 수 있다. 이 결과, 접착제의 두께방향의 팽창량을 저감할 수 있기 때문에, 온도싸이클 시험시에서의 배선기판의 전극패드와 범프전극과의 접속불량을 방지할 수 있어 양자간의 접속 신뢰성을 높일 수 있다.
또한, 열 변화에 의한 접착제의 팽창, 수축의 변이량을 저감할 수 있기 때문에, 온도싸이클 시험시 팽창, 수축의 반복에 의해 생기는 범프전극의 선단(배선기판의 전극패드측)의 소성 변형을 억제할 수 있다.
이하, 도면을 참조하여 본 발명의 실시형태를 상세히 설명한다.
또, 본 발명의 실시형태를 설명하기 위해 전체 도면에 있어서, 동일한 기능을 가지는 것은 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
(실시형태 1)
도 1은 본 발명의 실시형태 1인 메모리 모듈(전자장치)의 평면도이고, 도 2는 도 1에 나타내는 A-A선의 위치에서 자른 주요부 단면도이며, 도 3은 도 2의 주요부 확대 단면도이다.
본 실시형태의 메모리 모듈(전자장치)은, 도 1에 나타낸 바와 같이, 배선기판(1)의 실장면상에 실장 부품으로서 4개의 반도체 칩(10) 및 하나의 반도체 장치(20)를 탑재하여 하나의 메모리 시스템을 구성하고 있다. 4개의 반도체 칩(10)의 각각에는 기억회로로서 예컨대 SRAM(Static Random Access Memory)이 탑재되어 있다. 하나의 반도체 장치(20)에는 4개의 반도체 칩(10)의 각각의 기억회로를 제어하는 제어회로가 탑재되어 있다.
상기 배선기판(1)은, 도 2에 나타낸 바와 같이, 리지드(rigid) 기판(2)의 한 표면상에 유연층(3)을 형성한 구조로 구성되어 있다. 리지드 기판(2)은, 예컨대 유리섬유에 에폭시 수지 및 폴리이미드 수지를 함침(含浸)한 수지 기판으로 구성되어 있다. 본 실시형태의 리지드 기판(2)은 다층배선 구조로 구성되어 있다. 유연층(3)은, 예컨대 에폭시계의 저탄성 수지, 에컨대 상온에서 2GPa∼7GPa 정도의 탄성율을 가지는 수지로 형성되어 있다.
상기 유연층(3)의 표면상에는, 상세하게 도시되어 있지 않지만, 복수의 전극패드(4A)가 배치되어 있다. 이 복수의 전극패드(4A)의 각각은 유연층(3)의 표면상을 연장하고 있는 배선(4C)을 통해서 리지드 기판(2)의 한 표면상을 연장하고 있는 배선(2A)에 전기적으로 접속되어 있다. 배선(2A)은 리지드 기판(2)의 내부 배선(2C)을 통해서 리지드 기판(2)의 이면(裏面)상에 배치된 복수의 전극패드(2B)의 각각에 전기적으로 접속되어 있다. 이 복수의 전극패드(2B)의 각각에는, 예컨대 Pb-Sn 조성의 금속재로 이루어지는 볼(ball) 형상의 범프전극(17)이 전기적으로 또 기계적으로 접속되어 있다. 전극패드(4A), 배선(4C), 배선(2A), 전극패드(2B), 내부 배선(2C)의 각각은 예컨대 동(Cu) 막으로 형성되어 있다.
상기 유연층(3)의 표면 및 배선(4C)의 표면은 보호막(5)으로 피복되고, 상기 리지드 기판(2)의 이면은 보호막(6)으로 피복되어 있다. 이 보호막(5), 보호막(6)의 각각은 예컨대 폴리이미드계의 수지로 형성되어 있다.
상기 반도체 장치(20)는 반도체 칩(21)의 외부단자와 리드(22)의 인너리드부를 본딩 와이어(23)로 전기적으로 접속하고, 이들 반도체 칩(21), 리드(22)의 인너(inner)부 및 본딩 와이어(23) 등을 수지봉지체(24)로 밀봉한 구조로 구성되어 있다. 이 반도체 장치(20)의 리드(22)의 아웃터(outer)부는 배선기판(1)의 전극패드(4A)에 납땜에 의해 전기적으로 또 기계적으로 접속되어 있다.
상기 반도체 칩(10)은 배선기판(1)의 실장면에 접착제(16)를 개재해서 접착 고정되어 있다. 접착제(16)는, 예컨대 에폭시계의 열경화성 수지로 형성되어 있다.
상기 반도체 칩(10)은, 도 3에 나타낸 바와 같이, 예컨대 단결정 실리콘막으로 이루어지는 반도체 기판(11)을 주체로 구성되어 있다. 반도체 기판(11)의 소자 형성면(도 3에서 하면)에는 SRAM을 구성하는 소자가 형성되고, 또한 반도체 기판(11)의 소자 형성면상에는 복수의 외부단자(13)가 배치되어 있다. 이 복수의 외부단자(13)의 각각은 반도체 기판(11)의 소자 형성면상에 절연층(12)을 개재해서 형성된 배선층중 최상층의 배선층에 형성되고, 예컨대 알루미늄(Al)막 또는 알루미늄 합금막으로 형성되어 있다. 복수의 외부단자(13)의 각각은 배선층에 형성된 배선을 통해서 SRAM을 구성하는 소자에 전기적으로 접속되어 있다. 최상층의 배선층상에는 최종 보호막(14)이 형성되어 있다. 이 최종 보호막(14)은, 예컨대 폴리이미드·이소인돌·퀴나졸린디온(polyimide isoindole quinazolinedion)(PIQ) 수지로 형성되어 있다.
도 2 및 도 3에 나타낸 바와 같이, 상기 반도체 칩(10)의 외부단자(13)와 상기 배선기판(1)의 전극패드(4A)와의 사이에 범프전극(15)이 개재되어 있다. 범프전극(15)은 반도체 칩(10)의 최종 보호막(14)에 형성된 개구를 통해서 반도체 칩(10)의 외부단자(13)에 고착되어 전기적으로 또 기계적으로 접속되어 있다. 또한, 범프전극(15)은 배선기판(1)의 보호막(5)에 형성된 개구를 통해서 배선기판(1)의 전극패드(4A)에 압접되어 전기적으로 또 기계적으로 접속되어 있다. 이 범프전극(15)의 압접에 의한 접속은 열 수축력 및 열경화 수축력 등으로 접착제(16)에 생긴 압접력에 의해 행해지고 있다. 요컨대, 반도체 칩(10)은 배선기판(1)의 실장면상에 FCA법에 의해 실장되고 있다.
상기 범프전극(15)은, 이것에 한정되지 않지만, 예컨대 스터드 범프구조로 구성되어 있다. 스터드 범프구조는 볼 본딩법에 의해 형성된다. 볼 본딩법은 Au 와이어의 선단부에 형성된 볼을 반도체 칩의 외부단자에 열 압착하고, 그 후, 볼 부분에서 Au 와이어를 절단하여 범프전극을 형성하는 방법이다.
상기 범프전극(15)이 압접된 전극패드(4A)에는 오목(凹)부(4B)가 형성되고, 이 오목(凹)부(4B)내에서 범프전극(15)과 전극패드(4A)가 접속되어 있다. 이 범프전극(15)과 전극패드(4A)와의 접속은 배선기판(1)의 실장면으로부터 깊이방향을 향해서 반도체 장치(20)의 리드(22)와 전극패드(4A)와의 접속보다도 깊은 위치에서 행해지고 있다.
상기 배선기판(1)과 반도체 칩(10)과의 사이에 개재된 접착제(16)의 두께는, 도 3에 나타낸 바와 같이, 배선기판(1)과 반도체 칩(10)과의 사이의 간격 t2로 규정된다. 이 간격 t2는 범프전극(15)의 높이로 규정되지만, 범프전극(15)과 전극패드(4A)와의 접속이 전극패드(4A)에 형성된 오목(凹)부(4B)내에서 행해지고 있기 때문에, 오목(凹)부(4B)의 오목(凹)한 양 t1에 상당하는 양만큼 좁게 된다. 요컨대, 배선기판(1)의 전극패드(4A)에 오목(凹)부(4B)를 형성하고, 이 오목(凹)부(4B)내에서 범프전극(15)과 전극패드(4A)를 접속함으로써, 오목(凹)부(4B)의 오목(凹)한 양 t1에 상당하는 양만큼, 배선기판(1)과 반도체 칩(10)과의 사이의 간격 t2가 좁게 되기 때문에, 배선기판(1)과 반도체 칩(1)과의 사이에 개재되는 접착제(16)의 두께를 얇게 할 수 있다. 따라서, 범프전극(15)의 높이를 낮추는 일 없이 배선기판(1)과 반도체 칩(1)과의 사이에 끼워진 접착제(16)의 두께방향의 팽창량을 저감할 수 있다.
상기 전극패드(4A)의 오목(凹)부(4B)는 전극패드(4A) 및 유연층(3)의 탄성 변형에 의해 형성되어 있다. 이 전극패드(4A) 및 유연층(3)의 탄성 변형은 배선기판(1)의 실장면상에 반도체 칩(10)을 실장할 때, 반도체 칩(10)의 압착력으로 범프전극(15)이 전극패드(4A)를 억누르는 것에 의해 발생하기 때문에, 범프전극(15)에는 전극패드(4A) 및 유연층(3)의 탄성력이 작용하고 있다.
다음에, 상기 메모리 모듈의 제조방법 및 반도체 칩(10)의 실장방법을 도 4 내지 도 7(제조방법을 설명하기 위한 단면도)을 사용해서 설명한다.
우선, 반도체 칩(10)을 준비하고, 도 4의 (A)에 나타낸 바와 같이, 반도체 칩(10)의 외부단자(13)상에 스터드 범프구조의 범프전극(15)을 볼 본딩법으로 형성한다. 볼 본딩법은 Au 와이어의 선단부에 형성된 볼을 반도체 칩의 외부단자에 열 압착하고, 그 후, 볼 부분에서 Au 와이어를 절단하여 범프전극을 형성하는 방법이기 때문에, 스터드 범프구조의 범프전극(15)의 경우, 리프트 오프(lift off)법 및 볼 공급법으로 형성된 범프전극에 비해서 높이가 높게 된다.
다음에, 도 4의 (B)에 나타낸 바와 같이, 베어(bear)칩용 캐리어 지그(jig)(30)에 상기 반도체 칩(10)을 장착해서 번인(burn in) 시험을 행한다. 번인 시험은 고객의 사용조건에 비해서 가혹한 사용조건(부하를 준 상태)에서 반도체 칩(10)의 회로 동작을 행하고, 고객이 사용중에 결함이 되는 것, 어떤 의미에서는 결함을 가속적으로 발생시켜서, 고객에게 출하하기 전의 초기단계에서 불량품을 배제할 목적으로 행해진다. 베어칩용 캐리어 지그(30)는, 주로 반도체 칩(10)을 장착하는 베이스 부재(31)와, 절연성 필름(32A)의 한 표면에 배선(32B)이 형성된 필름부재(32)와, 반도체 칩(10)의 위치맞춤을 행하는 가이드 부재(33)와, 반도체 칩(10)을 가압 고정하는 덮개부재(4)로 구성되어 있다. 이 베어칩용 캐리어 지그(30)는 절연성 필름(32A)에 형성된 접속구멍(32C)을 통해서 배선(32B)과 범프전극(15)을 접속하는 구성으로 되어 있기 때문에, 범프전극(15)의 높이는 절연성 필름(32A)의 두께보다도 높게 해 놓지 않으면 안된다.
다음에, 도 4의 (C)에 나타낸 바와 같이, 유리기판(40)상에 반도체 칩(10)을 배치하고, 반도체 칩(10)을 압착해서 범프전극(15)의 높이에 일치시킨다.
다음에, 도 5에 나타낸 바와 같이, 상기 배선기판(1)의 칩 탑재영역에 시트 형상(필름형상)으로 가공된 접착제(16)를 바른다. 접착제(16)는, 예컨대 에폭시계의 열경화성 수지로 형성되어 있다. 배선기판(1)은 리지드 기판(2)의 한 표면상에 유연층(3)을 형성한 구조로 구성되고, 유연층(3)의 표면상에 복수의 전극패드(4A) 및 배선(4C)이 배치되며, 유연층(3)의 표면 및 배선(4C)의 표면이 보호막(5)으로 피복되고, 리지드 기판(2)의 이면이 보호막(6)으로 피복되어 있다.
다음에, 도 6에 나타낸 바와 같이, 상기 배선기판(1)의 실장면의 칩 탑재영역상에 접착제(16)를 개재해서 반도체 칩(10)을 배치함과 동시에, 배선기판(1)의 전극패드(4A)와 반도체 칩(10)의 외부단자(13)와의 사이에 범프전극(15)을 배치한다.
다음에, 도 7에 나타낸 바와 같이, 상기 반도체 칩(10)을 히터(41)로 열 압착하고, 범프전극(15)으로 전극패드(4A)를 눌러서 전극패드(4A)에 오목(凹)부(4B)를 형성하며, 이 상태에서 접착제(16)를 경화시킨다. 이 공정에 있어서, 오목(凹)부(4B)의 오목(凹)한 양에 상당하는 양만큼, 배선기판(1)과 반도체 칩(10)과의 사이의 간격이 좁게 되어 배선기판(1)과 반도체 칩(10)과의 사이에 개재된 접착제(16)의 두께가 얇게 된다. 또한, 오목(凹)부(4B)는 전극패드(4A) 및 유연층(3)의 탄성 변형에 의해 형성되기 때문에, 범프전극(15)에는 전극패드(4A) 및 유연층(3)의 탄성력이 작용한다. 이 공정에 의해, 도 8에 나타낸 바와 같이, 배선기판(1)상에 반도체 칩(10)이 실장된다.
다음에, 상기 배선기판(1)의 실장면의 다른 영역상에 반도체 장치(20)를 배치함과 동시에, 전극패드(4A)상에 페이스티(pasty) 형상의 땜납을 개재해서 리드(22)를 배치한다.
다음에, 열처리를 행해서 상기 페이스티 형상의 땜납을 녹여 배선기판(1)의 전극패드(4A)와 반도체 장치(20)의 리드(22)를 고착한다. 이것에 의해, 배선기판(1)상에 반도체 장치(20)가 실장된다.
다음에, 상기 배선기판(1)의 이면에 배치된 복수의 전극패드(2B)의 각각에는 볼 형상의 범프전극(17)을 고착하고, 이후 세정처리 및 베이킹(baking) 처리를 행하는 것에 의해 도 1 및 도 2에 나타내는 메모리 모듈(전자장치)을 완성한다.
또, 유연층(3)은 접착제(16)의 재료에 비해서 열팽창 계수가 작은 재료로 형성한다.
이와 같이, 본 실시형태에 의하면, 이하의 효과가 얻어진다.
배선기판(1)의 실장면에 접착제(16)를 개재해서 고정되고, 또 상기 배선기판(1)의 전극패드(4A)에 범프전극(15)을 개재해서 외부단자(13)가 전기적으로 접속된 반도체 칩(10)을 가지는 전자장치에 있어서, 상기 전극패드(4A)에 오목(凹)부(4B)를 형성하고, 이 오목(凹)부(4B)내에서 상기 전극패드(4A)와 상기 범프전극(15)을 접속한다. 이 구성에 의해, 오목(凹)부(4B)의 오목(凹)한 양 t1에 상당하는 양만큼, 배선기판(1)과 반도체 칩(10)과의 사이의 간격 t2이 좁게 되기 때문에, 배선기판(1)과 반도체 칩(10)과의 사이에 개재된 접착제(16)의 두께를 얇게 할 수 있다. 이 결과, 접착제(16)의 두께방향의 팽창량을 저감할 수 있기 때문에, 온도싸이클 시험시에서 배선기판(1)의 전극패드(4A)와 범프전극(15)과의 접속불량을 방지할 수 있어 양자간의 접속 신뢰성을 높일 수 있다.
또한, 열 변화에 의한 접착제(16)의 팽창, 수축의 변이량을 저감할 수 있기 때문에, 온도싸이클 시험시 팽창, 수축의 반복에 의해 생기는 범프전극(15)의 선단(배선기판의 전극패드측)의 소성 변형을 억제할 수 있다. 따라서, 배선기판(1)의 전극패드(4A)와 범프전극(15)과의 접속불량을 방지할 수 있어 양자간의 접속 신뢰성을 높일 수 있다.
상기 전극패드(4A)를 유연층(3)의 표면상에 형성하고, 상기 오목(凹)부(4B)를 상기 전극패드(4A) 및 유연층(3)의 탄성 변형에 의해 형성한다. 이 구성에 의해, 범프전극(15)에 전극패드(4A) 및 유연층(3)의 탄성력이 작용하기 때문에, 배선기판(1)의 전극패드(4A)와 범프전극(15)과의 압접력이 증가한다.
또한, 접착제(16)의 두께방향의 팽창에 의해 범프전극(16)이 상방으로 이동하여도 범프전극(15)의 이동에 추종하여 오목(凹)부(4B)의 오목(凹)한 양이 변동하기 때문에, 전극패드(4A)와 범프전극(15)과의 접속을 확보할 수 있다.
또, 본 실시형태는 에폭시계의 열경화성 수지로 이루어지는 시트 형상의 접착제(16)를 사용한 예에 대해서 설명하였지만, 예컨대 이방성 도전(導電) 수지필름(Anios-otropic Conductive Film)이나 열가소성 수지필름을 사용해서 행해도 된다.
또한, 본 실시형태는 배선기판(1)에 시트 형상의 접착제(16)를 붙인 예에 대해서 설명하였지만, 도 9(단면도)에 나타낸 바와 같이, 시트 형상의 접착제(16)를 반도체 칩(10)에 붙여 행해도 된다.
또한, 본 실시형태는 배선기판(1)과 반도체 칩(10)과의 사이에 간격을 갖게한 예에 대해서 설명하였지만, 도 10(단면도)에 나타낸 바와 같이, 배선기판(1)에 반도체 칩(10)을 접촉시켜도 된다. 이 경우, 전극패드(4A)의 영역상에밖에 접착제(16)가 개재되어 있지 않기 때문에, 더 배선기판(1)의 전극패드(4A)와 범프전극(15)과의 접속 신뢰성을 높일 수 있다.
또한, 본 실시형태는 범프전극(15)을 금으로 형성한 예에 대해서 설명하였지만, 범프전극(15)은, 예컨대 Pb-Sn 조성이나 Sn-Ag 조성으로 이루어지는 합금재로 형성하여도 된다. 이 경우, 리프트 오프법이나 볼 공급법으로 형성되기 때문에, 도 11(단면도)에 나타낸 바와 같이, 범프전극(15)은 볼 형상으로 형성된다.
또한, 본 실시형태는 리지드 기판(2)상에 유연층(3)을 개재해서 전극패드(4A)가 형성된 배선기판(1)을 사용하고, 전극패드(4A)에 오목(凹)부(4B)를 형성한 예에 대해서 설명하였지만, 도 12(단면도)에 나타낸 바와 같이, 리지드 기판으로 이루어지는 배선기판(19)에 홈(19A)이 형성되고, 홈(19A)내에 전극패드(4A)가 형성되며, 홈(19A)내에서 전극패드(4A)와 범프전극(15)이 접속된 구조로 구성하여도 된다. 이 경우, 홈(19A)의 깊이에 상당하는 양만큼, 배선기판(19)과 반도체 칩(10)과의 사이의 간격이 좁게 되기 때문에, 배선기판(19)과 반도체 칩(10)과의 사이에 개재되는 접착제(16)의 두께를 얇게 할 수 있다.
(실시형태 2)
도 13은 본 발명의 실시형태 2인 반도체 장치의 단면도이다.
본 실시형태의 반도체 장치는, 도 13에 나타낸 바와 같이, 배선기판(1)의 실장면상에 반도체 칩(10)을 탑재하고 있다. 배선기판(1)은 상술한 실시형태 1과 마찬가지로, 리지드 기판(2)의 한 표면상에 유연층(3)을 형성한 구조로 구성되어 있다.
상기 유연층(3)의 표면에는, 상세하게 도시되어 있지 않지만, 복수의 전극패드(4A)가 배치되어 있다. 이 복수의 전극패드(4A)의 각각은 유연층(3)의 표면상을 연장하고 있는 배선(4C)을 통해서 리지드 기판(2)의 한 표면상을 연장하고 있는 배선(2A)에 전기적으로 접속되어 있다. 배선(2A)은 리지드 기판(2)의 내부 배선(2C)을 통해서 리지드 기판(2)의 이면(裏面)상에 배치된 복수의 전극패드(2B)의 각각에 전기적으로 접속되어 있다. 이 복수의 전극패드(2B)의 각각에는, 예컨대 Pb-Sn 조성의 금속재로 이루어지는 볼(ball) 형상의 범프전극(17)이 전기적으로 또 기계적으로 접속되어 있다.
상기 유연층(3)의 표면 및 배선(4B)의 표면은 보호막(5)으로 피복되고, 상기 리지드 기판(2)의 이면은 보호막(6)으로 피복되어 있다. 이 보호막(5), 보호막(6)의 각각은 예컨대 폴리이미드계의 수지로 형성되어 있다.
상기 반도체 칩(10)은 배선기판(1)의 실장면에 접착제(16)를 개재해서 접착 고정되어 있다. 접착제(16)는, 예컨대 에폭시계의 열경화성 수지로 형성되어 있다.
상기 반도체 칩(10)은, 예컨대 단결정 실리콘으로 이루어지는 반도체 기판을 주체로 구성되어 있다. 반도체 기판의 소자 형성면에는 복수의 외부단자(13)가 배치되어 있다. 이 복수의 외부단자(13)의 각각은 반도체 기판의 소자 형성면상에 형성된 배선층중 최상층의 배선층에 형성되고, 최상층의 배선층상에는 최종 보호막(14)이 형성되어 있다.
상기 반도체 칩(10)의 외부단자(13)와 상기 배선기판(1)의 전극패드(4A)와의 사이에는 범프전극(15)이 개재되어 있다. 범프전극(15)은 반도체 칩(10)의 최종 보호막(14)에 형성된 개구를 통해서 반도체 칩(10)의 외부단자(13)에 고착되고, 전기적으로 또 기계적으로 접속되어 있다. 또한, 범프전극(15)은 배선기판(1)의 보호막(5)에 형성된 개구를 통해서 배선기판(1)의 전극패드(4A)에 압접되어 전기적으로 또 기계적으로 접속되어 있다. 이 범프전극(15)의 압접에 의한 접속은 열 수축력 및 열경화 수축력 등으로 접착제(16)에 생긴 압축력에 의해 행해지고 있다. 요컨대, 반도체 칩(10)은 배선기판(1)의 실장면상에 FCA법에 의해 실장되어 있다.
상기 범프전극(15)이 압접된 전극패드(4A)에는 오목(凹)부(4B)가 형성되고, 이 오목(凹)부(4B)내에서 범프전극(15)과 전극패드(4A)가 접속되어 있다.
상기 배선기판(1)과 반도체 칩(10)과의 사이에 개재된 접착제(16)의 두께는 배선기판(1)과 반도체 칩(10)과의 사이의 간격으로 규정된다. 이 간격은 범프전극(15)의 높이로 규정되지만, 범프전극(15)과 전극패드(4A)와의 접속이 전극패드(4A)에 형성된 오목(凹)부(4B)내에서 행해지고 있기 때문에, 오목(凹)부(4B)의 오목(凹)한 양에 상당하는 양만큼 좁게 된다. 요컨대, 배선기판(1)의 전극패드(4A)에 오목(凹)부(4B)를 형성하고, 이 오목(凹)부(4B)내에서 범프전극(15)과 전극패드(4A)를 접속함으로써, 오목(凹)부(4B)의 오목(凹)한 양에 상당하는 양만큼, 배선기판(1)과 반도체 칩(10)과의 사이의 간격이 좁게 되기 때문에, 배선기판(1)과 반도체 칩(1)과의 사이에 개재되는 접착제(16)의 두께를 얇게 할 수 있다. 따라서, 범프전극(15)의 높이를 낮게 하는 일 없이 배선기판(1)과 반도체 칩(10)과의 사이에 개재된 접착제(16)의 두께방향의 팽창량을 저감할 수 있다.
상기 전극패드(4A)의 오목(凹)부(4B)는 전극패드(4A) 및 유연층(3)의 탄성 변형에 의해 형성되어 있다. 이 전극패드(4A) 및 유연층(3)의 탄성 변형은 배선기판(1)의 실장면상에 반도체 칩(10)을 실장할 때, 반도체 칩(10)의 압착력으로 범프전극(15)이 전극패드(4A)를 누르는 것에 의해 발생하기 때문에, 범프전극(15)에는 전극패드(4A) 및 유연층(3)의 탄성력이 작용하고 있다.
본 실시형태의 반도체 칩(10)은 상술한 실시형태 1과 같은 방법으로 실장된다. 또, 유연층(3)은 접착제의 재료에 비해서 열팽창 계수가 작은 재료로 형성한다.
이와 같이 구성된 반도체 장치는 상술한 실시형태와 같은 효과를 얻을 수 있다.
(실시형태 3)
도 14는 본 발명의 실시형태 3인 CPU 모듈(전자장치)의 평면도이고, 도 15는 도 14에 나타내는 B-B선의 위치에서 자른 단면도이며, 도 16은 도 14에 나타내는 C-C선의 위치에서 자른 단면도이다.
도 14 및 도 15에 나타낸 바와 같이, CPU 모듈(50)은 열 전도도가 높은 금속판으로 이루어지는 열 확산판(52)을 베이스로 하고, 이 열 확산판(52)에 CPU 모듈(50) 전력의 대부분을 소비하여 발열량이 큰 CPU 베어칩(56)과 CPU 모듈기판(51)을 직접 접속한 구조로 구성되어 있다. CPU 베어칩(56)과 CPU 모듈기판(51)은 금 와이어로 전기적으로 접속되고, CPU 베어칩(56)을 수납한 캐비티(cavity)(53)에는 CPU 모듈기판(51)이 직사각형이 되도록 포팅(potting) 수지(55)가 충전되어 있다. 이렇게 구성된 CPU 모듈기판(51)에는, 또 캐시 서브모듈(65), 시스템 콘트롤러(60) 및 인터페이스용 커넥터(64)라는 주요 부품이 탑재되어 있다. 캐시 서브모듈(65)과 CPU 모듈기판(51)은, 도 16에 나타낸 바와 같이, 범프전극(57)을 통해서 전기적으로 접속되어 있다.
도 14에 있어서, 클록 드라이버(61)는 적용 시스템에 따라 CPU 모듈(50)에 탑재되지 않고, 인터페이스용 커넥터(64)로부터 클록을 공급하는 경우가 있다. 소형 칩 부품(63)은 비교적 고주파 영역의 노이즈 대책으로서 실장하는 칩 세라믹 커패시터 및 버스의 풀 업(pull up)이나 초기설정의 스트래핑(strapping)용 풀 다운(pull down), 신호의 댐핑(damping) 등에 사용하는 칩 저항 및 온도센서로서 사용하는 칩 써미스터 등이다. 대형 칩 부품(62)은 CPU 베어칩(56)이 클록 정지상태에서 복귀해서 클록 공급을 개시하여 통상의 동작상태로 천이할 때 등과 같이 비교적 저주파 영역에서의 전원 노이즈를 흡수하기 위한 대용량의 예컨대 칩 탄탈 커패시터나 온도의 센싱을 통해서 얻어진 온도정보를 연속적으로 전송하는 지능형(intelligent) 온도센서 및 CPU 모듈(50)이 요구하는 특수한 전원전압을 만드는데 필요한 DC/DC 컨버터나 코일, 대용량의 커패시터 등이다.
게다가, 캐시 서브모듈(65)에는 비동기형 혹은 클록 동기형의 SRAM이 사용되고, 데이터가 저장되는 캐시 SRAM(65A)을 필요한 캐시 용량에 따라서 예컨대 256 KB의 용량이 필요하다면 1 Mb 용량의 캐시 SRAM(65A)을 2개 탑재하고, 512 KB의 용량이 필요하다면 1 Mb 용량의 캐시 SRAM(65A)을 4개 탑재한다. 캐시 서브모듈(65)에는 4개의 탑재 스페이스가 있기 때문에 2 Mb 구성의 캐시 SRAM(65A)을 사용하면 1 Mb의 캐시 용량을 확보할 수 있다.
캐시 서브모듈(56)에는 따로 캐시 SRAM(65A)에 저장한 데이터의 어드레스의 일부를 저장하는 TAG·SRAM(65B) 및 필요에 따라서 디커플리용 칩 세라믹 커패시터나, 예컨대 1 Mb의 캐시 SRAM(65A)을 2개 사용해서 256 KB의 캐시 용량을 실현하는가, 4개를 사용해서 512 KB의 용량을 실현하는가의 선택을 행하기 위한 점퍼(jumper)용 칩 저항이 실장된다.
캐시 용량에 대응한 TAG·SRAM(65B)에 요구되는 용량 및 비트 구성은 캐시 방식에 따라 다양하기 때문에 여기서는 설명하지 않는다. 캐시 SRAM(65A)과 TAG·SRAM(65B)의 패키지 형태는, 양쪽 모두 베어칩인 경우, 양쪽 모두 플라스틱이나 세라믹으로 모울드된 패키지인 경우, 어느 것인가가 베어칩이고, 어느 것인가가 모울드된 패키지인 경우가 있지만, 본 실시형태는 캐시 SRAM(65A)에 베어칩을 사용하고, TAG·SRAM(65B)에 플라스틱 모울드된 QFP를 사용한 경우이다.
도 17에 열 확산판(52)의 형상을 나타낸다. 도 17에 나타내 바와 같이, 열 확산판(52)에는 복수의 고정용 홀(hole)이 설치되어 있는 것 만으로 전자부품 등은 일절 탑재, 실장하지 않고, 수평 평면형의 열 인터페이스를 공급한다. 이렇게, 열 저항이 낮고, 단순한 형상의 열 인터페이스를 공급하는 것으로 정보처리장치 시스템의 방열 정보설계가 용이하게 된다.
이렇게 구성된 CPU 모듈(50)은, 도 18에 나타낸 노트북형 퍼스널 컴퓨터 등의 정보처리장치(70)에 조립된다. 정보처리장치(70)는 액정패널(71)과 조정 볼륨(72) 등을 가진 구조로 구성된다. CPU 모듈(50)을 마더보드(73)에 접속하고, CPU 모듈(50)의 열 확산판(52)을 하부 케이싱(74)에 설치하는 것으로, 열은 주로 하부 케이싱(74)측으로 전도되어 마더보드(73)에는 거의 전도되고 있지 않기 때문에, 키보드(75)로 열이 전해지지 않으므로 키보드(75)가 뜨거워져 정보처리장치(70)를 조작하는 사용자에게 불쾌감을 주지 않는 정보처리장치를 실현할 수 있다. 또, 도 18중 76은 카드 소켓이고, 77은 HDD/CD-ROM 드라이브이다. 또한, CPU 모듈(50)의 열 확산판(52)측을 하부 케이싱(74)에 밀착시키기 위해서는 얇은 열전도 시트를 사용하는 방법 및 실리콘 그리스(grease)를 도포하는 방법 등이 있다.
이상, 본 발명자에 의해 완성된 발명을 상기 실시형태에 의거해서 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지 변경 가능한 것은 물론이다.
본원에 있어서 개시되는 발명중 대표적인 것에 의해 얻어지는 효과를 간단히 설명하면, 아래와 같다.
배선기판의 실장면에 접착제를 개재해서 고정되고, 또 상기 배선기판의 전극패드에 범프전극을 개재해서 외부단자가 전기적으로 접속된 반도체 칩을 가지는 전자장치에 있어서, 배선기판의 전극패드와 범프전극과의 접속 신뢰성을 높일 수 있다.
또한, 배선기판의 실장면에 접착제를 개재해서 고정되고, 또 상기 배선기판의 전극패드에 범프전극을 개재해서 외부단자가 전기적으로 접속된 반도체 칩을 가지는 반도체 장치에 있어서, 배선기판의 전극패드와 범프전극과의 접속 신뢰성을 높일 수 있다.
또한, 본 실장구조는 베어칩에 의한 플립 칩 실장이기 때문에, 기판 표면으로부터 이면까지의 실장 높이 및 실장 영역을 다른 와이어 본딩구조나 플랫 패키지(QFP)와 비교해서 실장 높이를 낮게 하고, 실장 영역을 작게 할 수 있어 고밀도 실장이 가능하게 된다.
또한, 본 실장구조를 이용한 경우, 시스템(예컨대 정보처리장치)의 박형화, 소형화를 실현할 수 있다.
또한, 본 실장구조에서 사용하는 배선기판은 표면상의 유연층이 몰입되기 때문에, 실장 높이는 더 낮게 할 수 있다.

Claims (13)

  1. 배선기판의 실장면에 접착제를 개재(介在)해서 고정되고, 또 상기 배선기판의 전극패드에 범프전극을 개재해서 외부단자가 전기적으로 접속된 반도체 칩을 가지는 전자장치에 있어서,
    상기 전극패드에 오목(凹)부가 형성되고, 상기 오목(凹)부내에서 상기 전극패드와 상기 범프전극이 접속되는 것을 특징으로 하는 전자장치.
  2. 제 1 항에 있어서,
    상기 전극패드는 유연층의 표면상에 형성되고,
    상기 오목(凹)부는 상기 전극패드 및 상기 유연층의 탄성 변형에 의해 형성되는 것을 특징으로 하는 전자장치.
  3. 제 2 항에 있어서,
    상기 유연층은 리지드 기판의 표면상에 형성되는 것을 특징으로 하는 전자장치.
  4. 제 2 항에 있어서,
    상기 유연층은 상기 접착제에 비해서 열팽창 계수가 작은 재료로 형성되는 것을 특징으로 하는 전자장치.
  5. 제 1 항에 있어서,
    상기 범프전극은 상기 반도체 칩의 외부단자에 고착되고, 상기 배선기판의 전극패드에 압접되는 것을 특징으로 하는 전자장치.
  6. 제 1 항에 있어서,
    상기 범프전극은 스터드 범프구조로 구성되는 것을 특징으로 하는 전자장치.
  7. 제 1 항에 있어서,
    상기 접착제는 이방성 도전 수지필름을 사용하는 것을 특징으로 하는 전자장치.
  8. 제 1 항 내지 제 7 항중 어느 한 항 기재의 전자장치가 조립되는 것을 특징으로 하는 정보처리장치.
  9. 배선기판의 실장면에 접착제를 개재(介在)해서 고정되고, 또 상기 배선기판의 전극패드에 범프전극을 개재해서 외부단자가 전기적으로 접속된 반도체 칩을 가지는 반도체 장치의 실장방법에 있어서,
    리지드 기판상에 유연층을 개재해서 전극패드가 형성된 배선기판과, 외부단자상에 범프전극이 형성된 반도체 칩을 준비하는 공정과,
    상기 배선기판의 실장면상에 접착제를 개재해서 상기 반도체 칩을 배치함과 동시에, 상기 배선기판의 전극패드상에 상기 반도체 칩의 범프전극을 배치하는 공정과,
    상기 반도체 칩의 범프전극으로 눌러서 상기 전극패드에 오목(凹)부를 형성하고, 이 상태에서 상기 접착제를 경화시키는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조방법.
  10. a) 주면에 복수의 반도체 소자와 복수의 본딩패드를 가지고, 또 상기 복수의 본딩패드의 각각의 표면에 범프전극이 형성된 반도체 칩을 준비하는 공정과,
    b) 복수의 제1 배선을 가지는 배선기판과, 상기 배선기판상에 형성되고, 또 상기 배선기판보다 탄성율이 낮은 절연층과, 상기 절연층상에 형성된 복수의 제2 배선과를 가지는 실장기판을 준비하는 공정과,
    c) 상기 실장기판의 제2 배선상에 상기 범프전극이 배치되도록 상기 반도체 칩을 상기 실장기판상에 탑재하는 공정과,
    d) 상기 반도체 칩의 주면과 상기 실장기판과의 사이에 개재시킨 접착제로 접착하는 공정을 구비하는 전자장치의 제조방법.
  11. 제 10 항에 있어서,
    상기 범프전극은 금 범프인 것을 특징으로 하는 전자장치의 제조방법.
  12. 제 10 항에 있어서,
    상기 배선기판은 유리섬유중에 수지를 함침시킨 기판이고,
    상기 절연층은 수지로 이루어지는 것을 특징으로 하는 전자장치의 제조방법.
  13. 제 10 항에 있어서,
    상기 접착제는 절연성 수지중에 도전성 입자를 포함하는 접착제이고,
    상기 범프전극과 상기 제2 배선은 상기 도전성 입자를 통해서 전기적으로 접속되는 것을 특징으로 하는 전자장치의 제조방법.
KR1019980010568A 1997-03-27 1998-03-26 전자장치 및 반도체 장치의 실장방법 KR19980080736A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-75970 1997-03-27
JP9075970A JPH10270496A (ja) 1997-03-27 1997-03-27 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法

Publications (1)

Publication Number Publication Date
KR19980080736A true KR19980080736A (ko) 1998-11-25

Family

ID=13591610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010568A KR19980080736A (ko) 1997-03-27 1998-03-26 전자장치 및 반도체 장치의 실장방법

Country Status (5)

Country Link
US (6) US6208525B1 (ko)
JP (1) JPH10270496A (ko)
KR (1) KR19980080736A (ko)
SG (1) SG75830A1 (ko)
TW (1) TW418467B (ko)

Families Citing this family (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040706A (en) * 1996-11-07 2000-03-21 Matsushita Electronics Corporation Contactor and semiconductor device inspecting method
JPH1174651A (ja) * 1997-03-13 1999-03-16 Ibiden Co Ltd プリント配線板及びその製造方法
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US6018448A (en) * 1997-04-08 2000-01-25 X2Y Attenuators, L.L.C. Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US6303878B1 (en) * 1997-07-24 2001-10-16 Denso Corporation Mounting structure of electronic component on substrate board
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6288451B1 (en) * 1998-06-24 2001-09-11 Vanguard International Semiconductor Corporation Flip-chip package utilizing a printed circuit board having a roughened surface for increasing bond strength
US6995476B2 (en) * 1998-07-01 2006-02-07 Seiko Epson Corporation Semiconductor device, circuit board and electronic instrument that include an adhesive with conductive particles therein
US20020130739A1 (en) * 1998-09-10 2002-09-19 Cotton Martin A. Embedded waveguide and embedded electromagnetic shielding
WO2000019516A1 (en) * 1998-09-30 2000-04-06 Seiko Epson Corporation Semiconductor device, connection method for semiconductor chip, circuit board and electronic apparatus
JP4273551B2 (ja) * 1999-01-14 2009-06-03 ソニー株式会社 映像装置及びその製造方法
DE19905055A1 (de) * 1999-02-08 2000-08-17 Siemens Ag Halbleiterbauelement mit einem Chipträger mit Öffnungen zur Kontaktierung
SE516152C2 (sv) * 1999-03-17 2001-11-26 Ericsson Telefon Ab L M Anordning för möjliggörande av trimning på ett substrat samt förfarande för framställning av ett substrat som möjliggör trimning
JP4151164B2 (ja) * 1999-03-19 2008-09-17 株式会社デンソー 半導体装置の製造方法
JP3872648B2 (ja) * 1999-05-12 2007-01-24 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに電子装置
JP3526788B2 (ja) 1999-07-01 2004-05-17 沖電気工業株式会社 半導体装置の製造方法
US6307270B1 (en) * 1999-08-05 2001-10-23 Ming-Tung Shen Electro-optic device and method for manufacturing the same
JP3372511B2 (ja) * 1999-08-09 2003-02-04 ソニーケミカル株式会社 半導体素子の実装方法及び実装装置
JP3420153B2 (ja) * 2000-01-24 2003-06-23 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3675688B2 (ja) * 2000-01-27 2005-07-27 寛治 大塚 配線基板及びその製造方法
JP2001227902A (ja) * 2000-02-16 2001-08-24 Mitsubishi Electric Corp 半導体装置
JP3984773B2 (ja) * 2000-03-17 2007-10-03 株式会社ルネサステクノロジ 半導体装置
JP2001291802A (ja) 2000-04-06 2001-10-19 Shinko Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置
US6673690B2 (en) * 2000-04-27 2004-01-06 Siliconware Precision Industries Co., Ltd. Method of mounting a passive component over an integrated circuit package substrate
US6596948B1 (en) * 2000-04-28 2003-07-22 Hewlett-Packard Development Company, L.P. Processor and power supply circuit
US6423905B1 (en) * 2000-05-01 2002-07-23 International Business Machines Corporation Printed wiring board with improved plated through hole fatigue life
US6473311B1 (en) 2000-06-02 2002-10-29 Micro Technology, Inc. Gate area relief strip for a molded I/C package
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002050718A (ja) 2000-08-04 2002-02-15 Hitachi Ltd 半導体装置
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP2002076589A (ja) 2000-08-31 2002-03-15 Hitachi Ltd 電子装置及びその製造方法
CN1481603A (zh) * 2000-10-17 2004-03-10 X2Y˥�������޹�˾ 屏蔽汞齐和被屏蔽的能量路径及用于单个或多个带公共参考节点电路的其它元件
WO2002058108A2 (en) * 2000-11-14 2002-07-25 Henkel Loctite Corporation Wafer applied fluxing and underfill material, and layered electronic assemblies manufactured therewith
JP2002170838A (ja) * 2000-11-30 2002-06-14 Shinkawa Ltd 半導体装置およびその製造方法
JP2002170853A (ja) * 2000-12-01 2002-06-14 Nec Corp フリップチップ実装方法
KR100374629B1 (ko) * 2000-12-19 2003-03-04 페어차일드코리아반도체 주식회사 얇고 작은 크기의 전력용 반도체 패키지
JP2002198395A (ja) * 2000-12-26 2002-07-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
DE10109344C1 (de) * 2001-02-27 2002-10-10 Siemens Ag Schaltungsanordnung mit Halbbrücken
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7242099B2 (en) * 2001-03-05 2007-07-10 Megica Corporation Chip package with multiple chips connected by bumps
US6686664B2 (en) * 2001-04-30 2004-02-03 International Business Machines Corporation Structure to accommodate increase in volume expansion during solder reflow
US7115986B2 (en) * 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
JP2004520722A (ja) * 2001-05-17 2004-07-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 基体及び当該基体に付属するチップを有する製品
JP4092890B2 (ja) * 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
US7215022B2 (en) * 2001-06-21 2007-05-08 Ati Technologies Inc. Multi-die module
SG122743A1 (en) * 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
US6869831B2 (en) * 2001-09-14 2005-03-22 Texas Instruments Incorporated Adhesion by plasma conditioning of semiconductor chip surfaces
US20030066679A1 (en) * 2001-10-09 2003-04-10 Castro Abram M. Electrical circuit and method of formation
JP2003174249A (ja) * 2001-12-06 2003-06-20 Rohm Co Ltd 回路基板、およびこの回路基板の製造方法
JP4159778B2 (ja) * 2001-12-27 2008-10-01 三菱電機株式会社 Ｉｃパッケージ、光送信器及び光受信器
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
TW513795B (en) * 2001-12-31 2002-12-11 Siliconware Precision Industries Co Ltd Wire bonding method and system for fabricating semiconductor package
SG104293A1 (en) * 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
JP4070470B2 (ja) * 2002-01-24 2008-04-02 新光電気工業株式会社 半導体装置用多層回路基板及びその製造方法並びに半導体装置
US7198693B1 (en) * 2002-02-20 2007-04-03 Micron Technology, Inc. Microelectronic device having a plurality of stacked dies and methods for manufacturing such microelectronic assemblies
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG115456A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Semiconductor die packages with recessed interconnecting structures and methods for assembling the same
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US7276802B2 (en) * 2002-04-15 2007-10-02 Micron Technology, Inc. Semiconductor integrated circuit package having electrically disconnected solder balls for mounting
AU2003223783A1 (en) * 2002-04-29 2003-11-17 Silicon Pipe, Inc. Direct-connect signaling system
US20040036170A1 (en) * 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
TWI286381B (en) * 2002-08-27 2007-09-01 Gigno Technology Co Ltd Multi-chip integrated module
JP3879651B2 (ja) * 2002-10-21 2007-02-14 ソニー株式会社 積層配線基板、タッチパネル及びこれらの製造方法
US7132756B2 (en) * 2002-10-30 2006-11-07 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacturing the same
JP2004179232A (ja) * 2002-11-25 2004-06-24 Seiko Epson Corp 半導体装置及びその製造方法並びに電子機器
US6809269B2 (en) * 2002-12-19 2004-10-26 Endicott Interconnect Technologies, Inc. Circuitized substrate assembly and method of making same
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7436050B2 (en) 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
JP3755824B2 (ja) * 2003-03-04 2006-03-15 株式会社らいふ 複数電極接着用の電子部品とその実装方法
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN100378969C (zh) * 2003-06-24 2008-04-02 日本特殊陶业株式会社 中间衬底及具有半导体元件、中间衬底和衬底的结构体
US7294533B2 (en) * 2003-06-30 2007-11-13 Intel Corporation Mold compound cap in a flip chip multi-matrix array package and process of making same
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
DE10356367B4 (de) * 2003-11-28 2009-06-10 Georg Bernitz Verfahren zur Herstellung eines Bauelements und Bauelement
US7394161B2 (en) 2003-12-08 2008-07-01 Megica Corporation Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto
WO2005065097A2 (en) 2003-12-22 2005-07-21 X2Y Attenuators, Llc Internally shielded energy conditioner
EP1677585A4 (en) * 2004-01-30 2010-05-19 Ibiden Co Ltd MULTILAYER PCB AND MANUFACTURING METHOD THEREFOR
US20050208749A1 (en) * 2004-03-17 2005-09-22 Beckman Michael W Methods for forming electrical connections and resulting devices
JP2005277355A (ja) * 2004-03-26 2005-10-06 Sanyo Electric Co Ltd 回路装置
US7183495B2 (en) * 2004-03-29 2007-02-27 Hirose Electric Co., Ltd. Electrical connector
TWI235028B (en) * 2004-04-30 2005-06-21 Via Tech Inc Pin grid array package carrier and process for mounting passive component thereon
DE102004040414B4 (de) * 2004-08-19 2006-08-31 Infineon Technologies Ag Verfahren zur Herstellung eines Verdrahtungssubstrats eines Halbleiterbauteils mit Außenkontaktanschlussflecken für Außenkontakte
JP2006100385A (ja) * 2004-09-28 2006-04-13 Rohm Co Ltd 半導体装置
US11842972B2 (en) 2004-09-28 2023-12-12 Rohm Co., Ltd. Semiconductor device with a semiconductor chip connected in a flip chip manner
JP4535825B2 (ja) * 2004-09-29 2010-09-01 京セラ株式会社 圧力検出装置用パッケージおよび圧力検出装置
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
WO2006093831A2 (en) 2005-03-01 2006-09-08 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
KR20070107747A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 공통평면의 도전체를 갖는 조절기
WO2006105015A2 (en) 2005-03-25 2006-10-05 Stats Chippac Ltd. Flip chip interconnection having narrow interconnection sites on the substrate
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
US20060237735A1 (en) * 2005-04-22 2006-10-26 Jean-Yves Naulin High-efficiency light extraction structures and methods for solid-state lighting
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US8258599B2 (en) * 2005-12-15 2012-09-04 Atmel Corporation Electronics package with an integrated circuit device having post wafer fabrication integrated passive components
US20070138628A1 (en) * 2005-12-15 2007-06-21 Lam Ken M Apparatus and method for increasing the quantity of discrete electronic components in an integrated circuit package
JP5291864B2 (ja) * 2006-02-21 2013-09-18 ルネサスエレクトロニクス株式会社 Ｄｃ／ｄｃコンバータ用半導体装置の製造方法およびｄｃ／ｄｃコンバータ用半導体装置
JP4613852B2 (ja) * 2006-02-24 2011-01-19 ソニー株式会社 電子デバイス
KR101390426B1 (ko) 2006-03-07 2014-04-30 엑스2와이 어테뉴에이터스, 엘.엘.씨 에너지 컨디셔너 구조물들
TW200740320A (en) * 2006-04-04 2007-10-16 Chicony Electronic Co Ltd Method of adhering electronic element and apparatus using the method
US7932590B2 (en) * 2006-07-13 2011-04-26 Atmel Corporation Stacked-die electronics package with planar and three-dimensional inductor elements
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
US20080073111A1 (en) * 2006-09-25 2008-03-27 Vlsip Technologies, Inc. Single Package Multiple Component Array With Ball Grid Array Mounting and Contact Interface
US8110933B2 (en) * 2006-12-26 2012-02-07 Panasonic Corporation Semiconductor device mounted structure and semiconductor device mounted method
US8236666B2 (en) * 2007-07-17 2012-08-07 Mitsubishi Electric Corporation Semiconductor device and process for producing same
WO2009084300A1 (ja) 2007-12-28 2009-07-09 Ibiden Co., Ltd. インターポーザー及びインターポーザーの製造方法
CN101632168B (zh) * 2007-12-28 2012-07-18 揖斐电株式会社 中介层以及中介层的制造方法
JP4535295B2 (ja) * 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
KR101044008B1 (ko) * 2008-10-08 2011-06-24 주식회사 하이닉스반도체 플랙시블 반도체 패키지 및 이의 제조 방법
JP5316261B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 マルチチップモジュールおよびプリント基板ユニット並びに電子機器
US20120267674A1 (en) * 2009-09-24 2012-10-25 Kyocera Corporation Mounting substrate, light emitting body, and method for manufacturing mounting substrate
TWI455273B (zh) 2011-08-04 2014-10-01 Chipmos Technologies Inc 晶片封裝結構
ITMI20111777A1 (it) * 2011-09-30 2013-03-31 St Microelectronics Srl Sistema elettronico per saldatura ad onda
US20130113118A1 (en) * 2011-11-04 2013-05-09 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Sloped Surface in Patterning Layer to Separate Bumps of Semiconductor Die from Patterning Layer
WO2013069743A1 (ja) * 2011-11-10 2013-05-16 シチズンホールディングス株式会社 光集積デバイス
JP2013236039A (ja) * 2012-05-11 2013-11-21 Renesas Electronics Corp 半導体装置
TW201401456A (zh) * 2012-06-19 2014-01-01 矽品精密工業股份有限公司 基板結構與封裝結構
JP6547932B2 (ja) * 2013-12-27 2019-07-24 ローム株式会社 チップ部品およびその製造方法、ならびに当該チップ部品を備えた回路アセンブリおよび電子機器
JP6453625B2 (ja) * 2014-11-27 2019-01-16 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
JP2017069380A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
KR101651272B1 (ko) * 2015-09-30 2016-08-26 (주)플렉스컴 이방성 접착제를 이용하여 접속영역의 스트레스가 완화되는 연성 패키지
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
JP6991014B2 (ja) * 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置
US11502029B2 (en) * 2019-07-19 2022-11-15 Stmicroelectronics Pte Ltd Thin semiconductor chip using a dummy sidewall layer
JP2022125682A (ja) * 2021-02-17 2022-08-29 レノボ・シンガポール・プライベート・リミテッド 電子基板および電子機器
DE102022102090A1 (de) * 2022-01-28 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006967B1 (ko) 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
NL8800901A (nl) * 1988-04-08 1989-11-01 Philips Nv Combinatie van een drager en een halfgeleiderlichaam en werkwijze voor het vervaardigen van een dergelijke combinatie.
JPH02285650A (ja) * 1989-04-26 1990-11-22 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JPH0429339A (ja) * 1990-05-24 1992-01-31 Matsushita Electric Ind Co Ltd 半導体装置
JP2502794B2 (ja) * 1990-07-24 1996-05-29 松下電器産業株式会社 半導体装置
JP2780499B2 (ja) * 1991-02-06 1998-07-30 松下電器産業株式会社 半導体装置の実装方法
JPH04345041A (ja) 1991-05-22 1992-12-01 Nitto Denko Corp 半導体素子の実装構造
JP3122170B2 (ja) * 1991-07-26 2001-01-09 株式会社東芝 電子回路装置及びその製造方法
JPH05206379A (ja) * 1991-10-04 1993-08-13 Internatl Business Mach Corp <Ibm> マルチチップモジュールおよびその製造方法
JPH05175280A (ja) 1991-12-20 1993-07-13 Rohm Co Ltd 半導体装置の実装構造および実装方法
JP3052615B2 (ja) * 1992-11-04 2000-06-19 松下電器産業株式会社 半導体装置およびその製造方法
JPH06232204A (ja) * 1993-02-05 1994-08-19 Nippondenso Co Ltd 半導体装置の製造方法
JP3260941B2 (ja) * 1993-06-18 2002-02-25 株式会社日立製作所 多層配線基板および多層配線基板の製造方法
JPH0832199A (ja) * 1994-07-19 1996-02-02 Fujitsu Ltd Ｉｃチップの回路基板への実装構造と実装方法
JP3454977B2 (ja) * 1995-07-17 2003-10-06 株式会社東芝 半導体装置及びその製造方法
ID19376A (id) 1995-06-12 1998-07-09 Matsushita Electric Ind Co Ltd Paket unit semikonduktor, metode pemaketan unit semikonduktor, dan bahan pengkapsul untuk penggunaan dalam pemaketan unit semikonduktor (pecahan dari p-961658)
JPH0933608A (ja) * 1995-07-24 1997-02-07 Fujitsu Ltd 半導体試験用テストカード
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
JP3225800B2 (ja) * 1995-08-09 2001-11-05 三菱電機株式会社 半導体装置
DE69622412T2 (de) * 1995-08-29 2003-03-20 Minnesota Mining & Mfg Verfahren zur herstellung einer elektronischen anordnung mit klebeverbindung mittels eines nachgiebigen substrats
US5766982A (en) * 1996-03-07 1998-06-16 Micron Technology, Inc. Method and apparatus for underfill of bumped or raised die
US5822856A (en) * 1996-06-28 1998-10-20 International Business Machines Corporation Manufacturing circuit board assemblies having filled vias
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
US6037044A (en) * 1998-01-08 2000-03-14 International Business Machines Corporation Direct deposit thin film single/multi chip module

Also Published As

Publication number Publication date
SG75830A1 (en) 2000-10-24
TW418467B (en) 2001-01-11
US6208525B1 (en) 2001-03-27
US6780677B2 (en) 2004-08-24
US6737741B2 (en) 2004-05-18
US20010002163A1 (en) 2001-05-31
US6461896B1 (en) 2002-10-08
JPH10270496A (ja) 1998-10-09
US20010002162A1 (en) 2001-05-31
US20020192865A1 (en) 2002-12-19
US20020195718A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
KR19980080736A (ko) 전자장치 및 반도체 장치의 실장방법
JP3414342B2 (ja) 集積回路チップの実装構造および実装方法
US6020220A (en) Compliant semiconductor chip assemblies and methods of making same
KR0135585B1 (ko) 반도체 장치용 패키지 및 반도체 장치
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US7276400B2 (en) Methods of making microelectronic packages with conductive elastomeric posts
US20010013654A1 (en) Ball grid package with multiple power/ ground planes
JPH10294423A (ja) 半導体装置
US4423435A (en) Assembly of an electronic device on an insulative substrate
JP4218434B2 (ja) 電子装置
KR101096330B1 (ko) 반도체 장치용 패키지
US20040070080A1 (en) Low cost, high performance flip chip package structure
US6410364B1 (en) Semiconductor device, method of connecting a semiconductor chip, circuit board, and electronic equipment
JP2002207986A (ja) カード型記録媒体及びその製造方法
JP4123321B2 (ja) 配線基板の接合方法
JP3332555B2 (ja) 半導体装置およびその製造方法
US5982026A (en) Inexpensive resin molded semiconductor device
KR19980026241A (ko) 이방성 전도막을 이용한 적층 칩 패키지
JP3510520B2 (ja) 半導体パッケージ及びその製造方法
JP2003249522A (ja) 電子装置の製造方法
JP3295987B2 (ja) 半導体装置の製造方法
JP3204649B2 (ja) 半導体チップモジュール及びその製造方法
JPH10335576A (ja) 複数のｉｃチップを備えた半導体装置の構造
JPH0543485Y2 (ko)
JP2542227B2 (ja) 混成ｉｃ基板装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application