DE10109344C1 - Schaltungsanordnung mit Halbbrücken - Google Patents

Schaltungsanordnung mit Halbbrücken

Info

Publication number
DE10109344C1
DE10109344C1 DE10109344A DE10109344A DE10109344C1 DE 10109344 C1 DE10109344 C1 DE 10109344C1 DE 10109344 A DE10109344 A DE 10109344A DE 10109344 A DE10109344 A DE 10109344A DE 10109344 C1 DE10109344 C1 DE 10109344C1
Authority
DE
Germany
Prior art keywords
chips
axis
circuit arrangement
connection
opposite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10109344A
Other languages
English (en)
Inventor
Bernhard Lichtinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Continental Automotive GmbH
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE10109344A priority Critical patent/DE10109344C1/de
Priority to FR0202293A priority patent/FR2821484B1/fr
Priority to PCT/DE2002/000717 priority patent/WO2002069405A2/de
Application granted granted Critical
Publication of DE10109344C1 publication Critical patent/DE10109344C1/de
Priority to US10/649,962 priority patent/US6927969B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)
  • Vibration Prevention Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

Es sind erste und zweite Chips (C1, C2) vorgesehen, die jeweils einen Transistor enthalten. Die ersten Chips (C1) sind entlang einer ersten Achse (A1) nebeneinander und voneinander beabstandet auf einem ersten metallischen Körper (K1) angeordnet. Die zweiten Chips (C2) sind parallel zur ersten Achse (A1) nebeneinander und voneinander beabstandet auf einem zweiten metallischen Körper (K2) angeordnet. Die zweiten Chips (C2) sind senkrecht zur ersten Achse (A1) jeweils einem Bereich des ersten Körpers (K1) gegenüber angeordnet, der zwischen zueinander benachbarten ersten Chips (C1) angeordnet ist, und sind jeweils über mindestens eine Bondverbindung (B) mit dem gegenüberliegenden Bereich verbunden. Die ersten Chips (C1) sind bezüglich der dritten Achse (A3) jeweils einem Bereich des zweiten Körpers (K2) gegenüber angeordnet, der zwischen zueinander benachbarten zweiten Chips (C2) angeordnet ist. Ein dritter metallischer Körper (K3) ist auf dem zweiten Körper (K2) angeordnet und weist Vorsprünge (V) auf, die jeweils auf einem der Bereiche des zweiten Körpers (K2) angeordnet sind. Die ersten Chips (C1) sind jeweils über mindestens eine Bondverbindung (B) mit dem gegenüberliegenden Vorsprung (V) verbunden.

Description

Die Erfindung betrifft eine Schaltungsanordnung wie sie bei einer Pa­ rallelschaltung aus mehreren Halbbrücken vorliegt.
Bei einer solchen Schaltungsanordnung sind erste Transistoren parallel und zwischen einem Groundanschluss und einem Aus­ gangsanschluss geschaltet, während zweite Transistoren paral­ lel und zwischen dem Ausgangsanschluss und einem Spannungsan­ schluss geschaltet sind. Jeweils ein erster Transistor und ein zweiter Transistor bilden eine Halbbrücke. Die Halbbrü­ cken sind also parallel und zwischen dem Groundanschluss und dem Spannungsanschluss geschaltet.
Es ist bekannt, Schaltungsanordnungen in Hybridtechnologie herzustellen. Dazu werden Chips mit Halbleiterbauelementen ohne Chipgehäuse direkt auf einem Keramikträger, in dem Lei­ terbahnen angeordnet sind, elektrisch kontaktiert und befes­ tigt. Weitere elektrische Leitungen für den Chip werden durch Bondverbindungen realisiert.
Aus der Offenlegungsschrift DE 199 27 285 A1 ist ein nieder­ induktives Halbleiterbauelement bekannt, bei dem jeweils zwei Schaltelemente die eine Halbbrücke bilden, in einer Achse auf einem metallisierten Keramiksubstrat angeordnet sind. Eben­ falls auf dieser Achse sind jeweils an den Enden des Keramik­ substrats die Laststromanschlusselemente angeordnet. Die Laststromelemente einer benachbarten Halbbrücke weisen eine unterschiedliche Polarität auf. Die Zuführungen sind folglich so angeordnet, dass sich die entstehenden Magnetfelder kom­ pensieren und dadurch die wirksame Induktivität der Schal­ tungsanordnung minimiert wird.
Diese räumliche Anordnung der Schaltelemente und der Last­ stromanschlusselemente hat jedoch eine große räumliche Ausdehnung entlang der Achse zur Folge. Diese räumlich Ausdeh­ nung hat wiederum längere Bondverbindungen zur Folge, die zu einer Erhöhung des elektrischen Widerstands der Schaltungsan­ ordnung führen, was sich negativ auf die Funktion der Schal­ tungsanordnung auswirken kann.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsan­ ordnung mit einer Parallelschaltung aus mehreren Halbbrücken anzugeben, die im Vergleich zum Stand der Technik einen ge­ ringeren Platzbedarf erfordert und kürzere Bondverbindungen aufweist.
Die Aufgabe wird gelöst durch eine Schaltungsanordnung mit folgenden Merkmalen: Erste Chips der Schaltungsanordnung ent­ halten jeweils einen Transistor und sind entlang einer ersten Achse nebeneinander und voneinander beabstandet auf einem ersten metallischen Körper angeordnet. Die ersten Chips sind mit dem ersten Körper elektrisch verbunden. Zweite Chips der Schaltungsanordnung enthalten jeweils einen Transistor und sind entlang einer zur ersten Achse parallelen zweiten Achse nebeneinander und voneinander beabstandet auf einem zweiten metallischen Körper angeordnet. Die zweiten Chips sind elekt­ risch mit dem zweiten Körper verbunden. Die zweiten Chips sind bezüglich einer zur ersten Achse senkrechten dritten Achse jeweils einem Bereich des ersten Körpers gegenüber an­ geordnet, der zwischen zueinander benachbarten ersten Chips angeordnet ist. Die zweiten Chips sind jeweils über mindes­ tens eine Bondverbindung mit dem entsprechenden gegenüberlie­ genden Bereich des ersten Körpers elektrisch verbunden. Die ersten Chips sind bezüglich der dritten Achse jeweils einem Bereich des zweiten Körpers gegenüber angeordnet, der zwi­ schen zueinander benachbarten zweiten Chips angeordnet ist. Ein dritter metallischer Körper ist elektrisch isoliert auf dem zweiten Körper angeordnet und weist Vorsprünge auf, die jeweils auf einen der Bereiche des zweiten Körpers angeordnet sind. Die ersten Chips sind jeweils über mindestens eine Bondverbindung mit dem gegenüberliegenden Vorsprung des drit­ ten Körpers elektrisch verbunden.
Über den ersten Körper können die ersten Chips und die zwei­ ten Chips mit einem Ausgangsanschluss verbunden werden. Über den zweiten Körper können die zweiten Chips mit einem Span­ nungsanschluss verbunden werden. Über den dritten Körper kön­ nen die ersten Chips mit einem Groundanschluss verbunden wer­ den. Jeweils ein erster Chip und ein zweiter Chip bilden eine Halbbrücke. Die Halbbrücken sind parallel und zwischen dem dritten Körper und dem zweiten Körper geschaltet.
Durch die Übereinanderanordnung des zweiten Körpers und des dritten Körpers sowie durch die Anbringung der Chips auf die Körper statt neben den Körpern, die als elektrische Leitungen dienen, weist die Schaltungsanordnung einen geringen Platzbedarf auf. Die versetzte Anordnung der zweiten Chips zu den ersten Chips ermöglicht sehr kurze Bondverbindungen zwischen dem ersten Körper und den zweiten Chips. Zugleich ermöglichen die Vorsprünge des dritten Körpers sehr kurze Bondverbindun­ gen zwischen den ersten Chips und dem dritten Körper.
Die Bondverbindungen sind aufgrund ihrer Kürze vibrationsun­ empfindlich, so dass die Schaltungsanordnung für den Einbau in ein vibrierendes Gerät, z. B. ein Startergenerator eines Fahrzeugs, besonders geeignet ist. Ebenfalls aufgrund der Kürze der Bondverbindungen sind auch für hohe Ströme nur we­ nige Bondverbindungen zur Verbindung eines Chips mit einem Körper erforderlich, da kürzere Bondverbindungen einen klei­ neren elektrischen Widerstand aufweisen. Die geringe erfor­ derliche Anzahl an Bondverbindungen trägt zur Verringerung des Platzbedarfs der Schaltungsanordnung bei.
Für besonders hohe Ströme ist es vorteilhaft, die ersten Chips ohne Gehäuse derart direkt an dem ersten Körper zu be­ festigen, dass ein elektrischer Kontakt zwischen den ersten Chips und dem ersten Körper zustande kommt. Die elektrische Verbindung zwischen den ersten Chips und dem ersten Körper wird also realisiert, indem die ersten Chips direkt angren­ zend an den ersten Körper befestigt werden. Es sind keine zu­ sätzlichen Leiterbahnen oder Drähte erforderlich, die zu ei­ ner Erhöhung des elektrischen Widerstands führen würden. Die Körper dienen zugleich als elektrische Leitung und als Trä­ ger. Die Körper weisen einen deutlich größeren Querschnitt senkrecht zur Stromrichtung auf als herkömmliche, in einem i­ solierenden Träger angeordnete Leiterbahnen und sind folglich für sehr hohe Ströme geeignet.
Die Schaltungsanordnung weist z. B. eine erste Steuerleitung auf, die sich parallel zur ersten Achse erstreckt und über Bondverbindungen mit den ersten Chips verbunden ist. Es kann eine zweite Steuerleitung vorgesehen sein, die sich parallel zur ersten Achse erstreckt und über Bondverbindungen mit den zweiten Chips verbunden ist. Über die Steuerleitungen können die Gateelektroden der Transistoren in den Chips mit Spannung beaufschlagt werden, wodurch die Transistoren gesteuert wer­ den können.
Der erste Körper und der zweite Körper können die Form struk­ turierter Platten aufweisen. Z. B. ist der erste Körper als Schiene ausgestaltet. Der zweite Körper ist beispielsweise als Rechteck ausgestaltet.
Die ersten Chips sind entlang einer Kante des ersten Körpers angeordnet, die parallel zur ersten Achse verläuft. Die zwei­ ten Chips sind entlang einer Kante des zweiten Körpers ange­ ordnet, die parallel zur ersten Achse verläuft. Die Kante des ersten Körpers und die Kante des zweiten Körpers sind zur Re­ duktion des Platzbedarfs möglichst nahe nebeneinander aber e­ lektrisch isoliert voneinander angeordnet.
Im Folgenden wird ein Ausführungsbeispiel der Erfindung an­ hand det Figuren näher erläutert.
Fig. 1 zeigt das Schaltbild einer Schaltungsanordnung mit ersten Chips, zweiten Chips, einem Groundanschluss, einem Ausgangsanschluss und einem Spannungsan­ schluss.
Fig. 2 zeigt eine dreidimensionale Ansicht der Schaltungs­ anordnung, in der die ersten Chips, die zweiten Chips, Bondverbindungen, ein erster Körper, ein zweiter Körper, ein dritter Körper, eine erste Steuerleitung und eine zweite Steuerleitung darge­ stellt sind.
Im Ausführungsbeispiel ist eine Schaltungsanordnung vorgese­ hen, die eine Parallelschaltung aus Halbbrücken aufweist.
Erste Chips C1 der Schaltungsanordnung sind entlang einer ersten Achse A1 ohne Gehäuse direkt auf einem ersten metalli­ schen Körper K1, der als Schiene ausgestaltet ist und im We­ sentlichen aus Kupfer besteht, befestigt (siehe Fig. 2). Die ersten Chips C1 weisen jeweils einen Transistor auf. Die ers­ ten Chips C1 sind derart auf dem ersten Körper K1 angeordnet, dass erste Source/Drain-Gebiete der ersten Chips C1 mit dem ersten Körper K1 elektrisch verbunden sind.
Der erste Körper K1 weist eine Dicke von ca. 2 mm und eine Breite von ca. 12 mm auf. Die ersten Chips C1 weisen eine Länge von ca. 10 mm und einen Abstand von ca. 12 mm voneinan­ der auf.
Eine schienenförmige erste Steuerleitung SL1 ist elektrisch isoliert vom ersten Körper K1 auf dem ersten Körper K1 ange­ ordnet. Über Bondverbindungen B sind Gateelektroden der Tran­ sistoren der ersten Chips C1 mit der ersten Steuerleitung SL1 elektrisch verbunden (siehe Fig. 2).
Die Schaltungsanordnung weist zweite Chips C2 auf, die wie die ersten Chips C1 ausgestaltet sind und entlang einer zur ersten Achse A1 parallelen zweiten Achse A2 ohne Gehäuse der­ art direkt auf einem zweiten metallischen Körper K2 befestigt sind, dass erste Source/Drain-Gebiete der Transistoren der zweiten Chips C2 mit dem zweiten Körper K2 elektrisch verbun­ den sind. Der zweite Körper K2 besteht im Wesentlichen aus Kupfer und weist die Form eines Rechtecks auf.
Der zweite Körper K2 und der erste Körper K1 sind nebeneinan­ der angeordnet. Die zweiten Chips C2 sind entlang einer Kante des zweiten Körpers K2 angeordnet, die dem ersten Körper K1 gegenüber vom angeordnet ist und parallel zum ersten Körper K1 verläuft (siehe Fig. 2). Die zweiten Chips C2 sind bezüg­ lich einer zur ersten Achse A1 senkrechten dritten Achse A3 jeweils einem Bereich des ersten Körpers K1 gegenüber ange­ ordnet, der zwischen zueinander benachbarten ersten Chips C1 angeordnet ist. Die zweiten Chips C2 sind also diagonal ver­ setzt zu den ersten Chips C1 angeordnet.
Zweite Source/Drain-Gebiete der zweiten Chips C2 sind über Bondverbindungen B mit den entsprechenden gegenüberliegenden Bereichen des ersten Körpers K2 verbunden.
Ein dritter metallischer Körper K3, der im Wesentlichen aus Kupfer besteht, ist elektrisch isoliert auf dem zweiten Kör­ per K2 angeordnet und weist Vorsprünge V auf, die jeweils auf einem der Bereiche des zweiten Körpers K2 angeordnet sind, die zwischen zueinander benachbarten zweiten Chips C2 liegen. Der dritte Körper K3 weist also eine zinnenförmige Außenkante auf (siehe Fig. 2).
Zweite Source/Drain-Gebiete der Transistoren der ersten Chips C1 sind über Bondverbindungen B mit den Vorsprüngen V des dritten Körpers K3 verbunden.
Eine schienenförmige zweite Steuerleitung SL2 ist elektrisch isoliert auf dem dritten Körper K3 angeordnet und verläuft parallel zur ersten Achse A1. Gateelektroden der Transistoren der zweiten Chips C2 sind über Bondverbindungen B mit der zweiten Steuerleitung SL2 verbunden.
Alle Bondverbindungen B sind höchstens 12 mm lang. Die zwei­ ten Source/Drain-Gebiete der Transistoren der Chips C1, C2 werden jeweils durch zwei Bondverbindungen B kontaktiert.
Der erste Körper K1 ist mit einem Ausgangsanschluss AA ver­ bunden. Der zweite Körper K2 ist mit einem Spannungsanschluss SP verbunden, der mit ca. 36 Volt beaufschlagt wird. Der dritte Körper K3 ist mit einem Groundanschluss GA verbunden, der mit Null Volt beaufschlagt wird.
Jeweils ein erster Chip C1 und ein zweiter Chip C2 bilden ei­ ne Halbbrücke der Schaltungsanordnung. Die parallel geschalteten zweiten Chips C2 bilden einen Highside-drive, während die parallel geschalteten ersten Chips einen Lowside-drive bilden.

Claims (4)

1. Schaltungsanordnung
mit ersten Chips (C1), die jeweils einen Transistor enthal­ ten und entlang einer ersten Achse (A1) nebeneinander und voneinander beabstandet auf einem ersten metallischen Kör­ per (K1) angeordnet und mit dem ersten Körper (K1) elekt­ risch verbunden sind,
mit zweiten Chips (C2), die jeweils einen Transistor ent­ halten und entlang einer zur ersten Achse (A1) parallelen zweiten Achse (A2) nebeneinander und voneinander beabstan­ det auf einem zweiten metallischen Körper (K2) angeordnet und mit dem zweiten Körper (K2) elektrisch verbunden sind,
bei der die zweiten Chips (C2) bezüglich einer zur ersten Achse (A1) senkrechten dritten Achse (A3) jeweils einem Be­ reich des ersten Körpers (K1) gegenüber angeordnet sind, der zwischen zueinander benachbarten ersten Chips (C1) an­ geordnet ist,
bei der die zweiten Chips (C2) jeweils über mindestens eine Bondverbindung (B) mit dem entsprechenden gegenüberliegen­ den Bereich des ersten Körpers (K1) elektrisch verbunden sind,
bei der die ersten Chips (C1) bezüglich der dritten Achse (A3) jeweils einem Bereich des zweiten Körpers (K2) gegen­ über angeordnet sind, der zwischen zueinander benachbarten zweiten Chips (C2) angeordnet ist,
bei der ein dritter metallischer Körper (K3) elektrisch i­ soliert auf dem zweiten Körper (K2) angeordnet ist und Vor­ sprünge (V) aufweist, die jeweils auf einem der Bereiche des zweiten Körpers (K2) angeordnet sind,
bei der die ersten Chips (C1) jeweils über mindestens eine Bondverbindung (B) mit dem gegenüberliegenden Vorsprung (V) des dritten Körpers (K3) elektrisch verbunden sind.
2. Schaltungsanordnung nach Anspruch 1,
bei der der erste Körper (K1) mit einem Ausgangsanschluss (AA) verbunden ist,
bei der der zweite Körper (K2) mit einem Spannungsanschluss (SP) verbunden ist,
bei der der dritte Körper (K3) mit einem Groundanschluss (GA) verbunden ist.
3. Schaltungsanordnung nach Anspruch 1 oder 2,
bei der die ersten Chips (C1) ohne Gehäuse derart direkt an dem ersten Körpers (K1) befestigt sind, dass ein elektri­ scher Kontakt zwischen den ersten Chips (C1) und dem ersten Körper (K1) zustande kommt,
bei der die zweiten Chips (C2) ohne Gehäuse derart direkt an dem zweiten Körpers (K2) befestigt sind, dass ein elekt­ rischer Kontakt zwischen den zweiten Chips (C2) und dem zweiten Körper (K2) zustande kommt.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3,
bei der sich eine erste Steuerleitung (SL1) parallel zur ersten Achse (A1) erstreckt und über Bondverbindungen (B) mit den ersten Chips (C1) verbunden ist,
bei der sich eine zweite Steuerleitung (SL2) parallel zur ersten Achse (A1) erstreckt und über Bondverbindungen (B) mit den zweiten Chips (C2) verbunden ist.
DE10109344A 2001-02-27 2001-02-27 Schaltungsanordnung mit Halbbrücken Expired - Fee Related DE10109344C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10109344A DE10109344C1 (de) 2001-02-27 2001-02-27 Schaltungsanordnung mit Halbbrücken
FR0202293A FR2821484B1 (fr) 2001-02-27 2002-02-22 Agencement de circuit comprenant une pluralite de puces, notamment pour un appareil soumis a des vibrations
PCT/DE2002/000717 WO2002069405A2 (de) 2001-02-27 2002-02-27 Schaltungsanordnung
US10/649,962 US6927969B2 (en) 2001-02-27 2003-08-27 Circuit arrangement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10109344A DE10109344C1 (de) 2001-02-27 2001-02-27 Schaltungsanordnung mit Halbbrücken

Publications (1)

Publication Number Publication Date
DE10109344C1 true DE10109344C1 (de) 2002-10-10

Family

ID=7675614

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10109344A Expired - Fee Related DE10109344C1 (de) 2001-02-27 2001-02-27 Schaltungsanordnung mit Halbbrücken

Country Status (4)

Country Link
US (1) US6927969B2 (de)
DE (1) DE10109344C1 (de)
FR (1) FR2821484B1 (de)
WO (1) WO2002069405A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014219998B4 (de) * 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6933593B2 (en) * 2003-08-14 2005-08-23 International Rectifier Corporation Power module having a heat sink

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927285A1 (de) * 1999-06-15 2000-12-28 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2247580A1 (de) * 1972-09-28 1974-04-04 Licentia Gmbh Halbleiteranordnung aus einem metallischen kontaktierungsstreifen
US4241360A (en) * 1978-08-10 1980-12-23 Galileo Electro-Optics Corp. Series capacitor voltage multiplier circuit with top connected rectifiers
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
WO1996031906A1 (en) * 1995-04-05 1996-10-10 National Semiconductor Corporation Multi-layer lead frame
JPH09307058A (ja) * 1996-05-14 1997-11-28 Hitachi Ltd 半導体装置及びそれを用いた電子装置
JPH10270496A (ja) * 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JPH10287068A (ja) * 1997-04-16 1998-10-27 Mitsubishi Electric Corp Ｉｃカード及びその製造方法
US6021048A (en) * 1998-02-17 2000-02-01 Smith; Gary W. High speed memory module
US6201695B1 (en) * 1998-10-26 2001-03-13 Micron Technology, Inc. Heat sink for chip stacking applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927285A1 (de) * 1999-06-15 2000-12-28 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014219998B4 (de) * 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe

Also Published As

Publication number Publication date
US6927969B2 (en) 2005-08-09
WO2002069405A3 (de) 2002-10-31
FR2821484B1 (fr) 2003-09-12
WO2002069405A2 (de) 2002-09-06
US20040159937A1 (en) 2004-08-19
FR2821484A1 (fr) 2002-08-30

Similar Documents

Publication Publication Date Title
DE102005036116B4 (de) Leistungshalbleitermodul
EP1436849A2 (de) Kompakter vertikaler hall-sensor
DE102014219998B4 (de) Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
DE102019112935B4 (de) Halbleitermodul
DE102015120157A1 (de) Leistungselektronische Schalteinrichtung mit einer Mehrzahl von Potentialflächen
DE102015100480A1 (de) Elektronische Komponente, Anordnung und Verfahren
DE112021002909T5 (de) Halbleiterbauteil
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
EP1433204B1 (de) Anordnung mit leistungshalbleiterbauelementen zur leistungssteuerung hoher ströme und anwendung der anordnung
DE10230716A1 (de) Leistungsmodul
EP3557614A1 (de) Leistungsmodul mit einem leistungselektronischen bauelement auf einer substratplatte und leistungselektronische schaltung mit einem solchen leistungsmodul
DE10109344C1 (de) Schaltungsanordnung mit Halbbrücken
DE19927285C2 (de) Niederinduktives Halbleiterbauelement
EP2091081B1 (de) Schaltungsanordnung mit Bondverbindung
DE102019204889A1 (de) Elektronische Schaltungseinheit
DE102019112934A1 (de) Halbleitermodul
DE10109548A1 (de) Schaltungsaufbau für eine Schaltung zum Schalten von Strömen
DE102020106406A1 (de) Leistungshalbleitermodul
DE10102750B4 (de) Schaltungsanordnung
DE10109329C1 (de) Schaltungsanordnung
EP1533889A2 (de) Umrichter für eine elektrische Maschine, insbesondere für einen Starter oder einen Starter-Generator für ein Kraftfahrzeug
DE102017203420A1 (de) Halbbrücke für leistungselektronische Schaltungen
DE102022207899A1 (de) Leistungshalbleitermodul
DE102022207542A1 (de) Leistungshalbleitermodul
DE10109330C1 (de) Schaltungsanordnung und Verfahren zur Reparatur einer solchen Schaltungsanordnung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee