KR19980080560A - 전기광학소자의 제법 - Google Patents
전기광학소자의 제법 Download PDFInfo
- Publication number
- KR19980080560A KR19980080560A KR1019980009960A KR19980009960A KR19980080560A KR 19980080560 A KR19980080560 A KR 19980080560A KR 1019980009960 A KR1019980009960 A KR 1019980009960A KR 19980009960 A KR19980009960 A KR 19980009960A KR 19980080560 A KR19980080560 A KR 19980080560A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- film
- electrode
- thin film
- gate
- Prior art date
Links
- 238000002360 preparation method Methods 0.000 title claims 2
- 239000010408 film Substances 0.000 claims abstract description 407
- 239000010409 thin film Substances 0.000 claims abstract description 195
- 239000000758 substrate Substances 0.000 claims abstract description 170
- 229910052751 metal Inorganic materials 0.000 claims abstract description 126
- 239000002184 metal Substances 0.000 claims abstract description 126
- 238000000034 method Methods 0.000 claims abstract description 109
- 239000004065 semiconductor Substances 0.000 claims abstract description 92
- 238000000206 photolithography Methods 0.000 claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 claims abstract description 58
- 238000000059 patterning Methods 0.000 claims abstract description 27
- 239000004973 liquid crystal related substance Substances 0.000 claims description 83
- 239000003990 capacitor Substances 0.000 claims description 78
- 238000003860 storage Methods 0.000 claims description 66
- 239000010410 layer Substances 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 30
- 238000001312 dry etching Methods 0.000 claims description 23
- 230000000149 penetrating effect Effects 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 33
- 238000010586 diagram Methods 0.000 description 29
- 239000007789 gas Substances 0.000 description 21
- 230000007547 defect Effects 0.000 description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 description 19
- 125000006850 spacer group Chemical group 0.000 description 14
- 238000012546 transfer Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 238000002161 passivation Methods 0.000 description 11
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 230000010287 polarization Effects 0.000 description 8
- 239000000243 solution Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 229910052719 titanium Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005507 spraying Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 238000010301 surface-oxidation reaction Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910014299 N-Si Inorganic materials 0.000 description 1
- 239000004988 Nematic liquid crystal Substances 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 229910007991 Si-N Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910006294 Si—N Inorganic materials 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- WINAIYUPIXPLAD-UHFFFAOYSA-N acetic acid;azane;cerium Chemical compound N.[Ce].CC(O)=O WINAIYUPIXPLAD-UHFFFAOYSA-N 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- FZIZEIAMIREUTN-UHFFFAOYSA-N azane;cerium(3+) Chemical compound N.[Ce+3] FZIZEIAMIREUTN-UHFFFAOYSA-N 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 230000003098 cholesteric effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000003487 electrochemical reaction Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- JZLMRQMUNCKZTP-UHFFFAOYSA-N molybdenum tantalum Chemical compound [Mo].[Ta] JZLMRQMUNCKZTP-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 전기광학소자의 제법은, 절연성 기판상에 제 1금속박막을 성막하고, (1) 게이트 전극을 형성하여 제 1절연막과 반도체 능동막과 오믹콘택막을 성막하며, (2) 소스배선 및 TFT부분보다도 큰 연속형상으로 반도체 능동막과 오믹콘택막을 패터닝하여 제 2금속박막을 성막하고, (3) 소스배선 및 드레인 전극을 형성하여 제 2절연막을 성막하며, (4) 제 2절연막 및 제 1절연막을 패터닝해서 두 개의 콘택홀을 형성하여 도전성 박막을 성막하고, (5) 도전성 박막을 패터닝해서 화소전극을 형성하는, 각각 포토리소공정을 포함하는 5공정으로 전기광학소자를 제조하는 방법이다.
Description
본 발명은 박막트랜지스터(thin film transistor, 이하, TFT라 칭함)를 스위칭소자에 사용한 액티브 매트릭스형의 액정표시장치(liquid crystal display 이하, LCD라 칭함)의 제법에 관한 것이다. 더 상세하게 말하자면 점결함 및 선결함이 적은 TFT 어레이 기판을 5회의 포토리소그래피 프로세스로 형성하여, 표시특성 및 생산성이 개선된 TFT를 사용한 액티브매트릭스형 액정표시장치(TFT-LCD)를 제조하는 방법에 관한 것이다.
액정을 사용한 전기광학소자인 액정표시장치는 디스플레이에의 응용이 활발하게 이루어지고 있다. 일반적으로 액정을 이용한 전기광학소자는, 각각의 상면 및 하면에 전극을 구비한 2매의 기판사이에 액정으로 된 액정층이 끼워지고, 또 2개의 기판 상하에 편광판이 설치되며, 투과형인 것에는 배면에 백라이트(back light)가 설치된 구조를 가지고 있다. 상하 기판의 전극을 가지는 표면은 소위 배향(配向)처리가 되어, 액정분자의 방향을 평균적으로 나타낸 다이렉터(director)가 원하는 초기상태에 제어된다.
액정에는 복굴절성이 있어, 백라이트에 의해 편광판을 통해서 입사된 빛은, 복굴절에 의해 타원편광으로 변화하여 반대측의 편광판에 입사된다. 이 상태에서 상하의 전극간에 전압을 인가하면 다이렉터의 배열상태가 변화되고, 액정층의 복굴절율이 변화하며, 반대측의 편광판에 입사되는 타원편광상태가 변화하고, 따라서, 전기광학소자를 투과하는 빛의 강도 및 스펙트럼이 변화한다고 하는 전기광학 효과가 얻어진다. 이 전기광학효과는 사용하는 액정상(液晶相)의 종류(네마틱(nematic)상, 스메틱(smectic)상, 콜레스테릭(cholesteric)상등), 초기배향상태, 편광판의 편광축의 방향, 액정층의 두께, 또는 빛이 투과하는 경로상에 설치되는 칼라필터나, 각종 간섭필름에 따라서 다르나, 공지의 문헌등에 의해서 상세히 보고되어 있다. 일반적으로는 네마틱액정상을 사용하여 TN(twisted nematic), STN(super twisted nematic)이라고 불리우는 구조의 것이 사용된다.
액정을 사용한 디스플레이용 전기광학소자에는 단순 매트릭스형 액정표시장치와, TFT를 스위칭소자로서 사용하는 TFT-LCD가 있다. 휴대성, 표시품위의 점에서 CRT나 단순매트릭스형 액정표시장치보다 뛰어난 특징을 갖는 TFT-LCD가 노트북 컴퓨터등에 널리 실용화되어 있다. TFT-LCD에서는, 일반적으로 TFT 어레이 기판과 대향기판과의 사이에 액정층이 끼워져 있다. TFT어레이 기판상에는 TFT가 어레이형으로 형성되어 있다. 대향기판상에는 공통전극 및 칼라필터가 설치되어 있다. 이러한 TFT 어레이 기판 및 대향기판의 외측에는 각각 편광판이 설치되고, 다시 한쪽 옆에는 백라이트가 설치된다. 이러한 구조에 의해서 양호한 칼라표시가 얻어진다.
그렇지만, TFT-LCD에서는 반도체 기술을 사용하여 TFT를 유리기판상에 어레이모양으로 형성한 TFT 어레이 기판을 제작할 필요가 있고, 많은 공정수를 필요로 함과 동시에, 각종의 결함이 발생하기 쉽다고 하는 문제가 있다. 예를들면 VGA(video graphics array)규격의 TFT-LCD의 제조에서는, 유리기판상에 적어도 864000개의 TFT와, 각 TFT를 선(線) 순차적으로 주사(走査)선택하는 게이트 배선 480개와, 화소전극에 기록하는 신호전위를 주는 소스배선 1800개의 제작이 필요하고, 또한 게이트 배선과 소스배선이 거의 직교상태로 제작된다. 따라서, 게이트 배선의 단선, 소스배선의 단선, 게이트 배선과 소스배선의 단락, TFT의 불량에 의한 결함등 여러가지 표시결함이 발생하기 쉽다고 하는 문제가 있다. 또한, TFT를 작성하기 위해서 공정수가 많이 필요한 것은, 결함을 유발하는 원인이 됨과 동시에, 제조에 필요한 장치수가 많아져서 제조비용이 높아진다고 하는 문제가 있다.
또, TFT-LCD에서는, 사용하는 게이트 배선과 소스배선은 일반적으로는 금속박막을 패터닝하여 제작하기 때문에, 배선부분은 빛을 투과하지 않는다. 이 때문에, TFT-LCD 표면중 전기광학 효과를 이용할 수 있는 영역의 비율, 소위 개구율이 작아져서, 백라이트의 빛의 이용효율이 낮다고 하는 문제가 있다.
또, TFT-LCD에서는, 스위칭에 사용하는 TFT에 기생용량이 존재하기 때문에, TFT가 ON(온)상태로부터 OFF(오프)상태로 바뀔 때에, 소스배선으로부터 표시신호가 인가되어 화소전극에 기록된 전위가 바뀌는 현상이 발생한다. 이것은 피드스루라고 불리는 현상이며, 전위의 변화량 dVgd는 TFT에 인가되는 게이트선택 신호전위를 Vgh, 비선택전위를 Vgl, TFT의 게이트 전극과 드레인 전극간의 기생용량을 Cgd, 화소전극의 부하용량을 Cpix로 하면, dVgd＝(Vg1-Vgh)×Cgd/(Cgd + Cpix)로 나타내진다. 액정층에 큰 직류전압을 인가한 경우, 배향처리에 사용한 폴리이미드막에 액정중의 불순물이 흡착되거나, 폴리이미드막이 폴링되거나 함으로써, 전기광학소자의 전압-투과율특성이 변화되어 표시의 인화가 생긴다. 이 때문에 액정을 사용한 전기광학소자는, 선(線)순차적으로 주사선택 표시할 때에, 모든 게이트 배선을 선택주사하는 플레임마다에 액정으로 인가하는 전압극성을 반대로 하는 교류로 구동되고 있고, 대향기판의 공통전극전위의 DC 전위는 화소전위의 DC 전위와 거의 같게 하는 것이 바람직하다. 그런데, Cpix는 액정용량을 포함하고 있고, 또 Cpix는 인가되는 실효전압에 의해서 변화되기 때문에 dVgd가 표시신호에 따라서 다르고, 표시신호에 의해서 화소전위의 DC전위가 다르게 된다.
이에 대해서, 대향기판의 공통전극은 모든 화소에 공통되는 전극이며, 필연적으로 일정한 DC전위 밖에 취해지지 않아, 표시신호에 의존하여 액정에 다른 DC전위가 인가되게 된다. 이 화소전위의 DC전위의 표시신호에 의한 차이 d(dVgd)는, 액정의 유전율이 가장 작은 상태와 가장 큰 상태의 사이에서 최대가 되어, 액정의 배향상태로서 TN, STN이 사용된 경우에는, 표시신호중 가장 작은 실효전압이 인가되는 표시신호와, 가장 큰 실효전압이 인가되는 표시신호의 사이에서 최대가 된다.
d(dVgd)를 작게 하여, 표시의 인화가 없는 디스플레이를 제조하는 방법으로서는, ① Cgd가 작은 TFT로 하는 방법, 또는 ② Cpix를 액정용량과 병렬로 보조용량 Cs를 부가함으로써 표시신호사이에서의 Cpix의 변화량을 작게하는 방법등이 있다. Cgd가 작은 TFT를 실현하기 위해서는, TFT의 게이트 전극과 화소전극에 접속되는 드레인 전극사이의 중복을 작게 할 필요가 있고, 포토리소 그래피기술을 사용한 패터닝공정(이하, 포토리소공정이라 칭함)에서의 층간의 중첩 정밀도를 높게 하는것등이 필요하게 된다고 하는 문제가 있다. 또, 보조용량을 부가하기 위해서는 TFT 어레이 기판에 새로 보조용량 전극을 설치하여 절연막을 끼우고 화소전극과 대향시키거나, 또는, 전단의 게이트 배선, 즉, 어떤 박막트랜지스터를 주사선택하는 게이트 배선보다도 일주사기간전에 주사선택된 게이트 배선에 절연막을 끼우고 화소전극을 대향시키거나 하는 중에서 어느 하나의 대책이 필요하여 진다. 전자의 경우에는, 새로 보조용량 전극을 설치하기 때문에 보조용량 전극이 금속박막으로 형성된 경우에는 개구율이 작아진다고 하는 문제가 있다. 후자의 경우에는, 게이트 배선에 부하되는 용량이 커져 게이트선택신호의 지연이 발생하여 실효적인 선택시간이 짧아짐으로써 표시신호가 화소전극에 충분히 기록되어 없어지는 등의 원인때문에, 표시품위가 저하한다고 하는 문제가 있다.
또, TFT-LCD의 TFT 어레이를, 일반적으로 사용되는 스테퍼로 분할노광하여 제조하는 경우에는, 분할노광영역 사이에서 층간의 중첩의 상태가 다르기 때문에 TFT의 기생용량 Cgd가 다르고, 따라서, dVgd가 분할노광영역 사이에서 다르다. 그 결과, 분할노광영역 사이에서 화소전극의 DC 전위가 다르기 때문에, 액정에 인가되는 실효전압에 차가 발생하여, 분할노광영역 사이에서 액정을 사용한 전기광학소자의 투과율이 다른 소위 숏 얼룩짐(variation in shots)이 발생한다고 하는 문제가 있다. 분할노광영역 사이에서의 투과율의 차를 작게 하는 방법으로서는, ① 분할노광영역 사이에서의 층간중첩 정밀도를 향상시켜서 Cgd의 분할노광영역 사이에서의 차이를 작게 하는 방법, ② Cgd를 크게 하여 분할노광영역 사이에서의 층간의 중첩 차이가 발생한 경우의 Cgd의 상대적인 변화량을 작게 하는 방법, ③ 액정용량과 병렬로 보조용량 Cs를 부가하여 Cpix를 크게 하는 것에 의해, 분할노광영역 사이에서의 층간의 중첩차가 생겨 Cgd가 변화된 경우의 dVgd의 변화를 작게 하는 방법등이 있다. 분할노광영역 사이에서의 층간의 중첩 정밀도를 향상하기 위해서는, 노광장치의 위치정밀도나 포토마스크의 정밀도를 높게 할 필요가 있다고 하는 문제가 있다. 여기서, Cgd를 크게 하는 것은, TFT의 게이트 전극과 화소전극에 접속되는 드레인 전극사이의 중복을 크게 하는 것으로 가능하지만, 전술한 d(dVgd)가 커지기 때문에 표시의 인화가 생기기 쉽게 된다고 하는 문제가 있다. 보조용량을 부가하기 위해서는, ① TFT 어레이 기판에 새롭게 보조용량 전극을 설치하여 절연막을 끼우고 화소전극과 대향시키거나, 또는 ② 전에 주사선택된 게이트 배선에 절연막을 끼우고 화소전극을 대향시키는 중에서 어느 하나의 대책이 필요하여진다. ①의 대책의 경우는, 새로 보조용량 전극을 설치하기 때문에, 보조전극용량이 금속박막을 사용하여 형성된 경우에는 개구율이 작아지는 문제가 있다. ②의 대책의 경우에는, 게이트 배선에 부가되는 용량이 커져서 게이트선택신호의 지연이 발생하여, 실효적인 선택시간이 짧아짐에 따라 표시신호가 화소전극에 충분히 기록되지 않는 등의 원인때문에, 표시품위가 저하한다고 하는 문제가 있다.
또, TFT-LCD에서는 비선택시간중에 TFT의 OFF 상태에서의 리이크전류나 액정을 개재한 대향전극에의 리이크전류에 의해 화소전위가 변화된다고 하는 현상때문에, 표시소자면내에서 휘도분포가 커진다고 하는 문제가 있다. 이 비선택시간중의 화소전위의 변화를 작게 하는 기술로서는, ① TFT의 OFF 저항을 크게한다, ② 액정의 전기저항을 크게 한다, ③ Cpix를 액정용량과 병렬로 보조용량 Cs를 부가함으로써리이크전류에 의한 화소전위의 변화량을 작게 하는 등의 방법이 있다. 단 OFF 저항은, 게이트신호가 TFT의 경계치전압보다 낮은 경우(TFT가 비선택상태에 있는 경우)의, 소스전극과 드레인 전극간의 저항을 말한다. TFT의 OFF 저항을 크게 하기 위한 대책에는, ① TFT의 소스 및 드레인 끝에서의 전계집중을 완화할 목적으로 오프셋구조나 LDD(lightly doped dorain)영역을 설치한다, ② 비결정질 실리콘막(a-Si 막)의 밴드(energy band)내 준위밀도를 작게 한다, ③ a-Si 막의 채널계면 및 채널과 반대측의 백채널계면의 준위밀도를 작게 한다, ④ 채널폭 W과 채널길이 L의 비 W/L를 작게 한다하는 등의 대책이 있다. 오프셋구조나 LDD 영역을 설치하기 위해서는 미세가공기술이나 a-Si에의 불순물 농도분포를 정확하게 제어하는 기술이 필요해지고, 프로세스나 구조를 복잡하게 한다고 하는 문제가 있다.
a-Si 막의 밴드내 준위밀도를 작게 하기 위해서는, 성막조건의 최적화, 또는 성막후에 실리콘의 댕그링본드(dangling bond)에 수소나 불소를 부가하는 종단처리에 의해서 가능하다. 전자는 일반적으로 사용되는 플라즈마 CVD법에서의 성막조건으로 최적화가 가능하지만, 공지의 기술에서는, 현재의 성막조건 이상으로 성막레이트를 작게 한 경우에는, 미결정화(微結晶化)를 야기하여 오히려 OFF 저항이 작아져서, 거의 물리적한계에 있다고 생각된다. 후자는 실리콘의 댕그링본드에 수소나 불소를 부가하는 종단처리를 하는 공정이 필요해지기 때문에, 프로세스가 복잡하게 된다고 하는 문제가 있다. a-Si막의 채널계면 및 채널과 반대측의 백채널계면의 준위밀도를 작게 하기 위해서는, ① 게이트 절연막 재료조성이나 성막방법을 최적화한다, 또는 ② 패시베이션막 재료조성이나 성막방법을 최적화하는 등의 대책이 행해진다.
TFT의 OFF 특성을 개선하는 이들 방법은, 공지의 문헌등에 의해서 상세하게 보고되어 있지만, 어느 것이나 프로세스를 복잡하게 하는 등의 문제가 있다. 채널폭 W과 채널길이의 비율 W/L을 작게 하는 것은, 동시에 ON전류도 감소하기 때문에, 표시신호가 충분히 화소전극에 기록되지 않게 되는등의 원인에 의해 표시품위가 저하한다고 하는 문제가 있다. 액정층의 저항을 크게 하는 것은, 액정재료의 불순물농도의 감소나 수분등의 불순물이 들어올때에 저항의 감소가 작은 재료를 선택함으로써 달성할 수 있지만, TFT의 OFF 상태에서 리이크전류에 의해 화소전위가 변화된다고 하는 문제는 남겨진다. 보조용량을 부가하기 위해서는, ① TFT 어레이 기판에 새로 보조용량 전극을 설치하여 절연막을 끼우고 화소전극과 대향시키거나, 또는 ② 전에 주사선택된 게이트 배선에 절연막을 끼우고 화소전극을 대향시키는 것 중 어느 하나의 대책이 필요해진다. 전자의 경우에는, 새로 보조용량 전극을 설치하기 위해서 보조용량 전극이 금속박막으로 형성된 경우에는, 개구율이 작아진다고 하는 문제가 있다. 후자의 경우에는, 게이트 배선에 부가되는 용량이 커져서 게이트선택신호의 지연이 발생하여, 실효적인 선택시간이 짧아짐으로써 표시신호가 화소전극에 충분히 기록되지 않게 되는 등의 원인때문에 표시품위가 저하한다고 하는 문제가 있다.
또한, TFT-LCD에서는 게이트 배선, 소스배선, 보조용량 배선등에 전기적인 신호를 입력해야 하여, 표시부의 주변에 이들 배선을 인출하여 신호출력과의 접속단자를 형성해야 한다. 일반적으로는 구동용 IC가 탑재된 TCP(tape carrier package)를, TFT 어레이 기판상에 형성된 접속단자에 이방성 도전필름을 사용하여 접속한다. 표시부의 TFT 어레이 기판 표면은 표시부의 주위를 에폭시수지등의 접착재로 대향기판과 맞붙임으로써 대기로부터 차단되지만, TCP와의 접속단자인 TCP 접속단자부는 대기중에 노출되게 된다. 이 때문에, 도전성 박막으로 된 TCP 접속단자부가 대기중의 수분등에 의해서 부식한다고 하는 문제가 있다.
이들 문제에 대하여, 소스배선의 단선의 발생이 저감되고, 또한 게이트 배선과 소스배선간의 단락이 감소할 수 있는 TFT 어레이의 제법이 특개소60-97386호 공보에 개시되어 있다. 또, 공정수를 감소시켜, 5회 포토리소공정으로 된 TFT 어레이의 제법이 특개평8-50308호 공보에 개시되어 있다. 또한, TCP와 접속단자의 접속부분에서의 내습성을 향상할 수 있는 TFT어레이의 제법이 특개평7-92496호 공보에 개시되어 있다.
도 16 및 도 17에, 특개소60-97386호 공보에 개시된 종래의 TFT 어레이 기판 주요부의 단면설명도 및 표시화소의 평면설명도를 각각 나타냈다. 도 16 및 도 17에서, 45는 게이트 전극이며, 46은 보조용량 전극이고, 47은 게이트 절연막이며, 48은 반도체 층이며, 49는 화소전극이고, 50은 소스전극이며, 51은 드레인 전극이고, 52는 게이트 배선, 54는 채널부이고, 56은 소스배선이다.
본 종래예에서는 제조프로세스에 대해서는 상세히 개시되어 있지 않지만, 개시된 도면에 의하면, 이하에 설명하는 방법으로 제조되는 것으로 생각된다. 우선 절연기판상에 제 1의 도전성 박막을 형성한다. 다음에, 제 1의 포토리소공정에서 제 1의 도전성 박막을 패터닝하여 게이트 전극45 및 보조용량 전극46을 형성한다. 다음에 게이트 절연막47, 반도체 층48을 적층한다. 다음에 제 2의 포토리소공정에서 반도체 층을 소스전극50이 형성되는 부분으로부터 TFT의 채널이 형성되는 부분까지가 연속한 형상가 되도록 패터닝하여 원하는 형상의 반도체 층48을 형성한다. 다음에 제 2의 도전성 박막을 형성한다. 다음에, 제 3의 포토리소공정에서 제 2의 도전성 박막을 패터닝하여 화소전극49을 형성한다. 다음에, 알루미늄과 실리콘의 합금등으로 된 제 3의 도전성 박막을 형성한다. 다음에, 제 4의 포토리소공정에서 제 3의 도전성 박막을 패터닝하여 소스전극50, 드레인 전극51을 형성한다. 다음에, 특개소60-97386호 공보에 첨부된 도면에서는 불명이지만, 제 5의 포토리소공정에서 게이트 절연막을 패터닝하여, 게이트 배선과 게이트측 구동용 IC와의 접속용 콘택홀을 형성한다.
본 종래예에서는, 이와 같이 각각 포토리소공정을 포함하는 5공정으로 된 TFT어레이를 제조하는 방법이 개시되어 있다. 그 효과로서, 반도체 층을 소스전극50이 형성되는 부분으로부터 TFT의 채널이 형성되는 부분까지가 연속된 형상의 반도체 층48으로 하는 것으로, 소스배선 단선의 발생을 감소할 수 있고, 또한 게이트 배선과 소스배선간의 단락을 감소할 수 있으며, 또한 TFT에서의 소스전극과 반도체 층의 콘택저항을 감소할 수 있는 것이 설명되고 있다.
도 18에 특개평8-50308호 공보의 제 7실시예에 개시된 5회의 포토리소공정에서 제조되는 TFT어레이 기판의 주요부분의 단면설명도를 나타내었다. 도 18(a)은 소스 TCP 접속전극의 주요부분이고, 도 18(b)는 표시화소의 주요부분이며, 도 18(c)는 게이트 배선의 부분이다. 도 18에서, 57은 채널부이고, 58은 게이트 전극이며, 59는 게이트 배선이고, 60는 게이트 절연막이며, 61은 반도체 능동막이고, 62는 오믹콘택막이며, 63은 소스전극이고, 64는 소스배선, 65는 드레인 전극이고, 66은 패시베이션막이며, 67, 68 및 69는 콘택홀이며, 70은 투명화소전극이며, 71은 소스 TCP접속전극이다.
본 종래예에서는, 우선 투명기판상에 100 nm 정도의 두께로 크롬, 알루미늄등의 제 1의 도전성 금속박막이 형성된다. 다음에, 제 1의 포토리소공정에서 제 1의 도전성금속박막을 패터닝하여 게이트 전극58과 게이트 배선59을 형성한다. 이때, 제 1의 도전성금속박막이 크롬일 경우에는, 예를 들면 (NH4)2[Ce(NH3)6]과 HNO3와 H2O로 된 에칭액을 사용하여 웨트에칭처리 된다. 다음에 제 1의 절연막으로서 SiNx막, 반도체 능동막61으로서 a-Si막, 오믹콘택막62으로서 n+a-Si막을 각각 300nm 100nm, 20nm 정도의 막두께로 적층한다.
다음에, 제 2의 포토리소공정에서, 반도체 능동막61과 오믹콘택막62을 게이트 전극 윗쪽에 반도체 부분을 다른 부분과 분리상태로 하여 섬위에 패터닝한다. 이 때, 예를 들면 HF와 HNO3로 된 에칭액으로 반도체 능동막과 오믹콘택막이 웨트에칭처리된다. 다음에, 300nm 정도의 두께로 티타늄등으로 된 제 2의 금속박막을 형성한다.
다음에, 제 3의 포토리소공정에서 제 2의 금속박막과 오믹콘택막을 패터닝하여 소스전극63, 소스배선64, 드레인 전극65 및 채널부57가 형성된다. 이 때, 예를 들면 HF와 H2O로 된 에칭액으로 제 2의 금속박막과 오믹콘택막이 웨트에칭처리 된다. 다음에 플라즈마 CVD 법등의 방법으로 400 nm 정도의 두께로 패시베이션막66이 형성된다.
다음에, 제 4의 포토리소공정에서 패시베이션막을 패터닝하여 드레인 전극65에 통하는 콘택홀67, 게이트 배선59에 통하는 콘택홀67, 소스배선64에 통하는 콘택홀69을 형성한다. 이 때, 예를들면 SF6과 O2로 된 에칭가스등을 사용한 드라이에칭에 의해서 패시베이션막은 에칭처리된다. 다음에 150nm 정도의 두께로 ITO(indium tin oxide)로 된 투명도전막이 형성된다.
다음에, 제 5의 포토리소공정에서 투명도전막을 패터닝하여 투명화소전극70과 소스배선의 접속용의 단자를 형성한다. 이 때, 예를 들면 HCl과 HNO3와 H2O로 된 에칭액을 사용하여 ITO 막이 웨트에칭처리된다.
본 종래예에서는 이와 같이, 각각 포토리소공정을 포함하는 5공정에서 TFT 어레이를 제조하는 방법이 개시되어 있고, 그 효과로서, 각각 포토리소공정을 포함하는 5공정으로 단축할 수 있기 때문에 수율이 향상하여 제조비용을 삭감할 수 있고, 또 투명화소전극상에 패시베이션막이 없기 때문에 액정층에 효율적으로 전압이 인가할 수 있으며, 또 투명화소전극과 소스배선 및 게이트 배선이 각각 절연막으로 분리되어 형성되기 때문에, 투명화소전극 형성불량에 의한 소스배선 또는 게이트 배선 끼리의 단락이 생길 우려가 없는 것이 설명되고 있다.
또한, 본 종래예의 효과로서, ① 금속박막과, 산화되기 어려운 재료 또는 투명도전막에 대하여 도전성산화물로서 고용(固溶)하는 재료로 된 배리어막의 적층막을 사용하여 제 1의 도전성금속박막을 구성한 경우에는, 배리어막이 더욱 산화방지효과를 발휘하여 이들 막과 다른 도전막과의 콘택성을 확보할 수 있기 때문에, 신호지연의 문제가 잘 생기지 않는것과, ② 금속박막으로서 도전성이 양호한 알루미늄이나 탄탈(tantalum)을 사용함으로써 금속박막의 막두께를 얇게 하여 TFT소자 전체의 스텝커버리지(step coverage)를 향상하여 수율을 향상할 수 있다는 것이 설명되어 있다.
도 19에 특개평7-92496호 공보에 개시된 종래의 TFT 어레이 기판의 TCP와의 접속단자부의 주요부의 단면설명도를 나타내었다. 도 19에서, 72는 언더코트막이고, 73은 인출전극이며, 74는 게이트 절연막이고, 75는 투명도전막이며, 76은 절연보호막이고, 77은 TCP 접속범위이다.
본 종래예에서는, 우선 절연성 기판상부 전면에 산화규소(SiO2) 또는 산화탄탈(Ta Ox)로 된 언더코트막72이 형성된다. 다음에, 알루미늄 또는 알루미늄합금으로 된 제 1의 금속박막을 형성하고, 제 1의 포토리소공정에서 패터닝하여 인출전극73을 형성한다. 다음에, 전체면에 게이트 절연막74을 형성한다. 다음에, 표시화소에 설정되는 TFT 부의 제 1의 금속박막으로 된 게이트 전극의 상부에 실리콘반도체 층 및 채널보호막용의 층간절연막을 형성한다.
다음에, 제 2의 포토리소공정에서 게이트 전극의 상부에 채널보호막을 패터닝한다. 다음에, n+실리콘막을 성막한다.
또한, 제 3의 포토리소공정에서 TFT부의 n+실리콘막 및 실리콘반도체 층을 패터닝한다. 이어서, 투명도전막을 형성한다.
다음에, 제 4의 포토리소공정에서 화소부의 표시전극 및 인출전극의 외주부에 잔존하도록 투명도전막75을 패터닝한다. 다음에, 표시화소에 설정되는 TFT부의 소스전극 및 드레인 전극용으로 티타늄 또는 알루미늄으로 된 제 2의 금속박막을 형성하여, 제 5의 포토리소공정에서 패터닝한다. 다음에, 절연보호막76을 형성하여, 제 6의 포토리소공정에서 드라이에칭에 의해 인출전극부에 개구부를 형성한다. TCP는 개시된 도면에 의하면 인출전극부의 개구부보다 표시부와 반대측에 약간 비키어 놓은 위치에 접속된다.
본 종래예에서는, 이와 같이 6개의 포토리소공정을 포함하는 제조공정에서 TCP 접속단자부를 형성하는 TFT 어레이 기판의 제법이 개시되어 있고, 그 효과로서, 습도의 영향에 의해서 인출전극의 개구부에서 발생하는 제 1의 금속박막 부식의 진행이, 인출전극의 외주부에 설치한 게이트 절연막과 투명도전막에 의해 멈추어짐으로써 인출전극의 단선이 없어지는 것이 설명되어 있다.
특개소60-97386호공보에 개시된 종래기술을 사용하여 TFT 어레이를 제조한 경우, 반도체 막48과 화소전극49과 소스전극50이 게이트 절연막상에 동층이 되도록 형성할 필요가 있다. 하지만, 실제의 제조공정에서 발생하는 패턴불량에 의해서, 화소전극과 소스배선사이의 단락, 반도체 층과 화소전극의 단락이 생기기 때문에 결함이 발생하기 쉽다고 하는 난처한 상황이 발생하고 있었다. 화소전극과 소스배선간의 단락은 표시할 때의 점결함이 되어 표시되고, 반도체 층과 화소전극과의 단락은, 빛이 조사된 경우에 점결함이 되어 나타난다.
또, 본 종래기술에서는 TFT의 채널부가 노출되어 있기 때문에, TFT의 오프전류가 커져서 표시품위가 저하한다고 하는 바람직하지 않은 상태도 발생하고 있었다. 또한, 본 종래기술에서 개시된 상세한 설명의 범위에서는 보조용량 전극의 배선이 불명하며, 공통전극으로서 공지의 기술로 형성된 경우에는, 표시부주변에서 제 3의 도전성 박막과의 접속용 콘택홀을 형성할 필요가 있다. 이 때, 포토리소공정이 1공정 추가되어 6공정의 포토리소공정이 필요하여지는 것이었다.
특개평8-50308호공보에 개시된 종래기술에서는, 예시된 프로세스로 TFT 어레이를 제조한 경우, 제 2의 포토리소공정에서 반도체 능동막61과 오믹콘택막62을 게이트 전극의 윗 쪽에, 반도체 부분이 다른 부분과 분리된 상태로 섬모양으로 패터닝할 때에, HF와 HNO3로 된 에칭액으로 웨트에칭처리하면, 반도체 능동막과 오믹콘택막이 남겨지지 않은 영역의 하층부 제 1의 절연막인 질화규소(SiNx)막도 에칭액에 노출되기 때문에, 핀홀이 생긴다고 하는 상태가 발생하고 있었다. 또, 남겨진 반도체 능동막과 오믹콘택막의 패턴주위 하층부의 제 1절연막 SiNx막이 에칭되어, 반도체 능동막과 오믹콘택막의 형상이 바이저(visor)형이 되어, 제 2의 금속박막이 반도체 능동막과 오믹콘택막패턴의 주위에서 절단(단차가 있는 부분에서, 단차를 경계로 하여 제 2의 금속박막이 패턴을 자르게 되는것)이 생긴다고 하는 상태가 생긴다.
또, 제 2의 포토리소공정에서 반도체 능동막61과 오믹콘택62을 게이트 전극 윗쪽에, 또 반도체 부분을 다른 부분과 분리한 상태에서 섬 형상으로 패터닝할 때에, 드라이에칭처리한 경우에도 제 2의 금속박막을 웨트에칭처리로 패터닝할 때에, 에칭액이 반도체 능동막과 오믹콘택막 패턴주위의 단차부분에 스며들기 쉬운 상태가 발생했다. 특히 제 2의 금속박막을 성막으로부터 포토리소공정까지의 방치시간을 단축하지 않는 경우에, 소위 단절단이 현저하게 생긴다고 하는 상황이 발생했었다.
또한, 제 3의 포토리소공정에서는 제 2의 금속박막과 오믹콘택막을 패터닝하여 소스전극63, 소스배선64, 드레인 전극65과 채널부57를 형성할 때에, HF와 H2O로 된 에칭액으로 제 2의 금속박막과 오믹콘택막을 웨트에칭처리한 경우, 반도체 능동막과 오믹콘택막을 웨트에칭처리하는 공정이 필요하다.
이 공정에서 반도체 능동막과 오믹콘택막이 남겨져 있지 않은 영역의 하층부의 제 1의 절연막 SiNx 막도 에칭액에 노출되기 때문에 핀홀이 생기는 일이 있다. 또, 남겨진 반도체 능동막과 오믹콘택막 패턴의 주위중에서 소스전극63, 드레인 전극65이 남겨져 있지 않은 부분 하층부의, 제 1의 절연막 SiNx막이 에칭되어 반도체 능동막과 오믹콘택막의 형상이 바이저(visor)형이 되어, 이 바이저(visor)형의 부분을 패시베이션막으로 충분히 덮을 수 없기 때문에, TFT의 오프전류가 커지고 표시품위가 저하하는 일이 있다. 또, 화소투명전극이 반도체 능동막과 오믹콘택막 패턴주위에서 절단이 생겨 결함을 발생시키거나, 반도체 능동막과 오믹콘택막 패턴주위의 바이저(visor)형부분에서의 에칭액 나머지에 의해 TFT 어레이에 소정의 신호전압을 인가하여 구동한 경우에, 전기화학반응이 급속히 진행하여 제 2의 금속박막이 용해되어 소스배선 및 소스전극의 단선을 발생시키거나, 투명전극이 용해하여 결함이 발생하거나 하는 등의 상태가 발생하고 있었다.
또, 특개평8-50308호 공보의 제 7의 실시예에 개시된 제법을 사용하여 제조되는 TFT 어레이 기판에는, 액정용량(표시화소전극과 대향전극 사이에 액정재료를 끼우고 형성되는 용량)과 병렬로 보조용량을 구비하지 않고 있기 때문에, 표시가 인화를 일으키거나, 표시가 휘도분포를 생기게 하는 등의 표시품위상의 문제가 발생하고 있었다.
또한, 특개평7-92496호공보에 개시된 종래기술을 사용하여 TFT 어레이 기판을 제조한 경우, 개시된 도면에 의하면, TCP가 인출전극부의 개구부보다도 표시부와 반대쪽에 약간 비켜난 위치에 접속되기 때문에, 습도의 영향에 의해서 인출전극의 개구부중의 TCP에서 덮여져 있지 않은 부분으로부터 제 1의 금속박막의 부식이 진행하기 쉽다. 단기적으로는 이 부식은, 인출전극의 외주부에 설치한 게이트 절연막과 투명도전막에 의해 멈춰지는 일이 있더라도 장기적으로는 단선에 이르거나, 단선에 이르지 않더라도 TCP와 표시부 배선사이의 접속저항이 높아져서 신호의 왜곡에 의한 표시특성의 변화를 야기하는 상황이 발생하고 있었다.
또, 본 종래기술에서는 TCP 접속단자부에 전기적프로빙에 대한 신뢰성이 높은 투명도전막을 형성하기 위해서는, 도 19에 개시된 구조를 제작한 후에, 다시 투명도전막의 성막과, 이것을 패터닝하는 포토리소공정을 추가할 필요가 있다. 따라서, 개시된 기술의 범위에서는, TFT 어레이 기판 제조후에 검사장치로 TCP 접속단자부에 전기적프로빙을 취해서, 표시부의 TFT 특성을 검사하여 불량기판을 선별제외함으로써 사용하는 대향기판의 수량을 줄이는 공정을 적용하는 경우에, 제 1의 금속박막에 직접 프로빙할 필요가 있고, 그릇된 판정을 내리기 쉽다고 하는 상태가 발생하고 있었다. 또, 본 종래예에서도 6개의 포토리소공정이 필요하였다.
전술할 과제를 해결하기 위해, 본 발명에 관계되는 전기광학소자의 제법은, 박막트랜지스터가 전기적으로 접속된 화소전극을 가지는 표시화소가 제 1의 절연성 기판상에 어레이형으로 형성되고, 또 각 상기 박막트랜지스터를 선 순차적으로 주사선택하는 게이트 배선과, 화소전극에 기록하는 신호전위를 주는 소스배선이 직교상태에서 매트릭스모양으로 형성되어 이루어지는 TFT 어레이 기판과, 제 2의 절연성 기판상에 칼라필터 및 공통전극이 형성되어 되는 대향기판의 사이에 액정층이 끼어서 상기 TFT 어레이 기판과 대향기판이 맞붙여져 있고, 또, 상기 TFT 어레이 기판의 상측과 상기 대향기판의 하측에 각각 편광판이 설치되어 이루어지는 전기광학소자의 제법에서,
(a) 상기 제 1의 절연성 기판상에 제 1의 금속박막을 성막한 후에, 제 1회째의 포토리소그래피 프로세스로 상기 제 1의 금속박막을 패터닝하여 상기 게이트 배선 및 상기 박막트랜지스터의 게이트 전극을 형성하는 공정과, (b) 제 1의 절연막과 반도체 능동막과 오믹콘택막을 성막한 후에, 제 2회째의 포토리소그래피 프로세스로 상기 반도체 능동막과 상기 오믹콘택막을, 상기 소스배선 및 상기 박막트랜지스터가 형성되는 부분보다 크고 또 연속된 형상으로 드라이에칭에 의해 패터닝하는 공정과, (c) 제 2의 금속박막을 성막한 후에 제 3회째의 포토리소그래피 프로세스로 상기 제 2의 금속박막을 패터닝하고, 상기 소스배선과 상기 박막트랜지스터의 소스전극 및 드레인 전극을 형성하며, 또한, 상기 소스배선, 상기 소스전극 및 상기 드레인 전극으로부터 솟아 나온 부분의 상기 오믹콘택막을 드라이에칭에 의해 에칭제거하는 공정과, (d) 제 2의 절연막을 성막한 후에, 제 4회째의 포토리소그래피 프로세스로 상기 제 2의 절연막 및 상기 제 1의 절연막을 패터닝하여, 적어도, 상기 드레인 전극 표면에까지 관통하는 화소콘택홀과 상기 제 1의 금속박막표면에까지 관통하는 제 1의 콘택홀과, 상기 제 2의 금속박막표면에까지 관통하는 제 2의 콘택홀을 형성하는 공정과, (e) 도전성 박막을 성막한 후에 제 5회째의 포토리소그래피 프로세스로 상기 도전성 박막을 패터닝하여 화소전극을 형성하는 공정을 적어도 포함하고 있다.
상기 소스전극이, 소스배선의 상기 게이트 배선과 소스배선의 교차부 이외의 부분에서 게이트 배선상에 연재되어 형성되는 것이, 표시화소의 TFT에 결함이 발생한 경우에 소스전극을 레이저조사에 의해 절단하여, 표시화소의 TFT부의 결함에 의한 다른 표시화소에의 영향을 없앨 수 있기 때문에 바람직하다.
상기 소스전극이, 소스배선의 상기 게이트 배선과 소스배선의 교차부에서, 게이트 배선상에 연재되어 형성되는 것이 게이트 배선 패턴끝을 넘는 일이 없고, 게이트 배선 패턴끝에서의 소스전극과 게이트 배선의 단락을 없애는 것이 가능하며, 또한 TFT부의 소스전극 루팅에 필요한 면적을 최소화할 수 있기 때문에, 개구율이 큰 전기광학소자가 제조가능하기 때문에 바람직하다.
상기 표시전극의 각각에는, 상기 화소전극과 상기 공통전극 사이에 액정층을 통해 형성되는 용량과 병렬로, 한 쪽의 전극과 다른 쪽의 전극 사이에 유전체를 통해 형성되는 보조용량이 설치되고, 해당 한 쪽의 전극이 상기 화소전극이며, 해당 유전체가 제 1의 절연막 및 제 2의 절연막으로 된 적층막인 것이, 어느 한 쪽의 절연막에 핀홀이 발생하였다고 해도 보조용량의 단락이 발생하지 않기 때문에 바람직하다.
상기 다른 쪽의 전극이, 상기 제 1의 금속박막으로 된 보조용량 전극 및 보조용량 배선이며, 또한, 상기 보조용량 전극 및 상기 보조용량 배선을 상기 게이트 전극 및 상기 게이트 배선과 동시에 형성하는 것이, 포토리소공정을 늘리지 않고서 게이트 배선과 독립된 보조용량 배선을 형성할 수 있어, 보조용량 배선에 입력된 신호의 왜곡을 작게할 수 있고, 표시품위가 높은 전기광학소자가 얻어지기 때문에 바람직하다.
상기 다른 쪽의 전극이, 상기 게이트 배선중, 상기 한 편의 전극인 화소전극에 접속된 박막트랜지스터를 주사선택하는 게이트 배선보다도 1주사기간 전에 주사선택되는 게이트 배선의 일부인 것이, 전용의 보조용량 배선을 필요로 하지 않아 개구율이 큰 전기광학소자가 얻어지기 때문에 바람직하다.
상기 표시화소가 어레이형으로 형성된 표시영역의 외측에 표시부 인출배선이 형성되고, 상기 표시부 인출배선이 게이트측 인출배선 및 소스측 인출배선으로 이루어지고, 상기 게이트측 인출전극이 상기 게이트 배선에 신호전위를 입력하기 위해서 설치되는 드라이버 IC를 탑재한 TCP로 된 드라이버출력 접속단자와, 상기 게이트 배선을 접속하여 상기 소스측 인출전극이 상기 소스배선에 신호전위를 입력하기 위해서 설치되는 드라이버 IC를 탑재한 TCP의 드라이버출력 접속단자와, 상기 소스배선을 접속하고, 상기 게이트측 인출전극을 제 1의 금속박막을 패터닝하여 상기 게이트 배선으로부터 연속된 형상으로 형성하며, 또, 상기 소스측 인출전극을 제 2의 금속박막을 패터닝하여 상기 소스배선으로부터 연속된 형상으로 형성하는 것이, 게이트 배선 및 소스배선이 층간의 콘택없이 드라이버출력 접속단자부까지 형성할 수 있기 때문에, 드라이버 출력단자부에서 TFT부까지의 전기저항을 작게 할 수 있음과 동시에, 신뢰성이 높은 구조가 얻어지기 때문에 바람직하다.
(a) 상기 게이트측 인출배선에 접속된 드라이버출력 접속단자의 구조가, 상기 제 1의 금속박막상에 상기 제 1의 절연막과 상기 제 2의 절연막과 상기 도전성 박막이 적층되고, 상기 제 1의 금속박막 및 상기 도전성 박막이 상기 제 1의 콘택홀로 전기적으로 접속된 구조이며, 또한, 상기 제 1의 콘택홀이, 상기 TCP를 상기 게이트 배선측의 드라이버출력 접속단자에 접속하는 이방성도전막으로 덮어져서 이루어지고, (b) 상기 소스측 인출배선에 접속된 드라이버출력 접속단자의 구조가, 상기 제 1의 절연막과 상기 제 2의 금속박막과 상기 제 2의 절연막과 상기 도전성 박막이 적층되고, 상기 제 2의 금속박막 및 상기 도전성 박막이 상기 제 2의 콘택홀로 전기적으로 접속된 구조이며, 또, 상기 제 2의 콘택홀이 상기 이방성도전막으로 덮어져서 이루어지는 것이, 드라이버출력 접속단자부에 형성된 콘택홀이 이방성도전막의 수지에 의해서 완전히 덮어져 있어, 습도에 대한 신뢰성을 높게 할 수 있기 때문에 바람직하다.
(a) 상기 제 2의 금속박막 및 상기 반도체 능동막 및 상기 오믹콘택막이 패터닝되어 되는 적층구조체인 게이트측 예비배선을 상기 게이트측 인출배선과 교차하여 형성하고, (b) 상기 표시영역의 상기 게이트측 인출배선을 형성한 측과 반대측에, 상기 제 2의 금속박막 및 상기 반도체 능동막과 상기 오믹콘택막이 패터닝되어 이루어지는 적층구조체인 반게이트측 예비배선을 형성하며, (c) 상기 제 1의 금속박막이 패터닝되어 이루어지는 소스측 예비배선을 상기 소스측 인출배선과 교차하여 형성하고, (d) 상기 제 1의 금속박막이 패터닝되어 이루어지는 반소스측 예비배선을, 상기 표시영역의 상기 소스측 인출배선을 형성한 측과 반대측에 연재되어 이루어지는 상기 소스배선과 교차하여 형성하며, 상기 게이트측 예비배선, 상기 소스측 예비배선, 상기 반소스측 예비배선 및 반게이트측 예비배선이, 서로 각각의 일부분끼리가 겹치는 중복부를 가지고 있고, 해당 중복부의 근방에 상기 제 1의 콘택홀 및 상기 제 2의 콘택홀을 형성하며, 또 제 1의 콘택홀과 제 2의 콘택홀을 전기적으로 접속하도록 상기 도전성 박막을 패터닝하여 형성하는 것이, 소스단선이 발생한 경우에 예비배선을 사용하여 수복할 수 있기 때문에 바람직하다.
도 1은 본 발명의 실시의 형태 1, 2, 3, 4 및 5에 관계되는 표시화소의 주요부를 나타내는 단면설명도.
도 2는 본 발명의 실시의 형태 1에 관계되는 표시화소 평면설명도.
도 3은 본 발명의 실시의 형태에 관계되는 제 1의 금속박막으로 형성된 TCP 단자접속부 단면설명도.
도 4는 본 발명의 실시의 형태에 관계되는 제 2의 금속박막으로 형성된 TCP 단자접속부 단면설명도.
도 5는 본 발명의 실시의 형태 2에 관계되는 표시화소 평면설명도.
도 6은 본 발명의 실시의 형태 3에 관계되는 표시화소 평면설명도.
도 7은 본 발명의 실시의 형태 4에 관계되는 표시화소 평면설명도.
도 8은 본 발명의실시의 형태5에 관계되는 표시화소 평면설명도.
도 9는 본 발명의 실시의 형태 6에 관계되는 표시화소 주요부의 단면설명도.
도 10은 본 발명의 실시의 형태 6에 관계되는 표시화소 평면설명도.
도 11은 본 발명의 실시의 형태 7, 8에 관계되는 표시화소의 주요부 단면설명도.
도 12는 본 발명의 실시의 형태 7에 관계되는 표시화소 평면설명도.
도 13은 본 발명의 실시의 형태8에 관계되는 표시화소 평면설명도.
도 14는 본 발명의 실시의 형태 9에 관계되는 표시화소의 주변배선을 나타내는 평면설명도.
도 15는 본 발명의 실시의 형태 9에 관계되는 예비배선사이의 접속부 단면설명도.
도 16은 특개소60-97386호 공보에 개시된 표시화소의 주요부 단면설명도.
도 17은 특개소60-97386호 공보에 개시된 표시화소 평면설명도.
도 18은 특개평8-50308호 공보에 개시된 표시화소 단면설명도.
도 19는 특개평7-92496호 공보에 개시된 표시화소 단면설명도.
도면의 주요부분에 대한 부호의 설명
1,601,701 : 게이트 전극 2,602,702 : 보조용량 전극
3,603,703 : 게이트 절연막 4,604,704 : 반도체 능동막
5,605,705 : 오믹콘택막 7,607,707 : 소스전극
17,217,317,417,517,617,717,817 : 화소전극
10,610,710 : 보조용량
11,211,311,411,511,711,811 : 게이트 배선
12,29,212,312,412,512,612,712 : 보조용량 배선
13,213,313,413,513,613,713,813 : 반도체 능동막 및 오믹콘택막
14,31,214,314,414,514,614,714,814 : 소스배선
15,215,315,415,515,615,715,815 : 드레인 전극
16,216,316,416,516,616,716,816 : 화소콘택홀
718,818 : 인접하는 게이트 배선 20 : 제 1의 표시부 인출배선
21 : 제 1의 TCP접속전극 22 : 제 1의 TCP단자콘택
24 : 제 2의 표시부 인출배선 25 : 제 2의 TCP접속전극
26 : 제 2의 TCP단자콘택 28 : 게이트측 인출배선
30 : 소스측 인출배선 32 : 게이트측 예비배선
33 : 반게이트측 예비배선 34 : 소스측 예비배선
35 : 반소스측 예비배선 36 : 콘택홀
40 : 제 1의 예비배선 41 : 제 2의 예비배선
이하 첨부도면을 참조하면서, 본 발명의 실시의 형태에 관계되는 전자광학소자의 제법에 관해서 상세히 설명한다.
(실시의 형태 1)
도 1 및 도 2는 각각, 본 발명의 실시의 형태 1에 관계되는 전기광학소자의 제법에 의해서 제작되는 표시화소 주요부분의 단면설명도(절연성 기판상의 요소를 나타낸다) 및 평면설명도이며, 도 1의 단면설명도는 도 2에 나타낸 X-X 절단선에서의 단면구조를 나타내고 있다. 또한 도 3 및 도 4는, 표시영역의 외측에 설정되는 TCP 단자부의 단면을 각각 나타내는 단면설명도이다. TCP는, 게이트 배선, 소스배선, 보조용량 배선 및 대향기판의 공통전극에 입력하는 신호전위를 공급하는 신호전위원과, 게이트 배선, 소스배선, 보조용량 배선 및 공통전극을 접속하고 있다.
도 1 및 도 2에 있어서, 1은 게이트 전극, 2는 보조용량 전극, 3은 게이트 절연막, 4는 반도체 능동막, 5는 오믹콘택막, 7은 소스전극, 8은 패시베이션막, 10은 보조용량을 가지는 부분(이하, 「보조용량」이라 칭함), 11은 게이트 배선, 12는 보조용량 배선, 13은 반도체 능동막 및 오믹콘택막, 14는 소스배선, 15는 드레인 전극, 16은 화소콘택홀, 17은 화소전극이다. 종래의 기술에서 나타낸 구조와 마찬가지로, 게이트 전극은 게이트 배선의 일부이거나 또는 게이트 배선으로부터 분기되어 각 박막트랜지스터에 접속되는 단자로 되어있는 전극이다. 또한, 보조용량 전극은 보조용량 배선으로부터 분기되어 그 일부가 화소전극과 오버랩하는 위치에 연재되는 전극이다. 보조용량 전극과 화소전극 사이에는, 제 1의 절연막 및 제 2의 절연막으로 된 적층막을 유전체로해서 보조용량이 형성된다. 보조용량은 전기회로적으로는 화소전극과 공통전극 사이에 액정을 통해 형성되는 액정용량과 병렬로 형성된다. 도 2에 부호 13으로 나타낸 반도체 능동막 및 오믹콘택막은, 각각 도 1에 부호4 및 5로 표시된 바와 같이 상하2층으로 되어 있다. 따라서 도 2의 도면위는 오믹콘택막만이 표시되어 있지만, 설명을 위해 양자의 명칭에 의해서 표현하고 있다. 단, 도 1에 표시되는 바와 같이, 소스전극과 소스배선 및 드레인 전극으로부터 솟아 나온 오믹콘택막은, 후술하는 바와 같이 드라이에칭에 의해 제거되고 있다.
또한, 도 3 및 도 4에서, 제 1의 게이트측 인출배선인 표시부 인출배선20이고, 제 1의 TCP접속전극21이며, 제 1의 TCP 단자콘택22이고, 제 1의 TCP 접속범위23이며, 제 2의 소스측 인출배선인 표시부 인출배선24이고, 제 2의 TCP 접속전극25이며, 제 2의 TCP 단자콘택26이고, 제 2의 TCP 접속범위27이다.
본 발명에 관계되는 전기광학소자의 전체의 구성은, 종래예에 나타낸 것과 마찬가지이다. 즉, 박막트랜지스터가 전기적으로 접속되어 이루어지는 화소전극을 가지는 표시화소가 제 1의 절연성 기판상에 어레이형으로 형성되고, 또 게이트 배선과 소스배선이 거의 직교상태로 매트릭스형으로 형성되어 이루어지는 TFT 어레이 기판과, 제 2의 절연성 기판상에 칼라필터 및 공통전극이 형성되어 이루어지는 대향기판과의 사이에 액정층이 협지되어, TFT 어레이 기판과 대향기판이 맞붙여져 있다. 또한, 서로 맞붙여진 TFT 어레이 기판과 대향기판의 외측, 즉 TFT 어레이 기판의 상측과 대향기판의 하측에 각각 편광판이 설치되어 있다. 게이트 배선이 박막트랜지스터를 선순차적으로 주사선택하는 것이고, 소스배선이 화소전극에 기록하는 신호전위를 주는 것인 것도 종래 예와 마찬가지다. 또한, TFT 어레이 기판에는, 표시영역의 외측에 표시부 인출배선이 형성되어 있다. 표시부 인출배선은 표시영역내의 게이트 배선과, 소스배선과, 게이트 배선 및 소스배선에 신호전위를 입력하기 위해서 설치되는 드라이버 IC를 탑재한 TCP의 드라이버출력 접속단자를 접속하는 것이다.
다음에, 본 실시의 형태 1의 제법을 이하에 상세히 설명한다.
우선, 제 1의 절연성 기판으로서 두께가 0.7mm의 유리기판을 세정하여 표면을 청정화한다. 투과형의 전기광학소자를 형성하는 경우는 절연성 기판으로서는 유리기판 등의 투명한 절연성 기판을 사용한다. 또한, 반사형의 전기광학소자를 형성하는 경우에는, 유리기판정도의 절연성을 가지는 절연성 기판을 사용하는 것이 가능하다. 또, 절연성 기판의 두께는 임의로 해도 되지만, 전기광학소자의 두께를 얇게 하기 위해서 절연성 기판의 두께가 0.7mm에서 1.1mm 정도인 것이 바람직하다. 절연성 기판이 지나치게 얇은 경우에는 제조공정중의 성막이나 열처리에 의해서 기판의 왜곡이 생겨 패터닝정밀도가 저하하는 등의 상태가 발생하기 때문에, 절연성 기판의 두께는 제조공정중에 행하여지는 처리를 고려해서 선택해야 한다. 또, 절연성 기판이 유리등의 파괴 취약성재료로 된 경우, 기판의 단면은 모따기를 실시해 두는 것이, 단면으로부터의 치핑(chipping)에 의한 이물질의 혼입을 방지하기 위해 바람직하다. 또한, 절연성 기판의 일부에 노치(notch)를 설치하여 기판의 방향이 특정될 수 있도록 하는 것은, 각 제조공정에서 기판처리의 방향을 특정할 수 있어 프로세스관리를 하기가 용이해지기 때문에 바람직하다.
다음에, 스패터링법등의 방법으로 유리기판상에 제 1의 금속박막을 성막한다. 제 1의 금속박막으로서는, 예를 들면 크롬, 탄탈, 티타늄, 알루미늄 및 동중에서 적어도 하나, 또는 이들 금속무리중의 적어도 하나에 다른 물질이 미량 첨가되어 된 합금등으로 이루어지는 100 nm에서 500 nm 정도인 막두께의 박막을 사용할 수가 있다. 제 1의 금속박막상에는 후술하는 공정에서 드라이에칭에 의해 콘택홀이 형성되고, 또한, 도전성 박막이 형성되기 때문에 표면산화가 잘 생기지 않는 금속박막이나, 산화되더라도 여전히 도전성을 가지는 금속박막을 제 1의 금속박막에 사용하는 것이 바람직하며, 적어도 표면이 크롬, 티타늄, 탄탈 몰리브덴으로 덮여져 있는 것이 바람직하다. 또, 제 1의 금속박막으로서, 다른 종류의 금속박막을 적층한 금속박막이나 막두께방향에 조성이 다른 금속박막을 사용하는 것도 가능하다.
다음에, 제 1의 포토리소공정에서 제 1의 금속박막을 패터닝하여, 박막트랜지스터의 게이트 전극1과 게이트 배선11, 보조용량 전극2과 보조용량 배선12 및 , 제 1 표시부 인출배선20의 형상으로 각각 형성한다.
포토리소공정은 다음의 ①∼④의 순서로 행해진다. 즉, ① TFT 어레이 기판을 세정한 후, ② 감광성 레지스트를 도포하여, 건조된 후에 소정의 패턴이 형성된 마스크패턴을 통해서 노광하여 현상함으로써, 사진제판으로 TFT 어레이 기판상에 마스크패턴을 전사한 감광성레지스트를 형성하고, ③ 감광성레지스트를 가열에 의해 경화시킨 후에 에칭을 행하며, ④ 감광성레지스트를 박리한다는 순서로 행해진다. 감광성레지스트와 TFT 어레이 기판의 젖는(wetting) 성질이 적합하지 않아 튕김이 생기는 경우에는, 도포전에 UV 세정을 실시하거나, 젖는 성질의 개선을 위해 헥사메틸 디실라잔(hexamethyl disilazan, HMDS, (CH3)3Si-N＝N-Si(CH3)3)를 증기 도포하는 등의 대책을 행한다. 또, 감광성레지스트와 TFT 어레이 기판의 밀착성이 나쁘고 박리가 생기는 경우에는, 가열에 의한 경화온도를 높이거나 시간을 길게 하는 등의 처리를 행한다. 제 1의 금속박막의 에칭은 공지의 에쳔트(예를 들면, 제 1의 금속박막이 크롬으로 된 경우에는, 제 2 초산 셀륨암모늄 및 질산이 혼합되어 되는 에칭액)을 사용하여 웨트에칭으로 행한다. 또, 제 1의 금속막의 에칭은 패턴엣지가 테이퍼(taper)형상이 되도록 에칭하는 것이, 다른 배선과의 단차에서의 단락을 방지하기 위해서 바람직하다. 여기서 테이퍼형상이란 도 1에 나타낸 게이트 전극1의 단면 형상중의 좌우 경사 부분에 나타나고 있는 바와 같이, 단면이 사다리꼴 형상이 되도록 패턴엣지가 에칭되는 것을 말한다.
또, 이 공정에서 게이트 전극1, 보조용량 전극2, 제 1표시부 인출배선21을 형성하는 것을 나타내었지만, 그외에 TFT 어레이 기판을 제조하는데 필요한 각종의 마크류나 배선이 형성된다.
다음에, 플라즈마 CVD법에 의해 제 1의 절연막, 반도체 능동막 및 오믹콘택막을 연속해서 유리기판상에 성막한다. 게이트 절연막3이 되는 제 1의 절연막으로서는 SiNx막, SiOy막, SiOzNw막(또, x, y, z, w는 각각 정수이다)이나, 또는 이들의 적층막이 사용된다. 제 1 절연막의 막두께는 300nm에서 600nm 정도로 한다. 막두께가 얇은 경우에는 게이트 배선과 소스배선의 교차부에서 단락이 생기기 쉽고, 제 1 금속박막의 두께 이상으로 하는 것이 바람직하다. 막두께가 지나치게 크면 TFT의 ON전류가 작아져서 표시특성이 악화되기 때문에, 되도록이면 막두께를 작게하는 것이 바람직하다. 반도체 능동막으로서는 비결정질 실리콘(a-Si)막, 폴리실리콘(p-Si)막이 사용된다. 반도체 능동막의 막두께는 100nm에서 300nm 정도로 한다. 막두께가 작은 경우에는 후술하는 오믹콘택막의 드라이에치때의 소실이 발생하고, 막두께가 큰 경우에는 TFT의 ON전류가 작아지는 것에 의해, 오믹콘택막의 드라이에치때의 에칭 깊이의 제어성을 필요로 하는 TFT의 ON전류에 의해 막두께를 선택한다. 반도체 능동막으로서 a-Si 막을 사용하는 경우에는, 게이트 절연막의 a-Si 막과의 계면은 SiNx 막 또는 SiOzNw 막으로 하는 것이, TFT의 Vth의 제어성을 좋게 하는 점 및 신뢰성을 향상하는 점에서 바람직하다. 반도체 능동막으로서 p-Si 막을 사용하는 경우에는, 게이트 절연막 p-Si막과의 계면은 SiOy 막 또는 SiOz Nw 막으로 하는 것이 TFT의 Vth 제어성을 좋게 하는 점 및 신뢰성을 향상하는 점에서 바람직하다. 또, 반도체 능동막으로서 a-Si 막을 사용하는 경우에는, 게이트 절연막과의 계면부근을 성막레이트가 작은 조건에서 성막하고, 상층부를 성막레이트가 큰 조건에서 성막하는 것이, 짧은 성막시간에 이동도가 큰 TFT 특성이 얻어지는 것과, TFT의 오프때의 리이크전류를 작게할 수 있다고 하는 이유에 의해 바람직하다.
오믹콘택막으로서는 a-Si나 p-Si에 인을 미량으로 도핑한 n+a-Si막, n+p-Si막이 사용된다. 오믹콘택막의 막두께는 20 nm에서 70 nm으로 할 수 있다. 이들 SiNx막, SiOy막, SiOzNw막, a-Si막, p-Si막, n+a-Si막, n+p-Si막은 공지된 가스(예를들면, SiH4, NH3, H2, NO2, PH3, N2및 이들의 혼합가스)를 사용하여 성막하는 것이 가능하다.
다음에, 제 2의 포토리소공정에서 반도체 능동막 및 오믹콘택막을, 표시화소의 TFT가 형성되는 부분(이하, TFT부라고 함) 및 소스배선이 형성되는 부분(이하, 소스배선부분이라고 함)에, 소스배선14 및 TFT가 형성되는 부분보다도 큰 패턴이고 또 연속한 형상이며 반도체 능동막 및 오믹콘택막13의 형상으로 패터닝하여 형성한다. 반도체 능동막 및 오믹콘택막의 에칭은, 공지된 가스(예를들면, SF6과 O2의 혼합가스, 또는 CF4과 O2의 혼합가스)를 사용한 드라이에칭에 의해 행한다. 또 이 공정에서, 표시화소의 TFT부 및 소스배선이 형성되는 부분에 연속한 형상으로 반도체 능동막 및 오믹콘택막13을 형성하는 것을 설명하였지만, 소스배선이 인출된 제 2표시부 인출배선의 반도체 능동막 및 오믹콘택막은 에칭제거할 필요가 있고, 소스배선부분에 형성된 반도체 능동막 및 오믹콘택막은 표시부밖에서 소스측 인출배선을 가로지르는 형상으로 형성된다. 이 반도체 능동막 및 오믹콘택막의 소스측 인출배선을 가로지르는 부분의 형상은, 단면길이가 길어지는 것과 같은 형상인 것이, 표시부에서 TCP단자가 형성되는 부분(드라이버출력 접속단자, 이하, 「TCP 단자부」라고 한다)까지에 대하여 소스배선 아래에 유일하게 존재하는 반도체 능동막 및 오믹콘택막의 패턴단차 부분에서의, 소스배선의 단선을 방지하기 위해서 바람직하다. 또, 어떤 형상패턴을 가지는 제 1의 막을 덮어 제 2의 막을 형성할 때, 제 2의 막중에서 제 1의 막 패턴의 끝부분에는 단차가 생긴다. 이 단차를 패턴단차라고 한다. 또, 반도체 능동막 및 오믹콘택막의 엣지가 테이퍼형상으로 에칭되는 것이, 표시부에서 TCP단자부에 대하여 소스배선 아래로 유일하게 존재하는 반도체 능동막 및 오믹콘택막 패턴단차에서의 소스배선의 단선을 방지할 수 있기 때문에 바람직하다.
다음에, 스패터링법등의 방법으로 제 2의 금속박막을 유리기판의 전체면에 걸쳐 성막한다. 제 2의 금속박막에서는 예를 들면 크롬, 탄탈륨, 티타늄, 알루미늄 및 동중의 적어도 하나 또는 이들 금속무리중의 적어도 하나에 다른 물질이 미량 첨가되어 이루어지는 합금등으로 된 100nm에서 500nm 정도의 막두께의 박막을 사용할 수가 있다. 제 2의 금속박막상에는 후술하는 공정에서 드라이에칭에 의해 콘택홀이 형성되고, 다시 도전성 박막이 형성되기 때문에, 표면산화가 잘 생기지 않는 금속박막이나, 산화되더라도 여전히 도전성을 가지는 금속박막을 제 1의 금속박막에 이용하는 것이 바람직하고, 적어도 표면이 크롬, 티타늄, 탄탈 및 몰리브덴중의 어느 하나인 것이 바람직하다. 또, 제 2의 금속박막중 적어도 오믹콘택막과 제 2의 금속박막의 계면이 크롬, 티타늄, 탄탈 또는 몰리브덴으로 되는 것이, 오믹콘택막과의 양호한 콘택특성을 얻을 수 있기 때문에 바람직하다. 또, 제 2의 금속박막으로서, 다른 종류의 금속박막을 적층한 금속박막이나, 막두께방향으로 조성이 다른 금속박막을 사용하는 것도 가능하다.
다음에, 제 3의 포토리소공정에서 제 2의 금속박막을 박막트랜지스터의 소스전극7, 소스배선14, 드레인 전극15 및 제 2의 표시부 인출배선24의 형상으로 패터닝하고, 또한, 오믹콘택막 중에서 소스배선, 소스전극 및 드레인 전극으로부터 솟아 나온 부분을 에칭제거하여, 화소부의 TFT채널을 형성한다. 제 2의 금속막의 에칭은, 공지의 에쳔트(예를들면, 제 2의 금속박막이 크롬으로 된 경우에는 제 2초산 셀륨암모늄(cerium ammon) 및 초산이 혼합되어 이루어지는 수용액)을 이용하여 웨트에칭을 행한다. 또, 제 2의 금속막의 에칭에서는, 패턴엣지가 테이퍼형상이 되도록 에칭하면, 상층에 형성하는 도전성 박막으로 된 전극패턴의 단선을 방지할 수 있기 때문에 바람직하다. 오믹콘택막의 에칭은 공지된 가스(예를들면, SF6과 O2의 혼합가스 또는 CF4와 O2의 혼합가스)를 사용한 드라이에칭에 의해 행한다. 오믹콘택막의 에칭에서는, 적어도 오믹콘택막이 제거되어 하층의 반도체 능동막이 소실하지 않는 깊이로 에칭이 제어된다. 하층의 반도체 능동막은 되도록이면 두껍게 남기는 것이 이동도가 큰 TFT가 얻어지는 점에서 바람직하다.
다음에, 플라즈마 CVD법등에 의해, 패시베이션막이 되는 제 2의 절연막을 성막한다. 제 2의 절연막으로서는 SiNx막, SiOy막, SiOzNw 막이 이용된다. 제 2의 절연막의 막두께는 200 nm 정도이상 있으면 되고, 지나치게 두꺼운 경우에는 후술하는 콘택홀의 드라이에칭시에 감광성레지스트가 없어져 버린다고 하는 상태가 발생하기 때문에, 콘택홀을 드라이에치할 때의 레지스트와 제 2의 절연막의 선택성에 의해 막두께를 선택한다. 또, 지나치게 두꺼운 경우에는, 콘택홀상에 형성되는 도전성 박막에 의한 전극에 단차조각이 생기기 때문에, 도전성 박막의 스텝커버리지성에 의해 막두께의 상한이 정해진다. 또, 스텝커버리지성이란 표면에서의 미세한 단차부에서의 막의 피착상태의 양부(良否)를 말한다. 생산성, 도전성 박막의 스텝커버리지성, 레지스트와 제 2의 절연막에 콘택홀을 형성하기 위한 드라이에칭과의 조합의 선택성등의 점에서 막두께는 200nm에서 600nm 정도로 하는 것이 바람직하다.
다음에, 제 4의 포토리소공정에서 제 2의 절연막 및 제 1의 절연막을 패터닝하여 콘택홀을 형성한다. 형성하는 콘택홀은, 드레인 전극 표면에까지 관통하는 콘택홀인 화소콘택홀16, 제 1의 금속박막 표면에까지 관통하는 제 1의 콘택홀인 제 1의 TCP 단자콘택22 및, 제 2의 금속박막표면에까지 관통하는 제 2의 콘택홀인 제 2의 TCP부 단자콘택26이다. 제 2의 절연막 및 제 1의 절연막의 에칭은, 공지된 가스(예를들면, SF6과 O2의 혼합가스 또는 CF4과 O2의 혼합가스)를 사용한 드라이에칭에 의해 행한다. 또한, 이 공정에서 화소콘택홀16, 제 1의 TCP 단자콘택22, 제 2의 TCP 단자콘택26을 형성하는 것을 설명하였지만, 그 외에, 예를 들면 대향기판과 TFT 어레이 기판과의 사이를 도전성입자를 포함하는 수지를 사용하여 전기적으로 접속하기 위한, 트랜스퍼단자를 형성하는 부분(이하, 트랜스퍼단자부라 한다)의 콘택홀 등, TFT 어레이 기판을 제조하는 데에 필요한 각종의 콘택홀이 형성된다.
이 콘택홀의 에칭으로서는, 화소콘택홀16, 제 2의 TCP 단자콘택26으로는 제 2의 절연막을, 제 1의 TCP 단자콘택22으로는 제 2의 절연막과 제 1의 절연막이 에칭제거되기 때문에, 특히 화소콘택홀16, 제 2의 TCP 단자콘택26의 제 2의 금속박막표면은 드라이에칭의 플라즈마에 장시간 노출 된다. 금속박막표면이 드라이에칭의 플라즈마에 장시간 노출된 경우에, 플라즈마중에 금속박막을 에칭하거나 산화하거나 하는 플라즈마종류가 존재하면, 콘택홀에서의 상부 도전성 박막과의 전기저항이 커지지 때문에, 제 2의 금속박막의 재료종류와 드라이에칭에서의 가스종류를 선택할 필요가 있다. 제 2의 금속박막표면이 크롬으로 된 경우에는, CF4가스 및 O2가스, 또는 SF6가스 및 O2가스를 사용할 수가 있다. 또, 금속박막표면이 드라이에칭중의 플라즈마상태에 장시간 노출된 경우에는 가스종류의 중합(重合)반응에 의해 생성하는 퇴적물(이하, 데포물이라고 한다)이 부착하는 일이 있다. 이 경우에는 O2가스를 사용한 플라즈마에 의한 애싱에 의해서 데포물을 제거함에 의해, 콘택홀에서의 상부 도전성 박막과의 양호한 콘택특성이 얻어진다. 이상에서 설명한 에칭에서의 가스종류의 조건은, 제 1의 TCP 단자콘택22에 대해서도 정도의 차는 있지만 마찬가지로 적용된다. 또, 이들 콘택홀의 에칭을 할 때는 패턴엣지를 테이퍼형상으로 하기 때문에, 상층에 형성되는 도전성 박막으로 된 전극패턴의 콘택홀단차에서의 단선을 방지하는 점에서 바람직하다.
다음에, 스패터링법등의 방법으로 화소전극 및 TCP 접속전극이 되는 도전성 박막을 성막한다. 도전성 박막으로서는, 투과형의 전기광학소자에 의해 구성하는 경우에는, 투명도전막인 ITO(indium tin oxide), SnO2등을 사용할 수 있지만, 화학적 안정성면에서 ITO가 특히 바람직하다. 또, 반사형의 전기광학소자에 의해 구성하는 경우에는, 도전성 박막으로서는 시이트저항이 500Ω/□ 정도의 이하이고, 또, 액정재료와 반응하여 액정재료의 열화를 야기하지 않는 것이라면, 어떠한 것을 사용하더라도 상관없다. 도전성 박막의 막두께는 투과형의 전기광학소자에서는 50nm에서 200nm 정도로 하고, 반사형의 전기광학소자의 경우에는 50nm에서 500nm 정도로 할 수 있다. 투과형 전기광학 소자에서의 투명도전성 박막의 두께는 대향기판을 포함해서 빛이 투과할 때의 간섭에 의한 착색이 생기지 않도록 50nm에서 200nm 정도의 범위에서 선택한다.
다음에, 제 5의 포토리소공정에서 도전성 박막을 화소전극17, 제 1의 TCP 접속전극21 및 제 2의 TCP 접속전극의 형상으로 패터닝한다. 도전성 박막의 에칭은 사용하는 재료에 의해서 공지된 웨트에칭(예를들면, 도전성 박막이 ITO로 된 경우에는 염산 및 초산이 혼합되어 이루어지는 수용액) 등을 사용하여 행한다. 도전성 박막이 ITO인 경우, 공지된 가스(예를들면, CH4)를 사용하여 드라이에칭에 의해 에칭하는 것도 가능하다. 또, 이 공정에서 화소콘택홀16, 제 1의 TCP 단자콘택22 및 제 2의 TCP 단자콘택26을 형성하는 것을 설명하였다. 그 외에, 예를 들면, 트랜스퍼단자부(대향기판과 TFT 어레이 기판 사이를 도전성입자를 포함하는 수지를 사용하여 전기적으로 접속하는 부분)에, 도전성 박막으로 된 전극이 형성된다.
이상의 공정에 의해, 도 1, 도 2, 도 3 및 도 4에 나타낸 TFT 어레이 기판이 각각 포토리소공정을 포함하는 5공정에서 제조된다.
여기서, TFT 어레이 기판은 TCP 단자부에 전기적으로 프로빙하는 (프로브(prove)를 접속시켜 신호를 한다)것에 의해 표시화소의 TFT 특성을 검사하여, 소정의 특성이 얻어져 있지 않은 TFT 어레이 기판을 폐기한다. 이렇게 함으로써, 다음 공정의 효율화와 사용하는 재료의 절약이 가능하다. 이 때에 본 실시의 형태에서는, 제 1의 TCP 접속전극21, 제 2의 TCP 접속전극25을 가지고 있기 때문에, 도전성 박막으로서 ITO를 사용한 경우에는 종래의 기술로 신뢰성이 높은 프로빙이 가능하다.
이어서, 공지된 기술로 TFT 어레이 기판과 대향기판을 조합하여, TFT 어레이 기판과 대향기판의 사이에 액정을 봉입한 액정패널을 형성한다. 이하에 간단히 액정패널의 제법을 설명한다.
우선, 공지된 기술로 TFT어레이 기판과 대향기판의 표면에 액정의 배향제어막을 형성한다. 배향제어막으로서 예를들면 폴리이미드막을 사용할 수 있다. 예를 들면, 폴리이미드액을 도포하여 건조시켜 폴리이미드막을 형성한 후에, 그 표면을 천을 사용하여 러빙(rubbing)처리해서 배향제어막으로서 이용한다. 배향제어막의 두께는 배향제어막을 구성하는 1분자 상당의 극박막으로 100 nm 정도로 한다. 배향제어막의 두께가 큰 경우에는, TFT 어레이 기판의 화소전극과 대향기판의 공통전극의 사이에 인가되는 실효전압중에서, 액정층에 인가되는 실효전압이 작아지기 때문에, 프로세스상의 가능한 범위로 박막화하는 것이 바람직하다. 또, 배향제어막은 러빙등에 의해 액정의 다이렉터를 기판면내방향으로 배향할 뿐만 아니라, 소위 프리틸트(pretilt)각 (액정분자와 기판이 이루는 각)으로서, 기판에 대해서 3°에서 15°정도의 기울기를 가지고 배향하도록 형성된다. 프리틸트각은 지나치게 작으면 TFT 어레이 기판상의 화소전극 주위와 소스배선, 게이트 배선, 보조용량 배선 사이에 발생하는 전계에 의해서, 액정의 배향 즉, 다이렉터가 불연속으로 되어 있는 경계부 또는 불연속구조를 의미하는 디스크리네이션(disclination)을 따라 소위 도메인(배향상태의 분역)을 발생하는 일이 있다. 이 도메인이 빛의 투과부분에 발생한 경우에 콘트라스트의 저하등에 표시특성의 저하가 생김으로써, 사용하는 액정재료 종류마다 도메인이 발생하기 쉬움에 따라 적절한 각도로 제어된다. 이 프리틸트각의 제어는, 사용하는 배향제어막재료와 러빙등의 배향처리 강도등의 조건에 의해서 제어할 수 있다. 또, 프리틸트각이 큰 경우, 안정되게 배향을 제어하는 일이 어려워지는 경향이 있고, 전술한 범위, 즉 3°에서 15°정도로 제어하는 것이 바람직하다.
또한, 배향제어막은 표시신호에 의한 dVgd의 차에 의해서, TFT 어레이 기판과 대향기판의 공통전극간에 발생하는 DC전위에 의한 폴링이나 액정중의 불순물의 흡착이 잘 생기지 않는 재료로 하면, 표시의 인화가 발생하기 어려워지기 때문에 바람직하다. 이것들은, 공지된 기술로서 배향제어막을 박막화하거나, 배향제어막의 면방향의 저항을 저하시키는 것등에 의해 얻을 수 있다는 것이 알려져 있다. 또 배향제어막 재료의 기판에의 도포는, 전사, 스피너(spinner) (스핀(spin)을 사용하는 도포(스핀코트(spin coating)))등에 의해서 행할 수 있다.
다음에, TFT 어레이 기판 또는 대향기판중의 적어도 어느 한편의 기판상에, TFT 어레이 기판과 대향기판을 소정의 간격을 유지하여 맞붙이기 위해서 스페이서가 되는 재료를 살포한다. 스페이서의 재질은 TFT 어레이 기판과 대향기판을 소정의 간격으로 맞붙일 때에, 경도가 높거나 형상이 예각(銳角)이거나 하는 경우, TFT 어레이 기판상의 TFT나 배선에 손상을 주기 때문에, 이것들을 고려하여 선택된다. 스페이서에는 예를들면 폴리스티렌 입자, SiO2입자등을 사용할 수 있다. 또, 스페이서의 살포밀도에 대해서는, 살포밀도가 지나치게 높으면 스페이서 주위의 액정의 배향상태를 흩뜨리기 때문에 콘트라스트(contrast)의 저하가 생기거나, 저온으로 액정체적이 작아진 경우에 표시부에 기포를 발생시키는 일이 있다. 또한, 스페이서의 살포밀도가 지나치게 작으면, TFT 어레이 기판과 대향기판의 간격이, 표시부에서, 면내에서의 분포가 생기는 것에 의해 휘도얼룩짐이 발생한다. 이들 제약에 의해 사용하는 스페이서의 경도에 따라서 스페이서의 살포밀도가 선택된다. 스페이서의 살포는 휘발성용매(예를 들면, 에탄올)중에 스페이서를 분산시킨 용액을 살포하여 도포함으로써 행할 수 있다.
다음에, TFT 어레이 기판 또는 대향기판중의 어느 한편의 기판상에, 표시부의 주위에, 예를들면 에폭시수지로 된 실재(seal材)를 실형상으로 형성한다. 실재에도 전술한 스페이서를 균일하게 분산시켜 포함시키는 것으로, TFT 어레이 기판과 대향기판의 간격을 정밀하게 제어할 수 있다. 또, 실재중에 함유시키는 스페이서는, 기판면내에 살포되는 실재와는 다른 재료, 입경(粒徑)의 것을 사용하는 것도 가능하다. 또, TFT 어레이 기판과 대향기판 사이의 틈새에, 후술하는 진공주입법으로 액정을 주입하기 위해서 어느 하나의 기판상에 실재를 형성하지만, 형성하는 영역을 나타내는 형상패턴중에는 적어도 한 곳에 액정의 주입구가 되는 노치를 설치해 놓을 필요가 있다. 액정을 공지된 기술에서 진공주입법 이외의 방법으로 도입하는 경우에는 실형상의 노치는 불필요하다. 실형상을 형성하는데는 스크린인쇄나 시린지에 의한 묘화(描畵)(시린지로부터 실재를 토출하여, 실형상에 맞추어 그리는 방법)등을 사용할 수 있다.
다음에 TFT 어레이 기판 또는 대향기판중의 적어도 어느 한편의 기판상에, TFT 어레이 기판상에 형성된 트랜스퍼전극의 위치에 도전성을 가지는 트랜스퍼재료를 도포한다. 이 트랜스퍼전극은, 대향기판 공통전극에의 공통전극전위를 도입하는 전극단자이다. 트랜스퍼재료로는 예를들면 에폭시수지에 도전성입자를 분산시킨 재료를 사용할 수 있다. 트랜스퍼재료의 도포에는 스크린인쇄나 시린지에 의한 묘화등을 사용할 수 있다. 또, 트랜스퍼전극은 적어도 1개소는 필요하지만, 대형의 전기광학소자에서는 공통전극전위의 신호원에서 대향기판의 공통전극에 대한 임피던스를 작게 하는 것이 균일한 표시를 얻기 위해서 바람직하기 때문에, 표시부의 4 구석에 형성하거나 게이트측 인출배선 및 소스측 인출배선을 피하여, 표시부의 주위에 복수개 형성하는 것이 바람직하다.
다음에, TFT 어레이 기판과 대향기판을 맞붙인다. 맞붙일 때, 실재나 트랜스퍼재를 가압 및 가열하여 경화시키기 전에, 소정의 정밀도로 TFT 어레이 기판과 대향기판을 서로 포갠다. 다음에 포갠 양기판의 단면(端面)에 UV경화성의 수지를 도포하거나, 표시부이외에 시린지등으로 도포한 후에 소정의 정밀도로 TFT 어레이 기판과 대향기판을 포갠 후에 UV 경화재(硬化材)를 UV 조사 경화시키거나 해서, TFT 어레이 기판과 대향기판의 중첩에 대한 소정의 정밀도가 유지되도록 하는 것이 바람직하다. 이와 같이 처리된 후에, TFT 어레이 기판과 대향기판 사이를 가압한 상태로 실재나 트랜스퍼재를 가열에 의해 경화시킨다.
다음에, 포개진 TFT 어레이 기판과 대향기판중에서, 전기광학소자로서는 불필요한 부분을 절단하여 TCP의 접속단자부를 표면에 내놓거나, 액정의 주입구를 형성하거나 해서 공백셀로 한다.
다음에, 공백셀을 진공중에 도입하여, 공백셀내를 진공으로 한 후에 주입구를 액정에 담근 상태로 대기에 개방하여 액정을 공백셀내에 주입한다. 이 때에, 공백셀이 놓여진 분위기를 진공으로 하는 속도가 지나치게 빠르면, 공백셀내에 남은 공기에 의해 공백셀이 부풀어 커져서 실파괴가 생기는 일이 있기 때문에, 적절한 속도로 진공으로 하는 것이 바람직하다. 또, 주입구에 액정을 담근 후에 급속하게 공백셀이 놓여진 분위기를 대기에 개방한 경우, 공백셀에 대기압이 걸려 스페이서가 변형하거나, 스페이서에 의해서 기판면이 손상되거나 하는 일이 있기 때문에, 적절한 속도로 대기개방하는 것이 바람직하다.
다음에, 주입구에 에폭시수지나 UV경화수지등으로 된 봉지재를 도포하고, 이것을 경화시킴으로써 액정표시장치를 형성한다. 이 때에, 봉지재를 도포하기 전에 액정이 주입된 상태의 셀을 가압하여 TFT 어레이 기판과 대향기판 사이의 간격이 일정하게 되도록 하는 것도 가능하다.
다음에, 봉지된 셀의 상하에 소정의 각도로 편광축을 정하고 편광판을 붙인다. 이 소정의 각도는, 예를들면 TN을 사용하여 액정층에 커다란 실효전압을 인가하였을 때에 투과율이 작아지는 노멀리화이트모드(normally white mode)로 표시를 행하는 경우에는 상하 편광판의 편광축을 직교시키고, 또 각각의 편광축은 근접하는 기판상의 액정 다이렉터방향으로 평행 또는 직교시킨 각도이다. 특히, 시야각에 의한 표시특성변화를 작게 할 수 있기 때문에, 근접하는 기판상의 다이렉터에 편광축을 직교시킨 각도가 바람직하다.
또, 전기광학소자의 시야각 의존성을 개선할 수 있는 공지의 필름을 편광판에 적층하는 것, 또는 이러한 필름이 적층된 편광판을 사용할 수 있다. 액정으로서 TN형 액정을 사용하는 경우에는, 상하의 기판에서 액정의 다이렉터가 직교하도록 배향처리된 편광판의 편광축은, 근접하는 기판표면의 다이렉터방향에 병행 또는 직교하는 방향으로 한다. 콘트라스트가 높은 표시를 하기 위해서는, 액정에 전압이 인가된 상태로 빛이 투과하지 않도록, 상하의 편광축이 직교하는 배치로 하는 것이 바람직하다.
여기서, 액정표시패널은 TCP단자부에 전기적으로 프로빙하여 표시를 행함으로써 표시특성을 검사하여, 소정의 특성이 얻어져 있지 않은 액정패널을 폐기한다. 이렇게 함으로써 다음 공정의 효율화와 사용하는 재료의 절약이 가능하다.
또, 액정표시패널의 제조공정을, 물리적으로 가능한 범위에서 동일기판상에 복수의 표시소자를 형성한 상태로 행하는 것에 의해, 액정표시패널의 제조를 효율적으로 행할 수 있다. 또, 액정표시패널 표시특성의 검사는 편광판등을 붙이기 전에 행하는 것도 가능하다. 이 경우는, 검사시에 봉지된 셀의 상하에 편광판을 별도로 설치함으로써 검사가 실시가능하며, 소정의 특성이 얻어져 있지 않은 경우에는 다음 공정에는 흐르지 않도록 하여, 사용하는 편광판등의 절약이 가능하다. 또, 액정표시패널의 제조공정은 물리적으로 가능한 범위에서 전술한 공정의 순서를 바꾸는 것이 가능하다.
이어서, 액정패널의 TCP출력단자 접속부에 이방성도전막(ACF, anisotropic conductive film)을 사용하여 TCP를 접착한다. TCP의 드라이버출력단자의 구조는, ① 제 1의 금속박막에 제 1의 절연막과 제 2의 절연막과 도전성 박막이 적층되어 있고, 제 1의 금속박막과 도전성 박막은, 제 4의 포토리소공정에서 제 1의 절연막중과 제 2의 절연막중에 형성되고, 또 제l의 금속박막에까지 관통하는 콘택홀로 전기적으로 접속된 구조, ② 제 1의 절연막과 제 2의 금속박막과, 제 2의 절연막과 도전성 박막이 적층되어 있으며, 제 2의 금속박막과 도전성 박막은, 제 4의 포토리소공정에서 제 2의 절연막중에 형성되고, 또 제 2의 금속박막표면에까지 관통하는 콘택홀로 전기적으로 접속된 구조중의 어느 한 쪽임과 동시에, TCP의 드라이버출력 접속단자부의 콘택홀이 ACF로 덮여져 있다. ACF는 TCP를 TCP의 드라이버출력 접속단자에 접속하는 것이다. ACF로서는 열경화형 또는 열가소성형의 수지중에 도전성입자를 분산시킨 것이 사용된다. 이 때에, 도 3 및 도 4에 도시한 바와 같이, ACF는 제 1의 TCP단자 콘택22 및 제 2의 TCP 단자콘택26을 완전히 덮는 위치, 즉 제 1의 TCP접속범위23 및 제 2의 TCP 접속범위27에 배치된다. 이와 같이 함으로써, TCP 단자부의 콘택홀단차부를 ACF로 덮는 것에 의해, 단차부에서 도전성 박막에 크랙등이 발생한 경우에도 표시부 인출전극이 대기중의 습도에 노출되는 일이 없어지기 때문에, 습도에 의한 부식을 방지할 수 있다.
또, TCP 단자부의 제 1의 TCP접속전극21, 제 2의 TCP 접속전극25는 전기광학장치로서는 필수적인 것은 아니다. 검사가 불필요한 경우나 제 1의 금속박막표면, 제 2의 금속박막표면을 전기적으로 신뢰성이 높은 프로빙기술을 사용하여 검사하면, 제 1의 TCP 접속전극 및 제 2의 TCP 접속전극을 생략하는 것도 가능하다. 이 경우에는 제 1의 TCP 단자콘택22 및 제 2의 TCP 단자콘택26은 ACF를 배치하는 범위내에서 최대한으로 크게 함으로써, TCP와의 접속저항이 작아지고 또 대기노출이 되지 않기 때문에 바람직하다.
다음에, 공지의 기술에 의해서, 예를들면 ACF나 땜납에 의해서 TCP를 구동회로기판과 접속하고, 또한, 기타 필요한 제어회로기판, 외부신호와의 커넥터, 백라이트시스템, 광체(筐體)를 장치함으로써 전기광학소자가 제조된다.
본 실시의 형태에서는, 반도체 능동막 및 오믹콘택막13을 TFT부로부터 소스전극7 및 소스배선14의 하층에, 소스전극 및 소스배선14의 패턴보다도 크고 또 연속된 형상으로 형성하였다. 따라서 소스배선이 소스전극의 반도체 능동막 및 오믹콘택막 패턴주위의 단차를 표시영역내에서 넘을 수가 없고, 이 단차에서의 소스배선끝선이 없는 TFT 어레이 기판을 각각 포토리소공정을 포함하는 5공정으로 형성할 수 있다. 또, 반도체 능동막 및 오믹콘택막이 프로세스중의 이물질등에 의해서 화소전극과 소스배선 사이에 잔존한 경우에도, 화소전극과, 반도체 능동막 및 오믹콘택막은 제 2의 절연막으로 분리되어 있으며, 전기적으로는 접촉하지 않기 때문에 결함의 발생까지 이르지는 않는다.
또, TCP 단자부의 콘택홀을 ACF에서 완전히 덮음으로써 TCP 단자부의 내습성이 높은 전기광학소자를 제조하는 것이 가능하다. 또한, 본 실시의 형태에서는, 도전성 박막이 TFT 어레이 기판의 가장 표면에 형성되어 있기 때문에, 액정에 인가하기 위해서 필요한 신호전압의 진폭을 작게 할 수 있다. 이와 같이, 본 실시의 형태에서는, 결함이 적고 신뢰성이 높은 전기광학소자를, 공정수가 적은 TFT 어레이프로세스로 제조하는 것이 가능하다. 또한, 본 실시의 형태에서는, TFT부의 소스전극은 소스배선과 게이트 배선의 교차부이외에서 인출되고 있다. 따라서, 표시화소의 TFT에 결함이 발생한 경우에, 그 도중, 즉 소스배선에 의해 인출된 소스전극의 게이트 배선상에 이르는 가까운 위치를 레이저조사에 의해 절단하여, 표시화소의 TFT부의 결함에 의한 다른 표시화소에의 영향을 없앨 수 있다. 또, 본 실시의 형태에서는 보조용량 전극을 화소전극의 주위에 배치하였기 때문에, 대향기판에 형성되는 표시전극주위의 차광부분을 작게 할 수 있고, 개구율이 큰 전기광학소자를 제작하는 것이 가능하다. 또, 각 전극패턴의 형성에서 전극패턴의 코너부는 90°이상의 둔각으로 하는 것이, 프로세스중의 정전기에 의한 파괴를 방지하기 위해 바람직하다.
(실시의 형태 2)
도 5는, 본 발명의 실시의 형태 2에 관계되는 전기광학소자의 제법에 의해서 제작되는 표시화소의 평면설명도이다. 도 5에서, 207은 소스전극, 211은 게이트 배선, 212는 보조용량 배선, 213은 반도체 능동막 및 오믹콘택막, 214는 소스배선, 215는 드레인 전극, 216은 화소콘택홀, 217은 화소전극이다. 표시화소 주요단면의 구조는 도 1과 마찬가지이다. 또한, 표시영역의 외측에 설치된다, 게이트 배선, 소스배선, 보조용량 배선 및 대향기판상의 공통전극에 입력하는 신호전위원과, 게이트 배선, 소스배선, 보조용량 배선 및 공통전극을 접속하기 위한 TCP 단자부의 단면구조는 도 3 및 도 4에 나타낸 구조와 마찬가지다.
본 실시의 형태에 관계되는 표시화소에서는 TFT부의 소스전극이, 소스배선과 게이트 배선의 교차부에서 게이트 배선상에서 인출되도록 소스배선의 인출을 변경한 이외의 점 및 표시화소의 제법은 실시의 형태 1관 마찬가지이다. 본 실시의 형태에서는 상술한 바와 같이 TFT부의 소스전극이, 소스배선과 게이트 배선의 교차부에서 게이트 배선상에서 인출되고 있기 때문에, 게이트 배선끝을 넘는 회수를 실시의 형태 1의 경우보다도 각 화소에서 1회 적게 할 수 있다. 이 때문에, 본 실시의 형태에서는, 게이트 배선끝의 단차에 의한 게이트 배선과 소스전극의 단락을 없앨 수 있다. 또한, 본 실시의 형태에서는, TFT부의 소스전극의 루팅에 필요한 면적을 최소로 할 수 있기 때문에, 개구율이 큰 전기광학소자가 제조가능하다.
(실시의 형태 3)
도 6은 본 발명의 실시의 형태 3에 관계되는 전기광학소자의 제법에 의해서 제작되는 표시화소의 평면설명도이다. 도 6에서, 307은 소스전극, 311은 게이트 배선, 312는 보조용량 배선이고, 313은 반도체 능동막 및 오믹콘택막, 314는 소스배선, 315는 드레인 전극, 316은 화소콘택홀, 317은 화소전극이다. 표시화소의 주요단면의 구조는 도 1과 마찬가지이다. 또 TCP 단자부는, 게이트 배선과 소스배선과 보조용량 배선과 대향기판상의 공통전극에 입력하는 신호전위원을 접속하기 위해 표시영역의 외측에 설치되어 있다. TCP 단자부의 단면구조는 도 3 및 도 4에 나타낸 구조와 마찬가지다.
본 실시의 형태에 관계되는 표시화소에서는, 표시전극에 대한 소스배선 및 TFT의 상대적인 위치관계를 변경한 이외의 점 및 표시화소의 제법은 실시의 형태 1과 마찬가지지만, 본 실시의 형태에서는 표시전극에 대한 소스배선 및 TFT의 상대적인 위치관계를 변경하였다. 이에 따라, 화소전극전위와 소스배선전위, 게이트 배선전위, 보조용량 배선전위 사이의 전위차에 의해서 발생하는 전계의 방향을 바꿀 수 있기 때문에, 화소전극의 주위에 발생하는 도메인의 발생상태를 바꿀 수 있다. 예를 들면, 소스전극으로부터 화소전극에 이르는 전계는, 실시의 형태 1에서는 화소의 좌측상부에서 우측하부 방향인데 대하여, 화소의 우측상부에서 좌측하부 방향이 된다. 따라서, 이용하는 액정재료나 배향제어막, 구동전압, 구동파형에 의해서 실시의 형태 1의 경우보다도 대향기판에 배치되는 차광부를 작게 할 수 있기 때문에, 개구율이 높은 전기광학소자를 제조할 수가 있다.
(실시의 형태 4)
도 7은, 본 발명의 실시의 형태 4에 관계되는 전기광학소자의 제법에 의해서 제작되는 표시화소의 평면설명도이다. 도 7에서, 407은 소스전극, 411은 게이트 배선, 412는 보조용량 배선, 413은 반도체 능동막 및 오믹콘택막이며, 414는 소스배선, 415는 드레인 전극, 416은 화소콘택홀이며, 417은 화소전극이다. 표시화소 주요단면의 구조는 도 1과 마찬가지이다. 또 표시영역의 외측에 설치되는 게이트 배선과 소스배선과 보조용량 배선과 대향기판의 공통전극에 입력하는 신호전위원을 접속하기 위한 TCP 단자부의 단면의 구조는 도 3 및 도 4에 나타낸 구조와 마찬가지이다.
본 실시의 형태에 관계되는 표시화소에서는, 표시전극에 대한 소스배선 및 TFT의 상대적인 위치관계를 변경한 이외의 점 및 표시화소의 제법은 실시의 형태 1과 마찬가지지만, 본 실시의 형태에서는 표시전극에 대한 소스배선 및 TFT의 상대적인 위치관계를 변경하였다. 이에 따라, 화소전극전위와 소스배선전위, 게이트 배선전위, 보조용량 배선전위 사이의 전위차에 의해서 발생하는 전계의 방향을 바꿀 수 있기 때문에, 화소전극의 주위에 발생하는 도메인의 발생상태를 바꿀 수 있다. 예를 들면, 소스전극으로부터 화소전극에 이르는 전계는, 실시의 형태 1에서는 화소의 좌측상부에서 우측하부 방향인데 대하여, 화소의 좌측하부에서 우측상부 방향이 된다. 따라서, 이용하는 액정재료나 배향제어막, 구동전압, 구동파형에 의해서 실시의 형태 1의 경우보다도 대향기판에 배치되는 차광부를 작게 할 수 있기 때문에, 개구율이 높은 전기광학소자를 제조할 수가 있다.
(실시의 형태 5)
도 8은, 본 발명의 실시의 형태 5에 관계되는 전기광학소자의 제법에 의해서 제작되는 표시화소의 평면설명도이다. 도 8에서, 507은 소스전극, 511은 게이트 배선, 512는 보조용량 배선, 513은 반도체 능동막 및 오믹콘택막이며, 514는 소스배선, 515는 드레드레인 전극, 516은 화소콘택홀, 517은 화소전극이다. 표시화소 주요단면의 구조는 도 1과 마찬가지이다. 또 표시영역의 외측에 설치되는 게이트 배선과 소스배선과 보조용량 배선 및 , 대향기판의 공통전극에 입력하는 신호전위원과 게이트 배선, 소스배선, 보조용량 배선을 접속하기 위한 TCP 단자부의 단면의 구조는 도 3 및 도 4에 나타낸 구조와 마찬가지이다.
본 실시의 형태에 관계되는 표시화소에서는, 표시전극에 대한 소스배선 및 TFT의 상대적인 위치관계를 변경한 이외의 점 및 표시화소의 제법은 실시의 형태 1과 마찬가지지만, 본 실시의 형태에서는 표시전극에 대한 소스배선 및 TFT의 상대적인 위치관계를 변경하였다. 이에 따라, 화소전극전위와 소스배선전위, 게이트 배선전위 및 보조용량 배선전위 사이의 전위차에 의해서 발생하는 전계의 방향을 바꿀 수 있기 때문에, 화소전극의 주위에 발생하는 도메인의 발생상태를 바꿀 수 있다. 예를 들면, 소스전극으로부터 화소전극에 이르는 전계는, 실시의 형태 1에서는 화소의 좌측상부에서 우측하부 방향인데 대하여, 화소의 우측하부에서 좌측상부 방향이 된다. 따라서, 이용하는 액정재료나 배향제어막, 구동전압, 구동파형에 의해서 실시의 형태 1의 경우보다도 대향기판에 배치되는 차광부를 작게 할 수 있기 때문에, 개구율이 높은 전기광학소자를 제조할 수가 있다.
(실시의 형태 6)
도 9 및 도 10은, 본 발명의 실시의 형태 6에 관계되는 전기광학소자의 제법에 의해서 제작되는 표시화소의 주요부의 단면설명도 및 평면설명도이다. 도 9 및 도 10에서, 601은 게이트 전극, 602는 보조용량 전극, 603은 게이트 절연막이며, 604는 반도체 능동막, 605는 오믹콘택막, 607은 소스전극, 608은 패시베이션막이며, 610는 보조용량 , 612는 보조용량 배선, 613은 반도체 능동막 및 오믹콘택막이며, 614는 소스배선, 615는 드레인 전극, 616은 화소콘택홀, 617은 화소전극이다. 또 표시영역의 외측에 설치되는 게이트 배선과 소스배선과 보조용량 배선과 대향기판의 공통전극에 입력하는 신호전위원과 게이트 배선, 소스배선, 보조용량 배선 및 공통전극을 접속하기 위한 TCP 단자부의 단면은 도 3 및 도 4에 나타낸 구조와 마찬가지이다. 본 실시의 형태에 관계되는 표시화소의 구성의 특징은, 보조용량 배선의 위치를 변경한 것이다. 즉 보조용량 배선의 위치를 게이트 배선과 전단(前段)의 게이트 배선(또는 후단의 게이트 배선)의 중간의 위치로 변경하고, 보조용량 전극을, 보조용량 배선의 양측으로 분기되도록 변경한 것이다. 이와 같이 보조용량 전극 및 보조용량 배선의 위치를 변경한 이외의 점은 실시의 형태 2와 같은 구조이다. 또한, 본 실시의 형태에 관계되는 표시화소의 제법은 실시의 형태 1의 경우와 마찬가지지만, 본 실시의 형태에서는 TFT부의 소스전극은, 소스배선과 게이트 배선의 교차부로부터 게이트 배선상에서 인출되고 있기 때문에, 게이트 배선끝을 넘는 회수를 실시의 형태 1의 경우보다도 각 화소에서 1회 적게 할 수 있다. 이 때문에 본 실시의 형태에서는, 게이트 배선끝의 단차에 의한 소스전극과의 단락을 없앨 수 있다. 또, 본 실시의 형태에서는 본 발명의 보조용량 배선을 사용하는 경우에 유일하게 존재하는 동일층내의 다른 배선의 부설이 되는 게이트 배선과 보조용량 배선(게이트 배선과 평행한 부분) 사이의 배선간거리를 넓게 할 수 있기 때문에, 패터닝의 불량에 의한 게이트 배선 및 보조용량 배선 사이의 단락을 적게 할 수 있다.
(실시의 형태 7)
도 11 및 도 12는, 본 발명의 실시의 형태 7에 관계되는 전기광학소자의 제법에 의해서 제작되는 표시화소 주요부의 단면설명도 및 평면설명도이다. 도 11 및 도 12에서, 701은 게이트 전극, 702는 보조용량 전극, 703은 게이트 절연막이며, 704는 반도체 능동막, 705는 오믹콘택막, 707은 소스전극, 708은 패시베이션막이며, 710은 보조용량, 712는 보조용량 배선, 713은 반도체 능동막 및 오믹콘택막이며, 714는 소스배선, 715는 드레인 전극, 716은 화소콘택홀, 717은 화소전극, 718은 인접하는 게이트 배선이다. 또한 표시화소의 외측에 설치되는 게이트 배선과 소스배선과 보조용량 배선과 대향기판의 공통전극에 입력하는 신호전위원을 접속하기 위한 TCP 단자부의 단면은, 도 3 및 도 4에 나타낸 구조와 마찬가지이다.
본 실시의 형태에 관계되는 표시화소의 특징은, 보조용량 배선을 전단의 게이트 배선의 일부로 구성한 것이다. 즉, 예를 들면 도 12에 나타낸 화소전극717에 관계되는 박막트랜지스터를 주사선택하는 게이트 배선711보다도 1주사기간 전에 주사선택되는 게이트 배선(인접하는 게이트 배선718)의 일부를 겸용하는 형태로 해서 보조용량 전극을 설치하여, 보조용량 전극 및 보조용량 배선으로서 구성한 것이다. 이와 같이 보조용량 배선을 전단의 게이트 배선의 일부에서 구성한 이외의 점은 실시의 형태 1과 같은 구성이다. 또, 본 실시의 형태에 관계되는 표시화소의 제법은 실시의 형태 1과 마찬가지지만, 인접하는 게이트 배선과 화소전극 사이에서 보조용량을 형성했기 때문에, 새로 보조용량 배선을 설치할 필요가 없고, 게이트 배선과 보조용량 배선 사이의 단락이 없으며, 개구율이 높은 전기광학소자의 제조가 가능하다.
(실시의 형태 8)
도 11은, 본 발명의 실시의 형태 8에 관계되는 전기광학소자의 제법에 의해서 제작되는 표시화소의 평면설명도이다. 도 11에서, 807은 소스전극, 811은 게이트 배선, 813은 반도체 능동막 및 오믹콘택막이며, 814는 소스배선, 815는 드레인 전극, 816은 화소콘택홀, 817은 화소전극, 818은 인접하는 게이트 배선이다. 또, 표시화소 주요단면의 구조는 도 11에 나타낸 구조와 마찬가지이다. 또한, 표시영역의 외측에 설치되는 게이트 배선, 소스배선, 보조용량 배선 및 대향기판의 공통전극에 입력하는 신호전위원과, 게이트 배선, 소스배선, 보조용량 배선 및 공통전극을 접속하기 위한 TCP 단자부의 단면은 도 3 및 도 4에 나타낸 구조와 마찬가지이다.
본 실시의 형태에 관계되는 표시화소에서는, TFT부의 소스전극이 소스배선과 게이트 배선 교차부에서, 게이트 배선상에서 인출되도록 소스전극의 인출방법을 변경한 이외의 점 및 , 표시화소의 제법은 실시의 형태 1과 마찬가지지만, 상술한 바와 같이, TFT부의 소스전극이, 소스배선과 게이트 배선의 교차부로부터 게이트 배선상에서 인출되고 있기 때문에, 게이트 배선끝을 넘는 회수를 실시의 형태 1의 경우보다도 각 화소로 1회 적게 할 수 있다. 이 때문에, 본 실시의 형태에서는 게이트 배선끝의 단차에 의한 소스전극과의 단락을 없앨 수 있다. 또 본 실시의 형태에서는, 보조용량을 인접하는 게이트 배선 및 화소전극의 사이에 형성했기 때문에, 새로 보조용량 배선을 설치할 필요가 없고, 또 게이트 배선과 보조용량 배선 사이의 단락이 없으며, 개구율이 높은 전기광학소자를 제조할 수 있다.
(실시의 형태 9)
도 14 및 도 15는, 본 발명의 실시의 형태 9에 관계되는 전기광학소자의 제법에 의해서 제작되는 TFT어레이 기판 표시영역의 주변배선을 나타내는 평면설명도 및 본 실시의 형태에서 사용되는 각 예비배선간 접속부의 단면설명도이다. 도 14 및 도 15에서, 28은 게이트측 인출배선, 29는 보조용량 배선, 30은 소스측 인출배선, 31은 소스배선, 32는 게이트측 예비배선, 33은 반게이트측 예비배선, 34는 소스측 예비배선, 35는 반(反)소스측 예비배선, 36은 콘택홀이며, 37 및 44는 도전성 박막, 38은 보조용량전원공급배선, 39는 실, 40은 제 1의 예비배선, 41은 제 2의 예비배선, 42는 콘택홀이다. 또, D는 표시화소어레이부, G는 게이트측 TCP접속부, S는 소스측 TCP접속부, 그 밖의 부호는 도 1에 나타낸 부호와 공통이다. 또, 제 1의 예비배선은 제 1의 금속박막으로 형성된 예비배선, 제 2의 예비배선은 제 2의 금속박막으로 형성된 예비배선이다. 본 실시의 형태에서는, 제 1의 금속박막이 패터닝되고 소스측 예비배선34이 소스측 인출배선30과 교차하여 형성되며, 마찬가지로 제 1의 금속박막이 패터닝되고, 반소스측 예비배선35이 표시영역의 소스측 인출배선30이 형성되는 쪽과 반대쪽에 연재되어 이루어지는 소스배선과 교차하여 형성되어 있다. 또 마찬가지로, 제 2의 금속배선이 반도체 능동막과 오믹콘택막이 합쳐서 패터닝되어 이루어지는 적층구조의 게이트측 예비배선32이 게이트측 인출배선28과 교차하여 형성되고, 또한 표시영역의 게이트측 인출배선28이 형성된측과 반대측에 제 2의 금속박막과 반도체 능동막 및 오믹콘택막이 패터닝되어 이루어지는 적층구조의 반게이트측 예비배선33이 형성되어 있다. 또, 게이트측 예비배선32, 소스측 예비배선34, 반게이트측 예비배선 및 반소스측 예비배선35은, 서로 각각의 일부분끼리가 교차하는 교차부를 가지고 있다. 각각의 교차부의 근방에, 제 1의 금속박막표면에까지 관통하는 제 1의 콘택홀43과, 제 2의 금속박막에까지 관통하는 제 2의 콘택홀42이, 제 1의 절연막 및 제 2의 절연막이 패터닝되어 형성되고, 또한, 제 1의 콘택홀 및 제 2의 콘택홀을 전기적으로 접속하도록 도전성 박막37이 형성되어 있다.
본 실시의 형태에 관계되는 표시화소의 제법은 실시의 형태 1과 마찬가지지만, 본 실시의 형태에서는 표시부의 주위에 예비배선을 형성하였다. 따라서, 소스배선의 단선(소스단선)이 발생한 경우에, 소스측 TCP접속부에서 보아서 소스단선부보다도 앞에 있는 소스배선에 예비배선을 통해 신호를 공급할 수 있는 것에 의해, 소스단선에 의한 선의 결함을 수정할 수 있다.
본 실시의 형태에서는, 제 1의 포토리소공정에서 제 1의 금속박막을 패터닝하여 소스측 예비배선 및 반소스측 예비배선을 형성한다. 다음에, 제 2의 포토리소공정에서, 소스측 예비배선34과 게이트측 예비배선32의 중복부, 소스측 예비배선34과 반게이트측 예비배선33과의 중복부, 반소스측 예비배선34과 게이트측 예비배선32의 중복부, 및 반소스측 예비배선34과 반게이트측 예비배선33의 중복부에, 각각 도 15에 표시된 바와 같이 반도체 능동막4 및 오믹콘택막5을 형성한다.
이 때, 반도체 능동막 및 오믹콘택막은, 나중에 형성되는 게이트측 예비배선32이 형성되는 하층에 게이트측 예비배선32보다도 큰 패턴이 형성되고, 마찬가지로 반게이트측 예비배선33이 형성되는 하층에, 반게이트측 예비배선33의 패턴보다도 큰 패턴에 의해서 형성된다. 제 3의 포토리소공정에서 제 2의 금속박막을 패터닝하여 게이트측 예비배선32 및 반게이트측 예비배선33을 형성한다. 제 4의 포토리소공정에서 제 1의 절연막 및 제 2의 절연막을 패터닝하고, 제 1의 콘택홀42 및 제 2의 콘택홀43을 형성한다. 제 5의 포토리소공정에서 도전성 박막을 패터닝하여 도전성 박막44을 형성한다. 이와 같이 하여, 표시부의 주위에 예비배선이 형성된다.
이 후의 각종 검사에 의해서 소스단선이 발견된 경우, 소스측 인출배선30과 소스측 예비배선34의 교차부 및 , 소스배선31과 반소스측 예비배선35의 교차부를 레이저조사에 의해서 전기적으로 접속함으로써 소스단선을 수정할 수 있다. 또한, 예비배선의 위치는 표시부의 주위에 형성하는 실(seal)내로 하는 것이 신뢰성을 위해 바람직하다. 그 이유는, 예비배선이 대기나 액정에 노출되는 일이 없기 때문이다. 또한, 소스측 예비배선34과 반소스측 예비배선35과의 교차부, 게이트측 예비배선32과 반게이트측 예비배선33의 교차부에서는 형성하는 콘택홀을 작게 하는 것이 필요하게 되는 일이 많다. 이 콘택저항이 높아진 경우는, 도 15에 도시한 바와 같이 소스측 인출배선30과 소스측 예비배선34의 교차부 및 소스배선31과 반소스측 예비배선35과의 교차부를 같은 적층구조로 할 수 있다. 즉, 아래에서부터 순차로, 제 1의 금속박막, 게이트 절연막, 반도체 능동막, 오믹콘택막 및 패시베이션-막이 적층된 구조로 한다. 이러한 구조에 의해, 소스측 인출배선30과 소스측 예비배선34의 교차부에 대한 레이저조사접속을, 소스배선31과 반소스측 예비배선35의 교차부에 대한 레이저조사접속과 동조건으로 행할 수 있다. 또한, 소스측 예비배선34과 반소스측 예비배선35는 각각, 표시부의 좌우로 전기적으로 분리하여 형성할 수 있다. 또, 예비배선은 복수개 형성할 수 있다.
이상으로 설명한 바와 같이, 청구항1 기재의 발명에 의하면 각각 포토리소공정을 포함하는 5공정에서 TFT 어레이 기판이 제조가능하며, 소스배선 및 소스전극이 표시부내에서 반도체 능동막 및 오믹콘택막의 단차를 극복하는 일이 없기 때문에, 반도체 능동막 및 오믹콘택막의 단차에 기인하는 소스배선 및 소스전극의 단선을 없앨 수 있다. 또한, 이와 같이 화소전극의 주변부근에 반도체 능동막 및 오믹콘택막을 남긴 형상임에도 불구하고, 화소전극과 반도체 능동막, 오믹콘택막 및 소스배선이 제 2의 절연막으로 분리된 구조로 함으로써, 반도체 능동막 및 오믹콘택막, 소스배선의 패턴불량에 의한 소스배선과 화소전극간의 단순한 단락이나, 광조사하에서 반도체 능동막이 저저항화된 경우의 단락의 발생을 없앨 수 있다. 또, 통상은 반도체 능동막 및 오믹콘택막이 TFT부에서 소스배선아래까지 연재된 경우에는, 광조사에서의 반도체 능동막의 저저항화에 의해 TFT 오프전류의 증가가 생긴다고 생각된다. 본 발명의 발명자가 실험적인 확인을 행한 바, a-Si막의 막두께가 적어도 100nm 이상인 경우에서는 오프전류의 증가는 표시에 영향을 줄 정도로 크지는 않은 것이 확인되었다. 이 광조사에서의 오프전류를 작게 하기 위해서는, a-Si막의 소스전극, 드레인 전극측의 저항이 커지도록 데포레이트(deposition rate)를 크게 하는 것도 유효하다. 또한, 실시의 형태1, 3, 4 또는 5와 같이 화소전극과 소스배선, 게이트 배선, 보조용량 배선, TFT부의 상대적 위치관계를 바꿈으로써, 액정, 배향제어막, 구동전압, 구동파형에 관한 조건을 완화하면서, 개구율이 높은 전기광학소자를 제조할 수 있다.
청구항 2기재의 발명에 의하면, 또한, 실시의 형태1, 2, 3,4, 5 또는 7과 같이 소스배선으로부터 TFT부에의 소스전극의 인출을 게이트 배선과 소스배선의 교차부와 다른 부분에 형성함으로써, 화소부에 결함이 발생한 경우에 레이저조사에 의해 절단하기 때문에, 다른 화소에의 영향을 없앨 수 있다.
청구항 3기재의 발명에 의하면, 또한, 실시의 형태2, 6 또는 8과 같이 소스배선으로부터 TFT부에의 소스전극의 서랍을 게이트 배선과 소스배선의 교차부에서 게이트 배선상에 인출하여 형성함으로써, 소스전극의 게이트 배선단부를 극복하는 일이 없게 되어, 게이트 배선 단부에서의 게이트 배선과 소스전극간의 단락을 없게 할 수 있다.
청구항 4기재의 발명에 의하면, 또한 실시의 형태 1, 2, 3, 4, 5, 6, 7 또는 8과 같이 보조용량은 제 1의 절연막과 제 2의 절연막으로 형성되기 때문에, 어느 한쪽의 막에 핀홀이 발생하였다고 해도, 화소전극과 보조용량 전극의 단락이 발생하지 않은 전기광학소자가 제조가능하다.
청구항 5기재의 발명에 의하면, 또한, 실시의 형태1, 2, 3, 4, 5 또는 6과 같이 전용의 보조용량 배선을 사용하기 때문에, 보조용량 배선에 입력된 신호의 왜곡을 작게할 수 있고, 표시품위가 높은 전기광학소자가 제조가능하다.
청구항 6기재의 발명에 의하면, 또한, 실시의 형태 7 또는 8과 같이 전용의 보조용량 배선을 필요로 하지 않기 때문에, 개구율이 높은 전기광학소자가 제조가능하다. 이 경우, 게이트 배선을 통해 입력되는 비선택기간 동안의 신호의 왜곡을 작게 하기 위해서는 배선저항을 작게한다, 신호원의 출력임피던스를 작게 하는 등에 의해 표시품위가 높은 전기광학소자가 제조가능하다.
청구항 7기재의 발명에 의하면, 또한, 게이트 배선 및 소스배선은 층간의 콘택이 불필요하고, TCP의 출력단자 접속부까지 연속패턴으로 형성할 수 있기 때문에, TCP출력단자로부터 TFT부까지의 전기저항을 작게 할 수 있음과 동시에, 신뢰성이 높은 구조가 얻어진다.
청구항 8기재의 발명에 의하면, TCP의 출력단자접속부에 형성된 콘택홀이 ACF에 의해서 완전히 덮어지기 때문에, 습도에 대한 신뢰성이 높은 전기광학소자가 제조가능하다.
청구항 9기재의 발명에 의하면, 각각 포토리소공정을 포함하는 5공정에서 표시부의 주위에 예비배선도 형성할 수 있고, 소스단선이 발생한 경우의 수복이 가능해진다.
Claims (9)
- 박막트랜지스터가 전기적으로 접속된 화소전극을 가지는 표시화소가 제 1의 절연성 기판상에 어레이형으로 형성되고, 또 각 상기 박막트랜지스터를 선순차적으로 주사선택하는 게이트 배선과 화소전극에 기록하는 신호전위를 주는 소스배선이 직교상태에서 매트릭스형으로 형성되어 이루어지는 TFT 어레이 기판과, 제 2의 절연성 기판상에 칼라필터 및 공통전극이 형성되어 이루어지는 대향기판과의 사이에 액정층이 협지되어 상기 TFT 어레이 기판과 대향기판이 맞붙여져 있고, 또, 상기 TFT 어레이 기판의 상측과 상기 대향기판의 하측에 각각 편광판이 설치되어 이루어지는 전기광학소자의 제법에 있어서,(a) 상기 제 1의 절연성 기판상에 제 1의 금속박막을 성막한 후에, 제 1회째의 포토리소그래피 프로세스로 상기 제 1의 금속박막을 패터닝하여 상기 게이트 배선 및 상기 박막트랜지스터의 게이트 전극을 형성하는 공정과,(b) 제 1의 절연막과 반도체 능동막과 오믹콘택막을 성막한 후에, 제 2회째의 포토리소그래피 프로세스로 상기 반도체 능동막과 상기 오믹콘택막을, 상기 소스배선 및 상기 박막트랜지스터가 형성되는 부분보다 크고 또 연속된 형상으로 드라이에칭에 의해 패터닝하는 공정과,(c) 제 2의 금속박막을 성막한 후에, 제 3회째의 포토리소그래피 프로세스로 상기 제 2의 금속박막을 패터닝하고, 상기 소스배선 및 상기 박막트랜지스터의 소스전극 및 드레인 전극을 형성하며, 또한, 상기 소스배선, 상기 소스전극 및 상기 드레인 전극으로부터 솟아 나온 부분의 상기 오믹콘택막을 드라이에칭에 의해 에칭제거하는 공정과,(d) 제 2의 절연막을 성막한후에 제 4회째의 포토리소그래피 프로세스로 상기 제 2의 절연막 및 상기 제 1의 절연막을 패터닝하여, 적어도, 상기 드레인 전극 표면에까지 관통하는 화소콘택홀과 상기 제 1의 금속박막 표면에까지 관통하는 제 1의 콘택홀과, 상기 제 2의 금속박막표면에까지 관통하는 제 2의 콘택홀을 형성하는 공정과,(e) 도전성 박막을 성막한 후에 제 5회째의 포토리소그래피 프로세스로 상기 도전성 박막을 패터닝하여 화소전극을 형성하는 공정을 적어도 포함하는 것을 특징으로 하는 전기광학소자의 제법.
- 제 1 항에 있어서,상기 소스전극이 소스배선의 상기 게이트 배선과 소스배선의 교차부 이외의 부분으로부터 게이트 배선상에 연재되어 형성되는 것을 특징으로 하는 전기광학소자의 제법.
- 제 1 항에 있어서,상기 소스전극이 소스배선의 상기 게이트 배선과 소스배선과의 교차부에서, 게이트 배선상에 연재되어 형성되는 것을 특징으로 하는 전기광학소자의 제법.
- 제 2 항 또는 제 3 항에 있어서,상기 표시전극의 각각은, 상기 화소전극과 상기 공통전극의 사이에 액정층을 통해 형성되는 용량과 병렬로, 한 편의 전극과 다른 편의 전극 사이에 유전체를 통해 형성되는 보조용량이 설치되고, 해당 한편의 전극이 상기 화소전극, 해당 유전체가 제 1의 절연막 및 제 2의 절연막으로 된 적층막인 것을 특징으로 하는 전기광학소자의 제법.
- 제 4 항에 있어서,상기 다른 쪽의 전극이, 상기 제 1의 금속막으로 된 보조용량 전극 및 보조용량 배선, 또, 상기 보조용량 전극 및 상기 보조용량 배선을 상기 게이트 전극 및 상기 게이트 배선과 동시에 형성하는 것을 특징으로 하는 전기광학소자의 제법.
- 제 4 항에 있어서,상기 다른 쪽의 전극이, 상기 게이트 배선중 상기 한쪽의 전극인 화소전극에 접속된 박막트랜지스터를 주사선택하는 게이트 배선보다도 1주사 기간전에 주사선택되는 게이트 배선의 일부인 것을 특징으로 하는 전기광학소자의 제법.
- 제 5 항 또는 제 6 항에 있어서,상기 표시화소가 어레이형으로 형성된 표시영역의 외측에 표시부 인출배선이 형성되고, 상기 표시부 인출배선이 게이트측 인출배선 및 소스측 인출배선으로 이루어지며, 상기 게이트측 인출전극이 상기 게이트 배선에 신호전위를 입력하기 위해서 설치되는 드라이버 IC를 탑재한 TCP의 드라이버 출력접속단자와, 상기 게이트 배선을 접속하여 상기 소스측 인출 전극이 상기 소스배선에 신호전위를 입력하기 위해서 설치되는 드라이버 IC를 탑재한 TCP로 된 드라이버출력 접속단자와, 상기 소스배선을 접속하여 상기 게이트측 인출전극을 제 1의 금속박막으로 패터닝하고, 상기 게이트 배선으로부터 연속한 형상으로 형성하며, 또, 상기 소스측 인출전극을, 제 2의 금속박막을 패터닝하여 상기 소스배선으로부터 연속된 형상으로 형성하는 것을 특징으로 하는 전기광학소자의 제법.
- 제 7 항에 있어서,(a) 상기 게이트측 인출배선에 접속된 드라이버출력 접속단자의 구조가, 상기 제 1의 금속박막상에 상기 제 1의 절연막과 상기 제 2의 절연막과 상기 도전성 박막이 적층되고, 상기 제 1의 금속박막 및 상기 도전성 박막이 상기 제 1의 콘택홀로 전기적으로 접속된 구조이며, 또, 상기 제 1의 콘택홀이, 상기 TCP를 상기 게이트 배선측의 드라이버출력 접속단자에 접속하는 이방성도전막으로 덮어져서 이루어지며, (b) 상기 소스측 인출배선에 접속된 드라이버출력 접속단자의 구조가, 상기 제 1의 절연막과 상기 제 2의 금속박막과 상기 제 2의 절연막과 상기 도전성 박막이 적층되고, 상기 제 2의 금속박막 및 상기 도전성 박막이, 상기 제 2의 콘택홀에서 전기적으로 접속된 구조이며, 또, 상기 제 2의 콘택홀이, 상기 이방성도전막으로 덮여져서 이루어지는 것을 특징으로 하는 전기광학소자의 제법.
- 제 7 항에 있어서,(a) 상기 제 2의 금속박막과 상기 반도체 능동막 및 상기 오믹콘택막이 패터닝되어 이루어지는 적층구조체인 게이트측 예비배선을 상기 게이트측 인출배선과 교차하여 형성하며,(b) 상기 표시영역의 상기 게이트측 인출배선을 형성한측과 반대측에, 상기 제 2의 금속박막과 상기 반도체 능동막 및 상기 오믹콘택막이 패터닝되어 이루어지는 적층구조체인 반게이트측 예비배선을 형성하고,(c) 상기 제 1의 금속박막이 패터닝되어 이루어지는 소스측 예비배선을 상기 소스측 인출배선과 교차하여 형성하며,(d) 상기 제 1의 금속박막이 패터닝되어 이루어지는 반소스측 예비배선을 상기 표시영역의 상기 소스측 인출배선을 형성한 측과 반대측에 연재되어 되는 상기 소스배선과 교차하여 형성하고, 상기 게이트측 예비배선, 상기 소스측 예비배선, 상기 반소스측 예비배선 및 반게이트측 예비배선이 서로 각각의 일부분끼리가 겹치는 중복부를 가지고 있으며, 해당 중복부의 근방에 상기 제 1의 콘택홀 및 상기 제 2의 콘택홀을 형성하고, 또한 제 1의 콘택홀과 제 2의 콘택홀을 전기적으로 접속하도록 상기 도전성 박막을 패터닝하여 형성하는 것을 특징으로 하는 전기광학소자의 제법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP076297 | 1997-03-27 | ||
| JP07629797A JP3208658B2 (ja) | 1997-03-27 | 1997-03-27 | 電気光学素子の製法 |
| JP76297 | 1997-03-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980080560A true KR19980080560A (ko) | 1998-11-25 |
| KR100508008B1 KR100508008B1 (ko) | 2005-11-28 |
Family
ID=13601437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0009960A KR100508008B1 (ko) | 1997-03-27 | 1998-03-23 | 전기광학소자의제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6016174A (ko) |
| JP (1) | JP3208658B2 (ko) |
| KR (1) | KR100508008B1 (ko) |
| CN (1) | CN1099612C (ko) |
| TW (1) | TW486593B (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100491820B1 (ko) * | 2002-06-04 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법 |
| KR100674238B1 (ko) * | 2000-12-30 | 2007-01-25 | 비오이 하이디스 테크놀로지 주식회사 | 고이동도 자기정렬 티에프티 제조방법 |
| US7248324B2 (en) | 1999-09-07 | 2007-07-24 | Hitachi, Ltd. | Liquid crystal display device |
| KR100757761B1 (ko) * | 2001-03-14 | 2007-09-12 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 액정 표시 장치의 결함 복구 방법 |
| KR100767376B1 (ko) * | 2001-09-24 | 2007-10-17 | 삼성전자주식회사 | 반사형 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100850050B1 (ko) * | 2002-08-28 | 2008-08-04 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
| KR101232165B1 (ko) * | 2006-06-29 | 2013-02-12 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
| KR101237888B1 (ko) * | 2004-09-27 | 2013-02-28 | 퀄컴 엠이엠에스 테크놀로지스, 인크. | 백플레이트 상에 전자 회로를 제공하는 방법 및 기기 |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3418653B2 (ja) * | 1995-09-28 | 2003-06-23 | シャープ株式会社 | アクティブマトリクス型液晶表示装置 |
| DE69835888T2 (de) * | 1997-04-11 | 2007-05-03 | Hitachi, Ltd. | Flüssigkristallanzeigevorrichtung |
| KR100354904B1 (ko) * | 1998-05-19 | 2002-12-26 | 삼성전자 주식회사 | 광시야각액정표시장치 |
| JP3179410B2 (ja) * | 1998-06-01 | 2001-06-25 | 日本電気株式会社 | 液晶表示装置 |
| KR100280889B1 (ko) * | 1998-06-30 | 2001-02-01 | 구본준, 론 위라하디락사 | 액정 표시 장치의 패드부 제조 방법 및 그 방법에 의한 액정 표시 장치 |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| JP3975014B2 (ja) * | 1998-11-20 | 2007-09-12 | 株式会社アドバンスト・ディスプレイ | 液晶表示装置の製造方法 |
| JP3777532B2 (ja) * | 1998-11-24 | 2006-05-24 | カシオ計算機株式会社 | 表示パネルの製造方法 |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
| JP4142786B2 (ja) * | 1999-01-13 | 2008-09-03 | 三菱電機株式会社 | 液晶表示装置 |
| EP1041641B1 (en) * | 1999-03-26 | 2015-11-04 | Semiconductor Energy Laboratory Co., Ltd. | A method for manufacturing an electrooptical device |
| US7339568B2 (en) * | 1999-04-16 | 2008-03-04 | Samsung Electronics Co., Ltd. | Signal transmission film and a liquid crystal display panel having the same |
| KR100351874B1 (ko) * | 1999-09-14 | 2002-09-12 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 액정표시소자 |
| JP2001083508A (ja) * | 1999-09-14 | 2001-03-30 | Seiko Epson Corp | 表示装置及びそれを用いた電子機器 |
| JP2001188255A (ja) * | 1999-10-19 | 2001-07-10 | Sharp Corp | 液晶表示素子及びその製造方法 |
| KR100654158B1 (ko) * | 1999-10-25 | 2006-12-05 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 |
| JP3420135B2 (ja) * | 1999-10-26 | 2003-06-23 | 日本電気株式会社 | アクティブマトリクス基板の製造方法 |
| JP2001177103A (ja) * | 1999-12-20 | 2001-06-29 | Sony Corp | 薄膜半導体装置及び表示装置とその製造方法 |
| JP4202571B2 (ja) * | 1999-12-21 | 2008-12-24 | 東芝松下ディスプレイテクノロジー株式会社 | 液晶表示装置およびその製造方法 |
| JP3420201B2 (ja) * | 1999-12-22 | 2003-06-23 | 日本電気株式会社 | 液晶表示装置 |
| JP2001339072A (ja) * | 2000-03-15 | 2001-12-07 | Advanced Display Inc | 液晶表示装置 |
| JP2001311965A (ja) | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| JP2001343669A (ja) * | 2000-06-02 | 2001-12-14 | Hitachi Ltd | 液晶表示装置 |
| KR20020002052A (ko) * | 2000-06-29 | 2002-01-09 | 주식회사 현대 디스플레이 테크놀로지 | 프린지 필드 구동 모드 액정 표시 장치의 제조방법 |
| KR100672622B1 (ko) * | 2000-07-26 | 2007-01-23 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 패드 및 그 제조방법 |
| KR100385082B1 (ko) | 2000-07-27 | 2003-05-22 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100697370B1 (ko) * | 2000-12-12 | 2007-03-20 | 비오이 하이디스 테크놀로지 주식회사 | 플라즈마 에칭을 이용한 박막 트랜지스터 어레이 제조방법 |
| JP4646420B2 (ja) * | 2001-02-28 | 2011-03-09 | 三菱電機株式会社 | 薄膜トランジスタアレイ基板およびそれを用いた表示装置 |
| KR100743101B1 (ko) * | 2001-05-07 | 2007-07-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법과 이를 이용한 화소리페어방법 |
| KR100807582B1 (ko) * | 2001-07-30 | 2008-02-28 | 엘지.필립스 엘시디 주식회사 | 스토리지 커패시터 및 이를 구비한 액정 표시장치 |
| GB0126720D0 (en) * | 2001-11-07 | 2002-01-02 | Koninkl Philips Electronics Nv | Active matrix pixel device |
| US7115913B2 (en) * | 2002-03-27 | 2006-10-03 | Tfpd Corporation | Array substrate used for a display device and a method of making the same |
| KR100491821B1 (ko) * | 2002-05-23 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| JP2004102151A (ja) * | 2002-09-12 | 2004-04-02 | Sharp Corp | 表示装置 |
| JP3767590B2 (ja) * | 2002-11-26 | 2006-04-19 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法並びに電子機器 |
| KR100961266B1 (ko) * | 2003-06-20 | 2010-06-03 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP4496741B2 (ja) * | 2003-09-12 | 2010-07-07 | カシオ計算機株式会社 | 液晶表示装置 |
| KR20050106689A (ko) * | 2004-05-06 | 2005-11-11 | 삼성전자주식회사 | 가요성 인쇄 회로 필름 및 이를 포함하는 액정 표시 장치 |
| KR101034744B1 (ko) * | 2004-06-25 | 2011-05-17 | 엘지디스플레이 주식회사 | 액정표시장치의 박막트랜지스터 구조 |
| JP4314190B2 (ja) | 2004-12-28 | 2009-08-12 | Ｎｅｃ液晶テクノロジー株式会社 | エッチング方法及びこれを使用したコンタクトホールの形成方法 |
| US8305507B2 (en) | 2005-02-25 | 2012-11-06 | Samsung Display Co., Ltd. | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof |
| JP2006351844A (ja) * | 2005-06-16 | 2006-12-28 | Mitsubishi Electric Corp | 電気光学表示装置およびその製造方法 |
| US20070002199A1 (en) * | 2005-06-30 | 2007-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
| KR101235135B1 (ko) * | 2005-12-19 | 2013-02-20 | 삼성디스플레이 주식회사 | 금속 배선, 이의 제조 방법, 이를 구비한 표시 기판 및표시 기판의 제조 방법 |
| JP2007206134A (ja) * | 2006-01-31 | 2007-08-16 | Epson Imaging Devices Corp | アクティブマトリクス型表示装置の製造方法 |
| JP2006148170A (ja) * | 2006-02-28 | 2006-06-08 | Seiko Epson Corp | 配線パターン形成方法および配線パターン |
| CN100386674C (zh) * | 2006-03-02 | 2008-05-07 | 友达光电股份有限公司 | 液晶显示装置用下基板的制造方法 |
| TWI308799B (en) * | 2006-03-17 | 2009-04-11 | Innolux Display Corp | Tft substrate and method of fabricating the same |
| JP4728170B2 (ja) | 2006-05-26 | 2011-07-20 | 三菱電機株式会社 | 半導体デバイスおよびアクティブマトリクス型表示装置 |
| JP2008010440A (ja) * | 2006-06-27 | 2008-01-17 | Mitsubishi Electric Corp | アクティブマトリクス型ｔｆｔアレイ基板およびその製造方法 |
| JP5000937B2 (ja) | 2006-06-30 | 2012-08-15 | 三菱電機株式会社 | 半導体デバイスの製造方法 |
| CN100454558C (zh) * | 2006-09-11 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种tft矩阵结构及其制造方法 |
| CN100454559C (zh) * | 2006-09-11 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种tft矩阵结构及其制造方法 |
| JP4976089B2 (ja) * | 2006-09-15 | 2012-07-18 | インフォビジョン オプトエレクトロニクス ホールデングズ リミティッド | 多面取り薄膜トランジスタアレイ基板および液晶表示装置 |
| JP5042662B2 (ja) | 2007-02-21 | 2012-10-03 | 三菱電機株式会社 | 液晶表示装置及びその製造方法 |
| JP2007193366A (ja) * | 2007-04-17 | 2007-08-02 | Advanced Display Inc | 液晶表示装置およびその製造方法 |
| KR101325053B1 (ko) * | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
| JP5292066B2 (ja) | 2007-12-05 | 2013-09-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2009180981A (ja) | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | アクティブマトリックス基板及びその製造方法 |
| US9391099B2 (en) | 2008-02-15 | 2016-07-12 | Lg Display Co., Ltd. | Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same |
| KR101294235B1 (ko) * | 2008-02-15 | 2013-08-07 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
| JP5244439B2 (ja) * | 2008-04-08 | 2013-07-24 | 三菱電機株式会社 | 透明導電膜、表示装置、及びこれらの製造方法 |
| JP2010056541A (ja) * | 2008-07-31 | 2010-03-11 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR101623224B1 (ko) | 2008-09-12 | 2016-05-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| WO2010032640A1 (en) | 2008-09-19 | 2010-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| CN101825816A (zh) * | 2009-03-06 | 2010-09-08 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| SG10201403913PA (en) | 2009-07-10 | 2014-10-30 | Semiconductor Energy Lab | Method for manufacturing semiconductor device |
| JP5318840B2 (ja) * | 2010-11-08 | 2013-10-16 | デクセリアルズ株式会社 | 異方性導電フィルム、異方性導電フィルムの製造方法、電子部材間の接続方法及び接続構造体 |
| KR102017867B1 (ko) * | 2011-06-23 | 2019-09-03 | 다이나믹 마이크로시스템즈 세미컨덕터 이큅먼트 게엠베하 | 반도체 클리너 시스템들 및 방법들 |
| CN102522323A (zh) * | 2011-12-28 | 2012-06-27 | 华南理工大学 | 一种ito图案化方法 |
| JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN103337501B (zh) * | 2013-06-24 | 2015-11-25 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法、平板显示装置 |
| US9293480B2 (en) * | 2013-07-10 | 2016-03-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device including the semiconductor device |
| CN103943564B (zh) * | 2014-02-24 | 2017-02-08 | 上海中航光电子有限公司 | 一种tft阵列基板及其制作方法、显示面板 |
| JP6361327B2 (ja) * | 2014-07-02 | 2018-07-25 | セイコーエプソン株式会社 | 電気光学装置、及び電子機器 |
| JP6436660B2 (ja) | 2014-07-07 | 2018-12-12 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| JP6503721B2 (ja) | 2014-12-12 | 2019-04-24 | 三菱電機株式会社 | アレイ基板およびそれを用いた表示装置 |
| JP6501514B2 (ja) | 2014-12-24 | 2019-04-17 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| CN105047611B (zh) * | 2015-09-09 | 2018-02-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| JP6351868B2 (ja) | 2015-10-29 | 2018-07-04 | 三菱電機株式会社 | 薄膜トランジスタ基板 |
| JP6775325B2 (ja) | 2016-05-13 | 2020-10-28 | 三菱電機株式会社 | 薄膜トランジスタ基板および液晶表示装置 |
| WO2018150620A1 (ja) | 2017-02-16 | 2018-08-23 | 三菱電機株式会社 | 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置、及び、薄膜トランジスタ基板の製造方法 |
| JP6867832B2 (ja) | 2017-03-09 | 2021-05-12 | 三菱電機株式会社 | アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法 |
| TWI619057B (zh) * | 2017-06-01 | 2018-03-21 | 友達光電股份有限公司 | 顯示元件 |
| JP6903503B2 (ja) | 2017-07-05 | 2021-07-14 | 三菱電機株式会社 | 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法 |
| CN108663864B (zh) * | 2018-07-19 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种显示面板及其制作方法、工作方法和显示装置 |
| CN111048592B (zh) * | 2019-11-19 | 2022-10-25 | 福建华佳彩有限公司 | 一种薄膜场效应晶体管结构及制作方法 |
| US11462282B2 (en) * | 2020-04-01 | 2022-10-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory structure |
| US11874575B2 (en) * | 2020-08-24 | 2024-01-16 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel having first and second wires extended and arranged in the same direction in the bezel region |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS596578A (ja) * | 1982-07-02 | 1984-01-13 | Sanyo Electric Co Ltd | 電界効果型トランジスタアレイ |
| JPS61134786A (ja) * | 1984-12-06 | 1986-06-21 | キヤノン株式会社 | 表示装置 |
| KR940015621A (ko) * | 1992-12-28 | 1994-07-21 | 김광호 | 액정 표시 판넬 제작방법 및 전극 패드 구조 |
| US5621556A (en) * | 1994-04-28 | 1997-04-15 | Xerox Corporation | Method of manufacturing active matrix LCD using five masks |
| JP2755376B2 (ja) * | 1994-06-03 | 1998-05-20 | 株式会社フロンテック | 電気光学素子の製造方法 |
| JP3439552B2 (ja) * | 1994-12-08 | 2003-08-25 | 富士通ディスプレイテクノロジーズ株式会社 | 薄膜トランジスタ基板及び液晶表示装置 |
| US5631473A (en) * | 1995-06-21 | 1997-05-20 | General Electric Company | Solid state array with supplemental dielectric layer crossover structure |
| JP3866783B2 (ja) * | 1995-07-25 | 2007-01-10 | 株式会社 日立ディスプレイズ | 液晶表示装置 |
| KR100206554B1 (ko) * | 1995-12-28 | 1999-07-01 | 윤종용 | 박막 트랜지스터 액정 표시 장치의 제조 방법 |
| KR100212272B1 (ko) * | 1995-12-30 | 1999-08-02 | 윤종용 | 액정 표시 장치의 제조 방법 |
| JP3625598B2 (ja) * | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
| US5894136A (en) * | 1996-01-15 | 1999-04-13 | Lg Electronics Inc. | Liquid crystal display having a bottom gate TFT switch having a wider active semiconductor layer than a conductive layer on same |
-
1997
- 1997-03-27 JP JP07629797A patent/JP3208658B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-23 TW TW087104278A patent/TW486593B/zh not_active IP Right Cessation
- 1998-03-23 KR KR10-1998-0009960A patent/KR100508008B1/ko not_active IP Right Cessation
- 1998-03-26 US US09/048,093 patent/US6016174A/en not_active Expired - Lifetime
- 1998-03-26 CN CN98105892A patent/CN1099612C/zh not_active Expired - Fee Related
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7733455B2 (en) | 1999-09-07 | 2010-06-08 | Hitachi, Ltd. | Liquid crystal display device |
| US9632370B2 (en) | 1999-09-07 | 2017-04-25 | Japan Display Inc. | Liquid crystal display device |
| US7248324B2 (en) | 1999-09-07 | 2007-07-24 | Hitachi, Ltd. | Liquid crystal display device |
| US7251006B2 (en) | 1999-09-07 | 2007-07-31 | Hitachi, Ltd. | Liquid crystal display device |
| US7251005B2 (en) | 1999-09-07 | 2007-07-31 | Hitachi, Ltd. | Liquid crystal display device comprising two counter voltage signal lines having two branches in each pixel region |
| US7253863B2 (en) | 1999-09-07 | 2007-08-07 | Hitachi, Ltd. | Liquid crystal display device |
| US7697100B2 (en) * | 1999-09-07 | 2010-04-13 | Hitachi, Ltd. | Liquid crystal display device |
| US10139687B2 (en) | 1999-09-07 | 2018-11-27 | Japan Display Inc. | Liquid crystal display device |
| US7271869B2 (en) | 1999-09-07 | 2007-09-18 | Hitachi, Ltd. | Liquid crystal display device |
| US7705949B2 (en) | 1999-09-07 | 2010-04-27 | Hitachi, Ltd. | Liquid crystal display device |
| KR100798761B1 (ko) * | 1999-09-07 | 2008-01-29 | 가부시키가이샤 히타치세이사쿠쇼 | 액정표시장치 |
| US9488883B2 (en) | 1999-09-07 | 2016-11-08 | Japan Display Inc. | Liquid crystal display device |
| US7456924B2 (en) | 1999-09-07 | 2008-11-25 | Hitachi, Ltd. | Liquid crystal display device |
| US7683996B2 (en) | 1999-09-07 | 2010-03-23 | Hitachi, Ltd. | Liquid crystal display device |
| US10634961B2 (en) | 1999-09-07 | 2020-04-28 | Japan Display Inc. | Liquid crystal display device |
| US8964155B2 (en) | 1999-09-07 | 2015-02-24 | Japan Display Inc. | Liquid crystal display device |
| US7256854B2 (en) | 1999-09-07 | 2007-08-14 | Hitachi, Ltd. | Liquid crystal display device |
| US7936429B2 (en) | 1999-09-07 | 2011-05-03 | Hitachi, Ltd. | Liquid crystal display device |
| US8035786B2 (en) | 1999-09-07 | 2011-10-11 | Hitachi, Ltd. | Liquid crystal display device |
| US8045116B2 (en) | 1999-09-07 | 2011-10-25 | Hitachi, Ltd. | Liquid crystal display device |
| US8218118B2 (en) | 1999-09-07 | 2012-07-10 | Hitachi Displays, Ltd. | Liquid crystal display device |
| US8218119B2 (en) | 1999-09-07 | 2012-07-10 | Hitachi Displays, Ltd. | Liquid crystal display device |
| US8345205B2 (en) | 1999-09-07 | 2013-01-01 | Hitachi Displays, Ltd. | Liquid Crystal display device |
| US8564752B2 (en) | 1999-09-07 | 2013-10-22 | Hitachi Displays, Ltd. | Liquid crystal display device |
| US8493537B2 (en) | 1999-09-07 | 2013-07-23 | Hitachi Displays, Ltd. | Liquid crystal display device |
| KR100674238B1 (ko) * | 2000-12-30 | 2007-01-25 | 비오이 하이디스 테크놀로지 주식회사 | 고이동도 자기정렬 티에프티 제조방법 |
| KR100757761B1 (ko) * | 2001-03-14 | 2007-09-12 | 샤프 가부시키가이샤 | 액정 표시 장치 및 그 액정 표시 장치의 결함 복구 방법 |
| KR100767376B1 (ko) * | 2001-09-24 | 2007-10-17 | 삼성전자주식회사 | 반사형 액정 표시 장치용 박막 트랜지스터 기판 |
| KR100491820B1 (ko) * | 2002-06-04 | 2005-05-27 | 엘지.필립스 엘시디 주식회사 | 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법 |
| KR100850050B1 (ko) * | 2002-08-28 | 2008-08-04 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 어레이 기판 제조방법 |
| KR101237888B1 (ko) * | 2004-09-27 | 2013-02-28 | 퀄컴 엠이엠에스 테크놀로지스, 인크. | 백플레이트 상에 전자 회로를 제공하는 방법 및 기기 |
| KR101232165B1 (ko) * | 2006-06-29 | 2013-02-12 | 엘지디스플레이 주식회사 | 액정표시장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1195121A (zh) | 1998-10-07 |
| TW486593B (en) | 2002-05-11 |
| JP3208658B2 (ja) | 2001-09-17 |
| CN1099612C (zh) | 2003-01-22 |
| KR100508008B1 (ko) | 2005-11-28 |
| US6016174A (en) | 2000-01-18 |
| JPH10268353A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100508008B1 (ko) | 전기광학소자의제조방법 | |
| KR100792982B1 (ko) | 전기광학소자의 제조방법 | |
| KR100697903B1 (ko) | 액정표시장치 | |
| KR100587366B1 (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| US6919931B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| JP4019697B2 (ja) | 液晶表示装置 | |
| US7551256B1 (en) | In-plane switching mode liquid crystal display device | |
| US6621537B1 (en) | Active matrix liquid crystal display and manufacturing method of the same | |
| US8400596B2 (en) | Vertically aligned liquid crystal display and manufacturing method of the same | |
| US20020167634A1 (en) | Liquid-crystal display device and method of fabricating same | |
| WO2001018597A1 (fr) | Afficheur à cristaux liquides | |
| JP2001091972A (ja) | 液晶表示装置 | |
| JP3234168B2 (ja) | Ｔｆｔアレイ基板の製造方法 | |
| KR19990012990A (ko) | 횡전계방식 액정표시장치 및 그 제조방법 | |
| KR100721304B1 (ko) | 액정표시장치용 액정패널 및 그의 제조방법 | |
| KR100293432B1 (ko) | 횡전계방식액정표시장치 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 | |
| JP3309155B2 (ja) | Ｔｆｔアレイ | |
| KR20040057785A (ko) | 액정표시장치 | |
| JPH0786610B2 (ja) | 液晶表示装置 | |
| JPH09230361A (ja) | アクティブマトリクス型液晶表示装置 | |
| US6341005B1 (en) | Method for producing liquid crystal device with conductors arranged in a matrix | |
| KR0142052B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH1195258A (ja) | 液晶表示装置およびその製造方法 | |
| JPH11218755A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120724 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130719 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140721 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20160701 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |