KR102455194B1

KR102455194B1 - 자기 랜덤 액세스 메모리용의 높은 어닐링 온도의 수직 자기 이방성 구조물

Info

Publication number: KR102455194B1
Application number: KR1020177033059A
Authority: KR
Inventors: 바르틀로미어 아담 카르다스즈; 무스타파 마이클 피나바시; 제이콥 앤써니 에르난데스
Original assignee: 인테그레이티드 실리콘 솔루션, (케이만) 인코포레이티드
Priority date: 2015-04-21
Filing date: 2016-04-07
Publication date: 2022-10-14
Also published as: WO2016171920A1; US20200035914A1; US10468590B2; US10734574B2; KR20170139072A; JP2018519653A; US20160315118A1

Abstract

수직 합성 반강자성(pSAF) 구조물 및 이러한 구조물을 만드는 방법이 개시된다. pSAF 구조물은, 얇은 루테늄 층에 의해 분리되는, 제1의 높은 수직 자기 이방성(PMA) 다층 및 제2 높이의 PMA 층을 포함한다. 각각의 PMA 층은 니켈/코발트 다층에 의해 분리되는 제1 코발트 층 및 제2 코발트 층으로 구성된다. 제1 및 제2 PMA 층 및 루테늄 교환 결합 층의 각각이 성막된 후, 결과적으로 나타나는 구조물은 고온 어닐링 단계를 거치는데, 그 결과 제1 및 제2 PMA 층의 각각은 수직 자기 이방성을 갖게 된다.

Description

자기 랜덤 액세스 메모리용의 높은 어닐링 온도의 수직 자기 이방성 구조물

본 특허 문헌은 일반적으로 스핀 전달 토크 자기 랜덤 액세스 메모리(spin-transfer torque magnetic random access memory)에 관한 것으로, 특히, 자기 터널 접합 구조물(magnetic tunnel junction structure)에서 자유 층(free layer)의 상당히 향상된 성능을 갖는 자기 터널 접합 스택(magnetic tunnel junction stack)에 관한 것이다.

자기 저항 랜덤 액세스 메모리(magnetoresistive random-access memory; "MRAM")는, 자기 저장 엘리먼트를 통해 데이터를 저장하는 불휘발성 메모리 기술이다. 한 타입의 MRAM에서, 자기 저장 엘리먼트는, 자기장을 유지할 수 있고 비자성(non-magnetic) 금속 또는 절연체와 같은 비자성 재료에 의해 분리되는 두 개의 강자성(ferromagnetic) 플레이트 또는 전극을 포함한다. 이러한 구조는 자기 터널 접합으로 칭해진다. 일반적으로, 플레이트 중 하나는 자신의 자화(magnetization)가 고정되어 있는데(즉, "기준 층"), 이것은 이 층이 다른 층보다 더 높은 보자력(coercivity)을 가지며, 자신의 자화의 방위를 변경하기 위해서는 더 큰 자기장 또는 스핀 분극 전류(spin-polarized current)를 필요로 한다는 것을 의미한다. 제2 플레이트는 통상적으로 자유 층으로 칭해지며, 그 자화 방향(magnetization direction)은 기준 층에 비해 더 작은 자기장 또는 스핀 분극 전류에 의해 변경될 수 있다.

MRAM 디바이스는 자유 층의 자화의 방위를 변경하는 것에 의해 정보를 저장한다. 특히, 자유 층이 기준 층에 대해 평행하게 배열되어 있는지 또는 반평행하게 배열되어 있는지의 여부에 기초하여, "1" 또는 "0" 중 어느 하나가 각각의 MRAM 셀에 저장될 수 있다. 스핀 분극 전자 터널링 효과(spin-polarized electron tunneling effect)로 인해, 셀의 전기적 저항은 두 층의 자기장의 방위로 인해 변한다. 셀의 저항은 평행한 상태 및 반평행한 상태에 대해 상이할 것이고 따라서 셀의 저항은 "1"과 "0"을 구별하도록 사용될 수 있다. MRAM 디바이스의 하나의 중요한 피쳐는 그들이 불휘발성 메모리 디바이스이다는 것인데, 그 이유는 심지어 전력이 오프되는 경우에도, 그들이 정보를 유지하기 때문이다. 두 개의 플레이트는 측면 사이즈가 미크론 미만(sub-micron)일 수 있으며, 자화 방향은 열적 요동(thermal fluctuation)에 대해 여전히 안정할 수 있다.

스핀 전달 토크 또는 스핀 전달 스위칭은, 자기 터널 접합에서의 자유 층의 자화 방위를 변경하기 위해 스핀 정렬된("분극된") 전자를 사용한다. 일반적으로, 전자는, 전자에 내재하는 각운동량의 양자화된 수인 스핀을 가지고 있다. 전류는 일반적으로 비극성이다, 즉 그것은 50 % 스핀 업 및 50 % 스핀 다운 전자로 구성된다. 자기 층을 통해 전류를 통과시키는 것은, 그 자기 층(즉 분극기(polarizer))의 자화 방향에 대응하는 스핀 방위를 가지고 전자를 분극시키며, 따라서 스핀 분극 전류를 생성한다. 스핀 분극 전류가 자기 터널 접합 디바이스 내의 자유 층의 자기 영역으로 전달되면, 전자는 그들의 스핀 각 운동량의 일부를 자화 층으로 전달하여 자유 층의 자화에 대해 토크를 발생시킨다. 따라서, 이 스핀 전달 토크는 자유 층의 자화를 전환할 수 있는데, 이것은, 실제로, 자유 층이 기준 층에 대해 평행 상태에 있는지 또는 반평행 상태에 있는지의 여부에 기초하여, "1" 또는 "0" 중 어느 하나를 기록한다.

MRAM 디바이스는 광범위한 메모리 애플리케이션을 위한 차세대 구조로서 간주된다. 하나의 MRAM 기술은 수직 자기 터널 접합 디바이스(perpendicular magnetic tunnel junction device)를 사용한다. 수직 MTJ 디바이스에서, 자유 층 및 기준 층은 스핀 분극 터널링을 위한 얇은 절연체 층에 의해 분리된다. 자유 층 및 기준 층은, 그들의 평면에 수직인 자기 방향(magnetic direction)을 가지며, 따라서 수직 자기 터널 접합(perpendicular magnetic tunnel junction; pMTJ)을 생성한다. pMTJ 구성은, 평면 내 MTJ 기술과 비교하여 더 낮은 임계 스위칭 전류, 두꺼운 반강자성(antiferromagnetic) 층을 사용할 필요가 없는 단순화된 층 스택 구조물, 및 40 nm 미만의 디바이스 사이즈의 감소를 제공할 수도 있다.

도 1은 종래의 MRAM 디바이스를 위한 pMTJ 스택(100)을 예시한다. 도시되는 바와 같이, 스택(100)은, 위쪽에 성막되는(deposited) 층에서의 소망하는 결정 성장을 개시하기 위한, 스택(100)의 바닥에 제공되는 하나 이상의 시드 층(seed layer)(110)을 포함한다. 수직 합성 반강자성 층(perpendicular synthetic antiferromagnetic layer; "pSAF 층")(120)은 시드 층(110)의 상부에 배치된다. MTJ(130)는 합성 반강자성(SAF) 층(120)의 상부에 성막된다. MTJ(130)는, 자기 층인 기준 층(132), 비자성 터널링 배리어 층(non-magnetic tunneling barrier layer)(즉, 절연체)(134), 및 또한 자기 층인 자유 층(136)을 포함한다. 기준 층(132)은 실제로 SAF 층(120)의 일부이지만, 그러나 비자성 터널링 배리어 층(134) 및 자유 층(136)이 기준 층(132) 상에 형성되는 경우 MTJ(130)의 강자성체 플레이트 중 하나를 형성한다는 것이 이해되어야 한다. 도 1에 도시된 바와 같이, 자기 기준 층(132)은 자신의 평면에 수직인 자화 방향을 갖는다. 도 1에서 알 수 있는 바와 같이, 자유 층(136)도 또한 자신의 평면에 수직인 자화 방향을 가지지만, 그러나 그것의 방향은 180도만큼 변할 수 있다.

수직 SAF 층(120) 내의 제1 자기 층(114)은 시드 층(110) 위에 배치된다. 수직 SAF 층(120)은 또한, 제1 자기 층(114) 위에 배치되는 반강자성 커플링 층(116)을 갖는다. 수직 SAF(120)의 자기 층(114 및 132)에서 화살표에 의해 알 수 있는 바와 같이, 층(114 및 132)은 그들 각각의 평면에 수직인 자기 방향을 갖는다. 더구나, 비자성 스페이서(140)가 MTJ(130)의 상부에 배치되고, 분극기(150)가 비자성 스페이서(140)의 상부에 옵션적으로(optionally) 배치될 수도 있다. 분극기(150)는, 자신의 평면 내에서 자기 방향을 가지지만, 그러나 기준 층(132) 및 자유 층(136)의 자기 방향에 수직인 자기 층이다. 분극기(150)는, pMTJ 구조물(100)에 인가되는 전자("스핀 정렬 전자(spin-aligned electron)")의 전류를 분극화하기 위해 제공된다. 또한, 하나 이상의 캐핑 층(capping layer)(160)이 분극기(150)의 상부에 제공되어 MTJ 스택(100) 상의 아래의 층을 보호할 수 있다. 마지막으로, 하드 마스크(170)가 캐핑 층(160) 위에 성막되는데, 반응성 이온 에칭(RIE) 프로세스를 사용하여, MTJ 구조물(100)의 하부 층을 패턴화하기 위해 제공된다.

pMTJ 디바이스를 제조함에 있어서의 주요 도전 과제 중 하나는, 적절한 디바이스 동작을 위해 평면 외 구성(out-of-plane configuration)에서 자기적으로 안정한 자유 층 및 기준 층을 생성하는 능력이다. 이러한 기준 층은 높은 수직 자기 결정 이방성(perpendicular magnetocrystalline anisotropy; PMA)을 필요로 한다. 기준 층을 자기적으로 고정하기 위해서는, 높은 고정용 자계(pinning field)(즉, 3kG보다 더 큼)를 갖는 수직 합성 반강자성 구조물이 형성되어야만 한다.

또한, 높은 수직 자기 이방성(perpendicular magnetic anisotropy; PMA)을 달성하는 것은, 수직 MRAM 디바이스의 개발에서 주요 도전 과제이다. 이러한 디바이스는 수직으로 자화된 MTJ에서 기준 층으로 기능하기 위한 PMA를 갖는 고정 층(pinned layer)의 제조를 필요로 한다. 또한, 이러한 구조물은, MTJ와 연계하여 사용되는 기저의 CMOS 회로 구조물와의 통합을 위해, 섭씨 400도까지의 어닐링 온도를 견딜 필요가 있다.

SAF(120)과 같은 pSAF를 제조하기 위한 종래의 접근법은 Co/Pd 또는 Co/Pt 다층(multilayer)을 사용하였다. 그러나, Co/Pd 또는 Co/Pt 다층으로 만들어지는 수직 SAF 구조물은, 섭씨 350도 이상의 온도에서 열처리될 때 그들의 수직 자기 방위 및 pSAF 구조물에서의 반평행 정렬을 잃어버리는 것에 의해, 고장난다. 이것은 350℃ 이상의 온도에서의 어닐링을 필요로 하는 디바이스 CMOS 통합에 대한 중요한 제약 중 하나이다.

따라서, pSAF가 높은 PMA를 가지며 높은 어닐링 온도를 견딜 수 있고 그 결과 MTJ가 CMOS 디바이스와 통합될 수 있는, MTJ 디바이스와 함께 사용하기 위한 pSAF에 대한 필요성이 존재한다.

자기 터널 접합 스택 및 높은 PMA를 가지며 높은 어닐링 온도를 견딜 수 있는 pSAF를 갖는 MRAM 디바이스가 개시된다. 일 실시예에서, 제1 시드 층 및 니켈(Ni) 시드 층 - Ni 시드 층은 제1 시드 층 위에 배치됨 - 으로 구성되는 PMA 시드 다층을 포함하는 자기 디바이스가 설명된다. 그 디바이스는, PMA 시드 다층 위에 배치되는 제1 자성의 수직 자기 이방성(PMA) 다층 - 제1 자성의 PMA 다층은 제1 코발트(Co) 층 및 제2 Co 층을 포함함 - 을 포함하는데, 여기서 제1 Co 층 및 제2 Co 층은 제1 니켈/코발트(Ni/Co) 다층에 의해 분리된다. 제1 자성의 PMA 다층은 고온에서 어닐링되고 자신의 평면에 수직인 자기 방향을 갖는다. 그 디바이스는, 제1 자성의 PMA 다층 위에 배치되는 얇은 루테늄(Ru) 반강자성 층간 교환 결합(interlayer exchange coupling) 층을 포함한다. 그 디바이스는 또한, Ru 반강자성 층간 교환 결합 층 위에 배치되는 제2 자성의 PMA 다층을 포함한다. 제2 자성의 PMA 다층은 제3 Co 층 및 제4 Co 층을 포함하는데, 여기서 제3 Co 층 및 제4 Co 층은 제2 니켈/코발트(Ni/Co) 다층에 의해 분리된다. 제2 자성의 PMA 다층은 고온에서 어닐링되고 자신의 평면에 수직인 자기 방향을 갖는다. 제1 자성의 PMA 다층, 얇은 Ru 층간 교환 결합 층 및 제2 자성의 PMA 다층은 수직 합성 반강자성체를 형성한다.

일 실시예에서, 제1 시드 층은 알파 상 탄탈룸 질화물(alpha phase tantalum nitride)을 포함한다.

일 실시예에서, 제1 시드 층은 5 나노미터의 두께를 갖는다.

일 실시예에서, 제1 시드 층은 탄탈룸을 포함한다.

일 실시예에서, 제1 시드 층은 5 나노미터의 두께를 갖는다.

일 실시예에서, 고온은 섭씨 350도 이상이다.

일 실시예에서, 제1 Co 층은 0.3 나노미터의 두께를 가지며 제2 Co 층은 0.18 나노미터의 두께를 갖는다.

일 실시예에서, 제1 Ni/Co 다층은 0.6 나노미터의 두께를 갖는 니켈 층 및 0.2 나노미터의 두께를 갖는 코발트 층을 포함한다.

일 실시예에서, 제1 Ni/Co 다층은 5 회 반복된다.

일 실시예에서, PMA 시드 다층의 Ni 시드 층은 0.5 나노미터 내지 0.95 나노미터 범위의 두께를 갖는다.

일 실시예에서, PMA 시드 다층의 Ni 시드 층은 0.93 나노미터의 두께를 갖는다.

일 실시예에서, 얇은 루테늄(Ru) 반강자성 층간 교환 결합 층은 0.85 나노미터의 두께를 갖는다.

일 실시예에서, 제1 Co 층은 0.3 나노미터의 두께를 가지고, 제2 Co 층은 0.8 나노미터의 두께를 가지고, 제3 Co 층은 0.18 나노미터의 두께를 가지며, 제4 Co 층은 0.18 나노미터의 두께를 갖는다.

일 실시예에서, 제1 Ni/Co 다층은 0.6 nm의 두께를 갖는 제1 Ni 층 및 0.2 nm의 두께를 갖는 제5 Co 층을 포함한다.

일 실시예에서, 제1 Ni/Co 다층은 5 개의 Ni/Co 다층을 포함한다.

일 실시예에서, 제2 Ni/Co 다층은 0.2 나노미터의 두께를 갖는 제6 Co 층 및 0.6 나노미터의 두께를 갖는 제2 Ni 층을 포함한다.

일 실시예에서, 제2 Ni/Co 다층은 5 개의 Ni/Co 다층을 포함한다.

일 실시예에서, 디바이스는 제2 자성의 PMA 다층 위의 비자성 터널링 배리어 층 및 비자성 터널링 배리어 층 위의 자유 자기 층을 포함한다. 자유 자기 층은 제1 방향과 제2 방향 사이에서 세차 운동할(precess) 수 있는 자기 방향을 갖는다. 비자성 터널링 배리어 층은, 자유 자기 층을 제2 자성의 PMA 다층으로부터 공간적으로 분리한다. 제2 자성의 PMA 다층, 비자성 터널링 배리어 층 및 자유 자기 층은 자기 터널 접합을 형성한다.

자신의 평면에 수직인 자기 방향을 갖는 합성 반강자성 구조물을 제조하기 위일 실시예가 또한 설명된다. 그 방법은 PMA 시드 다층을 성막하는 것을 포함한다. PMA 시드 다층을 성막하는 단계는, 제1 시드 층을 성막하는 것, 및 제1 시드 층 위에 니켈(Ni) 시드 층을 성막하는 것을 포함한다.

그 방법은, PMA 시드 다층 위에 제1 자성의 수직 자기 이방성(PMA) 다층을 성막하는 것을 더 포함한다. 제1 자성의 PMA 다층을 성막하는 단계는, PMA 시드 다층 위에 제1 코발트(Co) 층을 성막하는 것, 제1 Co 층 위에 제1 니켈/코발트(Ni/Co) 다층을 성막하는 것, 및 제1 Ni/Co 다층 위에 제2 Co 층을 성막하는 것을 포함한다. 제2 Co 층은 제1 Ni/Co 다층에 의해 제1 Co 층으로부터 분리된다.

그 방법은, 제1 자성의 PMA 다층 위에 얇은 루테늄(Ru) 반강자성 층간 교환 결합 층을 성막하는 것, 및 얇은 Ru 반강자성 층간 교환 결합 층 위에 제2 자성의 PMA 다층을 성막하는 것을 더 포함한다. 제2 자성의 PMA 다층을 성막하는 단계는, 얇은 Ru 반강자성 층간 교환 결합 층 위에 제3 Co 층을 성막하는 것, 제3 Co 층 위에 제2 Ni/Co 다층을 성막하는 것, 및 제2 Ni/Co 다층 위에 제4 Co 층을 성막하는 것을 포함한다. 제4 Co 층은 제2 Ni/Co 다층에 의해 제3 Co 층으로부터 분리된다.

그 방법은, 제1 자성의 PMA 다층이 자신의 평면에 수직인 자기 방향을 가지도록 그리고 제2 자성의 PMA 다층이 자신의 평면에 수직인 자기 방향을 가지도록, 제1 자성의 PMA 다층 및 제2 자성의 PMA 다층의 수직 자기 이방성을 증가시키기에 충분한 시간 동안 고온에서 어닐링하는 단계를 더 포함한다.

일 실시예에서, 어닐링 단계는 섭씨 350도 이상의 어닐링을 포함한다.

일 실시예에서, 어닐링 단계는 적어도 2 시간 동안의 어닐링을 더 포함한다.

일 실시예에서, 제1 자성의 PMA 다층을 성막하는 단계는 dc 마그네트론 스퍼터링(dc magnetron sputtering)에 의해 수행된다.

일 실시예에서, 제2 자성의 PMA 다층을 성막하는 단계는 dc 마그네트론 스퍼터링에 의해 수행된다.

일 실시예에서, 제1 시드 층 위에 Ni 시드 층을 성막하는 단계는, Ni 시드 층이 적어도 0.93 나노미터의 두께를 가지도록 Ni 시드 층을 성막하는 것을 포함한다.

일 실시예에서, 제1 시드 층을 성막하는 단계는, 알파 상 탄탈룸 질화물의 층을 성막하는 것을 포함한다.

일 실시예에서, 알파 상 탄탈룸 질화물의 층을 성막하는 단계는, 적어도 0.5 나노미터의 두께를 갖는 알파 상 탄탈룸 질화물 층을 성막하는 것을 포함한다.

일 실시예에서, 얇은 Ru 반강자성 층간 교환 결합 층을 성막하는 것은, 0.85 나노미터의 두께를 갖는 Ru의 층을 성막하는 것을 포함한다.

일 실시예에서, 그 방법은, 제2 자성의 PMA 다층 위에 비자성 터널링 배리어 층을 성막하는 것; 및 비자성 터널링 배리어 층 위에 자유 자기 층을 성막하는 것을 더 포함한다. 자유 자기 층은 제1 방향과 제2 방향 사이에서 세차 운동할 수 있는 자기 방향을 갖는다. 비자성 터널링 배리어 층은, 자유 자기 층을 제2 자성의 PMA 다층으로부터 공간적으로 분리한다. 제2 자성의 PMA 다층, 비자성 터널링 배리어 층, 및 자유 자기 층은 자기 터널 접합을 형성한다.

본 명세서의 일부로서 포함되는 첨부된 도면은, 현 시점에서의 바람직일 실시예를 예시하며, 상기에서 주어지는 일반적인 설명 및 하기에서 주어지는 상세한 설명과 함께, 본원에서 설명되는 MTJ 디바이스의 원리를 설명하고 교시하는 기능을 한다.
도 1은 MRAM 디바이스를 위한 종래의 수직 MTJ 스택을 예시한다.
도 2는 본원에서 설명되는 개념을 사용하여 자기 디바이스를 제조하기 위한 프로세스를 예시한다.
도 3은 본원에서 설명되는 교시에 따라 제조되는 자기 디바이스의 다양한 층을 예시한다.
도 4는 도 3에서 도시되는 자기 디바이스에 대한 정규화된 커(Kerr) 신호에 대한 자기장(Oe 단위로 측정됨)을 플롯한다. 점선 및 실선은 각각 고온 어닐링 단계 전후의 디바이스를 나타낸다.
도 5는 본원에서 설명되는 개념을 사용하여 수직 합성 반강자성 구조물을 제조하기 위한 프로세스를 예시한다.
도 6은 본원에서 설명되는 교시에 따라 제조되는 수직 합성 반강자성 구조물의 다양한 층을 예시한다.
도 7은 도 3에서와 같은 실시예의 폴라 MOKE 히스테리시스 루프(Polar MOKE hysteresis loop)를 나타내는 정규화된 커(Kerr) 신호에 대한 Oe 단위의 자기장을 플롯한다.
도 8은 β상 TaN 층 및 Ni 층을 갖는 시드 다층을 구비하는 도면에 도시되는 구조물의 폴라 MOKE 히스테리시스 루프를 도시한다.
도 9a는, 고온 어닐링 이전의 본 교시에 따른 수직 합성 반강자성 구조물의 폴라 MOKE 히스테리시스 루프를 도시한다.
도 9b는, 고온 어닐링 이후의 본 교시에 따른 수직 합성 반강자성 구조물의 폴라 MOKE 히스테리시스 루프를 도시한다.
도면은 반드시 축척대로 그려진 것은 아니며, 유사한 구조 또는 기능의 엘리먼트는, 도면 전체에 걸쳐 예시적인 목적을 위해 동일한 참조 번호에 의해 일반적으로 나타내어진다. 도면은 본원에서 설명되는 다양일 실시예의 설명을 용이하게 하도록 의도된 것에 불과하며; 도면은 본원에서 개시되는 본 교시의 모든 양태를 설명하는 것은 아니며 청구항의 범위를 제한하지 않는다.

다음의 설명은, 임의의 기술 분야의 숙련된 자가, 높은 PMA를 가지며 높은 어닐링 온도를 견딜 수 있는, 그 결과 MTJ가 이러한 pSAF를 사용하여 CMOS 디바이스 안으로 통합될 수 있는 수직 합성 반강자성 디바이스를 생성 및 사용하는 것을 가능하게 하기 위해 제시된다. 본원에서 개시되는 피쳐 및 교시의 각각은, 개시된 시스템 및 방법을 구현하기 위해, 개별적으로 또는 다른 피쳐와 연계하여 활용될 수 있다. 이들 부가적인 피쳐 및 교시 중 많은 것을 활용하는 대표적인 예가, 첨부된 도면을 참조하여 더 상세히 설명된다. 이 상세한 설명은, 본 발명의 교시의 바람직한 양태를 실시하기 위한 추가적인 상세를 기술 분야의 숙련된 자에게 교시하도록 의도되는 것에 불과하며 청구항의 범위를 제한하도록 의도되는 것은 아니다. 그러므로, 이하의 상세한 설명에 개시되는 피쳐의 조합은 최광의의 의미에서 본 교시를 실시하는 데 필요하지 않을 수도 있으며, 대신, 단순히, 본 교시의 특별히 대표적인 예를 설명하기 위해 교시된다.

이하의 설명에서, 단지 설명의 목적을 위해, 특정한 명명법이 제시되어 본 교시의 완전한 이해를 제공한다. 그러나, 이들 특정한 세부 사항은 본 교시를 실시하는 데 필수적인 것은 아니다는 것이 기술 분야에서 숙련된 자에게는 명백할 것이다.

이제 설명되는 바와 같이, 본원에서 설명되는 디바이스는, 구체적으로 전개된 탄탈룸(Ta), 탄탈룸 질화물(TaN), 탄탈룸 질화물/니켈(TaN/Ni) 시드 층 상에 자기 코발트 니켈(Co/Ni) 다층을 직접적으로 성막시키고, 고온 어닐링 프로세스(즉, 섭씨 350도보다 더 높음)를 후속시켜, 안정적인 수직 자화 구조물을 달성한다. 이러한 구조물은, 높은 보자력을 갖는 평면 외 자화 용이 축을 사용하여 수직 합성 반강자성체(pSAF)를 제조할 때 활용될 수 있다. pSAF로서 활용되는 경우, 최대 5kG의 높은 고정용 자계가 달성될 수 있다. 본원에서 설명되는 디바이스의 장점 중 하나는, Ta 또는 TaN 및 Ni 시드 층이 사용될 때 고온 어닐링에 의해 안정한 PMA가 달성될 수 있다는 것이다.

알 수 있는 바와 같이, 새로운 구조물은, MRAM 애플리케이션을 위한 수직 자화 기준 층 제조를 위한 고온 어닐링 및 높은 고정용 자계에 대한 PMA 안정성을 향상시킨다. 새로운 구조물은 또한, 직교 스핀 전달 토크 디바이스에서 수직 편광 층의 제조를 허용한다.

MRAM 디바이스에 사용되는 수직 자화 구조물에서, 디바이스를 제조하기 위해 사용되는 특정한 박막의 자화 방향은 디바이스의 평면에 수직이고, 이 자화 방향은 외부 자계의 인가 없이 존재한다. 이러한 수직 자화 구조물은, 코발트(Co), 팔라듐(Pd), 니켈(Ni) 및 백금(Pt)과 같은 얇은 자성 및 비자성 층을 포함하는 다층 구조물을 제조하는 것에 의해 달성될 수 있다. 이러한 다층의 후속하는 반복은, 개개의 자기 층의 자기 모멘트를 박막 평면에 수직으로 지향되게 강제한다. 이들 다층 구조물에서의 수직 자기 이방성은 합금화 및 L1₀ 강자성 상을 가지고 순서화되는(ordered) 면심 입방(face-centered cubic; fcc) 결정학적 구조물을 형성하는 것으로부터 발생한다는 것이 이미 발견되었다. L1₀ 강자성 상을 가지고 순서화되는 fcc 결정학적 구조물은, 결정학적 방향을 따라 자신의 자화 용이 축을 가지며, 따라서 단축의(uniaxial) 평면 외 자화 용이 축 방향을 형성한다.

그러나, 단축의 자기 평면 외 대칭성을 획득하기 위해 적절한 시드 층이 또한 사용되어야만 한다. 시드 층은 L1₀ 자기 상을 개시하기 위해서는 바람직하게 fcc 순서화의 템플릿(fcc ordered template)을 제공해야 한다. 이것은 달성하기가 어려운데, 그 이유는, 일반적으로 사용되는 열적으로 안정한 비자성 시드 층의 대부분, 예를 들면, 탄탈룸(Ta)이, 면내 자기 순서화(in-plane magnetic ordering)를 선호하는 체심 입방(body-centered cubic; bcc) 결정학적 구조물을 가지고 있기 때문이다. 또한, 일반적으로 사용되는 구리(Cu) 또는 팔라듐(Pd)과 같은 시드 층 재료는 낮은 열적 안정성을 갖는 것으로 알려져 있다. 구리(Cu) 또는 팔라듐(Pd)은 또한, 어닐링 프로세스 동안 확산하고 따라서 터널링 자기 저항(TMR)을 낮추는 것에 의해 디바이스 성능을 저하시키는 것으로 알려져 있다.

이들 단점이 없는 fcc 결정학적 구조물을 사용하는 이점을 달성하기 위해, 본원에서 설명되는 다양일 실시예는, dc 마그네트론 스퍼터링에 의해 탄탈룸/니켈(Ta/Ni) 또는 알파 상 탄탈룸 질화물/니켈(TaN/Ni) 시드 층 상에 직접적으로 성막되는 코발트 니켈(Co/Ni) 다층(이것은 합성 반강자성 구조물의 자기 층을 형성할 것이다)을 활용한다. 도 3 및 도 6의 맥락에서 논의되는 바와 같이, α-TaN/Ni 시드 층의 사용은 Co/Ni 구조물의 PMA 특성을 촉진시키지만, 그러나 어닐링 이후에만 촉진시킨다. 본원에서 사용되는 바와 같이, α-TaN은 알파 상 탄탈룸 질화물을 가리킨다는 것을 유의한다.

도 2 및 도 3을 참조하여, 이제, 본 교시에 따른 자기 구조물(300)의 일 실시예가 논의될 것이다. 높은 어닐링 온도를 견딜 수 있는 시드 층을 갖는 구조물(300)을 형성하는 재료의 스택을 제조하기 위한 프로세스(200)가 도 2에 도시되며, 한편 결과적으로 나타나는 디바이스(300)가 도 3에서 도시된다. 단계(202)에서, 하부 전극(310)이 성막된다. 이러한 하부 전극(310)은 반도체 웨이퍼 또는 다른 적절한 기판 구조물 상에 성막될 수 있다. 하부 전극(310)은 Ta/CuN 다층을 포함할 수 있다. 하나의 실시예에서, 다층의 Ta 층은 3 나노미터의 두께를 갖는다. 다른 실시예에서, Ta 층은 0.5 nm 내지 10 nm의 범위를 가질 수 있다. 일 실시예에서, 다층의 CuN 층은 40 나노미터의 두께를 갖는다. 일 실시예에서, 다층의 CuN 층은 40 나노미터의 두께를 갖는다. 다른 실시예에서, CuN 층은 2 nm 내지 100 nm의 범위를 가질 수 있다.

단계(204)에서, PMA 시드 다층(360)이 성막된다. 일 실시예에서, PMA 시드 다층의 성막은 질소(N2) 분위기에서 수행된다. PMA 시드 다층은 여러 개의 층을 포함할 수 있다. 단계(206)에서, 제1 시드 층(314)이 성막된다. 제1 시드 층(314)은 Ta 층 또는 α-TaN 층 중 어느 하나를 포함할 수 있다. 단계(208)에서, Ni 층(318)이 제1 시드 층(314) 위에 성막된다. 제1 시드 층(314)이 α-TaN 층의 층을 포함하는 경우, 단계(206)는 질소(N2) 분위기에서 α상 TaN을 스퍼터링하는 것에 의해 수행될 수 있다. 제1 시드 층 (314)이 Ta 층인 경우, 그것은 5 나노미터의 두께를 가질 수 있고, 다른 실시예에서는 0.5 nm 내지 10 nm 범위의 두께를 가질 수 있다. 마찬가지로, 제1 시드 층(314)이 α-TaN의 층을 포함하는 경우, 그것은 0.5 nm 내지 10 nm 범위의 두께를 가질 수 있다. Ni 층(318)은 0.93 nm의 두께를 가질 수 있고, 다른 실시예에서는, 0.2 nm 내지 2 nm 범위의 두께를 가질 수 있다.

단계(210)에서, 자성의 PMA 다층(370)이 성막된다. 도 2 및 도 3에서 알 수 있는 바와 같이, 자성의 PMA 다층(370)은, Ni/Co 다층(326)에 의해 분리되는 제1 코발트 층(322) 및 제2 코발트 층(330)을 포함한다. 자성의 PMA 다층(370)을 성막하는 프로세스(단계(210))는, Co 층(322)이 성막되는 단계(212), Ni/Co 다층(326)이 성막되는 단계(214), 및 Co 층(330)이 성막되는 단계(216)로 구성된다. 단계(212, 214 및 216)는 dc 마그네트론 스퍼터링 기술을 사용하여 수행될 수 있다. 자성의 PMA 다층(370)은 성막 후에 실제로 어떠한 PMA도 나타내지 않을 것이다는 것을 유의한다. 자성의 PMA 다층(370)이 PMA를 나타내기 위해서는, 어닐링 단계인, (논의될) 단계(222)가 수행되어야만 한다.

일 실시예에서, Co 층(322)은 0.3 nm의 두께를 가지며, 다른 실시예에서는 0.1에서부터 0.3 nm 범위의 두께를 가질 수 있다. 일 실시예에서, Ni/Co 다층(326)은, Ni 층이 0.6 nm의 두께를 가지며 Co 층이 0.2 nm의 두께를 갖는 5 개의 Ni/Co 다층을 포함할 수 있다. 다른 실시예에서, 각각의 Ni/Co 다층(326)은 0.1에서부터 0.3 nm 범위의 두께를 갖는 Ni 층 및 0.1에서부터 0.3 nm 범위의 두께를 갖는 Co 층을 포함할 수 있다. 마찬가지로, 일 실시예에서, Co 층(330)은 0.18 nm의 두께를 가지며, 다른 실시예에서는 0.1에서부터 0.3 nm 범위의 두께를 가질 수 있다.

단계(210)에서 자성의 PMA 다층(370)을 성막한 이후, 임의의 나머지 MRAM 층이 원하는 대로 성막될 수 있다. 예를 들면, 단계(218)에서, 나머지 MTJ 층(예를 들면, 비자성 터널링 배리어 층(334) 및 자유 층(338)), 존재하는 경우 분극기 층(도시되지 않음), 및 Ru 층(342)이 성막된다. 이것은 필수적인 것은 아니며, 따라서, 도 2는 단계(218)를 옵션적인 단계(즉, 점선으로 도시됨)로서 도시한다는 것을 유의한다. 그 후, 단계(220)에서, 캡(390)이 성막될 수 있다. 일 실시예에서, 캡(390)은 Ta의 층 또는 α-TaN 층 중 어느 하나(346으로 도시됨)로 구성될 수 있는데, 여기서 Ta 층은 (사용되는 경우) 2 nm의 두께를 가지며, 한편 α-TaN 층은 (사용되는 경우) 2 nm의 두께를 갖는다. 다른 실시예에서, Ta 층은 0.5 내지 20 nm의 범위의 두께를 가질 수 있고 한편, α-TaN 층은 0.5 내지 20 nm의 두께를 가질 수 있다. 캡(390)은 또한 Ru 층(350)을 포함할 수 있다. 일 실시예에서, Ru 층(350)은 5 nm의 두께를 가지며, 다른 실시예에서, Ru 층(350)은 0.5 nm 내지 20 nm 범위의 두께를 가질 수 있다.

Ta 또는 α-TaN 중 어느 하나의 다층, 및 Ni 층(318)으로 구성되는 PMA 시드 다층 상에 Co 층(322 및 330)뿐만 아니라 Ni/Co 다층(326)을 성막하는 것은, L1₀ 강자성 상을 가지고 순서화되는 fcc 결정학적 구조물의 성장을 반드시 촉진하는 것은 아니다. 이것은, 정규화된 커 신호에 대한 자기 방향(자신의 장(field)으로서 측정됨, Oe 단위)을 플롯하는 도 4에서 알 수 있다. 도 4에서, 점선(402)으로 도시되는 히스테리시스 루프는, 성막시(즉, 어떠한 어닐링도 없음), 자성의 PMA 다층(370)(논의되는 바와 같이, 코발트 및 니켈로 구성됨)이 평면 내 유효 반자계(in-plane with in-plane effective demagnetizing field) H_eff = 1200 Oe를 가지고 약하게 자화된다는 것을 입증한다.

본원에서 설명되는 방법 및 구조물에서는, 어닐링 단계(222)가 수행된다. 350℃(또는 그 이상)에서 2 시간 동안의 어닐링은, 자화 용이 축이 수직 방향으로 반전된다. 이것은 도 4에서 실선에 의해 보여진다. 알 수 있는 바와 같이, 섭씨 350도에서 2 시간 동안의 어닐링 이후, 구조물(300)(분극기 또는 MTJ 층이 없음)에 대한 폴라 자기광 커 효과(polar magneto-optical Kerr Effect; 폴라 MOKE) 측정은, (자화 용이 축을 따라) 막 평면에 수직으로 인가되는 자기장을 사용하여 측정되는 완벽히 정사각형의 히스테리시스 루프를 나타낸다. 따라서, 도 3의 자성의 PMA 다층(370)은 자성의 PMA 다층(370)에 인접한 수직 화살표에 의해 도 3에서 도시되는, 자신의 평면에 수직인 자기 방향을 갖는다.

도 5 및 도 6을 참조하여, 본 교시에 따른 수직 합성 반강자성 pSAF 구조물(600)의 실시예가 논의될 것이다. 높은 어닐링 온도를 견딜 수 있는 시드 층을 갖는 MRAM 셀(600)에 대한 pSAF 구조물을 형성하기 위한 프로세스(500)가 도 5에 도시되며, 한편 결과적으로 나타나는 디바이스(600)가 도 6에서 도시된다. 단계(502)에서, 하부 전극(510)이 성막된다. 일반적으로, 하부 전극(510)은 반도체 웨이퍼(도시되지 않음) 상에 미리 성막되는 CMOS 회로부와 통합될 것이다. 하부 전극(510)은 Ta/CuN 다층을 포함할 수 있다. 하나의 실시예에서, 다층의 Ta 층은 3 나노미터의 두께를 갖는다. 다른 실시예에서, Ta 층은 0.5 nm 내지 10 nm의 범위를 가질 수 있다. 일 실시예에서, 다층의 CuN 층은 40 나노미터의 두께를 갖는다. 다른 실시예에서, CuN 층은 2 nm 내지 100 nm의 범위를 가질 수 있다.

단계(504)에서, PMA 시드 다층(660)이 성막된다. 일 실시예에서, PMA 시드 다층(660)의 성막은 질소(N2) 분위기에서 수행된다. PMA 시드 다층(660)은 여러 개의 층을 포함할 수 있다. 일 실시예에서, PMA 시드 다층(660)은, 단계(506)에서, 제1 시드 층(614)을 성막시키는 것에 의해 형성된다. 제1 시드 층(614)은 Ta의 층 또는 α-TaN 의 층을 포함할 수 있다. 단계(508)에서, Ni 층(618)이 성막된다. 단계(506)는 N2 대기에서 스퍼터링에 의해 α상 TaN을 성막하는 것에 의해 수행될 수 있다. 일 실시예에서, 제1 시드 층(614)은 5 나노미터의 두께를 가질 수 있다. 마찬가지로, α-TaN의 제1 시드 층(614)도 또한 5 나노미터의 두께를 가질 수 있다. 다른 실시예에서, Ta의 층으로 만들어지는 제1 시드 층은 0.5 nm 내지 10 nm 범위의 두께를 가질 수 있다. 마찬가지로, 일 실시예에서, α-TaN의 층으로 만들어지는 제1 시드 층(614)은 0.5 nm 내지 10 nm 범위의 두께를 가질 수 있다. 일 실시예에서, Ni 층(618)은 0.93 nm의 두께를 가질 수 있고, 다른 실시예에서는, 0.2 nm 내지 2.0 nm 범위의 두께를 가질 수 있다.

단계(510)에서, 제1 자성의 PMA 다층(670)이 성막된다. 도 5 및 도 6에서 알 수 있는 바와 같이, 제1 자성의 PMA 다층(670)은, Ni/Co 다층(626)에 의해 분리되는 제1 코발트 층(622) 및 제2 코발트 층(630)을 포함한다. 제1 자성의 PMA 다층(670)을 성막하는 프로세스(단계(510))는, Co 층(622)이 성막되는 단계(512), Ni/Co 다층(626)이 성막되는 단계(514), 및 Co 층(630)이 성막되는 단계(516)로 구성된다. 단계(512, 514 및 516)는 dc 마그네트론 스퍼터링 기술을 사용하여 수행될 수 있다.

일 실시예에서, Co 층(622)은 0.3 nm의 두께를 가지며, 다른 실시예에서는 0.1에서부터 0.3 nm 범위의 두께를 가질 수 있다. 일 실시예에서, Ni/Co 다층(626)은, Ni 층이 0.6 nm의 두께를 가지며 Co 층이 0.2 nm의 두께를 갖는 5 개의 Ni/Co 다층을 포함할 수 있다. 다른 실시예에서, 각각의 Ni/Co 다층(626)은 0.1에서부터 0.3 nm 범위의 두께를 갖는 Ni 층 및 0.1에서부터 0.3 nm 범위의 두께를 갖는 Co 층을 포함할 수 있다. 마찬가지로, 일 실시예에서, Co 층(630)은 0.18 nm의 두께를 가지며, 다른 실시예에서는 0.1에서부터 0.3 nm 범위의 두께를 가질 수 있다.

단계(518)에서, 교환 결합 층(634)이 제1 자성의 PMA 다층(670) 상에 성막된다. 일 실시예에서, 얇은 교환 결합 층(634)은 0.85 nm의 두께를 갖는 Ru의 층으로 구성된다. 다른 실시예에서, 교환 결합 층(634)을 형성하는 Ru 층은 0.5 nm 내지 1.5 nm 범위의 두께를 갖는다. 이 얇은 루테늄(Ru) 층(634)은, 상기에서 논의되는 Co/Ni 다층 구조물, 즉 제1 자성의 PMA 다층(670), 및 하기에서 논의되는 제2 PMA 다층(680)으로 이루어지는 pSAF의 2 개의 컴포넌트 사이에 반강자성 층간 교환 결합을 제공하기 위해 사용된다.

단계(520)에서, 제2 자성의 PMA 다층(680)이 성막된다. 일 실시예에서, 제2 자성의 PMA 다층(680)은 제1 자성의 PMA 다층(670)과 동일한 재료를 사용하여 구성된다. 그러나, 제2 자성의 PMA 다층(680)은 자신의 층에 대해 제1 자성의 PMA 다층(670)과는 상이한 두께를 사용할 수 있다. 마찬가지로, 일 실시예에서, 제2 자성의 PMA 다층(680)은, 논의되는 바와 같이, 제1 자성의 PMA 다층(670)의 자기 방향과는 반대의 자기 방향을 가질 것이다.

도 5 및 도 6에서 알 수 있는 바와 같이, 제2 자성의 PMA 다층(680)은, Ni/Co 다층(642)에 의해 분리되는 제1 코발트 층(638) 및 제2 코발트 층(646)을 포함한다. 제2 자성의 PMA 다층(680)을 성막하는 프로세스(단계(520))는, Co 층(630)이 성막되는 단계(522), Ni/Co 다층(642)이 성막되는 단계(524), 및 Co 층(646)이 성막되는 단계(526)로 구성된다. 단계(522, 524 및 526)는 dc 마그네트론 스퍼터링 기술을 사용하여 수행될 수 있다.

일 실시예에서, Co 층(638)은 0.18 nm의 두께를 가지며, 다른 실시예에서는 0.1에서부터 0.3 nm 범위의 두께를 가질 수 있다. 일 실시예에서, Ni/Co 다층(642)은, Co 층이 0.2 nm의 두께를 가지며 Ni 층이 0.6 nm의 두께를 갖는 5 개의 Co/Ni 다층을 포함할 수 있다. 다른 실시예에서, 각각의 Ni/Co 다층(642)은 0.1에서부터 0.3 nm 범위의 두께를 갖는 Co 층 및 0.1에서부터 0.3 nm 범위의 두께를 갖는 Ni 층을 포함할 수 있다. 마찬가지로, 일 실시예에서, Co 층(646)은 0.21 nm의 두께를 가지며, 다른 실시예에서는 0.1에서부터 0.3 nm 범위의 두께를 가질 수 있다. 자성의 PMA 다층(370)은 성막 후에 실제로 어떠한 PMA도 나타내지 않을 것이다는 것을 유의한다. 제1 및 제2 자성의 PMA 다층(670, 680)이 PMA를 나타내기 위해서는, 어닐링 단계인, (논의될) 단계(532)가 수행되어야만 한다.

단계(528)에서, 필요하다면, MRAM 층이 성막될 수 있다. 예를 들면, MTJ(695)의 층(예를 들면, 비자성 터널링 배리어 층(648) 및 자유 층(652)) 및, 존재한다면, 임의의 분극기 층(도 6에 도시되지 않음)이 성막된다. 단계(528)가 요구되지 않기 때문에, 그것은, 도 5에서, 기능 디바이스를 만들기 위한 옵션으로(즉, 점선으로) 도시되어 있다. 그 후, 단계(530)에서, 캡(690)이 성막될 수 있다. 일 실시예에서, 캡(690)은 Ta 층 또는 α-TaN 층 중 어느 하나의 층(656)으로 구성될 수 있는데, 여기서 Ta 층은, 사용되는 경우 2 nm의 두께를 가질 수 있고, 한편 α-TaN 층은, 사용되는 경우, 2 nm의 두께를 갖는다. 다른 실시예에서, Ta 층은 0.5 내지 20 nm의 범위의 두께를 가질 수 있고 한편, α-TaN 층은 0.5 내지 20 nm의 두께를 가질 수 있다. 캡(690)은 또한 Ru 층(658)을 포함할 수 있다. 일 실시예에서, Ru 층(658)은 5 nm의 두께를 가지며, 다른 실시예에서, Ru 층(658)은 0.5 nm 내지 20 nm 범위의 두께를 가질 수 있다.

도 2 및 도 3과 관련하여 상기에서 논의되는 실시예에서와 같이, Ta 또는 α-TaN 중 어느 하나를 포함하는 제1 시드 층(614), 및 Ni 층(618)으로 구성되는 PMA 시드 다층(660) 상에, 제1 자성의 PMA 다층(670)(Co 층(622 및 630)뿐만 아니라 Ni/Co 다층(626)으로 구성됨) 및 제2 자성의 PMA 다층(680)(Co 층(638 및 646)뿐만 아니라 Co/Ni 다층(542)으로 구성됨)을 성막하는 것은, L1₀ 강자성 상을 가지고 순서화되는 fcc 결정학적 구조물의 성장을 반드시 촉진하지는 않는다. 논의되는 바와 같이, 이것은, 일단 제1 자성의 PMA 다층(670) 및 제2 자성의 PMA 다층(680)이 제조되면, 본 실시예가 고온 어닐링 단계(532)를 수행하는 이유이다. 어닐링 단계(532)는 350℃에서 두 시간 동안의 어닐링을 포함할 수 있는데, 이것은, 논의된 바와 같이, 자화 용이 축을 수직 방향으로 반전시킨다.

어닐링 단계(532)는, 제1 자성의 PMA 다층(670) 및 제2 자성의 PMA 다층(680)이 그들 각각의 평면에 수직인 자기 방향을 갖는 것으로 나타난다. 이것은, 도 6에서, 제1 자성의 PMA 다층(670) 및 제2 자성의 PMA 다층(680)의 각각에 인접한 화살표에 의해 도시된다. 도 6에서 알 수 있는 바와 같이, 일 실시예에서, 제1 자성의 PMA 다층(670) 및 제2 자성의 PMA 다층(680)의 자기 방향은 그들 각각의 평면에 수직이지만, 그러나 서로 반평행 관계에 있다. 제1 자성의 PMA 다층(670), 제2 자성의 PMA 다층(680) 및 얇은 Ru 교환 결합 층(634)은, 함께, pSAF 구조물(685)을 형성한다.

도 6에서와 같은 구조물을 사용하는 MRAM 디바이스에서, pSAF 구조물(685)의 제2 자성의 PMA 다층(680)은 비자성 터널링 배리어 층(648) 및 자유 층(652)으로 형성되는 MTJ(695)의 기준 층으로서 작용할 것이다. 비자성 터널링 배리어 층(648)은, 자기 자유 층(652)을 제2 자성의 PMA 다층(680)으로부터 공간적으로 분리한다. 제1 자성의 PMA 다층(670)은 제2 자성의 PMA 다층(680)에 대한 고정용 층(pinning layer)으로서 작용할 것이다. 다시 말하면, 제1 자성의 PMA 다층(670)은, 제2 자성의 PMA 다층(680)의 자기 방향을 자신의 평면에 수직인 상태로 남아 있게끔 고정하도록 작용할 것인데, 이것은 제2 자성의 PMA 다층(680)이 MTJ의 기준 층으로서 작용하는 것을 허용한다.

논의되는 바와 같이, 고온 어닐링 단계(532)의 이점 중 하나는, 그것이 제1 자성의 PMA 다층(670) 및 제2 자성의 PMA 다층(680)의 자기 방향으로 하여금 각각의 층의 평면에 수직이 되게 하는 것이다. 이 거동은 일반적으로 PMA 시드 다층(660)의 Ni 층(618) 및 Ta/α-TaN 다층(614)에서의 저 저항성 α상 TaN의 사용에 의해 영향을 받는다. Ni 층(618)의 두께를 0.45 nm로부터 0.93 nm로 증가시키는 것은, PMA를 향상시킨다. 이것은, 대략 500으로부터 대략 800 Oe로의 증가된 보자력(Hc)을 볼 수 있는 도 7에서 나타내어진다. 특히, 도 7은, 비록 도 6에 도시되는 바와 같은 실시예에 대한 결과가 매우 유사할 것이지만, 도 3에서와 같은 실시예의 폴라 MOKE 히스테리시스 루프를 도시한다. 도 7에서의 점선은, 5 nm의 두께를 갖는 αTaN 층(314) 및 0.93 nm의 두께를 갖는 Ni 층(318)을 갖는 PMA 시드 다층(360)에 대한 폴라 MOKE 히스테리시스 루프를 도시한다. 도 7에서의 실선은, 5.0 nm의 두께를 갖는 αTaN 층(314) 및 0.45 nm의 두께를 갖는 Ni 층(318)을 구비하는 PMA 시드 다층에 대한 폴라 MOKE 히스테리시스 루프를 도시한다. 5.0 nm의 알파 탄탈룸 질화물 상에 0.45 nm의 Ni 또는 0.93 nm의 Ni를 성막시키는 것은 어닐링 이후 PMA를 유도한다는 것이 도 7로부터 추론될 수 있다. 그러나, 5.0 nm의 알파 탄탈룸 질화물 시드 층 상의 0.93 nm의 Ni에서 관측되는 더 높은 보자력은, PMA가 더 높은 값에 도달한다는 것을 나타내고, 따라서 수직 SAP 구조물의 안정성을 더욱 향상시킨다.

또한, PMA 시드 다층(660)내의 다층(614)에서의 저저항성 α상 TaN 대신, 다층(614)에서의 βTaN의 고저항성 상의 사용은, PMA를 전혀 나타내지 않는다. 이것은 도 8에서 나타내어진다. 특히, 도 8은 도 3에서 도시되는 구조물의 폴라 MOKE 히스테리시스 루프를 도시한다. 도 8에서의 점선은, PMA 시드 다층(360)이 0.93 nm의 두께를 갖는 Ni 층(318) 및 βTaN 층(314)을 갖는 경우의 폴라 MOKE 히스테리시스 루프를 도시한다. 점선은 어닐링 이전의 폴라 MOKE 히스테리시스 루프를 도시한다. 실선은 섭씨 350도에서 2 시간 동안 어닐링된 이후의 도 3의 구조물에 대한 폴라 MOKE 히스테리 시스 루프를 도시한다. 기술 분야에서의 통상의 지식을 가진 자는, 둥글게 기울어진 루프는 PMA가 전혀 존재하지 않는다는 것을 나타낸다는 것을 인식할 것이다. 이것은, 어닐링 프로세스 동안 L1₀ 순서화를 유도하기 위한 적절한 TaN 상의 중요성을 입증한다. 요약하면, α상 TaN은 고온 어닐링 프로세스 동안 L1₀ 순서화를 유도하고, 반면 β상 TaN은 그렇게 하지 못한다.

본원에서 설명되는 개념은, 도 6에서 도시되는 수직 합성 반강자성체 구조물(pSAF)(685)의 제조로 확장한다. 논의되는 바와 같이, 루테늄(Ru)의 막으로 제조되는 얇은 교환 결합 층(634)은, 제1 자성의 PMA 다층(670)과 제2 자성의 PMA 다층(680)(즉, pSAF(685)의 두 개의 컴포넌트) 사이에 반강자성 층간 교환 결합을 제공하기 위해 사용된다. 제1 및 제2 자성의 PMA 다층(670, 680)의 각각은, 상기에서 설명되는 바와 같이, Co/Ni 다층 구조물을 포함한다. PMA 시드 다층(660)은, 상기에서 설명되는 바와 같이, Ta 또는 α-TaN 중 어느 하나, 및 Ni 층(618)으로 구성되는 시드 층(614)으로 구성된다. 도 9a 및 도 9b는, 수직 합성 반강자성체(pSAF)(685)의 폴라 MOKE 히스테리시스 루프를 도시한다. 도 9a는 성막시의(즉, 어닐링 단계(532) 이전의) pSAF 구조물(685)의 폴라 MOKE 히스테리시스 루프를 도시한다. 도 9b는, 섭씨 350도에서 2 시간 동안 어닐링 단계(532)가 수행된 이후의 pSAF 구조물(685)의 폴라 MOKE 히스테리시스 루프를 도시한다. 도 9b에서 보이는 정사각형 루프는, 어닐링 이후의 pSAF 구조물(685)이, 평면에 수직인 자기 방향을 가지며 따라서 수직의 자화 용이 축을 갖는다는 것을 나타낸다. 도 9b에서 보여지는 바와 같이, 강한 반강자성 커플링(즉, 높은 고정용 자계)이 어닐링 후에 존재한다. 높은 고정용 자계, H_ex는 5 kOe와 동일하다.

따라서, 나타내어지는 바와 같이, 제1 자성의 PMA 다층(670) 및 제2 자성의 PMA 다층(680)의 성장을 위한, Ta 층(614) 및 Ni 층(618) 또는 α상 TaN 층(614) 및 Ni 층(618)으로 구성되는 PMA 시드 다층(660)은, 구조물이 높은 어닐링 온도, 예를 들면, 섭씨350도 이상의 어닐링 온도를 견디는 것을 허용한다. 이전 솔루션은 250℃ 위의 어닐링 후에 PMA를 갖는 높은 고정용 자계를 얻을 수 없었다.

다른 실시예에서는, pSAF 구조물(685)을, 본원에서 설명되는 바와 같이, 직교 스핀 전달 토크 구조물에서 분극기 층으로서 사용할 수 있다.

기술 분야에서 숙련된 자는, 복수의 구조물(600)이 MRAM 디바이스의 각각의 비트 셀로서 제조되고 제공될 수 있다는 것을 인식해야 한다. 다시 말하면, 각각의 구조물(600)은 복수의 비트 셀을 갖는 메모리 어레이에 대한 비트 셀로 구현될 수 있다.

상기 설명 및 도면은, 본원에서 설명되는 피쳐 및 이점을 달성하는 특정일 실시예의 예시로서만 간주되어야 한다. 특정 프로세스 조건에 대한 수정 및 대체가 이루어질 수 있다. 따라서, 본 특허 문헌의 실시예는 상기의 설명 및 도면에 의해 제한되는 것으로 간주되지 않는다.

Claims

자기 디바이스(magnetic device)에 있어서,
제1 시드 층 및 니켈(Ni) 시드 층으로 구성되는 PMA 시드 다층(PMA seed multilayer) ― 상기 Ni 시드 층은 상기 제1 시드 층 위에 배치됨 ― ;
상기 PMA 시드 다층 위에 배치되는 제1 자성의 수직 자기 이방성(perpendicular magnetic anisotropy; PMA) 다층 ― 상기 제1 자성의 PMA 다층은 제1 코발트(Co) 층 및 제2 Co 층을 포함하고, 상기 제1 Co 층 및 상기 제2 Co 층은 제1 니켈/코발트(Ni/Co) 다층에 의해 분리되고, 상기 제1 자성의 PMA 다층의 평면에 수직인 자기 방향(magnetic direction)을 가짐 ― ;
상기 제1 자성의 PMA 다층 위에 배치되는 루테늄(Ru) 반강자성 층간 교환 결합(interlayer exchange coupling) 층; 및
상기 Ru 반강자성 층간 교환 결합 층 위에 배치되는 제2 자성의 PMA 다층 ― 상기 제2 자성의 PMA 다층은 제3 Co 층 및 제4 Co 층을 포함하고, 상기 제3 Co 층 및 상기 제4 Co 층은 제2 니켈/코발트(Ni/Co) 다층에 의해 분리되고, 상기 제2 자성의 PMA 다층의 평면에 수직인 자기 방향을 가짐 ―
을 포함하고,
상기 제1 자성의 PMA 다층, 상기 Ru 층간 교환 결합 층 및 상기 제2 자성의 PMA 다층은 수직 합성 반강자성체(perpendicular synthetic antiferromagnet)를 형성하는 것인, 자기 디바이스.
제1항에 있어서,
상기 제1 시드 층은 알파 상 탄탈룸 질화물(alpha phase tantalum nitride)을 포함하는 것인, 자기 디바이스.
제2항에 있어서,
상기 제1 시드 층은 5 나노미터의 두께를 갖는 것인, 자기 디바이스.
제1항에 있어서,
상기 제1 시드 층은 탄탈룸을 포함하는 것인, 자기 디바이스.
제4항에 있어서,
상기 제1 시드 층은 5 나노미터의 두께를 갖는 것인, 자기 디바이스.
삭제
제1항에 있어서,
상기 제1 Co 층은 0.3 나노미터의 두께를 갖고, 상기 제2 Co 층은 0.18 나노미터의 두께를 갖는 것인, 자기 디바이스.
제7항에 있어서,
상기 제1 Ni/Co 다층은 0.6 나노미터의 두께를 갖는 니켈 층 및 0.2 나노미터의 두께를 갖는 코발트 층을 포함하는 것인, 자기 디바이스.
제8항에 있어서,
상기 제1 Ni/Co 다층은 5 회 반복되는 것인, 자기 디바이스.
제1항에 있어서,
상기 PMA 시드 다층의 상기 Ni 시드 층은 0.5 나노미터 내지 0.95 나노미터 범위의 두께를 갖는 것인, 자기 디바이스.
제1항에 있어서,
상기 PMA 시드 다층의 상기 Ni 시드 층은 0.93 나노미터의 두께를 갖는 것인, 자기 디바이스.
제1항에 있어서,
상기 루테늄(Ru) 반강자성 층간 교환 결합 층은 0.85 나노미터의 두께를 갖는 것인, 자기 디바이스.
제1항에 있어서,
상기 제1 Co 층은 0.3 나노미터의 두께를 갖고, 상기 제2 Co 층은 0.18 나노미터의 두께를 갖고, 상기 제3 Co 층은 0.18 나노미터의 두께를 갖고, 상기 제4 Co 층은 0.18 나노미터의 두께를 갖는 것인, 자기 디바이스.
제13항에 있어서,
상기 제1 Ni/Co 다층은 0.6 나노미터의 두께를 갖는 제1 Ni 층 및 0.2 나노미터의 두께를 갖는 제5 Co 층을 포함하는 것인, 자기 디바이스.
제14항에 있어서,
상기 제1 Ni/Co 다층은 5 개의 Ni/Co 다층을 포함하는 것인, 자기 디바이스.
제13항에 있어서,
상기 제2 Ni/Co 다층은 0.2 나노미터의 두께를 갖는 제6 Co 층 및 0.6 나노미터의 두께를 갖는 제2 Ni 층을 포함하는 것인, 자기 디바이스.
제16항에 있어서,
상기 제2 Ni/Co 다층은 5 개의 Ni/Co 다층을 포함하는 것인, 자기 디바이스.
제1항에 있어서,
상기 제2 자성의 PMA 다층 위의 비자성 터널링 배리어 층(non-magnetic tunneling barrier layer); 및
상기 비자성 터널링 배리어 층 위의 자유 자기 층 ― 상기 자유 자기 층은 제1 방향과 제2 방향 사이에서 세차(歲差) 운동할 수 있는 자기 방향을 갖고, 상기 비자성 터널링 배리어 층은 상기 자유 자기 층을 상기 제2 자성의 PMA 다층으로부터 공간적으로 분리함 ―
을 더 포함하고,
상기 제2 자성의 PMA 다층, 상기 비자성 터널링 배리어 층, 및 상기 자유 자기 층은 자기 터널 접합(magnetic tunnel junction)을 형성하는 것인, 자기 디바이스.
자신의 평면에 수직인 자기 방향을 갖는 합성 반강자성 구조물(synthetic antiferromagnetic structure)을 제조하는 방법에 있어서,
PMA 시드 다층을 성막하는(depositing) 단계 ― 상기 PMA 시드 다층을 성막하는 단계는:
제1 시드 층을 성막하는 단계, 및
상기 제1 시드 층 위에 니켈(Ni) 시드 층을 성막하는 단계
를 포함함 ― ;
상기 PMA 시드 다층 위에 제1 자성의 수직 자기 이방성(PMA) 다층을 성막하는 단계 ― 상기 제1 자성의 PMA 다층을 성막하는 단계는:
상기 PMA 시드 다층 위에 제1 코발트(Co) 층을 성막하는 단계;
상기 제1 Co 층 위에 제1 니켈/코발트(Ni/Co) 다층을 성막하는 단계; 및
상기 제1 Ni/Co 다층 위에, 제2 Co 층을 성막하는 단계
를 포함하며, 상기 제2 Co 층은 상기 제1 Ni/Co 다층에 의해 상기 제1 Co 층으로부터 분리됨 ― ;
상기 제1 자성의 PMA 다층 위에 루테늄(Ru) 반강자성 층간 교환 결합 층을 성막하는 단계;
상기 Ru 반강자성 층간 교환 결합 층 위에 제2 자성의 PMA 다층을 성막하는 단계 ― 상기 제2 자성의 PMA 다층을 성막하는 단계는:
상기 Ru 반강자성 층간 교환 결합 층 위에 제3 Co 층을 성막하는 단계;
상기 제3 Co 층 위에 제2 Ni/Co 다층을 성막하는 단계; 및
상기 제2 Ni/Co 다층 위에 제4 Co 층을 성막하는 단계
를 포함하며, 상기 제4 Co 층은 상기 제2 Ni/Co 다층에 의해 상기 제3 Co 층으로부터 분리됨 ― ; 및
상기 제1 자성의 PMA 다층이 상기 제1 자성의 PMA 다층의 평면에 수직인 자기 방향을 갖고 상기 제2 자성의 PMA 다층이 상기 제2 자성의 PMA 다층의 평면에 수직인 자기 방향을 갖도록, 상기 제1 자성의 PMA 다층 및 제2 자성의 PMA 다층의 수직 자기 이방성을 증가시키기 위해 섭씨 350도 이상의 온도에서 어닐링하는 단계
를 포함하는, 합성 반강자성 구조물을 제조하는 방법.
제19항에 있어서,
상기 어닐링하는 단계는, 섭씨 350도 이상에서 그리고 섭씨 400도 이하에서 어닐링하는 단계를 포함하는 것인, 합성 반강자성 구조물을 제조하는 방법.
제20항에 있어서,
상기 어닐링하는 단계는, 적어도 2 시간의 기간 동안 어닐링하는 단계를 더 포함하는 것인, 합성 반강자성 구조물을 제조하는 방법.
제19항에 있어서,
상기 제1 자성의 PMA 다층을 성막하는 단계는, dc 마그네트론 스퍼터링(dc magnetron sputtering)에 의해 수행되는 것인, 합성 반강자성 구조물을 제조하는 방법.
제19항에 있어서,
상기 제2 자성의 PMA 다층을 성막하는 단계는, dc 마그네트론 스퍼터링에 의해 수행되는 것인, 합성 반강자성 구조물을 제조하는 방법.
제19항에 있어서,
상기 제1 시드 층 위에 Ni 시드 층을 성막하는 단계는, 상기 Ni 시드 층이 적어도 0.93 나노미터의 두께를 갖도록 상기 Ni 시드 층을 성막하는 단계를 포함하는 것인, 합성 반강자성 구조물을 제조하는 방법.
제19항에 있어서,
상기 제1 시드 층을 성막하는 단계는, 알파 상 탄탈룸 질화물의 층을 성막하는 단계를 포함하는 것인, 합성 반강자성 구조물을 제조하는 방법.
제25항에 있어서,
상기 알파 상 탄탈룸 질화물의 층을 성막하는 단계는, 적어도 0.5 나노미터의 두께를 갖는 알파 상 탄탈룸 질화물의 층을 성막하는 단계를 포함하는 것인, 합성 반강자성 구조물을 제조하는 방법.
제19항에 있어서,
상기 Ru 반강자성 층간 교환 결합 층을 성막하는 단계는, 0.85 나노미터의 두께를 갖는 Ru의 층을 성막하는 단계를 포함하는 것인, 합성 반강자성 구조물을 제조하는 방법.
제19항에 있어서,
상기 제2 자성의 PMA 다층 위에 비자성 터널링 배리어 층을 성막하는 단계; 및
상기 비자성 터널링 배리어 층 위에 자유 자기 층을 성막하는 단계 ― 상기 자유 자기 층은 제1 방향과 제2 방향 사이에서 세차 운동할 수 있는 자기 방향을 갖고, 상기 비자성 터널링 배리어 층은 상기 자유 자기 층을 상기 제2 자성의 PMA 다층으로부터 공간적으로 분리하고, 상기 제2 자성의 PMA 다층, 상기 비자성 터널링 배리어 층, 및 상기 자유 자기 층은 자기 터널 접합을 형성함 ―
를 더 포함하는, 합성 반강자성 구조물을 제조하는 방법.