KR102419229B1 - 촬상 소자, 촬상 방법, 및 전자 기기 - Google Patents

촬상 소자, 촬상 방법, 및 전자 기기 Download PDF

Info

Publication number
KR102419229B1
KR102419229B1 KR1020167032525A KR20167032525A KR102419229B1 KR 102419229 B1 KR102419229 B1 KR 102419229B1 KR 1020167032525 A KR1020167032525 A KR 1020167032525A KR 20167032525 A KR20167032525 A KR 20167032525A KR 102419229 B1 KR102419229 B1 KR 102419229B1
Authority
KR
South Korea
Prior art keywords
pixel
signal
signal line
delete delete
column
Prior art date
Application number
KR1020167032525A
Other languages
English (en)
Other versions
KR20170016828A (ko
Inventor
아츠미 니와
요스케 우에노
시몬 테시마
다이지로 아나이
요시노부 후루사와
타이신 요시다
타카히로 우치무라
에이지 히라타
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Priority to KR1020227022480A priority Critical patent/KR102547435B1/ko
Priority claimed from PCT/JP2015/002549 external-priority patent/WO2015186302A1/en
Publication of KR20170016828A publication Critical patent/KR20170016828A/ko
Application granted granted Critical
Publication of KR102419229B1 publication Critical patent/KR102419229B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H04N5/378—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H04N5/37455—
    • H04N5/37457—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N2209/00—Details of colour television systems
    • H04N2209/04—Picture signal generators
    • H04N2209/041—Picture signal generators using solid-state devices
    • H04N2209/042—Picture signal generators using solid-state devices having a single pick-up sensor
    • H04N2209/045—Picture signal generators using solid-state devices having a single pick-up sensor using mosaic colour filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 촬상 장치는, 매트릭스 패턴으로 2차원 배열된 복수의 화소를 포함하는 화소 어레이와, 상기 복수의 화소의 제1의 칼럼에 따라 배치되며 그의 적어도 하나의 칼럼 신호선이 제1의 칼럼의 2 이상의 화소에 접속되는 복수의 칼럼 신호선과, 상기 복수의 칼럼 신호선에 의해 공유된 아날로그 디지털 변환기를 포함한다.

Description

촬상 소자, 촬상 방법, 및 전자 기기{IMAGING ELEMENT, IMAGING METHOD AND ELECTRONIC APPARATUS}
본 발명은, 촬상 소자, 촬상 방법, 및 전자 기기에 관한 것으로, 특히, 보다 저소비 전력으로 고속화를 도모할 수 있도록 한 촬상 소자, 촬상 방법, 및 전자 기기에 관한 것이다.
본 발명은
2014년 6월 2일자로 출원된 JP2014-114143호,
2014년 11월 12일자 출원된 JP2014-230001호,
2014년 11월 12일자 출원된 JP2014-230002호, 및
2014년 11월 12일자 출원된 JP2014-230000호를 우선권으로 주장하는 출원이다.
종래, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 기능을 구비한 전자 기기에서는, 예를 들면, CCD(Charge Coupled Device)나 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서 등의 고체 촬상 소자가 사용되고 있다. 고체 촬상 소자는, 광전 변환을 행하는 PD(photodiode : 포토 다이오드)와 복수의 트랜지스터가 조합된 화소를 갖고 있고, 평면적으로 배치된 복수의 화소로부터 출력되는 화소 신호에 의거하여 화상이 구축된다. 또한, 화소로부터 출력되는 화소 신호는, 예를 들면, 화소의 열마다 배치되는 복수의 AD(Analog to Digital) 변환기에 의해 병렬적으로 AD 변환되어 출력된다.
이와 같은 고체 촬상 소자에서, 본원 출원인은, 예를 들면, AD 변환기에서 다운 카운트 모드 및 업 카운트 모드로 카운트 처리를 행함으로써, AD 변환 처리의 고속화를 도모할 수 있는 고체 촬상 소자를 제안하고 있다(예를 들면, 특허 문헌 1 참조).
또한, 본원 출원인은, 예를 들면, 복수회 반복하여, 리셋 레벨의 화소 신호와 신호 레벨의 화소 신호를 AD 변환함으로써, 노이즈를 저감할 수 있는 고체 촬상 소자를 제안하고 있다(예를 들면, 특허 문헌 2 참조).
특허 문헌 1 : 일본국 특개2005-303648호 공보 특허 문헌 2 : 일본국 특개2009-296423호 공보
그런데, 종래로부터, 고체 촬상 소자에 대해, 화소 신호를 고속으로 판독할 것이 강하게 요구되어 있다. 또한, 근래, 이른바 스마트폰이나 웨어러블 디바이스 등의 소형 단말에서 이용되는 어플리케이션이 증대하고 있음에 의해, 고체 촬상 소자의 소비 전력을 억제할 것도 강하게 요구되어 있다. 예를 들면, 종래, 상술한 바와 같은 칼럼 병렬 AD 변환기의 병렬수를 증가시킴에 의해 고속화가 도모되어 있지만, 이 경우, 칼럼 병렬 AD 변환기의 병렬수를 증가시킴에 비례하여 소비 전력이 증가하기 때문에, 전력 효율(즉, 속도/전력)을 개선하는 것은 곤란하였다. 즉, 고속화에 수반하여 소비 전력이 증가하고, 저소비 전력화에 수반하여 속도가 저하되게 되어 있다.
보다 저소비 전력으로 고속화를 도모할 수 있도록 하는 것이 바람직하다.
본 개시의 제1의 실시예에 따른 촬상 장치는, 매트릭스 패턴으로 2차원 배열된 복수의 화소를 포함하는 화소 어레이와, 상기 복수의 화소의 제1의 칼럼에 따라 배치되며 그의 적어도 하나의 칼럼 신호선이 제1의 칼럼의 2 이상의 화소에 접속되는 복수의 칼럼 신호선과, 상기 복수의 칼럼 신호선에 의해 공유된 아날로그 디지털 변환기를 포함한다.
본 개시의 제2의 실시예에 따른 전자 기기는, 적어도 하나의 렌즈와 광학 시스템을 통해 광을 수광하는 촬상 장치를 포함하는 상기 광학 시스템을 포함하고, 상기 촬상 장치는, 매트릭스 패턴으로 2차원 배열된 복수의 화소를 포함하는 화소 어레이와, 상기 복수의 화소의 제1의 칼럼에 따라 배치되며 그의 적어도 하나의 칼럼 신호선이 제1의 칼럼의 2 이상의 화소에 접속되는 복수의 칼럼 신호선과, 상기 복수의 칼럼 신호선에 의해 공유된 아날로그 디지털 변환기를 포함한다.
본 개시의 제3의 실시예에 따른 비교기는 촬상 장치의 제1의 칼럼 신호선에 접속된 제1의 차동쌍부 및 상기 촬상 장치의 제2의 칼럼 신호선에 접속된 제2의 차동쌍부를 포함하고, 상기 제1의 칼럼 신호선 및 상기 제2의 칼럼 신호선은 화소 어레이내의 동일한 화소 어레이 유닛의 칼럼용이다.
본 개시의 한 측면에 의하면, 보다 저소비 전력으로 고속화를 도모할 수 있다.
도 1은 본 기술을 적용한 촬상 소자의 한 실시의 형태의 구성례를 도시하는 블록도.
도 2는 화소 및 칼럼 처리부의 구성례를 도시하는 블록도.
도 3은 촬상 소자에서의 AD 변환의 동작을 설명하는 타이밍 차트.
도 4는 종래의 촬상 소자에서의 AD 변환의 동작을 설명하는 타이밍 차트.
도 5는 샘플 홀드 기술을 채용한 종래의 촬상 소자에서의 AD 변환의 동작을 설명하는 타이밍 차트.
도 6은 촬상 소자의 제2의 실시의 형태의 구성례의 일부를 도시하는 블록도.
도 7은 촬상 소자의 제3의 실시의 형태의 구성례의 일부를 도시하는 블록도.
도 8은 촬상 소자에 의한 CDS 처리의 시퀀스를 설명하는 도면.
도 9는 촬상 소자에 의한 CDS 처리의 시퀀스를 설명하는 도면.
도 10은 촬상 소자의 제4의 실시의 형태의 구성례의 일부를 도시하는 블록도.
도 11은 촬상 소자의 배선 레이아웃의 제1의 구성례를 도시하는 도면.
도 12는 도 11의 단면 XII-XII에 대응하는 개소를 도시하는 도면.
도 13은 도 11의 단면 XIII-XIII에 대응하는 개소를 도시하는 도면.
도 14는 촬상 소자의 배선 레이아웃의 제2의 구성례를 도시하는 도면.
도 15는 도 14의 단면 XV-XV에 대응하는 개소를 도시하는 도면.
도 16은 도 14의 단면 XVI-XVI에 대응하는 개소를 도시하는 도면.
도 17은 비교기의 회로 구성을 도시하는 도면.
도 18은 비교기의 구동을 설명하는 타이밍 차트.
도 19는 비교기의 회로 구성의 제1의 변형례를 도시하는 도면.
도 20은 비교기의 회로 구성의 제2의 변형례를 도시하는 도면.
도 21은 비교기의 회로 구성의 제3의 변형례를 도시하는 도면.
도 22는 비교기의 회로 구성의 제4의 변형례를 도시하는 도면.
도 23은 촬상 소자의 구동을 설명하는 타이밍 차트.
도 24는 도 23의 타이밍 차트에 있어서 화소의 배치를 설명하는 도면.
도 25는 전송 신호의 더미리드 제어를 설명하는 타이밍 차트.
도 26은 리셋 신호의 더미리드 제어를 설명하는 타이밍 차트.
도 27은 화소 영역 및 수직 구동 회로의 일부의 구성례를 도시하는 도면.
도 28은 종래의 부전위의 계통 분리에 관해 설명하는 도면.
도 29는 촬상 소자에서의 부전위의 계통 분리에 관해 설명하는 도면.
도 30은 본 기술을 적용한 촬상 장치의 한 실시의 형태의 구성례를 도시하는 블록도.
도 31은 이미지 센서를 사용하는 사용례를 도시하는 도면.
이하, 본 기술을 적용한 구체적인 실시의 형태에 관해, 도면을 참조하면서 상세히 설명한다.
도 1은 본 기술을 적용한 촬상 소자의 제1의 실시의 형태의 구성례를 도시하는 블록도이다.
도 1에 도시하는 바와 같이, 촬상 소자(11)는, 화소 영역(12), 수직 구동 회로(13), 칼럼 신호 처리 회로(14), 수평 구동 회로(15), 출력 회로(16), 램프 신호 생성 회로(17), 및 제어 회로(18)를 구비하여 구성된다.
화소 영역(12)은 도시하지 않은 광학계에 의해 집광된 광을 수광하는 수광면이다. 화소 영역(12)에는, 복수의 화소(21)가 행렬형상으로 배치되어 있고, 각각의 화소(21)는, 수평 신호선(22)을 통하여 행마다 수직 구동 회로(13)에 접속됨과 함께, 수직 신호선(23)을 통하여 열마다 칼럼 신호 처리 회로(14)에 접속된다. 복수의 화소(21)는, 각각 수광한 광의 광량에 응한 레벨의 화소 신호를 각각 출력하고, 그들의 화소 신호로부터, 화소 영역(12)에 결상하는 피사체의 화상이 구축된다.
수직 구동 회로(13)는 화소 영역(12)에 배치되는 복수의 화소(21)의 행마다 순차적으로, 각각의 화소(21)를 구동(전송이나, 선택, 리셋 등)하기 위한 구동 신호를, 수평 신호선(22)을 통하여 화소(21)에 공급한다.
칼럼 신호 처리 회로(14)는 복수의 화소(21)로부터 수직 신호선(23)을 통하여 출력되는 화소 신호에 대해 CDS(Correlated Double Sampling : 상관 2중 샘플링) 처리를 시행함에 의해, 화소 신호의 AD 변환을 행함과 함께 리셋 노이즈를 제거한다. 예를 들면, 칼럼 신호 처리 회로(14)는, 화소(21)의 열수에 응한 복수의 칼럼 처리부(41)(후술하는 도 2 참조)를 갖고서 구성되고, 화소(21)의 열마다 병렬적으로 CDS 처리를 행할 수가 있다.
수평 구동 회로(15)는 화소 영역(12)에 배치되는 복수의 화소(21)의 열마다 순차적으로, 칼럼 신호 처리 회로(14)로부터 화소 신호를 데이터 출력 신호선(24)에 출력시키기 위한 구동 신호를, 칼럼 신호 처리 회로(14)에 공급한다.
출력 회로(16)는, 수평 구동 회로(15)의 구동 신호에 따른 타이밍에서 칼럼 신호 처리 회로(14)로부터 데이터 출력 신호선(24)을 통하여 공급되는 화소 신호를 증폭하고, 후단의 신호 처리 회로에 출력한다.
램프 신호 생성 회로(17)는, 칼럼 신호 처리 회로(14)가 화소 신호를 AD 변환할 때에 참조하는 참조 신호로서, 일정한 구배로 시간의 경과에 따라 강하하는 전압(경사 전압)의 램프 신호를 생성하고, 칼럼 신호 처리 회로(14)에 공급한다.
제어 회로(18)는, 촬상 소자(11)의 내부의 각 블록의 구동을 제어한다. 예를 들면, 제어 회로(18)는, 각 블록의 구동 주기에 따른 클록 신호를 생성하고, 각각의 블록에 공급한다. 또한, 예를 들면, 제어 회로(18)는, 칼럼 신호 처리 회로(14)에서 화소 신호를 고속으로 AD 변환할 수 있도록 화소(21)로부터 화소 신호가 판독되는 제어를 행한다.
다음에, 도 2에는, 촬상 소자(11)의 화소(21) 및 칼럼 처리부(41)의 구성례가 도시되어 있다.
도 2에는, 도 1의 화소 영역(12)에 배치되는 복수의 화소(21) 중, 소정의 열(칼럼)에 나열하여 배치되는 2개의 화소(21a 및 21b)가 도시되어 있다. 또한, 도 2에는, 칼럼 신호 처리 회로(14)가 갖는 복수의 칼럼 처리부(41) 중, 이 열에 대응하여 배치되는 칼럼 처리부(41)가 도시되어 있다.
도 1 및 도 2에 도시하는 바와 같이, 촬상 소자(11)에서는, 화소(21)의 1열에 대해, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)의 2개가 마련된다. 제1의 수직 신호선(23a)에는, 화소(21a)(예를 들면, 홀수행째의 화소(21))가 접속되고, 제2의 수직 신호선(23b)에는, 화소(21b)(예를 들면, 짝수행째의 화소(21))가 접속된다. 또한, 제1의 수직 신호선(23a)에는, 소스 팔로워 회로를 구성하는 정전류원(42a)이 접속되어 있고, 제2의 수직 신호선(23b)에는, 소스 팔로워 회로를 구성하는 정전류원(42b)이 접속되어 있다. 그리고, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)은, 이 열에 대응하여 배치되는 하나의 칼럼 처리부(41)에 접속된다.
화소(21a)는, PD(31a), 전송 트랜지스터(32a), FD부(33a), 증폭 트랜지스터(34a), 선택 트랜지스터(35a), 및 리셋 트랜지스터(36a)를 구비하여 구성된다.
PD(31a)는, 입사한 광을 광전 변환에 의해 전하로 변환하여 축적하는 광전 변환부이고, 애노드 단자가 접지되어 있음과 함께, 캐소드 단자가 전송 트랜지스터(32a)에 접속되어 있다.
전송 트랜지스터(32a)는, 수직 구동 회로(13)로부터 공급되는 전송 신호(TRG)에 따라 구동하고, 전송 트랜지스터(32a)가 온이 되면, PD(31a)에 축적되어 있는 전하가 FD부(33a)에 전송된다.
FD부(33a)는, 증폭 트랜지스터(34a)의 게이트 전극에 접속되는 소정의 축적 용량을 갖는 부유 확산 영역이고, PD(31a)로부터 전송되는 전하를 축적한다.
증폭 트랜지스터(34a)는, FD부(33a)에 축적되어 있는 전하에 응한 레벨(즉, FD부(33a)의 전위)의 화소 신호를, 선택 트랜지스터(35a)를 통하여 제1의 수직 신호선(23a)에 출력한다. 즉, FD부(33a)가 증폭 트랜지스터(34a)의 게이트 전극에 접속되는 구성에 의해, FD부(33a) 및 증폭 트랜지스터(34a)는, PD(31a)에서 발생한 전하를, 그 전하에 응한 레벨의 화소 신호로 변환하는 변환부로서 기능한다.
선택 트랜지스터(35a)는, 수직 구동 회로(13)로부터 공급되는 선택 신호(SEL)에 따라 구동하고, 선택 트랜지스터(35a)가 온이 되면, 증폭 트랜지스터(34a)로부터 출력되는 화소 신호가 제1의 수직 신호선(23a)에 출력 가능한 상태가 된다.
리셋 트랜지스터(36a)는, 수직 구동 회로(13)로부터 공급되는 리셋 신호(RST)에 따라 구동하고, 리셋 트랜지스터(36a)가 온이 되면, FD부(33a)에 축적되어 있는 전하가 전원 배선(Vdd)에 배출되어, FD부(33a)가 리셋된다.
또한, 화소(21a)와 마찬가지로, 화소(21b)는, PD(31b), 전송 트랜지스터(32b), FD부(33b), 증폭 트랜지스터(34b), 선택 트랜지스터(35b), 및 리셋 트랜지스터(36b)를 구비하여 구성된다. 따라서, 화소(21b)의 각 부분은, 상술한 바와 같은 화소(21a)의 각 부분과 마찬가지로 동작하기 때문에, 그 상세한 설명은 생략한다. 또한, 이하 적절히, 화소(21a)와 화소(21b)를 구별할 필요가 없는 경우, 단지 화소(21)라고 칭하고, 화소(21)를 구성하는 각 부분에 대해서도 마찬가지로 칭한다.
칼럼 처리부(41)는, 2개의 입력 스위치(51a 및 51b), 비교기(52), 카운터(53), 및, 출력 스위치(54)를 구비하여 구성된다.
비교기(52)의 마이너스측의 입력단자는, 입력 스위치(51a)를 통하여 제1의 수직 신호선(23a)에 접속됨과 함께, 입력 스위치(51b)를 통하여 제2의 수직 신호선(23b)에 접속된다. 또한, 비교기(52)의 플러스측의 입력단자는, 도 1의 램프 신호 생성 회로(17)에 접속된다. 비교기(52)의 출력 단자는, 카운터(53)의 입력단자에 접속되어 있고, 카운터(53)의 출력 단자는, 출력 스위치(54)를 통하여 데이터 출력 신호선(24)에 접속된다.
입력 스위치(51a 및 51b)는, 도 1의 제어 회로(18)에 의한 제어에 따라 개폐하고, 비교기(52)의 마이너스측의 입력단자에 대한 접속을, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)의 어느 일방으로 전환한다. 예를 들면, 입력 스위치(51a)가 폐쇄됨과 함께, 입력 스위치(51b)가 개방되면, 비교기(52)의 마이너스측의 입력단자는 제1의 수직 신호선(23a)에 접속되고, 화소(21a)로부터 출력되는 화소 신호가 비교기(52)에 입력된다. 한편, 입력 스위치(51b)가 폐쇄됨과 함께, 입력 스위치(51a)가 개방되면, 비교기(52)의 마이너스측의 입력단자는 제2의 수직 신호선(23b)에 접속되고, 화소(21b)로부터 출력되는 화소 신호가 비교기(52)에 입력된다.
비교기(52)는, 플러스측의 입력단자에 입력되는 램프 신호와, 마이너스측의 입력단자에 입력되는 화소 신호와의 대소를 비교하여, 그 비교 결과를 나타내는 비교 결과 신호를 출력한다. 예를 들면, 비교기(52)는, 램프 신호가 아날로그의 화소 신호보다도 큰 경우에는 하이 레벨의 비교 결과 신호를 출력하고, 램프 신호가 아날로그의 화소 신호 이하로 된 경우에는 로 레벨의 비교 결과 신호를 출력한다.
카운터(53)는, 예를 들면, 램프 신호 생성 회로(17)로부터 출력되는 램프 신호의 전위가 일정한 구배로 강하를 시작한 타이밍부터, 비교기(52)로부터 출력되는 비교 결과 신호가 하이 레벨부터 로 레벨로 전환되는 타이밍까지의 소정의 클록 수를 카운트한다. 따라서, 카운터(53)가 카운트한 카운트값은, 비교기(52)에 입력되는 화소 신호의 레벨에 응한 값으로 되고, 이에 의해, 화소(21)로부터 출력되는 아날로그의 화소 신호가 디지털값으로 변환된다.
다른 예를 들면, 촬상 소자(11)에서는, 화소(21)의 FD부(33)가 리셋된 상태의 리셋 레벨의 화소 신호와, 화소(21)의 FD부(33)가 PD(31)에서 광전 변환된 전하를 유지한 상태의 신호 레벨의 화소 신호가, 화소(21)로부터 출력된다. 그리고, 칼럼 처리부(41)에서 화소 신호를 AD 변환할 때에, 그들의 신호의 차분을 구함에 의해, 리셋 노이즈가 제거된 화소 신호가 출력된다. 또한, 카운터(53)는, 카운트값을 유지하는 유지부(55)를 갖고 있고, 후술하는 바와 같이, 카운트값을 일시적으로 유지할 수 있다.
출력 스위치(54)는, 수평 구동 회로(15)로부터 출력되는 구동 신호에 따라 개폐한다. 예를 들면, 소정의 칼럼 처리부(41)가 배치되어 있는 열의 화소 신호를 출력하는 타이밍이 되면, 수평 구동 회로(15)로부터 출력되는 구동 신호에 따라 출력 스위치(54)가 폐쇄되어, 카운터(53)의 출력 단자가 데이터 출력 신호선(24)에 접속된다. 이에 의해, 칼럼 처리부(41)에서 AD 변환된 화소 신호가 데이터 출력 신호선(24)에 출력된다.
이와 같이 촬상 소자(11)는 구성되어 있고, 칼럼 처리부(41)는, 화소(21a)로부터 출력되는 화소 신호와, 화소(21b)로부터 출력되는 화소 신호를 교대로 AD 변환할 수 있다. 따라서, 촬상 소자(11)에서는, 화소(21a) 및 화소(21b) 중의, 일방이 리셋 동작 또는 신호 전송 동작을 행하여 화소 신호의 (Settling)을 행하는 것과 병행적으로, 타방으로부터 출력되어 유지(Hold)되는 화소 신호를 칼럼 처리부(41)가 AD 변환하는 처리를, 교대로 반복하여 행할 수 있도록, 화소 신호의 판독을 제어할 수 있다.
이와 같이, 촬상 소자(11)에서는, 화소(21a) 및 화소(21b)에서, 화소 신호의 AD 변환과 세틀링을 동시 병행적으로 행하고, 그들이 교대로 전환되는 동작을 함으로써, 칼럼 처리부(41)에서의 AD 변환을 고속화할 수 있다. 또한, 촬상 소자(11)에서는, 칼럼 처리부(41)의 개수를 증가시키는 일 없이 AD 변환을 고속화하는 것, 즉, 소비 전력의 증가를 회피할 수 있다. 즉, 촬상 소자(11)는, 보다 저소비 전력으로 AD 변환 처리의 고속화를 도모할 수 있다.
다음에, 도 3에는, 촬상 소자(11)에서의 AD 변환의 동작을 설명하는 타이밍 차트가 도시되어 있다.
도 3에서는, 상측부터 차례로, 제1의 수직 신호선(23a)에 접속되는 화소(21a)의 동작, 제2의 수직 신호선(23b)에 접속되는 화소(21b)의 동작, 및, 칼럼 처리부(41)의 동작이 도시되어 있다.
우선, 제1의 동작 기간에서, 제1의 수직 신호선(23a)에 접속되는 화소(21a)는, FD부(33a)를 리셋하고, 리셋 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기한다(리셋 기간). 이 동작과 병행하여, 제1의 동작 기간에서, 제2의 수직 신호선(23b)에 접속되는 화소(21b)는, 그 전의 동작 기간에서 세틀링된 PD(31b)의 수광량에 응한 신호 레벨의 화소 신호의 출력을 계속 유지한다. 그리고, 칼럼 처리부(41)는, 화소(21b)로부터 출력되는 신호 레벨의 화소 신호를 AD 변환한다(AD 변환 기간). 이 때, 칼럼 처리부(41)에서, 카운터(53)는, 화소(21b)의 신호 레벨의 화소 신호에 대응하는 카운트값을 유지부(55)에 유지한다.
다음에, 제2의 동작 기간에서, 제1의 수직 신호선(23a)에 접속되는 화소(21a)는, 제1의 동작 기간에서 세틀링된 리셋 레벨의 화소 신호의 출력을 계속 유지하고, 칼럼 처리부(41)는, 화소(21a)로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환한다. 또한, 이 때, 칼럼 처리부(41)에서는, 화소(21a)의 리셋 레벨의 화소 신호에 대응하는 카운트값을 유지부(55)에 유지한다. 이 동작과 병행하여, 제2의 동작 기간에서, 제2의 수직 신호선(23b)에 접속되는 화소(21b)는, FD부(33b)를 리셋하고, 리셋 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기한다.
그 후, 제3의 동작 기간에서, 제1의 수직 신호선(23a)에 접속되는 화소(21a)는, PD(31a)에서 광전 변환된 전하를 FD부(33a)에 전송하고, PD(31a)의 수광량에 응한 신호 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기한다(신호 전송 기간). 이 동작과 병행하여, 제3의 동작 기간에서, 제2의 수직 신호선(23b)에 접속되는 화소(21b)는, 제2의 동작 기간에서 세틀링된 리셋 레벨의 화소 신호의 출력을 계속 유지하고, 칼럼 처리부(41)는, 화소(21b)로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환한다. 그리고, 칼럼 처리부(41)에서는, 이 리셋 레벨의 화소 신호에 대응하는 카운트값과, 유지부(55)에 유지하고 있는 화소(21b)의 신호 레벨의 화소 신호에 대응하는 카운트값과의 차분을 구하고, 리셋 노이즈를 제거한 화소 신호를 출력한다.
그리고, 제4의 동작 기간에서, 제1의 수직 신호선(23a)에 접속되는 화소(21a)는, 제3의 동작 기간에서 세틀링된 신호 레벨의 화소 신호의 출력을 계속 유지하고, 칼럼 처리부(41)는, 화소(21a)로부터 출력되는 신호 레벨의 화소 신호를 AD 변환한다. 그리고, 칼럼 처리부(41)에서는, 이 신호의 화소 신호에 대응하는 카운트값과, 유지부(55)에 유지하고 있는 화소(21a)의 리셋 레벨의 화소 신호에 대응하는 카운트값과의 차분을 구하고, 리셋 노이즈를 제거한 화소 신호를 출력한다. 이 동작과 병행하여, 제4의 동작 기간에서, 제2의 수직 신호선(23b)에 접속되는 화소(21b)는, PD(31b)에서 광전 변환된 전하를 FD부(33b)에 전송하고, PD(31b)의 수광량에 응한 신호 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기한다.
제4의 동작 기간이 종료된 후, 제1의 동작 기간으로 되돌아와, 이하 마찬가지로, 다음 행의 화소(21a) 및 화소(21b)를 동작 대상으로 하여 순차적으로, 제1의 동작 기간부터 제4의 동작 기간까지의 동작이 반복하여 행하여진다. 또한, 화소(21a)와 화소(21b)에서, 반주기씩 어긋내어 각 동작 기간이 행하여지도록 하여도 좋다.
이상과 같이, 촬상 소자(11)에서는, 화소(21a) 및 화소(21b)의 일방의 화소 신호를 AD 변환하는 것과 병행하여, 타방의 화소 신호의 세틀링이 행하여진다. 따라서 예를 들면 제1의 동작 기간에서 화소(21b)의 신호 레벨에 대응하는 화소 신호의 AD 변환이 완료되고, 그 직후부터 제2의 동작 기간에서 화소(21a)의 리셋 레벨에 대응하는 화소 신호의 AD 변환을 실행할 수 있다. 마찬가지로, 제2의 동작 기간에서 화소(21a)의 리셋 레벨에 대응하는 화소 신호의 AD 변환이 완료되고, 그 직후부터, 제3의 동작 기간에서 화소(21b)의 리셋 레벨에 대응하는 화소 신호의 AD 변환을 실행할 수 있다. 또한, 제3의 동작 기간에서 화소(21b)의 리셋 레벨에 대응하는 화소 신호의 AD 변환이 완료되고, 그 직후부터, 제4의 동작 기간에서 화소(21a)의 신호 레벨과 화소 신호의 AD 변환을 실행할 수 있다. 제4의 동작 기간에서 화소(21a)의 신호 레벨과 화소 신호 및 제1의 동작 기간에서 화소(21a)의 신호 레벨과 화소 신호 각각은, 각각의 포토 다이오드에 축적되며 리셋 레벨에 대응하는 먼저 존재하는 전하를 갖는 플로팅 디퓨전 영역 각각에 전송된 전하량에 대응하기 때문에, 리셋 레벨 또는 리셋 노이즈가 제거되어 리셋 노이즈가 제거된 화소 신호에 대응하는 화소 신호가 얻어질 수 있다.
따라서 예들 들면, 화소 신호의 세틀링이 완료될 때까지, 칼럼 처리부(41)가 AD 변환을 대기하는 구성과 비교하여, 촬상 소자(11)는, 보다 고속으로 AD 변환을 행할 수가 있다.
여기서, 도 4에 도시하는 타이밍 차트를 참조하여, 종래의 촬상 소자에서의 AD 변환의 동작에 관해 설명한다.
종래의 촬상 소자는, 화소의 1열에 대해 1개의 수직 신호선이 마련되어 구성되고, 제1의 동작 기간에서, 화소는, FD부를 리셋하고, 리셋 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기하고, 칼럼 처리부에서는 처리는 행하여지지 않는다. 다음에, 제2의 동작 기간에서, 화소는, 제1의 동작 기간에서 세틀링된 리셋 레벨의 화소 신호의 출력을 계속 유지하고, 칼럼 처리부는, 화소로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환한다.
AD 변환이 완료된 후, 제3의 동작 기간에서, 화소는, PD에서 광전 변환된 전하를 FD부에 전송하고, PD의 수광량에 응한 신호 레벨의 화소 신호의 출력이 충분히 세틀링될 때까지 대기하고, 칼럼 처리부에서는 처리는 행하여지지 않는다. 그리고, 제4의 동작 기간에서, 화소는, 제3의 동작 기간에서 세틀링된 신호 레벨의 화소 신호의 출력을 계속 유지하고, 칼럼 처리부는, 화소로부터 출력되는 신호 레벨의 화소 신호를 AD 변환한다.
이와 같이, 종래의 촬상 소자에서는, 화소 신호의 출력이 세틀링되는 동안, 칼럼 처리부에서 AD 변환은 행하여지지 않기 때문에, 도 3에 도시한 AD 변환의 동작과 비교하여, 화소 신호를 AD 변환하여 출력하는데, 단순하게 약 2배의 시간을 필요로 하게 된다. 따라서, 그 만큼, 촬상 소자(11)에서는, AD 변환 처리를 고속화할 수 있다.
또한, 종래의 촬상 소자의 중에는, 샘플 홀드(Sample/Hold) 기술을 채용하는 것도 있다.
여기서, 도 5에 도시하는 타이밍 차트를 참조하여, 샘플 홀드 기술을 채용한 종래의 촬상 소자에서의 AD 변환의 동작에 관해 설명한다.
도 5에 도시하는 바와 같이, 샘플 홀드 기술을 채용한 종래의 촬상 소자에서는, 화소의 1열마다 1게의 수직 신호선이 마련되고, 세틀링된 화소 신호를 용량 소자에 샘플 홀드함으로써, 그 전압 레벨을 유지할 수 있다. 이에 의해, 리셋 레벨의 화소 신호의 세틀링과 병행하여 유지되어 있는 신호 레벨의 화소 신호를 AD 변환하고, 신호 레벨의 화소 신호의 세틀링과 병행하여 유지되어 있는 리셋 레벨의 화소 신호를 AD 변환할 수 있다.
그러나, 근래, 이른바 스마트 폰이나 웨어러블 디바이스 등의 소형 단말에서 사용되는 고체 촬상 소자는, 화소 사이즈가 1㎛ 정도로 미세하고, 샘플 홀드 기술을 적용하는 것은 곤란하다. 또한, 샘플 홀드에 이용되는 용량 소자가 너무 작으면, 샘플 홀드에 의해 발생하는 노이즈(이른바 kT/C 노이즈)가 커져 버리고, CDS 처리에 의해 제거하는 것은 곤란해지기 때문에, 화질이 대폭적으로 열화되게 된다. 또한, 샘플 홀드에 이용되는 용량 소자를, 노이즈가 화질에 영향을 주지 않을 정도로 크게 하면, 칼럼 신호 처리를 실현하는 것이 곤란해짐과 함께, 수직 신호선에의 용량 부하가 증대하는데 수반하여 세틀링 속도가 저하되어 버려, 전체로서, 처리 속도가 저하하게 된다.
이에 대해, 촬상 소자(11)에서는, 이와 같은 샘플 홀드 기술을 이용하는 구성에서의 노이즈가 발생하는 일은 없기 때문에, 화질의 열화를 회피하여, 처리 속도의 고속화를 도모할 수 있다.
또한, 촬상 소자(11)는, 도 3에 도시한 바와 같이, 화소(21a)의 리셋 레벨의 화소 신호를 AD 변환하고, 화소(21b)의 리셋 레벨의 화소 신호를 AD 변환하고, 화소(21a)의 신호 레벨의 화소 신호를 AD 변환하고, 화소(21b)의 신호 레벨의 화소 신호를 AD 변환하는 순번으로, AD 변환 처리가 행하여진다. 예를 들면, 상술한 특허 문헌 2에 개시되어 있는 고체 촬상 소자에서도, 같은 순번으로 화소 신호를 판독하여 있지만, 동일한 리셋 레벨 및 신호 레벨의 화소 신호에 대해 AD 변환을 반복하고 있는 점에서, 촬상 소자(11)와는 다른 기술로 된다. 이와 같이 다른 기술임에 의해, 촬상 소자(11)는, kT/C 노이즈를 제거하기 위해 칼럼 처리부(41)의 회로 구성이나 동작 시퀀스가, 특허 문헌 2의 고체 촬상 소자와 다른 것으로 된다.
다음에, 도 6은, 촬상 소자(11)의 제2의 실시의 형태의 구성례의 일부를 도시하는 블록도이다. 또한, 도 6에 도시하는 촬상 소자(11A)에서, 도 2에 도시한 촬상 소자(11)와 공통되는 구성에 관해서는, 동일한 부호를 붙이고, 그 상세한 설명은 생략한다.
도 6에 도시하는 바와 같이, 촬상 소자(11A)는, 복수개의 화소(21)에서, FD부(33)나 증폭 트랜지스터(34) 등의 화소(21)를 구성하는 일부를 공유하는 화소 공유 구조를 채용하고 있는 점에서, 도 2에 도시한 촬상 소자(11)와 다른 구성으로 된다.
촬상 소자(11A)를 구성하는 공유 화소(61)는, 행×열이 4×2가 되도록 배치된 8개의 화소(21)에 의한 화소 공유 구조가 채용되고 있다. 촬상 소자(11A)에서는, 이른바 베이어 배열에 따라 화소(21)에 컬러 필터가 배치되는 구성으로 되고, 도 6에서는, 각각의 컬러 필터의 색(R, G, B)이 화소(21)에 나타나 있다.
또한, 촬상 소자(11A)에서도, 도 2의 촬상 소자(11)와 마찬가지로, 공유 화소(61)가 배치되는 열마다, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)을 마련하고, 비교기(52)에 입력되는 화소 신호를 입력 스위치(51a 및 51b)로 전환할 수 있다.
따라서 촬상 소자(11A)에서는, 열방향으로 나열하는 2개의 공유 화소(61a) 및 공유 화소(61b)마다, 각각이 갖는 화소(21)에서 교대로, 신호 레벨의 화소 신호의 AD 변환과 리셋 레벨의 화소 신호의 AD 변환이 행하여진다. 그리고, 공유 화소(61a) 및 공유 화소(61b)가 갖는 8개의 화소(21)의 화소 신호의 AD 변환이 종료되면, 다음 행의 공유 화소(61a) 및 공유 화소(61b)를 처리 대상으로 하여, AD 변환이 반복하여 행하여진다.
이와 같이, 화소 공유 구조를 채용한 촬상 소자(11A)에서는, 도 2의 촬상 소자(11)와 마찬가지로, 보다 저소비 전력으로 AD 변환의 고속화를 도모할 수 있다.
다음에, 도 7은, 촬상 소자(11)의 제3의 실시의 형태의 구성례의 일부를 도시하는 블록도이다. 또한, 도 7에 도시하는 촬상 소자(11B)에서, 도 6에 도시한 촬상 소자(11A)와 공통되는 구성에 관해서는, 동일한 부호를 붙이고, 그 상세한 설명은 생략한다.
즉, 촬상 소자(11B)는, 특성 개선의 관점보다 오토 제로 기술이 사용되고 있는 점에서, 도 6의 촬상 소자(11A)와 다른 구성으로 되어 있다. 구체적으로는, 촬상 소자(11B)에서는, 입력 스위치(51a)와 비교기(52)의 마이너스측의 입력단자와의 사이에 커패시터(71a)가 접속되고, 입력 스위치(51b)와 비교기(52)의 마이너스측의 입력단자와의 사이에 커패시터(71b)가 접속된다. 또한, 촬상 소자(11B)에서는, 비교기(52)의 플러스측의 입력단자는, 커패시터(72)를 통하여, 램프 신호 생성 회로(17)(도 1 참조)에 접속되고, 비교기(52)의 출력 단자와 마이너스측의 입력단자가 귀환 스위치(73)를 통하여 접속되어 있다.
따라서 촬상 소자(11B)는, 샘플링에 의해 발생하는 노이즈(kT/C 노이즈)가 칼럼 처리부(41)에 의한 CDS 처리에 의해 상쇄할 수 있도록 구성된다.
도 8 및 도 9를 참조하여, 촬상 소자(11B)에 의한 CDS 처리의 시퀀스에 관해 설명한다.
우선, 도 8의 상단에 도시하는 바와 같이, 제1의 스텝에서, 입력 스위치(51a) 및 귀환 스위치(73)가 폐쇄된다. 다음에, 도 8의 중단에 도시하는 바와 같이, 제2의 스텝에서, 귀환 스위치(73)가 개방되어, 램프 신호가 강하를 시작하고, 제1의 수직 신호선(23a)을 통하여 입력되는 리셋 레벨의 화소 신호가 AD 변환된다.
그 후, 도 8의 하단에 도시하는 바와 같이, 제3의 스텝에서, 입력 스위치(51a)가 개방됨과 함께, 입력 스위치(51b) 및 귀환 스위치(73)가 폐쇄된다. 그리고, 도 9의 상단에 도시하는 바와 같이, 제4의 스텝에서, 귀환 스위치(73)가 개방되어, 램프 신호가 강하를 시작하고, 제2의 수직 신호선(23b)을 통하여 입력되는 리셋 레벨의 화소 신호가 AD 변환된다.
또한, 도 9의 중단에 도시하는 바와 같이, 제5의 스텝에서, 입력 스위치(51b)가 개방됨과 함께, 입력 스위치(51a)가 폐쇄되고, 램프 신호가 강하를 시작하고, 제1의 수직 신호선(23a)을 통하여 입력되는 신호 레벨의 화소 신호가 AD 변환된다. 그리고, 도 9의 하단에 도시하는 바와 같이, 제6의 스텝에서, 입력 스위치(51a)가 개방됨과 함께, 입력 스위치(51b)가 폐쇄되고, 램프 신호가 강하를 시작하고, 제2의 수직 신호선(23b)을 통하여 입력되는 신호 레벨의 화소 신호가 AD 변환된다.
여기서, 제1의 스텝부터 제2의 스텝으로의 천이에서, 제1의 수직 신호선(23a)에 접속되는 커패시터(71a)에, kT/C 노이즈가 인가된다. 그 후, 제3의 스텝부터 제5의 스텝까지의 천이에서, 이 용량의 편측이 항상 해방단(고임피던스 노드)이 되어 용량 전하의 이동이 될 수 없음에 의해, 새롭게 kT/C 노이즈가 인가되는 것은 회피된다. 따라서, 제1의 스텝부터 제5의 스텝까지에서의 AD 변환의 결과의 차분을 구하고, 디지털 CDS 처리를 행함에 의해, kT/C 노이즈를 상쇄할 수 있다.
따라서 촬상 소자(11B)에서는, 노이즈가 적은 화상을 촬상할 수 있음과 함께, 화질의 열화를 회피하여, 처리 속도의 고속화를 도모할 수 있다.
다음에, 도 10은, 촬상 소자(11)의 제3의 실시의 형태의 구성례의 일부를 도시하는 블록도이다. 또한, 도 10에 도시하는 촬상 소자(11C)에서, 도 7에 도시한 촬상 소자(11B)와 공통되는 구성에 관해서는, 동일한 부호를 붙이고, 그 상세한 설명은 생략한다.
도 10에 도시하는 바와 같이, 촬상 소자(11C)는, 공유 화소(61)의 열마다, 제1의 수직 신호선(23a-1), 제2의 수직 신호선(23b-1), 제3의 수직 신호선(23a-2), 및 제4의 수직 신호선(23b-2)의 4개가 마련되고, 2개의 칼럼 처리부(41-1 및 41-2)를 화소 영역의 열방향에 대해 상측과 하측에 각각 구비하는 점에서, 도 7의 촬상 소자(11B)와 다른 구성으로 된다. 즉, 촬상 소자(11C)는, 제3의 수직 신호선(23c) 및 제4의 수직 신호선(23d)과, 칼럼 처리부(41-2)가 추가된 구성으로 되어 있다. 또한, 제1의 수직 신호선(23a-1)에는 정전류원(42a-1)이 접속되고, 제2의 수직 신호선(23b-1)에는 정전류원(42b-1)이 접속되고, 제3의 수직 신호선(23a-2)에는 정전류원(42a-2)이 접속되고, 제4의 수직 신호선(23b-2)에는 정전류원(42b-2)이 접속되어 있다.
촬상 소자(11C)에서는, 공유 화소(61a-1)가 제1의 수직 신호선(23a-1)을 통하여 칼럼 처리부(41-1)에 접속됨과 함께, 공유 화소(61b-1)가 제2의 수직 신호선(23b-1)을 통하여 칼럼 처리부(41-1)에 접속된다. 또한, 촬상 소자(11C)에서는, 공유 화소(61a-2)가 제3의 수직 신호선(23a-2)을 통하여 칼럼 처리부(41-2)에 접속됨과 함께, 공유 화소(61b-2)가 제4의 수직 신호선(23b-2)을 통하여 칼럼 처리부(41-2)에 접속된다.
따라서 촬상 소자(11C)에서는, 공유 화소(61a-1) 및 공유 화소(61b-1)마다, 각각이 갖는 화소(21)에서 교대로, 칼럼 처리부(41-1)에서, 신호 레벨의 화소 신호의 AD 변환과 리셋 레벨의 화소 신호의 AD 변환이 행하여진다. 이와 병행하여, 촬상 소자(11C)에서는, 공유 화소(61a-2) 및 공유 화소(61b-2)마다, 각각이 갖는 화소(21)에서 교대로, 칼럼 처리부(41-2)에서, 신호 레벨의 화소 신호의 AD 변환과 리셋 레벨의 화소 신호의 AD 변환이 행하여진다.
이와 같이, 촬상 소자(11C)에서는, 칼럼 처리부(41-1)와 칼럼 처리부(41-2)에서 병렬적으로 AD 변환을 행할 수가 있기 때문에, 예를 들면, 도 7의 촬상 소자(11B)와 비교하여, 약 2배의 속도로 AD 변환을 행할 수가 있다.
이상과 같이, 상술한 각 실시의 형태의 촬상 소자(11)는, 상술한 바와 같은 샘플 홀드 기술을 이용하는 일 없는 구성으로, 칼럼 처리부(41)의 개수를 증가시키는 일 없이, 즉, 소비 출력의 증대를 회피하여, AD 변환 처리의 고속화를 실현할 수 있다. 즉, 고속 처리가 가능한 촬상 소자(11)의 전력 효율을 개선할 수 있다.
다음에, 촬상 소자(11)의 배선 레이아웃에 관해 설명한다.
우선, 도 11 내지 도 13을 참조하여, 촬상 소자(11)의 배선 레이아웃의 제1의 구성례에 관해 설명한다. 도 11에는, 촬상 소자(11)가 갖는 화소(21a) 및 화소(21b)의 평면적인 구성이 도시되어 있다. 도 12에는, 도 11에 도시하는 단면 XII-XII에 대응하는 개소, 즉, 화소(21a)와 제1의 수직 신호선(23a)을 접속하는 접속 개소에서의 단면적인 구성이 도시되어 있다. 도 13에는, 도 11에 도시하는 단면 XIII-XIII에 대응하는 개소, 즉, 화소(21b)와 제2의 수직 신호선(23b)을 접속하는 접속 개소에서의 단면적인 구성이 도시되어 있다.
도 11에 도시하는 바와 같이, 화소(21a)는, PD(31a), 전송 트랜지스터(32a), FD부(33a), 증폭 트랜지스터(34a), 선택 트랜지스터(35a), 및 리셋 트랜지스터(36a)를 구비하여 구성된다. 또한, 화소(21a)의 수평 방향에 따라, 소스 전압을 공급하는 수평 신호선(VSS-a), 전송 트랜지스터(32a)에 행 전송 펄스를 공급하는 수평 신호선(22TRG-a), 리셋 트랜지스터(36a)에 행 리셋 펄스를 공급하는 수평 신호선(22RST-a), 드레인 전압을 공급하는 수평 신호선(VDD-a), 및, 선택 트랜지스터(35a)에 행 선택 펄스를 공급하는 수평 신호선(22SEL-a)이 배치되어 있다.
마찬가지로, 화소(21b)는, PD(31b), 전송 트랜지스터(32b), FD부(33b), 증폭 트랜지스터(34b), 선택 트랜지스터(35b), 및 리셋 트랜지스터(36b)를 구비하여 구성된다. 또한, 화소(21b)의 수평 방향에 따라, 소스 전압을 공급하는 수평 신호선(VSS-b), 전송 트랜지스터(32b)에 행 전송 펄스를 공급하는 수평 신호선(22TRG-b), 리셋 트랜지스터(36b)에 행 리셋 펄스를 공급하는 수평 신호선(22RST-b), 드레인 전압을 공급하는 수평 신호선(VDD-b), 및, 선택 트랜지스터(35b)에 행 선택 펄스를 공급하는 수평 신호선(22SEL-b)이 배치되어 있다.
또한, 화소(21a) 및 화소(21b)가 나열하는 수직 방향에 따라, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)이 배치되어 있다. 그리고, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)의 사이에 신호선 사이 실드(101)가 배치되어 있고, 신호선 사이 실드(101)는, 수평 신호선(VSS-a) 및 수평 신호선(VSS-b)에 접속되어, 소스 전압에 고정되어 있다.
여기서, 통상, 화소 레이아웃에서는 형상의 일양성(uniformity)이 중요시되기 때문에, 화소(21a) 및 화소(21b)는, 화소(21a)와 제1의 수직 신호선(23a)과의 접속 개소 및 화소(21b)와 제2의 수직 신호선(23b)과의 접속 개소 이외는, 동일 구성으로 되어 있다. 즉, 도 12에 도시하는 화소(21a)와 제1의 수직 신호선(23a)과의 접속 개소, 및, 도 13에 도시하는 화소(21b)와 제2의 수직 신호선(23b)과의 접속 개소가, 다른 구성으로 되어 있다.
도 12에 도시하는 바와 같이, 화소(21a)에서는, 반도체 기판(Well)(121)측부터 차례로, 게이트 전극(122-1a 및 122-2a)이 형성되는 게이트층, 콘택트(123-1a 및 123-2a)가 형성되는 콘택트층, 메탈 배선(124-1a 및 124-2a)이 형성되는 제1의 메탈층, 비아(125a)가 형성되는 제1의 비아층, 메탈 배선(126a)이 형성되는 제2의 메탈층, 비아(127a)가 형성되는 제2의 비아층, 및, 제1의 수직 신호선(23a), 제2의 수직 신호선(23b), 및 신호선 사이 실드(101)가 형성되는 제3의 메탈층이 적층된다.
메탈 배선(124-1a)은, 도 11의 FD부(33a)에 접속됨과 함께, 콘택트(123-1a)를 통하여, 증폭 트랜지스터(34a)를 구성하는 게이트 전극(122-1a)에 접속되어 있다. 따라서, FD부(33a)에 축적되어 있는 전하에 대응하는 레벨의 전위가, 메탈 배선(124-1a) 및 콘택트(123-1a)를 통하여 게이트 전극(122-1a)에 인가된다.
게이트 전극(122-2a)은, 선택 트랜지스터(35a)를 구성하고, 도 11에 도시하는 바와 같이 행 선택 펄스를 공급하는 수평 신호선(22SEL-a)에 접속된다. 그리고, 선택 트랜지스터(35a)의 소스측의 확산층이, 콘택트(123-2a), 메탈 배선(124-2a), 비아(125a), 메탈 배선(126a), 및, 비아(127a)를 통하여 제1의 수직 신호선(23a)에 접속된다.
또한, 도 13에 도시하는 바와 같이, 화소(21b)에서는, 화소(21a)와 마찬가지로, 게이트층에 게이트 전극(122-1b 및 122-2b)이 형성되고, 콘택트층에 콘택트(123-1b 및 123-2b)가 형성되고, 제1의 메탈층에 메탈 배선(124-1b 및 124-2b)이 형성되고, 제1의 비아층에 비아(125b)가 형성되고, 제2의 메탈층에 메탈 배선(126b)이 형성되고, 제2의 비아층에 비아(127b)가 형성되고, 제3의 메탈층에 제1의 수직 신호선(23a), 제2의 수직 신호선(23b), 및 신호선 사이 실드(101)가 형성되어 있다.
메탈 배선(124-1b)은, 도 11의 FD부(33b)에 접속됨과 함께, 콘택트(123-1b)를 통하여, 증폭 트랜지스터(34b)를 구성하는 게이트 전극(122-1b)에 접속되어 있다. 따라서, FD부(33b)에 축적되어 있는 전하에 대응하는 레벨의 전위가, 메탈 배선(124-1b) 및 콘택트(123-1b)를 통하여 게이트 전극(122-1b)에 인가된다.
게이트 전극(122-2b)은, 선택 트랜지스터(35b)를 구성하고, 도 11에 도시하는 바와 같이 행 선택 펄스를 공급하는 수평 신호선(22SEL-b)에 접속된다. 그리고, 선택 트랜지스터(35b)의 소스측의 확산층이, 콘택트(123-2b), 메탈 배선(124-2b), 비아(125b), 메탈 배선(126b), 및, 비아(127b)를 통하여 제2의 수직 신호선(23b)에 접속된다.
도 12 및 도 13에 도시하는 바와 같이, 제3의 메탈층에서, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)의 사이에, 소스 전압에 고정되어 있는 신호선 사이 실드(101)가 배치되어 있다. 이에 의해, 예를 들면, 제3의 메탈층에서 직접적으로, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)의 사이에서 커플링 용량이 발생하는 것을 억제할 수 있다. 따라서, 화소 신호의 AD 변환과 세틀링을 동시 병행적으로 교대로 전환하는 판독 동작을 행하여도, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)의 사이에서 서로 악영향을 주는 일, 예를 들면, 노이즈가 발생하는 것을 억제할 수 있다.
그런데, 제3의 메탈층에서, 제1의 수직 신호선(23a), 제2의 수직 신호선(23b), 및 신호선 사이 실드(101)는 수직 방향에 따라 배치되고, 제2의 메탈층에서, 메탈 배선(126a) 및 메탈 배선(126b)은 수평 방향에 따라 배치되어 있다. 즉, 제3의 메탈층과 제2의 메탈층과의 사이에서, 수직 신호선(23)과 메탈 배선(126)이 서로 교차하는 배선 레이아웃으로 되어 있다.
이에 의해, 도 12에 도시하는 바와 같이, 제3의 메탈층의 제2의 수직 신호선(23b)과 제2의 메탈층의 메탈 배선(126a)과의 사이에 발생하는 커플링 용량(Ca)이 증가하게 된다. 즉, 메탈 배선(126a)이 제1의 수직 신호선(23a)에 접속되어 있음에 의해, 제1의 수직 신호선(23a)과 제2의 수직 신호선(23b)과의 사이에서 간접적으로 커플링 용량(Ca)이 발생하여 버린다.
마찬가지로, 도 13에 도시하는 바와 같이, 제3의 메탈층의 제1의 수직 신호선(23a)과 제2의 메탈층의 메탈 배선(126b)과의 사이에 발생하는 커플링 용량(Cb)이 증가하게 된다. 즉, 메탈 배선(126b)이 제2의 수직 신호선(23b)에 접속되어 있음에 의해, 제1의 수직 신호선(23a)과 제2의 수직 신호선(23b)과의 사이에서 간접적으로 커플링 용량(Cb)이 발생하여 버린다.
상술한 바와 같이, 촬상 소자(11)에서는, 화소(21a) 및 화소(21b)에서, 화소 신호의 AD 변환과 세틀링을 동시 병행적으로 행하고, 그들이 교대로 전환되도록 화소 신호를 판독하는 판독 동작을 행하고 있다. 이와 같은 판독 동작에서는, 제1의 수직 신호선(23a)과 제2의 수직 신호선(23b)에서, 화소 신호를 판독하는 타이밍에서 어긋남이 발생하고 있다. 그 때문에, 예를 들면, 화소(21a)의 화소 신호의 세틀링을 행하지 않는 때에, 화소(21b)의 화소 신호를 판독하려고 하면, 커플링 용량(Ca 및 Cb)을 통하여, 제2의 수직 신호선(23b)에 제1의 수직 신호선(23a)의 전위 변동이 전달되어, 신호 품질이 열화되는 것이 우려된다.
그 결과, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)을 통하여 전송되는 화소 신호의 노이즈가 증대하게 되고, 화질에 심각한 영향을 줄 우려가 있다. 또한, 신호 품질이 충분히 원래대로 되돌아오기 위해 세틀링 시간을 확보할 것이 필요해짐에 의해, 고속화의 특성을 현저하게 손상시킬 우려가 있다. 이와 같이, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)의 사이에 간접적으로 발생하는 커플링 용량(Ca 및 Cb)을 통한 크로스토크에 의해, 악영향이 발생하는 일이 있다.
그래서, 촬상 소자(11)에서는, 이와 같은 악영향의 발생을 억제할 수 있는 배선 레이아웃이 채용된다.
다음에, 도 14 내지 도 16을 참조하여, 촬상 소자(11)의 배선 레이아웃의 제2의 구성례에 관해 설명한다. 도 14에는, 촬상 소자(11)가 갖는 화소(21a) 및 화소(21b)의 평면적인 구성이 도시되어 있다. 도 15에는, 도 14에 도시하는 단면 XV-XV에 대응하는 개소, 즉, 화소(21a)와 제1의 수직 신호선(23a)을 접속하는 접속 개소에서의 단면적인 구성이 도시되어 있다. 도 16에는, 도 14에 도시하는 단면 XVI-XVI에 대응하는 개소, 즉, 화소(21b)와 제2의 수직 신호선(23b)을 접속하는 접속 개소에서의 단면적인 구성이 도시되어 있다.
또한, 도 14 내지 도 16에 도시하는 촬상 소자(11)의 배선 레이아웃에 있어서, 상술한 도 11 내지 도 13을 참조하여 설명한 촬상 소자(11)의 배선 레이아웃과 공통되는 구성에 관해서는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다. 예를 들면, 촬상 소자(11)의 배선 레이아웃의 제2의 구성례에서는, 도 14 내지 도 16에 도시하는 접속 개소에서의 구성이, 상술한 도 11 내지 도 13을 참조하여 설명한 촬상 소자(11)의 배선 레이아웃과 다른 구성으로 되어 있다.
예를 들면, 도 15에 도시하는 바와 같이, 화소(21a)와 제1의 수직 신호선(23a)을 접속하는 접속 개소에서는, 제1의 메탈층에서, 메탈 배선(124-3a)이 제2의 수직 신호선(23b)의 하방까지 형성된다. 또한, 제2의 메탈층에서, 메탈 배선(126-1a) 및 메탈 배선(126-2a)이 분리되어 형성된다. 그리고, 메탈 배선(126-1a)은, 비아(125a)를 통하여 메탈 배선(124-3a)에 접속됨과 함께, 비아(127-1a)를 통하여 제1의 수직 신호선(23a)에 접속되어 있다. 또한, 메탈 배선(126-2a)은, 비아(127-2a)를 통하여 신호선 사이 실드(101)에 접속되어 있다.
이와 같이, 화소(21a)와 제1의 수직 신호선(23a)을 접속하는 접속 개소에서, 제1의 메탈층에 마련되는 메탈 배선(124-3a)과, 제2의 메탈층에 마련되는 메탈 배선(126-1a) 및 메탈 배선(126-2a)에 의한 2층 구조가 형성된다. 그리고, 제2의 수직 신호선(23b)과 메탈 배선(124-3a)과의 사이에, 소스 전위에 고정되는 신호선 사이 실드(101)에 접속되는 메탈 배선(126-2a)이 배치되어 있다. 이에 의해, 제1의 수직 신호선(23a)을, 화소(21a)로부터 화소 신호의 판독에 이용되지 않는 제2의 수직 신호선(23b)에 대해 실드하는 실드 구조가 마련된다. 즉, 제2의 수직 신호선(23b)과 메탈 배선(126-2a)과의 사이에 커플링 용량(Ca')이 발생하고, 상술한 바와 같은 제1의 수직 신호선(23a)과 제2의 수직 신호선(23b)과의 사이의 커플링 용량(Ca)(도 12)을 감소시킬 수 있다.
마찬가지로, 도 16에 도시하는 바와 같이, 화소(21b)와 제2의 수직 신호선(23b)을 접속하는 접속 개소에서는, 제1의 메탈층에서, 메탈 배선(124-3b)이 제2의 수직 신호선(23b)의 하방까지 형성된다. 또한, 제2의 메탈층에서, 메탈 배선(126-1b) 및 메탈 배선(126-2b)이 분리되어 형성된다. 그리고, 메탈 배선(126-2b)은, 비아(125b)를 통하여 메탈 배선(124-3b)에 접속됨과 함께, 비아(127-1b)를 통하여 제2의 수직 신호선(23b)에 접속되어 있다. 또한, 메탈 배선(126-1b)은, 비아(127-2b)를 통하여 신호선 사이 실드(101)에 접속되어 있다.
이와 같이, 화소(21b)와 제2의 수직 신호선(23b)을 접속하는 접속 개소에서, 제1의 메탈층에 마련되는 메탈 배선(124-3b)과, 제2의 메탈층에 마련되는 메탈 배선(126-1b) 및 메탈 배선(126-2b)에 의한 2층 구조가 형성된다. 그리고, 제1의 수직 신호선(23a)과 메탈 배선(124-3b)과의 사이에, 소스 전위에 고정되는 신호선 사이 실드(101)에 접속되는 메탈 배선(126-1b)이 배치되어 있다. 이에 의해, 제2의 수직 신호선(23b)을, 화소(21b)로부터 화소 신호의 판독에 이용되지 않는 제1의 수직 신호선(23a)에 대해 실드하는 실드 구조가 마련된다. 즉, 제1의 수직 신호선(23a)과 메탈 배선(126-1b)과의 사이에 커플링 용량(Cb')이 발생하고, 상술한 바와 같은 제1의 수직 신호선(23a)과 제2의 수직 신호선(23b)과의 사이의 커플링 용량(Cb)(도 13)을 감소시킬 수 있다.
이상과 같이, 촬상 소자(11)에서는, 화소(21a)와 제1의 수직 신호선(23a)을 접속하는 접속 개소, 및, 화소(21b)와 제2의 수직 신호선(23b)을 접속하는 접속 개소에서, 상보적으로 실드하는 실드 구조를 구성할 수 있다.
즉, 화소(21a)와 제1의 수직 신호선(23a)을 접속하는 접속 개소에서, 제1의 수직 신호선(23a)을 제2의 수직 신호선(23b)에 대해 실드하는 실드 구조가, 메탈 배선(124-3a)과 제2의 수직 신호선(23b)과의 사이에 배치되는 메탈 배선(126-2a)을 신호선 사이 실드(101)에 접속함에 의해 구성된다. 마찬가지로, 화소(21b)와 제2의 수직 신호선(23b)을 접속하는 접속 개소에서, 제2의 수직 신호선(23b)을 제1의 수직 신호선(23a)에 대해 실드하는 실드 구조가, 메탈 배선(124-3b)과 제1의 수직 신호선(23a)과의 사이에 배치되는 메탈 배선(126-1b)을 신호선 사이 실드(101)에 접속함에 의해 구성된다.
이에 의해, 제1의 수직 신호선(23a)과 제2의 수직 신호선(23b)과의 사이의 커플링 용량을 감소할 수 있고, 크로스토크의 발생을 억제할 수 있다. 따라서, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)을 통하여 전송되는 화소 신호의 노이즈를 저감할 수 있고, 보다 양호한 화질의 화상을 얻을 수 있다. 또한, 신호 품질이 충분히 원래대로 되돌아오기 위해 세틀링 시간을 길게 확보하는 것이 필요없고, 세틀링 시간의 단축을 도모할 수 있기 때문에, 고속화의 특성을 충분히 발휘할 수 있다.
따라서 화소 신호의 AD 변환과 세틀링을 동시 병행적으로 교대로 전환하는 판독 동작을 행하는 촬상 소자(11)에서, 고속화 또는 고정밀화를 실현할 수 있다.
또한, 도 14 내지 도 16을 참조하여 설명한 배선 레이아웃은, 화소(21)의 공유 수, 수직 신호선(23)의 갯수, 화소(21)를 구성하는 트랜지스터 방향(소자의 배치나 단위화소 내의 반전 배치 등을 포함한다)로 한정되는 일 없이, 다양한 구성의 촬상 소자(11)에 적용할 수 있다.
또한, 본 기술은, 화소열에 대해 2개의 수직 신호선(23)이 배치되어 있는 구성으로 한정되는 일 없이, 3개 이상의 수직 신호선(23)이 배치되어 있는 구성에 적용할 수 있고, 임의의 수직 신호선(23)의 조합에 대해 상보적으로 실드할 수 있다. 예를 들면, 4개의 수직 신호선(23)이 배치되어 있는 구성에서는, 1개째 및 2개째의 수직 신호선(23)의 페어에 대해, 3개째 및 4개째의 수직 신호선(23)의 페어를 상보적으로 실드하여도 좋다. 이 구성에서는, 제1 메탈층의 메탈 배선(124)을, 2개의 수직 신호선(23)에 상당한 분만큼 단축할 수 있기 때문에, 부하가 증대하는 것을 방지할 수 있다.
또한, 예를 들면, 상술한 바와 같은 제1 내지 제3의 메탈층에 대해 메탈층을 더욱 추가하고, 마찬가지의 실드 구조를 구성함에 의해, 크로스토크를 억제하는 효과를 향상시킬 수 있다.
또한, 도 14 내지 도 16을 참조하여 설명한 실드 구조를, 예를 들면, 소스 팔로워 회로의 입력 사이(FD부(33)끼리의 사이)에 적용하여도 좋다. 즉, 도 6에 도시한 바와 같은 공유 화소(61)의 단위화소 내의 복수의 FD부(33)에 대해, FD부(33) 사이의 용량이 무시할 수 없는 경우, 그들의 FD부(33)끼리의 사이에 실드 구조를 구성하여도 좋다. 이에 의해, 화소 신호의 AD 변환과 세틀링을 동시 병행적으로 교대로 전환하는 판독 동작에 있어서, 단위화소 내의 복수의 FD부(33)끼리의 사이에서 발생하는 악영향을 억제할 수 있다.
그런데, 상술한 바와 같이 촬상 소자(11)는, 입력 스위치(51a 및 51b)를 이용하여 비교기(52)의 입력이 전환되도록 구성되어 있다. 그러나, 이와 같은 구성에서는, 입력 스위치(51a 및 51b)의 스위칭 동작시의 인젝션 리크 및 피드 스루가, 비교기(52)에 노이즈로서 부가될 것이 우려된다. 또한, 입력 스위치(51a 및 51b)를 온으로 한 때의 저항은, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)을 통하여 전송되는 화소 신호의 세틀링이 지연되는 요인으로 되는 것도 우려된다. 한편, 촬상 소자의 동작의 고속화를 도모하기 위해, 2개의 비교기를 배치하여 동시에 판독을 행함으로써, 2배의 판독 스피드를 실현하는 실장 방법이 제안되어 있는데, 이와 같은 실장 방법에서는, 비교기의 면적이 2배가 되고, 또한, 소비 전류가 2배가 되는 것이 우려된다.
그래서, 촬상 소자(11)는, 차동쌍부가 병렬화하여 마련되고, 각각의 차동쌍부의 활동 상태와 대기 상태의 전환을 행하는 전환용의 스위치가 조립된 구성의 비교기(52)를 채용함으로써, 이들의 우려를 해소할 수 있다. 또한, 이 구성에서는, 입력 스위치(51a 및 51b)를 마련하는 일 없이, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)이 직접적으로 비교기(52)에 접속되는 구성으로 된다.
도 17에는, 비교기(52)의 회로 구성이 도시되어 있다.
도 17에 도시하는 바와 같이, 비교기(52)는, 차동쌍 회로(201), 제2 증폭부(2nd AMP)(202), 및 제3 증폭부(3rd AMP(203)를 구비하여 구성된다.
차동쌍 회로(201)에는, 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)으로부터 화소 신호가 입력됨과 함께, 램프 신호 생성 회로(17)로부터 램프 신호가 입력된다. 그리고, 차동쌍 회로(201)로부터의 차동쌍 출력이 제2 증폭부(202)에 공급되어 반전 증폭되고, 제2 증폭부(202)의 출력이 제3 증폭부(203)에서 소정의 레벨까지 증폭된 후에, 상술한 비교 결과 신호로서 출력된다.
차동쌍 회로(201)는, 트랜지스터(211 내지 213), 제1의 차동쌍부(214a), 및 제2의 차동쌍부(214b)를 갖고서 구성되고, 도 17에 도시하는 바와 같이, 제1의 차동쌍부(214a)와 제2의 차동쌍부(214b)가 병렬적으로 마련되어 있다.
제1의 차동쌍부(214a)는, 제1의 수직 신호선(23a) 및 램프 신호 생성 회로(17)에 접속되어 있고, 제1의 수직 신호선(23a)을 통하여 공급되는 화소 신호와, 램프 신호 생성 회로(17)로부터 공급되는 램프 신호를 비교한다. 마찬가지로, 제2의 차동쌍부(214b)는, 제2의 수직 신호선(23b) 및 램프 신호 생성 회로(17)에 접속되어 있고, 제2의 수직 신호선(23b)을 통하여 공급되는 화소 신호와, 램프 신호 생성 회로(17)로부터 공급되는 램프 신호를 비교한다.
제1의 차동쌍부(214a)는, 한 쌍의 커패시터(221-1a 및 221-2a), 한 쌍의 트랜지스터(222-1a 및 222-2a), 한 쌍의 트랜지스터(223-1a 및 223-2a), 및, 한 쌍의 트랜지스터(224-1a 및 224-2a)를 구비하여 구성된다.
커패시터(221-1a)는, 제1의 수직 신호선(23a)에 접속되어 있고 화소 신호의 레벨에 응한 전위를 유지하고, 커패시터(221-2a)는, 램프 신호 생성 회로(17)에 접속되어 있고 램프 신호의 레벨에 응한 전위를 유지한다.
트랜지스터(222-1a)의 게이트 전극에는, 커패시터(221-1a)에 유지되는 전위가 인가되고, 트랜지스터(222-2a)의 게이트 전극에는, 커패시터(221-2a)에 유지되는 전위가 인가된다. 따라서, 한 쌍의 트랜지스터(222-1a 및 222-2a)는, 제1의 수직 신호선(23a)을 통하여 공급되는 화소 신호와, 램프 신호 생성 회로(17)로부터 공급되는 램프 신호와의 비교에 사용된다.
트랜지스터(223-1a)는, 커패시터(221-1a) 및 트랜지스터(222-1a)의 게이트 전극의 접속점과, 트랜지스터(222-1a) 및 트랜지스터(224-1a)의 접속점과의 사이를 접속하도록 배치된다. 또한, 트랜지스터(223-2a)는, 커패시터(221-2a) 및 트랜지스터(222-2a)의 게이트 전극의 접속점과, 트랜지스터(222-2a) 및 트랜지스터(224-2a)의 접속점과의 사이를 접속하도록 배치된다. 그리고, 한 쌍의 트랜지스터(223-1a 및 223-2a)는, 오토 제로 제어 신호(AZP-a)에 따라 구동하고, 제1의 차동쌍부(214a)의 오토 제로 동작을 행한다.
트랜지스터(224-1a)는, 화소 신호의 레벨에 응한 전위가 인가되는 트랜지스터(222-1a)의 소스측에 배치되고, 트랜지스터(224-2a)는, 램프 신호의 레벨에 응한 전위가 인가되는 트랜지스터(222-2a)의 소스측에 배치된다. 그리고, 한 쌍의 트랜지스터(224-1a 및 224-2a)는, 비교 동작 선택 신호(SEL-a)에 따라 구동하고, 한 쌍의 트랜지스터(222-1a 및 222-2a)에의 전원 공급을 온/오프 함에 의해, 제1의 차동쌍부(214a)의 활동 상태와 대기 상태의 전환에 사용된다.
즉, 한 쌍의 트랜지스터(224-1a 및 224-2a)가 온으로 되어, 한 쌍의 트랜지스터(222-1a 및 222-2a)에 전원이 공급됨으로써, 제1의 차동쌍부(214a)가 활동 상태(ACTIVE)가 되고, 화소 신호와 램프 신호와의 비교가 행하여진다. 한편, 한 쌍의 트랜지스터(224-1a 및 224-2a)가 오프로 되어, 한 쌍의 트랜지스터(222-1a 및 222-2a)에 전원이 공급되지 않게 됨으로써, 제1의 차동쌍부(214a)가 대기 상태(Standby)가 되고, 화소 신호와 램프 신호와의 비교가 정지된다.
제1의 차동쌍부(214a)와 마찬가지로, 제2의 차동쌍부(214b)는 한 쌍의 커패시터(221-1b 및 221-2b), 한 쌍의 트랜지스터(222-1b 및 222-2b), 한 쌍의 트랜지스터(223-1b 및 223-2b), 및, 한 쌍의 트랜지스터(224-1b 및 224-2b)를 구비하여 구성된다.
따라서 한 쌍의 트랜지스터(224-1b 및 224-2b)가 온으로 되어, 한 쌍의 트랜지스터(222-1b 및 222-2b)에 전원이 공급됨으로써, 제2의 차동쌍부(214b)가 활동 상태가 되고, 화소 신호와 램프 신호와의 비교가 행하여진다. 한편, 한 쌍의 트랜지스터(224-1b 및 224-2b)가 오프로 되어, 한 쌍의 트랜지스터(222-1b 및 222-2b)에 전원이 공급되지 않게 됨으로써, 제2의 차동쌍부(214b)가 대기 상태가 되고, 화소 신호와 램프 신호와의 비교가 정지된다.
이와 같이 비교기(52)는 구성되어 있고, 트랜지스터(224-1a 및 224-2a)에 공급되는 비교 동작 선택 신호(SEL-a)와, 트랜지스터(224-1b 및 224-2b)에 공급되는 비교 동작 선택 신호(SEL-b)는, 동일한 타이밍에서 서로 레벨이 반전한다. 이에 의해, 제1의 차동쌍부(214a) 및 제2의 차동쌍부(214b)의 활동 상태와 대기 상태를 교대로 전환할 수 있다.
예를 들면, 제1의 수직 신호선(23a)에 접속되는 화소(21a)로부터 출력되는 화소 신호의 AD 변환 기간(상술한 도 3의 제2 및 제4의 동작 기간)에서, 제1의 차동쌍부(214a)를 활동 상태로 하고, 제2의 차동쌍부(214b)를 대기 상태로 할 수 있다. 또한, 제2의 수직 신호선(23b)에 접속되는 화소(21b)로부터 출력되는 화소 신호의 AD 변환 기간(상술한 도 3의 제1 및 제3의 동작 기간)에서, 제2의 차동쌍부(214b)를 활동 상태로 하고, 제1의 차동쌍부(214a)를 대기 상태로 할 수 있다.
이와 같이, 촬상 소자(11)에서는, 비교기(52)에 조립되는 전환부(한 쌍의 트랜지스터(224-1a 및 224-2a), 및, 한 쌍의 트랜지스터(224-1b 및 224-2b))에 의해, 칼럼 처리부(41)에서의 AD 변환을 행하는 대상이 되는 화소 신호를 전환할 수 있다.
따라서, 이와 같은 구성의 비교기(52)를 구비하는 촬상 소자(11)는, 비교기(52)의 내부에서 입력을 전환할 수 있기 때문에, 상술한 바와 같은 입력 스위치(51a 및 51b)를 마련할 필요가 없는 구성으로 할 수 있다. 이에 의해, 입력 스위치(51a 및 51b)를 마련하는 구성에 의한 악영향, 예를 들면, 입력 스위치(51a 및 51b)가 전환할 때에 발생하는 노이즈나, 입력 스위치(51a 및 51b)의 온 저항에 의한 세틀링의 지연 등의 악영향을 회피할 수 있다.
이에 의해, 촬상 소자(11)는, 보다 저노이즈의 화상을 촬상할 수 있음과 함께, 더한층의 고속화를 도모할 수 있다.
또한, 비교기를 단순하게 2개 마련함에 의해 고속화를 도모하는 구성과 비교하여, 비교기(52)는, 저소비 전력화 및 소형화를 도모할 수 있다. 즉, 비교기(52)는, 제1의 차동쌍부(214a) 및 제2의 차동쌍부(214b)의 전류 경로를 공유하고, 제2 증폭부(202) 및 제3 증폭부(203)를 공유함으로써, 하나의 비교기를 마련하는 구성과 동등한 소비 전류로 구동할 수 있고, 또한, 그들을 공유하는 분만큼 소면적으로 실장할 수 있다. 예를 들면, 비교기(52)는, 제2의 차동쌍부(214b)만을 갖는 구성의 비교기와 비교하여, 제2의 차동쌍부(214b)의 외측에 제1의 차동쌍부(214a)를 마련하는 만큼의 면적 증가로 실현할 수 있고, 칩 사양에의 트레이드 오프를 작게 할 수 있다.
다음에, 도 18에는, 비교기(52)의 구동을 설명하는 타이밍 차트가 도시되어 있다.
도 18에는, 상측부터 차례로, 램프 신호 생성 회로(17)로부터 공급되는 램프 신호(RAMP), 한 쌍의 트랜지스터(224-1a 및 224-2a)에 공급되는 비교 동작 선택 신호(SEL-a), 한 쌍의 트랜지스터(224-1b 및 224-2b)에 공급되는 비교 동작 선택 신호(SEL-b), 한 쌍의 트랜지스터(223-1a 및 223-2a)에 공급된 오토 제로 제어 신호(AZP-a), 한 쌍의 트랜지스터(223-1b 및 223-2b)에 공급된 오토 제로 제어 신호(AZP-b), 및, 비교기(52)로부터 출력되는 비교 결과 신호(VCO)가 도시되어 있다.
우선, 1회째의 P상에서는, 비교 동작 선택 신호(SEL-a)가 L레벨이 되어 제1의 차동쌍부(214a)는 활동 상태가 되는 한편, 비교 동작 선택 신호(SEL-b)는 H레벨이 되어 제2의 차동쌍부(214b)는 대기 상태가 된다. 또한, 1회째의 P상의 전반에 오토 제로 제어 신호(AZP-a)가 L레벨이 되어 제1의 차동쌍부(214a)의 오토 제로 동작이 행하여진 후, 제1의 차동쌍부(214a)에 의해 리셋 레벨의 화소 신호의 AD 변환이 행하여진다. 이에 의해, 제1의 수직 신호선(23a)을 통하여 입력되는 리셋 레벨의 화소 신호에 응하여 비교 결과 신호(VCO)가 반전한다.
다음에, 2회째의 P상에서는, 비교 동작 선택 신호(SEL-a)가 H레벨이 되어 제1의 차동쌍부(214a)는 대기 상태가 되는 한편, 비교 동작 선택 신호(SEL-b)는 L레벨이 되어 제2의 차동쌍부(214b)는 활동 상태가 된다. 또한, 2회째의 P상의 전반에 오토 제로 제어 신호(AZP-b)가 L레벨이 되어 제2의 차동쌍부(214b)의 오토 제로 동작이 행하여진 후, 제2의 차동쌍부(214b)에 의해 리셋 레벨의 화소 신호의 AD 변환이 행하여진다. 이에 의해, 제2의 수직 신호선(23b)을 통하여 입력되는 리셋 레벨의 화소 신호에 응하여 비교 결과 신호(VCO)가 반전한다.
계속해서, 1회째의 D상에서는, 비교 동작 선택 신호(SEL-a)가 L레벨이 되어 제1의 차동쌍부(214a)는 활동 상태가 되는 한편, 비교 동작 선택 신호(SEL-b)는 H레벨이 되어 제2의 차동쌍부(214b)는 대기 상태가 된다. 그리고, 제1의 차동쌍부(214a)에 의해 신호 레벨의 화소 신호의 AD 변환이 행하여져, 제1의 수직 신호선(23a)을 통하여 입력되는 신호 레벨의 화소 신호에 응하여 비교 결과 신호(VCO)가 반전한다.
그리고, 2회째의 D상에서는, 비교 동작 선택 신호(SEL-a)가 H레벨이 되어 제1의 차동쌍부(214a)는 대기 상태가 되는 한편, 비교 동작 선택 신호(SEL-b)는 L레벨이 되어 제2의 차동쌍부(214b)는 활동 상태가 된다. 그리고, 제2의 차동쌍부(214b)에 의해 신호 레벨의 화소 신호의 AD 변환이 행하여져, 제2의 수직 신호선(23b)을 통하여 입력되는 신호 레벨의 화소 신호에 응하여 비교 결과 신호(VCO)가 반전한다.
이와 같이, 도 17에 도시한 구성의 비교기(52)를 구비한 촬상 소자(11)에서도, 종래와 마찬가지로, P상 및 D상에 의한 CDS 동작이 가능해진다.
또한, 도 18에 도시하는 바와 같이, 비교 동작 선택 신호(SEL-a)와 비교 동작 선택 신호(SEL-b)를 반전 동작시킴으로써, 제1의 차동쌍부(214a)와 제2의 차동쌍부(214b)와의 활동 상태 및 대기 상태를 교대로 선택하는 제어가 행하여진다. 따라서, 비교 동작 선택 신호(SEL-a)가 H레벨인 때에는, 비교 동작 선택 신호(SEL-b)가 L레벨이 되어 있고, 활동 상태의 제2의 차동쌍부(214b)측의 신호가, 대기 상태의 제1의 차동쌍부(214a)에 전반하는 것을 경감할 수 있다. 역으로, 비교 동작 선택 신호(SEL-b)가 H레벨인 때에는, 비교 동작 선택 신호(SEL-a)가 L레벨이 되어 있고, 활동 상태의 제1의 차동쌍부(214a)측의 신호가, 대기 상태의 제2의 차동쌍부(214b)에 전반하는 것을 경감할 수 있다.
또한, 비교기(52)에서, 예를 들면, 트랜지스터(224-1b 및 224-2b)에 공급하는 비교 동작 선택 신호(SEL-b), 및, 트랜지스터(223-1b 및 223-2b)에 공급하는 오토 제로 제어 신호(AZP-b)를, 항상 H레벨에 고정할 수 있다. 이 경우, 제1의 차동쌍부(214a)를 항상 활동 상태로 함과 함께 제2의 차동쌍부(214b)를 항상 대기 상태로 하여, 비교기(52)가, 제1의 차동쌍부(214a)만을 이용하는 종래의 싱글 비교기와 같은 구동을 행하도록 할 수 있다. 역으로, 비교 동작 선택 신호(SEL-a) 및 오토 제로 제어 신호(AZP-a)를 항상 H레벨에 고정한 경우에는, 비교기(52)가, 제2의 차동쌍부(214b)만을 이용한 종래의 싱글 비교기와 같은 구동을 행하도록 할 수 있다.
도 19에는, 비교기(52)의 회로 구성의 제1의 변형례가 도시되어 있다.
도 19에 도시하는 비교기(52A)에서는, 도 17의 비교기(52)와 공통되는 구성에 관해서는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다. 즉, 비교기(52A)는, 제2 증폭부(202) 및 제3 증폭부(203)를 구비하고, 차동쌍 회로(101A)가 트랜지스터(211 내지 213)를 갖는 점에서, 도 17의 비교기(52)와 공통된다. 또한, 비교기(52A)는, 제1의 차동쌍부(214a-a) 및 제2의 차동쌍부(214b-A)가 병렬적으로 마련되어 있는 점에서, 도 17의 비교기(52)와 공통의 구성으로 된다.
한편, 비교기(52A)는, 제1의 차동쌍부(214a-a) 및 제2의 차동쌍부(214b-A)의 활동 상태와 대기 상태의 전환에 사용되는 트랜지스터의 배치가, 도 17의 비교기(52)와 다른 구성으로 되어 있다.
즉, 도 17의 비교기(52)의 제1의 차동쌍부(214a)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1a 및 222-2a)의 소스측에, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(224-1a 및 224-2a)가 각각 배치된다. 또한, 도 17의 비교기(52)의 제2의 차동쌍부(214b)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1b 및 222-2b)의 소스측에, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(224-1b 및 224-2b)가 각각 배치된다.
이에 대해, 비교기(52A)의 제1의 차동쌍부(214a-A)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1a 및 222-2a)의 드레인측에, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(225-1a 및 225-2a)가 각각 배치되는 구성으로 되어 있다. 마찬가지로, 비교기(52A)의 제2의 차동쌍부(214b-A)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1b 및 222-2b)의 드레인측에, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(225-1b 및 225-2b)가 각각 배치되는 구성으로 되어 있다.
이와 같이 비교기(52A)는 구성되어 있고, 도 17의 비교기(52)와 마찬가지로, 도 18를 참조하여 상술한 바와 같은 구동을 행할 수가 있다.
그리고, 비교기(52A)는, 예를 들면, 트랜지스터(222-2a 및 222-2b)의 게이트 전극에 인가되는 램프 신호가, 트랜지스터(222-2a 및 222-2b)의 드레인측의 접합점을 통하여, 트랜지스터(222-1a 및 222-1b)측에 노이즈로서 전반하는 것을 억제할 수 있다. 이에 의해, 비교기(52A)를 구비하는 촬상 소자(11)에서는, 보다 저노이즈의 양호한 화상을 촬상할 수 있다.
도 20에는, 비교기(52)의 회로 구성의 제2의 변형례가 도시되어 있다.
도 20에 도시하는 비교기(52B)에서는, 도 17의 비교기(52)와 공통되는 구성에 관해서는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다. 즉, 비교기(52B)는, 제2 증폭부(202) 및 제3 증폭부(203)를 구비하고, 차동쌍 회로(101B)가 트랜지스터(211 내지 213)를 갖는 점에서, 도 17의 비교기(52)와 공통된다. 또한, 비교기(52B)는, 제1의 차동쌍부(214a-b) 및 제2의 차동쌍부(214b-B)가 병렬적으로 마련되어 있는 점에서, 도 17의 비교기(52)와 공통의 구성으로 된다.
한편, 비교기(52B)는, 제1의 차동쌍부(214a-b) 및 제2의 차동쌍부(214b-B)의 활동 상태와 대기 상태의 전환에 사용되는 트랜지스터의 배치가, 도 17의 비교기(52)와 다른 구성으로 되어 있다.
즉, 비교기(52B)의 제1의 차동쌍부(214a-B)에서는, 도 17의 비교기(52)와 마찬가지로, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1a 및 222-2a)의 소스측에, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(224-1a 및 224-2a)가 각각 배치된다. 이에 덧붙여, 비교기(52B)의 제1의 차동쌍부(214a-B)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1a 및 222-2a)의 드레인측에, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(225-1a 및 225-2a)가 각각 배치되는 구성으로 되어 있다.
즉, 비교기(52B)의 제1의 차동쌍부(214a-B)에서는, 한 쌍의 트랜지스터(222-1a 및 222-2a)의 소스측과 드레인측의 양방에, 한 쌍의 트랜지스터(224-1a 및 224-2a)와 한 쌍의 트랜지스터(225-1a 및 225-2a)가 각각 배치되는 구성으로 되어 있다.
마찬가지로, 비교기(52B)의 제2의 차동쌍부(214b-B)에서는, 한 쌍의 트랜지스터(222-1b 및 222-2b)의 소스측과 드레인측의 양방에, 한 쌍의 트랜지스터(224-1b 및 224-2b)와 한 쌍의 트랜지스터(225-1b 및 225-2b)가 각각 배치되는 구성으로 되어 있다.
이와 같이 비교기(52B)는 구성되어 있고, 도 17의 비교기(52)와 마찬가지로, 도 18를 참조하여 상술한 바와 같은 구동을 행할 수가 있다.
그리고, 비교기(52B)는, 예를 들면, 트랜지스터(222-2a 및 222-2b)의 게이트 전극에 인가되는 램프 신호가, 트랜지스터(222-2a 및 222-2b)의 드레인측의 접합점을 통하여, 트랜지스터(222-1a 및 222-1b)측에 노이즈로서 전반하는 것을 억제할 수 있다. 또한, 비교기(52B)는, 대기 상태의 차동쌍부(제1의 차동쌍부(214a-b) 및 제2의 차동쌍부(214b-B)의 어느 일방)의 부하가 차동쌍 출력으로서 보이는 일이 없기 때문에, 부하의 늘어남에 의해 스피드가 악화하는 것을 회피할 수 있다. 이에 의해, 비교기(52B)를 구비하는 촬상 소자(11)에서는, 보다 저노이즈의 양호한 화상을 고속으로 촬상할 수 있다.
도 21에는, 비교기(52)의 회로 구성의 제3의 변형례가 도시되어 있다.
도 21에 도시하는 비교기(52C)에서는, 도 17의 비교기(52)와 공통되는 구성에 관해서는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다. 즉, 비교기(52C)는, 제2 증폭부(202) 및 제3 증폭부(203)를 구비하고, 차동쌍 회로(201C)가 트랜지스터(211 내지 213)를 갖는 점에서, 도 17의 비교기(52)와 공통된다. 또한, 비교기(52C)는, 제1의 차동쌍부(214a-C) 및 제2의 차동쌍부(214b-C)가 병렬적으로 마련되어 있는 점에서, 도 17의 비교기(52)와 공통의 구성으로 된다.
한편, 비교기(52C)는, 오토 제로 동작을 실행하기 위한 한 쌍의 트랜지스터(223-1a 및 223-2a)의 접속 구성이, 도 17의 비교기(52)와 다르다.
즉, 도 17의 비교기(52)의 제1의 차동쌍부(214a)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1a 및 222-2a)의 게이트 전극, 및, 한 쌍의 커패시터(221-1a 및 221-2a)의 각각의 접속점과, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1a 및 222-2a), 및, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(224-1a 및 224-2a)의 접속점과의 사이를 접속하도록, 오토 제로 동작을 행하기 위한 한 쌍의 트랜지스터(223-1a 및 223-2a)가 각각 배치된다. 또한, 도 17의 비교기(52)의 제2의 차동쌍부(214b)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1b 및 222-2b)의 게이트 전극, 및, 한 쌍의 커패시터(221-1b 및 221-2b)의 각각의 접속점과, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1b 및 222-2b), 및, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(224-1b 및 224-2b)의 접속점과의 사이를 접속하도록, 오토 제로 동작을 행하기 위한 한 쌍의 트랜지스터(223-1b 및 223-2b)가 각각 배치된다.
이에 대해, 비교기(52C)의 제1의 차동쌍부(214a-C)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1a 및 222-2a)의 게이트 전극, 및, 한 쌍의 커패시터(221-1a 및 221-2a)의 각각의 접속점과, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(224-1a 및 224-2a)의 소스측과의 사이를 접속하도록, 오토 제로 동작을 행하기 위한 한 쌍의 트랜지스터(223-1a 및 223-2a)가 배치된다.
마찬가지로, 비교기(52C)의 제2의 차동쌍부(214b-C)에서는, 신호의 비교에 사용되는 한 쌍의 트랜지스터(222-1b 및 222-2b)의 게이트 전극, 및, 한 쌍의 커패시터(221-1b 및 221-2b)의 각각의 접속점과, 활동 상태와 대기 상태의 전환에 사용되는 한 쌍의 트랜지스터(224-1b 및 224-2b)의 소스측과의 사이를 접속하도록, 오토 제로 동작을 행하기 위한 한 쌍의 트랜지스터(223-1a 및 223-2a)가 배치된다.
이와 같이 구성된 비교기(52C)는, 한 쌍의 트랜지스터(224-1a 및 224-2a), 및, 한 쌍의 트랜지스터(224-1b 및 224-2b)를 포함하여 오토 제로 동작을 행할 수가 있고, 그들의 트랜지스터의 전압 임계치의 차분을 정돈할 수 있다.
도 22에는, 비교기(52)의 회로 구성의 제4의 변형례가 도시되어 있다.
도 22에 도시하는 비교기(52D)에서는, 도 17의 비교기(52)와 공통되는 구성에 관해서는 동일한 부호를 붙이고, 그 상세한 설명은 생략한다. 즉, 비교기(52D)는, 제2 증폭부(202) 및 제3 증폭부(203)를 구비하고, 차동쌍 회로(201D)가 트랜지스터(211 내지 213)를 갖는 점에서, 도 17의 비교기(52)와 공통된다. 또한, 비교기(52D)는, 제1의 차동쌍부(214a-D) 및 제2의 차동쌍부(214b-D)가 병렬적으로 마련되어 있는 점에서, 도 17의 비교기(52)와 공통의 구성으로 된다.
한편, 비교기(52D)는, 램프 신호 생성 회로(17)에 접속되어 램프 신호가 공급되는 측의 회로 구성이, 제1의 차동쌍부(214a-D)와 제2의 차동쌍부(214b-D)에서 공용하는 점에서, 도 17의 비교기(52)와 다른 구성으로 되어 있다. 즉, 비교기(52D)에서는, 커패시터(221), 트랜지스터(222), 및, 트랜지스터(223)로 이루어지는 램프 신호측의 회로 구성이, 제1의 차동쌍부(214a-D)와 제2의 차동쌍부(214b-D)에서 공용하도록 구성되어 있다.
즉, 제1의 차동쌍부(214a-D)는, 커패시터(221-1a), 트랜지스터(222-1a), 및 트랜지스터(223-1a)로 이루어지는 화소 신호측의 회로 구성과, 커패시터(221), 트랜지스터(222), 및 트랜지스터(223)로 이루어지는 램프 신호측의 회로 구성에 의해, 화소 신호와 램프 신호와의 비교 동작을 행한다. 마찬가지로, 제2의 차동쌍부(214b-D)는, 커패시터(221-1b), 트랜지스터(222-1b), 및 트랜지스터(223-1b)로 이루어지는 화소 신호측의 회로 구성과, 커패시터(221), 트랜지스터(222), 및 트랜지스터(223)로 이루어지는 램프 신호측의 회로 구성에 의해, 화소 신호와 램프 신호와의 비교 동작을 행한다.
그리고, 제1의 차동쌍부(214a-D)의 화소 신호측의 회로 구성에 접속되는 트랜지스터(224-1a)와, 제2의 차동쌍부(214b-D)의 화소 신호측의 회로 구성에 접속되는 트랜지스터(224-1b)가, 활동 상태와 대기 상태의 전환에 사용된다.
이와 같이 구성되어 있는 비교기(52D)에서는, 램프 신호측의 회로 구성을 제1의 차동쌍부(214a-D) 및 제2의 차동쌍부(214b-D)에서 공유함에 의해, 예를 들면, 도 17의 비교기(52)와 비교하여 소면적화를 도모할 수 있다. 이에 의해, 촬상 소자(11) 전체로서의 소형화를 도모할 수 있다.
다음에, 도 23을 참조하여, 촬상 소자(11)의 구동 신호 및 화소 신호에 관해 설명한다.
도 23에는, 도 24에 도시하는 바와 같이 배치되는 화소(21a-1), 화소(21b-1), 화소(21a-2), 및 화소(21b-2)의 순번으로 화소 신호를 판독할 때의 한 수평 기간(1H)에서의 타이밍 차트가 도시되어 있다.
도 23의 상측부터 차례로, 제1의 수직 신호선(23a)에 접속되는 화소(21a-1) 및 화소(21a-2)에 공급되는 선택 신호(SEL1), 리셋 신호(RST1), 전송 신호(TG1 및 TG2), 제2의 수직 신호선(23b)에 접속되는 화소(21b-1) 및 화소(21b-2)에 공급되는 선택 신호(SEL2), 리셋 신호(RST2), 전송 신호(TG3 및 TG4), 제1의 수직 신호선(23a)을 통하여 출력되는 화소 신호(VSL1), 제2의 수직 신호선(23b)을 통하여 출력되는 화소 신호(VSL2), 및, 램프 신호 생성 회로(17)로부터 출력되는 램프 신호(Ramp)가 도시되어 있다.
우선, 화소(21a-1) 및 화소(21b-1)가 구동되어, 화소(21a-1)의 P상(리셋 레벨의 화소 신호)이 판독된 후에, 화소(21b-1)의 P상이 판독된다. 그 후, 화소(21a-1)의 D상(신호 레벨의 화소 신호)이 판독된 후에, 화소(21b-1)의 D상이 판독된다. 다음에, 화소(21a-2) 및 화소(21b-2)가 구동되어, 화소(21a-2)의 P상이 판독된 후에, 화소(21b-2)의 P상이 판독된다. 그 후, 화소(21a-2)의 D상이 판독된 후에, 화소(21b-2)의 D상이 판독된다.
여기서, 이하 적절히, 화소(21a-1) 및 화소(21b-1)에 관해, 먼저 화소 신호가 판독되는 화소(21a-1)를 프라이머리라고 칭하고, 후에 화소 신호가 판독되는 화소(21b-1)를 세컨더리라고 칭한다. 마찬가지로, 화소(21a-2)를 프라이머리라고 칭하고, 화소(21b-2)를 세컨더리라고 칭한다.
이와 같은 타이밍 차트에 따라 구동하는 촬상 소자(11)에서, 예를 들면, 화소(21a) 및 화소(21b) 중, 일방의 리드 동작 중에 타방의 셔터 동작이 종료되면, 전원 부하가 변화하게 된다. 그 때문에, 리드 동작과 셔터 동작이 동시에 행하여지는 행과, 리드 동작만이 행하여지는 행과의 사이에서, 셔터 단차라고 칭하여지는 가로띠모양의 노이즈가 발생하는 일이 있다.
그래서, 촬상 소자(11)에서는, 이와 같은 전원 부하의 변화를 회피하기 위해, 화소 신호의 판독을 행하지 않는 화소(21)가 배치되는 더미리드행을 마련하고, 더미리드행에서 리셋 펄스 및 전송 펄스를 공급한 더미리드 제어를 채용할 수 있다.
도 25 및 도 26를 참조하여, 더미리드 제어에 관해 설명한다.
도 25에는, 더미리드행에서의 전송 신호에 기인한 전원 부하의 변동을 억제하는 제어가 행하여질 때의 타이밍 차트가 도시되어 있다.
도 25의 상측부터 차례로, 램프 신호 생성 회로(17)로부터 출력되는 램프 신호(Ramp), 화소 신호의 판독을 행하는 개구행에서의 프라이머리의 전송 신호 및 세컨더리의 전송 신호, 더미리드행에서의 프라이머리의 전송 신호 및 세컨더리의 전송 신호, 더미리드 제어가 행하여지지 않는 경우에 있어서의 부전위 변동, 및, 더미리드 제어가 행하여지는 경우에 있어서의 부전위 변동이 도시되어 있다. 또한, 부전위 변동은, 제2의 수직 신호선(23b)에 접속되는 전원에 관한 것이다.
도 25에 도시하는 바와 같이 더미리드 제어를 행하는 경우, 개구행의 세컨더리의 전송 신호의 펄스를 발생시키는 타이밍에서 일치하도록 더미리드행의 세컨더리의 전송 신호에 펄스를 발생시키는 제어가 행하여진다. 또한, 프라이머리의 D상이 종료된 타이밍에서, 더미리드행의 프라이머리의 전송 신호에 펄스를 발생시키는 제어가 행하여진다.
이와 같은 더미리드 제어를 행함에 의해, 프라이머리행의 P상 및 D상과, 세컨더리행의 P상 및 D상에서, 제2의 수직 신호선(23b)에 접속되는 전원의 부전위 변동을 맞출 수 있다. 이에 의해, 촬상 소자(11)에서는, 상술한 바와 같은 셔터 단차라고 칭하여지는 가로띠모양의 노이즈가 발생하는 것을 회피할 수 있다.
도 26에는, 더미리드행에서의 리셋 신호에 기인한 전원 부하의 변동을 억제하는 제어가 행하여질 때의 타이밍 차트가 도시되어 있다.
도 26의 상측부터 차례로, 램프 신호 생성 회로(17)로부터 출력되는 램프 신호(Ramp), 화소 신호의 판독을 행하는 개구행에서의 프라이머리의 선택 신호 및 세컨더리의 선택 신호, 화소 신호의 판독을 행하는 개구행에서의 프라이머리의 리셋 신호 및 세컨더리의 리셋 신호, 더미리드행에서의 프라이머리의 선택 신호 및 세컨더리의 선택 신호, 및, 더미리드행에서의 프라이머리의 리셋 신호 및 세컨더리의 리셋 신호가 도시되어 있다.
도 26에 도시하는 바와 같이, 더미리드행의 프라이머리의 리셋 신호에서, 프라이머리의 P상과 세컨더리의 P상과의 사이에, 더미리드 동작을 행하기 위한 펄스를 생성하는 더미리드 제어가 행하여진다.
이와 같은 더미리드 제어를 행함에 의해, 프라이머리행의 P상 및 D상과, 세컨더리행의 P상 및 D상에서, 제2의 수직 신호선(23b)에 접속되는 전원의 부전위 변동을 맞출 수 있다. 이에 의해, 촬상 소자(11)에서는, 상술한 바와 같은 셔터 단차라고 칭하여지는 가로띠모양의 노이즈가 발생하는 것을 회피할 수 있다.
이상과 같이, 화소 신호의 판독을 행하지 않는 화소(21)가 배치된 더미리드행을 마련하고, 프라이머리인 화소(21a) 및 세컨더리인 화소(21b)끼리에서 부전위의 변동을 억제하는 더미리드 제어를 행함에 의해, 촬상 소자(11)에서는, 노이즈의 발생을 억제하고, 보다 고화질의 화상을 촬상할 수 있다.
그런데, 촬상 소자(11)에서, 전송 트랜지스터(32) 또는 선택 트랜지스터(35)의 오프 전위로서 부전위가 사용되고 있는 경우, 셔터 동작에 의한 부전위 변동이나 수직 신호선(23)부터의 전위 변동의 돌아들어옴 등이, 리드 신호(화소(21)로부터 판독된 신호)에 영향을 주는 일이 있다.
그래서, 촬상 소자(11)에서는, 셔터 동작에 의한 부전위 변동이나 수직 신호선(23)부터의 전위 변동의 돌아들어옴 등에 의한 악영향을 회피하기 위해, 리드용 및 셔터용에서 부전위를 2계통으로 분리한 구성을 채용할 수 있다.
다음에, 도 27 내지 도 29을 참조하여, 부전위의 계통 분리하여 구성된 촬상 소자(11)에 관해 설명한다.
도 27에는, 촬상 소자(11)의 화소 영역(12) 및 수직 구동 회로(13)의 일부가 도시되어 있다.
도 27에 도시하는 화소 영역(12)은, 행렬형상으로 배치되는 복수의 화소(21) 중, 4열×16행의 화소(21)가 도시되어 있고, 그들의 화소(21)는, 도 6을 참조하여 상술한 바와 같은 화소 공유 구조가 채용되고 있다. 즉, 도 27의 공유 화소(303)는, 2열×4행의 8개의 화소(21)에 의해 화소 공유 구조가 구성되어 있고, 8개의 공유 화소(303)가 2열×4행으로 배치되어 있다. 여기서, 공유 화소(303a-1) 및 공유 화소(303a-2)는 프라이머리이고, 공유 화소(303b-1) 및 공유 화소(303b-2)는 세컨더리이다.
또한, 수직 구동 회로(13)에는, 16행의 화소(21)를 구동하기 위한 16행 구동 유닛(301)에, 4행으로 배치되는 공유 화소(303)에 대응하여 4개의 4행 구동 유닛(302)이 마련되어 있다.
4행 구동 유닛(302a-1)은 공유 화소(303a-1)에 구동 신호를 공급하고, 4행 구동 유닛(302a-2)은 공유 화소(303a-2)에 구동 신호를 공급하고, 4행 구동 유닛(302b-1)은 공유 화소(303b-1)에 구동 신호를 공급하고, 4행 구동 유닛(302b-2)은 공유 화소(303b-2)에 구동 신호를 공급한다.
이때에, 공유 화소(303a-1)를 구동하는 4행 구동 유닛(302a-1) 및 공유 화소(303a-2)를 구동하는 4행 구동 유닛(302a-2)과, 공유 화소(303b-1)를 구동하는 4행 구동 유닛(302b-1) 및 공유 화소(303b-2)를 구동하는 4행 구동 유닛(302b-2)에서, 사용하는 부전위를 분리하도록 수직 구동 회로(13)가 구성된다.
이와 같이, 프라이머리와 세컨더리로 부전위를 분리함으로써, 셔터 동작에 의한 부전위 변동이나 수직 신호선(23)부터의 전위 변동의 돌아들어옴 등이 리드 신호에 영향을 주는 일을 방지할 수 있다.
여기서, 도 28을 참조하여, 종래의 부전위의 계통 분리에 관해 설명한다.
도 28에 도시하는 바와 같이, 화소(21)에 접속되는 전송 신호 공급부(311)는, 한 쌍의 트랜지스터(321-1 및 321-2)와, 앰프(322)를 갖고서 구성된다. 그리고, 트랜지스터(321-1)에는, 전송 신호가 되는 펄스가 반전 증폭부(312)를 통하여 반전하여 공급되고, 트랜지스터(321-2)에는, 전송 신호가 되는 펄스가 비반전으로 공급된다. 또한, 트랜지스터(321-1)는, 커패시터(314-1)를 통하여 접지되어 있고, 트랜지스터(321-1) 및 커패시터(314-1)의 접속점에 차지 펌프(313-1)가 접속되어 있다. 마찬가지로, 트랜지스터(321-2)는, 커패시터(314-2)를 통하여 접지되어 있고, 트랜지스터(321-2) 및 커패시터(314-2)의 접속점에 차지 펌프(313-2)가 접속되어 있다.
전송 신호 공급부(311)는, 펄스에 따라 리드 상태 및 세틀링 상태로 차지 펌프(313-1)와 차지 펌프(313-2)를 전환함으로써, 각각의 상태마다의 부전위를 분리하도록 구성되어 있다.
이와 같이 종래는, 하나의 화소(21)의 리드 상태 및 세틀링 상태로 부전위가 분리되어 있고, 프라이머리인 화소(21a)와, 세컨더리인 화소(21b)와의 사이에서의 부전위의 분리는 고려되어 있지 않았다.
이에 대해, 도 29을 참조하여, 촬상 소자(11)에서의 부전위의 계통 분리에 관해 설명한다.
도 29에 도시하는 바와 같이, 촬상 소자(11)에서는, 프라이머리인 화소(21a)와, 세컨더리인 화소(21b)로 부전위의 계통 분리가 행하여지지 않는다.
즉, 전송 신호 공급부(311)는, 화소(21a)에 전송 신호를 공급하는 앰프(322a)와, 화소(21b)에 전송 신호를 공급하는 앰프(322b)를 갖고서 구성된다. 그리고, 앰프(322a)는, 커패시터(314a)를 통하여 접지되어 있고, 앰프(322a) 및 커패시터(314a)의 접속점에 차지 펌프(313a)가 접속되어 있다. 마찬가지로, 앰프(322b)는, 커패시터(314b)를 통하여 접지되어 있고, 앰프(322b) 및 커패시터(314b)의 접속점에 차지 펌프(313b)가 접속되어 있다.
이와 같이, 촬상 소자(11)에서는, 프라이머리인 화소(21a)와, 세컨더리인 화소(21b)에서 부전위를 분리하도록 구성되어 있다. 이에 의해, 화소(21a)와 화소(21b) 사이의 노이즈의 돌아들어옴을 억제할 수 있다. 따라서, 촬상 소자(11)에서는, 그들의 노이즈가 발생함에 의한 화소에의 영향을 억제할 수 있고, 보다 고화질의 화상을 촬상할 수 있다.
또한, 본 실시의 형태에서는, 화소 영역(12)에 행렬형상으로 배치되는 화소(21)의 1열에 대해, 2개의 제1의 수직 신호선(23a) 및 제2의 수직 신호선(23b)이 마련되는 구성례에 관해 설명하였지만, 2개 이상의 복수개의 수직 신호선(23)이 마련되는 구성으로 하여도 좋다. 예를 들면, 도 3의 예에서는, 화소 신호의 세틀링과 홀드에 거의 같은 시간을 필요로 하고 있지만, 예를 들면, AD 변환 처리 자체를 고속화하고, 화소 신호의 출력을 홀드하는 시간을 단축할 수 있으면, 복수의 화소가 화소 신호의 세틀링을 행하고 있는 사이에, 다른 복수의 화소로부터 출력되는 화소 신호의 AD 변환을 순차적으로 행할 수 있다. 이에 의해, 전체로서 AD 변환 처리를 보다 고속화할 수 있다.
또한, 촬상 소자(11)는, 화소(21)가 형성되는 반도체 기판에 배선층이 적층되는 표면에 대해 광이 조사되는 표면 조사형의 CMOS 이미지 센서, 또는, 그 표면의 반대측이 되는 이면에 대해 광이 조사되는 이면 조사형의 CMOS 이미지 센서의 어느 것에도 적용할 수 있다. 또한, 촬상 소자(11)는, 화소(21)가 형성되는 센서 기판과, 제어 회로(18)(도 1) 등이 형성되는 회로 기판이 적층되어 구성되는 적층형의 CMOS 이미지 센서에 적용할 수 있다. 또한, 상술한 바와 같이 화소 신호를 판독하여 AD 변환하는 처리는, 제어 회로(18)가 프로그램을 실행함에 의해, 실현할 수 있다.
또한, 상술한 바와 같은 각 실시의 형태의 촬상 소자(11)는, 예를 들면, 디지털 스틸 카메라나 디지털 비디오 카메라 등의 촬상 시스템, 촬상 기능을 구비한 휴대 전화기, 또는, 촬상 기능을 구비한 다른 기기라는 각종의 전자 기기에 적용할 수 있다.
도 30은, 전자 기기에 탑재되는 촬상 장치의 구성례를 도시하는 블록도이다.
도 30에 도시하는 바와 같이, 촬상 장치(401)는, 광학계(402), 촬상 소자(403), 신호 처리 회로(404), 모니터(405), 및 메모리(406)를 구비하여 구성되고, 정지화상 및 동화상을 촬상 가능하다.
광학계(402)는, 1장 또는 복수장의 렌즈를 갖고서 구성되고, 피사체로부터의 상광(입사광)을 촬상 소자(403)에 유도하고, 촬상 소자(403)의 수광면(센서부)에 결상시킨다.
촬상 소자(403)로서는, 상술한 각 실시의 형태의 촬상 소자(11)가 적용된다. 촬상 소자(403)에는, 광학계(402)를 통하여 수광면에 결상되는 상에 응하여, 일정 기간, 전자가 축적된다. 그리고, 촬상 소자(403)에 축적된 전자에 응한 신호가 신호 처리 회로(404)에 공급된다.
신호 처리 회로(404)는, 촬상 소자(403)로부터 출력된 화소 신호에 대해 각종의 신호 처리를 시행한다. 신호 처리 회로(404)가 신호 처리를 시행함에 의해 얻어진 화상(화상 데이터)은, 모니터(405)에 공급되어 표시되거나, 메모리(406)에 공급되어 기억(기록)되거나 한다.
이와 같이 구성되어 있는 촬상 장치(401)에서는, 상술한 각 실시의 형태의 촬상 소자(11)를 적용함으로써 AD 변환 처리를 고속화함에 의해, 예를 들면, 보다 고 프레임 레이트로 화상을 촬상할 수 있다.
도 31은, 상술한 이미지 센서를 사용하는 사용례를 도시하는 도면이다.
상술한 이미지 센서는, 예를 들면, 이하와 같이, 가시광이나, 적외광, 자외광, X선 등의 광을 센싱하는 다양한 케이스에 사용할 수 있다.
·디지털 카메라나, 카메라 기능 부착의 휴대 기기 등의, 감상용으로 제공되는 화상을 촬영하는 장치
·자동정지 등의 안전운전이나, 운전자의 상태의 인식 등을 위해, 자동차의 전방이나 후방, 주위, 차내 등을 촬영하는 차량탑재용 센서, 주행 차량이나 도로를 감시하는 감시 카메라, 차량 사이 등의 측거를 행하는 측거 센서 등의, 교통용으로 제공되는 장치
·유저의 제스처를 촬영하여, 그 제스처에 따른 기기 조작을 행하기 위해, TV나, 냉장고, 에어 컨디셔너 등의 가전에 제공되는 장치
·내시경이나, 적외광의 수광에 의한 혈관 촬영을 행하는 장치 등의, 의료나 헬스케어용으로 제공되는 장치
·방범 용도의 감시 카메라나, 인물 인증 용도의 카메라 등의, 보안용으로 제공되는 장치
·피부를 촬영하는 피부 측정기나, 두피를 촬영하는 현미경 등의, 미용용으로 제공되는 장치
·스포츠 용도 등 용의 액션 카메라나 웨어러블카메라 등의, 스포츠용으로 제공되는 장치
·밭이나 작물의 상태를 감시하기 위한 카메라 등의, 농업용으로 제공되는 장치
또한, 예를 들어 본 기술은 이하의 구성을 갖는다.
(1) 촬상 장치에 있어서, 매트릭스 패턴으로 2차원 배열된 복수의 화소를 포함하는 화소 어레이와, 상기 복수의 화소의 제1의 칼럼에 따라 배치되며 그의 적어도 하나의 칼럼 신호선이 제1의 칼럼의 2 이상의 화소에 접속되는 복수의 칼럼 신호선과, 상기 복수의 칼럼 신호선에 의해 공유된 아날로그 디지털 변환기를 포함한다. (2) 상기 제1의 칼럼에 따라 배열된 상기 복수의 칼럼 신호선은 서로 팽행한 (1)에 기재된 촬상 장치.
(3) 상기 복수의 칼럼 신호선 중의 제1의 칼럼 신호선, 및 상기 복수의 칼럼 신호선 중의 제2의 칼럼 신호선을 더 포함하고, 짝수 번호의 로우 내의 화소는 상기 제1의 칼럼 신호선을 공유하고, 홀수 번호의 로우 내의 화소는 상기 제2의 칼럼 신호선을 공유하는 (1) 또는 (2)에 기재된 촬상 장치.
(4) 하나 이상의 상기 복수의 칼럼 신호선이 동일한 비교기에 선택적으로 결합되는 (1) 내지 (3)에 기재된 촬상 장치.
(5) 상기 복수의 칼럼 신호선 각각에 대한 스위치를 더 포함하고, 각각의 상기 스위치가 상기 비교기의 제1의 단말에 결합되는 (4)에 기재된 촬상 장치.
(6) 상기 비교기의 제2의 단말에 접속된 램프 신호 생성 회로와, 상기 콤푸레이터의 출력 단말에 접속된 카운터부를 더 포함하고, 상기 카운터부는 데이터 출력 신호선에 결합되는 (5)에 기재된 촬상 장치.
(7) 상기 비교기는, 상기 복수의 칼럼 신호선의 제1의 컬럼 신호선에 접속된 제1의 차동쌍부와, 상기 복수의 칼럼 신호선의 제2의 컬럼 신호선에 접속된 제2의 차동쌍부를 포함하는 (5) 내지 (6)에 기재된 촬상 장치.
(8) 상기 제1의 차동쌍부 및 상기 제2의 차동쌍부는 램프 신호 생성 회로로부터 마련된 램프 신호 노드에 접속되는 (7)에 기재된 촬상 장치.
(9) 상기 제1의 차동쌍부가 활성일때 상기 제2의 차동쌍부가 비활성이고, 상기 제1의 차동쌍부가 비활성일때 상기 제2의 차동쌍부가 활성인 (8)에 기재된 촬상 장치.
(10) 짝수 번호의 로우의 화소는 상기 제1의 칼럼 신호선을 공유하고, 짝수 번호의 로우의 화소는 상기 제2의 칼럼 신호선을 공유하는 (9)에 기재된 촬상 장치.
(11) 상기 제1의 차동쌍부 및 상기 제2의 차동쌍부 중 적어도 하나로부터의 출력은 제1의 증폭부 및 제2의 증폭부 중의 적어도 하나에 마련되는 (7) 내지 (11)에 기개된 촬상 장치.
(12) 상기 제1의 차동쌍부는 제1의 오토 제로 접속 노드에 접속된 2개의 트랜지스터를 포함하고, 상기 제2의 차동쌍부는 제2의 오토 제로 접속 노드에 접속된 2개의 트랜지스터를 포함하는 (7) 내지 (11)에 기개된 촬상 장치.
(13) 상기 제1의 차동쌍부는 제1의 오토 제로 접속 노드에 접속된 트랜지스터를 포함하고, 상기 제2의 차동쌍부는 제2의 오토 제로 접속 노드에 접속된 트랜지스터를 포함하고, 상기 제1의 차동쌍부 및 상기 제2의 차동쌍부는 제3의 오토 제로 접속 노드에 접속된 트랜지스터를 공유하는 (7) 내지 (12)에 기개된 촬상 장치.
(14) 각각의 상기 복수의 칼럼 신호선마다의 스위치와, 각각의 상기 복수의 칼럼 신호선마다의 커패시터를 더 포함하고, 상기 커패시터의 제1의 단말은 상기 스위치에 접속되고 상기 커패시터의 제2의 단말은 상기 비교기의 제1의 단말에 접속되는 (4) 내지 (6)에 기개된 촬상 장치.
(15) 인접 칼럼 내에 적어도 2개의 화소 및 인접 로우 내에 적어도 2개의 화소를 포함하는 제1의 화소 공유 구조와, 인접 칼럼 내에 적어도 2개의 화소 및 인접 로우 내에 적어도 2개의 화소를 포함하는 제2의 화소 공유 구조를 더 포함하고, 상기 제1의 화소 공유 구조 및 상기 제2의 화소 공유 구조는 동일한 칼럼내에 배열되고, 상기 제1의 화소 공유 구조는 상기 복수의 칼럼 신호선의 제1의 칼럼 신호선에 접속되고, 상기 제2의 화소 공유 구조는 상기 복수의 칼럼 신호선의 제2의 칼럼 신호선에 접속되는 (1) 내지 (14)에 기개된 촬상 장치.
(16) 인접 칼럼 내의 적어도 2개의 화소 및 인접 로우 내의 적어도 2개의 화소상에 배열된 컬러 필터를 더 포함하고, 상기 컬러 필터는 베이어 패턴에 따라 배열되는 (15)에 기재된 촬상 장치.
(17) 상기 복수의 신호 칼럼선의 제2의 신호 칼럼선에 관련된 리셋 신호의 판독은, 상기 복수의 신호 칼럼선의 제1의 신호 칼럼선에 관련된 리셋 신호의 판독과 상기 제1의 칼럼 신호선에 접속된 포토 다이오드에 의해 수신된 광량에 대응하는 신호의 판독 사이에서 발생하는 (1) 내지 (16)에 기개된 촬상 장치.
(18) 적어도 하나의 렌즈를 포함하는 광학 시스템과, 상기 광학 시스템을 통해 광을 수광하는 촬상 장치를 포함하고, 상기 촬상 장치는, 매트릭스 패턴으로 2차원 배열된 복수의 화소와, 상기 복수의 화소의 제1의 칼럼에 따라 배치되며 그의 적어도 하나의 칼럼 신호선이 제1의 칼럼의 2 이상의 화소에 접속되는 복수의 칼럼 신호선과, 상기 복수의 칼럼 신호선에 의해 공유된 아날로그 디지털 변환기를 포함하는 전자 기기.
(19) 촬상 장치의 제1의 칼럼 신호선에 접속된 제1의 차동쌍부와, 상기 촬상 장치의 제2의 칼럼 신호선에 접속된 제2의 차동쌍부를 포함하고, 상기 제1의 칼럼 신호선 및 상기 제2의 칼럼 신호선은 화소 어레이내의 동일한 화소 어레이 유닛의 칼럼용인 비교기.
(20) 상기 제1의 차동쌍부 및 상기 제2의 차동쌍부는 램프 신호 생성 회로로부터 마련된 램프 신호 노드에 접속되는 (19)에 기재된 비교기.
(21) 상기 제1의 차동쌍부가 활성일때 상기 제2의 차동쌍부가 비활성이고, 상기 제1의 차동쌍부가 비활성일때 상기 제2의 차동쌍부가 활성인 (19) 내지 (20)에 기재된 비교기.
(22) 짝수 번호의 로우의 화소는 상기 제1의 칼럼 신호선을 공유하고, 짝수 번호의 로우의 화소는 상기 제2의 칼럼 신호선을 공유하는 (19) 내지 (21)에 기재된 비교기.
(23) 제1의 증폭부 및 제2의 증폭부를 더 포함하고, 상기 제1의 차동쌍부 및 상기 제2의 차동쌍부 중 적어도 하나로부터의 출력은 상기 제1의 증폭부 및 상기 제2의 증폭부에 마련되는 (19) 내지 (22)에 기재된 비교기.
(24) 상기 제1의 차동쌍부는 제1의 오토 제로 접속 노드에 접속된 2개의 트랜지스터를 포함하고, 상기 제2의 차동쌍부는 제2의 오토 제로 접속 노드에 접속된 2개의 트랜지스터를 포함하는 (19) 내지 (23)에 기재된 비교기.
(25) 상기 제1의 차동쌍부는 제1의 오토 제로 접속 노드에 접속된 트랜지스터를 포함하고, 상기 제2의 차동쌍부는 제2의 오토 제로 접속 노드에 접속된 트랜지스터를 포함하고, 상기 제1의 차동쌍부 및 상기 제2의 차동쌍부는 제3의 오토 제로 접속 노드에 접속된 트랜지스터를 공유하는 (19) 내지 (23)에 기재된 비교기.
(26) 복수의 화소가 행렬형상으로 배치된 화소 영역과, 상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 소정수의 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부를 구비하고, 소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복하여 행하여지는 촬상 소자.
(27) 복수개의 상기 화소로 상기 화소를 구성하는 일부를 공유하는 공유 화소마다, 각각의 상기 공유 화소가 갖는 상기 화소에서 교대로, 상기 리셋 동작 또는 상기 신호 전송 동작과 상기 AD 변환이 병렬적으로 행하여지는 (26)에 기재된 촬상 소자.
(28) 소정수의 수직 신호선과 상기 AD 변환부의 입력단자와의 사이에 소정수의 커패시터가 각각 마련되고, 그들 커패시터와 상기 AD 변환부의 출력 단자와의 사이가 스위치를 통하여 접속되는 (26) 또는 (28)에 기재된 촬상 소자.
(29) 2개의 상기 칼럼 AD 신호 처리부가, 상기 화소 영역의 열방향에 대해 상측과 하측에 각각 마련되는 (26) 내지 (28)에 기재된 촬상 소자.
(30) 상기 AD 변환부는, 상기 화소의 1열마다 마련됨과 함께, 그 1열에 배치되어 있는 복수의 상기 화소가 제1의 수직 신호선 또는 제2의 수직 신호선을 통하여 상기 AD 변환부에 접속되어 있고, 상기 제1의 수직 신호선에 접속된 상기 화소의 리셋 동작 기간과, 상기 제2의 수직 신호선에 접속된 상기 화소로부터 출력되는 신호 레벨의 화소 신호를 AD 변환하는 AD 변환 기간을 병렬적으로 행하고, 상기 제1의 수직 신호선에 접속된 상기 화소로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환하는 AD 변환 기간과, 상기 제2의 수직 신호선에 접속된 상기 화소의 리셋 동작 기간을 병렬적으로 행하고, 상기 제1의 수직 신호선에 접속된 상기 화소의 신호 전송 기간과, 상기 제2의 수직 신호선에 접속된 상기 화소로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환하는 AD 변환 기간을 병렬적으로 행하고, 상기 제1의 수직 신호선에 접속된 상기 화소에서의 신호 레벨의 화소 신호를 AD 변환하는 AD 변환 기간과, 상기 제2의 수직 신호선에 접속된 상기 화소의 신호 전송 기간을 병렬적으로 행하는 (26) 내지 (29)에 기재된 촬상 소자.
(31) 상기 AD 변환부는, 상기 화소 신호를 AD 변환한 값을 유지하는 유지부를 갖고 있고, 상기 제2의 수직 신호선에 접속된 상기 화소로부터 출력되는 신호 레벨의 화소 신호를 AD 변환한 값을 유지하고, 상기 제2의 수직 신호선에 접속된 상기 화소로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환한 후에, 그들 값의 차분을 출력하고, 상기 제1의 수직 신호선에 접속된 상기 화소로부터 출력되는 리셋 레벨의 화소 신호를 AD 변환한 값을 유지하고, 상기 제1의 수직 신호선에 접속된 상기 화소로부터 출력되는 신호 레벨의 화소 신호를 AD 변환한 후에, 그들 값의 차분을 출력하는 (30)에 기재된 촬상 소자.
(32) 소정수의 상기 수직 신호선이 형성되는 메탈층에 있어서, 그들의 상기 수직 신호선끼리의 사이에, 소정의 전위로 고정된 신호선 사이 실드가 형성되는 (26) 내지 (31)에 기재된 촬상 소자.
(33) 소정의 상기 화소와, 그 화소로부터 화소 신호의 판독에 이용되는 소정의 상기 수직 신호선과의 접속 개소에서, 소정의 상기 수직 신호선을, 소정의 상기 화소로부터 화소 신호의 판독에 이용되지 않는 다른 상기 수직 신호선에 대해 실드하는 실드 구조가 마련되는 (32)에 기재된 촬상 소자.
(34) 상기 실드 구조는, 상기 수직 신호선 및 상기 신호선 사이 실드가 형성되는 메탈층과 반도체 기판과의 사이에 마련되는 적어도 2층의 메탈층을 이용하여 구성되고, 소정의 상기 수직 신호선에 접속되는 하측의 메탈층과 다른 상기 수직 신호선과의 사이에 배치되는 상측의 메탈층이, 상기 신호선 사이 실드에 접속되어 있는 (33)에 기재된 촬상 소자.
(35) 상기 AD 변환부에 포함된 비교기에는, 상기 화소로부터 출력되는 화소 신호와, 그 화소 신호를 AD 변환하기 위해 비교되는 램프 신호가 입력되는 차동쌍부가, 소정수의 상기 수직 신호선마다 병렬적으로 마련되어 있고, 상기 차동쌍부마다, 상기 화소 신호 및 상기 램프 신호의 비교를 행하는 활동 상태와, 상기 화소 신호 및 상기 램프 신호의 비교를 정지하는 대기 상태를 전환하는 전환부가 마련되는 (26) 내지 (34)에 기재된 촬상 소자.
(36) 상기 전환부는, 상기 화소 신호 및 상기 램프 신호가 각각 게이트 전극에 인가되는 한 쌍의 트랜지스터의 소스측에 배치되는 (26) 내지 (34)에 기재된 촬상 소자.
(37) 상기 전환부는, 상기 화소 신호 및 상기 램프 신호가 각각 게이트 전극에 인가되는 한 쌍의 트랜지스터의 드레인측에 배치되는 (35)에 기재된 촬상 소자.
(38) 상기 전환부는, 상기 화소 신호 및 상기 램프 신호가 각각 게이트 전극에 인가되는 한 쌍의 트랜지스터의 소스측과 드레인측의 양방에 배치되는 (35)에 기재된 촬상 소자.
(39) 상기 차동쌍부마다, 상기 화소 신호 및 상기 램프 신호의 레벨에 응한 전위를 각각 유지하는 한 쌍의 커패시터와, 상기 차동쌍부의 오토 제로 동작을 실행하기 위한 한 쌍의 오토 제로용의 트랜지스터가 마련되어 있고, 한 쌍의 상기 오토 제로용의 트랜지스터는, 상기 화소 신호 및 상기 램프 신호가 각각 게이트 전극에 인가되는 한 쌍의 비교용의 트랜지스터와 상기 커패시터와의 각각의 접속점과, 상기 비교용의 트랜지스터와 상기 전환부와의 각각의 접속점과의 사이를 접속하도록 배치되는 (35)에 기재된 촬상 소자.
(40) 상기 차동쌍부마다, 상기 화소 신호 및 상기 램프 신호의 레벨에 응한 전위를 각각 유지하는 한 쌍의 커패시터와, 상기 차동쌍부의 오토 제로 동작을 실행하기 위한 한 쌍의 트랜지스터가 마련되어 있고, 상기 전환부는, 상기 화소 신호 및 상기 램프 신호가 각각 게이트 전극에 인가되는 한 쌍의 비교용의 트랜지스터의 소스측에 배치되고, 한 쌍의 상기 오토 제로용의 트랜지스터는, 상기 비교용의 트랜지스터와 상기 커패시터와의 각각의 접속점과, 상기 전환부의 소스측 각각과의 사이를 접속하도록 배치되는 (35)에 기재된 촬상 장치.
(41) 소정수의 상기 차동쌍부에서, 상기 램프 신호가 입력되는 측의 회로 구성이 공용되는 (35) 내지 (40)에 기재된 촬상 장치.
(42) 화소 신호의 판독을 행하지 않는 화소가 배치된 더미리드행을 마련하고, 리셋 동작 또는 신호 전송 동작과 AD 변환 동작을 병행적으로 교대로 행하는 상기 화소끼리의 부전위의 변동을 억제하는 제어를 행하는 (26) 내지 (41)에 기재된 촬상 장치.
(43) 리셋 동작 또는 신호 전송 동작과 AD 변환 동작을 병행적으로 교대로 행하는 상기 화소마다, 부전위를 분리하여 구성하는 (26) 내지 (41)에 기재된 촬상 장치.
(44) 복수의 화소가 행렬형상으로 배치된 화소 영역과, 상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 소정수의 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부를 구비하는 촬상 소자의 촬상 방법에 있어서, 소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복하여 행하여지는 스텝을 포함하는 촬상 방법.
(45) 복수의 화소가 행렬형상으로 배치된 화소 영역과, 상기 화소로부터 출력되는 화소 신호를 AD(Analog to Digital) 변환하는 AD 변환부가 상기 화소의 열마다 마련되고, 동일한 열에 배치되는 복수의 상기 화소가, 소정수의 수직 신호선을 통하여 상기 AD 변환부에 접속된 칼럼 AD 신호 처리부를 가지며, 소정수의 상기 수직 신호선 중의, 일부의 상기 수직 신호선을 통하여 접속되는 상기 화소가 리셋 동작 또는 신호 전송 동작을 행하는 것과 병행적으로, 다른 상기 수직 신호선을 통하여 접속되는 상기 화소로부터 출력되는 화소 신호를 상기 AD 변환부가 AD 변환하는 동작을 행하고, 그들의 동작이 교대로 반복하여 행하여지는 촬상 소자를 구비하는 전자 기기.
이상 본 발명을 상기 실시예에 입각하여 설명하였지만, 본 발명은 상기 실시예의 구성에만 한정되는 것이 아니고, 특허청구의 범위의 각 청구항의 발명의 범위 내에서 당업자라면 행할 수 있는 각종 변형, 수정을 포함하는 것은 물론이다.
11 : 촬상 소자
12 : 화소 영역
13 : 수직 구동 회로
14 : 칼럼 신호 처리 회로
15 : 수평 구동 회로
16 : 출력 회로
17 : 램프 신호 생성 회로
18 : 제어 회로
21 : 화소
22 : 수평 신호선
23 : 수직 신호선
24 : 데이터 출력 신호선
31 : PD
32 : 전송 트랜지스터
33 : FD부
34 : 증폭 트랜지스터
35 : 선택 트랜지스터
36 : 리셋 트랜지스터
41 : 칼럼 처리부
42 : 정전류원
51 : 입력 스위치
52 : 비교기
53 : 카운터
54 : 출력 스위치
55 : 유지부
61 : 공유 화소
71 및 72 : 커패시터
73 : 귀환 스위치

Claims (50)

  1. 제1 화소;
    제2 화소;
    제3 화소;
    상기 제1 화소 및 상기 제3 화소에 결합된 제1 신호 라인;
    상기 제2 화소에 결합된 제2 신호 라인;
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각을 구동하는 구동 신호 라인;
    제1 방향으로 연장되는 상기 제1 신호 라인과 상기 제2 신호 라인 사이에 배치되고, 상기 제1 방향으로 연장되는 실드 라인; 및
    상기 실드 라인에 결합되고, 상기 제1 방향에 수직인 제2 방향으로 연장되는 전위 라인을 포함하고,
    상기 제2 화소는, 상기 제1 방향에 있어서 상기 제1 화소와 상기 제3 화소의 사이에 마련되고,
    상기 제1 신호 라인, 상기 제2 신호 라인 및 상기 실드 라인은 제1 배선층에 배치되고,
    상기 전위 라인 및 상기 구동 신호 라인은 제2 배선층에 배치되고,
    상기 실드 라인 및 상기 전위 라인의 전위는 미리 결정된 전압인 것을 특징으로 하는 광검출 장치.
  2. 제1항에 있어서,
    상기 전위 라인과 상기 실드 라인은 상기 제1 배선층과 상기 제2 배선층 사이의 비아층에 배치된 비아에 의해 접속되는 것을 특징으로 하는 광검출 장치.
  3. 제1항에 있어서,
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각은:
    상기 제2 방향으로 연장된 상기 구동 신호 라인은 제3 신호 라인을 더 포함하고, 상기 제3 신호 라인을 통해 각 화소의 전송 트랜지스터에 전송 펄스가 공급되는 것을 특징으로 하는 광검출 장치.
  4. 제3항에 있어서,
    상기 제2 화소의 전위 라인은 상기 제1 화소의 제3 신호 라인과 상기 제2 화소의 상기 제3 신호 라인 사이에 배치되는 것을 특징으로 하는 광검출 장치.
  5. 제3항에 있어서,
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각은:
    상기 제2 방향으로 연장되는 상기 구동 신호 라인은 제4 신호 라인을 더 포함하고, 상기 제4 신호 라인을 통해 각 화소의 리셋 트랜지스터에 리셋 펄스가 공급되는 것을 특징으로 하는 광검출 장치.
  6. 제5항에 있어서,
    상기 제2 화소의 전위 라인은 상기 제1 화소의 제4 신호 라인과 상기 제2 화소의 상기 제4 신호 라인 사이에 배치되는 것을 특징으로 하는 광검출 장치.
  7. 제6항에 있어서,
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소 각각은:
    상기 제2 방향으로 연장되는 상기 구동 신호 라인은 제5 신호 라인을 더 포함하고, 상기 제5 신호 라인을 통해 각 화소의 선택 트랜지스터에 선택 펄스가 공급되는 것을 특징으로 하는 광검출 장치.
  8. 제7항에 있어서,
    상기 제2 화소의 전위 라인은 상기 제1 화소의 제5 신호 라인과 상기 제2 화소의 상기 제5 신호 라인 사이에 배치되는 것을 특징으로 하는 광검출 장치.
  9. 제1항에 있어서,
    상기 미리 결정된 전압은 접지 전위인 것을 특징으로 하는 광검출 장치.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 삭제
  47. 삭제
  48. 삭제
  49. 삭제
  50. 삭제
KR1020167032525A 2014-06-02 2015-05-21 촬상 소자, 촬상 방법, 및 전자 기기 KR102419229B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227022480A KR102547435B1 (ko) 2014-06-02 2015-05-21 촬상 소자, 촬상 방법, 및 전자 기기

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JPJP-P-2014-114143 2014-06-02
JP2014114143 2014-06-02
JPJP-P-2014-230002 2014-11-12
JP2014230002A JP2016012905A (ja) 2014-06-02 2014-11-12 撮像素子、撮像方法、および電子機器
JPJP-P-2014-230001 2014-11-12
JPJP-P-2014-230000 2014-11-12
JP2014230000A JP2016012903A (ja) 2014-06-02 2014-11-12 撮像素子、撮像方法、および電子機器
JP2014230001A JP2016012904A (ja) 2014-06-02 2014-11-12 撮像素子、撮像方法、および電子機器
PCT/JP2015/002549 WO2015186302A1 (en) 2014-06-02 2015-05-21 Imaging element, imaging method and electronic apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227022480A Division KR102547435B1 (ko) 2014-06-02 2015-05-21 촬상 소자, 촬상 방법, 및 전자 기기

Publications (2)

Publication Number Publication Date
KR20170016828A KR20170016828A (ko) 2017-02-14
KR102419229B1 true KR102419229B1 (ko) 2022-07-11

Family

ID=55229334

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020167032525A KR102419229B1 (ko) 2014-06-02 2015-05-21 촬상 소자, 촬상 방법, 및 전자 기기
KR1020237020501A KR20230093080A (ko) 2014-06-02 2015-05-21 촬상 소자, 촬상 방법, 및 전자 기기
KR1020227022480A KR102547435B1 (ko) 2014-06-02 2015-05-21 촬상 소자, 촬상 방법, 및 전자 기기

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020237020501A KR20230093080A (ko) 2014-06-02 2015-05-21 촬상 소자, 촬상 방법, 및 전자 기기
KR1020227022480A KR102547435B1 (ko) 2014-06-02 2015-05-21 촬상 소자, 촬상 방법, 및 전자 기기

Country Status (4)

Country Link
US (7) US10021335B2 (ko)
JP (3) JP2016012903A (ko)
KR (3) KR102419229B1 (ko)
CN (4) CN106416228B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
JP2016005068A (ja) * 2014-06-16 2016-01-12 ソニー株式会社 固体撮像装置および電子機器
CN110600486B (zh) * 2014-07-23 2023-04-28 索尼公司 显示装置、制造显示装置的方法以及电子设备
KR102541701B1 (ko) * 2016-01-15 2023-06-13 삼성전자주식회사 씨모스 이미지 센서
JP6646824B2 (ja) 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP2017175344A (ja) 2016-03-23 2017-09-28 ソニー株式会社 固体撮像素子および固体撮像素子の動作方法、撮像装置、および電子機器
JP2019153822A (ja) * 2016-07-13 2019-09-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び、固体撮像素子の制御方法
JP2018011272A (ja) * 2016-07-15 2018-01-18 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
JP2018019335A (ja) * 2016-07-29 2018-02-01 ソニー株式会社 撮像素子および撮像装置
US10038863B2 (en) * 2016-08-17 2018-07-31 Renesas Electronics Corporation Image sensing device
JP6778595B2 (ja) * 2016-08-17 2020-11-04 ルネサスエレクトロニクス株式会社 撮像素子
CN106682640B (zh) * 2017-01-04 2019-04-05 京东方科技集团股份有限公司 指纹识别电路及其驱动方法、显示装置
JP6634035B2 (ja) * 2017-01-05 2020-01-22 キヤノン株式会社 撮像素子及び撮像装置
JP2018137569A (ja) * 2017-02-21 2018-08-30 ソニーセミコンダクタソリューションズ株式会社 測距装置、および測距方法
JP6918517B2 (ja) * 2017-02-21 2021-08-11 キヤノン株式会社 撮像素子及びその制御方法、及び撮像装置
JP6910814B2 (ja) * 2017-02-22 2021-07-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
CN110352561B (zh) * 2017-02-28 2024-02-13 索尼半导体解决方案公司 模拟数字转换器、固态成像元件和电子设备
JP7302471B2 (ja) 2017-03-28 2023-07-04 株式会社ニコン 撮像素子および電子カメラ
JP6949557B2 (ja) 2017-05-25 2021-10-13 キヤノン株式会社 撮像装置、撮像システム、移動体
CN107275311B (zh) * 2017-06-12 2019-06-21 唯捷创芯(天津)电子技术股份有限公司 一种提高射频开关性能的射频晶体管、芯片及移动终端
JP2019041200A (ja) * 2017-08-24 2019-03-14 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の撮像方法、撮像装置、並びに、電子機器
JP7271119B2 (ja) 2017-10-20 2023-05-11 ソニーセミコンダクタソリューションズ株式会社 デプス画像取得装置、制御方法、およびデプス画像取得システム
WO2019092994A1 (en) 2017-11-10 2019-05-16 Sony Semiconductor Solutions Corporation Solid-state imaging apparatus
JP2019092143A (ja) * 2017-11-10 2019-06-13 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US10270992B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sampling device and method for reducing noise
JP7023685B2 (ja) * 2017-11-30 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7023684B2 (ja) 2017-11-30 2022-02-22 キヤノン株式会社 撮像装置、撮像システム、移動体
JP7059031B2 (ja) * 2018-02-09 2022-04-25 キヤノン株式会社 撮像装置、撮像システム、移動体
US10708528B2 (en) * 2018-05-30 2020-07-07 Semiconductor Components Industries, Llc Image sensors having dummy pixel rows
JP6766095B2 (ja) 2018-06-08 2020-10-07 キヤノン株式会社 撮像装置、撮像システム、移動体、および積層用の半導体基板
EP3841740A1 (en) * 2018-08-22 2021-06-30 Gigajot Technology, Inc. Split-readout image sensor
WO2020053921A1 (ja) 2018-09-10 2020-03-19 オリンパス株式会社 半導体装置
JP7210224B2 (ja) * 2018-10-22 2023-01-23 キヤノン株式会社 表示素子、表示装置、撮像装置
JP2020068289A (ja) * 2018-10-24 2020-04-30 キヤノン株式会社 光電変換装置、撮像システム、移動体、および積層用の半導体チップ
CN111093043B (zh) * 2018-10-24 2021-10-22 宁波飞芯电子科技有限公司 一种辐射接收系统及方法、传感阵列
CN109151293B (zh) * 2018-11-02 2020-10-27 思特威(上海)电子科技有限公司 具有增益补偿的hdr图像传感器、读出电路及方法
CN109040633B (zh) * 2018-11-02 2021-04-20 思特威(上海)电子科技股份有限公司 具有增益补偿的hdr图像传感器、读出电路及方法
WO2020160195A2 (en) 2019-01-29 2020-08-06 Gigajot Technology Inc. Column-interleaved pixel array
US11070757B2 (en) * 2019-05-02 2021-07-20 Guangzhou Tyrafos Semiconductor Technologies Co., Ltd Image sensor with distance sensing function and operating method thereof
TWI723743B (zh) * 2019-05-02 2021-04-01 大陸商廣州印芯半導體技術有限公司 應用飛時測距的多媒體系統及其操作方法
JP2020191505A (ja) * 2019-05-20 2020-11-26 キヤノン株式会社 撮像装置および撮像装置の制御方法
KR20210001733A (ko) 2019-06-28 2021-01-06 삼성전자주식회사 디지털 픽셀 및 이를 포함하는 이미지 센서
JPWO2021019972A1 (ko) 2019-08-01 2021-02-04
KR20210046102A (ko) * 2019-10-17 2021-04-28 삼성전자주식회사 이미지 센서
US11516413B2 (en) 2020-07-29 2022-11-29 Fingerprint Cards Anacatum Ip Ab Adaptive readout from an optical biometric sensor to a host device
WO2022025810A1 (en) * 2020-07-29 2022-02-03 Fingerprint Cards Anacatum Ip Ab Adaptive readout from a global shutter optical biometric sensor
KR20220016414A (ko) 2020-07-31 2022-02-09 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
KR20220052797A (ko) * 2020-10-21 2022-04-28 에스케이하이닉스 주식회사 이미지 센서 및 아날로그-디지털 변환기
EP4178198A1 (en) * 2021-11-05 2023-05-10 Teledyne Innovaciones Microelectrónicas, SLU Column sharing adc for image sensors and method of operation
JP7427646B2 (ja) * 2021-12-07 2024-02-05 キヤノン株式会社 光電変換装置、光電変換システム、移動体
US11934335B2 (en) * 2022-04-07 2024-03-19 Qualcomm Incorporated Power management for peripheral component interconnect

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108525A1 (en) 2002-10-02 2004-06-10 Kabushiki Kaisha Toshiba CMOS image sensor
JP2007189085A (ja) * 2006-01-13 2007-07-26 Sony Corp 固体撮像装置
JP2011114324A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP2011193041A (ja) * 2010-03-11 2011-09-29 Toshiba Corp 固体撮像装置

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788237B1 (en) * 2001-03-30 2004-09-07 Pixim, Inc. Electrically and optically symmetrical analog-to-digital converter for digital pixel sensors
US7943436B2 (en) * 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
US7502059B2 (en) * 2002-08-22 2009-03-10 Aptina Imaging Corporation Asymmetric comparator for use in pixel oversaturation detection
CN1497955A (zh) * 2002-10-08 2004-05-19 佳能株式会社 摄像装置
WO2004047178A1 (ja) * 2002-11-18 2004-06-03 Hamamatsu Photonics K.K. 裏面入射型ホトダイオードアレイ、その製造方法及び半導体装置
JP4194544B2 (ja) * 2003-12-05 2008-12-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
GB2411060B (en) * 2004-02-12 2007-10-24 Micron Technology Inc Low power comparator
JP4655500B2 (ja) 2004-04-12 2011-03-23 ソニー株式会社 Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
EP1753224A1 (en) * 2004-05-31 2007-02-14 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device
JP4306603B2 (ja) * 2004-12-20 2009-08-05 ソニー株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2008140942A (ja) * 2006-11-30 2008-06-19 Sharp Corp 固体撮像装置およびその製造方法、電子情報機器
JP4674589B2 (ja) * 2007-02-05 2011-04-20 ソニー株式会社 固体撮像装置および撮像装置
JP2008199254A (ja) * 2007-02-13 2008-08-28 Matsushita Electric Ind Co Ltd 固体撮像装置およびその駆動方法、撮像装置
JP4281822B2 (ja) * 2007-05-11 2009-06-17 ソニー株式会社 固体撮像装置、撮像装置
JP5187550B2 (ja) * 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP4900200B2 (ja) * 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
CN101226945B (zh) * 2008-02-18 2010-07-07 友达光电股份有限公司 薄膜晶体管阵列基板
US8089035B2 (en) * 2008-04-16 2012-01-03 Tower Semiconductor Ltd. CMOS image sensor with high sensitivity wide dynamic range pixel for high resolution applications
US8023022B2 (en) * 2008-05-13 2011-09-20 Olympus Corporation Solid-state imaging apparatus
JP5347341B2 (ja) 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
KR101512737B1 (ko) * 2008-11-06 2015-04-22 삼성전자주식회사 픽셀 센서 어레이 및 이를 이용한 이미지 센서
JP5478905B2 (ja) * 2009-01-30 2014-04-23 キヤノン株式会社 固体撮像装置
JP5233828B2 (ja) * 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2010283735A (ja) * 2009-06-08 2010-12-16 Seiko Epson Corp 検出装置及び固体撮像装置
JP5251778B2 (ja) * 2009-08-03 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
JP4881987B2 (ja) * 2009-10-06 2012-02-22 キヤノン株式会社 固体撮像装置および撮像装置
JP5535685B2 (ja) * 2010-02-26 2014-07-02 パナソニック株式会社 固体撮像装置及び駆動方法
JP5166469B2 (ja) * 2010-03-24 2013-03-21 株式会社東芝 固体撮像装置
JP5720110B2 (ja) * 2010-04-08 2015-05-20 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法及び電子機器
WO2012020520A1 (ja) * 2010-08-09 2012-02-16 パナソニック株式会社 固体撮像素子
DE102010051438B4 (de) * 2010-11-15 2024-03-14 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
JP5611070B2 (ja) * 2011-01-28 2014-10-22 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
JP5704939B2 (ja) * 2011-01-31 2015-04-22 オリンパス株式会社 撮像装置
JP2012253624A (ja) 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
JP5999402B2 (ja) * 2011-08-12 2016-09-28 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
TWI441154B (zh) * 2011-08-30 2014-06-11 Au Optronics Corp 顯示裝置及其畫素電壓驅動方法
US9059362B2 (en) * 2011-08-30 2015-06-16 Fuji Xerox Co., Ltd. Light emitting element, light emitting element array, optical writing head, and image forming apparatus
DE102011120099B4 (de) * 2011-12-02 2024-05-29 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor und Verfahren zum Auslesen eines Bildsensors
KR101358744B1 (ko) 2011-12-09 2014-02-10 한양대학교 산학협력단 아날로그 디지털 변환기를 이용한 고해상도 이미지 센서
JP6053505B2 (ja) * 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
TWI533699B (zh) * 2012-01-27 2016-05-11 Sony Corp A solid-state imaging element and a driving method, and an electronic device
JP2013172270A (ja) 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP6021360B2 (ja) * 2012-03-07 2016-11-09 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法。
WO2014002366A1 (ja) * 2012-06-27 2014-01-03 パナソニック株式会社 固体撮像装置
JP6019870B2 (ja) * 2012-07-20 2016-11-02 ソニー株式会社 固体撮像装置、及び、製造方法
US9936132B2 (en) * 2012-10-26 2018-04-03 The Regents Of The University Of Michigan CMOS image sensors with feature extraction
TWI694726B (zh) * 2013-02-27 2020-05-21 日商新力股份有限公司 攝像元件
JP5880478B2 (ja) * 2013-03-29 2016-03-09 ソニー株式会社 コンパレータ、固体撮像素子、電子機器、および、駆動方法
GB2515014B (en) * 2013-06-10 2020-06-17 Cmosis Bvba Analog-to-digital conversion
JP2016012903A (ja) 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
KR20160112415A (ko) * 2015-03-19 2016-09-28 에스케이하이닉스 주식회사 전류 추가 기능을 가지는 비교 장치 및 그를 이용한 아날로그-디지털 변환 시스템
US10432363B2 (en) * 2016-08-12 2019-10-01 SK Hynix Inc. Page health prediction using product codes decoder in NAND flash storage
US9521351B1 (en) * 2015-09-21 2016-12-13 Rambus Inc. Fractional-readout oversampled image sensor
JP6663209B2 (ja) * 2015-11-30 2020-03-11 キヤノン株式会社 撮像装置、撮像システム及び撮像装置の駆動方法
US10677260B2 (en) * 2017-02-21 2020-06-09 General Electric Company Turbine engine and method of manufacturing
JP6963873B2 (ja) * 2017-05-26 2021-11-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法および電子機器
CN113383495A (zh) * 2019-03-14 2021-09-10 索尼半导体解决方案公司 固态摄像元件和摄像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108525A1 (en) 2002-10-02 2004-06-10 Kabushiki Kaisha Toshiba CMOS image sensor
JP2007189085A (ja) * 2006-01-13 2007-07-26 Sony Corp 固体撮像装置
JP2011114324A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP2011193041A (ja) * 2010-03-11 2011-09-29 Toshiba Corp 固体撮像装置

Also Published As

Publication number Publication date
US20230283926A1 (en) 2023-09-07
US10021335B2 (en) 2018-07-10
US10432884B2 (en) 2019-10-01
CN110707114A (zh) 2020-01-17
CN110809123A (zh) 2020-02-18
US10911707B2 (en) 2021-02-02
US20230013673A1 (en) 2023-01-19
CN110708485A (zh) 2020-01-17
KR20230093080A (ko) 2023-06-26
CN106416228A (zh) 2017-02-15
KR102547435B1 (ko) 2023-06-26
US11696053B2 (en) 2023-07-04
US11483509B2 (en) 2022-10-25
JP2016012904A (ja) 2016-01-21
KR20220100087A (ko) 2022-07-14
US10659716B2 (en) 2020-05-19
JP2016012905A (ja) 2016-01-21
KR20170016828A (ko) 2017-02-14
CN110707114B (zh) 2022-11-18
CN110708485B (zh) 2021-02-19
US20200236319A1 (en) 2020-07-23
US20200007806A1 (en) 2020-01-02
US20170201702A1 (en) 2017-07-13
US20210099660A1 (en) 2021-04-01
JP2016012903A (ja) 2016-01-21
US20180270438A1 (en) 2018-09-20
CN110809123B (zh) 2023-03-21
CN106416228B (zh) 2019-10-22

Similar Documents

Publication Publication Date Title
KR102419229B1 (ko) 촬상 소자, 촬상 방법, 및 전자 기기
US10194110B2 (en) Solid-state imaging device, imaging device, and signal reading method
US10348987B2 (en) Solid-state imaging device, ad converter with capacitances, and electronic apparatus
US11375145B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
TWI504256B (zh) 固態成像裝置，其訊號處理方法，及電子設備
US9071783B2 (en) Solid-state imaging device and manufacturing method
US10811447B2 (en) Solid-state imaging device, driving method, and electronic equipment
US20130092820A1 (en) Solid-state imaging device and imaging device
KR20090125006A (ko) 고체 촬상 장치, 촬상 장치, 및 고체 촬상 장치의 구동 방법
US8896736B2 (en) Solid-state imaging device, imaging apparatus and signal reading method having photoelectric conversion elements that are targets from which signals are read in the same group
JP5791982B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法
WO2015186302A1 (en) Imaging element, imaging method and electronic apparatus
JP2011244246A (ja) 固体撮像装置
JP5893372B2 (ja) 固体撮像装置、撮像装置、および信号読み出し方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant