TWI533699B - A solid-state imaging element and a driving method, and an electronic device - Google Patents

A solid-state imaging element and a driving method, and an electronic device Download PDF

Info

Publication number
TWI533699B
TWI533699B TW101150785A TW101150785A TWI533699B TW I533699 B TWI533699 B TW I533699B TW 101150785 A TW101150785 A TW 101150785A TW 101150785 A TW101150785 A TW 101150785A TW I533699 B TWI533699 B TW I533699B
Authority
TW
Taiwan
Prior art keywords
signal
pixel
state
output
unit
Prior art date
Application number
TW101150785A
Other languages
English (en)
Other versions
TW201338526A (zh
Inventor
Keiji Mabuchi
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201338526A publication Critical patent/TW201338526A/zh
Application granted granted Critical
Publication of TWI533699B publication Critical patent/TWI533699B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

固體攝像元件及驅動方法、以及電子機器
本技術係關於固體攝像元件及驅動方法、以及電子機器，特別係關於可在高照度時之信號與低照度時之信號之各者中實現良好之S/N且適當除去重置雜訊之固體攝像元件及驅動方法、以及電子機器。
作為固體攝像元件(圖像感測器)，已知有CMOS圖像感測器。CMOS圖像感測器係使用於數位靜態照相機、數位攝影機、及帶照相機之行動電話等之各種便攜式終端機器等。
在先前之圖像感測器中，多有將光電二極體(PD)之電荷傳送至浮動擴散區(FD)，藉由感測FD之電位而提取信號者。該情形中，若FD之電容較小，則轉換為電壓之增益增大，可見其後之雜訊較小，而S/N較好，但可處理之電荷量較少。若FD之電容較大，則可處理之電荷量較大，但S/N較低。
為解決該電荷量與S/N之取捨，提出以2個電容構成FD，電荷較少之情形時，使用以1個電容感測之信號(S1)，電荷較多之情形時，使用以2個電容感測之信號(S2)(例如，參照專利文獻1至專利文獻3)。
實施該等提案之技術之情形亦與FD為1個電容相同，取得S1或S2、與已重置FD1或FD2之狀態之1個或2個重置位準信號(N)之差分作為實際信號。
[先行技術文獻] [專利文獻]
[專利文獻1]日本特開昭63-67976號公報
[專利文獻2]日本特表2009-505498號公報
[專利文獻3]WO 2005/083790號公報
然而，在先前之技術中，留有以下至少一個問題點。
第一個問題點係S1與S2至少一者即使取得差分仍無法除去重置雜訊等。
第二個問題點係為獲得高照度時之信號而需進行相加所引起之弊害。即，若低照度時不進行相加，則於相加開始前後，信號之線性劣化，而假設低照度時亦進行相加之情形則會使雜訊增加。尤其，S1信號超出可保證像素輸出之線性之範圍之情形時，該問題較顯著。
例如，專利文獻1之情形時，因PD兼作第1個FD，故與所謂3電晶體型像素相同，會於輸出S1與S2後重置PD而取得重置位準(N)，即使取得與N之差分，雙方之信號中仍殘留有重置雜訊。
再者，專利文獻2之情形時，由傳送電晶體分離PD與FD，係與所謂4電晶體型之像素之組合。因此，與4電晶體型之像素相同，雖S1可藉由取得與N之差分而除去重置雜訊，但無法除去S2之重置雜訊。
進而，在專利文獻3中，雖將FD分割為2個，但因前提 為累積時使電荷自PD向FD溢位而亦滯留於FD中，故於S2中重疊重置雜訊、與累積期間之程度之FD之暗電流。且，因信號係以N1→S1→S2→N2之順序輸出，故行信號處理電路需為無論先輸出重置位準或信號位準之何者皆可對應者。
本技術係鑑於如此之狀況而揭示者，可在高照度時之信號與低照度時之信號之各者中實現良好之S/N且適當除去重置雜訊。
本技術之第1態樣係一種固體攝像元件，其具有排列有複數個像素之像素區域；上述像素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及輸出與上述檢測部之電位對應之信號之輸出部；上述輸出部係於上述連接分離控制部連接上述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；上述連接分離控制部於上述複數個檢測部分離之狀態下，輸出分離狀態重置位準信號及分離狀態輸出信號；且由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號。
可基於上述第1像素信號位準，選擇上述第1像素信號或 上述第2像素信號之任一者，且將上述所選擇之上述第1像素信號或上述第2像素信號作為該像素之像素信號而輸出。
可將上述像素排列成二維矩陣狀，藉由與上述像素以行對應配置之差分運算部，運算自上述輸出部輸出之信號之差分。
可將上述像素排列成二維矩陣狀，且藉由與上述像素以行對應配置且由具有取樣保持器之CDS(Correlated Double Sampling：相關雙重取樣)電路構成之差分運算部，運算自上述輸出部輸出之信號之差分。
可將上述像素排列成二維矩陣狀，且藉由與上述像素以行對應配置且具有分別保持上述連接狀態重置位準信號、上述分離狀態重置位準信號、上述分離狀態輸出信號、及上述連接狀態輸出信號之閂鎖電路之差分運算部，運算自上述輸出部輸出之信號之差分。
可將上述像素排列成二維矩陣狀，且藉由與上述像素以行對應配置、具有於一方向計數上述連接狀態重置位準信號之位準且於另一方向計數上述連接狀態輸出信號之位準之第1上/下數計數器、及於一方向計數上述分離狀態重置位準信號之位準且於另一方向計數上述分離狀態輸出信號之位準之第2上/下數計數器之差分運算部，運算自上述輸出部輸出之信號之差分。
本技術之第1態樣係一種固體攝像元件之驅動方法，該固體攝像元件具有排列有複數個像素之像素區域；上述像 素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及輸出與上述檢測部之電位對應之信號之輸出部；上述輸出部係於上述連接分離控制部連接上述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；上述連接分離控制部於上述複數個檢測部分離之狀態下，輸出分離狀態重置位準信號及分離狀態輸出信號；且由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號。
在本技術之第1態樣中，在上述重置信號輸出動作中，係於連接上述複數個檢測部之狀態即連接狀態下，重置上述檢測部，輸出連接狀態重置位準信號；於上述複數個檢測部分離之狀態即分離狀態下，輸出分離狀態重置位準信號；在上述輸出信號輸出動作中，係於上述分離狀態下輸出分離狀態輸出信號，於上述連接狀態下輸出連接狀態輸出信號。且，運算上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，運算上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號。
本技術之第2態樣係一種具備固體攝像元件之電子機器，該固體攝像元件具有排列有複數個像素之像素區域； 上述像素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及輸出與上述檢測部之電位對應之信號之輸出部；上述輸出部係於上述連接分離控制部連接述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；上述連接分離控制部於上述複數個檢測部分離之狀態下，輸出分離狀態重置位準信號及分離狀態輸出信號；由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號；由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號。
在本技術之第2態樣中，在上述重置信號輸出動作中，係於連接上述複數個檢測部之狀態即連接狀態下，重置上述檢測部，輸出連接狀態重置位準信號；於上述複數個檢測部分離之狀態即分離狀態下，輸出分離狀態重置位準信號；在上述輸出信號輸出動作中，係於上述分離狀態下輸出分離狀態輸出信號，於上述連接狀態下輸出連接狀態輸出信號。且，運算上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，運算上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號。
根據本技術，可在高照度時之信號與低照度時之信號之 各者中實現良好之S/N且恰當地除去重置雜訊。
以下，參照圖式，對此處所揭示之技術之實施形態進行說明。
圖1係顯示本技術之一實施形態之CMOS圖像感測器之構成例的方塊圖。
同圖所示之CMOS圖像感測器1構成為具有於半導體基板11(例如矽基板)上規則地以二維矩陣狀排列有包含光電轉換部之複數個像素2之像素區域3、與周邊電路部。
像素2係包含1個光電轉換部、複數個浮動擴散部及複數個像素電晶體之單位像素。且，可對像素2應用複數個浮動擴散部、與複數個光電轉換部共用除傳送電晶體外之其他像素電晶體之所謂像素共用結構。
另，對像素2之詳細構成將予以後述。
上述複數個像素電晶體可為於例如傳送電晶體、重置電晶體、放大電晶體及選擇電晶體之4個電晶體中進而添加分離電晶體之構成。或，複數個像素電晶體可為於省略選擇電晶體之3個電晶體中進而添加分離電晶體之構成。
周邊電路部構成為具有垂直驅動電路4、行信號處理電路5、水平驅動電路6、輸出電路7、控制電路8等、所謂類比電路或邏輯電路。
控制電路8接收輸入時脈、與指令動作模式等之資料，且輸出CMOS圖像感測器1之內部資訊等資料。進而，在控制電路8中，基於垂直同步信號、水平同步信號及主時 脈，產生作為垂直驅動電路4、行信號處理電路5及水平驅動電路6等之動作基準之時脈信號或控制信號。接著，將該等信號輸入垂直驅動電路4、行信號處理電路5及水平驅動電路6等。
垂直驅動電路4係例如由移位暫存器構成，且選擇像素驅動配線，對所選擇之像素驅動配線施加用以驅動像素之脈衝，以列單位驅動像素。即，垂直驅動電路4以行單位沿垂直方向依序選擇掃描像素區域3之各像素2。接著，垂直驅動電路4經由垂直信號線9將基於各像素2之光電轉換元件(例如光電二極體)中根據受光量而產生之信號電荷之像素信號供給至行信號處理電路5。
該垂直驅動電路4為具有讀取掃描系統、掃出掃描系統、或集體掃出、集體傳送之構成，關於其具體構成省略圖示。
讀取掃描系統為自單位像素讀取信號，以列單位依序選擇掃描像素區域3之單位像素。列驅動(捲簾式快門動作)之情形時，關於掃出，係對由讀取掃描系統進行讀取掃描之讀取列，較該讀取掃描早快門速度之時間先行進行掃出掃描。又，全域曝光(全域快門動作)之情形係較集體傳送早快門速度之時間先行進行集體掃出。
藉由該掃出，自讀取列之單位像素之光電轉換元件掃出(重置)不需要之電荷。接著，藉由掃出(重置)不需要之電荷，進行所謂的電子快門動作。此處，所謂電子快門動作，係指捨棄光電轉換元件之光電荷，而開始新的曝光 (開始光電荷之累積)之動作。
由讀取掃描系統之讀取動作讀取之信號係與其上一個讀取動作或電子快門動作以後入射之光量對應者。列驅動之情形時，自上一個讀取動作之讀取時序或電子快門動作之掃出時序、至本次讀取動作之讀取時序之期間，為單位像素中之光電荷之累積期間(曝光期間)。全域曝光之情形時，自集體掃出至集體傳送之期間為累積期間(曝光期間)。
行信號處理電路5例如配置於像素2之每行，接收自1列之像素2輸出之像素信號之供給，以每像素行取得信號位準與重置位準之差分，進行除去雜訊等信號處理。即，行信號處理電路5進行用以除去像素2之固定圖案雜訊之CDS(Correlated Double Sampling：相關雙重取樣)、或信號放大、AD轉換(Analog-to-Digital conversion：類比-數位轉換)等信號處理。於行信號處理電路5之輸出段上，將水平選擇開關(未圖示)連接於與水平信號線10之間而設置。
水平驅動電路6係例如由移位暫存器構成，藉由依序輸出水平掃描脈衝，而依次選擇各個行信號處理電路5，且自各個行信號處理電路5將像素信號輸出至水平信號線10。
輸出電路7對自各個行信號處理電路5通過水平信號線10依序供給之圖像信號，進行增益調整或損傷修正等信號處理而輸出。在該信號處理中，例如有進行僅緩衝之情形， 亦有進行黑位準調整、修正行偏差、及各種數位信號處理等之情形。
輸入輸出端子12進行與外部之信號交換。
接著，對像素2之詳細構成進行說明。此處，作為像素區域3中所含之複數個單位像素中之1個單位像素，說明像素2之構成。
圖1所示之各個像素2構成為具備：為檢測物理量而累積與物理量相應之電荷之累積部且作為光電轉換部之光電二極體PD、與自光電二極體PD傳送電荷之傳送電晶體。
再者，像素2構成為具備：經由傳送電晶體而接收來自光電二極體PD之電荷之複數個檢測部、即複數個浮動擴散部FD、與重置浮動擴散部FD之重置電晶體。
進而，像素2構成為具備：藉由導通/斷開而控制複數個浮動擴散部FD間之連接與分離之分離電晶體、與輸出與浮動擴散部FD之電位對應之信號之放大電晶體。
圖2中顯示像素2之等價電路之例。在該例中，像素2(之等價電路)為具有2個浮動擴散部之構成。
如圖2所示，像素2具有1個光電二極體PD。且，像素2分別具有1個傳送電晶體Tr1、重置電晶體Tr2、放大電晶體Tr3、選擇電晶體Tr4及分離電晶體Tr5。再者，像素2具有2個浮動擴散部FD1、FD2。
在圖2之構成中，光電二極體PD經由傳送電晶體Tr1而連接於第1浮動擴散部FD1。第1浮動擴散部FD1連接於放大電晶體Tr3之閘極，且經由分離電晶體Tr5而連接於第2浮 動擴散部FD2。第2浮動擴散部FD2連接於重置電晶體Tr2，且連接於電容元件(電容器)C。電容器C之另一端接地。
在該例中，第2浮動擴散部FD2因不僅連接於寄生電容且連接於電容器C，而使總電容增加。電容器C例如可由多晶矽等形成。或，亦可不特意製作電容器C而利用擴散層之寄生電容。作為一例，電容器C可由多晶矽膜-閘極氧化膜-Si基板之結構構成，亦可由第1層多晶矽膜-SiN等層間膜-第2層多晶矽膜之結構構成。
放大電晶體Tr3，其汲極連接於選擇電晶體Tr4，其源極連接於垂直信號線9。再者，重置電晶體Tr2及選擇電晶體Tr4各自之汲極連接於電源Vdd。
為恰當地進行低照度時之信號讀取、及高照度時之信號讀取，期望例如第2浮動擴散部FD2具有第1浮動擴散部FD1之2倍至20倍左右之電容。又，第2浮動擴散部FD2之電容較好為恰好全部接收光電二極體PD之飽和電荷之程度。若第2浮動擴散部FD2之電容過小，則後述之信號S1與信號S2之增益之差較小，而效果較小。反之，若第2浮動擴散部FD2之電容過大，則幾乎以信號S2處理所有信號區域，信號S1便不太具有存在價值。
傳送電晶體Tr1之閘極連接於傳送配線15。分離電晶體Tr5之閘極連接於分離配線16。選擇電晶體Tr4之閘極連接於選擇配線17。重置電晶體Tr2之閘極連接於重置配線18。
在像素2中，選擇電晶體Tr4為導通狀態時，放大電晶體Tr3將與第1浮動擴散部FD1之電位對應之信號輸出至垂直信號線9。又，放大電晶體Tr3於分離電晶體Tr5導通之狀態下，將與連接之第1及第2浮動擴散部FD1及FD2之電位對應之信號輸出至垂直信號線9。該垂直信號線9連接於後段電路即行信號處理電路，從而輸出至垂直信號線9之信號於行信號處理電路中取得。
重置電晶體Tr2藉由將第1浮動擴散部FD1、及第2浮動擴散部FD2之電荷排出至電源Vdd(即電源配線)而重置第1浮動擴散部FD1、及第2浮動擴散部FD2。
接著，參照圖3與圖4，對圖2所示之電路驅動方式進行說明。
圖3係由控制電路8所產生且經由垂直驅動電路4而供給至像素2之控制信號之時序圖。圖3係以橫軸為時間、縱軸為電壓值，而顯示作為施加至圖2所示之選擇配線17、重置配線18、分離配線16、及傳送配線15之各者之脈衝而構成之控制信號。
圖4係模式性顯示圖2之光電二極體PD(以下，適當簡寫為PD)、以及第1浮動擴散部FD1(以下，適當簡寫為FD1)、及第2浮動擴散部FD2(以下，適當簡寫為FD2)之各者所累積之電荷之狀態的電勢圖。另，在圖4中，顯示有圖3中圖中垂直方向之虛線所示之時刻(1)至時刻(4)各自之PD、FD1、FD2之電荷狀態。
如圖3所示，藉由經由選擇配線17施加脈衝導通選擇電 晶體Tr4而選擇像素。在該狀態下，藉由經由重置配線18及分離配線16施加脈衝而導通重置電晶體Tr2及分離電晶體Tr5，重置FD1及FD2。又，藉由下降重置配線18之脈衝，斷開重置電晶體Tr2(時刻(1))。
此時，PD、FD1、FD2各自所累積之電荷之狀態係如圖4(1)所示。即，藉由導通分離電晶體Tr5，使FD1與FD2連接。且，光電二極體PD中累積有與受光量對應之電荷。在該狀態下，將經由放大電晶體Tr3而輸出至垂直信號線9之重置位準信號作為N2於行信號處理電路5中取得。
接著，如圖3所示，藉由下降分離配線16之脈衝，斷開分離電晶體Tr5(時刻(2))。
此時，PD、FD1、FD2各自所累積之電荷之狀態係如圖4(2)所示。即，藉由斷開分離電晶體Tr5，使FD1與FD2分離。且，光電二極體PD中累積有與受光量對應之電荷。在該狀態下，將經由放大電晶體Tr3而輸出至垂直信號線9之重置位準信號作為N1於行信號處理電路5中取得。
接著，如圖3所示，藉由施加傳送配線15之脈衝，導通傳送電晶體Tr1，其後斷開(時刻(3))。藉此，雖自PD對FD1傳送電荷，但此時，PD所累積之電荷較多之情形時，PD中亦殘留有電荷。
此時，PD、FD1、FD2各自所累積之電荷之狀態係如圖4(3)所示。即，藉由導通傳送電晶體Tr1，自PD對FD1傳送電荷。在該例中，因PD所累積之電荷較多，故PD中亦殘留有電荷。在該狀態下，將經由放大電晶體Tr3輸出至垂 直信號線9之來自FD1之輸出信號作為S1於行信號處理電路5中取得。
接著，如圖3所示，藉由對分離配線16施加脈衝，導通分離電晶體Tr5，且，藉由施加傳送配線15之脈衝，導通傳送電晶體Tr1，其後斷開(時刻(4))。
此時，PD、FD1、FD2各自所累積之電荷之狀態係如圖4(4)所示。即，藉由導通分離電晶體Tr5，連接FD1與FD2。且，藉由導通傳送電晶體Tr1，自PD對FD1及FD2傳送電荷。該情形時，圖4(3)中殘留於PD中之電荷亦被傳送至FD1及FD2。在該狀態下，將經由放大電晶體Tr3而輸出至垂直信號線9之來自FD1及FD2之輸出信號，作為S2於行信號處理電路5中取得。
關於上述輸出信號S1，可認為係重置位準信號N1中混有由電荷所致之信號而檢測為輸出信號S1者。因此，例如，在行信號處理電路5中，藉由取得輸出信號S1與重置位準信號N1之差分，可獲得已除去重置雜訊等之像素信號。另，該信號雖為增益較高之信號，但例如於PD所累積之電荷較多時無法獲得正確之信號。因此，該信號係適於低照度時之像素信號，稱作第1像素信號。
再者，關於上述輸出信號S2，可認為係重置位準信號N2中混有由電荷所致之信號而檢測為輸出信號S2者。因此，例如，在行信號處理電路5中，藉由取得輸出信號S2與重置位準信號N2之差分，可獲得已除去重置雜訊等之像素信號。另，該信號雖例如於PD所累積之電荷較多或較少 時皆可獲得正確之信號，但為增益較低之信號。因此，該信號係適於高照度時之像素信號，稱作第2像素信號。
如此般，在本技術中，取得於重置後之狀態下連接FD1與FD2之重置位準信號N2、及分離FD1與FD2之狀態下之重置位準信號N1。接著，取得分離FD1與FD2之狀態下之輸出信號S1、及連接FD1與FD2之狀態下之輸出信號S2。又，藉由獲得輸出信號S1與重置位準信號N1之差分而擷取已除去重置雜訊之第1像素信號，藉由獲得輸出信號S2與重置位準信號N2之差分而擷取已除去重置雜訊之第2像素信號。
例如，即使自重置後之狀態取得經過傳送PD之電荷等處理而連接FD1與FD2之重置位準信號，仍無法正確地除去重置雜訊。與此相對，根據本技術，無論是擷取第1像素信號時，還是擷取第2像素信號時，皆可正確地除去重置雜訊。
再者，在本技術中，無論是擷取第1像素信號之情形時，還是擷取第2像素信號之情形時，皆無需進行信號之相加。
例如，進行信號之相加之情形時，若低照度時不進行相加，則於相加開始前後，信號之線性會劣化，即使低照度時亦進行相加之情形，仍會使雜訊增加。與此相對，根據本技術，可不使信號之線性劣化，且不使雜訊增加，而擷取第1像素信號及第2像素信號。
接著，對除去重置雜訊等而獲得像素信號之方法進行詳 細說明。如上述般，重置位準信號N1、重置位準信號N2、輸出信號S1、及輸出信號S2係於行信號處理電路5中取得。
行信號處理電路5構成為具有於內部進行AD轉換之ADC、用以除去重置雜訊之CDS等。即，圖1之行信號處理電路5設置有與各個垂直信號線9對應而具有ADC、CDS等之像素信號擷取部。
圖5係顯示設置於行信號處理電路5之內部之像素信號擷取部100之構成例的方塊圖。在同圖之例中，垂直信號線9上連接有ADC/CDS部101與取樣保持(SH)部102。
圖5之像素信號擷取部100係例如於圖3之時刻(1)即圖4(1)之狀態下，將重置位準信號N2保持於取樣保持部102。
又，ADC/CDS部101例如藉由獲得圖3之時刻(2)即圖4(2)之狀態下所得之重置位準信號N1、與圖3之時刻(3)即圖4(3)之狀態下所得之輸出信號S1之差分進行AD轉換，而擷取第1像素信號。
進而，ADC/CDS部101藉由獲得取樣保持部102所保持之重置位準信號N2、與圖3之時刻(4)即圖4(4)之狀態下所得之輸出信號S2之差分進行AD轉換，而擷取第2像素信號。
另，在行信號處理電路5之內部中，例如，由設置於像素信號擷取部100之後段之未圖示之選擇部，選擇輸出第1像素信號或第2像素信號之任一者。例如，第1像素信號之值小於預先設定之臨限值之情形時，選擇輸出第1像素信 號，並非如此之情形時，選擇輸出第2像素信號。
圖6係顯示設置於行信號處理電路5之內部之像素信號擷取部100之另一構成例的方塊圖。在同圖之例中，垂直信號線9上連接有ADC部111，ADC部111上連接有閂鎖電路112-1至閂鎖電路112-4。且，閂鎖電路112-1至閂鎖電路112-4中連接有差分運算部113-1與差分運算部113-2。
圖6之像素信號擷取部100係例如於圖3之時刻(1)即圖4(1)之狀態下，將重置位準信號N2藉由ADC部111進行AD轉換，而保持於閂鎖電路112-1。且，在圖3之時刻(2)即圖4(2)之狀態下，將重置位準信號N1藉由ADC部111進行AD轉換，而保持於閂鎖電路112-2。進而，在圖3之時刻(3)即圖4(3)之狀態下，將輸出信號S1藉由ADC部111進行AD轉換，而保持於閂鎖電路112-3。且，於圖3之時刻(4)即圖4(4)之狀態下，將輸出信號S2藉由ADC部111進行AD轉換，而保持於閂鎖電路112-4。
差分運算部113-1運算保持於閂鎖電路112-2之重置位準信號N1、與保持於閂鎖電路112-3之輸出信號S1之差分而擷取第1像素信號。差分運算部113-2運算保持於閂鎖電路112-1之重置位準信號N2、與保持於閂鎖電路112-4之輸出信號S2之差分而擷取第2像素信號。
圖7係顯示設置於行信號處理電路5之內部之像素信號擷取部100之進而另一構成例的方塊圖。在同圖之例中，於垂直信號線9與斜坡信號線19上連接有比較器121，於比較器121上連接有UD(Up-Down：遞增-遞減)計數器122-1及 UD計數器122-2。
斜坡信號係自信號起點隨著時間而電壓上昇之類比信號。比較器121比較垂直信號線9與斜坡信號配線19之電壓，將其結果傳送至UD計數器122-1及UD計數器122-2。UD計數器122-1及UD計數器122-2例如基於自未圖示之PLL電路等供給之時脈，進行下數計數與上數計數。更具體而言，UD計數器122-1及UD計數器122-2係於垂直信號線9之電壓高於斜坡信號配線19之電壓之期間，上數計數時脈，或下數計數時脈。又，保持垂直信號線9之電壓位準與斜坡信號之位準之大小關係反轉時之時脈之計數值。
圖7之像素信號擷取部100例如於圖3之時刻(1)即圖4(1)之狀態下，於重置位準信號N2之位準高於斜坡信號之位準之期間，UD計數器122-1上數計數時脈。又，保持重置位準信號N2之位準與斜坡信號之位準之大小關係反轉時之時脈之計數值。
再者，在圖3之時刻(2)即圖4(2)之狀態下，於重置位準信號N1之位準高於斜坡信號之位準之期間，UD計數器122-2上數計數時脈。又，保持重置位準信號N1之位準與斜坡信號之位準之大小關係反轉時之時脈之計數值。
進而，於圖3之時刻(3)即圖4(3)之狀態下，於輸出信號S1之位準高於斜坡信號之位準之期間，UD計數器122-2下數計數時脈。又，保持輸出信號S1之位準與斜坡信號之位準之大小關係反轉時之時脈之計數值。其結果，所保持之計數值成為與輸出信號S1與重置位準信號N1之差分對應 者。
因此，由UD計數器122-2擷取第1像素信號。
再者，在圖3之時刻(4)即圖4(4)之狀態下，於輸出信號S2之位準高於斜坡信號之位準之期間，UD計數器122-1下數計數時脈。又，保持輸出信號S2之位準與斜坡信號之位準之大小關係反轉時之時脈之計數值。其結果，所保持之計數值成為與輸出信號S2與重置位準信號N2之差分對應者。
因此，由UD計數器122-1擷取第2像素信號。
藉由設置如此之像素信號擷取部100，可利用如參照圖3而上述般之控制信號，取得如圖4所示之輸出信號S1、及輸出信號S2、以及重置位準信號N1、及重置位準信號N2，而除去重置雜訊。
即，在本技術中，可利用如圖3所示之控制信號，驅動像素2而自各像素擷取第1像素信號與第2像素信號。此時，在本技術中，如圖4(1)與圖4(2)中上述般，於自PD對FD1、FD2傳送電荷之前取得重置位準信號N2與重置位準信號N1，故可取得正確之重置位準信號。
接著，參照圖8之流程，對圖1之CMOS圖像感測器1之像素信號輸出處理之例進行說明。該處理係對藉由經由選擇配線17施加脈衝而導通選擇電晶體Tr4所選擇之像素2之各者予以執行。
在步驟S21中，連接並重置FD1與FD2。此時，藉由經由重置配線18及分離配線16施加脈衝而導通重置電晶體Tr2 及分離電晶體Tr5，於連接有FD1及FD2之狀態下進行重置。另，重置電晶體Tr2此後被斷開。
在步驟S22中，取得重置位準信號N2並予以保持。
此時，PD、FD1、FD3各自所累積之電荷之狀態係如圖4(1)所示。即，藉由導通分離電晶體Tr5，使FD1與FD2連接。且，光電二極體PD中累積有與受光量對應之電荷。在該狀態下，將經由放大電晶體Tr3而輸出至垂直信號線9之重置位準信號作為N2於行信號處理電路5中取得。又，於參照圖5至圖7所上述之像素信號擷取部100中保持重置位準信號N2。
在步驟S23中，FD1與FD2分離。此時，藉由下降分離配線16之脈衝，斷開分離電晶體Tr5，從而使FD1與FD2分離。
在步驟S24中，取得重置位準信號N1並予以保持。
此時，PD、FD1、FD2各自所累積之電荷之狀態係如圖4(2)所示。即，藉由斷開分離電晶體Tr5，使FD1與FD2分離。且，光電二極體PD中累積有與受光量對應之電荷。在該狀態下，將經由放大電晶體Tr3而輸出至垂直信號線9之重置位準信號作為N1於行信號處理電路5中取得。又，於像素信號擷取部100中保持重置位準信號N1。
在步驟S25中，自PD傳送電荷。此時，藉由施加傳送配線15之脈衝，導通傳送電晶體Tr1，此後斷開。藉此，雖自PD對FD1傳送電荷，但，此時，PD所累積之電荷較多之情形時，PD中亦殘留有電荷。
在步驟S26中，取得輸出信號S1。
此時，PD、FD1、FD2各自所累積之電荷之狀態係如圖4(3)所示。即，藉由導通傳送電晶體Tr1，自PD對FD1傳送電荷。在該例中，因PD所累積之電荷較多，故PD中亦殘留有電荷。在該狀態下，將經由放大電晶體Tr3而輸出至垂直信號線9之來自FD1之輸出信號作為S1於行信號處理電路5中取得。
在步驟S27中，像素信號擷取部100藉由運算步驟S24中所取得之重置位準信號N1與步驟S26中所取得之輸出信號S1之差分，而擷取第1像素信號。
在步驟S28中，再次連接FD1與FD2。此時，藉由對分離配線16施加脈衝，導通分離電晶體Tr5，使FD1與FD2再次連接。
在步驟S29中，自PD傳送電荷。此時，施加傳送配線15之脈衝而導通傳送電晶體Tr1，此後斷開，藉此自PD對FD1及FD2傳送電荷。
在步驟S30中，取得輸出信號S2。
此時，PD、FD1、FD2各自所累積之電荷之狀態係如圖4(4)所示。即，藉由導通分離電晶體Tr5，使FD1與FD2連接。且，藉由導通傳送電晶體Tr1，自PD對FD1及FD2傳送電荷。在該狀態下，將經由放大電晶體Tr3輸出至垂直信號線9之來自FD1及FD2之輸出信號作為S2於行信號處理電路5中取得。
在步驟S31中，像素信號擷取部100藉由運算步驟S22中 所取得之重置位準信號N2與步驟S30中所取得之輸出信號S2之差分，擷取第2像素信號。
在步驟S32中，選擇步驟S27之處理所擷取之第1像素信號、或步驟S31之處理所擷取之第2像素信號之任一者，並作為該像素之像素信號而輸出。
此時，例如，於行信號處理電路5之內部，例如利用設置於像素信號擷取部100之後段之未圖示之選擇部，選擇輸出第1像素信號或第2像素信號之任一者。例如，於第1像素信號之值小於預先設定之臨限值之情形時，選擇輸出第1像素信號，並非如此之情形時，選擇輸出第2像素信號。
如此地，執行像素信號輸出處理。另，不同於該例，可輸出第1像素信號與第2像素信號兩者，亦可將第1像素信號與第2像素信號合成為1個信號而輸出。
以上，雖以將浮動擴散部分割為2個(FD1、FD2)之例予以說明，但即使為分割為3個(FD1、FD2、FD3)之情形，仍可應用本技術。
即，顯然，可藉由進行3次讀取直至PD中不殘留電荷而實現同樣之驅動。即，讀取已連接FD1至FD3之狀態下之重置位準信號N3，依次讀取重置位準信號N2、重置位準信號N1。其後，依次讀取輸出信號S1、輸出信號S2、輸出信號S3。接著，可利用N3與S3之差分除去重置雜訊，利用N2與S2之差分除去重置雜訊，利用N1與S1之差分除去重置雜訊。
同樣地，將浮動擴散部分割為4個以上之情形時亦可應用本技術。
另，本技術並非限定於應用於例如CMOS圖像感測器之固體攝像元件。即，本技術可應用於數位靜態照相機或視頻攝像機等攝像裝置、或具有攝像功能之便攜式終端裝置、或對圖像讀取部使用固體攝像元件之複印機等、對圖像取得部(光電轉換部)使用固體攝像元件之電子機器全體。固體攝像元件亦可為形成為單晶片之形態，亦可為使複數個晶片積層或鄰接之形態，亦可為一起組裝攝像部與信號處理部或光學系統之具有攝像功能之模組狀之形態。
圖9係顯示作為應用本技術之電子機器之攝像裝置之構成例的方塊圖。
圖9之攝像裝置600具備包含透鏡群等之光學部601、採用上述像素2之各構成之固體攝像元件(攝像裝置)602、及相機信號處理電路即DSP電路603。且，攝像裝置600亦具備圖框記憶體604、顯示部605、記錄部606、操作部607、及電源部608。DSP電路603、圖框記憶體604、顯示部605、記錄部606、操作部607及電源部608經由匯流排線609而彼此連接。
光學部601取得來自被攝體之入射光(像光)而於固體攝像元件602之攝像面上成像。固體攝像元件602以像素單位將藉由光學部601成像於攝像面上之入射光之光量轉換為電性信號而作為像素信號輸出。作為該固體攝像元件602，可使用上述實施形態之CMOS圖像感測器1等固體攝 像元件、即藉由全域曝光可實現無失真之攝像之固體攝像元件。
顯示部605包含例如液晶面板或有機EL(Electro Luminescence：電致發光)面板等之面板型顯示裝置，顯示固體攝像元件602所攝像之動態圖像或靜態圖像。記錄部606將固體攝像元件602所攝像之動態圖像或靜態圖像記錄於錄影帶或DVD(Digital Versatile Disk：數位多功能光碟)等記錄媒體中。
操作部607在使用者之操作下，對攝像裝置600所具有之各種功能發出操作指令。電源部608對該等供給對象適當供給成為DSP電路603、圖框記憶體604、顯示部605、記錄部606及操作部607之動作電源之各種電源。
如上述般，作為固體攝像元件602，藉由使用上述實施形態之CMOS圖像感測器1，無需進行信號之相加，而可於擷取第1像素信號時，或擷取第2像素信號時，正確地除去重置雜訊，故可在視頻攝像機或數位靜態照相機、及適用於行動電話等移動機器之相機模組等之攝像裝置600中謀求攝像圖像之高畫質化。
再者，在上述實施形態中，以應用於矩陣狀地配置將與可視光之光量相應之信號電荷作為物理量檢測之單位像素而成之COMS圖像感測器之情形為例予以說明。然而，本技術並非限定於應用於CMOS圖像感測器，可應用於以像素陣列部之每像素行配置行處理部而形成之行方式之固體攝像元件全體。
再者，本技術並非限定於應用於檢測可視光之入射光量之分佈而攝像為圖像之固體攝像元件，可應用於將紅外線或X線、或粒子等之入射量之分佈攝像為圖像之固體攝像元件，或廣義上檢測壓力或靜電電容等其他物理量之分佈而攝像為圖像之指紋檢測感測器等之固體攝像元件(物理量分佈檢測裝置)全體。
另，本技術之實施形態並非限定於上述實施形態，在不脫離本技術之要旨之範圍內可進行各種變更。
另，本技術亦可採取如下構成。
(1)
一種固體攝像元件，其具有排列有複數個像素之像素區域；上述像素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及輸出與上述檢測部之電位對應之信號之輸出部；上述輸出部：於上述連接分離控制部連接上述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；上述連接分離控制部於上述複數個檢測部分離之狀態 下，輸出分離狀態重置位準信號及分離狀態輸出信號；且由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號。
(2)
如技術方案(1)之固體攝像元件，其中基於上述第1像素信號之位準，選擇上述第1像素信號或上述第2像素信號之任一者；將上述所選擇之上述第1像素信號或上述第2像素信號作為該像素之像素信號而輸出。
(3)
如技術方案(1)或(2)之固體攝像元件，其中上述像素排列成二維矩陣狀；且藉由與上述像素以行對應而配置之差分運算部，運算自上述輸出部輸出之信號之差分。
(4)
如技術方案(1)至(3)中任一項之固體攝像元件，其中上述像素排列成二維矩陣狀；且藉由與上述像素以行對應配置、且由具有取樣保持部之CDS(Correlated Double Sampling：相關雙重取樣)電路所構成之差分運算部，運算自上述輸出部輸出之信號之差分。
(5)
如技術方案(1)至(3)中任一項之固體攝像元件，其中 上述像素排列成二維矩陣狀；且藉由與上述像素以行對應配置、且具有分別保持上述連接狀態重置位準信號、上述分離狀態重置位準信號、上述分離狀態輸出信號、及上述連接狀態輸出信號之閂鎖電路之差分運算部，運算自上述輸出部輸出之信號之差分。
(6)
如技術方案(1)至(3)中任一項之固體攝像元件，其中：上述像素排列成二維矩陣狀；且藉由與上述像素以行對應配置、且具有於一方向上計數上述連接狀態重置位準信號之位準且於另一方向上計數上述連接狀態輸出信號之位準之第1上/下數計數器、及於一方向計數上述分離狀態重置位準信號之位準且於另一方向上計數上述分離狀態輸出信號之位準之第2上/下數計數器之差分運算部，運算自上述輸出部輸出之信號之差分。
(7)
一種固體攝像元件之驅動方法，該固體攝像元件具有排列有複數個像素之像素區域；上述像素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及 輸出與上述檢測部之電位對應之信號之輸出部；上述輸出部：於上述連接分離控制部連接上述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；上述連接分離控制部於上述複數個檢測部分離之狀態下，輸出分離狀態重置位準信號及分離狀態輸出信號；且由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號。
(8)
一種電子機器，其包含固體攝像元件，該固體攝像元件具有排列有複數個像素之像素區域；上述像素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及輸出與上述檢測部之電位對應之信號之輸出部；上述輸出部：於上述連接分離控制部連接上述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；上述連接分離控制部於上述複數個檢測部分離之狀態 下，輸出分離狀態重置位準信號及分離狀態輸出信號；且由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號。
1‧‧‧COMS圖像感測器
2‧‧‧像素
3‧‧‧像素區域
4‧‧‧垂直驅動電路
5‧‧‧行處理電路
7‧‧‧輸出電路
8‧‧‧控制電路
9‧‧‧垂直信號線
11‧‧‧半導體基板
12‧‧‧輸入輸出端子
15‧‧‧傳送配線
16‧‧‧分離配線
17‧‧‧選擇配線
18‧‧‧重置配線
100‧‧‧像素信號擷取部
101‧‧‧ADC/CDS部
102‧‧‧取樣保持部
111‧‧‧ADC部
112-1‧‧‧閂鎖電路
112-2‧‧‧閂鎖電路
112-3‧‧‧閂鎖電路
112-4‧‧‧閂鎖電路
113-1‧‧‧差分運算部
113-2‧‧‧差分運算部
121‧‧‧比較器
122-1‧‧‧上/下數計數器
122-2‧‧‧上/下數計數器
C‧‧‧電容器
FD1‧‧‧第1浮動擴散部
FD2‧‧‧第2浮動擴散部
PD‧‧‧光電二極體
Tr1‧‧‧傳送電晶體
Tr2‧‧‧重置電晶體
Tr3‧‧‧放大電晶體
Tr4‧‧‧選擇電晶體
Tr5‧‧‧分離電晶體
Vdd‧‧‧電源
圖1係顯示應用本技術之CMOS圖像感測器之一實施形態之構成例的圖。
圖2係顯示單位像素之構成例的圖。
圖3係說明單位像素之驅動例的時序圖。
圖4係用以說明單位像素之驅動例的電勢圖。
圖5係顯示像素信號擷取部之構成例的方塊圖。
圖6係顯示像素信號擷取部之另一構成例的方塊圖。
圖7係顯示像素信號擷取部之進而另一構成例的方塊圖。
圖8係說明像素信號輸出處理之例的流程圖。
圖9係顯示適用本技術之電子機器之一實施形態之構成例的圖。
2‧‧‧像素
9‧‧‧垂直信號線
15‧‧‧傳送配線
16‧‧‧分離配線
17‧‧‧選擇配線
18‧‧‧重置配線
C‧‧‧電容器
FD1‧‧‧第1浮動擴散部
FD2‧‧‧第2浮動擴散部
PD‧‧‧光電二極體
Tr1‧‧‧傳送電晶體
Tr2‧‧‧重置電晶體
Tr3‧‧‧放大電晶體
Tr4‧‧‧選擇電晶體
Tr5‧‧‧分離電晶體
Vdd‧‧‧電源

Claims (7)

  1. 一種固體攝像元件，其具有排列有複數個像素之像素區域；上述像素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及輸出與上述檢測部之電位對應之信號之輸出部；且上述輸出部係：於上述連接分離控制部連接上述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；在上述連接分離控制部於上述複數個檢測部分離之狀態下，輸出分離狀態重置位準信號及分離狀態輸出信號；由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號；基於上述第1像素信號之位準，選擇上述第1像素信號或上述第2像素信號之任一者；且將上述所選擇之上述第1像素信號或上述第2像素信號作為該像素之像素信號而輸出。
  2. 如請求項1之固體攝像元件，其中上述像素排列成二維矩陣狀；且藉由與上述像素以行對應而配置之差分運算部，運算自上述輸出部輸出之信號之差分。
  3. 如請求項1之固體攝像元件，其中上述像素排列成二維矩陣狀；且藉由差分運算部而運算自上述輸出部輸出之信號之差分，該差分運算部與上述像素以行對應配置且由具有取樣保持器之CDS(Correlated Double Sampling：相關雙重取樣)電路構成。
  4. 如請求項1之固體攝像元件，其中上述像素排列成二維矩陣狀；且藉由差分運算部而運算自上述輸出部所輸出之信號之差分，該差分運算部與上述像素以行對應配置，且具有分別保持上述連接狀態重置位準信號、上述分離狀態重置位準信號、上述分離狀態輸出信號、及上述連接狀態輸出信號之閂鎖電路。
  5. 如請求項1之固體攝像元件，其中上述像素排列成二維矩陣狀；且藉由差分運算部而運算自上述輸出部輸出之信號之差分，該差分運算部與上述像素以行對應配置，且具有於一方向上計數上述連接狀態重置位準信號之位準且於另一方向上計數上述連接狀態輸出信號之位準之第1上/下數計數器、及於一方向計數上述分離狀態重置位準信號 之位準且於另一方向上計數上述分離狀態輸出信號之位準之第2上/下數計數器。
  6. 一種固體攝像元件之驅動方法，該固體攝像元件具有排列有複數個像素之像素區域；上述像素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及輸出與上述檢測部之電位對應之信號之輸出部；上述輸出部係：於上述連接分離控制部連接上述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；在上述連接分離控制部於上述複數個檢測部分離之狀態下，輸出分離狀態重置位準信號及分離狀態輸出信號；由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號；基於上述第1像素信號之位準，選擇上述第1像素信號或上述第2像素信號之任一者；且將上述所選擇之上述第1像素信號或上述第2像素信號 作為該像素之像素信號而輸出。
  7. 一種電子機器，其包含固體攝像元件，該固體攝像元件具有排列有複數個像素之像素區域；上述像素具備：進行光電轉換之光電轉換部；自上述光電轉換部傳送電荷之傳送部；檢測由上述傳送部所傳送之電荷之複數個檢測部；重置上述複數個檢測部之重置部；控制上述複數個檢測部之連接或分離之連接分離控制部；及輸出與上述檢測部之電位對應之信號之輸出部；上述輸出部係：於上述連接分離控制部連接上述複數個檢測部之狀態下，輸出連接狀態重置位準信號及連接狀態輸出信號；在上述連接分離控制部於上述複數個檢測部分離之狀態下，輸出分離狀態重置位準信號及分離狀態輸出信號；由上述連接狀態重置位準信號與上述連接狀態輸出信號之差分而產生第1像素信號，由上述分離狀態重置位準信號與上述分離狀態輸出信號之差分而產生第2像素信號；基於上述第1像素信號之位準，選擇上述第1像素信號或上述第2像素信號之任一者；且將上述所選擇之上述第1像素信號或上述第2像素信號作為該像素之像素信號而輸出。
TW101150785A 2012-01-27 2012-12-28 A solid-state imaging element and a driving method, and an electronic device TWI533699B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012014859 2012-01-27

Publications (2)

Publication Number Publication Date
TW201338526A TW201338526A (zh) 2013-09-16
TWI533699B true TWI533699B (zh) 2016-05-11

Family

ID=48873351

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101150785A TWI533699B (zh) 2012-01-27 2012-12-28 A solid-state imaging element and a driving method, and an electronic device

Country Status (7)

Country Link
US (1) US10136081B2 (zh)
EP (1) EP2809065B1 (zh)
JP (1) JP6120091B2 (zh)
KR (1) KR102013001B1 (zh)
CN (1) CN104137536B (zh)
TW (1) TWI533699B (zh)
WO (1) WO2013111629A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI533699B (zh) * 2012-01-27 2016-05-11 Sony Corp A solid-state imaging element and a driving method, and an electronic device
EP2890117B1 (en) * 2013-12-26 2020-11-18 IMEC vzw Improvements in or relating to imaging sensors
JP2016012903A (ja) * 2014-06-02 2016-01-21 ソニー株式会社 撮像素子、撮像方法、および電子機器
US10205893B2 (en) 2015-03-25 2019-02-12 Sony Corporation Solid-state imaging device and driving method of solid-state imaging device
TWI754696B (zh) * 2016-12-14 2022-02-11 日商索尼半導體解決方案公司 固體攝像元件及電子機器
JP2018186398A (ja) * 2017-04-26 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP2019022173A (ja) 2017-07-21 2019-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその制御方法、並びに電子機器
US10103193B1 (en) * 2017-08-03 2018-10-16 Omnivision Technologies, Inc. Apparatus and method for low dark current floating diffusion
GB2567903A (en) 2017-10-27 2019-05-01 Cirrus Logic Int Semiconductor Ltd Socket monitoring
JP7146424B2 (ja) 2018-03-19 2022-10-04 キヤノン株式会社 光電変換装置及び撮像システム
WO2019193801A1 (ja) * 2018-04-04 2019-10-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、電子機器および固体撮像素子の制御方法
CN109040631A (zh) * 2018-08-01 2018-12-18 西北核技术研究所 多采样cmos图像传感器像元结构及其超高速图像获取方法
WO2020073626A1 (en) * 2018-10-09 2020-04-16 Shenzhen GOODIX Technology Co., Ltd. Image sensor with dynamic charge-domain sampling
TWI756098B (zh) * 2021-04-07 2022-02-21 神泰科技股份有限公司 指紋畫素單元、指紋感測裝置及整合積體電路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6367976A (ja) 1986-09-10 1988-03-26 Toshiba Corp 固体撮像装置
US6115066A (en) * 1997-06-12 2000-09-05 International Business Machines Corporation Image sensor with direct digital correlated sampling
JP3592106B2 (ja) * 1998-11-27 2004-11-24 キヤノン株式会社 固体撮像装置およびカメラ
US6850278B1 (en) 1998-11-27 2005-02-01 Canon Kabushiki Kaisha Solid-state image pickup apparatus
US6519211B1 (en) 1999-04-01 2003-02-11 Matsushita Electric Industrial Co., Ltd. Magneto-optical recording medium having magnetic domain shrinks and disappears
US7075049B2 (en) 2003-06-11 2006-07-11 Micron Technology, Inc. Dual conversion gain imagers
JP2005083790A (ja) 2003-09-05 2005-03-31 Tamron Co Ltd レーザ水準器
CN100499146C (zh) * 2004-02-27 2009-06-10 国立大学法人东北大学 固体摄像装置及其工作方法、线传感器、光传感器
WO2005083790A1 (ja) * 2004-02-27 2005-09-09 Texas Instruments Japan Limited 固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法
JP4289206B2 (ja) * 2004-04-26 2009-07-01 ソニー株式会社 カウンタ回路
JP2006019343A (ja) * 2004-06-30 2006-01-19 Pentax Corp 固体撮像素子
JP4691930B2 (ja) 2004-09-10 2011-06-01 ソニー株式会社 物理情報取得方法および物理情報取得装置、並びに物理量分布検知の半導体装置、プログラム、および撮像モジュール
US20070035649A1 (en) 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
JP2008205639A (ja) 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP4389981B2 (ja) * 2007-08-06 2009-12-24 ソニー株式会社 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および撮像装置
JP4743227B2 (ja) * 2008-05-12 2011-08-10 ソニー株式会社 Ａｄ変換方法およびａｄ変換装置、並びに物理量分布検知の半導体装置および電子機器
GB2477083A (en) * 2010-01-13 2011-07-27 Cmosis Nv Pixel structure with multiple transfer gates to improve dynamic range
JP5552858B2 (ja) * 2010-03-26 2014-07-16 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5664175B2 (ja) * 2010-11-29 2015-02-04 ソニー株式会社 固体撮像装置とその駆動方法、及び電子機器
TWI533699B (zh) * 2012-01-27 2016-05-11 Sony Corp A solid-state imaging element and a driving method, and an electronic device

Also Published As

Publication number Publication date
KR102013001B1 (ko) 2019-08-21
EP2809065A4 (en) 2015-09-23
JPWO2013111629A1 (ja) 2015-05-11
TW201338526A (zh) 2013-09-16
EP2809065A1 (en) 2014-12-03
CN104137536A (zh) 2014-11-05
EP2809065B1 (en) 2021-03-03
JP6120091B2 (ja) 2017-04-26
WO2013111629A1 (ja) 2013-08-01
US10136081B2 (en) 2018-11-20
US20140327802A1 (en) 2014-11-06
KR20140119028A (ko) 2014-10-08
CN104137536B (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
TWI533699B (zh) A solid-state imaging element and a driving method, and an electronic device
US10044947B2 (en) Electronic apparatus and driving method therefor
JP5458582B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
CN111526305B (zh) 成像器件和电子装置
US8493489B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US9402038B2 (en) Solid-state imaging device and method of driving comprising a first and second accumulation sections for transferring charges exceeding the saturation amount
JP5637384B2 (ja) 固体撮像素子および駆動方法、並びに電子機器
US9432602B2 (en) Solid-state imaging device, driving method, and electronic device
US9455295B2 (en) Solid-state image sensor with MOS capacitor storage section to which a negative bias is applied after a reset sampling period and electronic device incorporating same
US20120153125A1 (en) Solid-state image pickup device, method of driving solid-state image pickup device, and electronic instrument
JP2012119349A (ja) 固体撮像装置とその駆動方法、及び電子機器
JP2014060573A (ja) 固体撮像素子、制御方法、および電子機器
JPWO2015002006A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
JP2017005754A (ja) 固体撮像装置の駆動方法
JP2014016382A (ja) 固体撮像装置、電子機器、および画素読み出し方法
JP2014078869A (ja) 固体撮像素子および撮像装置並びに固体撮像素子の駆動制御方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees