KR101466582B1 - 다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법 - Google Patents

다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101466582B1
KR101466582B1 KR1020127015462A KR20127015462A KR101466582B1 KR 101466582 B1 KR101466582 B1 KR 101466582B1 KR 1020127015462 A KR1020127015462 A KR 1020127015462A KR 20127015462 A KR20127015462 A KR 20127015462A KR 101466582 B1 KR101466582 B1 KR 101466582B1
Authority
KR
South Korea
Prior art keywords
layer
glass
core
layers
amorphous solid
Prior art date
Application number
KR1020127015462A
Other languages
English (en)
Other versions
KR20120095420A (ko
Inventor
큉 마
추안 후
패트릭 모로우
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20120095420A publication Critical patent/KR20120095420A/ko
Application granted granted Critical
Publication of KR101466582B1 publication Critical patent/KR101466582B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

집적 회로(IC) 장치용 기판의 실시예가 개시된다. 기판은 함께 접합된 두 개 이상의 개별 유리층이 포함된 코어를 포함한다. 개별 접합층은 인접한 유리층들 사이에 배치되어 이들 유리층을 함께 연결할 수 있다. 기판은 또한 다층 유리 코어의 대향하는 측에, 또는 아마도 코어의 일 측에 빌드업 구조를 포함할 수 있다. 기판의 양측 상에 전기적 도전성 단자가 형성될 수 있고, IC 다이가 기판의 일 측 상의 단자와 연결될 수 있다. 대향 측 상의 단자는 회로 보드와 같은 다음 레벨 컴포넌트와 연결될 수 있다. 하나 이상의 도전체는 다층 유리 코어를 통해 연장되고, 하나 이상의 도전체는 코어 위에 배치된 빌드업 구조와 전기적으로 연결될 수 있다. 다른 실시예가 설명되고 청구된다.

Description

다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법{SUBSTRATE FOR INTEGRATED CIRCUIT DEVICES INCLUDING MULTI-LAYER GLASS CORE AND METHODS OF MAKING THE SAME}
개시된 실시예는 일반적으로 집적 회로 장치용 기판에 관한 것으로, 보다 상세하게는 다층 유리 코어를 구비한 기판에 관한 것이다.
집적 회로(IC) 다이는 다이를 지지할 뿐만 아니라, 다이와 마더보드, 메인보드 또는 다른 회로 기판 같은 다음 레벨 컴포넌트 사이의 전기적 접속들을 형성하는데 도움을 주기 위해 패키지 내에 배치될 수 있다. 패키지는 전형적으로 다이가 기계적 및 전기적으로 연결되는 기판을 포함한다. 예를 들면, IC 다이는, 상호접속부 주위 및 다이와 기판 사이에 언더필(underfill) 층이 배치된 상태에서, 플립칩 배치에서의 상호접속부의 어레이에 의해 연결될 수 있다. 상호접속부 각각은 기판 상의 접속 재료(예를 들면, 패드, 필라(pillar), 스터드 범프(stud bump) 등)에 (예를 들면, 리플로우 땜납에 의해) 전기적으로 연결되는 다이 상의 단자(예를 들면, 접합 패드, 구리 필라 또는 스터드 범프 등)를 포함할 수 있다. 대안으로, 추가의 예로서, IC 다이는 다이 부착 접착제층에 의해 기판에 부착될 수 있고, 다이와 기판 사이에 복수의 와이어 접합부가 형성될 수 있다.
IC 다이는 기판의 일 측에 배치되고, 기판의 대향 측에 복수의 전기적 도전 단자가 형성된다. 기판의 대향 측 상의 단자들은 다음 레벨 컴포넌트(예를 들면, 회로 보드)를 구비한 전기적 접속부를 형성하는데 사용될 것이고, 이들 전기적 접속부들은 다이에 전력을 전달하거나 입력/출력(I/O) 신호들을 다이로 그리고 다이로부터 송신하는데 사용될 수 있다. 기판의 대향 측 상의 전기적 도전성 단자들은 어레이 핀, 패드, 랜드(land), 컬럼, 범프 등을 포함할 수 있고, 이들 단자는 회로 보드의 대응하는 단자 어레이 또는 다른 다음 레벨 컴포넌트에 전기적으로 연결될 수 있다. 패키지 기판의 대향 측 상의 단자들은, 예를 들면, 소켓(및 유지 메커니즘)을 사용하여 또는 땜납 리플로우 프로세스에 의해 다음 레벨 보드에 연결될 수 있다.
도 1a는 다층 유리 코어를 갖는 기판의 일 실시예의 평면도를 도시하는 개략도이다.
도 1b는 도 1a의 라인 B-B를 따라 취해진, 도 1a에 도시된 다층 유리 코어를 갖는 기판의 횡단 입면도를 도시하는 개략도이다.
도 1c는 도 1b의 횡단 입면도의 일부를 도시하고 다층 유리 코어를 갖는 기판의 또 다른 실시예를 도시하는 개략도이다.
도 1d는 도 1b의 횡단 입면도의 일부를 도시하고 다층 유리 코어를 갖는 기판의 추가의 실시예를 도시하는 개략도이다.
도 1e는 도 1b의 횡단 입면도의 일부를 도시하고 다층 유리 코어를 갖는 기판의 또 다른 실시예를 도시하는 개략도이다.
도 1f는 도 1b의 횡단 입면도의 일부를 도시하고 다층 유리 코어를 갖는 기판의 또 다른 추가의 실시예를 도시하는 개략도이다.
도 1g는 도 1b의 횡단 입면도의 일부를 도시하고 다층 유리 코어를 갖는 기판의 또 다른 대체 실시예를 도시하는 개략도이다.
도 2는 다층 유리 코어를 갖는 기판의 실시예를 포함하는 집적 회로 어셈블리의 횡단 입면도를 도시하는 개략도이다.
도 3은 다층 유리 코어를 갖는 기판을 형성하는 방법의 실시예를 도시하는 블록도이다.
도 4a 내지 도 4c는 도 3의 방법의 실시예를 도시하는 개략도이다.
도 5는 다층 유리 코어를 형성하는 방법의 실시예를 도시하는 블록도이다.
도 6a 내지 도 6c는 도 5의 방법의 실시예를 도시하는 개략도이다.
도 7은 다층 유리 코어를 형성하는 방법의 또 다른 실시예를 도시하는 블록도이다.
도 8a 내지 도 8j는 도 7의 방법의 실시예를 도시하는 개략도이다.
도 9는 다층 유리 코어를 형성하는 방법의 추가의 실시예를 도시하는 블록도이다.
도 10a 내지 도 10h는 도 9의 방법의 실시예를 도시하는 개략도이다.
도 11은 다층 유리 코어를 형성하는 방법의 또 다른 실시예를 도시하는 블록도이다.
도 12a 내지 도 12e는 도 11의 방법의 실시예를 도시하는 개략도이다.
도 13은 다층 유리 코어의 관통홀에 도전성 재료를 배치하는 방법의 실시예를 도시하는 블록도이다.
도 14a 내지 도 14c는 도 13의 방법의 실시예를 도시하는 개략도이다.
도 15는 다층 유리 플레이트를 제조하는 방법의 실시예를 도시하는 개략도이다.
도 16a 내지 도 16e는 다층 유리 플레이트를 제조하는 방법의 또 다른 실시예를 도시하는 개략도이다.
다층 유리 코어를 갖는 기판의 실시예가 개시된다. 하나 이상의 빌드업 층들이 다층 유리 코어의 각각의 측면에 배치될 수 있고, 전기적 도전체들이 코어를 통해 연장된다. 다층 유리 코어는 함께 접합된 복수의 개별 유리 층들을 포함할 수 있다. 유리 층들은 접착제 층들에 의해 함께 접합될 수 있고, 접합제 층들은 유기 재료를 포함할 수 있다. 다층 유리 코어를 포함하고 코어의 두께를 따라 연장되는 도전체들을 구비하는 기판을 형성하는 방법들의 실시예뿐만 아니라 다층 유리 코어를 형성하는 방법들의 실시예들이 이하에 설명된다. 다층 유리 코어를 갖는 기판 상에 배치되고 상호접속부들의 세트에 의해 기판과 결합되는 집적 회로 다이를 포함하는 어셈블리의 실시예들이 또한 개시된다.
전술한 바와 같이, 개시된 실시예들은 복수의 유리층이 포함된 코어를 갖는 기판을 포함한다. 일 실시예에 따라, 용어 "유리"는 비정질 고체를 지칭한다. 개시된 실시예들과 사용될 수 있는 유리 재료들의 예로는 순수 실리카(예를 들면 100% SiO2), 소다 석회 유리, 붕규산 유리, 및 알루모-실리케이트(alumo-silicate) 유리가 포함된다. 그러나, 개시된 실시예들은 실리카계 유리 조성들에 한정되는 것은 아니고, 대체 염기성 재료(예를 들면, 플루오르화물 유리, 인산염 유리, 칼코겐 유리 등)를 갖는 유리들 또한 개시된 실시예들에서 사용될 수 있다. 또한, 다른 재료들의 임의의 조합 및 첨가제가 실리카(또는 다른 염기성 재료)와 결합하여 원하는 물리적 특성들을 갖는 유리를 형성할 수 있다. 이들 첨가제의 예로는 전술한 탄산 칼슘(예를 들면, 석회) 및 탄산나트륨(예를 들면, 소다)뿐만 아니라, 마그네슘, 칼슘, 망간, 알루미늄, 납, 붕소, 철, 크롬, 칼륨, 황, 및 안티몬, 게다가 탄산염 및/또는 이들 및 다른 원소들의 산화물을 포함한다. 전술한 유리들 및 첨가제들은 개시된 실시예들과의 적용을 발견할 수 있는 많은 종류의 재료 및 재료 조합들 중 단지 몇몇 예일 뿐이다. 부가하여, 유리층 또는 구조는 세기 및/또는 내구성을 향상시키기 위한 열처리 및/또는 코팅을 포함할 수 있고, 유리 층 또는 구조는 내부 응력을 낮추기 위해 어닐링될 수 있다.
일반적으로, 여기서 사용되는 바와 같이, 용어 "유리"는 고체 형태의 비정질일 수 있는 유기 폴리머 재료들을 지칭하는 것이 아니다. 그러나, 몇몇 실시예들에 따른 유리는 재료의 성분들 중 하나로서 탄소를 포함할 수 있다는 것이 이해되어야 한다. 예를 들면, 소다 석회 유리뿐만 아니라 이러한 유리 종류의 복수의 변형예가 탄소를 포함한다.
유리는, 일단 고체 보디에 형성되면, 연화되고 아마도 액체 형태로 재용융될 수 있다. 유리 재료의 "유리 전이 온도"는 그 온도 아래에서 유리의 물리적 특성들이 고체의 특성과 유사하게 되고, 그 온도 위에서는 유리 재료가 액체와 같이 행동하는 온도이다. 유리가 충분히 유리 전이 온도 아래에 있으면, 유리의 분자들은 상대 이동성이 거의 없을 수 있다. 유리가 유리 전이 온도에 접근함에 따라, 유리는 연화하기 시작하고 온도를 증가시킴에 따라 유리는 결국 액체 상태로 용융될 것이다. 따라서, 유리 보디는, 그 유리 보디에 홀 또는 다른 피처(feature)들의 형성을 가능하게 하면서, 보디의 형상을 조작을 가능하게 할 정도로 충분한 범위까지 연화될 수 있다.
일 실시예에 따라, 유리의 "연화 온도"는 개시된 실시예가 실행될 수 있는 정도로 충분한 범위까지 유리가 연화된 온도이다. 예를 들면, 일 실시예에서, 유리의 연화 온도는 유리에 홀(또는 비아) 또는 다른 피처들의 형성을 가능하게 할 수 있는 정도로 충분히 부드러운 온도이다. 유리 전이 및 연화 온도는, 두 개 이상의 상이한 유리 재료들이 유사한 유리 전이 및/또는 연화 온도를 가질 수 있음에도 불구하고, 유리의 고유 특성이다. 더욱이, 특정 유리의 유리 전이 온도 및 연화 온도는 반드시 동일 값일 필요는 없다는 것이 이해되어야 한다.
이제, 도 1a 및 도 1b를 참조하면, 두 개 이상의 유리 층이 포함된 코어(150)를 갖는 기판(100)의 실시예들이 도시되어 있다. 도 1a에는 기판(100)의 평면도가 도시되어 있는 반면, 도 1b에는 도 1a의 라인 B-B를 따라 취해진 기판의 횡단 입면도가 도시되어 있다. 또한, 다층 유리 코어를 갖는 기판(100)의 다양한 대체 실시예가 도 1c 내지 도 1g 각각에 도시되어 있고, 도 1c 내지 도 1g 각각은 확대도에서 일반적으로 도 1b의 참조 번호 5로 식별되는 기판(100)의 일부를 도시한다.
도 1a 및 도 1b를 참조하면, 기판(100)은 복수의 유리 층(157a, 157b 및 157c)이 포함된 코어(150)를 포함한다. 일 실시예에서, 코어(150)는 유리 층(157a, 157b 및 157c) 사이에 배치된 접합 층(158a 및 158b)을 더 포함한다(예를 들면, 층(158a)은 유리 층(157a, 157b) 사이에 배치되는 등). 기판(100)은 제 1 측(102)과 상기 제 1 측(102)과 대향하고 일반적으로 평행한 제 2 측(104)을 포함한다. 기판(100)의 주변부(108)는 제1 및 제2 측(102, 104) 사이로 연장된다. 몇몇 실시예에 따라, 기판(100)의 주변부(108)는 일반적으로 직사각형이고, 일 실시예에서, 주변부(108)의 네 측 모두 주변부가 사각형을 형성하도록 실질적으로 동일하다. 그러나, 사각형이 아닌 주변부를 갖는 기판도 개시된 실시예의 범위 내에 있다는 것이 이해되어야 한다. 일 실시예에서, 기판(100)은 0.2 mm와 1.1 mm 사이의 두께를 갖는다.
다층 유리 코어(150)는 제1 표면(152)과 대향하는 제2 표면(154)을 갖는다. 일 실시예에서, 제1 및 제2 표면(152, 154)은 일반적으로 서로 평행하다. 유리 코어(150)의 주변부(158)는 제1 및 제2 표면(152, 154) 사이로 연장되고, 몇몇 실시예에서, 유리 코어의 주변부(158)는 일반적으로 기판의 주변부(108)에 대응한다. 일 실시예에 따라, 다층 유리 코어(150)는 50 마이크로미터와 800 마이크로미터 사이의 두께를 가질 수 있다. 개별적인 유리 층들(157a, 157b, 157c)은 임의의 적절한 유형의 유리를 포함할 수 있다. 일 실시예에서, 유리 층들(157a-157c)은 동일한 유리 재료를 포함한다; 그러나, 다른 실시예들에서, 유리 층들(157a-157c) 중 임의의 층은 임의의 다른 유리 층들의 유리 재료와는 상이한 유리 재료를 포함할 수 있다.
복수의 도전체(160)가 다층 유리 코어(150)를 통해 연장된다. 각각의 도전체(160)는 홀 또는 비아(165)에 배치되고, 각각의 도전체(160)는 제1 표면(152)으로부터 제2 표면(154)으로 연장될 수 있다. 그러나, 다른 실시예에서, 하나 이상의 도전체들은 코어의 두께를 통해 단지 부분적으로 연장된다. 일 실시예에 따라, 도전체(160)는 전기적 도전성 재료로 채워진, 코어(150)를 통해 형성된 홀 또는 비아(165)를 포함한다.
도전체(160)는 금속들, 복합 재료들, 및 전기적으로 도전성인 폴리머를 포함하는 임의의 적절한 전기적 도전성 재료를 포함할 수 있다. 적절한 금속들로는, 구리, 주석, 은, 금, 니켈, 알루미늄 및 텅스텐뿐만 아니라 이들 및/또는 다른 금속들의 합금들이 포함된다. 홀 또는 비아(165)를 형성하는데 이용될 수 있는 프로세스들로는, 예를 들면, 에칭, 레이저 드릴링, 주입 및 분사(sand blasting)가 포함된다. 전기적 도전성 재료는, 예를 들면, 도금 기술(전기 도금 또는 무전해 도금), 화학 기상 이중층 구조(CVD), 물리 기상 이중층 구조(PVD) 또는 스크린 인쇄 기술들뿐만 아니라 이들 및/또는 다른 프로세스들의 임의의 조합과 같은 임의의 적절한 프로세스에 의해 도전체(160)를 형성하도록 홀 또는 비아(165)에 이중층 구조될 수 있다. 홀(165)의 형성 및 도전체(160)의 형성의 다양한 실시예들이 이하에 상세히 설명된다.
전기적 도전성 단자들(120)의 제1 세트가 기판(100)의 제1 측(102) 상에 배치된다(도 1a 참조). 일 실시예에 따라, 단자들(120)의 제1 세트는 집적 회로(IC) 다이 상에 배치된 대응하는 단자들의 어레이와 접속하기 위한 패턴으로 정렬된다. 도 1a 및 도 1b에 IC 다이가 도시되어 있지 않다; 그러나, 다이 영역(110)이 도 1a에 도시되어 있고, 이 단자들(120)은 (종종 다이 새도우 영역이라고 지칭되는) 이 다이 영역 내에 놓인다. 단자들(120)은 각각 IC 다이의 단자와의 전기적 접속을 형성할 수 있는 임의의 적절한 유형이 구조를 포함할 수 있다. 예를 들면, 단자(120)는 임의의 적절한 금속(예를 들면, 알루미늄, 구리, 니켈 등) 또는 금속들의 조합으로부터 형성된 패드, 필라, 또는 스터드 범프를 포함할 수 있고, 각각의 단자(120)(및/또는 IC 다이의 단자들)에 땜납 범프가 배치될 수 있다. 일 실시예에서, IC 다이는 플립칩 방식으로 기판(100) 상에 배치될 수 있고, 다이 상의 단자들이 땜납 리플로우 프로세스에 의해 기판(100) 상의 단자들(120)과 연결되었다. 또 다른 실시예에 따라, IC 다이는 접착제 층에 의해 기판(100)에 연결될 수 있고, 다이 상의 단자들은 배선 접합 프로세스에 의해 기판 상의 대응하는 단자들에 전기적으로 연결되었다(이 실시예에서, 단자들(120)은 다이 영역(110) 외부에 놓일 수 있다).
전기적 도전성 단자들(125)의 제2 세트가 기판(100)의 제2 측(104)에 배치된다(명료성 및 도시의 용이성을 위해 도 1a에는 단지 일부만이 도시되어 있다). 일 실시예에 따라, 단자들(125)의 제2 세트는 메인보드, 마더보드 또는 다른 회로 보드(도면들에는 도시 안됨)와 같은 다음 레벨 컴포넌트 상에 배치된 단자들의 대응하는 어레이와 접속하기 위한 패턴으로 정렬된다. 단자들(125)은 각각 다음 레벨 컴포넌트의 단자와 전기적 접속을 형성할 수 있는 임의의 적절한 유형의 구조를 포함할 수 있다. 예로서, 단자(125)는 패드, 랜드, 땜납 범프 또는 다른 금속 범프, 또는 핀을 포함할 수 있다. 다음 레벨 컴포넌트는 기판(100)과 단자들(125)을 수납하기 위한 LGA(Land Grid Array) 소켓 또는 PGA(Pin Grid Array) 소켓과 같은 소켓(및 유지 메커니즘)을 포함할 수 있다. 대안으로, 단자들(125)은 땜납 리플로우 프로세스에 의해 다음 레벨 컴포넌트 상의 단자들과 연결될 수 있다.
코어(150)의 제1 표면(152) 상에 제1 빌드업 구조(130)가 배치되고, 코어의 제2 표면(154) 상에 제2 빌드업 구조(140)가 배치된다. 제1 빌드업 구조는 유전층 재료 및 금속의 하나 이상의 교호층들을 포함하고, 단자들(120)은 제1 빌드업 구조(130) 상에 배치된다(제1 기판 측(120)은 일반적으로 제1 빌드업 구조(130)의 외부 표면에 대응한다). 다층 유리 코어(150)에서의 도전체들(160) 중 적어도 하나는 제1 빌드업 구조(130)의 적어도 하나의 금속 층과 전기적으로 연결되고, 일 실시예에서, 코어(150)에 가장 근접한 제1 빌드업 구조의 금속 층은 적어도 하나의 도전체(160)와 연결된다. 유사하게, 제2 빌드업 구조(140)는 유전체 재료 및 금속의 하나 이상의 교호층들을 포함하고, 단자들(125)은 제2 빌드업 구조(140) 상에 배치된다(제2 기판 측(104)은 일반적으로 제2 빌드업 구조(140)의 외부 표면에 대응한다). 코어(150)에서의 도전체들(160) 중 적어도 하나는 제2 빌드업 구조(140)의 적어도 하나의 금속 층과 전기적으로 연결되고, 일 실시예에서, 코어(150)에 가장 근접한 제1 빌드업 구조의 금속 층은 적어도 하나의 도전체(160)와 연결된다. 제1 및 제2 빌드업 구조(130, 140)은 전력뿐만 아니라, 단자들(120, 125)의 제1 세트와 제2 세트 간에 입력/출력(I/O) 신호들을 라우팅한다(그리고, 이에 따라, 기판(100) 상에 장작된 IC 다이와 다음 레벨 컴포넌트 간의 시그널링 및 전력 전달을 용이하게 한다). 빌드업 구조(130, 140)가 이하에 상세하게 설명된다.
도 1c를 참조하면, 다층 유리 코어 기판(100)의 실시예가 상세히 도시되어 있다. 전술한 바와 같이, 기판은 유리층들(157a, 157b 및 157c)가 포함된 코어(150)를 포함하고, 이 코어는 제1 표면(152) 및 대향하는 제2 표면(154)을 갖는다. 전술한 바와 같이, 유리층들(157a 내지 157c) 사이에 접합층들(158a, 158b)이 배치된다. 도 1a 내지 도 1g에 세 개의 유리층들이 도시되어 있지만, 코어(150)는 기판(100)의 원하는 기계적 및 전기적 특성에 따라 임의의 적절한 수의 유리층들(예를 들면, 두 개의 층, 네 개 이상의 층 등)을 포함할 수 있다. 유리층들(157a 내지 157c)은 임의의 두께를 가질 수 있고, 일 실시예에서, 각각의 유리층은 대략 10과 200 마이크로미터 사이의 두께를 갖는다. 또한, 일 실시예에서, 유리층들(157a 내지 157c)은 (도면에 도시된 바와 같이) 동일한 두께를 가질 수 있거나, 또는 대안으로, 유리층들(157a 내지 157c) 중 임의의 하나가 하나 이상의 다른 유리층들과는 상이한 두께를 가질 수 있다. 접합층들(158a 및 158b) 또한 임의의 적절한 두께를 가질 수 있고, 일 실시예에서, 각각의 접합층은 대략 20과 100 마이크로미터 사이의 두께를 갖는다. 일 실시예에 따라, 접합층(158a 및 158b) 모두 (도면에 도시된 바와 같이) 동일한 두께를 갖는다; 그러나, 다른 실시예에서, 접합층(158a 및 158b) 중 임의의 하나가 하나 이상의 다른 접합층들과는 상이한 두께를 가질 수 있다.
개별적인 유리층(157a, 157b, 157c)은 임의의 적절한 기술에 의해 함께 접합될 수 있다. 일 실시예에서, 접합층(158a, 158b)은 유리층들 사이에 배치되고, 이들 층 각각은 두 개의 인접한 유리층들과 연결된다(예를 들면, 접합층(158a)은 유리층(157a 및 157b)에 연결되고, 그 외에도 그와 같이 연결된다). 일 실시예에 따라, 각각의 접합층(158a, 158b)은 접착제를 포함하고, 추가의 실시예에서, 접합층(158a, 158b)은 유기 재료를 포함한다. 일 실시예에서, 각각의 접합층(158a, 158b)은 아크릴 수지 또는 에폭시 수지가 포함된 필름과 같은 드라이 필름 접착 재료를 포함한다. 그러나, 개시된 실시예들은 접착제 접합에 한정되는 것은 아니고, 또한, 다층 유리 코어(150)는 접착제없이 형성될 수 있다는 것이 이해되어야 한다. 일부 실시예에서, 유리층(157a 내지 157c)은 확산 접합에 의해 함께 결합될 수 있다. 예를 들면, 일 실시예에서, 접합층(158a 및 158b)은 유리층(157a 내지 157c)의 유리 재료와 확산 접합을 형성할 수 있는 재료를 포함한다(예를 들면, 접합층(158a)은 각각의 유리층(157a 및 157b)과 확산 접합을 형성하고, 그 외에도 그와 같이 연결된다). 대안으로, 유리층(157a 내지 157c)은 서로 직접 확산 접합될 수 있고(예를 들면, 유리층(157a)이 유리층(157b)와 확산 접합되고, 그 외에도 그와 같이 연결된다), 이 경우, 접합층(158a 및 158b)은 생략될 수 있다. 다른 실시예에서, 유리층(157a 내지 157c)은 기계적으로 함께 접합될 수 있다. 예를 들면, 일 실시예에서, 관통홀(165)에 이중층 구조된 도전성 재료(160)는 유리층(158a 내지 158c)을 함께 고정하는(secure) 기능을 한다. 추가의 실시예에서, 유리층(157a 내지 157c)은 직접적인 산화물 대 산화물 접합을 사용하여 함께 고정될 수 있다.
일 실시예에 따라, 제1 빌드업 구조(130)는 복수의 유전체 재료층(133a, 133b, 133c, 133d) 및 복수의 금속층(136a, 136b, 136c)을 포함한다. 유전체 층(133a 내지 133d)은 임의의 적절한 유전체 재료(예를 들면, 폴리머 재료 등)를 포함할 수 있고, 임의의 적절한 기술에 의해 (예를 들면, 이중층 구조, 적층 등에 의해) 형성될 수 있다. 금속층(136a 내지 136c)는 임의의 적절한 전기적 도전성 금속(예를 들면, 구리, 알루미늄, 은 등)을 포함할 수 있고, 임의의 적절한 기술(예를 들면, 전기도금 및 무전해 도금과 같은 도금 프로세스)에 의해 이중층 구조될 수 있다. 더욱이, 금속층(136a 내지 136c)은 임의의 적절한 수 및 구성의 트레이스, 전력 평면, 접지 평면, 및 전력 및 I/O 신호들의 라우팅을 용이하게 하기 위한 다른 도전체들을 형성하도록 각각 패터닝될 수 있다.
유전체 층(133a 내지 133d) 중 하나는 임의의 두 개의 인접한 금속층(136a 내지 136c) 사이에 배치되고(예를 들면, 금속층(136a 및 136b)은 유전체층(133b)에 의해 분리되고, 그 외에도 그와 같이 분리된다), 유전체층(133a)은 코어(150)에 인접하여 놓이고 코어로부터 금속층(136a)을 분리시킨다. 일 실시예에 따라, 유전체층(133a)은 코어의 제1 표면(152)에 직접적으로 인접하여 놓인다. 비아(139a, 139b, 139c) - 이들은 금속으로 도금되거나 채워짐- 는 유전체층(133a, 133b, 133c)을 통해 각각 연장되고, 인접한 금속층들을 상호접속시킨다(예를 들면, 비아(139b)는 금속층(136a 및 136b)을 상호접속시키고, 그 외에도 그와 같이 접속시킨다). 더욱이, 다층 유리 코어(150)에 가장 가까운 금속층(136a)은 유전체층(133a)에 배치된 비아(139a)에 의해 하나 이상의 도전체(160)와 연결된다. 일 실시예에서, 코어(150)의 제1 표면(152)은 빌드업 구조(130)의 유전체 재료와의 접착을 향상시키기 위한 표면 처리 또는 코팅을 포함할 수 있다. 또한, 몇몇 실시예에서, 최외각의 유전체층(133d)은 저항층 및/또는 패시베이션층을 포함할 수 있다. 또한, 일 실시예에 따라, 단자(120)는 최외각 금속층(136c)에 의해 또는 그 위에 형성된다.
일 실시예에서, 제2 빌드업 구조(140)는 복수의 유전체 재료층(143a, 143b, 143c, 143d) 및 복수의 금속층(146a, 146b, 146c)을 포함한다. 유전체층(143a 내지 143d)은 임의의 적절한 유전체 재료(예를 들면, 폴리머 재료 등)를 포함할 수 있고, 임의의 적절한 기술에 의해 (예를 들면, 이중층 구조, 적층 등에 의해) 형성될 수 있다. 금속층(146a 내지 146c)은 임의의 적절한 전기적 도전성 금속(예를 들면, 구리, 알루미늄, 은 등)을 포함할 수 있고, 임의의 적절한 기술(예를 들면, 전기도금 및 무전해 도금과 같은 도금 프로세스)에 의해 이중층 구조될 수 있다. 더욱이, 금속층(146a 내지 146c)은 임의의 적절한 수 및 구성의 트레이스, 전력 평면, 접지 평면, 및 전력 및 I/O 신호들의 라우팅을 용이하게 하기 위한 다른 도전체들을 형성하도록 각각 패터닝될 수 있다.
유전체 층(143a 내지 143d) 중 하나는 임의의 두 개의 인접한 금속층(146a 내지 146c) 사이에 배치되고(예를 들면, 금속층(146a 및 146b)은 유전체층(143b)에 의해 분리되고, 그 외에도 그와 같이 분리된다), 유전체층(143a)은 코어(150)에 인접하여 놓이고 코어로부터 금속층(146a)을 분리시킨다. 일 실시예에 따라, 유전체층(143a)은 코어의 제2 표면(154)에 직접적으로 인접하여 놓인다. 비아(149a, 149b, 149c) - 이들은 금속으로 도금되거나 채워짐- 는 유전체층(143a, 143b, 143c)을 통해 각각 연장되고, 인접한 금속층들을 상호접속시킨다(예를 들면, 비아(149b)는 금속층(146a 및 146b)을 상호접속시키고, 그 외에도 그와 같이 접속시킨다). 더욱이, 다층 유리 코어(150)에 가장 가까운 금속층(146a)은 유전체층(143a)에 배치된 비아(149a)에 의해 하나 이상의 도전체(160)와 연결된다. 일 실시예에서, 코어(150)의 제5 표면(154)은 빌드업 구조(140)의 유전체 재료와의 접착을 향상시키기 위한 표면 처리 또는 코팅을 포함할 수 있다. 또한, 몇몇 실시예에서, 최외각의 유전체층(143d)은 저항층 및/또는 패시베이션층을 포함할 수 있다. 부가하여, 일 실시예에 따라, 단자(125)는 최외각 금속층(146c)에 의해 또는 그 위에 형성된다.
(도 1d 및 도 1g 각각에 도시된 실시예뿐만 아니라) 도 1c의 실시예에서, 제1 및 제2 빌드업 구조는 동일한 수의 유전체층 및 금속층을 갖고, 또한 일반적으로 동일한 두께를 갖는다. 그러나, 개시된 실시예들은 이에 한정되는 것은 아니고, 다른 실시예에서, 제1 및 제2 빌드업 구조는 상이한 두께를 가질 수 있고 유전체층 및 금속층의 수를 달리할 수 있다. 또 다른 실시예에 따라, 빌드업 구조는 다층 유리 코어(150)의 단지 일 측 상에 배치된다. 또한, 몇몇 실시예에서, 제1 및 제2 빌드업 구조는 동일한 유전체 재료 및 금속으로 구성된다. 그러나, 다른 실시예에서, 제1 및 제2 빌드업 구조는 재료를 달리 가질 수 있다.
도 1c의 실시예에서, 유전체층(133a 및 143a)은 다층 유리 코어(150)에 인접하여 위치되고, 코어에 가장 가까운 금속층(즉, 금속층(136a 및 146a))은 이들 유전체층에 의해 코어와 분리된다. 대체 실시예에서, 도 1d에 도시된 바와 같이, 금속층은 다층 유리 코어(150)에 인접하여 놓일 수 있다. 코어(150)의 일 측 또는 양 측에 인접하여 금속층을 끼워넣는 것(incorporation)을 종종 "코어층 라우팅"이라고 지칭한다.
도 1d를 참조하면, 기판(100)의 실시예는 도 1c에 도시된 것과 일반적으로 유사하다(그리고 유사한 피처는 동일한 참조 번호로 식별된다). 그러나, 도 1d의 실시예에서, 제1 빌드업 구조(130)는 다층 유리 코어(150)에 인접한 금속층(136x)을 포함하고, 일 실시예에 따라, 금속층(136x)은 코어의 제1 표면(152)에 직접적으로 인접하고 있다. 유전체층(133a)은 금속층(136x)(그리고 코어의 노출된 부분) 위에 놓이고, 이 금속층(136x)은 이제 코어와 가장 가까운 금속층이 되고, 도전체(160) 중 적어도 하나가 금속층(136x)과 연결된다. 더욱이, 다른 실시예에서, 코어(150)의 제1 표면(152)은 금속층(136x)(그리고, 아마도 유전체층(133a)의 부분)과의 접착을 향상시키기 위한 표면 처리 또는 코팅을 포함할 수 있다.
제1 빌드업 구조(130)와 유사하게, 도 1d의 제2 빌드업 구조(140)는 다층 유리 코어(150)에 인접한 금속층(146x)을 포함하고, 일 실시예에 따라, 금속층(146x)은 코어의 제2 표면(154)에 직접적으로 인접하고 있다. 유전체층(143a)은 금속층(146x)(그리고 유리 코어의 노출된 부분) 위에 놓이고, 이 금속층(146x)은 이제 코어와 가장 가까운 금속층이 되고, 도전체(160) 중 적어도 하나가 금속층(146x)과 연결된다. 부가하여, 다른 실시예에서, 코어(150)의 제2 표면(154)은 금속층(146x)(그리고, 아마도 유전체층(143a)의 부분)과의 접착을 향상시키기 위한 표면 처리 또는 코팅을 포함할 수 있다. 몇몇 실시예에서, 코어의 대향하는 표면(152, 154) 중 단지 하나만이 인접한 금속층을 갖는다(예를 들면, 제1 및 제2 빌드업 구조(130, 140) 각각에서 금속층(136x, 146x) 중 하나가 생략될 수 있다.).
이제, 도 1e를 참조하면, 다층 유리 코어 기판(100)의 추가의 실시예가 도시되어 있다. 도 1e에 도시된 기판(100)의 실시예는 일반적으로 도 1c에 도시된 것과 유사하다(그리고 유사한 피처는 동일한 참조 번호에 의해 식별된다). 그러나, 도 1e의 실시예에서, 각각의 도전체(160)가 배치되는 홀 또는 비아(165)는 코어(150)의 두께를 따라 테이퍼 형상의 벽을 갖는다. 일 실시예에서, 홀 또는 비아(165)의 테이퍼 형상 벽은 홀의 중심선에 대하여 0과 45도 사이의 각(167)을 갖는다. 홀(165)의 테이퍼 형상 벽은 다층 유리 코어(150)를 통해 홀을 형성하는데 사용되는 프로세스의 결과일 수 있다. 전술한 바와 같이, 홀 또는 비아(165)를 형성하는데 이용될 수 있는 프로세스는, 예를 들면, 에칭, 레이저 드릴링, 주입, 및 분사를 포함한다. 프로세싱 조건에 따라, 전술한 기술 중 임의의 것은 테이퍼 형상의 벽을 갖는 홀(165)을 형성할 수 있다. 형성 기술 및 프로세스 조건에 따라, 비아는 도 1e에 도시된 직선의 테이퍼 형상 벽과는 다른 형상을 가질 수 있다는 것이 이해되어야 한다. 예를 들면, 다른 실시예에서, 비아의 벽은 곡선일 수 있다(예를 들면, 비아는 부채꼴의 단면 프로파일을 가질 수 있다).
다음으로, 도 1f를 참조하면, 다층 유리 코어 기판(100)의 추가의 실시예가 도시되어 있다. 도 1f에 도시된 기판(100)의 실시예는 일반적으로 도 1c에 도시된 것과 유사하다(그리고 유사한 피처는 동일한 참조 번호에 의해 식별된다). 그러나, 도 1f의 실시예에서, 각각의 도전체(160)가 배치되는 홀 또는 비아(165)는 개별 유리층(157a, 157b, 157c) 및 접합층(158a, 158b)에 형성된 복수의 분리하여 정렬된 홀을 포함한다. 예를 들면, 관통홀(165)은 유리층(157a)에 비아(159a), 접합층(158a)에 비아(159b), 유리층(157b)에 비아(159c), 접합층(158b)에 비아(159d), 및 유리층(157c)에 비아(159c)를 포함할 수 있다. 일반적으로 이들 분리된 홀(159a 내지 159e)는 공통의 중심선을 따라 정렬된다; 그러나, 몇몇 실시예에서, 이들 개별 홀들 사이에 오정렬될 수도 있다.
일 실시예에 따라, 유리층에 형성된 비아(예를 들면, 비아 159a, 159c, 159e 및 아마도 접합층 158a, 158b)는 유리층(또는 접합층)의 두께를 따라 테이퍼 형상의 벽을 가질 수 있다. 일 실시예에서, 비아의 테이퍼 형상 벽은 홀의 중심선에 대하여 0과 45도 사이의 각(169)을 갖는다. 비아(예를 들면, 비아 159a 내지 159e)의 테이퍼 형상 벽은 형성 프로세스의 결과일 수 있다. 전술한 바와 같이, 유리층을 통해(그리고 접합층을 통해) 비아를 형성하는데 이용될 수 있는 프로세스는, 예를 들면, 에칭, 레이저 드릴링, 주입, 및 분사를 포함한다. 프로세싱 조건에 따라, 전술한 기술 중 임의의 것은 테이퍼 형상의 벽을 갖는 비아를 형성할 수 있다. 형성 기술 및 프로세스 조건에 따라, 비아는 도 1f에 도시된 직선의 테이퍼 형상 벽과는 다른 형상을 가질 수 있다는 것이 이해되어야 한다. 다른 실시예에서, 비아의 벽은 곡선일 수 있다. 예를 들면, 비아는 부채꼴의 단면 프로파일을 가질 수 있다(예를 들면, 도 8j 참조).
이제, 도 1g를 참조하면, 다층 유리 코어 기판(100)의 추가의 실시예가 도시되어 있다. 도 1g에 도시된 기판(100)의 실시예는 일반적으로 도 1c에 도시된 것과 유사하다(그리고, 유사한 피처는 동일한 참조 부호에 의해 식별된다). 그러나, 도 1g의 실시예에서, 임의의 하나 이상의 접합층(158a, 158b)은 도전체를 포함할 수 있다. 예를 들면, 접합층(158a)은 도전체(198a)를 포함할 수 있고, 접합층(158b)은 도전체(198b)를 포함할 수 있다. 도전체(198a, 198b)는 I/O 신호를 라우팅하고 및/또는 전력을 라우팅하기 위한 트레이스를 포함할 수 있다. 더욱이, 임의의 하나 이상의 접합층(158a, 158b) 상의 도전체(198a, 198b)은 전력 평면 및 접지 평면을 포함할 수 있다. 도전체(198a, 198b)는 금속(예를 들면, 구리, 니켈, 알루미늄, 은, 금뿐만 아니라 이들 및/또는 다른 금속들의 합금), 도전성 폴리머, 또는 복합 재료와 같은 임의의 적절한 전기적 도전성 재료를 포함할 수 있다. 또한, 도 1g의 접합층(158a, 158b) 모두 도전체를 포함하고 있지만, 다른 실시예에서는 모든 접합층이 도전체를 포함하는 것은 아니다.
도 2에는 다층 유리 코어 기판(100)을 포함하는 어셈블리(200)의 실시예가 도시되어 있다. 도 2를 참조하면, 어셈블리(200)는 다층 유리 코어(150)뿐만 아니라 제1 측(102) 및 대향하는 제2 측(104)을 갖는 기판(100)을 포함한다. 기판의 제1 측(102)에는 집적 회로(IC) 다이(210)가 배치된다. IC 다이(210)는 복수의 상호접속부(220)에 의해 기판(100)과 전기적으로(그리고 기계적으로) 연결된다. 기판의 제2 측(104) 상의 단자(125)(예를 들면, 랜드, 핀, 땜납 범프 등)(도 1a 참조)는 마더보드, 메인보드 또는 다른 회로 보드 같은 다음 레벨 컴포넌트와의 전기적 접속을 형성하는데 사용될 수 있다. 다이의 후면(215)과 대면하는 제1 표면(232) 및 대향하는 제2 표면(234)을 갖는 열 확산기 또는 리드(lid)(230)가 다이(210) 위에 배치되고, 열 인터페이스 재료(240)의 층에 의해 다이의 후면(215)과 열적으로 연결된다(그리고 아마도 기계적으로 연결된다). 열 확산기(230)를 유리 코어 기판(100)의 제1 표면(102)에 고정하기 위해 접착제 또는 실란트(290)가 사용될 수 있다. 도 2에 도시되어 있지는 않지만, 추가의 실시예에서, 열 싱크(또는 다른 냉각 장치)가 열 확산기(230)와 열적으로 연결될 수 있고, 열 인터페이스 재료의 또 다른 층이 열 확산기의 제1 표면(232)과 열 싱크(또는 다른 장치) 사이에 배치될 수 있다.
IC 다이(210)는 임의의 유형의 반도체 장치를 포함할 수 있다. 일 실시예에서, IC 다이(210)는 프로세싱 시스템 또는 장치를 포함한다. 예를 들면, IC 다이(210)는 마이크로프로세서 또는 그래픽 프로세서를 포함할 수 있다. IC 다이(210)는 임의의 수의 명령어 포맷을 갖는 임의의 수의 프로세서 아키텍처로부터의 명령어를 수행할 수 있다. 일 실시예에서, 명령어는 인텔사에 의해 사용되는 바와 같이 "x86" 명령어이다. 그러나, 다른 실시예에서, 프로세서는 다른 아키텍처로부터의 명령어 또는 다른 프로세서 설계자로부터의 명령어를 실행할 수 있다. 또 다른 실시예에서, IC 다이(210)는 메모리 장치를 포함한다. 추가의 실시예에 따라, IC 다이(210)는 시스템-온-칩(SoC)을 포함한다. 또 다른 실시예에서, IC 다이(210)는 디지털 회로, 아날로그 회로, 또는 아날로그와 디지털 회로의 조합을 포함할 수 있다.
상호접속부(220)는, 예를 들면, 땜납 리플로우 프로세스에 의해, IC 다이(210) 상의 단자와 기판의 제1 표면(102) 상의 단자를 연결함으로써 형성된다(도 1a 참조). 전술한 바와 같이, 기판 단자(120)는 각각 임의의 적절한 금속(예를 들면, 구리, 니켈, 알루미늄 등)과 금속들의 조합으로부터 형성되는 패드, 필라, 또는 스터드 범프를 포함할 수 있고, 다이 단자는 또한 임의의 금속 또는 금속들의 조합으로부터 형성된느 패드, 필라, 또는 스터드 범프를 포함할 수 있다. (예를 들면, 볼 또는 범프 형태의) 땜납이 기판 및/또는 다이 단자 상에 배치될 수 있고, 이들 단자는 다음에 땜납 리플로우 프로세스를 사용하여 결합될 수 있다.전술한 상호접속부는 기판(100)과 IC 다이(210) 사이에 형성될 수 있는 상호접속부 유형의 일예이고, 또한 임의의 다른 적절한 유형의 상호접속부가 이용될 수 있다는 것이 이해되어야 한다. 부가하여, 언더필 재료의 층(도 2에는 도시안됨)은 상호접속부(220) 주위에 그리고 IC 다이(210)와 기판의 제1 측(102) 사이에 배치될 수 있다.
열 확산기(230)는 임의의 적절한 열적 도전성 재료를 포함할 수 있고 임의의 적절한 형상 또는 구조를 가질 수 있다. 일 실시예에 따라, 열 확산기(230)는 기판의 제1 측(102)을 향하여 연장되는 측벽(또는 벽)(237)을 갖는 리드를 포함하고, 이 벽(또는 벽들)은 접착제(290)에 의해 기판 표면(102)에 고정된다. 전술한 리드는 때때로 집적된 열 확산기, 또는 IHS로 지칭된다. 열 확산기(230)를 구성하는데 사용될 수 있는 재료는 금속(예를 들면, 구리 및 그의 합금), 열적 도전성 복합체, 및 열적 도전성 폴리머를 포함한다.
도 2에 도시된 실시예에서, 어셈블리(200)는 단일 IC 다이(210)를 포함한다. 그러나, 다른 실시예에서, 어셈블리(200)는 멀티칩 패키지를 포함할 수 있다. 예를 들면, 하나 이상의 다른 집적 회로 다이(예를 들면, 메모리 장치, 전압 조정기 등)가 기판(100) 상에 배치될 수 있다. 부가하여, 커패시터 및 인덕터 같은 수동 장치가 유리 코어 기판(100) 상에 배치될 수 있고, 또는 대안으로 기판의 빌드업 구조(130, 140)에 통합될 수 있다. 예를 들면, 기판(100)의 빌드업 구조(130, 140)에 어레이 커패시터 또는 박막 커패시터가 통합될 수 있다. 또 다른 실시예에서, 안테나 또는 RF 차폐(shield)와 같은 무선 컴포넌트가 유리 코어 기판(100) 상에 배치될 수 있거나, 또는 이 기판의 빌드업 구조(130, 140)에 통합될 수 있다. 이들 부가의 장치는, IC 다이, 수동 장치, 또는 다른 컴포넌트이든지 간에, 유리 코어 기판(100)의 어느 한 측(102, 104)에 배치될 수 있다.
어셈블리(200)는 임의의 유형의 컴퓨팅 디바이스의 일부를 형성할 수 있다. 일 실시예에 따라, 어셈블리(200)는 서버 또는 데스크톱 컴퓨터의 일부를형성할 수 있다. 다른 실시예에서, 어셈블리(200)는 랩톱 컴퓨터 또는 유사한 모바일 컴퓨팅 디바이스(예를 들면, 넷-톱(net-top) 컴퓨터)의 일부를 형성한다. 추가의 실시예에서, 어셈블리(200)는 셀폰, 스마트폰, 또는 모바일 인터넷 장치(MID)와 같은 핸드헬드 컴퓨팅 디바이스의 일부를 포함한다. 또 다른 실시예에서, 어셈블리(200)는 내장된 컴퓨팅 디바이스의 일부를 형성한다.
도 3에는 다층 유리 코어 기판을 제조하는 방법의 실시예가 도시되어 있다. 도 3의 방법은 추가로 도 4a 내지 도 4c에 도시되고, 이들 도면은 아래의 설명에서 참조된다.
도 3의 블록(310)을 참조하면, 일 실시예에서, 하나 이상의 관통홀을 갖는 다층 유리 코어가 제공된다. 이것은 도 4a에 도시되어 있으며, 여기에서 코어(450)가 도시되어 있다. 다층 유리 코어(450)는 이전에 설명되고 도 1a 내지 도 1g에 도시된 코어(150)의 임의의 실시예를 포함할 수 있다. 다층 유리 코어(450)는 접착층(458a, 458b)에 의해 함께 고정된 개별 유리층(457a, 457b, 457c)을 포함하고, 이 코어는 제1 표면(452) 및 이 제1 표면(452)과 일반적으로 평행한 대향하는 제2 표면(454)을 포함한다. 홀 또는 비아(465)는 제1 표면(452)에서 제2 표면(454)으로 연장된다. 코어(450)의 유리층(457a 내지 457c)은 임의의 적절한 유형의 유리를 포함할 수 있고, 적용예 및/또는 원하는 특성에 따라 임의의 적절한 두께를 가질 수 있다(앞의 논의 참조). 일 실시예에 따라, 코어(450)는 단일 기판의 형성을 가능하게 하는 크기 및 구성을 갖는다. 추가의 실시예에서, 코어(450)는 두 개 이상의 기판의 형성을 가능하게 하는 크기 및 구성을 갖는다(예를 들면, 코어(450)는 두 개 이상의 기판으로 컷팅될 패널을 포함한다. 하나 이상의 관통홀을 갖는, 코어(450)와 같은, 다층 유리 코어를 형성하는 방법의 다양한 실시예가 도 5, 도 7, 도 9 및 도 11에 각각 도시되어 있고, 이들 실시예는 이하에 상세히 설명될 것이다.
블록(320)을 참조하면, 관통홀에 전기적 도전성 재료가 배치되어 도전체를 형성한다. 이것은 도 4b에 도시되어 있고, 여기서, 전기적 도전성 재료는 홀(465)에 배치되어 도전체(460)를 형성한다.
전기적 도전성 재료(460)는, 예를 들면, 도금 기술(전기 분해 도금 또는 무전해 도금), CVD, PVD, 또는 스크린 인쇄 기술뿐만 아니라 이들 및/또는 다른 프로세스의 임의의 조합과 같은 임의의 적절한 프로세스에 의해 비아(465)에 이중층 구조될 수 있다. 코어(450)의 도전체(460)를 형성하는 재료는 금속, 복합 재료 및 전기적 도전성 폴리머를 포함하는 임의의 적절한 전긱적 도전성 재료를 포함할 수 있다. 적절한 금속은 구리, 주석, 은, 구리, 니켈, 알루미늄, 및 텅스텐뿐만 아니라, 이들 및/또는 다른 금속의 합금을 포함한다.
다층 유리 코어의 관통홀에 도전체를 형성하는 방법의 일 실시예가 도 13에 도시되어 있고 이제 설명될 것이다. 도 13의 방법의 실시예는 도 14a 내지 도 14c의 개략도로 더 도시되고, 이하의 설명은 도 13 및 도 14a 내지 도 14c가 참조된다.
이제, 도 13의 블록(1305)을 참조하면, 다층 유리 코어의 관통홀의 벽 위에 시드층(seed layer) 또는 접착층이 배치된다. 이것은 코어(1450)를 도시하는 도 14a에 추가로 도시된다. 코어(1450)는 접합층(1458a, 1458b, 1458c)에 의해 함께 연결된 유리층(1458a, 1458b, 1458c, 1458d)을 포함한다(예를 들면, 접합층(1458a)은 유리층(1457a와 1457b)를 연결하고, 그 외의 층도 이와 같이 연결한다). 관통홀(1465)은 코어의 제1 표면(1452)으로부터 제2의 대향하는 표면(1454)으로 코어(1450)를 통해 연장된다. 홀(1465)은 에칭, 레이저 드릴링, 주입 및 분사와 같은 임의의 적절한 방법 또는 방법들의 조합에 의해 형성될 수 있다. 쓰루-비아(1465)의 벽 위에 시드층(1466)이 배치된다. 다른 실시예에서, 시드층(1466)에 앞서 하나 이상의 다른 재료층이 이중층 구조될 수 있다. 예를 들면, 시드층(1466)의 이중층 구조 전에, (원하는 커패시턴스를 향상시키고, 원하는 전기적 절연을 향상시키는 등을 위해) 쓰루-비아(1465)의 벽 위에 절연체층이 이중층 구조될 수 있다.
시드층(1466) 위에 후속의 금속층이 이중층 구조될 것이고, 시드층(1466)은 층(1457a 내지 1457d)의 유리 재료(그리고 접합층(1457a 내지 1457c)의 재료)에 및 이중층 구조된 후속 금속층에 부착할 수 있는 임의의 재료를 포함할 수 있다. 적절한 시드층 재료는 구리, 티타늄, 크롬, 니켈, 바나듐뿐만 아니라 이들 및/또는 다른 금속의 합금을 포함한다. 더욱이, 시드층(1466)은 무전해 도금, 전기분해 도금, CVD 또는 PVD를 포함하는 임의의 적절한 기술을 사용하여 이중층 구조될 수 있다. 일 실시예에서, 블랭킷(blanket) 증착 기술이 이용되고, 시드층(1466)는, 도 14a에 도시된 바와 같이, 코어(1450)의 제1 및 제2 표면(1452, 1454) 위에 연장될 수 있다. 시드층(1466)은 임의의 적절한 두께를 가질 수 있고, 일 실시예에서, 이 층은 0.1 마이크로미터와 0.5 마이크로미터 사이의 두께를 갖는다.
블록(1315)에서 설명된 바와 같이, 시드층 위에 금속이 증착된다. 이것은 도 14b에 도시되며, 여기서, 금속층(1467)은 시드층(1466) 위에 배치되었다. 금속층(1467)은 구리, 알루미늄, 니켈, 은 또는 금뿐만 아니라 이들 및/또는 다른 금속의 합금과 같은 임의의 적절한 전기적 도전성 금속을 포함할 수 있다. 금속층(1467)은 무전해 도금, 전기분해 도금, CVD 또는 PVD를 포함하는 임의의 적절한 기술을 이용하여 증착될 수 있다. 일 실시예에서, 블랭킷 증착 기술이 이용되고, 금속층(1467)은, 도 14b에 도시된 바와 같이, 코어(1450)의 제1 및 제2 표면(1452, 1454) 위에 연장될 수 있다. 금속층(1467)은 임의의 적절한 두께를 가질 수 있고, 일 실시예에서, 이 층은 5 마이크로미터와 30 마이크로미터 사이의 두께를 갖는다. 또 다른 실시예에서, 시드층(1466) 위에 증착된 금속(1467)은 실질적으로 관통홀(1465)을 채운다.
다음에, 블록(1325)을 참조하면, 금속층 위에 유전체 재료가 배치되어 관통홀을 채운다. 이것은 도 14c에 도시되어 있으며, 여기서, 유전체 재료(1468)는 금속층(1467) 위에 배치되어 각 홀(1465)의 내부 보이드를 채웠다. 유전체 재료(1468)는 임의의 적절한 재료를 포함할 수 있고, 일 실시예에서, 유전체 재료(1468)는 유기 재료를 포함한다. 추가로, 유전체 재료(1468)는 스크린 인쇄, CVD 또는 PVD 같은 임의의 적절한 기술을 이용하여 증착될 수 있다. 다시, 그러나, 금속층(1467)은 관통홀(1465)을 실질적으로 채울 수 있고, 이 경우, 유전체 재료는 생략될 수 있다. 추가의 실시예에서, 도 14c에 도시된 바와 같이, 과도한 시드층(1466)과 과도한 금속층(1467)은 코어(1450)의 제1 및 제2 표면(1452, 1454)으로부터 제거될 수 있다. 과도한 시드 및 금속 층은, 예를 들면, 연삭 프로세스, 화학-기계적 연마 기술, 또는 에칭 프로세스에 의해 표면(1452, 1454)로부터 제거될 수 있다.
이제, 도 3, 특히 블록(330)으로 돌아가면, 하나 이상의 빌드업 층이 다층 유리 코어의 각각의 측(또는 아마도 단지 한 측)에 배치되어, 전술한 바와 같이, 빌드업 구조를 생성한다. 이것은 도 4c에 도시되어 있고, 여기서, 제1 빌드업 구조(430)는 코어(450)의 제1 표면(452) 상에 형성되었고, 제2 빌드업 구조(440)는 코어의 제2 표면(454) 상에 형성되었다. 각각의 빌드업 구조(430, 440)는 유전체 재료 및 금속의 임의의 적절한 수의 교호층(예를 들면, 하나 이상)을 포함할 수 있고, 이들은 임의의 적절한 기술에 의해 생성될 수 있다. 그러한 빌드업 구조의 구조 및 형성은 도 1b 내지 도 1g 및 상기에 수반하는 설명을 참조하여 상세히 설명될 것이다. 일 실시예에서, 도전체(460) 중 적어도 하나는 코어(450)에 가장 가까운 제1 빌드업 구조(430)의 금속층과 전기적으로 연결되고, 추가의 실시예에서, 도전체(460)의 적어도 하나는 코어에 가장 가까운 제2 빌드업 구조(440)의 금속층과 전기적으로 연결된다. 다층 유리 코어(450) 및 빌드업 구조(430, 440)의 조합은 집적 회로 장치용 기판(400)을 포함할 수 있다.
이제, 도 3의 블록(340)을 참조하면, 기판 상에 전기적 도전성 단자가 형성될 수 있다(단자는 도 4a 내지 도 4c에 도시되지 않음). 단자들의 제1 세트는 제1 빌드업 구조(430) 상에 형성될 수 있고, 단자들의 제2 세트는 제2 빌드업 구조(440) 상에 형성될 수 있다. 그러한 단자들의 구조 및 형성은 도 1a 내지 도 1g 및 상기에 수반하는 설명을 참조하여 상세히 설명된다.
전술한 바와 같이, 일 실시예에서, 다층 유리 코어(450)뿐만 아니라, 제1 및 제2 빌드업 구조(430, 440)는 두 개 이상의 기판에 대응하는 구조 및 피처를 포함한다. 이 실시예에서, (빌드업 구조(430, 440)를 구비한) 코어(450)는 이들 개별 기판에 (단자의 형선 전 또는 후에) 단일화될 것이다.
이제, 도 5를 참조하면, 하나 이상의 관통홀을 갖는 다층 유리 코어를 형성하는 방법의 실시예가 도시되어 있다. 도 5에 도시된 방법의 실시예는 도 6a 내지 도 6c의 개략도에서 추가로 설명되고, 이들 도면이 아래의 설명에서 참조된다.
도 5의 블록(510)을 참조하면, 다층 유리 플레이트가 제공된다. 이것은 도 6a에 도시되어 있고, 여기서, 다층 유리 플레이트(605)가 도시되어 있다. 플레이트(605)는 접합층(658a, 658b, 658c)에 의해 함께 부착된 복수의 유리층(657a, 657b, 657c, 657d)을 포함한다(예를 들면, 접합층(658a)은 유리층(657a 및 657b)과 연결되고, 다른 층도 마찬가지로 연결된다.) 다층 유리 플레이트(605)는 또한 제1 표면(652)과 제2 표면(654) 사이에 연장되는 주변부(651)를 포함한다. 일 실시예에 따라, 다층 유리 플레이트(605)는 50 마이크로미터와 800 마이크로미터 사이의 두께를 가질 수 있다. 일 실시예에서, 다층 유리 플레이트는 단일 기판 코어의 형성을 가능하게 하는 크기 및 구성을 갖는다. 추가의 실시예에서, 플레이트(605)는 두 개 이상의 기판 코어의 형성을 가능하게 하는 크기 및 구성을 갖는다(예를 들면, 플레이트(605)는 두 개 이상의 기판 코어 또는 두 개 이상의 기판으로 절단될 패널을 포함한다.).
개별적인 유리층(657a 내지 657d)은 임의의 적절한 유형의 유리를 포함할 수 있다. 일 실시예에서, 유리층(657a 내지 657d)은 동일한 유리 재료를 포함한다; 그러나, 다른 실시예에서, 유리층(657a 내지 657d) 중 임의의 층은 다른 유리층 중의 임의의 층의 유리 재료와 상이한 유리 재료를 포함할 수 있다. 도 6a 내지 도 6c에 네 개의 유리층이 도시되어 있지만, 플레이트(605)는, 플레이트(605)로부터 형성될 코어(또는 코어들)의 원하는 기계적 및 전기적 특성에 따라, 임의의 적절한 수의 유리층(예를 들면, 두 개의 층, 세 개의 층, 다섯 개 이상의 층 등)을 포함할 수 있다. 유리층(657a 내지 657d)은 임의의 적절한 두께를 가질수 있고, 일 실시예에서, 각각의 유리층은 대략 50 내지 200 마이크로미터의 두께를 갖는다. 또한, 일 실시에에서, 유리층(657a 내지 657d는 (도면에 도시된 바와 같이) 모두 동일한 두께를 가질 수 있거나, 또는 대안으로, 유리층(657a 내지 657d) 중 임의의 층은 하나 이상의 다른 유리층과는 상이한 두께를 가질 수 있다.
접합층(658a 내지 658c)은 또한 임의의 적절한 두께를 가질 수 있고, 일 실시예에서, 각각의 접합층은 대략 20 내지 100 마이크로미터의 두께를 갖는다. 또한, 일 실시에에서, 접합층(658a 내지 658c는 (도면에 도시된 바와 같이) 모두 동일한 두께를 가질 수 있다; 그러나, 다른 실시예에서, 접합층(658a 내지 658c) 중 임의의 층은 하나 이상의 다른 접합층과는 상이한 두께를 가질 수 있다.
개별적인 유리층(657a, 657b, 657c, 657d)은 임의의 적절한 기술에 의해 함께 접합될 수 있다. 일 실시예에서, 도면에 도시된 바와 같이, 접합층(658a, 658b, 658c)은 유리층들 사이에 배치되고, 이들 층 각각은 두 개의 인접한 유리층과 연결된다(예를 들면, 접합층(658a)은 유리층(657a 및 657b)와 연결되고, 그 외의 층도 마찬가지로 연결된다). 일 실시예에 따라, 각각의 접합층(658a 내지 658c)는 접착제를 포함하고, 추가의 실시예에서, 접합층은 유기 재료를 포함한다. 일 실시예에서, 각각의 접합층(658a 내지 658c)은 아크릴 수지 또는 에폭시 수지가 포함된 필름과 같은 드라이 필름 접착 재료를 포함한다.
이제, 도 15 및 도 16a 내지 도 16e를 참조하여 접착제 접합층을 이용하여 복수의 유리층을 연결하는 다양한 방법이 설명될 것이다. 우선, 그러나, 개시된 실시예는 접착제 접합에 한정되는 것은 아니고, 또한, 다층 유리 플레이트(605)(및, 이에 따라 이 플레이트로부터 형성된 코어)가 접착제 없이 생성될 수 있다는 것이 이해되어야 한다. 예를 들면, 전술한 바와 같이, 다른 실시예에서, 복수의 유리층은 직접적인 산화물-대-산화물 접합, (인접한 유리층들 간에 중간층이 있거나 없는) 확산 접합을 이용하여 함께 연결될 수 있거나, 또는 이들 유리층이 (예를 들면, 플레이트(605)를 통해 연장되는 관통홀에 증착된 재료에 의해) 기계적으로 함께 고정될 수 있을 뿐만 아니라, 이들 및/또는 다른 기술의 임의의 조합에 의해 함께 고정될 수 있다.
도 15를 참조하면, 일 실시예에서, 다층 유리 플레이트는 롤러 적층 프로세스를 이용하여 형성된다. 도 15의 실시예에서, 유리 시트(1511a)의 제1 소스, 접착 필름(1512a)의 제2 소스, 접착 필름(1512b)의 제2 소스, 및 유리 시트(1511c)의 제3 소스가 연속적인 방식으로 롤러(1501 및 1502) 사이에서 함께 압착되어 다층 유리 적층체(1503)를 형성한다. 다층 유리 적층체는, 도시된 바와 같이, 접착층(1558a 및 1558b)에 의해 함께 연결된 개별적인 유리층(1557a, 1557b 및 1557c)을 포함한다. 임의의 적절한 수의 유리 시트가 접착층에 의해 함께 결합되어 유리 적층체(1503)를 형성할 수 있다. 유리 적층체(1503)는 임의의 적절한 길이로 절단되어 하나 이상의 다층 유리 플레이트를 형성할 수 있다(예를 들면, 플레이트(605)는 세 개의 접착층에 의해 함께 연결된 네 개의 유리층을 갖는다).
이제, 도 16a 내지 도 16e를 참조하면, 또 다른 실시예에서, 제거가능 캐리어 상의 적층에 의해 다층 유리 플레이트가 형성된다. 도 16a에 도시된 바와 같이, 제1 유리층(1657a)가 릴리스가능(releasable) 접착제(1604)에 의해 제거가능 캐리어(1602)에 부착된다. 일 실시예에서, 릴리스가능 접착제(1604)는 자외선(UV) 광에의 노출 하에 열화되는 접착제 재료를 포함한다. 또 다른 실시예에서, 릴리스가능 접착제(1604)는 솔벤트에의 노출 하에 열화되는 접착제 재료를 포함한다. 도 16b에 도시된 바와 같이, 제1 접착층(1658a)은 유리층(1657a) 위에 배치된다. 일 실시예에서, 접착층(1658a)은 드라이 필름 접착제이고, 또 다른 실시예에서, 접착층(1658a)은 유리층(1657a) 상에 분사 또는 인쇄된 다음 경화되는 액체 접착제를 포함한다. 도 16c를 참조하면, 제2 유리층(1657b)이 제1 접착층(1658a) 상에 배치되고, 전술한 프로세스가 반복된다. 예를 들면, 도 16d에 도시된 바와 같이, (드라이 필름 또는 액세로서 도포된) 제2 접착층(1658b)이 유리층(1657b) 위에 배치되고, 제3 유리층(1657c)이 이 제2 접착층 위에 배치된다. 도 16e에 도시된 바와 같이, 캐리어(1602)는 (예를 들면, UV 광의 적용에 의해, 솔벤트의 적용에 의해) 독립적인 다층 유리 플레이트(1605)를 남겨두고 릴리스가능 접착제(1604)의 저하에 의해 릴리스된다.
이제, 도 5를 참조하면, 블록(520)에 설명된 바와 같이, 마스크층이 다층 유리 플레이트 상에 배치되고 패터닝된다. 이것은 또한 도 6a에 도시되어 있는데, 여기서, 마스크층(680)은 플레이트(605)의 제1 표면(652) 위에 배치되었다. 또한, 마스크층(680)이 패터닝되어 개구(685)를 형성한다. 마스크층(680)은 층(657a)의 유리 재료에 부착할 수 있고, 게다가 패터닝으로 수정할 수 있는 임의의 재료를포함할 수 있다. 예를 들면, 마스크층(680)은 포토리소그래피 및 에칭 기술에 의해 패터닝될 수 있는 포토레지스트 재료를 포함할 수 있다. 부가하여, 마스크층(680)은 유리층 및 접합층의 부분의 후속 제거(예를 들면, 습식 에칭 프로세스)를 견딜 수 있는 재료를 포함한다.
블록(530)에 설명된 바와 같이, 모든 유리층뿐만 아니라 접합층을 통해 홀이 형성된다. 이것은 도 6b에 도시되어 있고, 여기서, 관통홀(665)은 마스크층(680)의 개구(685)에 대응하는 위치에 형성되었다. 홀(665)은 모든 유리층(657a 내지 657d) 및 모든 접합층(658a 내지 658c)을 통해 연장된다. 그러나, 다른 실시예에서, 하나 이상의 홀(665)은 플레이트의 두께의 단지 일부만을 통해 연장될 수 있다. 일 실시예에 따라, 비아(665)는 유리 및 접합층을 제거할 에칭 화학제(또는 화학제들)을 이용하는 습식 에칭 프로세스(프로세스들)에 의해 형성된다. 예를 들면, 유리를 제거할 수 있는 에천트는 플루오르화수소산(HF)을 포함하는 용액을포함할 수 있고, 대안으로 산화물 에칭 또는버퍼링된 산화물 에칭이 이용될 수 있다. 접합층(658a 내지 658c)의 재료를 제거할 수 있는 에천트는 적절한 솔벤트를 포함하는 용액을 포함할 수 있다. 또 다른 실시예에서, 비아(665)는 드라이 에칭 프로세스(예를 들면, 유리를 제거하기 위한 플루오르화 탄소를 포함하는 에천트 및 접착층을 제거하기 위한 산호 및/또는 수소를 포함하는 에천트)에 의해 형성될 수 있다. 관통홀(665)의 형성 후, 블록(540)에서 설명되고 도 6c에 도시된 바와 같이 마스크층(680)이 다층 유리 플레이트로부터 제거될 수 있다.
도 5의 실시예(뿐만 아니라 도 7, 도 9 및 도 11 각각의 실시예)에서, 다양한 유리 및 접합층 재료에 비아를 형성하기 위해 에칭 프로세스(또는 프로세스들)가 이용된다. 그러나, 개시된 실시예들은 에칭에 의한 홀 형성에 한정되는 것은 아니고, 또한 다른 프로세스를 이용하여 다층 코어에 관통홀을 형성하고 및/또는 임의의 개별 유리 또는 접착층에 비아를 형성할 수 있다는 것이 이해되어야 한다. 예를 들면, 임프린팅 프로세스에 의해 유리층에 비아를 형성할 수 있지만 유리는 연화 온도까지 상승되었다. 추가의 예로서, 분사(sand blasting)에 의해 유리 또는 접합층에 비아가 형성될 수 있다.
다음에, 도 7을 참조하면, 하나 이상의 관통홀을 갖는 다층 유리 코어를 제조하는 방법의 또 다른 실시예가 도시된다. 도 7에 도시된 방법의 실시예는 도 8a 내지 도 8j의 개략도에 추가로 도시되고, 이들 도면이 다음의 설명에 참조된다.
도 7의 블록(710)을 참조하면, 다층 유리 플레이트가 제공된다. 이것은 제1 표면(852)과 대향하는 제2 표면(854)를 갖는 다층 유리 플레이트(805)를 도시하는 도 8a에 도시되어 있다. 플레이트(805)는 접합층(858a, 858b, 858c)에 의해 함께 연결된 개별적인 유리층(857a, 857b, 857c 및 857d)을 포함한다. 다층 유리 플레이트(805)는 다층 유리 플레이트(605)와 유사할 수 있다(도 6a, 도 15 및 도 16뿐만 아니라 위의 설명 참조).
블록(720)에서 설명된 바와 같이, 마스크층이 다층 유리 플레이트 상에 배치되고 패터닝된다. 이것은 또한 도 8a에 도시되어 있고, 여기서, 마스크층(880)은 플레이트(805)의 제1 표면(852) 위에 배치되었다. 부가하여, 마스크층(880)이 패터닝되어 개구(885)를 형성한다. 마스크층(880)은 층(857a)의 유리 재료에 부착할 수 있고, 또한 패터닝으로 수정가능한 임의의 재료를 포함할 수 있다. 예를 들면, 마스크층(880)은 포토리소그래피 및 에칭 기술에 의해 패터닝될 수 있는 포토레지스트 재료를 포함할 수 있다. 부가하여, 마스크층(880)은 유리층 및 접합층의 부분의 후속 제거(예를 들면, 습식 에칭 프로세스)에 견딜 수 있는 재료를 포함한다.
블록(730)에 설명된 바와 같이, 유리층 중의 하나에 홀 또는 비아가 형성된다. 이것은 도 8b에 도시되어 있는데, 여기서, 비아(891)는 마스크층(880) 내의 개구(885)에 대응하는 위치에서의 유리층(857a)에 형성되었다. 일 실시예에 따라, 비아(891)는 유리층(857a)을 제거할 에칭 화학제를 이용하는 습식 에칭 프로세스에 의해 형성된다. 또 다른 실시예에서, 건식 에칭 프로세스를 이용하여 유리에 비아를형성할 수 있다. 유리에 대한 적절한 에천트의 예가 위에 설명되어 있다.
블록(740)에 설명된 바와 같이, 홀이 이미 형성된 유리 층에 보호층이 증착된다. 이것은 도 8c에 도시되어 있는데, 보호층(871)은 유리층(857a)에 형성된 비아(891)의 벽 위에 배치되었다. 플레이트(605)에 관통홀을 형성하기 위해 접합층과 다른 유리층에 부가의 비아가 형성될 것이고, 보호층(871)의 기능은 이들 다른 비아의 형성 동안(예를 들면, 접합층과 다른 유리층 상의 후속 에칭 프로세스 동안) 유리층(857a)의 재료의 제거를 실질적으로 금지하거나 방지하기 위한 것이다. 보호층(871)은, 예를 들면, 유기 재료(예를 들면, 벤조시클로부탄, 폴리테트라플루오로에틸렌, 폴리이미드 등), 금속(예를 들면, 백금 또는 금), 금속 산화물, 또는 실리콘 질화물과 같은, 전술한 후속 비아 형성 프로세스에 견딜 수 있는 임의의 재료를 포함할 수 있다. 더욱이, 보호층(871)은 ALD(atomic layer deposition) 또는 CVD 같은 임의의 적절한 기술을 이용하여 홀(891)의 벽 위에 증착될 수 있다. 일 실시예에서, 보호층(871)은 유리에 선택적인 프로세스에 의해 증착된다. 또 다른 실시예에서, 비선택적 블랭킷 증착 프로세스를 이용하여 보호층을 증착시키고, 후속하여 이방성 프로세스를 이용하여 비아 바닥으로부터 보호층을 제거한다.
블록(750)에 설명된 바와 같이, 접합층들 중 하나에 홀 또는 비아가 형성된다. 이것은 도 8d에 도시되어 있는데, 여기서, 비아(892)는 마스크층(880)의 개구(885)에 대응하는 위치에서 접합층(858a)에 형성되었다. 홀(892) 각각은 일반적으로 유리층(857a) 내의 상부홀(overlying hole; 891)에 대하여 정렬된다(예를 들면, 홀(891 및 892)의 중심선은 대략 일치한다). 일 실시예에 따라, 비아(892)는 습식 에칭 프로세스에 의해 형성되고, 또 다른 실시예에서, 비아(892)는 건식 에칭 프로세스를 사용하여 형성될 수 있다. 접합층 재료에 대한 적절한 에천트의 예는 전술되어 있다.
도 7에 도시된 바와 같이, 필요에 따라, 이전에 설명된 단계들이 반복되어 다층 유리 플레이트를 통과하는 홀을 형성한다. 따라서, 블록(730)을 다시 참조하면, 다음 유리층에 홀이 형성된다. 이것은 도 8e에 도시되어 있는데, 여기서, 홀(893)이 유리층(857b)에 형성되었다. 홀(893)은 전술한 바와 같이 형성될 수 있고, 이들 홀은 일반적으로 이전에 형성된 비아(891 및 892)와 정렬된다(예를 들면, 홀(891, 892, 893)의 중심선은 대략 일치한다). 블록(740)에 설명된 바와 같이, 홀이 형성된 유리층 상에 보호층이 배치된다. 이것은 도 8f에 도시되어 있는데, 여기서, 보호층(873)은 유리층(857b)의 이전에 형성된 홀(893)의 벽 위에 배치되었다. 보호층(873)은, 전술한 바와 같이, 보호층(871)과 유사하다. 블록(750)을 참조하면, 다음 접합층에 홀 또는 비아가 형성된다. 이것은 도 8g에 도시되어 있는데, 여기서, 홀(894)은 일반적으로 이전에 형성된 비아(891 내지 893)와 정렬된다.
블록(730, 740 및 750)에 대하여 전술한 홀 형성 프로세스가 필요에 따라 반복되어 다층 유리 플레이트(805)를 통과하여 연장되는 홀을 형성한다. 이것은 도 8h에 도시되어 있는데, 여기서, 홀(895)은 유리층(857c)에 형성되었고, 홀(896)은 유리층(858c)에 형성되었으며, 홀(897)은 유리층(858d)에 형성되었다. 보호층(875)은 유리층(857c) 내의 홀(895)의 벽 위에 증착되었고, 보호층(875)은 이전에 설명된 보호층(871)과 유사하다는 것을 유의하자. 홀(891 내지 897) 모두 마스크층(880) 내의 개구(885)에 대응하는 위치에 형성되었고, 이들 홀은 일반적으로 서로에 대하여 정렬된다(예를 들면, 홀(891 내지 897)의 중심선은 대략 일치한다).
홀 형성이 완료되면, 블록(760)에서 설명된 바와 같이, 마스크층과 보호층이 제거된다. 이것은 도 8i에 도시되어 있는데, 여기서, 마스크층(880)과 보호층(871, 873 및 875)이 제거되었다. 복수의 홀(865)이 이제 플레이트의 제1 표면(852)으로부터 다층 유리 플레이트(805)를 통하여 제2의 대향하는 표면(854)으로 연장된다. 각각의 관통홀(865)은 유리층(857a 내지 857d) 및 접합층(858a 내지 858c)에 형성된 일련의 홀(891, 892, 893, 894, 895, 896, 및 897)을 포함한다. 홀 또는 비아의 종횡비는 비아의 길이(또는 깊이)를 그 비아의 최대 직경으로 나눈 것으로 정의될 수 있다. 도 7 및 도 8a 내지 도 8i에 설명된 프로세스의 한가지 이점은 최대 종횡비를 갖는 플레이트(805) 내의 관통홀이 얻어질 수 있다는 점이다. 예를 들면, 일 실시예에서, 다층 유리 플레이트(805) 내의 관통홀(865)은 대략 2 내지 6 범위의 종횡비를 가질 수 있다.
도 8a 내지 도 8i의 실시예에서, 비아(891, 893, 895 및 897) 각각은 자신들의 각각의 유리층(857a, 857b, 857c 및 857d)의 두께를 따라 일반적으로 곧은 테이퍼형상인 단면 프로파일을 갖는다. 그러나, 전술한 바와 같이, 유리층(또는 접합층) 내에 형성된 비아의 형상은 제조 기술(예를 들면, 습식 에칭, 건식 에칭, 레이저 드릴링 등)뿐만 아니라 프로세스 특성에 따라 변할 수 있다. 다른 실시예에서, 예를 들면, 유리층(857a 내지 857d) 중 하나(또는 접합층(858a 내지 858c) 중 하나)에 형성된 비아는 곡선 형상을 가질 수 있다. 예를 들면, 도 8j에 도시된 바와 같이, 비아(891, 893, 895 및 897)는 부채꼴 형상인 단면 프로파일을 가질 수 있다. 개시된 실시예 중 어떤 것도 그러한 부채꼴 형상의 비아를 채택할 수 있다. 더욱이, 개시된 실시예는 그러한 부채꼴 형상에 한정되는 것이 아니고, 비아는 임의의 적절한 형상 또는 프로파일을 가질 수 있다는 것이 이해되어야 한다.
다음으로, 도 9를 참조하면, 하나 이상의 관통홀을 갖는 다층 유리 코어를 제조하는 방법의 추가의 실시예가 도시되어 있다. 도 9에 도시된 방법의 실시예는 도 10a 내지 도 10h의 개략도에 더 도시되어 있고, 아래의 설명에서 이들 도면이 참조된다.
도 9의 블록(910)을 참조하면, 제1 유리층 상에 마스크층이 배치되고 패터닝된다. 이것은 도 10a에 도시되어 있는데, 여기서, 마스크층(1080a)은 유리층(1057a) 상에 배치되었다. 마스크층(1080a)은 패터닝되어 개구(1085a)를 형성하였다. 블록(920)에 설명된 바와 같이, 제1 유리층에 홀이 형성된다. 이것은 도 10b에 도시되어 있는데, 여기서, 홀(1091)은 마스크층(1080a) 내의 개구(1085a)에 대응하는 위치에서 유리층(1057a)에 형성되었다. 도 9의 블록(930)에 설명된 바와 같이, 제2 유리층이 제1 유리층에 접합되어 이중층 구조를 형성한다. 이것은 도 10c에 도시되어 있는데, 여기서, 제2 유리층(1057b)은 접합층(1058)에 의해 유리층(1057a)과 연결되었다. 블록(940)을 참조하면, 제2 유리층 상에 마스크층이 배치되어 패터닝된다. 이것은 도 10d에 도시되어 있는데, 여기서, 마스크층(1080b)이 유리층(1057b) 상에 배치되고 패터닝되어 개구(1085b)를 형성하였다. 다음에, 블록(950)에 설명된 바와 같이, 제2 유리층 및 접합층에 홀이 형성된다. 이것은 도 10e에 도시되어 있는데, 여기서, 유리층(1057b)에 홀(1093)이 형성되었고 접합층(1058)에 홀(1092)이 형성되었다. 홀(1091, 1092, 1093)은 일반적으로 정렬된다(예를 들면, 이들 홀의 중심선은 대략 일치한다). 블록(960)에 설명된 바와 같이, 마스크층이 제거된다. 이것은 도 10f에 도시되어 있는데, 여기서, 마스층(1080a, 1080b)이 제거되었고, 관통홀(1065)을 갖는 이중층 구조(1008)가 남겨져 있으며, 각각의 관통홀(1065)은 일련의 정렬된 홀(1091, 1092, 1093)을 포함한다. 홀(1091, 1092, 1093)은 이전에 설명된 임의의 기술에 의해 형성될 수 있고, 또한, 유리층(1057a, 1057b)은 전술한 방법 중 임의의 방법에 의해 함께 결합될 수 있다.
도 10f의 이중층 구조(1008)는 기판에 다층 유리 코어로서(예를 들면, 코어(150)로서 또는 코어(450)로서) 사용될 수 있다. 대안으로, 이중층 구조(1008)는 복수의 기판이 형성될 수 있는 패널을 포함할 수 있다. 그러나, 또 다른 실시예에서(블록(970) 참조), 두 개 이상의 이들 이중층 구조가 함께 접합되어 다층 유리 코어(또는 복수의 기판이 형성될 수 있는 패널)를 형성한다. 이것은, 예를 들면, 도 10g에 도시되어 있는데, 여기서, 제1 이중층 구조(1008a)가 제2 이중층 구조(1008b)와 연결되어 있다. 이중층 구조 각각은, 전술한 바와 같이, 접합층(1058)에 의해 제2 유리층(1057b)과 연결된 제1 유리층(1057a)을 포함한다. 부가의 접합층(1058x)은 제1 및 제2 이중층 구조(1008a, 1008b)을 연결하여, 관통홀(1065)을 갖는 다층 유리 코어(1005)를 형성한다. 각각의 쓰루-비아(1065)는 접합층(1058x) 내에 형성된 홀(1094x)을 포함한다. 일 실시예에서, 접합층(1058x) 내의 홀(1094x)은 이중층 구조(1008a, 1008b)의 접합에 앞서 사전 형성되고, 또 다른 실시예에서, 홀(1094x)은 이들 이중층 구조의 접합 후에 (예를 들면, 에칭 또는 다른 적절한 프로세스에 의해) 형성된다.
대체 실시예에서, 블록(980)에서 설명된 바와 같이, 제1 유리층 상에 보호층이 배치된다(그리고 제2 마스크층(1080b)은 생략될 수 있다). 이것은 도 10h에 도시되어 있는데, 여기서, 보호층(1071)은 제1 유리층(1057a)에 형성된 비아(1091)의 벽 위에 배치된다. 마스크층(1080a) 및 이층의 개구(1085a)를 이용하여 접합 및 유리층(1058, 1057b)에 홀(1092 및 1093)이 각각 형성될 수 있다. 보호층(1071)은 전술한 보호층(871)과 유사할 수 있다. 홀(892, 893)의 형성 후, 마스크층(1080a)과 같이(블록(960) 참조) 보호층(1071)이 제거된다. 도 10h의 이중층 구조는 다층 유리 코어로서(예를 들면, 코어(150)로서, 또는 코어(450)로서) 사용될 수 있거나, 또는 이 이중층 구조는 두 개 이상의 추가의 이중층 구조(도 10g 참조)와 연결될 수 있다.
이제, 도 11을 참조하면, 하나 이상의 관통홀을 갖는 다층 유리 코어를 형성하는 방법의 또 다른 실시예가 도시되어 있다. 도 11에 도시된 방법의 실시예는 도 12a 내지 도 12e의 개략도에 더 도시되어 있고, 이들 도면은 다음의 설명에서 참조된다.
도 11의 블록(1110)을 참조하면, 제1 유리층 상에 마스크층이 배치되고 패터닝된다. 이것은 도 12a에 도시되어 있는데, 여기서, 마스크층(1280)은 유리층(1257a) 상에 배치되었고, 마스크층(1280)은 패터닝되어 개구(1285)를 형성하였다. 블록(1120)에 설명된 바와 같이, 제1 유리층에 홀이 형성된다. 이것은 또한도 12a에 도시되어 있는데, 여기서, 홀(1291)은 마스크층(1280)의 개구(1285)에 대응하는 위치에서 유리층(1257a)에 형성되었다. 도 11의 블록(1130)에 설명된 바와 같이, 또 다른 유리층이 제1 (또는 이전) 유리층에 접합된다. 이것은 도 12b에 도시되어 있는데, 여기서, 제2 유리층(1257b)은 제1 접합층(1058a)에 의해 유리층(1057a)과 연결되었다. 블록(1240)을 참조하면, 제1 (또는 이전) 유리층 상에 보호층이 배치된다. 이것은 또한 도 12b에 도시되어 있는데, 여기서, 보호층(1271)은 제1 유리층(1257a)에 형성된 홀(1291)의 벽 위에 배치되었다. 보호층(1271)은 이전에 설명된 보호층(871)과 유사할 수 있다. 다음에, 블록(1150)에 설명된 바와 같이, 접합층 및 다음 유리층에 홀이 형성된다. 이것은 도 12c에 도시되어 있는데, 여기서, 홀(1292)은 접합층(1258a)에 형성되었고, 홀(1293)은 제2 유리층(1257b)에 형성되었다.
블록(1130, 1140, 및 1150)에 대하여 전술한 프로세스는, 필요에 따라, 반복되어, 임의의 원하는 수의 유리층을 갖는 다층 유리 코어를 형성할 수 있다. 예를 들면, 도 12d에 도시된 바와 같이, 제2 접합층(1258b)에 의해 제2 유리층(1257b)에 부가의 유리층(1257c)이 접합되었고, 접합층(1258b)에 홀(1294)이 형성되었으며, 유리층(1257c)에 홀(1295)이 형성되었다. 유리층(1257c)의 홀(1295)의 형성 전에 제2 유리층(1257b)의 홀의 벽 위에 보호층(1273)이 배치되었다(블록(1140) 참조)는 것을 유의하자.
블록(1160)에 설명된 바와 같이, 원하는 수의 유리층이 달성되었다면, 마스크층 및 보호층은 제거될 수 있다. 이것은 도 12e에 도시되어 있는데, 여기서, 마스크층(1280) 및 보호층(1271 및 1273)이 제거되었다. 관통홀(1265)을 갖는 다층 유리 코어(1205)는 남아 있다. 각각의 관통홀은 일반적으로 정렬된 일련의 홀(1291, 1292, 1293, 1294, 및 1295)를 포함한다(예를 들면, 이들 홀의 중심선은 대략 일치한다). 홀(1291, 1292, 1293, 1294, 1295)은 전술한 임의의 기술에 의해 형성될 수 있고, 또한, 유리층(1257a 내지 1257c)은 전술한 임의의 방법에 의해 함께 결합될 수 있다. 대체 실시예에서, 다층 유리 구조(1205)는 복수의 기판이 형성될 수 있는 패널을 포함한다. 또 다른 실시예에 따라, 유리 상의 보호층은 생략될 수 있다(도 11의 좌측의 점선 참조).
이 시점에서, 도면들은 개시된 실시예의 이해를 돕기 위해 제공된 개략도이고 도면들에 불필요한 한정사항이 내포되어서는 안된다는 것을 유의하자. 몇몇 예에서, 설명의 명료성 및 용이성을 위해 상대적은 적은 수의 특징이 도시되었을 수 있다. 예를 들면, 도면들에 도시된 다층 유리 코어(또는 다층 유리 플레이트)를 통해 연장되는 도전체(160, 460)(또는 홀(665, 865, 1065, 1265, 1465))의 수는, 그러한 기판 코어에 사실상 배치될 수 있는 도전체(또는 쓰루-비아)의 수보다 실질적으로 적을 수 있다. 또한, 도면들은 스케일에 맞추어 도시되어 있지 않을 수 있고, 몇몇의 경우에 이해의 용이성을 위해 선(예를 들면, 숨은 선)이 생략되었다.
유리 재료는, CTE 값이 온도에 의존하고 또한 임의의 특정 유리 재료의 조성에 따라 가변하더라도, 대략 3.2 ppm의 CTE를 가질 수 있다. 실리콘은 대략 2.6 ppm의 CTE를 가질 수 있는데, 이는 다시 온도에 의존한다. 패키지 기판 및 회로 보드의 구성에 전형적으로 사용되는 유기 폴리머계 재료는 대략 12 이상의 CTE를 가질 수 있다(다시, 이 값은 온도 및 조성에 의존한다). 전술한 바와 같이, 물질의 CTE는 온도 및 조성에 의존하더라도, 실리콘 다이와 하부 기판 간의 CTE 오정합은 폴리머계 기판 재료에 비해 다층 유리 코어 기판을 사용하면 상당히 감소된다. 부가하여, 유리는 대략 75 GPA의 모듈러스 E를 가질 수 있는 반면, 일반적으로 사용되는 유기 폴리머계 재료는 대략 25 GPA의 모듈러스를 가질 수 있다(E의 값 또한 물질의 조성에 의존한다). 따라서, 다층 유리 코어 기판은 모듈러스에서 3배의 증가를 제공할 수 있고, 이것은 몇몇 실시예에서, 기판 휨(warpage)에서 잠재적으로 그에 대응하는 3배의 감소를 제공할 수 있다. 유리의 추가의 이점은 일반적인 폴리머 재료보다 더 일관된 평탄도로 제조될 수 있다는 것이다.
전술한 CTE 오정합 및 휨의 감소는 다이 대 패키지 상호접속부를 위한 더 작은 피치의 사용을 가능하게 할 뿐만 아니라 이들 상호접속부의 수를 더 크게 할 수 있어, I/O 능력의 증가를 제공할 수 있다. 예를 들면, 일 실시예에서, 다층 유리 코어 기판을 사용할 때 다이 대 패키지 상호접속부를 위해 50 마이크로미터 이하의 피치가 달성될 수 있다. 기판 휨이 크면, 칩 부착 프로세스 동안 다이 대 패키지 상호접속부에서 비접촉 개구 장애를 초래할 뿐만 아니라, 다이 자체 내에(예를 들면, 다이의 층간 유전체 층 또는 ILD 층 내에) 높은 스트레스를 초래할 수 있다. 따라서, 개시된 다층 유리 코어 기판은 더 높은 I/O 패키지의 구현을 가능하게 하는 한편, 동시에 신뢰성을 유지하거나 향상시킬 수 있다.
전술한 설명 및 첨부 도면은 단지 예시적인 것이고 한정적인 것은 아니다. 이들은 개시된 실시예의 명료하고 이해하기 쉬운 이해를 위해 우선적으로 제공되었고 그로부터 불필요한 제한은 없다는 것이 이해되어야 한다. 개시된 실시예의 정신 및 첨부된 청구범위의 범위를 벗어나지 않고, 당업자라면, 여기에 개시된 실시예에 복수의 부가, 삭제 및 수정뿐만 아니라 대체 배치를 상정할 수 있다.

Claims (20)

  1. 복수의 개별적인 비정질 고체(amorphous solid) 유리층을 포함하는 코어 - 상기 코어는 제1 표면 및 대향하는 제2 표면을 가짐 - 과,
    상기 제1 표면으로부터 상기 코어를 통하여 상기 제2 표면으로 연장되는 복수의 도전체와,
    상기 코어의 상기 제1 표면에 배치된 적어도 하나의 유전체층 및 적어도 하나의 금속층 - 상기 제1 표면의 상기 적어도 하나의 금속층은 상기 도전체 중 적어도 하나와 전기적으로 연결됨 - 과,
    상기 코어의 상기 제2 표면에 배치된 적어도 하나의 유전체층 및 적어도 하나의 금속층 - 상기 제2 표면의 상기 적어도 하나의 금속층은 상기 도전체 중 적어도 하나와 전기적으로 연결됨 - 을 포함하는
    기판.
  2. 제1항에 있어서,
    상기 복수의 개별적인 비정질 고체 유리층은 접합층들에 의해 함께 연결되고, 상기 접합층들 중 하나는 인접한 유리층들 사이에 배치되는
    기판.
  3. 제2항에 있어서,
    상기 접합층들 각각은 접착제를 포함하는
    기판.
  4. 제2항에 있어서,
    상기 접합층들 중 적어도 하나는 전기 도전체를 포함하는
    기판.
  5. 제1항에 있어서,
    상기 도전체 각각은 상기 코어에 형성된 홀 및 상기 홀에 배치된 전기적 도전성 재료를 포함하는
    기판.
  6. 제5항에 있어서,
    상기 전기적 도전성 재료는 금속을 포함하는
    기판.
  7. 제1항에 있어서,
    상기 코어의 상기 제1 표면에 배치된 적어도 하나의 금속층은 상기 제1 표면상에 배치되고, 상기 코어의 상기 제2 표면에 배치된 적어도 하나의 금속층은 상기 제2 표면상에 배치되는
    기판.
  8. 제1항에 있어서,
    상기 코어의 제1 측에 배치된 제1 세트의 단자 - 상기 제1 세트의 단자는 집적 회로(IC) 다이 상의 대응하는 단자들의 어레이와 쌍을 이룸 - 와,
    상기 코어의 제2 측에 배치된 제2 세트의 단자 - 상기 제2 세트의 단자는 다음 레벨(next-level) 컴포넌트 상의 대응하는 단자들의 어레이와 쌍을 이룸 - 를 더 포함하는
    기판.
  9. 함께 접합된 복수의 비정질 고체 유리층을 포함하는 플레이트를 제공하는 단계 - 상기 플레이트는 제1 표면 및 대향하는 제2 표면을 가짐 - 와,
    상기 복수의 비정질 고체 유리층 중 제1 비정질 고체 유리층에 제1 비아를 형성하는 단계와,
    상기 제1 비아의 벽 상에 보호층을 배치하는 단계와,
    상기 제1 비정질 고체 유리층에 인접한 제2 비정질 고체 유리층에 제2 비아를 형성하는 단계 - 상기 제1 비아는 일반적으로 상기 제2 비아와 정렬되고, 상기 제1 비아 및 상기 제2 비아는 상기 제1 표면으로부터 상기 제2 표면으로 연장되는 홀의 적어도 일부를 형성함 - 를 포함하는
    방법.
  10. 제9항에 있어서,
    상기 보호층을 제거하는 단계를 더 포함하는
    방법.
  11. 제9항에 있어서,
    상기 홀의 벽 위에 시드층을 증착시키는 단계와,
    상기 시드층 위에 금속을 도금하여 상기 홀 내에 도전체를 제공하는 단계를 더 포함하는
    방법.
  12. 제11항에 있어서,
    상기 플레이트의 상기 제1 표면에 적어도 하나의 유전체층 및 적어도 하나의 금속층을 배치하고, 상기 제1 표면의 상기 적어도 하나의 금속층을 상기 도전체와 전기적으로 연결시키는 단계와,
    상기 플레이트의 상기 제2 표면에 적어도 하나의 유전체층 및 적어도 하나의 금속층을 배치하고, 상기 제2 표면의 상기 적어도 하나의 금속층을 상기 도전체와 전기적으로 연결시키는 단계를 더 포함하는
    방법.
  13. 제12항에 있어서,
    상기 플레이트의 상기 제1 표면에 배치된 상기 적어도 하나의 금속층은 상기 제1 표면상에 배치되고, 상기 플레이트의 상기 제2 표면에 배치된 적어도 하나의 금속층은 상기 제2 표면상에 배치되는
    방법.
  14. 제9항에 있어서,
    상기 제1 비정질 고체 유리층은 접합층에 의해 상기 제2 비정질 고체 유리층과 연결되고,
    상기 방법은, 상기 접합층에 비아를 형성하는 단계를 더 포함하고,
    상기 접합층의 비아는 상기 홀의 일부를 형성하는
    방법.
  15. 제1 비정질 고체 유리층에 복수의 비아들을 형성하는 단계와,
    상기 제1 비정질 고체 유리층에 제2 비정질 고체 유리층을 접합하여 제1 이중층 구조를 제공하는 단계와,
    상기 제2 비정질 고체 유리층에 복수의 비아들을 형성하는 단계 - 상기 제1 비정질 고체 유리층의 비아들은 상기 제2 비정질 고체 유리층의 비아들과 정렬되어 상기 이중층 구조를 통과하는 복수의 홀들을 제공함 - 와,
    선택적으로, 상기 제1 이중층 구조를 제2 이중층 구조와 접합하는 단계 - 상기 제1 이중층 구조의 복수의 홀들은 상기 제2 이중층 구조의 복수의 홀들과 정렬됨 - 를 포함하는
    방법.
  16. 제15항에 있어서,
    상기 제1 이중층 구조는 기판 코어를 제공하거나, 또는, 상기 제2 이중층 구조와 접합된 상기 제1 이중층 구조는 기판 코어를 제공하는
    방법.
  17. 제15항에 있어서,
    상기 제1 비정질 고체 유리층과 상기 제2 비정질 고체 유리층 사이에 접합층을 배치하는 단계를 더 포함하고,
    상기 접합층은 상기 제1 비정질 고체 유리층 및 상기 제2 비정질 고체 유리층 각각과 연결되는
    방법.
  18. 제17항에 있어서,
    상기 접합층에 복수의 비아들을 형성하는 단계를 더 포함하고,
    상기 접합층의 비아들은 상기 제1 비정질 고체 유리층의 비아들과 정렬되고 상기 제2 비정질 고체 유리층의 비아들과 정렬되는
    방법.
  19. 제15항에 있어서,
    상기 제1 이중층 구조와 상기 제2 이중층 구조 사이에 접합층을 배치하는 단계를 더 포함하고,
    상기 접합층은 상기 제1 이중층 구조 및 상기 제2 이중층 구조 각각과 연결되는
    방법.
  20. 제19항에 있어서,
    상기 접합층에 복수의 비아들을 형성하는 단계를 더 포함하고,
    상기 접합층의 비아들은 상기 제1 이중층 구조의 홀들과 정렬되고 상기 제2 이중층 구조의 홀들과 정렬되는
    방법.
KR1020127015462A 2009-12-17 2010-11-01 다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법 KR101466582B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/653,722 US9420707B2 (en) 2009-12-17 2009-12-17 Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US12/653,722 2009-12-17
PCT/US2010/054931 WO2011084216A2 (en) 2009-12-17 2010-11-01 Substrate for integrated circuit devices including multi-layer glass core and methods of making the same

Publications (2)

Publication Number Publication Date
KR20120095420A KR20120095420A (ko) 2012-08-28
KR101466582B1 true KR101466582B1 (ko) 2014-11-28

Family

ID=44149499

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015462A KR101466582B1 (ko) 2009-12-17 2010-11-01 다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법

Country Status (9)

Country Link
US (2) US9420707B2 (ko)
JP (2) JP2013512583A (ko)
KR (1) KR101466582B1 (ko)
CN (2) CN102656685B (ko)
DE (1) DE112010004888B4 (ko)
GB (1) GB2488265B (ko)
IN (1) IN2012DN03251A (ko)
TW (1) TWI467717B (ko)
WO (1) WO2011084216A2 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020185021A1 (ko) * 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US12027454B1 (en) 2023-05-25 2024-07-02 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US20110229687A1 (en) * 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
JP5419226B2 (ja) * 2010-07-29 2014-02-19 日東電工株式会社 フリップチップ型半導体裏面用フィルム及びその用途
JP6088724B2 (ja) * 2010-08-31 2017-03-01 ユニ・チャーム株式会社 吸収体の製造装置、及び通気性部材の製造方法
US8853072B2 (en) * 2011-06-06 2014-10-07 Micron Technology, Inc. Methods of forming through-substrate interconnects
US8780576B2 (en) 2011-09-14 2014-07-15 Invensas Corporation Low CTE interposer
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US10629993B2 (en) * 2012-07-19 2020-04-21 HungYu David Yang Method and apparatus for a 60 GHz endfire antenna
US20140027163A1 (en) * 2012-07-30 2014-01-30 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method for manufacturing the same
US10115671B2 (en) 2012-08-03 2018-10-30 Snaptrack, Inc. Incorporation of passives and fine pitch through via for package on package
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
US9373586B2 (en) 2012-11-14 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Copper etching integration scheme
JP2014120687A (ja) * 2012-12-18 2014-06-30 Hitachi Chemical Co Ltd 積層板、多層積層板、プリント配線板、多層プリント配線板及び積層板の製造方法
US9312219B2 (en) * 2012-12-28 2016-04-12 Dyi-chung Hu Interposer and packaging substrate having the interposer
US20150366077A1 (en) * 2013-01-30 2015-12-17 Kyocera Corporation Method for producing mounted structure
KR20150014167A (ko) * 2013-07-29 2015-02-06 삼성전기주식회사 유리 코어가 구비된 인쇄회로기판
US9178572B1 (en) * 2013-09-24 2015-11-03 Amazon Technologies, Inc. Integrated radio frequency or near field communications antenna
KR20150042042A (ko) * 2013-10-10 2015-04-20 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP2015146401A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー
JP6273873B2 (ja) * 2014-02-04 2018-02-07 大日本印刷株式会社 ガラスインターポーザー基板の製造方法
EP3140859B1 (en) * 2014-05-06 2022-11-02 Intel Corporation Multi-layer package with integrated antenna
JP2016009844A (ja) * 2014-06-26 2016-01-18 ソニー株式会社 半導体装置および半導体装置の製造方法
US9368436B2 (en) * 2014-08-04 2016-06-14 Infineon Technologies Ag Source down semiconductor devices and methods of formation thereof
CN104409429A (zh) * 2014-11-23 2015-03-11 北京工业大学 一种带应力牺牲结构的芯片封装结构及封装方法
JP6447075B2 (ja) * 2014-12-10 2019-01-09 凸版印刷株式会社 配線基板、半導体装置及び半導体装置の製造方法
US9397048B1 (en) * 2015-03-23 2016-07-19 Inotera Memories, Inc. Semiconductor structure and manufacturing method thereof
CN106356351B (zh) * 2015-07-15 2019-02-01 凤凰先驱股份有限公司 基板结构及其制作方法
TWI581460B (zh) * 2015-09-04 2017-05-01 錼創科技股份有限公司 發光元件及其製作方法
KR102470168B1 (ko) * 2015-12-08 2022-11-23 삼성전기주식회사 패키지기판
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
JP6372546B2 (ja) * 2016-11-15 2018-08-15 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
DE102016222885A1 (de) * 2016-11-21 2018-05-24 Daimler Ag Elektronisches Bauteil und Verfahren zu dessen Herstellung
WO2018200760A1 (en) * 2017-04-26 2018-11-01 Corning Incorporated Micro-perforated glass laminates and methods of making the same
TW201909245A (zh) 2017-07-24 2019-03-01 美商康寧公司 精密結構玻璃物件、積體電路封裝、光學元件、微流體元件及其製造方法
TWI713842B (zh) * 2018-05-10 2020-12-21 恆勁科技股份有限公司 覆晶封裝基板之製法及其結構
US10672859B2 (en) * 2018-06-27 2020-06-02 Intel Corporation Embedded magnetic inductor
KR20210076930A (ko) * 2018-10-19 2021-06-24 코닝 인코포레이티드 비아를 포함하는 장치 및 비아를 제조하는 방법 및 물질
CN110335542B (zh) * 2019-04-03 2021-04-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
CN112039460B (zh) * 2019-07-19 2022-05-10 中芯集成电路（宁波）有限公司 薄膜体声波谐振器及其制作方法
US11659660B2 (en) 2019-11-01 2023-05-23 Raytheon Company Oxide liner stress buffer
GB2590643B (en) * 2019-12-20 2022-08-03 Graphcore Ltd Method of manufacturing a computer device
US11503704B2 (en) * 2019-12-30 2022-11-15 General Electric Company Systems and methods for hybrid glass and organic packaging for radio frequency electronics
CN111244063B (zh) 2020-03-12 2023-03-21 奥特斯科技(重庆)有限公司 部件承载件及制造部件承载件的方法
US11398419B2 (en) * 2020-07-16 2022-07-26 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US20230197541A1 (en) * 2021-12-21 2023-06-22 Intel Corporation Glass vias and planes with reduced tapering
US20240153857A1 (en) * 2022-11-08 2024-05-09 Intel Corporation High aspect ratio tgv substrates through direct hybrid bonding of thin tgv substrates
US20240154514A1 (en) * 2022-11-09 2024-05-09 Intel Corporation Current equalization and reconfigurable double control loop for voltage regulators
CN117038633B (zh) * 2023-10-08 2024-01-26 甬矽电子(宁波)股份有限公司 扇出型封装结构、封装产品和扇出型封装方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005488A (ja) * 2003-06-12 2005-01-06 Dainippon Printing Co Ltd 半導体モジュールおよびそれらの製造方法
US20050218503A1 (en) * 2003-01-16 2005-10-06 Fujitsu Limited Multilayer wiring board, method for producing the same, and method for producing fiber reinforced resin board

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3958317A (en) 1974-09-25 1976-05-25 Rockwell International Corporation Copper surface treatment for epoxy bonding
US4221047A (en) * 1979-03-23 1980-09-09 International Business Machines Corporation Multilayered glass-ceramic substrate for mounting of semiconductor device
US4379553A (en) * 1979-07-20 1983-04-12 General Electric Company Bowling lane with fire retardant decorative surface
US4327143A (en) * 1981-01-23 1982-04-27 Westinghouse Electric Corp. Moisture resistant laminates impregnated with an impregnating composition comprising epoxy resin and a dicyandiamide derivative
US4404060A (en) * 1981-05-08 1983-09-13 Siemens Aktiengesellschaft Method for producing insulating ring zones by galvanic and etch technologies at orifice areas of through-holes in a plate
US4664309A (en) * 1983-06-30 1987-05-12 Raychem Corporation Chip mounting device
US4622058A (en) 1984-06-22 1986-11-11 International Business Machines Corporation Formation of a multi-layer glass-metallized structure formed on and interconnected to multi-layered-metallized ceramic substrate
JPS61116881A (ja) 1984-11-12 1986-06-04 Nippon Soken Inc 電極の接続方法
US4639543A (en) * 1985-02-04 1987-01-27 Richard J. Birch Semiconductor devices having a metallic glass substrate
JPH0634452B2 (ja) 1985-08-05 1994-05-02 株式会社日立製作所 セラミツクス回路基板
US4828597A (en) * 1987-12-07 1989-05-09 General Electric Company Flexible glass fiber mat bonding method
JPH01247041A (ja) 1988-03-28 1989-10-02 Meiji Seika Kaisha Ltd 高圧ガス封入キャンデイーの製造方法
DE3830364C1 (ko) 1988-09-07 1990-01-18 Schott Glaswerke, 6500 Mainz, De
DE569350T1 (de) 1988-09-30 1994-03-17 Right Hemisphere Pty Ltd Fernsehprogramm-verteilungssystem.
JP2598152B2 (ja) * 1990-04-28 1997-04-09 シャープ株式会社 タッチパネル
US5294238A (en) * 1991-03-27 1994-03-15 Semiconductor Energy Laboratory Co., Ltd. Glass substrate for a semiconductor device and method for making same
US5253319A (en) * 1992-02-24 1993-10-12 Corning Incorporated Planar optical waveguides with planar optical elements
JPH05267853A (ja) 1992-03-23 1993-10-15 Nec Toyama Ltd 多層プリント配線板の製造方法
US5466488A (en) * 1993-02-08 1995-11-14 Mitsubishi Materials Corporation Method of making glazed AlN substrate with an Al2 O3 -SiO2 interfacial layer
JPH06237081A (ja) 1993-02-10 1994-08-23 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JP3102192B2 (ja) * 1993-03-18 2000-10-23 株式会社日立製作所 多層配線基板の製造方法
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5705855A (en) * 1995-01-13 1998-01-06 Motorola, Inc. Integrated circuit for directly attaching to a glass substrate and method for manufacturing the same
JPH0917919A (ja) * 1995-06-29 1997-01-17 Fujitsu Ltd 半導体装置
US5917652A (en) * 1996-02-05 1999-06-29 Minnesota Mining And Manufacturing Company Durable retroreflective elements
TW322591B (ko) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
JP2959480B2 (ja) * 1996-08-12 1999-10-06 日本電気株式会社 半導体装置及びその製造方法
US5981880A (en) * 1996-08-20 1999-11-09 International Business Machines Corporation Electronic device packages having glass free non conductive layers
JP2002509644A (ja) * 1996-10-17 2002-03-26 ノキア モービル フォーンズ リミティド ガラス基板上に薄膜バルク音波共振器（ｆｂａｒ）を作る方法
DE69735406T2 (de) 1996-10-25 2006-08-31 Canon K.K. Glasschaltungssubstrat und Verfahren zu dessen Herstellung
JP3395621B2 (ja) 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP3961092B2 (ja) 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
ATE219725T1 (de) * 1997-10-24 2002-07-15 Agfa Gevaert Verbundscheibe mit einem dünnen borosilikatglassubstrat als eine bildende schicht
EP0985228A1 (en) * 1998-03-02 2000-03-15 Koninklijke Philips Electronics N.V. Semiconductor device comprising a glass supporting body onto which a substrate with semiconductor elements and a metallization is attached by means of an adhesive
US6154176A (en) * 1998-08-07 2000-11-28 Sarnoff Corporation Antennas formed using multilayer ceramic substrates
JP2000119047A (ja) 1998-10-08 2000-04-25 Nippon Sheet Glass Co Ltd 合わせガラス体とその製造方法
JP4221859B2 (ja) 1999-02-12 2009-02-12 株式会社デンソー 半導体装置の製造方法
US6539750B1 (en) * 1999-04-30 2003-04-01 Matsushita Electric Industrial Co., Ltd. Glass substrate forming mold and production method for glass substrate
JP3756041B2 (ja) * 1999-05-27 2006-03-15 Ｈｏｙａ株式会社 多層プリント配線板の製造方法
EP2086299A1 (en) * 1999-06-02 2009-08-05 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6413620B1 (en) 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2001053191A (ja) 1999-08-05 2001-02-23 Fujitsu Ltd 電極突起を導出した基板及びその製造方法
DE60045566D1 (de) * 1999-08-06 2011-03-03 Ibiden Co Ltd Mehrschicht-Leiterplatte
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
DE10019355A1 (de) * 2000-04-18 2001-10-31 Schott Glas Glaskörper mit erhöhter Festigkeit
JP2001307547A (ja) * 2000-04-25 2001-11-02 Murata Mfg Co Ltd 導電性組成物およびそれを用いた印刷回路板
JP3407716B2 (ja) 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP2001354439A (ja) * 2000-06-12 2001-12-25 Matsushita Electric Ind Co Ltd ガラス基板の加工方法および高周波回路の製作方法
TWI242398B (en) 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
DE10034507C1 (de) * 2000-07-15 2002-02-21 Schott Glas Verfahren zum Erzeugen von Mikrostrukturen auf Glas- oder Kunststoffsubstraten nach der Heißformtechnologie und zugehöriges Formgebungswerkzeug
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
JP4372330B2 (ja) 2000-10-30 2009-11-25 富士通株式会社 分布型光増幅装置、光通信用の局および光通信システム
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3905325B2 (ja) 2001-04-23 2007-04-18 富士通株式会社 多層プリント配線板
JP4092890B2 (ja) 2001-05-31 2008-05-28 株式会社日立製作所 マルチチップモジュール
JP2002366051A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 集積回路チップ及びこれを用いた表示装置
JPWO2003007370A1 (ja) 2001-07-12 2004-11-04 株式会社日立製作所 配線ガラス基板およびその製造方法ならびに配線ガラス基板に用いられる導電性ペーストおよび半導体モジュールならびに配線基板および導体形成方法
EP1419102A2 (de) * 2001-08-24 2004-05-19 Schott Ag Verfahren zur herstellung von mikro-elektromechanischen bauelementen
JP2003110238A (ja) 2001-09-28 2003-04-11 Murata Mfg Co Ltd ガラスセラミック多層基板の製造方法
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4079699B2 (ja) 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
JP2003142804A (ja) 2001-10-31 2003-05-16 Kyocera Corp 回路基板
US6673698B1 (en) * 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
DE10215654A1 (de) * 2002-04-09 2003-11-06 Infineon Technologies Ag Elektronisches Bauteil mit mindestens einem Halbleiterchip und Flip-Chip-Kontakten sowie Verfahren zu seiner Herstellung
US6657304B1 (en) * 2002-06-06 2003-12-02 Advanced Micro Devices, Inc. Conformal barrier liner in an integrated circuit interconnect
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
US7102367B2 (en) * 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
JP4368798B2 (ja) 2002-08-30 2009-11-18 日東紡音響エンジニアリング株式会社 音源探査システム
US7259080B2 (en) * 2002-09-06 2007-08-21 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Glass-type planar substrate, use thereof, and method for the production thereof
TW560698U (en) * 2002-09-09 2003-11-01 Via Tech Inc Structure of chip package
JP3822549B2 (ja) * 2002-09-26 2006-09-20 富士通株式会社 配線基板
TWI227050B (en) * 2002-10-11 2005-01-21 Sanyo Electric Co Semiconductor device and method for manufacturing the same
GB2420912B (en) * 2002-12-11 2006-07-26 Dainippon Printing Co Ltd Multilayer wiring board and manufacture method thereof
KR100919674B1 (ko) 2002-12-27 2009-10-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
EP1603170B1 (en) * 2003-03-10 2018-08-01 Toyoda Gosei Co., Ltd. Method for manufacturing a solid-state optical element device
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
CN100484372C (zh) * 2003-07-30 2009-04-29 国际商业机器公司 印刷布线板及其制造方法
EP1667509A4 (en) * 2003-09-09 2009-05-20 Hoya Corp METHOD FOR MANUFACTURING A GLASS PLATE PRINTED ON BOTH SIDES
JP2005144622A (ja) * 2003-11-18 2005-06-09 Seiko Epson Corp 構造体の製造方法、液滴吐出ヘッド、液滴吐出装置
JP3965695B2 (ja) * 2004-01-30 2007-08-29 船井電機株式会社 液晶表示装置
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
US6976306B1 (en) * 2004-07-12 2005-12-20 Unitech Printed Circuit Board Corporation Modular method for manufacturing circuit board
JP4528062B2 (ja) 2004-08-25 2010-08-18 富士通株式会社 半導体装置およびその製造方法
US7339260B2 (en) * 2004-08-27 2008-03-04 Ngk Spark Plug Co., Ltd. Wiring board providing impedance matching
DE102004049233A1 (de) * 2004-10-09 2006-04-20 Schott Ag Verfahren zur Mikrostrukturierung von Substraten aus Flachglas
KR100701205B1 (ko) 2005-01-12 2007-03-29 박성호 적층재 접합방법 및 그 장치
KR100594327B1 (ko) 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
JP4527585B2 (ja) 2005-03-30 2010-08-18 財団法人鉄道総合技術研究所 軸受監視システム、及び軸受監視プログラム
JP4534062B2 (ja) * 2005-04-19 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JP4072176B2 (ja) * 2005-08-29 2008-04-09 新光電気工業株式会社 多層配線基板の製造方法
US7164572B1 (en) * 2005-09-15 2007-01-16 Medtronic, Inc. Multi-path, mono-polar co-fired hermetic electrical feedthroughs and methods of fabrication therfor
US20070060970A1 (en) * 2005-09-15 2007-03-15 Burdon Jeremy W Miniaturized co-fired electrical interconnects for implantable medical devices
US20070090416A1 (en) 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
WO2007094123A1 (ja) * 2006-02-14 2007-08-23 Murata Manufacturing Co., Ltd. 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP4904891B2 (ja) * 2006-03-31 2012-03-28 富士通株式会社 回路基板および電子装置、回路基板の製造方法
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
JP5003082B2 (ja) * 2006-09-26 2012-08-15 富士通株式会社 インターポーザ及びその製造方法
WO2008053833A1 (fr) * 2006-11-03 2008-05-08 Ibiden Co., Ltd. Tableau de câblage imprimé multicouche
KR101464008B1 (ko) * 2006-12-05 2014-11-20 스미또모 베이크라이트 가부시키가이샤 반도체 패키지, 코어층 재료, 빌드업층 재료 및 시일링 수지 조성물
US8093506B2 (en) * 2006-12-21 2012-01-10 Ngk Spark Plug Co., Ltd. Multilayer wiring board and power supply structure to be embedded in multilayer wiring board
JP4279869B2 (ja) * 2006-12-26 2009-06-17 Ｔｄｋ株式会社 多層セラミックス基板
JP4265668B2 (ja) * 2007-03-08 2009-05-20 ソニー株式会社 回路基板の製造方法および回路基板
US20080217748A1 (en) * 2007-03-08 2008-09-11 International Business Machines Corporation Low cost and low coefficient of thermal expansion packaging structures and processes
TWI416673B (zh) 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
JP2008283140A (ja) 2007-05-14 2008-11-20 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
US8877565B2 (en) 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP5080234B2 (ja) * 2007-12-19 2012-11-21 新光電気工業株式会社 配線基板およびその製造方法
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
JP5138395B2 (ja) 2008-01-22 2013-02-06 新光電気工業株式会社 配線基板及びその製造方法
TW200933899A (en) 2008-01-29 2009-08-01 Sanyo Electric Co Mesa type semiconductor device and method for making the same
JP5207868B2 (ja) * 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5176995B2 (ja) 2008-05-14 2013-04-03 凸版印刷株式会社 半導体パッケージ用多層基板の製造方法
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JPWO2009147936A1 (ja) 2008-06-02 2011-10-27 イビデン株式会社 多層プリント配線板の製造方法
JP5352146B2 (ja) * 2008-07-23 2013-11-27 ルネサスエレクトロニクス株式会社 半導体装置
US7749900B2 (en) * 2008-09-30 2010-07-06 Intel Corporation Method and core materials for semiconductor packaging
US20100164030A1 (en) * 2008-12-31 2010-07-01 International Business Machines Corporation Chip carrier bearing large silicon for high performance computing and related method
US9420707B2 (en) 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
JP2011204765A (ja) 2010-03-24 2011-10-13 Toshiba Corp 半導体装置の製造方法及び半導体装置
US9167694B2 (en) * 2010-11-02 2015-10-20 Georgia Tech Research Corporation Ultra-thin interposer assemblies with through vias
US8674235B2 (en) 2011-06-06 2014-03-18 Intel Corporation Microelectronic substrate for alternate package functionality
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) * 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050218503A1 (en) * 2003-01-16 2005-10-06 Fujitsu Limited Multilayer wiring board, method for producing the same, and method for producing fiber reinforced resin board
JP2005005488A (ja) * 2003-06-12 2005-01-06 Dainippon Printing Co Ltd 半導体モジュールおよびそれらの製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020185021A1 (ko) * 2019-03-12 2020-09-17 에스케이씨 주식회사 패키징 기판 및 이를 포함하는 반도체 장치
US11652039B2 (en) 2019-03-12 2023-05-16 Absolics Inc. Packaging substrate with core layer and cavity structure and semiconductor device comprising the same
US11967542B2 (en) 2019-03-12 2024-04-23 Absolics Inc. Packaging substrate, and semiconductor device comprising same
US11981501B2 (en) 2019-03-12 2024-05-14 Absolics Inc. Loading cassette for substrate including glass and substrate loading method to which same is applied
US11437308B2 (en) 2019-03-29 2022-09-06 Absolics Inc. Packaging glass substrate for semiconductor, a packaging substrate for semiconductor, and a semiconductor apparatus
US11469167B2 (en) 2019-08-23 2022-10-11 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US11728259B2 (en) 2019-08-23 2023-08-15 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same
US12027454B1 (en) 2023-05-25 2024-07-02 Absolics Inc. Packaging substrate having electric power transmitting elements on non-circular core via of core vias and semiconductor device comprising the same

Also Published As

Publication number Publication date
DE112010004888B4 (de) 2019-02-07
CN102656685B (zh) 2016-08-17
GB201208343D0 (en) 2012-06-27
US9761514B2 (en) 2017-09-12
IN2012DN03251A (ko) 2015-10-23
WO2011084216A2 (en) 2011-07-14
GB2488265B (en) 2014-04-30
KR20120095420A (ko) 2012-08-28
JP2015043438A (ja) 2015-03-05
WO2011084216A3 (en) 2011-09-09
GB2488265A (en) 2012-08-22
TWI467717B (zh) 2015-01-01
US9420707B2 (en) 2016-08-16
CN102656685A (zh) 2012-09-05
CN105977234B (zh) 2020-03-06
TW201138033A (en) 2011-11-01
JP2013512583A (ja) 2013-04-11
US20110147059A1 (en) 2011-06-23
CN105977234A (zh) 2016-09-28
DE112010004888T5 (de) 2012-10-18
US20160322290A1 (en) 2016-11-03

Similar Documents

Publication Publication Date Title
KR101466582B1 (ko) 다층 유리 코어를 포함하는 집적 회로 장치용 기판 및 그 제조 방법
US9686861B2 (en) Glass core substrate for integrated circuit devices and methods of making the same
KR101850121B1 (ko) 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법
TWI670803B (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
TWI567901B (zh) 利用多數無凸塊增強結構及穿越矽通孔的微電子封裝
US20080128909A1 (en) Interconnects with Direct Metalization and Conductive Polymer
WO2012061304A1 (en) Ultra-thin interposer assemblies with through vias
US9899235B2 (en) Fabrication method of packaging substrate
US7084500B2 (en) Semiconductor circuit with multiple contact sizes
US10129980B2 (en) Circuit board and electronic component device
US9455162B2 (en) Low cost interposer and method of fabrication
JP5238182B2 (ja) 積層配線基板の製造方法
JP2024037141A (ja) ハイブリッドコア構造を有する半導体パッケージ構造、および、その製造方法
US11075260B2 (en) Substrate comprising recessed interconnects and a surface mounted passive component
JPH09306991A (ja) 配線基板の製造方法
TW202320276A (zh) 半導體基板結構及其製造方法
JP2016134392A (ja) インターポーザ、半導体装置、およびそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191029

Year of fee payment: 6