KR101372061B1 - 접착 테이프 및 그것을 이용해서 이루어진 반도체 장치 - Google Patents

접착 테이프 및 그것을 이용해서 이루어진 반도체 장치 Download PDF

Info

Publication number
KR101372061B1
KR101372061B1 KR1020097008250A KR20097008250A KR101372061B1 KR 101372061 B1 KR101372061 B1 KR 101372061B1 KR 1020097008250 A KR1020097008250 A KR 1020097008250A KR 20097008250 A KR20097008250 A KR 20097008250A KR 101372061 B1 KR101372061 B1 KR 101372061B1
Authority
KR
South Korea
Prior art keywords
adhesive tape
semiconductor chip
solder
chip
resin
Prior art date
Application number
KR1020097008250A
Other languages
English (en)
Other versions
KR20090076928A (ko
Inventor
사토루 가츠라야마
도모에 야마시로
다카시 히라노
Original Assignee
스미토모 베이클리트 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 베이클리트 컴퍼니 리미티드 filed Critical 스미토모 베이클리트 컴퍼니 리미티드
Publication of KR20090076928A publication Critical patent/KR20090076928A/ko
Application granted granted Critical
Publication of KR101372061B1 publication Critical patent/KR101372061B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L33/00—Compositions of homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides or nitriles thereof; Compositions of derivatives of such polymers
    • C08L33/04—Homopolymers or copolymers of esters
    • C08L33/06—Homopolymers or copolymers of esters of esters containing only carbon, hydrogen and oxygen, which oxygen atoms are present only as part of the carboxyl radical
    • C08L33/08—Homopolymers or copolymers of acrylic acid esters
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J133/00—Adhesives based on homopolymers or copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and at least one being terminated by only one carboxyl radical, or of salts, anhydrides, esters, amides, imides, or nitriles thereof; Adhesives based on derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J171/00—Adhesives based on polyethers obtained by reactions forming an ether link in the main chain; Adhesives based on derivatives of such polymers
    • C09J171/08—Polyethers derived from hydroxy compounds or from their metallic derivatives
    • C09J171/10—Polyethers derived from hydroxy compounds or from their metallic derivatives from phenols
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J179/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen, with or without oxygen, or carbon only, not provided for in groups C09J161/00 - C09J177/00
    • C09J179/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C09J179/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L2666/00—Composition of polymers characterized by a further compound in the blend, being organic macromolecular compounds, natural resins, waxes or and bituminous materials, non-macromolecular organic substances, inorganic substances or characterized by their function in the composition
    • C08L2666/02—Organic macromolecular compounds, natural resins, waxes or and bituminous materials
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256—Heavy metal or aluminum or compound thereof

Abstract

본 발명은 칩온칩(chip-on-chip)형의 반도체 장치에서 반도체 칩(10)과 반도체 칩(20)을 전기적으로 접속하기 위한 접착 테이프를 (A) 필름 형성성 수지 10~50중량%와, (B) 경화성 수지 30~80중량%와, (C) 플럭스 활성을 가지는 경화제 1~20중량%를 함유하는 것으로 한 것이다.

Description

접착 테이프 및 그것을 이용해서 이루어진 반도체 장치{ADHESIVE TAPE AND SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 접착 테이프 및 그것을 이용해서 이루어진 반도체 장치에 관한 것이다. 더욱 자세하게는, 본 발명은 반도체 집적회로의 고밀도화의 요구에 대응할 수 있는 칩온칩(chip-on-chip)형의 반도체 장치에서 반도체 칩 사이의 전기적 접속에 이용되는 접착 테이프 및 그것을 이용해서 이루어진 반도체 장치에 관한 것이다.
최근 전자기기의 고기능화 및 소형화의 요구에 수반하여 반도체 집적회로의 고밀도 실장 기술의 개발이 진행되고 있다. 그러한 실장 기술의 하나로서, 반도체 칩 위에 다른 반도체 칩을 페이스다운으로 탑재하는 칩온칩형의 시스템 인 패키지(SiP)가 있다. 이 구조는 패키지의 박형화를 도모할 수 있어 전기적 접속 신뢰성의 점에서 우수하기 때문에 주목받고 있다.
칩온칩형 SiP에서, 반도체 칩 사이의 접속은 미세한 범프를 통한 플립 칩(flip chip) 방식으로 행해지고 있다. 이 때, 전기적 접속 강도 및 기계적 접속 강도를 확보하기 위해서 반도체 칩 사이에는 봉지 수지가 주입된다(언더 필 봉지). 그러나, 이 언더 필 봉지 공정에서, 반도체 칩 사이에 주입한 봉지 수지가 블리드(bleed)하여 하단의 반도체 칩 표면에 설치된 외부 전극을 오염시켜 와이어 본딩을 실시할 수 없다고 하는 문제가 있었다.
한편, 이방도전 필름을 통하여 단자간의 전기적 접속과 봉지를 일괄적으로 실시하는 방법이 알려져 있다. 예를 들어, 일본 특개 소61-276873호 공보(특허문헌 1)에는 땜납 입자를 포함하는 접착 테이프가 기재되어 있다. 동문헌에는, 이 접착 테이프를 부재 사이에 개재시키고 열압착시킴으로써 양 부재의 전기 접속부 사이에 땜납 입자를 개재시키고, 다른 부분에 수지 성분을 충전하는 방법이 기재되어 있다. 또, 일본 특허 제3769688호 공보(특허문헌 2)에는 도전성 입자와 이 도전성 입자의 융점에서 경화가 완료되지 않는 수지 성분을 포함하는 도전성 접착제를 이용한 단자간의 접속 방법이 기재되어 있다.
그러나, 이들 방법으로는 칩온칩형 SiP에서 반도체 칩 사이의 전기적 접속 신뢰성이나 봉지 후의 수지의 내(耐)이온 마이그레이션성을 확보하는 것은 어려워 반도체 집적회로의 한층 더 고밀도화를 실현할 수 없었다.
이러한 상황하, 칩온칩형 SiP(본 명세서에서는 「칩온칩형의 반도체 장치」라고도 한다.)에서, 전기적 접속 신뢰성 및 수지 경화 후의 내이온 마이그레이션성을 확보하면서, 반도체 칩 사이의 전기적 접속과 봉지를 일괄적으로 실시할 수 있는 접착 테이프의 개발이 요망되고 있다. 또, 반도체 집적회로의 한층 더 고밀도화의 요구에 대응할 수 있는 반도체 장치의 개발이 요구되고 있다.
본 발명자들은 상기 과제를 해결하기 위해서 예의 검토한 결과, 필름 형성성 수지 성분과 경화성 수지 성분을 특정 조성으로 혼합하고, 추가로 플럭스 활성을 가지는 경화제를 배합함으로써, 칩온칩형의 반도체 장치에서 반도체 칩 사이의 전기적 접속 및 봉지를 일괄적으로 실시할 수 있으며, 또한 전기적 접속 신뢰성 및 수지 경화 후의 내이온 마이그레이션 등의 특성이 뛰어난 접착 테이프를 얻을 수 있음을 발견하고, 본 발명을 완성하기에 이르렀다.
즉, 본 발명은 이하의 접착 테이프 및 반도체 장치 등을 제공하는 것이다.
[1］칩온칩형의 반도체 장치에서 반도체 칩과 반도체 칩을 전기적으로 접속하기 위한 접착 테이프로서,
(A) 필름 형성성 수지 10~50중량%와,
(B) 경화성 수지 30~80중량%와,
(C) 플럭스 활성을 가지는 경화제 1~20중량%를 함유하는 접착 테이프.
[2］제1 반도체 칩과 제2 반도체 칩을 구비하며, 상기 제1 반도체 칩의 회로면과 상기 제2 반도체 칩의 회로면이 대향하여 배설되어 이루어진 칩온칩형의 반도체 장치에서, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 접속하기 위한 접착 테이프로서,
(A) 필름 형성성 수지 10~50중량%와,
(B) 경화성 수지 30~80중량%와,
(C) 플럭스 활성을 가지는 경화제 1~20중량%를 함유하는 접착 테이프.
[3］상기 필름 형성성 수지가 (메타)아크릴계 수지, 페녹시 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택되는 적어도 1종인 [1］또는 [2］에 기재된 접착 테이프.
[4］상기 경화성 수지가 에폭시 수지인 [1］~ [3］중 어느 하나에 기재된 접착 테이프.
[5］상기 플럭스 활성을 가지는 경화제가 지방족 디카르복시산 및 카르복실기와 페놀성 수산기를 가지는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인 [1］~ [4］중 어느 하나에 기재된 접착 테이프.
[6］상기 지방족 디카르복시산이 세바신산인 [5］에 기재된 접착 테이프.
[7］상기 카르복실기와 페놀성 수산기를 가지는 화합물이 페놀프탈린 및 겐티딘산으로부터 선택되는 적어도 1종인 [5］에 기재된 접착 테이프.
[8］[1］~ [7］중 어느 하나에 기재된 접착 테이프로서, 이 접착 테이프 위에 직경 500㎛의 주석 함유 땜납 볼을 배치하고, 이 땜납 볼의 융점보다 30℃ 높은 온도에서 20초간 가열했을 때, 식 (I)：
땜납 습윤 확산율(%) = [{(땜납 볼의 직경)－(습윤 확산 후의 땜납의 두께)}／(땜납 볼의 직경)］× 100 (I)
로 표시되는 땜납 습윤 확산율이 40% 이상인 접착 테이프.
[9］상기 땜납 습윤 확산율이 60% 이상일 때, (C) 플럭스 활성을 가지는 경화제로서 지방족 디카르복시산을 함유하는 [8］에 기재된 접착 테이프.
[10］상기 땜납 습윤 확산율이 40%~60%일 때, (C) 플럭스 활성을 가지는 경화제로서 카르복실기와 페놀성 수산기를 가지는 화합물을 함유하는 [8］에 기재된 접착 테이프.
[11］[1］~ [10］중 어느 하나에 기재된 접착 테이프로서, 두께 100㎛인 이 접착 테이프의 223℃에서의 용융 점도가 10Pa·s~200,000Pa·s인 접착 테이프.
[12］땜납 분말 이외의 구성 성분의 합계 100중량부에 대해 땜납 분말 30~200중량부를 추가로 함유하는 [1］~ [7］중 어느 하나에 기재된 접착 테이프.
[13］[12］에 기재된 접착 테이프로서, 두께 100㎛인 이 접착 테이프의 138℃에서의 용융 점도가 1Pa·s~10,000Pa·s인 접착 테이프.
[14］[1］~ [13］중 어느 하나에 기재된 접착 테이프를 이용하여 반도체 칩과 반도체 칩을 전기적으로 접속하여 이루어진 칩온칩형의 반도체 장치.
본 발명의 접착 테이프는 칩온칩형의 반도체 장치에서 반도체 칩 사이의 전기적 접속과 봉지를 일괄적으로 실시할 수 있다. 특히 본 발명의 접착 테이프는 플럭스 활성을 가지는 경화제를 이용함으로써 땜납 범프 또는 땜납 분말 등의 땜납 성분의 산화막을 제거하여 땜납 성분의 습윤성을 향상시킬 수 있어, 반도체 칩 사이의 전기적 접속 신뢰성을 확보할 수 있다. 또한, 이 플럭스 활성을 가지는 경화제는 접착 테이프 경화시에는 경화제로 기능하기 때문에 플럭스 세정의 필요가 없으며, 또 플럭스 성분이 수지 성분 중에 유리된 상태로 존재하지 않기 때문에 내이온 마이그레이션이 양호한 것과 같은 이점도 있다.
본 발명의 바람직한 태양에 의하면, 접착 테이프의 용융 점도를 소정의 범위로 조정함으로써, 접착 테이프의 용융시에 생기는 수지 성분의 블리드를 최소한으로 억제할 수 있다. 이와 같은 본 발명의 접착 테이프를 이용하여 반도체 칩과 반도체 칩을 접착함으로써 반도체 칩 사이의 이격 거리를 작게 할 수 있으며, 상단의 반도체 칩 측면과 하단의 반도체 칩 위에 설치된 외부 전극의 최단 이격 거리를 작게 할 수 있다. 이에 의해, 반도체 장치로서 패키지화되는 부품 전체의 총 두께를 얇게 할 수 있어 패키지화되는 부품 전체를 경량화할 수 있다. 또한, 본 발명의 접착 테이프를 이용함으로써, 하나의 패키지 내에 탑재할 수 있는 반도체 칩의 집적 밀도를 높일 수 있으며, 또 패키지화되는 부품 전체를 소형화할 수 있다. 또, 반도체 칩 표면에 설치된 내부 전극 사이의 최단 이격 거리를 작게 할 수 있기 때문에, 하나의 패키지 내에 수용할 수 있는 정보량을 증대시킬 수 있다.
본 발명의 반도체 장치는 하나의 패키지 내에 탑재할 수 있는 반도체 칩의 집적 밀도를 높일 수 있기 때문에, 전자기기의 고기능화 및 소형화의 요구에 대응할 수 있다.
발명을 실시하기 위한 바람직한 형태
이하, 본 발명의 접착 테이프 및 반도체 장치에 대하여 설명한다.
1. 접착 테이프
본 발명의 접착 테이프는 칩온칩형의 반도체 장치에서 반도체 칩과 반도체 칩을 전기적으로 접속하기 위한 접착 테이프로서, (A) 필름 형성성 수지 10~50중량%와, (B) 경화성 수지 30~80중량%와, (C) 플럭스 활성을 가지는 경화제 1~20중량%를 함유하는 것을 특징으로 한다. 본 발명의 접착 테이프는, 예를 들어 제1 반도체 칩과 제2 반도체 칩을 구비하며, 상기 제1 반도체 칩의 회로면과 상기 제2 반도체 칩의 회로면이 대향하여 배설되어 이루어진 칩온칩형의 반도체 전자 부품에서, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 접속하기 위해서 이용된다. 또, 상기 반도체 전자 부품에서 상기 제2 반도체 칩의 회로면과는 반대측의 면에 제3 반도체 칩이 추가로 적층되어서 이루어진 다단 스택형 전자 부품에서, 제2 반도체 칩의 두께 방향에 설치된 스루홀(through-hole)을 통하여 상기 제2 반도체 칩과 상기 제3 반도체 칩을 전기적으로 접속하기 위해서 이용된다.
본 발명의 접착 테이프는 필름 형성성 수지, 경화성 수지 및 플럭스 활성을 가지는 경화제를 소정의 배합비로 포함함으로써, 칩온칩형의 반도체 장치에서 반도체 칩 사이의 전기적 접속과 봉지를 일괄적으로 실시할 수 있다고 하는 이점을 갖는다. 특히 본 발명의 접착 테이프는 플럭스 활성을 가지는 경화제를 이용함으로써, 땜납 범프 또는 땜납 분말 등의 땜납 성분의 산화막을 제거하여 땜납 성분의 습윤성을 향상시킬 수 있어 반도체 칩 사이의 전기적 접속 신뢰성을 양호하게 할 수 있다. 또한, 이 플럭스 활성을 갖는 경화제는 접착 테이프의 경화시에는 경화제로 기능하여 수지 중에 편입되기 때문에, 플럭스 세정의 필요가 없어 이온 마이그레이션 발생의 요인이 되는 플럭스 잔사가 수지 중에 유리된 상태로 남지 않는다고 하는 이점도 있다.
본 발명의 접착 테이프는 본 발명의 접착 테이프를 이용하여 접착하고자 하는 반도체 칩 사이의 접속 방식에 따라서 다음의 두 가지의 실시형태로 나뉜다. 제1 실시형태의 접착 테이프는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 플립 칩 방식으로 전기적으로 접속하는 경우에 적합하게 이용되는 접착 테이프와 관련된 것이다. 한편, 제2 실시형태의 접착 테이프는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 접착 테이프에 배합된 땜납 분말을 용융시켜 자기 정합적으로 응집시킴으로써, 반도체 칩 사이를 전기적으로 접속하는 경우에 적합하게 이용되는 접착 테이프와 관련된 것이다. 이하, 각각의 실시형태마다 설명을 한다.
a. 제1 실시형태
우선 본 발명의 제1 실시형태의 접착 테이프에 대하여 구체적으로 설명한다.
본 발명의 제1 실시형태의 접착 테이프는 (A) 필름 형성성 수지, (B) 경화성 수지 및 (C) 플럭스 활성을 가지는 경화제를 소정의 배합비로 함유하는 것이다. 본 발명의 제1 실시형태의 접착 테이프는 반도체 칩과 반도체 칩을 페이스다운으로 탑재하는 칩온칩형의 반도체 장치에서 반도체 칩 사이의 전기적 접속을 플립 칩 방식으로 실시하는 경우에 특히 적합하게 이용된다. 본 실시형태의 접착 테이프는 대향하는 반도체 칩 사이에 개재시키고 열 용융시킴으로써, 적어도 한쪽 반도체 칩의 대향면측에 형성된 땜납 범프를 구성하는 땜납 성분의 산화막을 제거하여 땜납 성분의 습윤성을 향상시키고, 땜납 성분이 대향하는 내부 전극 사이에 응집하여 땜납 영역을 형성하는 것을 촉진하며, 또한 반도체 칩 사이의 간격에는 수지 성분이 충전되어 절연성 영역을 형성하는 것을 촉진하고, 수지 성분을 경화시켜 형성된 땜납 영역 및 절연성 영역을 고정화함으로써 반도체 칩 사이의 전기적 접속 및 봉지를 일괄적으로 실시할 수 있는 접착 테이프이다.
이하, 본 실시형태의 접착 테이프의 구성 성분에 대하여 설명한다.
(A) 필름 형성성 수지
본 발명에 이용되는 필름 형성성 수지는 유기 용매에 가용이며, 단독으로 제막성을 가지는 것이면 특별히 한정되지 않는다. 필름 형성성 수지는 열가소성 수지 또는 열경화성 수지 모두 사용할 수 있으며, 이들을 병용할 수도 있다.
필름 형성성 수지로는, 예를 들어 (메타)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔, 폴리프로필렌, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐부티랄 수지, 폴리비닐아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산비닐, 나일론 등을 들 수 있다. 이것들은 1종으로 이용해도 되고 2종 이상을 병용해도 된다. 그 중에서도 (메타)아크릴계 수지, 페녹시 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택되는 적어도 1종인 것이 바람직하다.
본 명세서에서 (메타)아크릴계 수지란, (메타)아크릴산 및 그 유도체의 중합체, 혹은 (메타)아크릴산 및 그 유도체와 다른 단량체의 공중합체를 의미한다. 여기서, (메타)아크릴산 등으로 표기할 때는 아크릴산 또는 메타크릴산을 의미한다.
(메타)아크릴계 수지의 구체적인 예로는, 폴리아크릴산, 폴리메타크릴산, 폴리아크릴산메틸, 폴리아크릴산에틸, 폴리아크릴산부틸, 폴리아크릴산-2-에틸 헥실 등의 폴리아크릴산에스테르, 폴리메타크릴산메틸, 폴리메타크릴산에틸, 폴리메타크릴산부틸 등의 폴리메타크릴산에스테르, 폴리아크릴로니트릴, 폴리메타크릴로니트릴, 폴리아크릴아미드, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 아크릴로니트릴-스티렌 공중합체, 메타크릴산메틸-스티렌 공중합체, 메타크릴산메틸-아크릴로니트릴 공중합체, 메타크릴산메틸-α-메틸스티렌 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-히드록시 에틸 메타크릴레이트-메타크릴산 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴-2-히드록시에틸메타크릴레이트-아크릴산 공중합체, 아크릴산부틸-아크릴로니트릴-2-히드록시에틸메타크릴레이트 공중합체, 아크릴산부틸-아크릴로니트릴-아크릴산 공중합체, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴산에틸-아크릴로니트릴-N,N-디메틸 아크릴아미드 공중합체 등을 예시할 수 있다. 그 중에서도, 아크릴산부틸-아크릴산에틸-아크릴로니트릴 공중합체, 아크릴산에틸-아크릴로니트릴-N,N-디메틸아크릴아미드가 바람직하다.
또한, 니트릴기, 에폭시기, 수산기, 카르복실기 등의 관능기를 가지는 단량체를 공중합시켜 이루어진 (메타)아크릴계 수지를 이용함으로써, 피착체에 대한 밀착성 및 다른 수지 성분과의 상용성을 향상시킬 수 있다. 이와 같은 (메타)아크릴계 수지에서 상기 관능기를 가지는 단량체의 사용량은 특별히 한정되지 않지만, (메타)아크릴계 수지의 전체 중량에 대해 0.1~50mol%인 것이 바람직하고, 보다 바람직하게는 0.5~45mol%, 더욱 바람직하게는 1~40mol%이다. 배합량이 상기 하한값 미만이면 밀착성을 향상하는 효과가 저하되는 경우가 있으며, 상기 상한값을 넘으면 점착력이 지나치게 강하져서 작업성을 향상시키는 효과가 저하되는 경우가 있다.
상기 (메타)아크릴계 수지의 중량 평균 분자량은 특별히 한정되지 않지만, 10만 이상이 바람직하고, 보다 바람직하게는 15만~100만, 더욱 바람직하게는 25만~90만이다. 중량 평균 분자량이 상기 범위이면 제막성을 향상시킬 수 있다.
필름 형성성 수지로서 페녹시 수지가 이용되는 경우, 그 수평균 분자량은 바람직하게는 5,000~15,000이며, 보다 바람직하게는 6,000~14,000, 더욱 바람직하게는 8,000~12,000이다. 이와 같은 페녹시 수지를 이용함으로써 경화 전의 접착 테이프의 유동성을 억제하며, 또한 접착 테이프의 층간 두께를 균일하게 할 수 있다. 페녹시 수지의 골격은 비스페놀 A 타입, 비스페놀 F 타입, 비페닐 골격 타입 등을 들 수 있지만, 이들로 한정되지 않는다. 이들 중에서도, 포화 흡수율이 1% 이하인 페녹시 수지는, 접착시나 땜납 실장시의 고온하에서 발포 또는 박리 등의 발생을 억제할 수 있기 때문에 바람직하다. 또한, 포화 흡수율은 페녹시 수지를 25㎛ 두께의 필름으로 가공하여 100℃ 분위기 중에서 1시간 건조(절건(絶乾) 상태)하고, 추가로 그 필름을 40℃ 90% RH 분위기의 항온 고습층에 방치하여 중량 변화를 24시간 간격으로 측정하여, 중량 변화가 포화된 시점의 중량을 이용하여 하기 식에 의해 산출할 수 있다.
포화 흡수율 (%) = {(포화한 시점의 중량)－(절건 시점의 중량)}／(절건 시점의 중량) × 100
본 발명에 이용되는 폴리이미드 수지는 반복 단위 중에 이미드 결합을 가지는 수지이면 특히 한정되지 않는다. 예를 들어, 디아민과 산2무수물을 반응시키고, 얻어진 폴리아미드산을 가열, 탈수 폐환함으로써 얻어지는 것을 들 수 있다. 디아민으로는 방향족 디아민인 3,3'-디메틸-4,4'-디아미노 디페닐, 4,6-디메틸-m-페닐렌디아민, 2,5-디메틸-p-페닐렌디아민, 실록산디아민인 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산 등을 들 수 있으며, 단독으로도 이용해도 되고 2종 이상 혼합하여 이용해도 된다. 또, 산2무수물로는 3,3,4,4'-비페닐테트라카르복시산, 피로멜리트산 2무수물, 4,4'-옥시디프탈산 2무수물 등을 들 수 있으며, 단독으로도 이용해도 되고 2종 이상 혼합하여 이용해도 된다. 폴리이미드 수지는 용제에 가용인 것에도 불용인 것에도 사용할 수 있지만, 용제 가용성인 것이 다른 성분과 혼합할 때의 바니시화가 용이하여 취급이 뛰어나다. 특히, 실록산 변성 폴리이미드 수지는 여러 가지 유기용매에 녹일 수 있기 때문에 적합하게 이용된다.
필름 형성성 수지는 시판품을 이용해도 되며, 본 발명의 효과를 손상시키지 않는 범위에서 각종 가소제, 안정제, 무기 필러, 대전 방지제나 안료 등의 첨가제를 배합한 것이어도 된다.
본 발명의 제1 실시형태의 접착 테이프에서 필름 형성성 수지의 배합량은 접착 테이프의 구성 성분의 합계량에 대해 10~50중량%이며, 바람직하게는 15~40중량%, 더욱 바람직하게는 20~35중량%이다. 이 범위이면, 접착 테이프 용융 전의 수지 성분의 유동성을 억제할 수 있어 접착 테이프의 취급이 용이해진다.
(B) 경화성 수지
본 발명에 이용되는 경화성 수지는, 통상 반도체용의 접착 성분으로 사용할 수 있는 것이면 특별히 한정되지 않는다. 예를 들어, 경화성 수지로는 에폭시 수지, 옥세탄 수지, 페놀 수지, (메타)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 말레이미드 수지 등을 들 수 있다. 그 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 뛰어난 에폭시 수지가 적합하게 이용된다.
에폭시 수지는 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지 중 어느 것을 사용해도 된다. 또, 수지가 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지를 병용해도 된다. 이에 의해, 수지의 용융 거동의 설계 자유도를 더욱 높일 수 있다.
실온에서 고형인 에폭시 수지로는 특별히 한정되는 것은 아니지만, 비스페놀 A형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀노볼락형 에폭시 수지, 크레졸노볼락형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 글리시딜 에스테르형 에폭시 수지, 3관능 에폭시 수지, 4관능 에폭시 수지 등을 들 수 있다. 더욱 구체적으로는, 고형 3관능 에폭시 수지, 크레졸노볼락형 에폭시 수지 등이 적합하게 사용된다. 이것들은 1종으로 이용해도 되고 2종 이상을 병용해도 된다.
실온에서 고형인 에폭시 수지의 연화점은 바람직하게는 40~120℃이고, 보다 바람직하게는 50~110℃이며, 더욱 바람직하게는 60~100℃이다. 이 범위이면, 접착 테이프의 택(tack)성을 억제할 수 있어 접착 테이프의 취급이 용이해진다.
실온에서 액상인 에폭시 수지로는 특별히 한정되지 않지만, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 등을 들 수 있다. 또, 비스페놀 A형 에폭시 수지와 비스페놀 F형 에폭시 수지를 병용해도 된다.
실온에서 액상인 에폭시 수지의 에폭시 당량은 바람직하게는 150~300이고, 보다 바람직하게는 160~250이며, 더욱 바람직하게는 170~220이다. 에폭시 당량이 이 범위보다 낮으면 경화물의 수축률이 커지는 경향이 있어서, 본 발명의 접착 테이프를 이용하여 접착한 반도체 칩에 휘어짐이 발생하는 경우가 있다. 또, 에폭시 당량이 이 범위보다 높으면 필름 형성성 수지, 특히 폴리이미드 수지와의 반응성이 저하되는 경우가 있다.
에폭시 수지 등의 경화성 수지는 시판품을 이용해도 되며, 본 발명의 효과를 손상시키지 않는 범위에서 각종 가소제, 안정제, 무기 필러, 대전 방지제나 안료 등의 첨가제를 배합한 것이어도 된다.
본 실시형태의 접착 테이프에서 경화성 수지의 배합량은 접착 테이프의 구성 성분의 합계량에 대해 30~80중량%이며, 바람직하게는 35~75중량%, 더욱 바람직하게는 40~70중량%이다. 이 범위이면, 반도체 칩 사이의 전기적 접속 강도 및 기계적 접착 강도를 확보할 수 있다.
(C) 플럭스 활성을 가지는 경화제
본 명세서에서, 플럭스 활성을 가지는 경화제는 반도체 칩에 설치된 땜납 범프 표면의 산화막을 도체 부재와 전기적으로 접합할 수 있는 정도로 환원하는 작용을 나타내고, 또한 수지와 결합하는 관능기를 가지는 화합물을 의미한다. 플럭스 활성을 가지는 경화제는 접착 테이프의 용융시는 땜납 범프 표면의 산화막을 환원하여 땜납 범프를 구성하는 땜납 성분의 습윤성을 높여, 반도체 칩의 대향하는 내부 전극 사이로의 땜납 성분의 응집을 촉진하여 땜납 영역의 형성을 용이하게 한다. 한편, 반도체 칩 사이의 전기적 접속이 형성된 후는, 경화제로서 기능하여 수지에 부가하여 수지의 탄성률 또는 Tg를 높일 수 있다. 본 발명의 접착 테이프는 상기와 같은 플럭스 활성을 가지는 경화제를 이용하기 때문에, 플럭스 세정을 실시할 필요가 없으며, 플럭스 성분 잔사에 기인하는 이온 마이그레이션의 발생을 억제할 수 있다고 하는 이점이 있다.
본 발명에 이용되는 플럭스 활성을 가지는 경화제는 카르복실기를 적어도 1개 가지고 있는 것이 바람직하다. 한편, 본 발명에 이용되는 플럭스 활성을 가지는 경화제에 함유되는 수지와 결합하는 관능기로는 사용되는 (B) 경화성 수지의 종류 등에 따라 적절하게 선택할 수 있다. 예를 들어, (B) 경화성 수지로서 에폭시 수지를 함유하는 경우, 플럭스 활성을 가지는 경화제는 카르복실기와 에폭시기와 반응하는 기를 가지고 있는 것이 바람직하다. 에폭시기와 반응하는 기로는, 예를 들어 카르복실기, 수산기, 아미노기를 들 수 있다.
구체적으로, 본 발명에 이용되는 플럭스 활성을 가지는 경화제는 지방족 디카르복시산 및 카르복실기와 페놀성 수산기를 가지는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인 것이 바람직하다.
본 발명에 이용되는 지방족 디카르복시산은 지방족 탄화수소에 카르복실기가 2개 결합한 화합물이면 특별히 한정되지 않는다. 지방족 탄화수소기는 포화 또는 불포화의 비환식이어도 되고, 포화 또는 불포화의 환식이어도 된다. 지방족 탄화수소기가 비환식인 경우에는 직쇄상이어도 되고 분기상이어도 된다.
상기 지방족 디카르복시산으로는, 예를 들어 하기 식 (1)로 표시되는 화합물을 들 수 있다.
HOOC－(CH2)n－COOH (1)
식 중, n은 1~20의 정수이며, 3~10의 정수인 것이 바람직하다. 이 범위이면, 플럭스 활성, 접착시의 아웃 가스 및 접착 테이프의 경화 후의 탄성률 및 유리 전이 온도의 밸런스가 양호하다. 특히, n을 3 이상으로 함으로써 접착 테이프의 경화 후의 탄성률 증가를 억제하여 피접착물과의 접착성을 향상시킬 수 있다. 또, n을 10 이하로 함으로써 탄성률의 저하를 억제하여 접속 신뢰성을 더욱 향상시킬 수 있다.
상기 식 (1)로 표시되는 화합물의 구체적인 예로는, 글루타르산, 아디프산, 피멜산, 수베르산, 아젤라인산, 세바신산, 운데칸2산, 도데칸2산, 트리데칸2산, 테트라데칸2산, 펜타데칸2산, 옥타데칸2산, 노나데칸2산, 에이코산2산 등을 들 수 있다. 그 중에서도 아디프산, 수베르산, 세바신산, 도데칸2산이 바람직하며, 세바신산이 특히 바람직하다.
카르복실기와 페놀성 수산기를 가지는 화합물로는, 살리실산, 2,3-디히드록시벤조산, 2,4-디히드록시벤조산, 겐티딘산(2,5-디히드록시벤조산), 2,6-디히드록시벤조산, 3,4-디히드록시벤조산, 몰식자산(3,4,5-트리히드록시벤조산) 등의 벤조산 유도체; 1,4-디히드록시-2-나프토에산, 3,5-디히드록시-2-나프토에산 등의 나프토에산 유도체; 페놀프탈린; 디페놀산 등을 들 수 있다. 그 중에서도, 페놀프탈린, 겐티딘산, 2,4-디히드록시벤조산, 2,6-디히드록시벤조산이 바람직하며, 페놀프탈린, 겐티딘산, 또는 이들의 조합이 특히 바람직하다.
또한, 이들 화합물은 모두 흡습하기 쉽고, 보이드의 원인이 되기 때문에, 사용할 때는 사전에 건조시켜 두는 것이 바람직하다.
본 발명에서, 플럭스 활성을 가지는 경화제는 1종으로 이용해도 되며, 2종 이상을 병용해도 된다. 본 실시형태의 접착 테이프에서, 플럭스 활성을 가지는 경화제의 배합량은 접착 테이프의 구성 성분의 합계량에 대해 1~20중량%이며, 바람직하게는 3~18중량%, 더욱 바람직하게는 5~15중량%이다. 이 범위이면, 땜납 범프 표면의 산화막을 전기적으로 접합할 수 있을 정도로 충분히 환원할 수 있으며, 또한 수지 성분의 경화시에는 수지 중에 효율적으로 부가하여 수지의 탄성률 또는 Tg를 높일 수 있다. 또, 미반응의 플럭스 활성을 가지는 경화제에 기인하는 이온 마이그레이션의 발생을 억제할 수 있다.
(D) 그 외의 성분
본 실시형태의 접착 테이프는 본 발명의 효과를 손상시키지 않는 범위에서 상기 이외의 성분을 함유해도 된다.
예를 들어, 본 실시형태의 접착 테이프는 상기 (C) 성분 이외의 경화제를 추가로 포함해도 된다. 경화제는 페놀류, 아민류, 티올류 등을 들 수 있다. 이들은 사용되는 (B) 경화성 수지의 종류 등에 따라 적절히 선택하면 된다. 예를 들어, 경화성 수지로서 에폭시 수지가 사용되는 경우, 경화제로는 에폭시 수지와의 양호한 반응성, 경화시의 낮은 치수 변화 및 경화 후의 적절한 물성(예를 들어, 내열성, 내습성 등)을 얻을 수 있는 점에서 페놀류가 적합하게 이용된다.
본 발명에 이용되는 페놀류는 특별히 한정되지 않으나, 접착 테이프의 경화 후의 물성이 뛰어나기 때문에 2관능 이상인 것이 바람직하다. 예를 들어, 비스페놀 A, 테트라메틸 비스페놀 A, 디알릴 비스페놀 A, 비페놀, 비스페놀 F, 디알릴 비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀노볼락류, 크레졸노볼락류 등을 들 수 있다. 그 중에서도, 용융 점도 및 에폭시 수지와의 반응성이 양호하고 경화 후의 물성이 우수하기 때문에, 페놀노볼락류 및 크레졸노볼락류가 적합하게 이용된다.
경화제의 배합량은 사용하는 경화성 수지나 경화제의 종류, 혹은 플럭스 활성을 가지는 경화제의 종류나 사용량에 따라 적절히 선택하면 된다. 예를 들어, 경화제로서 페놀노볼락류를 사용하는 경우, 그 배합량은 경화성 수지를 확실히 경화시키는 점에서 접착 테이프의 구성 성분의 합계량에 대해 바람직하게는 5중량% 이상, 보다 바람직하게는 10중량% 이상이다. 에폭시 수지와 미반응 페놀노볼락류가 잔류하고 있으면, 이온 마이그레이션의 요인이 된다. 따라서, 잔사로 남지 않게 하기 위해서는 바람직하게는 30중량% 이하, 보다 바람직하게는 25중량% 이하로 한다.
페놀노볼락 수지의 배합량은 에폭시 수지에 대한 당량비로 규정해도 된다. 예를 들어, 에폭시 수지에 대한 페놀노볼락 수지의 당량비는 0.5~1.2 이고, 바람직하게는 0.6~1.1이며, 더욱 바람직하게는 0.7~0.98이다. 에폭시 수지에 대한 페놀노볼락 수지의 당량비를 0.5 이상으로 함으로써 경화 후의 내열성, 내습성을 확보할 수 있다. 한편, 이 당량비를 1.2 이하로 함으로써, 경화 후의 에폭시 수지와 미반응 잔류 페놀노볼락 수지의 양을 저감시킬 수 있어 내이온 마이그레이션성이 양호해진다.
이들 경화제는 1종으로 이용해도 되고 2종 이상을 병용해도 된다.
또, 본 실시형태의 접착 테이프는 경화 촉진제를 추가로 함유해도 된다. 경화 촉진제는 경화성 수지의 종류 등에 따라 적절히 선택할 수 있다. 경화 촉진제로는, 예를 들어 융점이 150℃ 이상인 이미다졸 화합물을 사용할 수 있다. 사용되는 경화 촉진제의 융점이 150℃ 이상이면, 접착 테이프의 경화가 완료하기 전에, 땜납 범프를 구성하는 땜납 성분이 반도체 칩에 설치된 내부 전극 표면으로 이동할 수 있어 내부 전극 사이의 전기적 접속을 양호하게 할 수 있다. 융점이 150℃ 이상인 이미다졸 화합물로는 2-페닐히드록시 이미다졸, 2-페닐-4-메틸히드록시 이미다졸 등을 들 수 있다.
경화 촉진제의 배합량은 적절히 선택하면 되지만, 예를 들어 경화 촉진제로서 이미다졸 화합물을 사용할 경우, 접착 테이프의 구성 성분의 합계량에 대해 바람직하게는 0.005~10중량%, 보다 바람직하게는 0.01~5중량%이다. 이미다졸 화합물의 배합량을 0.005중량% 이상으로 함으로써, 경화 촉진제로서의 기능을 더욱 효과적으로 발휘시켜 접착 테이프의 경화성을 향상시킬 수 있다. 또, 이미다졸의 배합량을 10중량% 이하로 함으로써, 땜납 범프를 구성하는 땜납 성분의 용융 온도에서의 수지의 용융 점도가 지나치게 높아지지 않아 양호한 땜납 접합 구조를 얻을 수 있다. 또, 접착 테이프의 보존성을 더욱 향상시킬 수 있다.
이들 경화 촉진제는 1종으로 이용해도 되고 2종 이상을 병용해도 된다.
또, 본 실시형태의 접착 테이프는 실란 커플링제를 추가로 함유해도 된다. 실란 커플링제를 함유함으로써 반도체 칩에 대한 접착 테이프의 밀착성을 높일 수 있다. 실란 커플링제로는, 예를 들어 에폭시 실란 커플링제, 방향족 함유 아미노 실란 커플링제 등을 사용할 수 있다. 이들은 1종으로 이용해도 되고 2종 이상을 병용해도 된다. 실란 커플링제의 배합량은 적절히 선택하면 되지만, 접착 테이프의 구성 성분의 합계량에 대해 바람직하게는 0.01~10중량%이고, 보다 바람직하게는 0.05~5중량%이며, 더욱 바람직하게는 0.1~2중량%이다.
상기 성분 이외, 본 실시형태의 접착 테이프는 수지의 상용성, 안정성, 작업성 등의 각종 특성 향상을 위해서, 각종 첨가제를 적절히 배합해도 된다.
다음으로, 제1 실시형태의 접착 테이프의 제조 방법에 대하여 설명한다.
제1 실시형태의 접착 테이프는 (A) 필름 형성성 수지, (B) 경화성 수지, (C) 플럭스 활성을 가지는 경화제, 및 필요에 따라서 그 외의 성분을 용매 중에 혼합하고, 얻어진 바니시를 폴리에스테르 시트 등의 박리 처리를 실시한 기재 위에 도포하고, 소정의 온도에서 실질적으로 용매를 포함하지 않을 정도로까지 건조시킴으로써 얻을 수 있다. 여기서 이용되는 용매는 사용되는 성분에 대해 불활성인 것이면 특별히 한정되지 않지만, 아세톤, 메틸에틸케톤, 메틸이소부틸케톤, DIBK(디이소부틸케톤), 시클로헥사논, DAA(디아세톤알코올) 등의 케톤류, 벤젠, 크실렌, 톨루엔 등의 방향족 탄화수소류, 메틸알코올, 에틸알코올, 이소프로필알코올, n-부틸알코올 등의 알코올류, 메틸셀로솔브, 에틸셀로솔브, 부틸셀로솔브, 메틸셀로솔브 아세테이트, 에틸셀로솔브 아세테이트 등의 셀로솔브계, NMP(N-메틸-2-피롤리돈), THF(테트라히드로푸란), DMF(디메틸포름아미드), DBE(2염기산 에스테르), EEP(3-에톡시프로피온산에틸), DMC(디메틸카보네이트) 등이 적합하게 이용된다. 용매의 사용량은 용매에 혼합한 성분의 고형분이 10~60중량%가 되는 범위인 것이 바람직하다.
본 실시형태에서 접착 테이프의 두께는 특별히 한정되지 않지만, 바람직하게는 5~300㎛이고, 보다 바람직하게는 10~200㎛이며, 더욱 바람직하게는 15~150㎛이다. 이 범위이면, 반도체 칩의 간격에 수지 성분을 충분히 충전시킬 수 있어 수지 성분의 경화 후의 기계적 접착 강도를 확보할 수 있다.
또, 본 실시형태에서는 원하는 땜납 습윤 확산율(%)을 가지고 있는 것이 바람직하다. 즉, 본 실시형태의 접착 테이프는 접착 테이프 위에 직경 500㎛의 주석 함유 땜납 볼을 배치하고, 이 땜납 볼의 융점보다 30℃ 높은 온도에서 20초간 가열했을 때, 식 (I)
땜납 습윤 확산율(%) = [{(땜납 볼의 직경)－(습윤 확산 후의 땜납의 두께)}／(땜납 볼의 직경)］× 100 (I)
로 표시되는 땜납 습윤 확산율이 40% 이상인 것이 바람직하다. 땜납 범프를 이용하여 회로 기판을 금속 접합하는 경우, 땜납의 습윤 확산율이 클수록 금속간 결합이 조장되어 접합 강도가 증가한다. 접합 불량의 발생이 방지되는데 충분한 땜납 습윤 확산율은 40% 이상이지만, 접합 확률을 높여 접합 후의 여러 가지의 환경하에서의 접합 신뢰성을 고려하면, 땜납 습윤 확산율은 45% 이상인 것이 보다 바람직하고, 더욱 바람직하게는 50% 이상이다.
또한, 땜납 습윤 확산율이 60% 이상일 때는 전술한 (C) 플럭스 활성을 가지는 경화제는 지방족 디카르복시산을 함유하는 것이 바람직하다. 땜납 습윤 확산율이 60% 이상으로 높고 강한 환원력이 필요한 경우는, 플럭스 활성이 보다 높은 지방족 디카르복시산을 이용함으로써, 땜납 성분의 습윤성을 높여 전기적 접속 신뢰성을 확보하는 것이 바람직하기 때문이다.
한편, 땜납 습윤 확산율이 40%~60%일 때는 (C) 플럭스 활성을 가지는 경화제는 카르복실기와 페놀성 수산기를 가지는 화합물을 함유하는 것이 바람직하다. 땜납 습윤 확산율이 상기의 범위이며 그다지 강한 환원력이 필요하지 않은 경우는, 경화성 수지(예를 들어 에폭시 수지)와의 반응성이 높은 화합물을 이용하여 플럭스 잔사에 기인하는 이온 마이그레이션의 발생을 보다 효과적으로 억제할 수 있는 것이 바람직하기 때문이다.
땜납 습윤 확산율의 측정 조건은 땜납 볼이 습윤 확산되는 정도의 불균일성을 저감시키기 위해서, 땜납 볼의 융점보다 30℃ 높은 온도에서 가열하고, 또 가열 시간은 플럭스 활성을 가지는 경화제가 용융하여 땜납 볼의 표면으로 이동하여 땜납이 습윤 확산될 때까지의 시간 및 땜납이 습윤 확산되는 정도의 불균일성을 고려하여 20초로 한다.
땜납 습윤 확산율은, 구체적으로는 하기의 측정 방법에 의해 구할 수 있다.
(1) 베어 Cu판(히라이 정밀공업(주)제)에 두께 15㎛의 접착 테이프를 붙인다.
(2) 접착 테이프 위에 하기의 직경이 500㎛인 땜납 볼을 정치시킨다.
(i) 「M31」(Sn／Ag／Cu, 융점 217℃, 센쥬 금속공업(주)제)
(ii) 「L20」(Sn／Bi, 융점 138℃, 센쥬 금속공업(주)제)
(3) ASTM B 545에 준하여, 각 땜납의 융점보다 30℃ 높은 온도에서 핫 플레이트를 가열하고, 상기 샘플을 핫 플레이트 위에서 20초간 가열한다.
(4) 베어 Cu판 위에 습윤 확산된 땜납 볼의 높이를 계측한다.
(5) 하기의 식 (I)에 의해 땜납 습윤 확산율을 산출한다.
땜납 습윤 확산율(%) = [{(땜납 볼의 직경)－(습윤 확산 후의 땜납의 두께)}／(땜납 볼의 직경)］× 100 (I)
또, 본 실시형태에서 두께 100㎛의 경우, 223℃에서의 접착 테이프의 용융 점도는 10~200,000Pa·s인 것이 바람직하며, 10~10,000Pa·s인 것이 보다 바람직하다. 이 용융 점도를 10Pa·s 이상으로 함으로써, 가열시에 접착 테이프가 피착물인 반도체 칩으로부터 블리드함으로써 접속 신뢰성의 저하 및 주변 부재로의 오염을 억제할 수 있다. 또, 기포의 발생, 반도체 칩의 간격에 수지 성분이 충분히 충전되지 않는 등의 불량도 방지할 수 있다. 또한, 땜납이 습윤 확산되어 버려 인접 전극 사이에서 쇼트되는 것과 같은 문제도 방지하는 것이 가능하다. 또, 용융 점도를 200,000Pa·s 이하로 함으로써, 땜납 범프와 반도체 칩에 설치된 내부 전극이 금속 접합할 때에 땜납 범프와 이 내부 전극 사이의 수지가 배제되기 때문에 접합 불량을 억제하는 것이 가능해진다. 용융 점도는 더욱 바람직하게는 50~5,000Pa·s이며, 특히 바람직하게는 300~1,500Pa·s이다.
접착 테이프의 용융 점도는 이하의 측정 방법에 의해 구해진다. 즉, 두께 100㎛의 접착 테이프를 점탄성 측정 장치(쟈스코 인터내셔널(주)제)로 승온 속도 30℃／min, 주파수 1.0Hz로 변형일정-응력검지로 측정하여, Sn／Ag = 96.5／3.5의 융점인 분위기 온도 223℃에서의 점도를 측정값으로 한다.
본 발명의 제1 실시형태의 접착 테이프는 다음과 같이 사용함으로써, 반도체 칩과 반도체 칩을 전기적으로 접속할 수 있다. 이하, 도면을 참조하면서 설명한다. 도 1은 본 발명의 제1 실시형태의 접착 테이프의 사용 방법에 관한 공정 설명도이다.
도 1(a)에 나타낸 바와 같이, 우선 회로면에 내부 전극(11)이 설치된 반도체 칩(10)과 회로면에 내부 전극(21)이 설치된 반도체 칩(20)을 준비한다. 전기적 접속을 양호하게 하기 위해서, 내부 전극(11) 및 내부 전극(21)의 표면에는 사전에 세정, 연마, 도금 및 표면 활성화 등의 처리를 실시해 두어도 된다. 예를 들어, 도 1(a)에 나타낸 바와 같이, 내부 전극(11) 및 내부 전극(21)의 표면에 Ti, Ti／Cu, Cu, Ni, Cr／Ni 등을 이용하여 UBM(Under Barrier Metal)층(103, 104)을 형성해도 된다. UBM층은 1층이어도 되고 복수층이어도 된다. 또한, 반도체 칩(10, 20) 표면에는 사전에 반도체 소자를 보호할 목적으로 표면 안정화 처리가 실시되어 있어도 되고, 예를 들어 SiN막 등의 부동태막(113)이 형성되어 있어도 된다. 또, 도시하지 않으나, 땜납 범프와 UBM층의 접합부 및 내부 전극에 잔류하는 응력을 완화하는 층으로서 폴리이미드막, 폴리벤조옥사졸막, 벤조시클로부텐막 등의 유기 수지 보호막이 형성되어 있어도 된다.
다음으로, 도 1(b)에 나타낸 바와 같이, 내부 전극(11, 21) 위의 적어도 한쪽에 땜납 범프(105)를 형성한다. 땜납 범프(105)는 도금법에 의해 형성해도 되며, 땜납 페이스트 인쇄법, 땜납 볼을 탑재하는 방법에 의해 형성해도 된다. 또한, 도 1(a)에서는 땜납 범프(105)는 내부 전극(21) 위에 형성되어 있지만, 내부 전극(11) 위에만 형성되어 있어도 되고, 내부 전극(11) 위 및 내부 전극(21) 위의 양쪽 모두에 형성되어 있어도 된다. 땜납 범프(105)는 형성 후에 리플로우 처리가 실시되어 있어도 된다.
땜납 범프(105)를 구성하는 땜납 성분은 주석(Sn), 은(Ag), 비스무트(Bi), 인듐(In), 아연(Zn) 및 구리(Cu)로 이루어진 군으로부터 선택되는 적어도 2종 이상을 함유하는 합금인 것이 바람직하다. 그 중에서도, 용융 온도 및 기계적인 물성을 고려하면, Sn-Bi의 합금, Sn-Ag-Cu의 합금, Sn-In의 합금 등의 Sn을 함유하는 합금인 것이 바람직하다. 땜납 범프의 융점은 접착 테이프 중의 수지 성분의 유동성을 충분히 확보하는 점에서는, 통상 100℃ 이상, 바람직하게는 130℃ 이상으로 한다. 또, 땜납 범프의 용융 온도는 접착시에 실장 기판이나 반도체 칩 위에 설치된 소자의 열 열화를 방지하기 위해서는 통상 250℃ 이하, 바람직하게는 230℃ 이하로 한다. 또한, 땜납 범프의 융점은, 예를 들어 DSC를 이용하여 승온 속도 10℃／분으로 땜납 범프를 구성하는 땜납 분말 단체를 측정했을 때의 흡열 피크 온도로 한다.
땜납 범프(105)의 크기는 전기적인 접속 신뢰성을 충분히 확보하기 위해 직경 5㎛~500㎛인 것이 바람직하고, 보다 바람직하게는 10㎛~300㎛, 더욱 바람직하게는 20㎛~200㎛이다.
이어서, 도 1(c)에 나타낸 바와 같이, 반도체 칩(10)과 반도체 칩(20) 사이에 접착 테이프(106)을 개재시키고, 이 접착 테이프(106)의 경화가 완료하지 않으며, 또한 땜납 범프(105)가 용융하는 온도까지 서서히 가열한다. 가열에 의해, 땜납 범프(105)를 구성하는 땜납 성분이 용융하고, 용융한 땜납 성분이 내부 전극 표면에 응집한다. 그리고, 내부 전극 표면과 땜납 성분이 접합하여 땜납 영역(100)을 형성하여 대향하는 내부 전극 사이를 전기적으로 접속한다.
또한, 가열 온도가 땜납 범프의 융점에 도달한 시점에서, 반도체 칩(10)과 반도체 칩(20)을 가압하여 대향하는 내부 전극 사이의 거리를 가깝게 해도 된다.
이와 같이 하여, 가열에 의해 용융한 땜납 성분이 대향하는 내부 전극 사이에 응집하고 고착하여, 도 1(c)에 나타낸 땜납 영역(100)을 형성하며, 그에 의해 대향하는 내부 전극 사이가 전기적으로 접속된다. 한편, 접착 테이프(106)에 포함되는 수지 성분은 반도체 칩(10)과 반도체 칩(20)의 간격에 충전되어 절연성 영역(101)을 형성하고, 절연성 영역(101)에 의해서 인접하는 내부 전극 사이가 전기적으로 절연된다.
계속해서, 접착 테이프(106)의 수지 성분을 완전하게 경화시켜 전기 절연성 및 기계적 접착 강도를 확보한다. 본 실시형태에서는, 이와 같이 하여 대향하는 내부 전극 사이를 전기적으로 접속하여 반도체 칩(10)과 반도체 칩(20)의 간격을 절연성 수지로 봉지할 수 있다.
본 실시형태의 접착 테이프를 이용하여 반도체 칩의 두께 방향에 형성된 스루홀을 통하여 반도체 칩 사이의 전기적 접속과 봉지를 실시하는 경우도, 상기와 같게 하여 실시할 수 있다. 본 실시형태의 접착 테이프는 이와 같이 하여 반도체 칩 사이의 전기적 접속 및 봉지를 일괄적으로 실시할 수 있다.
b. 제2 실시형태
다음으로, 본 발명의 제2 실시형태의 접착 테이프에 대하여 설명한다.
본 발명의 제2 실시형태의 접착 테이프는 (A) 필름 형성성 수지, (B) 경화성 수지 및 (C) 플럭스 활성을 가지는 경화제에 더하여, 추가로 (E) 땜납 분말을 소정의 배합비로 함유하는 것이다. 본 발명의 제2 실시형태의 접착 테이프는 반도체 칩과 반도체 칩을 페이스다운으로 탑재하는 칩온칩형의 반도체 장치에서, 반도체 칩 사이의 전기적 접속을 접착 테이프에 함유되는 땜납 분말의 셀프 얼라인먼트(self-alignment)을 이용하여 실시하는 경우에 특히 적합하게 이용된다. 본 실시형태의 접착 테이프는 대향하는 반도체 칩 사이에 개재시키고 열 용융함으로써, 이 접착 테이프에 함유된 땜납 분말이 대향하는 내부 전극 사이에 응집하여 땜납 영역을 형성하는 것을 촉진하고, 또한 반도체 칩 사이의 간격에는 수지 성분이 충전되어 절연성 영역을 형성하는 것을 촉진하며, 수지 성분을 경화시켜, 형성된 땜납 영역 및 절연성 영역을 고정화함으로써 반도체 칩 사이의 전기적 접속 및 봉지를 일괄적으로 실시할 수 있다. 본 실시형태의 접착 테이프는 반도체 칩에 땜납 범프를 형성할 필요가 없어 보다 간편한 방법으로 반도체 칩 사이의 전기적 접속을 실시할 수 있는 점에서 유용하다.
제2 실시형태의 접착 테이프의 구성 성분은 땜납 분말을 제외하고, 제1 실시형태의 접착 테이프의 구성 성분과 같으며, (A) 필름 형성성 수지, (B) 경화성 수지, (C) 플럭스 활성을 가지는 경화제 및 필요에 따라서 (D) 그 외의 성분을 함유한다. 각 성분의 구체적인 예 및 배합량은 제1 실시형태에서 설명한 바와 같으므로, 여기서는 설명을 반복하지 않는다. 또한, 제2 실시형태에서 각 성분의 배합량은 땜납 분말를 제외하고, 접착 테이프의 구성 성분의 합계량에 대해 규정된다.
본 실시형태에서, (E) 땜납 분말를 구성하는 땜납 성분으로는, 예를 들어 무연 땜납(lead-free soldering)을 들 수 있다. 무연 땜납으로는 특별히 한정되지 않으나, Sn, Ag, Bi, In, Zn 및 Cu로 이루어진 군으로부터 선택되는 적어도 2종 이상의 합금인 것이 바람직하다. 그 중에서도, 용융 온도 및 기계적인 물성을 고려하면, Sn-Bi의 합금, Sn-Ag-Cu의 합금, Sn-In의 합금, Sn-Ag의 합금 등의 Sn을 포함하는 합금인 것이 바람직하다.
땜납 분말의 평균 입경은 반도체 칩의 표면적 및 원하는 반도체 칩의 이격 거리에 따라 적절히 선택하면 되지만, 1~100㎛ 정도인 것이 바람직하고, 보다 바람직하게는 5~100㎛, 더욱 바람직하게는 10~50㎛이다. 이 범위이면, 내부 전극 표면에 땜납 성분을 확실하게 집합시킬 수 있다. 또, 인접하는 내부 전극 사이를 브리지(bridge)하는 것을 억제하여 인접하는 내부 전극 사이의 쇼트를 방지할 수 있다. 땜납 분말의 평균 입경은, 예를 들어 레이저 회절 산란법에 의해 측정된다.
또, 땜납 분말의 융점은 접착 테이프를 용융할 때의 수지 성분의 유동성을 충분하게 확보하는 점에서는 통상 100℃ 이상, 바람직하게는 130℃ 이상으로 한다. 또, 땜납 분말의 융점은 접착시에 실장 기판이나 반도체 칩 위에 설치된 소자의 열 열화를 방지하기 위해서는 통상 250℃ 이하, 바람직하게는 230℃ 이하로 한다.
땜납 분말의 배합량은 땜납 분말 이외의 접착 테이프의 구성 성분의 합계 100중량부에 대해 30~200중량부인 것이 바람직하고, 보다 바람직하게는 40~180중량부, 더욱 바람직하게는 50~160중량부이다.
본 실시형태의 접착 테이프는 제1 실시형태에서 기술한 방법과 같게 하여 제조할 수 있다. 즉, 성분 (A)~(C), 필요에 따라서 그 외의 성분 (D) 및 (E) 땜납 분말을 용매 중에 혼합하고, 얻어진 바니시를 폴리에스테르 시트 등의 박리 처리를 가한 기재 위에 도포하고, 소정의 온도에서 실질적으로 용매를 포함하지 않을 정도로까지 건조시킴으로써 얻을 수 있다. 용매는 제1 실시형태에서 예시한 것 것과 같은 것을 사용할 수 있다.
제2 실시형태의 접착 테이프의 두께는 특별히 한정되지 않으나, 바람직하게는 5~300㎛이고, 보다 바람직하게는 10~200㎛이며, 더욱 바람직하게는 15~150㎛이다. 이 범위이면, 반도체 칩의 간격에 수지 성분을 충분히 충전할 수 있어 수지 성분의 경화 후의 기계적 접착 강도를 확보할 수 있다.
본 실시형태에서, 두께 100㎛의 경우 138℃에서의 접착 테이프의 용융 점도는 1Pa·s~10,000Pa·s인 것이 바람직하고, 10Pa·s~10000Pa·s인 것이 보다 바람직하다. 이 범위로 함으로써, 땜납 성분이 내부 전극으로부터 확산되는 것을 억제할 수 있는 동시에, 수지 성분의 블리드를 억제할 수 있다. 또한, 접착 테이프의 용융 점도는 두께 100㎛의 접착 테이프를 점탄성 측정장치(쟈스코 인터내셔널(주)제)로 승온 속도 10℃／min, 주파수 0.1Hz로 변형일정-응력검지로 측정하여, Sn／Bi = 42／58의 융점인 분위기 온도 138℃에서의 점도를 측정값으로 한다.
용융 점도를 1Pa·s 이상으로 함으로써 땜납 분말이 피착물인 반도체 칩으로부터 비어져 나오는 일이 없어 절연 불량을 억제할 수 있다. 또, 가열시에 접착 테이프가 피착물인 반도체 칩으로부터 블리드함으로써 접속 신뢰성의 저하 및 주변 부재로의 오염을 억제할 수 있다. 또한, 기포의 발생, 반도체 칩의 간격에 수지 성분이 충분히 충전되지 않는 등의 불량도 방지할 수 있다. 또, 용융 점도를 10,000Pa·s 이하로 함으로써, 땜납 분말과 플럭스 활성을 가지는 경화제의 접촉 확률이 높아져서 산화막의 환원이 효율적으로 행해진다. 또, 땜납 분말이 이동하기 쉽기 때문에, 피착물인 반도체 칩의 전극 사이에 땜납 분말이 잔존할 확률이 저감되어 절연 불량의 발생을 억제할 수 있다. 또, 땜납 범프와 반도체 칩에 설치된 내부 전극이 금속 접합할 때에, 땜납 범프와 이 내부 전극 사이의 수지가 배제되기 때문에 접합 불량을 억제하는 것이 가능해진다. 용융 점도는 더욱 바람직하게는 50~5,000Pa·s이고, 특히 바람직하게는 100~4,000Pa·s이며, 가장 바람직하게는 100~2,000Pa·s이다.
본 발명의 제2 실시형태의 접착 테이프는 다음과 같이 사용함으로써, 반도체 칩과 반도체 칩을 전기적으로 접속할 수 있다. 도 2는 본 발명의 제2 실시형태의 접착 테이프의 사용 방법에 관한 공정 설명도이다.
우선 도 2(a)에 나타낸 바와 같이, 내부 전극(11)이 설치된 반도체 칩(10)과 내부 전극(21)이 설치된 반도체 칩(20)을 서로 내부 전극이 설치된 면(회로면)이 대향하도록 배치한다.
반도체 칩(10) 및 반도체 칩(20)의 표면에는 각각 내부 전극(11, 21)을 개구하도록 보호막(107)이 형성되어 있어도 된다. 예를 들어, 폴리이미드막, 폴리벤조옥사졸막, 벤조시클로부텐막 등의 유기 수지의 보호막이 형성되어 있어도 된다. 이에 의해, 땜납 성분이 대향하는 내부 전극 사이에 유도되기 쉬워져서 내부 전극 사이의 전기적 접속을 양호하게 할 수 있다. 또, 응력 완화층으로도 기능할 수 있다. 또한, 보호막(107)의 형상은 상기와 같은 기능을 가지는 것이면, 도시한 형상으로는 한정되지 않는다. 또, 내부 전극(11) 및 내부 전극(21)의 표면에는 사전에 세정, 연마, 도금, 표면 활성화 등이 처리를 실시해 두어도 된다. 예를 들어, 도 2(a)에 나타낸 바와 같이, 내부 전극(11) 및 내부 전극(21)의 표면에 Ti, Ti／Cu, Cu, Ni, Cr／Ni 등을 이용하여 UBM(Under Bump Metal)층(103)을 형성해도 된다. UBM층은 1층이어도 되고 복수층이어도 된다. 또한, 반도체 칩(10, 20) 표면에는 사전에 반도체 소자를 보호할 목적으로 표면 안정화 처리가 실시되어 있어도 되며, 예를 들어 SiN막 등의 부동태막(113)이 형성되어 있어도 된다.
다음으로, 도 2(b)에 나타낸 바와 같이, 반도체 칩(10)과 반도체 칩(20) 사이에 접착 테이프(108)을 개재시킨다. 접착 테이프(108)에는 땜납 분말(108a)이 함유되어 있다. 계속해서, 접착 테이프(108)의 경화가 완료하지 않고, 또한 접착 테이프(108) 중의 땜납 분말(108a)이 용융될 온도까지 서서히 가열한다. 가열에 의해, 도 2(c)에 나타낸 바와 같이, 땜납 분말(108a)이 용융하여, 수지 성분 중을 이동하여 내부 전극 표면에 자기 정합적으로 응집하여 땜납 영역(100)을 형성한다. 이 땜납 영역(100)에 의해, 내부 전극 표면과 용융한 땜납 분말이 접합하여 대향하는 내부 전극 사이가 전기적으로 접속된다. 한편, 반도체 칩 사이의 간격에는 접착 테이프의 수지 성분이 충전되어 절연성 영역(101)을 형성한다. 이에 의해, 인접하는 내부 전극 사이가 전기적으로 절연된다.
또한, 가열 온도가 땜납 분말의 융점에 도달한 시점에서, 반도체 칩(10)과 반도체 칩(20)을 가압하여 대향하는 내부 전극 사이의 거리를 가깝게 해도 된다.
계속해서, 접착 테이프(108)의 수지 성분을 완전히 경화시켜 전기적 접속 강도 및 기계적 접착 강도를 확보한다. 이렇게 하여 대향하는 내부 전극(11)과 내부 전극(21)을 전기적으로 접속하여 반도체 칩(10)과 반도체 칩(20)의 간격을 절연성 수지로 봉지할 수 있다.
본 실시형태의 접착 테이프를 이용하여 반도체 칩의 두께 방향에 형성된 스루홀을 통하여 반도체 칩 사이의 전기적 접속과 봉지를 실시하는 경우도, 상기와 같게 하여 실시할 수 있다. 본 실시형태의 접착 테이프는 이와 같이 하여 반도체 칩 사이의 전기적 접속 및 봉지를 일괄적으로 실시할 수 있다.
2. 반도체 장치
다음으로, 본 발명의 반도체 장치에 대하여 설명한다.
본 발명의 반도체 장치는 본 발명의 접착 테이프를 이용하여 반도체 칩과 반도체 칩을 전기적으로 접속하여 이루어진 칩온칩형의 반도체 장치이다. 본 발명의 일실시형태로는, 예를 들어 제1 반도체 칩과 제2 반도체 칩을 구비하며, 상기 제1 반도체 칩의 회로면과 상기 제2 반도체 칩의 회로면이 대향하여 배설되어 이루어진 칩온칩형의 반도체 전자 부품을 포함하는 반도체 장치로서, 본 발명의 접착 테이프를 이용하여 상기 제1 반도체 칩과 상기 제2 반도체 칩을 접착해서 이루어진 반도체 장치가 포함된다. 또, 본 발명의 다른 실시형태로는, 상기 반도체 장치에서 상기 제2 반도체 칩의 회로면과는 반대측의 면에 제3 반도체 칩이 추가로 적층되어서 이루어진 다단 스택형의 반도체 전자 부품을 포함하는 반도체 장치에서, 본 발명의 접착 테이프를 이용하여 상기 제2 반도체 칩의 두께 방향에 설치된 스루홀을 통하여 상기 제2 반도체 칩과 상기 제3 반도체 칩을 전기적으로 접속하여 이루어진 반도체 장치가 포함된다. 상기 다단 스택형 반도체 전자 부품에서, 상기 제2 반도체 칩과 상기 제3 반도체 칩의 접착에만 본 발명의 접착 테이프가 이용된 것이어도 된다. 본 발명의 반도체 장치는 본 발명의 접착 테이프를 이용하여 반도체 칩과 반도체 칩을 접착해서 이루어진 것이면 특별히 한정되지 않는다.
전술한 바와 같이, 본 발명의 바람직한 태양에 의하면, 본 발명의 접착 테이프는 용융 점도를 제어함으로써 이 접착 테이프의 용융시에 발생하는 수지 성분 등의 블리드를 최소한으로 억제할 수 있기 때문에, 반도체 칩 사이의 이격 거리, 혹은 상단의 반도체 칩의 측면과 하단의 반도체 칩의 회로면에 설치된 외부 전극의 이격 거리를 작게 하는 것이 가능하며, 하나의 패키지 내에 탑재할 수 있는 반도체 칩의 집적 밀도를 높일 수 있다. 또, 패키지 전체의 소형화 및 박형화를 도모할 수 있다. 또한, 내부 전극 사이의 이격 거리를 짧게 설정할 수도 있어 하나의 패키지 내에 수용할 수 있는 정보량을 증대시킬 수 있다. 이하, 도면을 참조하면서, 본 발명의 반도체 장치에 대하여 구체적으로 설명한다.
도 3은 본 발명의 일실시형태와 관련된 반도체 장치의 개략 단면도이다. 도 3에 도시된 바와 같이, 반도체 칩(10) 위에 설치된 외부 전극(12)과 실장 기판(109)상에 설치된 전극(도시되지 않음)이 와이어(110)에 의해 전기적으로 접속되고, 반도체 전자 부품(1)이 실장 기판(109) 위에 실장되어 있다. 반도체 전자 부품(1), 실장 기판(109) 및 와이어(110)는 봉지 수지(111)에 의해 봉지되어 있다. 또, 실장 기판(109)의 이면에는 복수의 범프 전극(112)이 설치되어 있다.
반도체 전자 부품(1)은 반도체 칩(10)과 반도체 칩(20)이 대향하여 배설되어 이루어지며, 여기서 반도체 칩(10)과 반도체 칩(20)은 본 발명의 접착 테이프를 이용하여 접착되고 있다. 도 4(a)는 본 발명의 일실시형태와 관련된 반도체 전자 부품(1)의 개략 상면도이며, 도 4(b)는 도 4(a)의 A-A'의 개략 단면도이다. 도 4(b)에서, 반도체 전자 부품(1)은 내부 전극(11)이 설치된 제1 반도체 칩(10)의 회로면(도시하지 않음)에 내부 전극(21)이 설치된 제2 반도체 칩(20)의 회로면(도시하지 않음)이 대향하도록 배설되어 있다. 도 4(b)에 나타낸 바와 같이, 내부 전극(11)은 내부 전극(21)에 대응하도록 패터닝되고, 대향하는 내부 전극(11)과 내부 전극(21) 사이에는 땜납 영역(100)이 형성되어 있다. 이 땜납 영역(100)에 의해서 대향하는 내부 전극 사이는 전기적으로 접속되어 있다. 또, 반도체 칩(10)과 반도체 칩(20)의 간격에는 절연성 수지가 충전되어 절연성 수지 영역(101)이 형성되고, 이 절연성 수지 영역(101)에 의해서 인접하는 내부 전극 사이가 전기적으로 절연되고 있다. 반도체 칩(10)의 회로면에는 반도체 칩(10)의 회로면에 형성된 도시하지 않은 집적 회로를 실리콘 등으로 이루어진 실장 기판에 접속하기 위한 외부 전극(12)이 마련되어 있다.
반도체 칩(10)과 반도체 칩(20)의 이격 거리 X는 특별히 한정되는 것은 아니지만, 반도체 칩의 집적 밀도를 높이기 위해서는 이격 거리 X를 작게 할 수 있는 것이 바람직하다. 예를 들어, 제2 실시형태의 접착 테이프를 이용했을 경우, 이 이격 거리 X는 25㎛ 이하인 것이 바람직하고, 보다 바람직하게는 5㎛ 이하, 더욱 바람직하게는 3㎛ 이하이다. 여기서, 이격 거리 X는 반도체 칩(10)의 회로면과 반도체 칩(20)의 회로면 사이의 거리를 말한다. 반도체 칩 사이의 접속 강도를 확보하는 점에서는, 이격 거리 X는 0.5㎛~5㎛인 것이 바람직하다. 한편, 제1 실시형태의 접착 테이프를 이용했을 경우, 접속 후의 땜납 볼의 크기는 접속 전과 대략 동일한 정도가 된다. 예를 들어 50㎛의 땜납 볼을 사용했을 경우, 이격 거리 X는 25~50㎛ 정도이며, 바람직하게는 35~48㎛, 보다 바람직하게는 40~45㎛이다.
또, 반도체 칩(20)의 측면(20a)과 반도체 칩(10)의 회로면에 설치된 외부 전극(12)의 최단 이격 거리 Y는 특별히 한정되는 것은 아니나, 1㎜ 이하인 것이 바람직하고, 보다 바람직하게는 0.7㎜ 이하, 더욱 바람직하게는 0.5㎜ 이하이다. 또한, 특별히 한정되지 않으나, 와이어 본딩의 공간을 확보하기 위해서, 최단 이격 거리 Y는 통상 0.05㎜ 이상이다. 여기서, 「반도체 칩(20)의 측면(20a)과 반도체 칩(10) 위에 설치된 외부 전극(12)의 최단 이격 거리 Y」에서, 「최단」이라고 하는 용어를 사용하고 있는 것은 각 반도체 칩(20)의 측면(20a)과 반도체 칩(10)의 회로면에 설치된 외부 전극(12)의 거리가 일정하지 않은 경우에 가장 근접한 거리를 표현하고자 하는 의도이다.
또한, 반도체 칩의 회로면에 복수 설치된 인접하는 내부 전극 사이의 최단 이격 거리 Z는 100㎛ 이하인 것이 바람직하고, 보다 바람직하게는 70㎛ 이하, 더욱 바람직하게는 50㎛ 이하이다. 전기적인 접속 신뢰성을 확보하는 점에서는, 최단 이격 거리 Z는 바람직하게는 10~50㎛이다. 여기서, 「반도체 칩 위에 복수 설치된 인접하는 내부 전극 사이의 최단 이격 거리 Z」에서, 「최단」이라고 하는 용어를 사용하고 있는 것은 인접하는 내부 전극 사이의 이격 거리 Z가 일정하지 않은 경우에 가장 근접한 거리를 표현하고자 하는 의도이다.
또한, 특별히 한정되지 않으나, 제1 반도체 칩(10)은 제2 반도체 칩(20)보다 크기가 큰 것이 바람직하고, 반도체 칩의 집적 밀도를 향상시키는 점에서, 도 1(a)에 나타낸 바와 같이, 반도체 칩(20)은 반도체 칩(10)의 대략 중앙 영역에 배설되어 있는 것이 바람직하다. 또, 반도체 칩(10) 위에 설치된 외부 전극(12)은 반도체 칩(10)의 주연부(周緣部)에 설치되어 있는 것이 바람직하다.
땜납 영역(100)은 땜납 성분이 용융하고 고착하여 형성된 영역이며, 이 영역에 의해 대향하는 내부 전극 사이가 도통되고 있다. 또, 절연성 영역(101)은 절연성 수지가 충전되어 형성된 영역이며, 이 영역에 의해 인접하는 내부 전극 사이가 전기적으로 절연되고 있다.
또, 특별히 한정되지 않으나, 반도체 칩(10, 20)의 두께는 각각 10㎛~1000㎛인 것이 바람직하며, 보다 바람직하게는 750㎛ 이하이다. 또, 내부 전극, 외부 전극의 크기나 재질은 특별히 한정되지 않으며 용도에 따라 적절히 선택하면 된다. 또한, 본 발명에 이용되는 반도체 칩, 내부 전극, 외부 전극 등에 대해서는, 예를 들어 「CSP 기술의 모든 것 Part2」(하기모토 에이지(萩本英二)저, 공업조사회 발행)의 p62~72, p84~88, p39~60, 「SiP 기술의 모든 것」(아카자와 타카시(赤隆) 저, 공업조사회 발행)의 p176~188, P192~205, 일본 특개 2004-63753호 공보의 기재 등을 참조할 수 있다.
본 발명의 바람직한 형태에 의하면, 본 발명의 반도체 장치는 상기와 같은 구성을 가지는 반도체 전자 부품(1)을 이용함으로써 패키지화된 부품 전체를 박형화 및 소형화할 수 있으며, 또 패키지화된 부품 전체를 경량화할 수도 있다. 또한, 인접한 내부 전극의 간격을 작게 할 수 있기 때문에 하나의 패키지 내에 수용할 수 있는 정보량을 증대시킬 수 있다.
또, 본 발명의 반도체 장치는 기판 위에 다단 스택형의 반도체 전자 부품이 실장된 것이어도 된다. 도 5는 기판 위에 반도체 전자 부품(1)에 추가로 다른 반도체 칩이 적층되어서 이루어진 다단 스택형 반도체 전자 부품(2)이 실장되어서 이루어진 본 발명의 일실시형태와 관련된 반도체 장치의 개략 단면도이다. 도 5에 도시된 바와 같이, 반도체 칩(10) 위에 설치된 외부 전극(12)과 실장 기판(109) 위에 설치된 전극(도시하지 않음)이 와이어(110)에 의해 전기적으로 접속되고, 반도체 전자 부품(2)이 실장 기판(109) 위에 실장되어 있다. 반도체 전자 부품(2), 실장 기판(109) 및 와이어(110)는 봉지 수지(111)에 의해 봉지되어 있다. 또, 실장 기판(109)의 이면에는 복수의 범프 전극(112)이 설치되어 있다.
반도체 전자 부품(2)은 반도체 칩(10)과 반도체 칩(20)이 대향하여 배설되어서 이루어지며, 반도체 칩(20)의 내부 전극(21)이 설치된 회로면과는 반대측의 면과 반도체 칩(30)의 회로면(도시하지 않음)이 대향하도록 반도체 칩(30)이 배설되어 있다.
또한, 반도체 칩(20)에는 두께 방향에 스루홀(102)이 설치되며, 반도체 칩(30)의 회로면과 반도체 칩(20)의 회로면(도시하지 않음)의 전기적 접속을 가능하게 하고 있다.
도 6은 본 발명의 일실시형태와 관련된 다단 스택형 반도체 전자 부품(2)의 개략 단면도이다. 반도체 칩(30)의 회로면에 설치된 내부 전극(31)은 땜납 영역(100)에 의해서 반도체 칩(20)의 두께 방향에 설치된 스루홀(102)을 통하여 반도체 칩(20)의 회로면과 도통하여 반도체 칩(20) 위의 내부 전극(21)과 전기적으로 접속되고 있다. 여기서 스루홀(102)은, 예를 들어 반도체 칩(20)의 두께 방향에 드릴 가공 등에 의해 관통 구멍을 형성하고, 이 관통 구멍의 내벽면에 도금을 실시하며, 도금이 실시된 관통 구멍 내에 수지제를 충전하여 형성되고 있다. 또한, 스루홀에 대해서는, 예를 들어 일본 특개 2001-127243호 공보, 일본 특개 2002-026241호 공보 등을 참조할 수 있다. 또한, 반도체 칩(20)과 반도체 칩(30)의 간격에는 절연성 수지가 충전되어 절연성 영역(101)이 형성되어 있고, 이 절연성 영역(101)에 의해서 인접한 내부 전극 사이가 전기적으로 절연되고 있다.
상기 다단 스택형 반도체 전자 부품(2)에서 본 발명의 접착 테이프를 반도체 칩(20)과 반도체 칩(30)의 접착에 이용할 수도 있다. 본 발명의 접착 테이프를 이용함으로써, 스루홀(102)을 통하여 반도체 칩(30)의 내부 전극(31)과 반도체 칩(20)의 내부 전극(21)을 전기적으로 접속할 수 있어, 반도체 칩(20)과 반도체 칩(30)의 간격을 수지 성분으로 봉지할 수 있다.
또한, 특별히 한정되는 것은 아니지만, 반도체 칩(20)과 반도체 칩(30) 사이의 이격 거리는 반도체 칩(10)과 반도체 칩(20)의 이격 거리 X와 같은 범위인 것이 바람직하다. 또, 반도체 칩(30)의 측면(30a)과 반도체 칩(10)의 회로면에 설치된 외부 전극(12)의 최단 이격 거리는 반도체 칩(20)의 측면(20a)과 반도체 칩(10)의 회로면에 설치된 외부 전극(12)의 최단 이격 거리 Y와 같은 범위인 것이 바람직하다. 또한, 반도체 칩(30)의 회로면에 복수 설치된 인접하는 내부 전극 사이의 최단 이격 거리는 반도체 칩(10, 20)의 회로면에 설치된 인접하는 내부 전극 사이의 이격 거리 Z와 같은 범위인 것이 바람직하다.
본 발명에서는, 같은 방법으로 반도체 칩(30) 위에 추가로 별개의 반도체 칩을 적층할 수도 있다. 본 발명의 반도체 장치는, 이와 같이 하여 하나의 패키지 내에 탑재할 수 있는 반도체 칩의 집적 밀도를 더욱 높일 수 있다.
본 발명의 바람직한 형태에 의하면, 본 발명의 반도체 장치는 하나의 패키지 내에 탑재할 수 있는 반도체 칩의 집적 밀도를 높일 수 있으므로, 전자기기의 고기능화 및 소형화에 대응할 수 있다. 본 발명의 반도체 장치는 예를 들어, 휴대 전화, 디지털 카메라, 비디오 카메라, 차 내비게이션(car navigation), 퍼스널 컴퓨터, 게임기, 액정 텔레비전, 액정 디스플레이, EL 디스플레이, 프린터 등에 널리 이용할 수 있다.
도 1은 본 발명의 일실시형태와 관련된 접착 테이프의 사용 방법에 관한 공정 설명도이다.
도 2는 본 발명의 일실시형태와 관련된 접착 테이프의 사용 방법에 관한 공 정 설명도이다.
도 3은 본 발명의 일실시형태와 관련된 반도체 장치의 개략 단면도이다.
도 4는 본 발명의 일실시형태와 관련된 반도체 장치에 이용되는 반도체 전자 부품의 개략 상면도 및 개략 단면도이다.
도 5는 본 발명의 일실시형태와 관련된 다단 스택형 반도체 장치의 개략 단면도이다.
도 6은 본 발명의 일실시형태와 관련된 다단 스택형 반도체 장치에 이용되는 다단 스택형 반도체 전자 부품의 개략 단면도이다.
도 7은 본 발명의 실시예와 관련된 반도체 장치에 이용되는 반도체 전자 부품의 제조 방법의 공정 설명도이다.
도 8은 본 발명의 실시예와 관련된 반도체 장치에 이용되는 반도체 전자 부품의 제조 방법의 공정 설명도이다.
도면 중의 부호는 하기의 것을 의미한다.
1 반도체 전자 부품
2 다단 스택형 반도체 전자 부품
10 제1 반도체 칩
20 제2 반도체 칩
30 제3 반도체 칩
11 제1 내부 전극
12 외부 전극
20a 제2 반도체 칩 측면
21 제2 내부 전극
30a 제3 반도체 칩 측면
31 제3 내부 전극
100 땜납 영역
101 절연성 영역
102 스루홀
103 UBM층
104 UBM층
105 땜납 범프
106 접착 테이프
107 보호막
108 접착 테이프
108a 땜납 분말
109 실장 기판
110 와이어
111 봉지 수지
112 범프 전극
113 부동체막
114 열산화막
이하, 실시예에 의해 본 발명을 구체적으로 설명한다. 단, 본 발명은 이들 실시예로 한정되는 것은 아니다.
1. 접착 테이프의 제작
본 발명의 접착 테이프의 배합 및 제작 방법의 일례를 실시예 1~23에 나타낸다. 또한, 실시예 1~10, 20 및 21은 본 발명의 제2 실시형태의 접착 테이프에 대응하는 것이며, 실시예 11~19, 22 및 23은 본 발명의 제1 실시형태의 접착 테이프에 대응하는 것이다. 또, 실시예 1~10, 20 및 21의 비교예로서 비교예 1 및 2를, 실시예 11~19, 22 및 23의 비교예로서 비교예 3 및 4를 나타낸다.
＜실시예 1~10, 20 및 21＞
표 1에 나타낸 배합으로 각 성분을 아세톤에 고형분이 40중량%가 되도록 혼합하고, 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여, 상기 아세톤이 휘발되는 온도 70℃에서 3분간 건조시켜 두께 25㎛의 접착 테이프를 제작하였다.
[표 1]
Figure 112009024411094-pct00001
＜실시예 11~19, 22 및 23＞
표 2에 나타낸 배합으로 각 성분을 NMP(N-메틸-2-피롤리돈)에 고형분이 40중량%가 되도록 혼합하고, 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여 상기 NMP가 휘발되는 온도 150℃에서 3분간 건조시켜 두께 50㎛의 접착 테이프를 제작하였다. 또한, 실시예 18 및 19에서 배합되는 실리콘 변성 폴리이미드는 다음과 같이 합성하였다.
(실리콘 변성 폴리이미드의 합성)
건조 질소 가스 도입관, 냉각기, 온도계, 교반기를 구비한 4구 플라스크에, 탈수 정제한 N-메틸-2-피롤리돈(NMP) 200g을 넣고 질소 가스를 흐르게 하면서 10분간 격렬하게 뒤섞었다.
다음으로, 1,3-비스-(3-아미노페녹시)벤젠 29g, 3,3-(1,1,3,3,5,5,7,7,9, 9,11,11,13,13,15,15,17,17,19,19-에이코사메틸-1,19-데카실록산디일)비스-1-프로판아민 10g, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산) 4g을 투입하고 균일해질 때까지 뒤섞었다. 균일하게 용해한 후, 계를 빙수욕에서 5℃로 냉각하고 4,4'-옥시디프탈산 2무수물 40g을 분말상인 채로 15분간에 걸쳐서 첨가하고, 그 후 2시간 교반을 계속하였다. 이 동안에, 플라스크는 5℃로 유지하였다.
그 후, 질소 가스 도입관과 냉각기를 떼어내고, 크실렌을 채운 딘·스탁(Dean-Stark)관을 플라스크에 장착하고 계에 톨루엔 50g을 첨가하였다. 오일욕(油浴) 대신에, 계를 170℃로 가열하고 발생한 물을 계 밖으로 제거하였다. 4시간 가열한 바, 계로부터의 물의 발생은 확인되지 않게 되었다.
냉각 후, 이 반응 용액을 대량의 메탄올 중에 투입하고 실리콘 변성 폴리이미드를 석출시켰다. 고형분을 여과 후, 80℃에서 12시간 감압 건조하고 용제를 제거하여 고형 수지를 얻었다. KBr 정제법으로 적외흡수 스펙트럼을 측정한 바, 환상 이미드 결합에 유래하는 5.6㎛의 흡수를 확인하였으나, 아미드 결합에 유래하는 6.06㎛의 흡수는 확인하지 못하였으며, 이 수지는 거의 100% 이미드화하고 있음이 확인되었다.
[표 2]
Figure 112009024411094-pct00002
＜비교예 1 및 2＞
표 3에 나타낸 배합으로 각 성분을 아세톤에 고형분이 40중량%가 되도록 혼합하고, 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여 상기 아세톤이 휘발되는 온도 70℃에서 3분간 건조시켜 두께 25㎛의 접착 테이프를 제작하였다.
＜비교예 3 및 4＞
표 3에 나타낸 배합으로 각 성분을 NMP(N-메틸-2-피롤리돈)에 고형분이 40중량%가 되도록 혼합하고, 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여 상기 NMP가 휘발되는 온도 150℃에서 3분간 건조시켜 두께 50㎛의 접착 테이프를 제작하였다.
[표 3]
Figure 112009024411094-pct00003
[1］땜납 융점에서의 용융 점도의 측정
실시예 1~23 및 비교예 1~4에서 얻어진 접착 테이프의 땜납 융점에서의 용융 점도를 다음과 같이 하여 측정하였다. 실시예 1~10, 20 및 21 및 비교예 1, 2에 대해서는, 하기의 측정 조건 1에 의해 용융 점도를 측정하였다. 또, 실시예 11~19, 22 및 23 및 비교예 3, 4에 대해서는, 하기의 측정 조건 2에 의해 용융 점도를 측 정하였다.
(측정 조건 1)
두께 100㎛의 접착 테이프를 점탄성 측정 장치(쟈스코 인터내셔널(주)제)로 승온 속도 10℃／min, 주파수 0.1Hz로 변형일정-응력검지로 측정하여, Sn／Bi = 42／58의 융점인 분위기 온도 138℃에서의 점도를 측정값으로 하였다.
(측정 조건 2)
두께 100㎛의 접착 테이프를 점탄성 측정 장치(쟈스코 인터내셔널(주)제)로 승온 속도 30℃／min, 주파수 1.0Hz로 변형일정-응력검지로 측정하여, Sn／Ag = 96.5／3.5의 융점인 분위기 온도 223℃에서의 점도를 측정값으로 하였다.
[2］땜납 습윤 확산율의 측정
실시예 11~19, 22 및 23 및 비교예 3, 4에서 얻어진 접착 테이프의 땜납 습윤 확산율을 다음과 같이 하여 측정하였다.
(1) 베어 Cu판(히라이 정밀공업(주)제)에 두께 15㎛의 접착 테이프를 붙인다.
(2) 접착 테이프 위에 하기의 직경이 500㎛인 땜납 볼을 정치시킨다.
(i) 「M31」(Sn／Ag／Cu, 융점 217℃, 센쥬 금속공업(주)제)
(ii) 「L20」(Sn／Bi, 융점 138℃, 센쥬 금속공업(주)제)
(3) ASTM B 545에 준하여, 각 땜납의 융점보다 30℃ 높은 온도에서 핫 플레이트를 가열하고, 상기 샘플을 핫 플레이트 위에서 20초간 가열한다.
(4) 베어 Cu판 위에 습윤 확산된 땜납 볼의 높이를 계측한다.
(5) 하기의 식 (I)에 의해 땜납 확산율을 산출한다.
땜납 습윤 확산율(%) = [{(땜납 볼의 직경)－(습윤 확산 후 땜납의 두께)}／(땜납 볼의 직경)］× 100 (I)
땜납 융점에서의 용융 점도 및 땜납 습윤 확산율의 측정 결과를 표 2 및 3에 나타낸다.
2. 반도체 전자 부품의 제조
다음으로, 실시예 1~23에서 얻어진 접착 테이프를 이용하여, 도 4의 구조의 반도체 전자 부품을 제조하였다. 도 7은 실시예 1~10, 20 및 21에서의 제조 방법의 공정 설명도이다. 또, 도 8은 실시예 11~19, 22 및 23에서의 제조 방법의 공정 설명도이다. 이하, 실시예 1~10, 20 및 21에 대해서는 도 7을, 실시예 11~19, 22 및 23에 대해서는 도 8을 참조하여 설명한다.
＜실시예 1~10, 20 및 21＞
우선 반도체 칩(10, 20)의 회로면 전체에 0.4㎛ 두께의 열산화막(114)을 형성하였다. 다음으로, 메탈층으로서 알루미늄／0.5 Cu를 0.4㎛ 두께로 스패터링하고, 레지스트를 이용하여 배선에 필요한 부분 이외를 드라이 에칭하여 내부 전극(11, 21)을 형성하였다. 마스크를 제거한 후, 0.2㎛ 두께의 SiN막(부동태막)(113)을 CVD법에 의해 전체 면에 형성하고, 추가로 레지스트를 이용하여 메탈층 부분(내부 전극 표면)을 소프트 에칭하였다. 다음으로, 3㎛ 두께의 폴리이미드층을 도포·현상하여 메탈층 부분을 개구하고, 추가로 폴리이미드층을 경화하여 응력 완화층(보호막)(107)을 형성하였다. 이어서, Ti를 0.05㎛ 두께, Cu를 1㎛ 두께, 이 순서로 스패터링하여 UBM층(103, 104)을 형성하였다. 이렇게 해서 반도체 칩(10, 20) 위에 접속 패드(패드 크기： 60㎛ 정사각형, 패드간 거리：40㎛, 패드 피치：100㎛)를 형성하였다. 여기서 반도체 칩(10)은 10㎜ 정사각형, 725㎛ 두께의 것을 이용하고, 반도체 칩(20)은 6㎜ 정사각형, 725㎛ 두께의 것을 이용하였다. 또한, 실시예 1~10에서는 반도체 칩(10) 위에 이격 거리 Y가 250㎛가 되도록 외부 전극을 배치하였다.
계속해서, 실시예 1~10, 20 및 21에서 얻어진 접착 테이프를 각각 반도체 칩(10)의 접속 패드면의 크기 (6㎜ 정삭각형)로 잘라내어 80℃의 열반 위에서 붙이고, 그 후 기재인 폴리에스테르 시트를 벗겼다. 다음으로, 반도체 칩(20)의 접속 패드면과 반도체 칩(10)의 접속 패드면을 대향시키고 얼라인먼트를 실시하였다. 얼라인먼트는 플립 칩 본더(Flip Chip Bonder)(시부야(澁谷) 공업제, DB200)에 병설되어 있는 카메라에 의해 칩의 접속 패드면에 있는 얼라인먼트 마크를 인식시켜 수행했다. 그 후, 이 플립 칩 본더를 이용하여, 표 4에 기재된 1차 가열 조건으로 열 압착을 행하여 땜납 접속을 실시하였다. 또한, 오븐을 표 4에 기재된 2차 가열 조건으로 설정하고 소정의 열 이력을 가하여 접착제의 경화를 실시하였다. 그 결과, 표 4에 나타낸 이격 거리 X, Y, Z를 가지는 반도체 전자 부품을 얻었다.
＜비교예 1, 2＞
실시예 1~10, 20 및 21에서 얻어진 접착 테이프 대신에, 비교예 1 및 2에서 얻어진 접착 테이프를 이용한 것을 제외하고, 상기 실시예 1~10, 20 및 21과 같게 하여 반도체 전자 부품을 얻었다.
＜실시예 11~19, 22 및 23＞
우선 반도체 칩(10, 20)의 회로면에 실시예 1~10, 20 및 21과 같게 하여 접속 패드(패드 크기：60㎛ 정사각형, 패드간 거리：40㎛, 패드 피치：100㎛)를 형성하였다. 또한, 반도체 칩(20)에 형성된 접속 패드 위에, UBM층(104)의 부분이 개구되어 있는 마스크를 이용하여 50㎛ 지름의 Sn-Ag 땜납 볼을 플럭스를 도포한 UBM(104) 위에 재치한다. 다음으로, 리플로우를 통과시켜 땜납 볼과 UBM층(104)을 접합하여 땜납 범프(105)를 형성하였다(도 8 참조). 반도체 칩(10, 20)은 실시예 1~10, 20 및 21에서 사용한 것 것과 같은 것을 이용하였다. 또한, 실시예 11~19, 22 및 23에서는 반도체 칩(10) 위에 이격 거리 Y가 250㎛가 되도록 외부 전극을 배치하였다.
계속해서, 실시예 11~19, 22 및 23에서 얻어진 접착 테이프를 각각 반도체 칩(10)의 접속 패드면의 크기(6㎜ 정사각형)로 잘라내어 80℃의 열반 위에서 붙이고, 그 후, 기재인 폴리에스테르 시트를 벗겼다. 다음으로, 반도체 칩(20)의 접속 패드면과 반도체 칩(10)의 접속 패드면을 대향시키고, 실시예 1~10, 20 및 21과 같게 하여 얼라인먼트를 실시하였다. 그 후, 플립 칩 본더를 이용하여, 표 5에 기재 된 1차 가열 조건으로 열압착을 행하여 땜납 접속을 실시하였다. 또한, 오븐을 표 5에 기재된 2차 가열 조건으로 설정하고, 소정의 열 이력을 가하여 접착제의 경화를 실시하였다. 그 결과, 표 5에 나타낸 이격 거리 X, Y, Z를 가지는 반도체 전자 부품을 얻었다.
＜비교예 3, 4＞
실시예 11~19, 22 및 23에서 얻어진 접착 테이프 대신에, 비교예 3 및 4에서 얻어진 접착 테이프를 이용한 것을 제외하고, 상기 실시예 11~19, 22 및 23과 같게 하여 반도체 전자 부품을 얻었다.
(1) 이격 거리 X, Y, Z의 측정
얻어진 반도체 전자 부품을 열경화 에폭시 수지(일본화약공업제：RE-403 S, 후지 화성공업：후지 큐어5300)로 포매(包埋, embedding)하고 단면 연마를 실시하였다. 얻어진 단면을 키엔스제, 디지털스코프로 투영하고, 화상 처리 소프트 VHS-500을 이용하여 이격 거리 X, Y, Z를 산출하였다.
(2) 도통 시험
얻어진 반도체 전자 부품에서의 반도체 칩의 접속률을 핸드 테스터에 의해 반도체 칩 적층 후 및 온도 사이클 시험(-65℃, 1시간, 150℃, 1시간을 번갈아 반복하였다.) 1,000 시간 후의 양쪽 모두를 측정하였다. 접속률은 다음 식과 같이 하 여 산출하였다.
접속율(%) = {(도통한 패드 수)／(측정한 패드 수)} × 100
평가 기준은 하기와 같이 하였다.
○：접속률 100%
×：접속률 100% 미만
(3) 외부 전극의 오염 평가
얻어진 반도체 전자 부품에서 반도체 칩(10) 위의 외부 전극(12)(와이어 본딩 패드)을 금속 현미경으로 관찰하여, 접착 테이프로 오염되어 있는지의 여부를 관찰하였다. 평가 기준은 하기와 같이 하였다.
외부 전극의 오염 없음(접착 테이프의 용융 성분이 외부 전극까지 도달하지 않음.)
외부 전극의 오염 있음(접착 테이프의 용융 성분이 외부 전극에 도달하였음.)
결과를 표 4 및 표 5에 나타낸다.
[표 4]
Figure 112009024411094-pct00004
[표 5]
Figure 112009024411094-pct00005
표 4 및 표 5에 나타낸 바와 같이, 실시예 1~23에서는 모두 외부 전극을 오염시키지 않고 원하는 범위의 이격 거리 X, Y, Z를 만족한 반도체 전자 부품을 얻을 수 있었다. 또, 도통 시험의 결과도 양호하며, 얻어진 반도체 전자 부품은 접속 신뢰성이 뛰어남을 알 수 있다. 이와 같이 하여 얻어진 반도체 전자 부품을 통상의 방법에 따라 기판 위에 실장함으로써, 본 발명의 반도체 장치를 얻을 수 있다.
이와는 대조적으로, 비교예 1~4에서는 모두 외부 전극이 접착 테이프로 오염되어 버려 전기적 접속이 불가능한 것이라든가 접속 신뢰성이 부족한 것이 얻어져서, 반도체 전자 부품으로서 사용할 수 없음을 알 수 있었다.
이상으로부터, 본 발명의 접착 테이프를 이용함으로써 전기적 접속이 양호하며, 반도체 칩을 고밀도로 탑재할 수 있는 칩온칩형의 반도체 장치를 제조할 수 있음을 이해할 수 있다.
본 발명의 접착 테이프는 반도체 장치에서 반도체 칩과 반도체 칩의 전기적 접속 및 봉지를 일괄적으로 실시할 수 있다. 본 발명의 접착 테이프를 이용함으로써, 반도체 집적 회로를 고밀도로 탑재한 칩온칩형의 반도체 장치를 제공할 수 있으며, 이에 의해 고기능화 및 소형화의 요구에 대응한 전자 부품을 제조할 수 있다.

Claims (14)

  1. 칩온칩(chip-on-chip)형의 반도체 장치에서 반도체 칩과 반도체 칩을 전기적으로 접속하기 위한 접착 테이프로서,
    (A) 필름 형성성 수지 10~50중량%와,
    (B) 경화성 수지 30~80중량%와,
    (C) 지방족 디카르복시산 및 카르복실기와 페놀성 수산기를 가지는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인, 플럭스 활성을 가지는 경화제 1~20중량%를 함유하고,
    상기 접착 테이프 위에 직경 500㎛인 주석 함유 땜납 볼을 배치하고, 상기 땜납 볼의 융점보다 30℃ 높은 온도에서 20초간 가열했을 때, 식 (I)：
    땜납 습윤 확산율(%) = [{(땜납 볼의 직경)－(습윤 확산 후의 땜납의 두께)}／(땜납 볼의 직경)］× 100 (I)
    로 표시되는 땜납 습윤 확산율이 40% 이상이며,
    상기 땜납 습윤 확산율이 40%~60%인 경우에는 (C) 플럭스 활성을 가지는 경화제로서 카르복실기와 페놀성 수산기를 가지는 화합물을 함유하고,
    상기 땜납 습윤 확산율이 60% 이상인 경우에는 (C) 플럭스 활성을 가지는 경화제로서 지방족 디카르복시산을 함유하는 접착 테이프.
  2. 제1 반도체 칩과 제2 반도체 칩을 구비하며, 상기 제1 반도체 칩의 회로면과 상기 제2 반도체 칩의 회로면이 대향하여 배설되어서 이루어진 칩온칩형의 반도체 장치에서, 상기 제1 반도체 칩과 상기 제2 반도체 칩을 전기적으로 접속하기 위한 접착 테이프로서,
    (A) 필름 형성성 수지 10~50중량%와,
    (B) 경화성 수지 30~80중량%와,
    (C) 지방족 디카르복시산 및 카르복실기와 페놀성 수산기를 가지는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인, 플럭스 활성을 가지는 경화제 1~20중량%를 함유하고,
    상기 접착 테이프 위에 직경 500㎛인 주석 함유 땜납 볼을 배치하고, 상기 땜납 볼의 융점보다 30℃ 높은 온도에서 20초간 가열했을 때, 식 (I)：
    땜납 습윤 확산율(%) = [{(땜납 볼의 직경)－(습윤 확산 후의 땜납의 두께)}／(땜납 볼의 직경)］× 100 (I)
    로 표시되는 땜납 습윤 확산율이 40% 이상이며,
    상기 땜납 습윤 확산율이 40%~60%인 경우에는 (C) 플럭스 활성을 가지는 경화제로서 카르복실기와 페놀성 수산기를 가지는 화합물을 함유하고,
    상기 땜납 습윤 확산율이 60% 이상인 경우에는 (C) 플럭스 활성을 가지는 경화제로서 지방족 디카르복시산을 함유하는 접착 테이프.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 필름 형성성 수지가 (메타)아크릴계 수지, 페녹시 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택되는 적어도 1종인 접착 테이프.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 경화성 수지가 에폭시 수지인 접착 테이프.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 (C) 플럭스 활성을 가지는 경화제의 함유량이 10중량% 이상 20중량%인 접착 테이프.
  6. 청구항 1 또는 청구항 2에 있어서,
    상기 지방족 디카르복시산이 세바신산인 접착 테이프.
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 카르복실기와 페놀성 수산기를 가지는 화합물이 페놀프탈린 및 겐티딘산으로부터 선택되는 적어도 1종인 접착 테이프.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 청구항 1 또는 청구항 2에 있어서,
    두께 100㎛인 이 접착 테이프의 223℃에서의 용융 점도가 10Pa·s~200,000Pa·s인 접착 테이프.
  12. 청구항 1 또는 청구항 2에 있어서,
    땜납 분말 이외의 구성 성분의 합계 100중량부에 대해 (E) 땜납 분말 30~200중량부를 추가로 함유하는 접착 테이프.
  13. 청구항 12에 있어서,
    두께 100㎛인 이 접착 테이프의 138℃에서의 용융 점도가 1Pa·s~10,000Pa· s인 접착 테이프.
  14. 청구항 1 또는 청구항 2에 기재된 접착 테이프를 이용하여 반도체 칩과 반도체 칩을 전기적으로 접속해서 이루어진 칩온칩형의 반도체 장치.
KR1020097008250A 2006-10-31 2007-10-30 접착 테이프 및 그것을 이용해서 이루어진 반도체 장치 KR101372061B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2006-295545 2006-10-31
JP2006295545 2006-10-31
JP2007023020 2007-02-01
JPJP-P-2007-023020 2007-02-01
PCT/JP2007/071454 WO2008054012A1 (fr) 2006-10-31 2007-10-30 Ruban adhésif et dispositif à semi-conducteur l'utilisant

Publications (2)

Publication Number Publication Date
KR20090076928A KR20090076928A (ko) 2009-07-13
KR101372061B1 true KR101372061B1 (ko) 2014-03-07

Family

ID=39344347

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020097008250A KR101372061B1 (ko) 2006-10-31 2007-10-30 접착 테이프 및 그것을 이용해서 이루어진 반도체 장치
KR1020097008251A KR20090074054A (ko) 2006-10-31 2007-10-30 반도체 전자부품 및 그것을 이용한 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020097008251A KR20090074054A (ko) 2006-10-31 2007-10-30 반도체 전자부품 및 그것을 이용한 반도체 장치

Country Status (8)

Country Link
US (2) US8629564B2 (ko)
EP (2) EP2079108A4 (ko)
JP (2) JPWO2008054012A1 (ko)
KR (2) KR101372061B1 (ko)
CA (2) CA2667852A1 (ko)
SG (2) SG176436A1 (ko)
TW (2) TWI473245B (ko)
WO (2) WO2008054011A1 (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080059386A (ko) * 2006-10-03 2008-06-27 스미토모 베이클리트 컴퍼니 리미티드 접착 테이프
KR20110036749A (ko) * 2008-08-27 2011-04-08 히다치 가세고교 가부시끼가이샤 감광성 접착제 조성물, 및 그것을 이용한 필름상 접착제, 접착 시트, 접착제 패턴, 접착제층 부착 반도체 웨이퍼 및 반도체 장치
JP2010073872A (ja) * 2008-09-18 2010-04-02 Sumitomo Bakelite Co Ltd 半田の接続方法および電子機器
US8389328B2 (en) * 2008-11-06 2013-03-05 Sumitomo Bakelite Co., Ltd. Method of manufacturing electronic device and electronic device
WO2010073583A1 (ja) * 2008-12-24 2010-07-01 住友ベークライト株式会社 接着フィルム、多層回路基板、半導体用部品および半導体装置
JP5106457B2 (ja) * 2009-03-24 2012-12-26 パナソニック株式会社 電子部品接合方法とバンプ形成方法およびその装置
JP2011014717A (ja) * 2009-07-02 2011-01-20 Sumitomo Bakelite Co Ltd 接着フィルム、多層回路基板、電子部品及び半導体装置
JP5577640B2 (ja) * 2009-07-24 2014-08-27 日立化成株式会社 半導体装置の製造方法
JP5471163B2 (ja) * 2009-08-25 2014-04-16 住友ベークライト株式会社 半導体装置の製造方法
US8743561B2 (en) * 2009-08-26 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level molded structure for package assembly
KR20120064701A (ko) * 2009-09-16 2012-06-19 스미또모 베이크라이트 가부시키가이샤 접착 필름, 다층 회로 기판, 전자 부품 및 반도체 장치
JP5508802B2 (ja) * 2009-09-30 2014-06-04 株式会社東芝 半導体装置の製造方法
JP5353628B2 (ja) * 2009-10-15 2013-11-27 住友ベークライト株式会社 半導体装置の製造方法
JP2011176143A (ja) * 2010-02-24 2011-09-08 Sumitomo Bakelite Co Ltd 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
TWI427753B (zh) * 2010-05-20 2014-02-21 Advanced Semiconductor Eng 封裝結構以及封裝製程
US8674502B2 (en) * 2010-07-16 2014-03-18 Hitachi Chemical Company, Ltd. Semiconductor-encapsulating adhesive, semiconductor-encapsulating film-form adhesive, method for producing semiconductor device, and semiconductor device
CN102064120B (zh) * 2010-10-22 2012-02-15 中国科学院上海微系统与信息技术研究所 一种基于铟凸点的无助焊剂回流工艺方法
JP2012099575A (ja) * 2010-10-29 2012-05-24 Toshiba Corp チップオンチップ構造体およびその製造方法
US8535454B2 (en) 2010-11-23 2013-09-17 Promerus, Llc Polymer composition for microelectronic assembly
KR101332437B1 (ko) * 2010-12-15 2013-11-25 제일모직주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
US8912653B2 (en) * 2010-12-30 2014-12-16 Stmicroelectronics Pte Ltd. Plasma treatment on semiconductor wafers
JP2012191062A (ja) 2011-03-11 2012-10-04 Toshiba Corp 半導体装置
JP5659946B2 (ja) * 2011-05-10 2015-01-28 日立化成株式会社 半導体封止用接着剤及びその製造方法、並びに半導体装置
KR101852601B1 (ko) * 2011-05-31 2018-04-27 삼성전자주식회사 반도체 패키지 장치
JP2013004738A (ja) * 2011-06-16 2013-01-07 Shinko Electric Ind Co Ltd 配線基板の製造方法
CN102842541A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 层叠膜及其使用
US8698297B2 (en) * 2011-09-23 2014-04-15 Stats Chippac Ltd. Integrated circuit packaging system with stack device
WO2013048473A1 (en) 2011-09-30 2013-04-04 Intel Corporation Fluxing-encapsulant material for microelectronic packages assembled via thermal compression bonding process
TWI612591B (zh) * 2011-10-26 2018-01-21 日立化成股份有限公司 迴焊薄膜、焊料凸塊形成方法、焊料接合的形成方法及半導體裝置
JP6043058B2 (ja) * 2011-11-07 2016-12-14 デクセリアルズ株式会社 接続装置、接続構造体の製造方法、チップスタック部品の製造方法及び電子部品の実装方法
US9085685B2 (en) 2011-11-28 2015-07-21 Nitto Denko Corporation Under-fill material and method for producing semiconductor device
KR101397699B1 (ko) * 2011-12-21 2014-05-22 제일모직주식회사 반도체용 접착 조성물, 이를 포함하는 접착 필름 및 이를 이용한 반도체 패키지
US8796849B2 (en) * 2012-10-22 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Metal bump joint structure
JP2014187185A (ja) * 2013-03-22 2014-10-02 Renesas Electronics Corp 半導体装置の製造方法
JP2014090173A (ja) * 2013-11-01 2014-05-15 Sumitomo Bakelite Co Ltd 接着フィルム、半導体装置、多層回路基板および電子部品
JP2015119038A (ja) * 2013-12-18 2015-06-25 ルネサスエレクトロニクス株式会社 半導体装置
KR102108608B1 (ko) * 2014-07-11 2020-05-07 인텔 코포레이션 스케일링가능한 패키지 아키텍처 및 연관된 기법과 구성
JP6611424B2 (ja) * 2014-10-28 2019-11-27 デクセリアルズ株式会社 熱硬化性接着組成物、及び熱硬化性接着シート
WO2016130662A1 (en) * 2015-02-11 2016-08-18 Alpha Metals, Inc. Electrical connection tape
US10115703B2 (en) 2015-03-17 2018-10-30 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
JP6431442B2 (ja) * 2015-03-17 2018-11-28 東芝メモリ株式会社 半導体装置およびその製造方法
CN107427970A (zh) * 2015-03-26 2017-12-01 沙特基础工业全球技术公司 动态交联聚合物组合物在焊接应用中的用途
JP2017080797A (ja) * 2015-10-30 2017-05-18 パナソニックＩｐマネジメント株式会社 はんだペースト及びはんだ付け用フラックス及びそれを用いた実装構造体
JP6032345B2 (ja) * 2015-12-07 2016-11-24 住友ベークライト株式会社 接着フィルム
KR102029853B1 (ko) * 2016-10-31 2019-10-08 스미또모 베이크라이트 가부시키가이샤 열전도성 페이스트 및 전자 장치
US11552051B2 (en) * 2017-04-01 2023-01-10 Intel Corporation Electronic device package
WO2018235854A1 (ja) * 2017-06-21 2018-12-27 日立化成株式会社 半導体用接着剤、半導体装置の製造方法及び半導体装置
US10763239B2 (en) * 2017-10-27 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-chip wafer level packages and methods of forming the same
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
JP2021072583A (ja) 2019-10-31 2021-05-06 株式会社村田製作所 高周波モジュール及び通信装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264205A (ja) 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004244486A (ja) 2003-02-13 2004-09-02 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP2006143795A (ja) 2004-11-17 2006-06-08 Sumitomo Bakelite Co Ltd 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276873A (ja) 1985-05-31 1986-12-06 Sony Chem Kk 導電異方性接着剤
JPH0312942A (ja) * 1989-06-12 1991-01-21 Sharp Corp 半導体装置の封止方法および半導体チップ
US5296737A (en) * 1990-09-06 1994-03-22 Hitachi, Ltd. Semiconductor device with a plurality of face to face chips
JP3543253B2 (ja) * 1997-06-03 2004-07-14 ローム株式会社 複数のｉｃチップを備えた半導体装置の構造
JPH10209370A (ja) * 1997-01-24 1998-08-07 Rohm Co Ltd 複数のｉｃチップを備えた密封型半導体装置の構造
US6515370B2 (en) 1997-03-10 2003-02-04 Seiko Epson Corporation Electronic component and semiconductor device, method for manufacturing the same, circuit board have the same mounted thereon, and electronic equipment having the circuit board
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies Inc Halbleiter-flipchippackung und herstellungsverfahren dafür
JP2001049082A (ja) * 1999-06-04 2001-02-20 Nippon Kayaku Co Ltd エポキシ樹脂組成物、そのワニス、それを用いたフィルム状接着剤及びその硬化物
US6395124B1 (en) * 1999-07-30 2002-05-28 3M Innovative Properties Company Method of producing a laminated structure
JP2001127243A (ja) 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
US6768197B2 (en) * 1999-12-27 2004-07-27 Sumitomo Bakelite Company, Ltd Hardening flux, soldering resist, semiconductor package reinforced by hardening flux, semiconductor device and method of producing semiconductor package and semiconductor device
JP4844776B2 (ja) * 2000-04-07 2011-12-28 ナガセケムテックス株式会社 電気的接続可能な半導体用接着剤
JP3731453B2 (ja) 2000-07-07 2006-01-05 セイコーエプソン株式会社 半導体装置の製造方法
JP2002359345A (ja) * 2001-03-30 2002-12-13 Toshiba Corp 半導体装置及びその製造方法
JP2003103398A (ja) * 2001-09-26 2003-04-08 Sumitomo Bakelite Co Ltd 硬化性フラックスおよび硬化性フラックスシート
JP2003231876A (ja) * 2002-02-12 2003-08-19 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP3702418B2 (ja) * 2002-03-07 2005-10-05 株式会社 東京第一商興 ソルダペースト用フラックス及びソルダペースト
JP2004063753A (ja) 2002-07-29 2004-02-26 Nec Kansai Ltd チップオンチップ接続用半導体チップ及びその接続方法
JP4254216B2 (ja) * 2002-11-28 2009-04-15 住友ベークライト株式会社 半田ペースト及びそれを用いた半導体装置の組立方法
JP3769688B2 (ja) 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
JP2004296917A (ja) * 2003-03-27 2004-10-21 Sumitomo Bakelite Co Ltd 半導体搭載用基板および半導体装置
JP2005044989A (ja) 2003-07-22 2005-02-17 Sony Corp 半導体パッケージ及びその製造方法
EP1697987A4 (en) 2003-11-10 2007-08-08 Henkel Corp ELECTRONIC CONDITIONING MATERIALS FOR SEMICONDUCTOR DEVICES WITH LOW DIELECTRIC CONSTANCE
JP4074862B2 (ja) * 2004-03-24 2008-04-16 ローム株式会社 半導体装置の製造方法、半導体装置、および半導体チップ
WO2005122257A1 (ja) 2004-06-07 2005-12-22 Fujitsu Limited コンデンサを内蔵した半導体装置及びその製造方法
JP4365750B2 (ja) * 2004-08-20 2009-11-18 ローム株式会社 半導体チップの製造方法、および半導体装置の製造方法
US20070001296A1 (en) * 2005-05-31 2007-01-04 Stats Chippac Ltd. Bump for overhang device
CN101426875A (zh) * 2006-04-27 2009-05-06 住友电木株式会社 粘合带、半导体封装件和电子设备
KR101037229B1 (ko) * 2006-04-27 2011-05-25 스미토모 베이클리트 컴퍼니 리미티드 반도체 장치 및 반도체 장치의 제조 방법
KR20080059386A (ko) * 2006-10-03 2008-06-27 스미토모 베이클리트 컴퍼니 리미티드 접착 테이프

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003264205A (ja) 2002-03-08 2003-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004244486A (ja) 2003-02-13 2004-09-02 Sumitomo Bakelite Co Ltd 接着フィルムおよびこれを用いた半導体パッケージならびに半導体装置
JP2006143795A (ja) 2004-11-17 2006-06-08 Sumitomo Bakelite Co Ltd 液状樹脂組成物、それを用いた半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JPWO2008054011A1 (ja) 2010-02-25
US20100078830A1 (en) 2010-04-01
WO2008054012A1 (fr) 2008-05-08
CA2667853A1 (en) 2008-05-08
US8629564B2 (en) 2014-01-14
US20100102446A1 (en) 2010-04-29
EP2096671A4 (en) 2011-04-06
US8319350B2 (en) 2012-11-27
WO2008054011A1 (fr) 2008-05-08
JPWO2008054012A1 (ja) 2010-02-25
TW200834878A (en) 2008-08-16
EP2079108A4 (en) 2011-04-06
CA2667852A1 (en) 2008-05-08
KR20090074054A (ko) 2009-07-03
SG176437A1 (en) 2011-12-29
EP2096671A1 (en) 2009-09-02
TWI414580B (zh) 2013-11-11
JP5182094B2 (ja) 2013-04-10
EP2079108A1 (en) 2009-07-15
SG176436A1 (en) 2011-12-29
TWI473245B (zh) 2015-02-11
TW200829678A (en) 2008-07-16
KR20090076928A (ko) 2009-07-13

Similar Documents

Publication Publication Date Title
KR101372061B1 (ko) 접착 테이프 및 그것을 이용해서 이루어진 반도체 장치
JP5217260B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
JP5277564B2 (ja) 半導体ウエハーの接合方法および半導体装置の製造方法
JP4924773B2 (ja) 導電接続材料、電子部品の製造方法、導電接続材料付き電子部材および電子部品
JP5682308B2 (ja) 半導体部品の製造方法
KR20100022960A (ko) 반도체 웨이퍼의 접합 방법 및 반도체 장치의 제조 방법
JP4715975B2 (ja) 電子部品の製造方法
CN101536185B (zh) 粘接带及使用该粘接带制造的半导体装置
JP5564964B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381775B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381814B2 (ja) 端子間の接続方法およびそれを用いた半導体装置の製造方法、接続端子の形成方法
JP5381774B2 (ja) 半田層の形成方法、端子間の接続方法、半導体装置および電子機器
JP2011187487A (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法および電子機器
JP5471163B2 (ja) 半導体装置の製造方法
JP5544915B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP5381783B2 (ja) 導電接続シート、端子間の接続方法、接続端子の形成方法、半導体装置および電子機器
JP2011187489A (ja) 電子部品の製造方法、電子部品、および電子装置の製造方法および電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 7