KR20090074054A

KR20090074054A - 반도체 전자부품 및 그것을 이용한 반도체 장치

Info

Publication number: KR20090074054A
Application number: KR1020097008251A
Authority: KR
Inventors: 사토루 가츠라야마; 도모에 야마시로; 다카시 히라노
Original assignee: 스미토모 베이클리트 컴퍼니 리미티드
Priority date: 2006-10-31
Filing date: 2007-10-30
Publication date: 2009-07-03
Also published as: CA2667853A1; WO2008054011A1; SG176437A1; US8629564B2; EP2079108A1; US20100078830A1; US20100102446A1; TWI414580B; EP2096671A4; JP5182094B2; TWI473245B; EP2079108A4; CA2667852A1; KR20090076928A; JPWO2008054012A1; TW200834878A; WO2008054012A1; JPWO2008054011A1; US8319350B2; KR101372061B1

Abstract

본 발명은 반도체 집적회로의 한층 더 고밀도화의 요구에 대응할 수 있는 칩온칩형의 반도체 전자부품 및 반도체 장치를 제공하는 것을 과제로 한다. 본 발명은 제1 반도체칩의 회로면과 제2 반도체칩의 회로면이 대향해 배설되어 이루어진 칩온칩형의 반도체 전자부품으로서, 상기 제1 반도체칩과 상기 제2 반도체칩의 이격거리(X)가 50 ㎛ 이하이고, 상기 제2 반도체칩 측면과 상기 제1 외부 전극의 최단 이격거리(Y)가 1 ㎜ 이하인 반도체 전자부품 및 그것을 이용한 반도체 장치를 제공한다.

Description

반도체 전자부품 및 그것을 이용한 반도체 장치{SEMICONDUCTOR ELECTRONIC COMPONENT AND SEMICONDUCTOR DEVICE USING THE SAME}

본 발명은 칩온칩(chip-on-chip)형의 반도체 전자부품 및 그것을 이용한 반도체 장치에 관한 것이다. 보다 상세하게는 본 발명은 반도체 집적회로의 고밀도화의 요구에 대응할 수 있는 반도체 전자부품 및 그것을 이용한 반도체 장치에 관한 것이다.

근래, 전자기기의 고기능화 및 소형화의 요구에 수반하여 반도체 집적회로의 고밀도 실장기술의 개발이 진행되고 있다. 그러한 실장기술의 하나로 반도체칩 위에 다른 반도체칩을 페이스다운으로 탑재하는 칩온칩형의 시스템 인 패키지(SiP)가 있다. 이 구조는 패키지의 박형화를 도모할 수 있고, 전기적 접속의 신뢰성의 점에서 우수한 것으로부터 주목되고 있다.

칩온칩형 SiP에 있어서, 통상 반도체칩 사이의 접속은 미세한 범프를 통한 플립칩 방식으로 수행한다. 이 때, 전기적 접속 강도 및 기계적 접속 강도를 확보하기 위하여 반도체칩 사이에는 봉지 수지를 주입한다(언더필 봉지).

그러나, 이 언더필 봉지 공정에 있어서, 반도체칩 사이에 주입한 봉지 수지가 블리딩(bleeding)하여 하단의 반도체칩 표면에 설치된 외부 전극을 오염시켜 와이어본딩을 실시할 수 없다고 하는 문제가 있었다. 이 때문에, 상단의 반도체칩의 측면과 하단의 반도체칩 위에 설치된 외부 전극과의 거리를 약 1.5 ㎜ 정도 벌려놓을 필요가 있었다. 또, 반도체칩 사이에 접착제를 주입하기 때문에 칩 갭을 적어도 40 ㎛ 정도 둘 필요가 있어 반도체 집적회로의 고밀도 실장에 방해가 되고 있었다.

한편, 이방도전 필름을 통해 반도체칩 사이의 전기적 접속 및 봉지를 일괄적으로 수행하는 방법이 알려져 있다. 예를 들면, 일본 특개소61-276873호 공보(특허문헌 1)에는 땜납 입자를 포함하는 접착 테이프가 기재되어 있다. 같은 문헌에서는, 상기 접착 테이프를 부재 사이에 개재시켜 열압착함으로써 양부재의 전기 접속부 사이에 땜납 입자를 개재시켜 타부에 수지 성분을 충전하는 방법이 기재되어 있다. 또, 특허 제3769688호 공보(특허문헌 2)에서는 도전성 입자와 상기 도전성 입자의 융점에서 경화가 완료하지 않는 수지 성분을 포함하는 도전성 접착제를 이용한 단자간의 접속 방법이 기재되어 있다.

그렇지만, 이들 중 어느 쪽의 방법에 의해서도 칩온칩형 SiP에 있어서 반도체 집적회로의 고밀도화를 한층 더 실현할 수 없었다.

발명의 개시

이러한 상황 하, 반도체 집적회로의 한층 더 고밀도화의 요구에 대응할 수 있는 칩온칩형의 반도체 전자부품 및 반도체 장치의 개발이 요망되고 있다.

본 발명자들은 상술한 종래 기술의 문제점을 감안하여 열심히 검토한 결과, 접착 필름의 용융시에 수지 성분의 블리딩을 최소한으로 억제하고, 반도체칩 사이의 전기적 접속 및 봉지를 일괄적으로 수행하는 것에 성공하였다. 이것에 의해, 한층 더 고밀도화의 요구에 대응할 수 있는 칩온칩형의 반도체 전자부품 및 반도체 장치를 얻을 수 있었다.

즉, 본 발명은 이하의 반도체 전자부품 및 상기 반도체 전자부품을 이용한 반도체 장치 등을 제공하는 것이다.

[1] 제1 내부 전극과 제1 외부 전극이 설치된 회로면을 갖는 제1 반도체칩과,

상기 제1 내부 전극과 전기적으로 접속한 제2 내부 전극이 설치된 회로면을 갖는 제2 반도체칩을 구비하고,

상기 제1 반도체칩의 회로면과 상기 제2 반도체칩의 회로면이 대향해 배설되어 이루어진 칩온칩형의 반도체 전자부품으로서,

상기 제1 반도체칩과 상기 제2 반도체칩의 간극에는 절연성 수지가 충전되고,

상기 제1 반도체칩과 상기 제2 반도체칩의 이격거리는 50 ㎛ 이하이며,

상기 제2 반도체칩 측면과 상기 제1 외부 전극의 최단 이격거리는 1 ㎜ 이하인 것을 특징으로 하는 반도체 전자부품.

[2] 제1 내부 전극과 제1 외부 전극이 설치된 회로면을 갖는 제1 반도체칩과,

상기 제1 반도체칩과 상기 제2 반도체칩의 이격거리는 25 ㎛ 이하이며,

[3] 인접한 상기 제1 내부 전극간의 최단 이격거리는 50 ㎛ 이하인 [1] 또는 [2]에 기재된 반도체 전자부품.

[4] 상기 제2 반도체칩은 상기 제1 반도체칩의 대략 중앙 영역에 배설된 것인 [1]∼[3] 중 어느 하나에 기재된 반도체 전자부품.

[5] 상기 제1 외부 전극은 상기 제1 반도체칩의 주연부(周緣部)에 설치된 것인 [1]∼[4] 중 어느 하나에 기재된 반도체 전자부품.

[6] 상기 제1 반도체칩과 상기 제2 반도체칩 사이에, 상기 제1 내부 전극 위 및 상기 제2 내부 전극 위의 적어도 한쪽에 설치된 땜납 범프와 플럭스 화합물을 포함하는 열경화성 접착 필름을 개재시켜 열융착시킴으로써, 상기 제1 내부 전극과 상기 제2 내부 전극이 전기적으로 접속되고, 상기 제1 반도체칩과 상기 제2 반도체칩의 간극에 상기 절연성 수지가 충전된 것인 [1]∼[5] 중 어느 하나에 기재된 반도체 전자부품.

[7] 상기 열경화성 접착 필름은 필름 형성성 수지 10∼50 중량%, 경화성 수지 30∼80 중량% 및 플럭스 활성을 갖는 경화제 1∼20 중량%를 함유하는 것인 [6]에 기재된 반도체 전자부품.

[8] 상기 필름 형성성 수지는 (메타)아크릴계 수지, 페녹시 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택되는 적어도 1종인 [7]에 기재된 반도체 전자부품.

[9] 상기 경화성 수지는 에폭시 수지인 [7] 또는 [8]에 기재된 반도체 전자부품.

[10] 상기 플럭스 활성을 갖는 경화제는 지방족 디카르복시산 및 카르복시기와 페놀성 수산기를 갖는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인 [7]∼[9] 중 어느 하나에 기재된 반도체 전자부품.

[11] 상기 열경화성 접착 필름은 상기 열경화성 접착 필름 위에 직경 500 ㎛의 주석 함유 땜납 볼을 배치하여 상기 땜납 볼의 융점보다 30℃ 높은 온도로 20초간 가열했을 때, 식 (Ⅰ):

땜납 습윤확산률(%)=[{(땜납 볼의 직경)-(습윤확산 후의 땜납의 두께)}/(땜납 볼의 직경)]×100 (Ⅰ)

로 표시되는 땜납 습윤확산률이 40% 이상인 [6]∼[10] 중 어느 하나에 기재된 반도체 전자부품.

[12] 상기 열경화성 접착 필름은 두께가 100 ㎛일 때, 223℃에서의 용융 점도가 10 Pa·s∼200,000 Pa·s인 [6]∼[11] 중 어느 하나에 기재된 반도체 전자부품.

[13] 상기 제1 반도체칩과 상기 제2 반도체칩 사이에 땜납 분말과 플럭스 화합물을 포함하는 열경화성 접착 필름을 개재시켜 열융착시킴으로써, 상기 제1 내부 전극과 상기 제2 내부 전극이 전기적으로 접속되고, 상기 제1 반도체칩과 상기 제2 반도체칩의 간극에 상기 절연성 수지가 충전된 것인 [1]∼[5] 중 어느 하나에 기재된 반도체 전자부품.

[14] 상기 열경화성 접착 필름의 땜납 분말 이외의 구성 성분은 필름 형성성 수지 10∼50 중량%, 경화성 수지 30∼80 중량% 및 플럭스 활성을 갖는 경화제 1∼20 중량%를 함유하는 것인 [13]에 기재된 반도체 전자부품.

[15] 상기 열경화성 접착 필름은 땜납 분말 이외의 구성 성분의 합계 100 중량부에 대해 땜납 분말 30∼200 중량부를 함유하는 것인 [13] 또는 [14]에 기재된 반도체 전자부품.

[16] 상기 필름 형성성 수지는 (메타)아크릴계 수지, 페녹시 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택되는 적어도 1종인 [14] 또는 [15]에 기재된 반도체 전자부품.

[17] 상기 경화성 수지는 에폭시 수지인 [14]∼[16] 중 어느 하나에 기재된 반도체 전자부품.

[18] 상기 플럭스 활성을 갖는 경화제는 지방족 디카르복시산 및 카르복시기와 페놀성 수산기를 갖는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인 [14]∼[17] 중 어느 하나에 기재된 반도체 전자부품.

[19] 상기 열경화성 접착 필름의 경화 온도 T₁과 상기 땜납 분말의 융점 T₂가 식 (Ⅱ)

T₁≥T₂＋20℃ (Ⅱ)

이고,

상기 땜납 분말의 융점 T₂에서의 상기 열경화성 접착 필름의 용융 점도가 50 Pa·s∼5,000 Pa·s인 [13]∼[18] 중 어느 하나에 기재된 반도체 전자부품.

[20] 상기 열경화성 접착 필름은 두께가 100 ㎛일 때, 138℃에서의 용융 점도가 1 Pa·s∼10,000 Pa·s인 [13]∼[19] 중 어느 하나에 기재된 반도체 전자부품.

[21] 상기 제2 반도체칩의 회로면과는 반대측의 면에 반도체칩이 추가로 배설되어 이루어진 [1]∼[20] 중 어느 하나에 기재된 반도체 전자부품.

[22] 제3 내부 전극이 설치된 회로면을 갖는 제3 반도체칩을 추가로 구비하고,

상기 제3 반도체칩의 회로면은 상기 제2 반도체칩의 회로면과 반대측 면에 대향해 배설되며,

상기 제2 반도체칩과 상기 제3 반도체칩의 간극에는 절연성 수지가 충전되고,

상기 제3 내부 전극은 상기 제2 반도체칩의 두께 방향으로 설치된 스루홀을 통해 상기 제2 내부 전극과 전기적으로 접속하여 이루어진 [1]∼[21] 중 어느 하나에 기재된 반도체 전자부품.

[23] [1]∼[22] 중 어느 하나에 기재된 반도체 전자부품이 실장되어 이루어진 반도체 장치.

본 발명은 반도체칩 사이의 이격거리가 50 ㎛ 이하, 바람직하게는 25 ㎛ 이하인 반도체 전자부품을 제공할 수 있다. 본 발명의 반도체 전자부품을 이용함으로써 반도체 장치로서 패키지화되는 부품 전체의 총 두께를 얇게 할 수 있어 패키지화되는 부품 전체를 경량화할 수 있다.

또, 본 발명은 상단의 반도체칩 측면과 하단의 반도체칩 위에 설치된 외부 전극의 최단 이격거리가 1 ㎜ 이하인 반도체 전자부품을 제공할 수 있다. 본 발명의 반도체 전자부품을 이용함으로써 하나의 패키지 내에 탑재할 수 있는 반도체칩의 집적 밀도를 높일 수 있고, 또 패키지화되는 부품 전체를 소형화할 수 있다.

또한, 본 발명의 바람직한 태양(態樣)에 의하면, 본 발명은 반도체칩 표면에 설치된 내부 전극 사이의 최단 이격거리가 50 ㎛ 이하인 반도체 전자부품을 제공할 수 있다. 본 발명의 반도체 전자부품을 이용함으로써 하나의 패키지 내에 수용할 수 있는 정보량을 증대시킬 수 있다.

또 본 발명의 바람직한 태양에 의하면, 본 발명은 복수의 반도체칩을 다단으로 적층시켜 이루어진 다단 스택형의 반도체 전자부품을 제공할 수 있다. 본 발명의 바람직한 태양에 의하면, 본 발명의 다단 스택형의 반도체 전자부품에 있어서, 반도체칩 사이의 이격거리는 50 ㎛ 이하, 바람직하게는 25 ㎛ 이하이며, 상단의 반도체칩 측면과 하단의 반도체칩 위에 설치된 외부 전극의 최단 이격거리는 1 ㎜ 이하이다. 또, 본 발명의 바람직한 태양에 의하면, 본 발명의 다단 스택형의 반도체 전자부품에 있어서, 반도체칩 표면에 설치된 내부 전극 사이의 최단 이격거리는 50 ㎛ 이하이다. 이와 같은 본 발명의 반도체 전자부품을 이용함으로써 하나의 패키지 내에 탑재할 수 있는 반도체칩의 집적 밀도를 더욱 높일 수 있다.

또한, 본 발명은 기판 위에 본 발명에 관한 반도체 전자부품이 실장되어 이루어진 반도체 장치를 제공할 수 있다. 본 발명의 반도체 장치는 하나의 패키지 내에 탑재할 수 있는 반도체칩의 집적 밀도를 높일 수 있으므로 전자기기의 고기능화 및 소형화의 요구에 대응하는 것이 가능하다.

발명을 실시하기 위한 바람직한 형태

이하, 본 발명의 바람직한 실시형태를 도면을 참조하여 설명한다.

1. 반도체 전자부품

우선, 도 1을 참조하여 본 발명의 일 실시형태에 관한 반도체 전자부품에 대해 설명한다.

도 1(a)는 본 발명의 일 실시형태의 반도체 전자부품의 개략 상면도이고, 도 1(b)는 도 1(a)의 A-A'의 개략 단면도이다. 도 1(b)에 있어서, 본 실시형태의 반도체 전자부품(1)은 내부 전극(11)이 설치된 제1 반도체칩(10)의 회로면(도시하지 않음)에 내부 전극(21)이 설치된 제2 반도체칩(20)의 회로면(도시하지 않음)이 대향하도록 배설된 구성으로 되어 있다. 도 1(b)에 나타내는 바와 같이, 내부 전극(11)은 내부 전극(21)에 대응하도록 패터닝되고, 대향하는 내부 전극(11)과 내부 전극(21) 사이에는 땜납 영역(100)이 형성되어 있다. 이 땜납 영역(100)에 의해 대향하는 내부 전극 사이는 전기적으로 접속되어 있다. 또, 반도체칩(10)과 반도체칩(20)의 간극에는 절연성 수지가 충전되어 절연성 수지 영역(101)이 형성되고, 이 절연성 수지 영역(101)에 의해 인접하는 내부 전극 사이가 전기적으로 절연되어 있다. 반도체칩(10)의 회로면에는 반도체칩(10)의 회로면에 형성된 도시하지 않은 집적회로를 실리콘 등으로 이루어진 실장 기판에 접속하기 위한 외부 전극(12)이 설치되어 있다.

반도체칩(10)과 반도체칩(20)의 이격거리(X)는 50 ㎛ 이하이고, 바람직하게는 25 ㎛ 이하, 보다 바람직하게는 5 ㎛ 이하, 더욱 바람직하게는 3 ㎛ 이하이다. 후술하는 본 발명의 제1 실시태양의 제조 방법에 의해 본 발명의 반도체 전자부품을 제조하는 경우, 이격거리(X)는 땜납 볼의 크기에 의존한다. 예를 들면, 50 ㎛지름의 땜납 볼을 사용했을 경우, 이격거리(X)는 35∼48 ㎛가 바람직하고, 40∼45 ㎛가 보다 바람직하다. 또, 후술하는 본 발명의 제2 실시태양의 제조 방법에 의해 본 발명의 반도체 전자부품을 제조하는 경우, 이격거리(X)는 5 ㎛ 이하가 바람직하고, 3 ㎛ 이하가 보다 바람직하다. 여기서, 이격거리(X)는 반도체칩(10)의 회로면과 반도체칩(20)의 회로면 사이의 거리를 말한다. 반도체칩 사이의 접속 강도를 확보한다고 하는 점에서는 이격거리(X)는 1 ㎛ 이상인 것이 바람직하다.

또, 반도체칩(20)의 측면(20a)과 반도체칩(10)의 회로면에 설치된 외부 전극(12)의 최단 이격거리(Y)는 1 ㎜ 이하이고, 바람직하게는 0.7 ㎜ 이하, 보다 바람직하게는 0.5 ㎜ 이하이다. 또한, 특별히 제한되는 것은 아니지만, 와이어본딩의 스페이스를 확보하기 위하여, 최단 이격거리(Y)는 통상 0.05 ㎜ 이상이다. 여기서, 「반도체칩(20)의 측면(20a)과 반도체칩(10) 위에 설치된 외부 전극(12)의 최단 이격거리(Y)」에 있어서 「최단」이라고 하는 용어를 이용하고 있는 것은, 각 반도체칩(20)의 측면(20a)과 반도체칩(10)의 회로면에 설치된 외부 전극(12)의 거리가 일정하지 않은 경우에 가장 근접한 거리를 표현하기 위한 의도이다.

또한, 반도체칩의 회로면에 복수 설치된 인접하는 내부 전극 사이의 최단 이격거리(Z)는 50 ㎛ 이하인 것이 바람직하고, 보다 바람직하게는 30 ㎛ 이하, 더욱 바람직하게는 20 ㎛ 이하이다. 전기적인 접속 신뢰성을 확보하는 점에서는 최단 이격거리(Z)는 바람직하게는 10∼30 ㎛이다. 여기서, 「반도체칩 위에 복수 설치된 인접하는 내부 전극 사이의 최단 이격거리(Z)」에 있어서 「최단」이라고 하는 용어를 이용하고 있는 것은, 인접하는 내부 전극 사이의 이격거리(Z)가 일정하지 않은 경우에 가장 근접한 거리를 표현하기 위한 의도이다.

또한, 특별히 제한되지 않지만, 제1 반도체칩(10)은 제2 반도체칩(20)보다 크기가 큰 것인 것이 바람직하고, 반도체칩의 집적 밀도를 향상시키는 점에서, 도 1(a)에 나타내는 바와 같이, 반도체칩(20)은 반도체칩(10)의 대략 중앙 영역에 배설되어 있는 것이 바람직하다. 또, 반도체칩(10) 위에 설치된 외부 전극(12)은 반도체칩(10)의 주연부에 설치되어 있는 것이 바람직하다.

땜납 영역(100)은 땜납 성분이 용융해 고착하여 형성된 영역이며, 이 영역에 의해 대향하는 내부 전극 사이가 도통하고 있다. 땜납 영역(100)에 이용되는 땜납 성분은 특별히 제한되지 않지만, 예를 들면, 주석(Sn), 은(Ag), 비스무트(Bi), 인듐(In), 아연(Zn) 및 구리(Cu)로 이루어진 군으로부터 선택되는 적어도 2종 이상을 포함하는 합금인 것이 바람직하다. 또, 땜납 영역(100)에 이용되는 땜납 성분의 사용량은 대향하는 내부 전극 사이를 도통할 수 있는 범위이면 특별히 제한되지 않는다.

또, 절연성 영역(101)은 절연성 수지가 충전해 형성된 영역이며, 이 영역에 의해 인접하는 내부 전극 사이가 전기적으로 절연되고 있다. 절연성 영역(101)에 이용되는 절연성 수지는 전기적 접속 강도 및 기계적 접착 강도를 높이는 점으로부터 경화성 수지인 것이 바람직하다. 절연성 영역(101)에 이용되는 절연성 수지의 사용량은 인접하는 내부 전극 사이를 전기적으로 절연할 수 있는 범위이면 특별히 제한되지 않는다.

땜납 영역(100) 및 절연성 영역(101)에 이용되는 재료 등에 대해서는 후술하는 제조 방법의 항에서 상세히 설명한다.

또, 특별히 제한되지 않지만, 반도체칩(10 및 20)의 두께는 각각 10 ㎛∼1,000 ㎛인 것이 바람직하고, 보다 바람직하게는 750 ㎛ 이하이다. 또, 내부 전극, 외부 전극의 크기나 재질은 특별히 제한되지 않고, 용도에 따라 적절히 선택하면 된다. 또한, 본 발명에 이용되는 반도체칩, 내부 전극, 외부 전극 등에 대해서는, 예를 들면, 「CSP 기술의 모든 것 Part 2」(하기모토 에이지저, 공업조사회 발행)의 p62∼72, p84∼88, p39∼60, 「SiP 기술의 모든 것」(아카자와 타카시저, 공업조사회 발행)의 p176∼188, P192∼205, 일본 특개2004-63753호 공보의 기재 등을 참조할 수 있다.

본 실시태양에서는 상기와 같은 구성을 갖고 있기 때문에, 패키지화되는 부품 전체를 박형화 및 소형화할 수 있고, 또 패키지화되는 부품 전체를 경량화할 수도 있다.

또, 본 발명에 있어서는 반도체 전자부품(1)에 추가로 다른 반도체가 적층되어 다단 스택형의 반도체 전자부품을 구성해도 된다. 도 2는 본 발명에 관한 일 실시형태인 다단 스택형의 반도체 전자부품의 개략 단면도이다.

도 2에 나타내는 바와 같이, 반도체칩(20)의 내부 전극(21)이 설치된 회로면과는 반대측의 면에 내부 전극(31)이 설치된 반도체칩(30)이 배설되어 다단 스택형의 반도체 전자부품(2)이 구성되어 있다.

반도체칩(30)의 회로면에 설치된 내부 전극(31)은 땜납 영역(100)에 의해 반도체칩(20)의 두께 방향으로 설치된 스루홀(102)을 통해 반도체칩(20)의 회로면과 도통하여 반도체칩(20) 위의 내부 전극(21)과 전기적으로 접속되어 있다. 여기서 스루홀(102)은, 예를 들면, 반도체칩(20)의 두께 방향으로 드릴 가공 등에 의해 관통공을 형성하고, 상기 관통공의 내벽면에 도금을 실시하며, 도금이 실시된 관통공 내에 수지제를 충전해 형성되어 있다. 또한, 스루홀에 대해서는, 예를 들면, 일본 특개2001-127243호 공보, 일본 특개2002-026241호 공보 등을 참조할 수 있다. 또한, 반도체칩(20)과 반도체칩(30)의 간극에는 절연성 수지가 충전되어 절연성 영역(101)이 형성되어 있고, 이 절연성 영역(101)에 의해 인접하는 내부 전극 사이가 전기적으로 절연되어 있다.

본 실시태양에서는 이와 같이 반도체칩을 다단으로 탑재할 수도 있다. 또한, 특별히 제한되는 것은 아니지만, 반도체칩(20)과 반도체칩(30) 사이의 이격거리는 반도체칩(10)과 반도체칩(20)의 이격거리(X)와 동일한 범위인 것이 바람직하다. 또, 반도체칩(30)의 측면(30a)과 반도체칩(10)의 회로면에 설치된 외부 전극(12)의 최단 이격거리는 반도체칩(20)의 측면(20a)과 반도체칩(10)의 회로면에 설치된 외부 전극(12)의 최단 이격거리(Y)와 동일한 범위인 것이 바람직하다. 또한, 반도체칩(30)의 회로면에 복수 설치된 인접하는 내부 전극 사이의 최단 이격거리는 반도체칩(10 내지 20)의 회로면에 설치된 인접하는 내부 전극 사이의 이격거리(Z)와 동일한 범위인 것이 바람직하다.

2. 반도체 전자부품의 제조 방법

다음에, 도 3 및 도 4를 참조하여 본 발명에 관한 일 실시태양의 반도체 전자부품의 제조 방법에 대해 설명한다. 도 3은 본 발명에 관한 일 실시형태의 반도체 전자부품의 제조 방법(제1 실시태양)의 공정 설명도이고, 도 4는 본 발명에 관한 다른 일 실시형태의 반도체 전자부품의 제조 방법(제2 실시태양)의 공정 설명도이다.

(1) 제1 실시태양

우선, 도 3을 참조하여 본 발명에 관한 제1 실시태양의 반도체 전자부품의 제조 방법에 대해 설명한다.

도 3(a)에 나타내는 바와 같이, 우선 회로면에 내부 전극(11)이 설치된 반도체칩(10)과 회로면에 내부 전극(21)이 설치된 반도체칩(20)을 준비한다. 전기적 접속을 양호하게 하기 위하여, 내부 전극(11) 및 내부 전극(21)의 표면에는 미리 세정, 연마, 도금 및 표면 활성화 등의 처리를 실시해 두어도 된다. 예를 들면, 도 3(a)에 나타낸 바와 같이, 내부 전극(11) 및 내부 전극(21)의 표면에 Ti, Ti/Cu, Cu, Ni, Cr/Ni 등을 이용하여 UBM(Under Barrier Metal) 층(103,104)을 형성해도 된다. UBM층은 1층이어도 되고, 복수층이어도 된다. 또한, 반도체칩(10 및 20) 표면에는 미리 반도체소자를 보호하는 목적으로 표면 안정화 처리가 실시되어 있어도 되고, 예를 들면 SiN막 등의 부동태막(113)이 형성되어 있어도 된다. 또, 도시하지 않았지만, 땜납 범프와 UBM층의 접합부 및 내부 전극에 잔류하는 응력을 완화하는 층으로 폴리이미드막, 폴리벤조옥사졸막, 벤조시클로부텐막 등의 유기 수지 보호막이 형성되어 있어도 된다.

다음에, 도 3(b)에 나타내는 바와 같이, 내부 전극(11 및 21) 위의 적어도 한쪽에 땜납 범프(105)를 형성한다. 땜납 범프(105)는 도금법에 의해 형성해도 되고, 땜납 페이스트 인쇄법에 따라 형성해도 된다. 또한, 도 3(a)에서는 땜납 범프(105)는 내부 전극(21) 위에 형성되어 있지만, 내부 전극(11) 위에만 형성되어 있어도 되고, 내부 전극(11) 위 및 내부 전극(21) 위의 양쪽 모두에 형성되어 있어도 된다. 땜납 범프(105)는 형성 후에 리플로우 처리가 실시되어 있어도 된다.

땜납 범프(105)를 구성하는 땜납 성분은 주석(Sn), 은(Ag), 비스무트(Bi), 인듐(In), 아연(Zn) 및 구리(Cu)로 이루어진 군으로부터 선택되는 적어도 2종 이상을 포함하는 합금인 것이 바람직하다. 그 중에서도, 용융 온도 및 기계적인 물성을 고려하면, Sn-Bi의 합금, Sn-Ag-Cu의 합금, Sn-In의 합금 등의 Sn을 포함하는 합금인 것이 바람직하다. 땜납 범프의 융점은 열경화성 접착 필름 중의 수지 성분의 유동성을 충분히 확보하는 점에서는 통상 100℃ 이상, 바람직하게는 130℃ 이상으로 한다. 또, 땜납 범프의 용융 온도는 접착시에 실장 기판이나 반도체칩 위에 설치된 소자의 열열화를 방지하기 위해서는 통상 250℃ 이하, 바람직하게는 230℃ 이하로 한다. 또한, 땜납 범프의 융점은, 예를 들면 DSC를 이용해 승온 속도 10℃/분에서 땜납 범프를 구성하는 땜납 분말 단체(單體)를 측정했을 때의 흡열 피크 온도로 한다.

땜납 범프(105)의 크기는 전기적인 접속 신뢰성을 충분히 확보하기 위하여 직경 5 ㎛∼500 ㎛인 것이 바람직하고, 보다 바람직하게는 10 ㎛∼300 ㎛, 더욱 바람직하게는 20 ㎛∼200 ㎛이다.

다음에, 도 3(c)에 나타내는 바와 같이, 반도체칩(10)과 반도체칩(20) 사이에 플럭스 화합물을 포함하는 열경화성 접착 필름(106)을 개재시켜, 열경화성 접착 필름(106)의 경화가 완료하지 않고 또한 땜납 범프(105)가 용융하는 온도까지 서서히 가열한다. 가열에 의해, 땜납 범프(105)를 구성하는 땜납 성분이 용융하고, 용융한 땜납 성분이 내부 전극 표면에 응집한다. 그리고, 내부 전극 표면과 땜납 성분이 접합해 땜납 영역(100)을 형성하여 대향하는 내부 전극 사이를 전기적으로 접속한다.

땜납 범프의 융점에서의 열경화성 접착 필름의 용융 점도는 열경화성 접착 필름의 두께를 100 ㎛로 했을 경우, 50 Pa·s∼5,000 Pa·s인 것이 바람직하고, 보다 바람직하게는 100 Pa·s∼4,000 Pa·s이다. 땜납 범프의 융점에서의 열경화성 접착 필름의 용융 점도가 상기의 범위이면, 땜납 성분이 내부 전극 사이로부터 확산하는 것을 억제할 수 있고, 또 수지 성분의 블리딩을 억제할 수 있다. 또한, 반도체 전자부품의 열열화를 막기 위하여 열경화성 접착 필름의 경화 온도는 250℃ 미만인 것이 바람직하다. 열경화성 접착 필름의 용융 점도는 접착 필름의 두께를 100 ㎛로 한 샘플을 사용하여 동적점탄성 측정 장치를 이용해 주파수 0.1 Hz, 승온 속도 10℃/분에서 계측할 수 있다.

또한, 가열 온도가 땜납 범프의 융점에 도달한 시점에서, 반도체칩(10)과 반도체칩(20)을 가압하여 대향하는 내부 전극 사이의 거리를 접근시켜도 된다.

이와 같이 하여, 가열에 의해 용융한 땜납 성분이 대향하는 내부 전극 사이에 응집하고 고착하여, 도 3(c)에 나타내는 땜납 영역(100)을 형성하며, 그에 따라 대향하는 내부 전극 사이가 전기적으로 접속된다. 한편, 열경화성 접착 필름(106)에 포함되는 수지 성분은 반도체칩(10)과 반도체칩(20)의 간극에 충전되어 절연성 영역(101)을 형성하고, 절연성 영역(101)에 의해 인접하는 내부 전극 사이가 전기적으로 절연된다.

계속하여, 열경화성 접착 필름(106)의 수지 성분을 완전하게 경화시켜 전기적 접속 강도 및 기계적 접착 강도를 확보한다. 본 실시태양에서는 이와 같이 하여 대향하는 내부 전극 사이를 전기적으로 접속하여 반도체칩(10)과 반도체칩(20)의 간극을 절연성 수지로 봉지할 수 있다.

(a) 플럭스 화합물

여기서, 열경화성 접착 필름(106)은 플럭스 화합물을 포함한다. 플럭스 화합물은 수지 성분 중을 내부 전극과 땜납 범프의 계면에 효율적으로 이동시켜 땜납 범프(105) 표면의 산화막을 제거하여, 땜납 범프의 습윤성을 높일 수 있는 화합물이다. 이것에 의해, 대향하는 내부 전극 사이의 접속 저항값을 저하시킬 수 있다. 이와 같은 플럭스 화합물을 사용함으로써 플럭스 세정 공정을 생략할 수 있으므로, 제조 공정을 간략화할 수 있다.

플럭스 화합물로는 페놀성 수산기, 카르복시기를 포함하는 화합물 등을 들 수 있다.

페놀성 수산기 함유 화합물로는, 예를 들면, 페놀, o-크레졸, 2,6-크실레놀, p-크레졸, m-크레졸, o-에틸페놀, 2,4-크실레놀, 2,5-크실레놀, m-에틸페놀, 2,3-크실레놀, 메지톨, 3,5-크실레놀, p-터셔리부틸페놀, 카테콜, p-터셔리아밀페놀, 레조르시놀, p-옥틸페놀, p-페닐페놀, 비스페놀 F, 비스페놀 F, 비스페놀 AF, 비페놀, 디알릴 비스페놀 F, 디알릴 비스페놀 A, 트리스페놀, 테트라키스페놀 등의 페놀성 수산기를 함유하는 모노머류, 페놀 노볼락 수지, o-크레졸 노볼락 수지, 비스페놀 F 노볼락 수지, 비스페놀 A 노볼락 수지 등을 들 수 있다.

또, 카르복시기 함유 화합물로는, 예를 들면, 지방족 산무수물, 지환식 산무수물, 방향족 산무수물, 지방족 카르복시산, 방향족 카르복시산, 페놀류 등을 들 수 있다.

여기서, 지방족 산무수물로는 무수 숙신산, 폴리아디프산 무수물, 폴리아젤라인산 무수물 폴리세바신산 무수물 등을 들 수 있다.

지환식 산무수물로는 메틸테트라히드로 무수 프탈산, 메틸헥사히드로 무수 프탈산, 무수 메틸하이믹산, 헥사히드로 무수 프탈산, 테트라히드로 무수 프탈산, 트리알킬테트라히드로 무수 프탈산, 메틸시클로헥센 디카르복시산 무수물 등을 들 수 있다.

방향족 산무수물로는 무수 프탈산, 무수 트리멜리트산, 무수 피로멜리트산, 벤조페논테트라카르복시산 무수물, 에틸렌글리콜 비스트리멜리테이트, 글리세롤 트리스트리멜리테이트 등을 들 수 있다.

지방족 카르복시산으로는 포름산, 아세트산, 프로피온산, 부티르산, 발레르산, 피발산, 카프론산, 카프릴산, 라우르산, 미리스틴산, 팔미틴산, 스테아르산, 아크릴산, 메타크릴산, 크로톤산, 올레인산, 푸말산, 말레산, 옥살산, 말론산, 숙신산, 글루타르산, 아디프산, 세바신산, 도데칸디온산, 피멜린산 등을 들 수 있다. 그 중에서도, HOOC-(CH₂)_n-COOH(n은 0∼20의 정수이다)로 표시되는 지방족 카르복시산이 바람직하고, 예를 들면, 아디프산, 세바신산, 도데칸디온산이 바람직하다.

방향족 카르복시산으로는 벤조산, 프탈산, 이소프탈산, 테레프탈산, 헤미멜리트산, 트리멜리트산, 트리메신산, 메로판산, 프레이트니산, 피로멜리트산, 멜리트산, 트리일산, 크실릴산, 헤메리트산, 메시틸렌산, 프레이니틸산, 톨루일산, 신남산, 살리실산, 2,3-디히드록시 벤조산, 2,4-디히드록시 벤조산, 겐티딘산(2,5-디히드록시 벤조산), 2,6-디히드록시 벤조산, 3,5-디히드록시 벤조산, 몰식자산(3,4,5-트리히드록시 벤조산), 4-디히드록시-2-나프토에산, 3,5-디히드록시-2-나프토에산, 3,5-2-디히드록시-2-나프토에산 등의 나프토에산 유도체； 페놀프탈린； 디페놀산 등을 들 수 있다.

이들 중에서도, 열경화성 접착 필름의 수지 성분의 경화제로 작용할 수 있는 화합물이 바람직하다. 즉, 본 실시태양에 이용되는 플럭스 화합물은 땜납 범프 표면의 산화막을 도전 부재와 전기적으로 접합할 수 있는 정도로 환원하는 작용을 나타내고, 또한 수지 성분과 결합하는 관능기를 갖는 화합물(플럭스 활성을 갖는 경화제)인 것이 바람직하다. 플럭스 활성을 갖는 경화제는 열경화성 접착 필름의 용융시에는 땜납 범프 표면의 산화막을 환원하고, 땜납 범프를 구성하는 땜납 성분의 습윤성을 높여 반도체칩의 대향하는 내부 전극 사이에 대한 땜납 성분의 응집을 재촉하여 땜납 영역의 형성을 용이하게 한다. 한편, 반도체칩 사이의 전기적 접속이 형성된 후에는 경화제로서 기능하여, 수지에 부가하여 수지의 탄성률 또는 Tg를 높일 수 있다. 상기와 같은 플럭스 활성을 갖는 경화제를 이용함으로써 플럭스 세정을 수행할 필요가 없고, 플럭스 성분 잔사에 기인하는 이온 이동(migration)의 발생을 억제할 수 있다.

본 발명에 이용되는 플럭스 활성을 갖는 경화제는 카르복시기를 적어도 1개 갖고 있는 것이 바람직하다. 플럭스 활성을 갖는 경화제에 포함되는 수지 성분과 결합하는 관능기는 사용되는 경화성 수지의 종류 등에 의해 적절히 선택할 수 있다. 예를 들면, 수지 성분에 에폭시 수지를 포함하는 경우, 플럭스 활성을 갖는 경화제는 카르복시기와 에폭시기와 반응하는 기(예를 들면, 카르복시기, 수산기, 아미노기 등)를 갖고 있어도 된다.

구체적으로, 본 발명에 이용되는 플럭스 활성을 갖는 경화제는 지방족 디카르복시산 및 카르복시기와 페놀성 수산기를 갖는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인 것이 바람직하다.

본 발명에 이용되는 지방족 디카르복시산은 지방족 탄화수소에 카르복시기가 2개 결합한 화합물이면 특별히 한정되지 않는다. 지방족 탄화수소기는 포화 또는 불포화의 비환식이어도 되고, 포화 또는 불포화의 환식이어도 된다. 지방족 탄화수소기가 비환식인 경우에는 직쇄상이어도 되고, 분기상이어도 된다.

상기 지방족 디카르복시산으로는, 예를 들면, 하기 식 (1)로 표시되는 화합물을 들 수 있다.

HOOC-(CH₂)_n-COOH (1)

식 중, n은 1∼20의 정수이고, 3∼10의 정수인 것이 바람직하다. 이 범위이면, 플럭스 활성, 접착시의 아웃 가스 및 열경화성 접착 필름의 경화 후의 탄성률 및 유리 전이 온도의 밸런스가 양호하다. 특히, n을 3 이상으로 함으로써 열경화성 접착 필름의 경화 후의 탄성률 증가를 억제하여 피접착물과의 접착성을 향상시킬 수 있다. 또, n을 10 이하로 함으로써 탄성률의 저하를 억제하여 접속 신뢰성을 더욱 향상시킬 수 있다.

상기 식 (1)로 표시되는 화합물의 구체적인 예로는 글루타르산, 아디프산, 피메린산, 수베린산, 아젤라인산, 세바신산, 운데칸2산, 도데칸2산, 트리데칸2산, 테트라데칸2산, 펜타데칸2산, 옥타데칸2산, 노나데칸2산, 에이코산2산 등을 들 수 있다. 그 중에서도, 아디프산, 수베린산, 세바신산, 도데칸2산이 바람직하고, 세바신산이 특히 바람직하다.

카르복시기와 페놀성 수산기를 갖는 화합물로는 살리실산, 2,3-디히드록시 벤조산, 2,4-디히드록시 벤조산, 겐티딘산(2,5-디히드록시 벤조산), 2,6-디히드록시 벤조산, 3,4-디히드록시 벤조산, 몰식자산(3,4,5-트리히드록시 벤조산) 등의 벤조산 유도체； 1,4-디히드록시-2-나프토에산, 3,5-디히드록시-2-나프토에산 등의 나프토에산 유도체； 페놀프탈린； 디페놀산 등을 들 수 있다. 그 중에서도, 페놀프탈린, 겐티딘산, 2,4-디히드록시 벤조산, 2,6-디히드록시 벤조산이 바람직하고, 페놀프탈린, 겐티딘산, 또는 이들의 조합이 특히 바람직하다.

또한, 이들 화합물은 모두 흡습하기 쉬워 보이드의 원인이 되기 때문에, 사용할 때는 미리 건조시켜 두는 것이 바람직하다.

본 발명에 있어서, 플럭스 활성을 갖는 경화제는 1종으로 이용해도 되고, 2종 이상을 병용해도 된다.

플럭스 화합물의 함유량은 열경화성 접착 필름의 구성 성분의 합계량에 대해 0.1∼30 중량%인 것이 바람직하고, 보다 바람직하게는 1∼20 중량%, 더욱 바람직하게는 3∼18 중량%, 특히 바람직하게는 5∼15 중량%이다. 이 범위이면, 땜납 범프 표면의 산화막을 전기적으로 접합할 수 있을 정도로 충분히 환원할 수 있고, 또한 수지 성분의 경화시에는 수지 중에 효율적으로 부가하여 수지의 탄성률 또는 Tg를 높일 수 있다. 또, 미반응의 플럭스 화합물에 기인하는 이온 이동의 발생을 억제할 수 있다.

(b) 수지 성분

다음에, 본 발명에 이용되는 열경화성 접착 필름은 플럭스 화합물에 추가로 수지 성분을 포함한다. 이용되는 수지 성분은 원하는 성막성(成膜性) 및 용융 점도가 얻어지는 것으로부터 열경화성 수지 및 열가소성 수지를 포함하는 것이 바람직하다.

열경화성 수지로는 에폭시 수지, 옥세탄 수지, 페놀 수지, (메타)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴 프탈레이트 수지, 말레이미드 수지 등을 들 수 있다. 그 중에서도, 경화성과 보존성이 양호하고, 경화물의 내열성, 내습성, 내약품성이 우수한 것으로부터 에폭시 수지를 이용하는 것이 바람직하다.

열가소성 수지로는 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔, 폴리프로필렌, 스티렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐 부티랄 수지, 폴리비닐 아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산 비닐, 나일론, (메타)아크릴계 수지(아크릴 고무를 포함함) 등을 들 수 있다. 접착성이나 다른 수지와의 상용성을 향상시킬 목적으로 니트릴기, 에폭시기, 수산기, 카르복시기를 갖는 수지를 이용하는 것이 바람직하고, (메타)아크릴계 수지를 이용하는 것이 특히 바람직하다.

예를 들면, 열경화성 수지로 에폭시 수지를 이용하는 경우, 에폭시 수지의 배합비는 열경화성 접착 필름의 구성 성분의 합계량에 대해 20∼80 중량%인 것이 바람직하다. 또, 열가소성 수지로 (메타)아크릴계 수지를 이용하는 경우, (메타)아크릴계 수지의 배합비는 열경화성 접착 필름의 구성 성분의 합계량에 대해 10∼50 중량%인 것이 바람직하다.

보다 구체적으로, 본 발명에 이용되는 열경화성 접착 필름은 수지 성분으로 필름 형성성 수지와 경화성 수지를 포함하는 것이 바람직하다.

(필름 형성성 수지)

본 발명에 이용되는 필름 형성성 수지는 유기용매에 가용이고, 단독으로 제막성을 갖는 것이면 특별히 한정되지 않는다. 필름 형성성 수지는 열가소성 수지 또는 열경화성 수지 모두 사용할 수 있고, 이들을 병용할 수도 있다.

필름 형성성 수지로는, 예를 들면, (메타)아크릴계 수지, 페녹시 수지, 폴리에스테르 수지, 폴리우레탄 수지, 폴리이미드 수지, 실록산 변성 폴리이미드 수지, 폴리부타디엔, 폴리프로필렌, 스티렌-부타디엔-스티렌 공중합체, 스티렌-에틸렌-부틸렌-스티렌 공중합체, 폴리아세탈 수지, 폴리비닐 부티랄 수지, 폴리비닐 아세탈 수지, 부틸 고무, 클로로프렌 고무, 폴리아미드 수지, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 폴리아세트산 비닐, 나일론 등을 들 수 있다. 이들은 1종으로 이용해도, 2종 이상을 병용해도 된다. 그 중에서도, (메타)아크릴계 수지, 페녹시 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택되는 적어도 1종인 것이 바람직하다.

본 명세서에 있어서, (메타)아크릴계 수지란 (메타)아크릴산 및 그 유도체의 중합체, 혹은 (메타)아크릴산 및 그 유도체와 다른 단량체의 공중합체를 의미한다. 여기서, (메타)아크릴산 등으로 표기할 때는 아크릴산 또는 메타크릴산을 의미한다.

(메타)아크릴계 수지의 구체적인 예로는 폴리아크릴산, 폴리메타크릴산, 폴리아크릴산 메틸, 폴리아크릴산 에틸, 폴리아크릴산 부틸, 폴리아크릴산-2-에틸헥실 등의 폴리아크릴산 에스테르, 폴리메타크릴산 메틸, 폴리메타크릴산 에틸, 폴리메타크릴산 부틸 등의 폴리메타크릴산 에스테르, 폴리아크릴로니트릴, 폴리메타크릴로니트릴, 폴리아크릴 아미드, 아크릴산 부틸-아크릴산 에틸-아크릴로니트릴 공중합체, 아크릴로니트릴-부타디엔 공중합체, 아크릴로니트릴-부타디엔-아크릴산 공중합체, 아크릴로니트릴-부타디엔-스티렌 공중합체, 아크릴로니트릴-스티렌 공중합체, 메타크릴산 메틸-스티렌 공중합체, 메타크릴산 메틸-아크릴로니트릴 공중합체, 메타크릴산 메틸-α-메틸 스티렌 공중합체, 아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-2-히드록시에틸 메타크릴레이트-메타크릴산 공중합체, 아크릴산 부틸-아크릴산 에틸-아크릴로니트릴-2-히드록시 에틸 메타크릴레이트-아크릴산 공중합체, 아크릴산 부틸-아크릴로니트릴-2-히드록시 에틸 메타크릴레이트 공중합체, 아크릴산 부틸-아크릴로니트릴-아크릴산 공중합체, 아크릴산 부틸-아크릴산 에틸-아크릴로니트릴 공중합체, 아크릴산 에틸-아크릴로니트릴-N,N-디메틸 아크릴아미드 공중합체등을 예시할 수 있다. 그 중에서도, 아크릴산 부틸-아크릴산 에틸-아크릴로니트릴 공중합체, 아크릴산 에틸-아크릴로니트릴-N,N-디메틸 아크릴 아미드가 바람직하다.

또한, 니트릴기, 에폭시기, 수산기, 카르복시기 등의 관능기를 갖는 단량체를 공중합시켜 이루어진 (메타)아크릴계 수지를 이용함으로써 피착체에 대한 밀착성 및 다른 수지 성분과의 상용성을 향상시킬 수 있다. 이와 같은 (메타)아크릴계 수지에 있어서, 상기 관능기를 갖는 단량체의 사용량은 특별히 한정되지 않지만, (메타)아크릴계 수지의 전체 중량에 대해 0.1∼50 ㏖%인 것이 바람직하고, 보다 바람직하게는 0.5∼45 ㏖%, 더욱 바람직하게는 1∼40 ㏖%이다. 배합량이 상기 하한값 미만이면 밀착성을 향상시키는 효과가 저하하는 경우가 있고, 상기 상한값을 초과하면 점착력이 너무 강해 작업성을 향상시키는 효과가 저하하는 경우가 있다.

상기 (메타)아크릴계 수지의 중량 평균 분자량은 특별히 한정되지 않지만, 10만 이상이 바람직하고, 보다 바람직하게는 15만∼100만, 더욱 바람직하게는 25만∼90만이다. 중량 평균 분자량이 상기 범위이면 제막성을 향상시킬 수 있다.

필름 형성성 수지로 페녹시 수지가 이용되는 경우, 그 수평균분자량은 바람직하게는 5,000∼15,000이고, 보다 바람직하게는 6,000∼14,000, 더욱 바람직하게는 8,000∼12,000이다. 이와 같은 페녹시 수지를 이용함으로써 경화전의 열경화성 접착 필름의 유동성을 억제하고, 또한 열경화성 접착 필름의 층간 두께를 균일하게 할 수 있다. 페녹시 수지의 골격은 비스페놀 A 타입, 비스페놀 F 타입, 비페닐 골격 타입 등을 들 수 있지만, 이들에 한정되지 않는다. 이들 중에서도, 포화흡수율이 1% 이하인 페녹시 수지는 접착시나 땜납 실장시의 고온 하에 있어서 발포 또는 박리 등의 발생을 억제할 수 있기 때문에 바람직하다. 또한, 포화흡수율은 페녹시 수지를 25 ㎛ 두께의 필름으로 가공하여 100℃ 분위기 중에서 1시간 건조(절건 상태)하고, 또한 그 필름을 40℃, 90% RH 분위기의 항온 고습층에 방치하여 중량 변화를 24시간 간격으로 측정하고, 중량 변화가 포화된 시점의 중량을 이용하여 하기 식에 의해 산출할 수 있다.

포화흡수율(%)={(포화한 시점의 중량)-(절건 시점의 중량)}/(절건 시점의 중량)×100

본 발명에 이용되는 폴리이미드 수지는 반복단위 중에 이미드 결합을 갖는 수지이면 특별히 한정되지 않는다. 예를 들면, 디아민과 산 2무수물을 반응시켜 얻어진 폴리아미드산을 가열, 탈수 폐환함으로써 얻어지는 것을 들 수 있다. 디아민으로는 방향족 디아민인 3,3'-디메틸-4,4'-디아미노디페닐, 4,6-디메틸-m-페닐렌디아민, 2,5-디메틸-p-페닐렌디아민, 실록산 디아민인 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산 등을 들 수 있고, 단독으로도 2종 이상 혼합하여 이용해 된다. 또, 산 2무수물로는 3,3,4,4'-비페닐테트라카르복시산, 피로멜리트산 2무수물, 4,4'-옥시디프탈산 2무수물 등을 들 수 있고, 단독으로도 2종 이상 혼합하여 이용해도 된다. 폴리이미드 수지는 용제에 가용인 것이라도, 불용인 것이라도 사용할 수 있지만, 용제 가용성인 것이 다른 성분과 혼합할 때의 바니시화가 용이하고, 취급이 뛰어나다. 특히, 실록산 변성 폴리이미드 수지는 여러가지 유기용매에 녹일 수 있기 때문에 바람직하게 이용된다.

필름 형성성 수지는 시판품을 이용해도 되며, 본 발명의 효과를 해치지 않는 범위에서 각종 가소제, 안정제, 무기 필러, 대전 방지제나 안료 등의 첨가제를 배합한 것이어도 된다.

필름 형성성 수지의 배합량은 열경화성 접착 필름의 구성 성분의 합계량에 대해 10∼50 중량%이고, 바람직하게는 15∼40 중량%, 더욱 바람직하게는 20∼35 중량%이다. 이 범위이면, 열경화성 접착 필름의 용융 전의 수지 성분의 유동성을 억제할 수 있어 열경화성 접착 필름의 취급이 용이하게 된다.

(경화성 수지)

본 발명에 이용되는 경화성 수지는 통상 반도체용의 접착 성분으로 사용할 수 있는 것이면 특별히 한정되지 않는다. 예를 들면, 경화성 수지로는 에폭시 수지, 옥세탄 수지, 페놀 수지, (메타)아크릴레이트 수지, 불포화 폴리에스테르 수지, 디알릴프탈레이트 수지, 말레이미드 수지 등을 들 수 있다. 그 중에서도, 경화성과 보존성, 경화물의 내열성, 내습성, 내약품성이 뛰어난 에폭시 수지가 바람직하게 이용된다.

에폭시 수지는 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지 중에서 어느 것을 사용해도 된다. 또, 수지가 실온에서 고형인 에폭시 수지와 실온에서 액상인 에폭시 수지를 병용해도 된다. 이것에 의해, 수지의 용융 거동의 설계 자유도를 더욱 높일 수 있다.

실온에서 고형인 에폭시 수지로는, 특별히 한정되는 것은 아니지만, 비스페놀 A형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 글리시딜 아민형 에폭시 수지, 글리시딜 에스테르형 에폭시 수지, 3관능 에폭시 수지, 4관능 에폭시 수지 등을 들 수 있다. 더욱 구체적으로는, 고형 3관능 에폭시 수지, 크레졸 노볼락형 에폭시 수지 등이 바람직하게 사용된다. 이들은 1종으로 이용해도, 2종 이상을 병용해도 된다.

실온에서 고형인 에폭시 수지의 연화점은 바람직하게는 40∼120℃이고, 보다 바람직하게는 50∼110℃이며, 더욱 바람직하게는 60∼100℃이다. 이 범위이면, 열경화성 접착 필름의 탁성을 억제할 수 있어 열경화성 접착 필름의 취급이 용이해진다.

실온에서 액상인 에폭시 수지로는, 특별히 한정되는 것은 아니지만, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지 등을 들 수 있다. 또, 비스페놀 A형 에폭시 수지와 비스페놀 F형 에폭시 수지를 병용해도 된다.

실온에서 액상인 에폭시 수지의 에폭시 당량은 바람직하게는 150∼300이고, 보다 바람직하게는 160∼250이며, 더욱 바람직하게는 170∼220이다. 에폭시 당량이 이 범위보다 낮으면 경화물의 수축율이 커지는 경향이 있어, 상기 열경화성 접착 필름을 이용하여 접착한 반도체칩에 휨이 생기는 일이 있다. 또, 에폭시 당량이 이 범위보다 높으면 필름 형성성 수지, 특히 폴리이미드 수지와의 반응성이 저하하는 경우가 있다.

에폭시 수지 등의 경화성 수지는 시판품을 이용해도 되며, 본 발명의 효과를 해치지 않는 범위에서 각종 가소제, 안정제, 무기 필러, 대전 방지제나 안료 등의 첨가제를 배합한 것이어도 된다.

경화성 수지의 배합량은 열경화성 접착 필름의 구성 성분의 합계량에 대해 30∼80 중량%이고, 바람직하게는 35∼75 중량%, 더욱 바람직하게는 40∼70 중량%이다. 이 범위이면, 반도체칩 사이의 전기적 접속 강도 및 기계적 접착 강도를 확보할 수 있다.

(c) 경화제

또, 열경화성 접착 필름에는 페놀 수지 등의 플럭스 활성을 갖는 경화제 이외의 경화제가 추가로 배합되어 있어도 된다. 이용되는 경화제로는 페놀류, 아민류, 티올류 등을 들 수 있다. 이들은 사용되는 경화성 수지의 종류 등에 따라 적절히 선택하면 된다. 예를 들면, 경화성 수지로 에폭시 수지가 사용되는 경우, 경화제로는 에폭시 수지와의 양호한 반응성, 경화시의 저치수 변화 및 경화 후의 적절한 물성(예를 들면, 내열성, 내습성 등)이 얻어지는 점에서 페놀류가 바람직하게 이용된다.

본 발명에 이용되는 페놀류는, 특별히 한정되는 것은 아니지만, 열경화성 접착 필름의 경화 후의 물성이 우수한 것으로부터 2관능 이상인 것이 바람직하다. 예를 들면, 비스페놀 A, 테트라메틸 비스페놀 A, 디알릴 비스페놀 A, 비페놀, 비스페놀 F, 디알릴 비스페놀 F, 트리스페놀, 테트라키스페놀, 페놀 노볼락류, 크레졸 노볼락류 등을 들 수 있다. 그 중에서도, 용융 점도, 에폭시 수지와의 반응성이 양호하고, 경화 후의 물성이 우수한 것으로부터, 페놀 노볼락류 및 크레졸 노볼락류가 바람직하게 이용된다.

경화제의 배합량은 사용하는 경화성 수지나 경화제의 종류, 혹은 플럭스 활성을 갖는 경화제의 종류나 사용량에 따라 적절히 선택하면 된다. 예를 들면, 경화제로 페놀 노볼락류를 사용하는 경우, 그 배합량은 경화성 수지를 확실하게 경화시키는 점에서, 열경화성 접착 필름의 구성 성분의 합계량에 대해 바람직하게는 5 중량% 이상, 보다 바람직하게는 10 중량% 이상이다. 에폭시 수지와 미반응의 페놀 노볼락류가 잔류하고 있으면 이온 이동의 요인이 된다. 따라서, 잔사로 남지 않게 하기 위해서는 바람직하게는 50 중량% 이하, 보다 바람직하게는 30 중량% 이하, 더욱 바람직하게는 25 중량% 이하로 한다.

페놀 노볼락 수지의 배합량은 에폭시 수지에 대한 당량비로 규정해도 된다. 예를 들면, 에폭시 수지에 대한 페놀 노볼락 수지의 당량비는 0.5∼1.2이고, 바람직하게는 0.6∼1.1이며, 더욱 바람직하게는 0.7∼0.98이다. 에폭시 수지에 대한 페놀 노볼락 수지의 당량비를 0.5 이상으로 함으로써 경화 후의 내열성, 내습성을 확보할 수 있다. 한편, 이 당량비를 1.2 이하로 함으로써 경화 후의 에폭시 수지와 미반응의 잔류 페놀 노볼락 수지의 양을 저감할 수 있어 내이온 이동성이 양호해진다.

이들 경화제는 1종으로 이용해도 되고, 2종 이상을 병용해도 된다.

(d) 경화촉진제

열경화성 접착 필름은 경화촉진제를 추가로 포함해도 된다. 경화촉진제는 수지의 종류에 따라 적절히 선택하면 되지만, 예를 들면 융점이 150℃ 이상인 이미다졸 화합물을 사용할 수 있다. 사용되는 경화촉진제의 융점이 150℃ 이상이면, 열경화성 접착 필름의 경화가 완료하기 전에 땜납 성분이 내부 전극 표면으로 이동할 수 있어 내부 전극 사이의 접속을 양호한 것으로 할 수 있다. 융점이 150℃ 이상인 이미다졸 화합물로는 2-페닐히드록시 이미다졸, 2-페닐-4-메틸히드록시 이미다졸 등을 들 수 있다.

경화촉진제의 배합량은 적절히 선택하면 되지만, 예를 들면, 경화촉진제로 이미다졸 화합물을 사용하는 경우, 열경화성 접착 필름(106)의 구성 성분의 합계량에 대해 0.005∼10 중량%가 바람직하고, 보다 바람직하게는 0.01∼5 중량% 정도이다. 이미다졸 화합물의 배합량을 0.005 중량% 이상으로 함으로써, 경화촉진제로서의 기능을 더욱 효과적으로 발휘시켜 열경화성 접착 필름의 경화성을 향상시킬 수 있다. 또, 이미다졸의 배합량을 10 중량% 이하로 함으로써, 땜납 범프를 구성하는 땜납 성분의 용융 온도에서의 수지의 용융 점도가 너무 높아지지 않아 양호한 땜납 접합 구조를 얻을 수 있다. 또, 열경화성 접착 필름의 보존성을 더욱 향상시킬 수 있다.

이들 경화촉진제는 1종으로 이용해도 되고, 2종 이상을 병용해도 된다.

(e) 실란 커플링제

또, 열경화성 접착 필름은 실란 커플링제를 추가로 포함해도 된다. 실란 커플링제를 포함함으로써 반도체칩에 대한 접착 필름의 밀착성을 높일 수 있다. 실란 커플링제로는, 예를 들면, 에폭시실란 커플링제, 방향족 함유 아미노실란 커플링제 등을 사용할 수 있다. 이들은 1종으로 이용해도 되고, 2종 이상을 병용해도 된다. 실란 커플링제의 배합량은 적절히 선택하면 되지만, 열경화성 접착 필름의 구성 성분의 합계량에 대해 0.01∼5 중량%가 바람직하고, 보다 바람직하게는 0.01∼5 중량%, 더욱 바람직하게는 0.05∼5 중량%, 특히 바람직하게는 0.1∼2 중량%이다.

상기 성분 외에, 본 실시태양에 이용되는 열경화성 접착 필름에는 수지의 상용성, 안정성, 작업성 등의 각종 특성 향상을 위하여 각종 첨가제가 적절히 배합되어 있어도 된다.

이들 성분을 용매 중에 혼합하여 얻어진 바니시를 폴리에스테르 시트 등의 박리 처리를 실시한 기재 위에 도포하고, 소정의 온도에서 실질적으로 용매를 포함하지 않는 정도까지 건조시켜 열경화성 접착 필름(106)을 얻을 수 있다. 이용되는 용매는 사용되는 성분에 대해 불활성인 것이면 특별히 한정되지 않지만, 아세톤, 메틸에틸 케톤, 메틸이소부틸 케톤, DIBK(디이소부틸 케톤), 시클로헥산온, DAA(디아세톤알코올) 등의 케톤류, 벤젠, 크실렌, 톨루엔 등의 방향족 탄화수소류, 메틸 알코올, 에틸 알코올, 이소프로필 알코올, n-부틸 알코올 등의 알코올류, 메틸 셀로솔브, 에틸 셀로솔브, 부틸 셀로솔브, 메틸 셀로솔브 아세테이트, 에틸 셀로솔브 아세테이트 등의 셀로솔브계, NMP(N-메틸-2-피롤리돈), THF(테트라히드로 푸란), DMF(디메틸 포름아미드), DBE(2염기산 에스테르), EEP(3-에톡시프로피온산 에틸), DMC(디메틸 카보네이트) 등이 바람직하게 이용된다. 용매의 사용량은 용매에 혼합한 성분의 고형분이 10∼60 중량%로 되는 범위인 것이 바람직하다.

열경화성 접착 필름(106)의 두께는 특별히 한정되는 것은 아니지만, 1 ㎛∼50 ㎛가 바람직하고, 보다 바람직하게는 3 ㎛∼30 ㎛이다. 이 범위이면, 반도체칩의 간극에 수지 성분을 충분히 충전할 수 있어 수지 성분의 경화 후의 기계적 접착 강도를 확보할 수 있다. 또, 대향하는 내부 전극 사이의 전기적 접속을 확보할 수 있어 원하는 반도체칩 사이의 이격거리를 얻을 수 있다. 열경화성 접착 필름(106)의 크기는 사용할 때에 반도체칩(10)과 반도체칩(20)의 접속면이 피복되는 크기에 맞추어 적절히 조정된다. 필름(106)의 크기는 접착성 등의 문제를 고려하면 반도체칩 면적의 적어도 절반보다 큰 것이 바람직하다.

또, 열경화성 접착 필름(106)은 원하는 땜납 습윤확산률(%)을 갖고 있는 것이 바람직하다. 즉, 열경화성 접착 필름(106)은 열경화성 접착 필름 위에 직경 500 ㎛의 주석 함유 땜납 볼을 배치하고, 상기 땜납 볼의 융점보다 30℃ 높은 온도에서 20초간 가열했을 때, 식 (Ⅰ)

로 표시되는 땜납 습윤확산률이 40% 이상인 것이 바람직하다. 땜납 범프를 이용하여 회로 기판을 금속 접합하는 경우, 땜납의 습윤확산률이 클수록 금속간 결합이 조장되어 접합 강도가 증가한다. 접합 불량의 발생이 방지되기에 충분한 땜납 습윤확산률은 40% 이상이지만, 접합 확률을 높이고, 접합 후의 여러 가지 환경 하에서의 접합 신뢰성을 고려하면, 땜납 습윤확산률은 45% 이상인 것이 보다 바람직하고, 더욱 바람직하게는 50% 이상이다.

또한, 땜납 습윤확산률이 60% 이상일 때는 전술한 플럭스 화합물은 지방족 디카르복시산을 함유하는 것이 바람직하다. 땜납 습윤확산률이 60% 이상으로 높고, 강한 환원력이 필요한 경우에는 플럭스 활성이 보다 높은 지방족 디카르복시산을 이용함으로써 땜납 성분의 습윤성을 높여 전기적 접속 신뢰성을 확보하는 것이 바람직하기 때문이다.

한편, 땜납 습윤확산률이 40%∼60%일 때는 플럭스 화합물은 카르복시기와 페놀성 수산기를 갖는 화합물을 함유하는 것이 바람직하다. 땜납 습윤확산률이 상기의 범위이고, 그만큼 강한 환원력이 필요하지 않은 경우에는 경화성 수지(예를 들면, 에폭시 수지)와의 반응성이 높은 화합물을 이용하여 플럭스 잔사에 기인하는 이온 이동의 발생을 보다 효과적으로 억제할 수 있는 것이 바람직하기 때문이다.

땜납 습윤확산률의 측정 조건은 땜납 볼이 습윤확산되는 정도의 불균일성을 저감하기 위하여 땜납 볼의 융점보다 30℃ 높은 온도로 가열하고, 또 가열 시간은 플럭스 화합물이 용융하고 땜납 볼의 표면으로 이동하여 땜납이 습윤확산될 때까지의 시간 및 땜납이 습윤확산되는 정도의 불균일성을 고려하여 20초로 한다.

땜납 습윤확산률은 구체적으로는 하기 측정 방법에 의해 구해진다.

(1) 베어 Cu 판(히라이 정밀 공업(주)제)에 두께 15 ㎛의 열경화성 접착 필름을 붙인다.

(2) 열경화성 접착 필름 위에 하기 직경이 500 ㎛인 땜납 볼을 정치시킨다.

(ⅰ) 「M31」(Sn/Ag/Cu, 융점 217℃, 센쥬우 금속공업(주)제)

(ⅱ) 「L20」(Sn/Bi, 융점 138℃, 센쥬우 금속공업(주)제)

(3) ASTM B 545에 준하여 각 땜납의 융점보다 30℃ 높은 온도로 핫플레이트를 가열하고, 상기 샘플을 핫플레이트 위에서 20초간 가열한다.

(4) 베어 Cu 판 위에 습윤확산된 땜납 볼의 높이를 계측한다.

(5) 하기 식 (Ⅰ)에 의해 땜납 습윤확산률을 산출한다.

또, 두께 100 ㎛일 때, 223℃에서의 열경화성 접착 필름(106)의 용융 점도는 10∼200,000 Pa·s인 것이 바람직하다. 상기 용융 점도를 10 Pa·s 이상으로 함으로써, 가열시에 열경화성 접착 필름(106)이 피착물인 반도체칩으로부터 블리딩함으로써 접속 신뢰성의 저하 및 주변 부재에 대한 오염을 억제할 수 있다. 또, 기포의 발생, 반도체칩의 간극에 수지 성분이 충분히 충전되지 않는 등의 불량도 방지할 수 있다. 또한, 땜납이 너무 습윤확산되어 버려 인접 전극 사이에서 단락된다고 하는 문제도 방지하는 것이 가능하다. 또, 용융 점도를 200,000 Pa·s 이하로 함으로써, 땜납 범프와 반도체칩에 설치된 내부 전극이 금속 접합할 때에 땜납 범프와 상기 내부 전극 사이의 수지가 배제되기 때문에 접합 불량을 억제하는 것이 가능하게 된다. 용융 점도는 보다 바람직하게는 10∼10,000이고, 더욱 바람직하게는 50∼5,000 Pa·s이며, 특히 바람직하게는 300∼1,500 Pa·s이다.

열경화성 접착 필름(106)의 용융 점도는 이하의 측정 방법에 의해 구해진다. 즉, 두께 100 ㎛의 열경화성 접착 필름을 점탄성 측정 장치(쟈스코 인터내셔널(주)제)로 승온 속도 30℃/분, 주파수 1.0 Hz에서 왜곡일정-응력 검지로 측정하여, Sn/Ag=96.5/3.5의 융점인 분위기 온도 223℃에서의 점도를 측정값으로 한다.

(2) 제2 실시태양

다음에, 도 4를 참조하여 본 발명에 관한 제2 실시태양의 반도체 전자부품의 제조 방법에 대해 설명한다.

도 4(a)에 나타내는 바와 같이, 내부 전극(11)이 설치된 반도체칩(10)과 내부 전극(21)이 설치된 반도체칩(20)을 서로 내부 전극이 설치된 면(회로면)이 대향하도록 배치한다.

반도체칩(10) 및 반도체칩(20)의 표면에는 각각 내부 전극(11,21)을 개구하도록 보호막(107)이 형성되어 있어도 된다. 예를 들면, 폴리이미드막, 폴리벤조옥사졸막, 벤조시클로부텐막 등의 유기 수지의 보호막이 형성되어 있어도 된다. 이것에 의해, 땜납 성분이 대향하는 내부 전극 사이에 유도되기 쉬워져 내부 전극 사이의 전기적 접속을 양호하게 할 수 있다. 또, 응력 완화층으로서도 기능할 수 있다. 또한, 보호막(107)의 형상은 상기와 같은 기능을 갖는 것이면 도시한 형상에는 한정되지 않는다. 또, 내부 전극(11) 및 내부 전극(21)의 표면에는 미리 세정, 연마, 도금, 표면 활성화 등의 처리를 실시해 두어도 된다. 예를 들면, 도 4(a)에 나타낸 바와 같이, 내부 전극(11) 및 내부 전극(21)의 표면에 Ti, Ti/Cu, Cu, Ni, Cr/Ni 등을 이용하여 UBM(Under Bump Metal) 층(103)을 형성해도 된다. UBM층은 1층이어도 되고, 복수층이어도 된다. 또한, 반도체칩(10 및 20) 표면에는 미리 반도체소자를 보호할 목적으로 표면 안정화 처리가 실시되어 있어도 되며, 예를 들면 SiN막 등의 부동태막(113)이 형성되어 있어도 된다.

이어서, 도 4(b)에 나타내는 바와 같이, 반도체칩(10)과 반도체칩(20) 사이에 열경화성 접착 필름(108)을 개재시킨다. 열경화성 접착 필름(108)에는 땜납 분말(108a)과 플럭스 화합물(도시하지 않음)이 포함되어 있다. 그리고, 열경화성 접착 필름(108)의 경화가 완료하지 않고, 또한 열경화성 접착 필름(108) 중의 땜납 분말(108a)이 용융하는 온도까지 서서히 가열한다. 가열에 의해, 도 4(c)에 나타내는 바와 같이, 땜납 분말(108a)이 용융해 수지 성분 중을 이동하여 내부 전극 표면에 자기 정합적으로 응집하여 땜납 영역(100)을 형성한다. 이 땜납 영역(100)에 의해 내부 전극 표면과 용융한 땜납 분말이 접합하여 대향하는 내부 전극 사이가 전기적으로 접속된다. 한편, 반도체칩 사이의 간극에는 열경화성 접착 필름의 수지 성분이 충전되어 절연성 영역(101)을 형성한다. 이것에 의해 인접하는 내부 전극 사이가 전기적으로 절연된다.

가열 온도는 땜납 분말 및 열경화성 접착 필름의 조성에 의해 적절히 선택되는 것이지만, 본 실시태양에 있어서는 열경화성 접착 필름(108)의 경화 온도 T₁과 땜납 분말(108a)의 융점 T₂가 다음의 식 (Ⅱ)을 만족시키는 것이 바람직하다.

T₁≥T₂＋20℃ (Ⅱ)

열경화성 접착 필름(108)의 경화 온도 T₁과 땜납 분말(108a)의 융점 T₂가 이 관계를 만족시키면, 열경화성 접착 필름의 경화를 제어하면서 대향하는 내부 전극 사이에 용융한 땜납 성분이 자기 정합적으로 응집할 수 있다. 경화 온도 T₁은 융점 T₂＋30℃ 이상인 것이 보다 바람직하고, 융점 T₂＋50℃ 이상인 것이 더욱 바람직하다. 또한, 열경화성 접착 필름의 경화 온도 T₁은 예를 들면 DSC를 이용하여 승온 속도 10℃/분에서 접착 필름을 측정했을 때의 흡열 피크 온도로 한다. 또, 땜납 분말의 융점 T₂는 예를 들면 DSC를 이용하여 승온 속도 10℃/분에서 땜납 분말 단체를 측정했을 때의 흡열 피크 온도로 한다.

또한, 땜납 분말을 구성하는 땜납 성분은 상기 땜납 범프를 구성하는 땜납 성분과 동일한 것을 사용할 수 있다. 땜납 성분은 땜납 분말이 원하는 융점이 되도록 적절히 선택하면 된다.

또, 땜납 분말의 융점 T₂에서의 열경화성 접착 필름의 용융 점도는 50 Pa·s∼5,000 Pa·s인 것이 바람직하고, 보다 바람직하게는 100 Pa·s∼4,000 Pa·s이다. 이 범위로 함으로써, 땜납 성분이 내부 전극 사이로부터 확산하는 것을 억제할 수 있고, 또 수지 성분의 블리딩을 억제할 수 있다. 열경화성 접착 필름의 용융 점도는 접착 필름의 두께를 100 ㎛로 한 샘플을 사용하여, 동적 점탄성 측정 장치를 이용해 주파수 0.1 Hz, 승온 속도 10℃/분에서 계측할 수 있다.

또한, 가열 온도가 땜납 분말의 융점에 이른 시점에서 반도체칩(10)과 반도체칩(20)을 가압하여 대향하는 내부 전극 사이의 거리를 접근시켜도 된다.

이어서, 열경화성 접착 필름(108)의 수지 성분을 완전하게 경화시켜 전기적 접속 강도 및 기계적 접착 강도를 확보한다. 이와같이 대향하는 내부 전극(11)과 내부 전극(21)을 전기적으로 접속하여 반도체칩(10)과 반도체칩(20)의 간극을 절연성 수지로 봉지할 수 있다.

여기서, 땜납 분말의 평균 입경은 반도체칩의 표면적 및 원하는 반도체칩 사이의 이격거리에 따라 적절히 선택되지만 1∼100 ㎛ 정도인 것이 바람직하고, 보다 바람직하게는 5∼100 ㎛, 더욱 바람직하게는 10∼50 ㎛이다. 이 범위이면, 내부 전극 표면에 땜납 성분을 확실하게 집합시킬 수 있다. 또, 인접하는 내부 전극 사이를 브릿지하는 것을 억제하여 인접하는 내부 전극 사이의 단락을 방지할 수 있다. 땜납 분말의 평균 입경은 예를 들면 레이저 회절 산란법에 의해 측정된다.

또, 땜납 분말의 융점은 열경화성 접착 필름(108)을 접착할 때의 수지의 유동성을 충분히 확보하는 관점에서는 통상 100℃ 이상, 바람직하게는 130℃ 이상으로 한다. 또, 땜납 분말의 융점은 접착시에 실장 기판이나 반도체칩 위에 설치된 소자의 열열화를 방지하기 위해서는 통상 250℃ 이하, 바람직하게는 230℃ 이하로 한다. 땜납 분말의 배합량은 땜납 분말 이외의 열경화성 접착 필름의 구성 성분의 합계 100 중량부에 대해 20∼150 중량부인 것이 바람직하고, 보다 바람직하게는 40∼100 중량부이다.

또한, 열경화성 접착 필름(108)에 포함되는 플럭스 화합물은 상기 실시태양에서 예시한 것과 동일한 것을 사용할 수 있다. 또, 땜납 분말 이외의 열경화성 접착 필름(108)의 구성 성분 및 배합량은 전술한 열경화성 접착 필름(106)의 설명에서 예시한 것과 동일한 것을 이용할 수 있다. 또한, 각 성분의 배합비는 땜납 분말을 제외한 성분의 합계에 대한 양으로 규정된다. 이들 각 성분과 땜납 분말을 용매에 혼합하여 얻어진 바니시를 폴리에스테르 시트에 도포해 건조시켜 열경화성 접착 필름(108)을 얻을 수 있다.

열경화성 접착 필름(108)의 두께는, 특별히 한정되는 것은 아니지만, 1 ㎛∼50 ㎛가 바람직하고, 보다 바람직하게는 3 ㎛∼30 ㎛이다. 이 범위이면, 반도체칩의 간극에 수지 성분을 충분히 충전할 수 있어 수지 성분의 경화 후의 기계적 접착 강도를 확보할 수 있다.

본 실시태양에 있어서, 두께 100 ㎛일 때, 138℃에서의 열경화성 접착 필름(108)의 용융 점도는 1 Pa·s∼10,000 Pa·s인 것이 바람직하다. 이 범위로 함으로써 땜납 성분이 내부 전극으로부터 확산하는 것을 억제할 수 있음과 동시에 수지 성분의 블리딩을 억제할 수 있다. 또한, 열경화성 접착 필름의 용융 점도는 두께 100 ㎛의 열경화성 접착 필름을 점탄성 측정 장치(쟈스코 인터내셔널(주)제)로 승온 속도 10℃/분, 주파수 0.1 Hz에서 왜곡일정-응력 검지로 측정하여, Sn/Bi=42/58의 융점인 분위기 온도 138℃에서의 점도를 측정값으로 한다.

상기 용융 점도를 1 Pa·s 이상으로 함으로써 땜납 분말이 피착물인 반도체칩으로부터 비어져 나오는 일이 없어 절연 불량을 억제할 수 있다. 또, 가열시에 열경화성 접착 필름(108)이 피착물인 반도체칩으로부터 블리딩함으로써 접속 신뢰성의 저하 및 주변 부재에 대한 오염을 억제할 수 있다. 또한, 기포의 발생, 반도체칩의 간극에 수지 성분이 충분히 충전되지 않는 등의 불량도 방지할 수 있다. 또, 용융 점도를 10,000 Pa·s 이하로 함으로써 땜납 분말과 플럭스 활성을 갖는 경화제의 접촉 확률이 높아져 산화막의 환원이 효율적으로 수행된다. 또, 땜납 분말이 움직이기 쉽기 때문에, 피착물인 반도체칩의 전극 사이에 땜납 분말이 잔존하는 확률이 저감하여 절연 불량의 발생을 억제할 수 있다. 또, 땜납 범프와 반도체칩에 설치된 내부 전극이 금속 접합할 때에 땜납 범프와 상기 내부 전극 사이의 수지가 배제되기 때문에 접합 불량을 억제하는 것이 가능하게 된다. 상기 용융 점도는 보다 바람직하게는 10∼10,000 Pa·s이고, 더욱 바람직하게는 50∼5,000 Pa·s이며, 특히 바람직하게는 100∼4,000 Pa·s이고, 가장 바람직하게는 100∼2,000 Pa·s이다.

열경화성 접착 필름(108)의 크기는 사용할 때에 반도체칩(10)과 반도체칩(20)의 접속면이 피복되는 크기로 적절히 조정된다. 필름(108)의 크기는 접착성 등의 문제를 고려하면 반도체칩 면적의 적어도 절반보다 큰 것이 바람직하다.

본 발명의 일 실시형태인 다단형의 반도체 전자부품도 스루홀이 형성된 반도체칩 위에 다른 반도체칩을 전기적으로 접속함으로써 상기와 동일하게 하여 제조할 수 있다. 또한, 본 발명의 범위에는 이들 제조 방법에 의해 제조된 반도체 전자부품도 포함된다.

3. 반도체 장치

다음에 도 5 및 도 6을 참조하여 본 발명의 일 실시형태인 반도체 전자부품이 기판 위에 실장되어 이루어진 반도체 장치를 설명한다. 도 5는 본 발명의 일 실시형태인 반도체 전자부품(1)이 실장되어 이루어진 반도체 장치의 개략 단면도이다. 또, 도 6은 본 발명의 다른 일 실시형태인 다단 스택형의 반도체 전자부품(2)이 실장되어 이루어진 반도체 장치의 개략 단면도이다. 또한, 도면 중의 부호는 반도체 전자부품(1), 반도체 전자부품(2)의 설명 중의 부호와 대응하고 있다.

도 5에 나타난 바와 같이, 반도체칩(10) 위에 설치된 외부 전극(12)과 실장 기판(109) 위에 설치된 전극(도시하지 않음)이 와이어(110)에 의해 전기적으로 접속되어 반도체 전자부품(1)이 실장 기판(109) 위에 실장되어 있다. 반도체 전자부품(1), 실장 기판(109) 및 와이어(110)는 봉지 수지(111)에 의해 봉지되어 있다. 또, 실장 기판(109)의 이면에는 복수의 범프 전극(112)이 설치되어 있다.

또, 도 6에 있어서도 동일하게 반도체칩(10) 위에 설치된 외부 전극(12)과 실장 기판(109) 위에 설치된 전극(도시하지 않음)이 와이어(110)에 의해 전기적으로 접속되어 반도체 전자부품(2)이 실장 기판(109) 위에 실장되어 있다. 반도체 전자부품(2), 실장 기판(109) 및 와이어(110)는 봉지 수지(111)에 의해 봉지되어 있다. 또, 실장 기판(109)의 이면에는 복수의 범프 전극(112)이 설치되어 있다.

본 실시태양의 반도체 장치는 실장 기판 위에 탑재되는 반도체 전자부품으로 본 발명에 관한 반도체 전자부품을 이용함으로써 패키지 전체의 박형화 및 소형화를 도모할 수 있다. 또, 본 실시태양의 반도체 장치는 반도체 전자부품의 내부 전극 사이의 이격거리를 작게 함으로써 고기능화를 도모할 수도 있다.

본 실시형태의 반도체 장치는 전자기기의 고기능화 및 소형화에 대응할 수 있다. 본 실시형태의 반도체 장치는, 예를 들면, 휴대 전화, 디지털 카메라, 비디오 카메라, 자동차 내비게이션, 개인용 컴퓨터, 게임기, 액정 텔레비전, 액정 디스플레이, EL 디스플레이, 프린터 등에 널리 이용할 수 있다.

도 1은 본 발명의 일 실시형태에 관한 반도체 전자부품의 개략 상면도 및 개략 단면도이다.

도 2는 본 발명의 일 실시형태에 관한 다단 스택형 반도체 전자부품의 개략 단면도이다.

도 3은 본 발명의 일 실시형태에 관한 반도체 전자부품의 제조 방법의 공정 설명도이다.

도 4는 본 발명의 일 실시형태에 관한 반도체 전자부품의 제조 방법의 공정 설명도이다.

도 5는 본 발명의 일 실시형태에 관한 반도체 장치의 개략 단면도이다.

도 6은 본 발명의 일 실시형태에 관한 다단 스택형 반도체 장치의 개략 단면도이다.

도 7은 본 발명의 실시예에 관한 반도체 전자부품의 제조 방법의 공정 설명도이다.

도 8은 본 발명의 실시예에 관한 반도체 전자부품의 제조 방법의 공정 설명도이다.

도면 중의 부호는 하기의 것을 의미한다.

1 반도체 전자부품

2 다단 스택형 반도체 전자부품

10 제1 반도체칩

20 제2 반도체칩

30 제3 반도체칩

11 제1 내부 전극

12 외부 전극

20a 제2 반도체칩 측면

21 제2 내부 전극

30a 제3 반도체칩 측면

31 제3 내부 전극

100 땜납 영역

101 절연성 영역

102 스루홀

103 UBM층

104 UBM층

105 땜납 범프

106 열경화성 접착 필름

107 보호막

108 열경화성 접착 필름

108a 땜납 분말

109 실장 기판

110 와이어

111 봉지 수지

112 범프 전극

113 부동태막

114 열산화막

이하, 실시예를 이용하여 본 발명을 보다 구체적으로 설명한다. 또한, 본 발명은 이들 실시예에 한정되는 것은 아니다.

<열경화성 접착 필름의 제작>

이하와 같이 하여 열경화성 접착 필름 A∼Y를 제작하였다.

(1) 열경화성 접착 필름 A의 제작

표 1에 나타낸 처방 A의 배합으로 각 성분을 아세톤에 고형분이 40 중량%가 되도록 혼합하여 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여 상기 아세톤이 휘발하는 온도 70℃에서 3분간 건조시켜 두께 25 ㎛의 열경화성 접착 필름 A를 제작하였다.

(2) 열경화성 접착 필름 B의 제작

표 1에 나타낸 처방 B의 배합으로 각 성분을 NMP(N-메틸-2-피롤리돈)에 고형분이 40 중량%가 되도록 혼합하여 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여 상기 NMP가 휘발하는 온도 150℃에서 3분간 건조시켜 두께 15 ㎛의 열경화성 접착 필름 B를 제작하였다.

(3) 열경화성 접착 필름 C∼F의 제작

표 1에 나타낸 처방 C∼F의 배합으로 각 성분을 아세톤에 고형분이 40 중량%가 되도록 혼합하여 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여 상기 아세톤이 휘발하는 온도 70℃에서 3분간 건조시켜 각각 두께 15 ㎛의 열경화성 접착 필름 C∼F를 제작하였다. 또한, 처방 C, D에 포함되는 실리콘 변성 폴리이미드는 다음과 같이 하여 합성하였다.

(실리콘 변성 폴리이미드의 합성)

건조 질소 가스 도입관, 냉각기, 온도계, 교반기를 구비한 4구 플라스크에 탈수 정제한 N-메틸-2-피롤리돈(NMP) 200 g을 넣고 질소 가스를 흘리면서 10분간 격렬하게 뒤섞었다.

다음에, 1,3-비스-(3-아미노페녹시) 벤젠 29 g, 3,3-(1,1,3,3,5,5,7,7,9,9, 11,11,13,13,15,15,17,17,19,19-에이코사메틸-1,19-데카실록산디일) 비스-1-프로판 아민 10 g, 1,3-비스(3-아미노프로필)-1,1,3,3-테트라메틸디실록산) 4 g을 투입하여 균일하게 될 때까지 뒤섞었다. 균일하게 용해한 후, 계를 빙수욕에서 5℃로 냉각하여 4,4'-옥시디프탈산 2무수물 40 g을 분말상인 채로 15분간에 걸쳐 첨가하고, 그 후 2시간 교반을 계속하였다. 이 사이, 플라스크는 5℃로 유지하였다.

그 후, 질소 가스 도입관과 냉각기를 제거하고, 크실렌을 채운 딘·스타크 관을 플라스크에 장착하여, 계에 톨루엔 50 g을 첨가하였다. 오일배스에 대신하여 계를 170℃로 가열하고, 발생하는 물을 계 외로 제거하였다. 4시간 가열하였는데, 계로부터의 물의 발생은 확인되지 않았다.

냉각 후, 이 반응 용액을 대량의 메탄올 중에 투입하여 폴리이미드 실록산을 석출시켰다. 고형분을 여과한 후, 80℃에서 12시간 감압 건조해 용제를 제거하여 고형 수지를 얻었다. KBr 정제법으로 적외 흡수스펙트럼을 측정했는데, 환상 이미드 결합에 유래하는 5.6 ㎛의 흡수를 확인하였지만, 아미드 결합에 유래하는 6.06 ㎛의 흡수를 확인하지 못하였고, 이 수지는 거의 100% 이미드화하고 있는 것이 확인되었다.

(4) 열경화성 접착 필름 G∼Q의 제작

표 2에 나타낸 처방 G∼Q의 배합으로 각 성분을 아세톤에 고형분이 40 중량%가 되도록 혼합하여 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여 상기 아세톤이 휘발하는 온도 70℃에서 3분간 건조시켜 두께 25 ㎛의 열경화성 접착 필름을 제작하였다.

(5) 열경화성 접착 필름 R∼Y의 제작

표 3에 나타낸 처방 R∼Y의 배합으로 각 성분을 NMP(N-메틸-2-피롤리돈)에 고형분이 40 중량%가 되도록 혼합하여 얻어진 바니시를 정전 방지 처리를 실시한 폴리에스테르 시트에 콤마 나이프 방식 코터를 이용하여 상기 NMP가 휘발하는 온도 150℃에서 3분간 건조시켜 두께 50 ㎛의 열경화성 접착 필름을 제작하였다.

[1] 땜납 융점에서의 용융 점도의 측정

열경화성 접착 필름 A∼Y의 땜납 융점에서의 용융 점도를 다음과 같이 하여 측정하였다. 열경화성 접착 필름 A 및 G∼Q에 대해서는 하기 측정 조건 1에 의해 용융 점도를 측정하였다. 또, 열경화성 접착 필름 B∼D 및 R∼Y에 대해서는 하기 측정 조건 2에 의해 용융 점도를 측정하였다.

(측정 조건 1)

두께 100 ㎛의 열경화성 접착 필름을 점탄성 측정 장치(쟈스코 인터내셔널(주)제)로 승온 속도 10℃/분, 주파수 0.1 Hz에서 왜곡일정-응력 검지로 측정하여, Sn/Bi=42/58의 융점인 분위기 온도 138℃에서의 점도를 측정값으로 하였다.

(측정 조건 2)

두께 100 ㎛의 열경화성 접착 필름을 점탄성 측정 장치(쟈스코 인터내셔널(주)제)로 승온 속도 30℃/분, 주파수 1.0 Hz에서 왜곡일정-응력 검지로 측정하여, Sn/Ag=96.5/3.5의 융점인 분위기 온도 223℃에서의 점도를 측정값으로 하였다.

[2] 땜납 습윤확산률의 측정

열경화성 접착 필름 B∼D 및 R∼Y의 땜납 습윤확산률을 다음과 같이 하여 측정하였다.

(2) 열경화성 접착 필름 위에 하기의 직경이 500 ㎛인 땜납 볼을 정치시킨다.

(ⅰ) 「M31」(Sn/Ag/Cu, 융점 217℃, 센쥬우 금속공업(주)제)

(ⅱ) 「L20」(Sn/Bi, 융점 138℃, 센쥬우 금속공업(주)제)

(4) 베어 Cu 판 위에 습윤확산된 땜납 볼의 높이를 계측한다.

(5) 하기 식 (Ⅰ)에 의해 땜납 습윤확산률을 산출한다.

땜납 습윤확산률(%)=[{(땜납 볼의 직경)-(습윤확산된 후의 땜납의 두께)}/(땜납 볼의 직경)]×100 (Ⅰ)

땜납 융점에서의 용융 점도 및 땜납 습윤확산률의 측정 결과를 표 1 및 표 3에 나타낸다.

<반도체 전자부품의 제조>

다음에, 얻어진 열경화성 접착 필름 A∼Y를 이용하여 도 1의 구조의 반도체 전자부품을 제조하였다. 도 7은 실시예 1, 2 및 13∼28에서의 제조 방법의 공정 설명도이다. 또, 도 8은 실시예 3∼12 및 29∼40에서의 제조 방법의 공정 설명도이다. 이하, 실시예 1, 2 및 13∼28에 대해서는 도 7을, 실시예 3∼12 및 29∼40에 대해서는 도 8을 참조하여 설명한다.

(실시예 1, 2)

우선, 반도체칩(10,20)의 회로면 전체에 0.4 ㎛ 두께의 열산화막(114)을 형성하였다. 다음에, 메탈층으로 알루미늄/0.5 Cu를 0.4 ㎛ 두께로 스패터링하고, 레지스트를 이용하여 배선에 필요한 부분 이외를 드라이 에칭하여 내부 전극(11,21)을 형성하였다. 마스크를 제거한 후, 0.2 ㎛ 두께의 SiN막(부동태막)(113)을 CVD법에 의해 전면에 형성하고, 또한 레지스트를 이용하여 메탈층 부분(내부 전극 표면)을 소프트 에칭하였다. 다음에, 3 ㎛ 두께의 폴리이미드층을 도포·현상 하여 메탈층 부분을 개구하고, 또한 폴리이미드층을 경화하여 응력 완화층(보호막)(107)을 형성하였다. 그 다음에, Ti를 0.05 ㎛ 두께, Cu를 1 ㎛ 두께, 이 순서로 스패터링하여 UBM층(103,104)을 형성하였다. 이렇게 하여 반도체칩(10,20) 위에 접속 패드(패드 크기: 60 ㎛ 정사각형, 패드간 거리: 40 ㎛, 패드 피치: 100 ㎛)를 형성하였다. 여기서, 반도체칩(10)은 10 ㎜ 정사각형, 725 ㎛ 두께의 것을 이용하고, 반도체칩(20)은 6 ㎜ 정사각형, 725 ㎛ 두께의 것을 이용하였다. 또한, 실시예 1에서는 반도체칩(10) 위에 이격거리(Y)가 750 ㎛가 되도록 외부 전극이 배치되고, 실시예 2에서는 이격거리(Y)가 250 ㎛가 되도록 외부 전극이 배치되어 있다.

이어서, 열경화성 접착 필름 A를 반도체칩(10)의 접속 패드면의 크기(6 ㎜ 정사각형)로 잘라 80℃의 열반 위에 붙이고, 그 후 기재인 폴리에스테르 시트를 벗겼다. 다음에, 반도체칩(20)의 접속 패드면과 반도체칩(10)의 접속 패드면을 대향시켜 얼라이먼트를 수행하였다. 얼라이먼트는 플립칩 본더(시부야 공업제, DB200)에 병설하고 있는 카메라에 의해 칩의 접속 패드면에 있는 얼라이먼트 마크를 인식시켜 수행하였다. 그 후, 이 플립칩 본더를 이용하여 표 4 기재의 1차 가열 조건으로 열압착을 수행하여 땜납 접속을 실시하였다. 또한, 오븐을 표 4에 기재된 2차 가열 조건으로 설정하고, 소정의 열이력을 가하여 접착제의 경화를 실시하였다. 그 결과, 표 4에 나타낸 이격거리(X,Y,Z)를 갖는 반도체 전자부품을 얻었다.

(실시예 13∼16)

열경화성 접착 필름 A 대신에 열경화성 접착 필름 G 또는 H를 이용하여 실시예 1 및 2와 동일한 방법으로 반도체 전자부품을 얻었다. 또한, 실시예 13 및 15에서는 반도체칩(10) 위에 이격거리(Y)가 750 ㎛가 되도록 외부 전극을 배치하고, 실시예 14 및 16에서는 이격거리(Y)가 250 ㎛가 되도록 외부 전극을 배치하였다. 그 결과, 표 4에 나타낸 이격거리(X,Y,Z)를 갖는 반도체 전자부품을 얻었다.

(실시예 17∼28)

표 5에 기재된 처방의 열경화성 접착 필름 및 가열 조건을 이용한 것 이외에는 실시예 1 및 2와 동일한 방법으로 반도체 전자부품을 얻었다. 또한, 실시예 17∼28에서는 반도체칩(10) 위에 이격거리(Y)가 250 ㎛가 되도록 외부 전극을 배치하였다. 그 결과, 표 5에 나타낸 이격거리(X,Y,Z)를 갖는 반도체 전자부품을 얻었다.

(실시예 3∼12)

우선, 반도체칩(10,20)의 회로면에 실시예 1 및 2와 동일하게 하여 접속 패드(패드 크기: 60 ㎛ 정사각형, 패드간 거리: 40 ㎛, 패드 피치: 100 ㎛)를 형성하였다. 또한, 반도체칩(20)에 형성된 접속 패드 위에 UBM층(104) 부분이 개구되어 있는 마스크를 이용하여 50 ㎛ 지름의 Sn-Ag 땜납 볼을 플럭스를 도포한 UBM(104) 위에 재치한다. 다음에, 리플로우를 통과시켜 땜납 볼과 UBM층(104)을 접합하여 땜납 범프(105)를 형성하였다(도 8 참조). 또한, 반도체칩(10,20)은 실시예 1 및 2와 동일한 것을 이용하였다.

이어서, 열경화성 접착 필름 B 내지 F를 각각 반도체칩(10)의 접속 패드면의 크기(6 ㎜ 정사각형)로 잘라 80℃의 열반 위에 붙이고, 그 후 기재인 폴리에스테르 시트를 벗겼다. 다음에, 반도체칩(20)의 접속 패드면과 반도체칩(10)의 접속 패드면을 대향시켜 실시예 1, 2와 동일하게 하여 얼라이먼트를 수행하였다. 그 후, 플립칩 본더를 이용해 표 4에 기재된 1차 가열 조건으로 열압착을 실시하여 땜납 접속을 실시하였다. 또한, 오븐을 표 4에 기재된 2차 가열 조건으로 설정하여 소정의 열이력을 가하여 접착제의 경화를 실시하였다. 그 결과, 표 4에 나타낸 이격거리(X,Y,Z)를 갖는 반도체 전자부품을 얻었다.

(실시예 29∼40)

표 6에 기재된 처방의 열경화성 접착 필름 및 가열 조건을 이용한 것 이외에는 실시예 3∼12와 동일한 방법으로 반도체 전자부품을 얻었다. 또한, 실시예 29∼40에서는 반도체칩(10) 위에 이격거리(Y)가 250 ㎛가 되도록 외부 전극을 배치하였다. 그 결과, 표 6에 나타낸 이격거리(X,Y,Z)를 갖는 반도체 전자부품을 얻었다.

<시험예>

이격거리(X,Y,Z)의 측정, 도통 시험 및 외부 전극의 오염 평가는 다음과 같이 수행하였다.

(1) 이격거리(X,Y,Z)의 측정

얻어진 반도체 전자부품을 열경화 에폭시 수지(일본 화약 공업제: RE-403S, 후지 화성공업: 후지 큐어 5300)로 포매하고 단면 연마를 실시하였다. 얻어진 단면을 키엔스제의 디지털 스코프에서 투영하여, 화상 처리 소프트 VHS-500을 이용해 이격거리(X,Y,Z)를 산출하였다.

(2) 도통 시험

얻어진 반도체 전자부품에서의 반도체칩의 접속율을 핸드 테스터에 의해 반도체칩 적층 후 및 온도 사이클 시험(-65℃, 1시간, 150℃, 1시간을 교대로 반복하였음) 1,000시간 후의 양방을 측정하였다. 접속율은 다음의 식과 같이 하여 산출하였다.

접속율(%)={(도통한 패드수)/(측정한 패드수)}×100

평가 기준은 하기와 같이 하였다.

○: 접속율 100%

×: 접속율 100% 미만

(3) 외부 전극의 오염 평가

얻어진 반도체 전자부품에 있어서, 반도체칩(10) 위의 외부 전극(12)(와이어 본딩 패드)을 금속 현미경으로 관찰하여 열경화 접착성 필름으로 오염되어 있는지 아닌지를 관찰하였다. 평가 기준은 하기와 같이 하였다.

외부 전극의 오염 없음(열경화 접착성 필름이 외부 전극까지 도달하지 않음)

외부 전극의 오염 있음(열경화 접착성 필름이 외부 전극에 도달)

결과는 표 4∼6에 나타낸 바와 같다.

표 4, 5 및 6에 나타낸 바와 같이, 실시예 1∼40에서는 모두 외부 전극을 오염하는 일 없이 원하는 이격거리(X,Y,Z)를 만족시킨 반도체 전자부품을 얻을 수 있었다. 또, 도통 시험의 결과도 양호하고 접속 신뢰성이 뛰어난 것을 알 수 있다. 이와 같이 하여 얻어진 반도체 전자부품을 통상의 방법에 따라 기판 위에 실장함으로써 본 발명의 반도체 장치를 얻을 수 있다.

이상으로부터, 본 발명에 의하면 칩온칩형의 시스템 인 패키지에 있어서, 반도체칩을 고밀도로 탑재한 반도체 전자부품을 제조할 수 있는 것이 나타났다.

본 발명에 의하면, 반도체 집적회로를 고밀도로 탑재한 반도체 전자부품 및 반도체 장치를 얻을 수 있다. 본 발명의 반도체 전자부품 및 반도체 장치를 이용함으로써, 고기능화 및 소형화의 요구에 대응한 전자부품을 제조할 수 있다.

Claims

제1 내부 전극과 제1 외부 전극이 설치된 회로면을 갖는 제1 반도체칩과,

상기 제1 내부 전극과 전기적으로 접속한 제2 내부 전극이 설치된 회로면을 갖는 제2 반도체칩을 구비하고,

상기 제1 반도체칩의 회로면과 상기 제2 반도체칩의 회로면이 대향해 배설되어 이루어진 칩온칩형의 반도체 전자부품으로서,

상기 제1 반도체칩과 상기 제2 반도체칩의 간극에는 절연성 수지가 충전되고,

상기 제1 반도체칩과 상기 제2 반도체칩의 이격거리는 50 ㎛ 이하이며,

상기 제2 반도체칩 측면과 상기 제1 외부 전극의 최단 이격거리는 1 ㎜ 이하인 것을 특징으로 하는 반도체 전자부품.
제1 내부 전극과 제1 외부 전극이 설치된 회로면을 갖는 제1 반도체칩과,

상기 제1 내부 전극과 전기적으로 접속한 제2 내부 전극이 설치된 회로면을 갖는 제2 반도체칩을 구비하고,

상기 제1 반도체칩의 회로면과 상기 제2 반도체칩의 회로면이 대향해 배설되어 이루어진 칩온칩형의 반도체 전자부품으로서,

상기 제1 반도체칩과 상기 제2 반도체칩의 간극에는 절연성 수지가 충전되고,

상기 제1 반도체칩과 상기 제2 반도체칩의 이격거리는 25 ㎛ 이하이며,

상기 제2 반도체칩 측면과 상기 제1 외부 전극의 최단 이격거리는 1 ㎜ 이하인 것을 특징으로 하는 반도체 전자부품.
청구항 1 또는 청구항 2에 있어서,

인접한 상기 제1 내부 전극간의 최단 이격거리는 50 ㎛ 이하인 반도체 전자부품.
청구항 1 내지 청구항 3 중 어느 한 항에 있어서,

상기 제2 반도체칩은 상기 제1 반도체칩의 대략 중앙 영역에 배설된 것인 반도체 전자부품.
청구항 1 내지 청구항 4 중 어느 한 항에 있어서,

상기 제1 외부 전극은 상기 제1 반도체칩의 주연부(周緣部)에 설치된 것인 반도체 전자부품.
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,

상기 제1 반도체칩과 상기 제2 반도체칩 사이에, 상기 제1 내부 전극 위 및 상기 제2 내부 전극 위의 적어도 한쪽에 설치된 땜납 범프와 플럭스 화합물을 포함하는 열경화성 접착 필름을 개재시켜 열융착시킴으로써, 상기 제1 내부 전극과 상 기 제2 내부 전극이 전기적으로 접속되고, 상기 제1 반도체칩과 상기 제2 반도체칩의 간극에 상기 절연성 수지가 충전된 것인 반도체 전자부품.
청구항 6에 있어서,

상기 열경화성 접착 필름은 필름 형성성 수지 10∼50 중량%, 경화성 수지 30∼80 중량% 및 플럭스 활성을 갖는 경화제 1∼20 중량%를 함유하는 것인 반도체 전자부품.
청구항 7에 있어서,

상기 필름 형성성 수지는 (메타)아크릴계 수지, 페녹시 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택되는 적어도 1종인 반도체 전자부품.
청구항 7 또는 청구항 8에 있어서,

상기 경화성 수지는 에폭시 수지인 반도체 전자부품.
청구항 7 내지 청구항 9 중 어느 한 항에 있어서,

상기 플럭스 활성을 갖는 경화제는 지방족 디카르복시산 및 카르복시기와 페놀성 수산기를 갖는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인 반도체 전자부품.
청구항 6 내지 청구항 10 중 어느 한 항에 있어서,

상기 열경화성 접착 필름은 상기 열경화성 접착 필름 위에 직경 500 ㎛의 주석 함유 땜납 볼을 배치하여 상기 땜납 볼의 융점보다 30℃ 높은 온도로 20초간 가열했을 때, 식 (Ⅰ):

땜납 습윤확산률(%)=[{(땜납 볼의 직경)-(습윤확산된 후의 땜납의 두께)}/(땜납 볼의 직경)]×100 (Ⅰ)

로 표시되는 땜납 습윤확산률이 40% 이상인 반도체 전자부품.
청구항 6 내지 청구항 11 중 어느 한 항에 있어서,

상기 열경화성 접착 필름은 두께가 100 ㎛일 때, 223℃에서의 용융 점도가 10 Pa·s∼200,000 Pa·s인 반도체 전자부품.
청구항 1 내지 청구항 5 중 어느 한 항에 있어서,

상기 제1 반도체칩과 상기 제2 반도체칩 사이에 땜납 분말과 플럭스 화합물을 포함하는 열경화성 접착 필름을 개재시켜 열융착시킴으로써, 상기 제1 내부 전극과 상기 제2 내부 전극이 전기적으로 접속되고, 상기 제1 반도체칩과 상기 제2 반도체칩의 간극에 상기 절연성 수지가 충전된 것인 반도체 전자부품.
청구항 13에 있어서,

상기 열경화성 접착 필름의 땜납 분말 이외의 구성 성분은 필름 형성성 수지 10∼50 중량%, 경화성 수지 30∼80 중량% 및 플럭스 활성을 갖는 경화제 1∼20 중량%를 함유하는 것인 반도체 전자부품.
청구항 13 또는 청구항 14에 있어서,

상기 열경화성 접착 필름은 땜납 분말 이외의 구성 성분의 합계 100 중량부에 대해 땜납 분말 30∼200 중량부를 함유하는 것인 반도체 전자부품.
청구항 14 또는 청구항 15에 있어서,

상기 필름 형성성 수지는 (메타)아크릴계 수지, 페녹시 수지 및 폴리이미드 수지로 이루어진 군으로부터 선택되는 적어도 1종인 반도체 전자부품.
청구항 14 내지 청구항 16 중 어느 한 항에 있어서,

상기 경화성 수지는 에폭시 수지인 반도체 전자부품.
청구항 14 내지 청구항 17 중 어느 한 항에 있어서,

상기 플럭스 활성을 갖는 경화제는 지방족 디카르복시산 및 카르복시기와 페놀성 수산기를 갖는 화합물로 이루어진 군으로부터 선택되는 적어도 1종인 반도체 전자부품.
청구항 13 내지 청구항 18 중 어느 한 항에 있어서,

상기 열경화성 접착 필름의 경화 온도 T₁과 상기 땜납 분말의 융점 T₂가 식 (Ⅱ)

T₁≥T₂＋20℃ (Ⅱ)

이고,

상기 땜납 분말의 융점 T₂에서의 상기 열경화성 접착 필름의 용융 점도가 50 Pa·s∼5,000 Pa·s인 반도체 전자부품.
청구항 13 내지 청구항 19 중 어느 한 항에 있어서,

상기 열경화성 접착 필름은 두께가 100 ㎛일 때, 138℃에서의 용융 점도가 1 Pa·s∼10,000 Pa·s인 반도체 전자부품.
청구항 1 내지 청구항 20 중 어느 한 항에 있어서,

상기 제2 반도체칩의 회로면과는 반대측의 면에 반도체칩이 추가로 배설되어 이루어진 반도체 전자부품.
청구항 1 내지 청구항 21 중 어느 한 항에 있어서,

제3 내부 전극이 설치된 회로면을 갖는 제3 반도체칩을 추가로 구비하고,

상기 제3 반도체칩의 회로면은 상기 제2 반도체칩의 회로면과 반대측 면에 대향해 배설되며,

상기 제2 반도체칩과 상기 제3 반도체칩의 간극에는 절연성 수지가 충전되고,

상기 제3 내부 전극은 상기 제2 반도체칩의 두께 방향으로 설치된 스루홀을 통해 상기 제2 내부 전극과 전기적으로 접속하여 이루어진 반도체 전자부품.
청구항 1 내지 청구항 22 중 어느 한 항 기재의 반도체 전자부품이 실장되어 이루어진 반도체 장치.