KR101097724B1 - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101097724B1
KR101097724B1 KR1020090114757A KR20090114757A KR101097724B1 KR 101097724 B1 KR101097724 B1 KR 101097724B1 KR 1020090114757 A KR1020090114757 A KR 1020090114757A KR 20090114757 A KR20090114757 A KR 20090114757A KR 101097724 B1 KR101097724 B1 KR 101097724B1
Authority
KR
South Korea
Prior art keywords
layer
pressure
forming
gas
gas supply
Prior art date
Application number
KR1020090114757A
Other languages
English (en)
Other versions
KR20100059723A (ko
Inventor
유신 다카사와
하지메 가라사와
요시로 히로세
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=42196714&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR101097724(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20100059723A publication Critical patent/KR20100059723A/ko
Application granted granted Critical
Publication of KR101097724B1 publication Critical patent/KR101097724B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0209—Pretreatment of the material to be coated by heating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45557—Pulsed pressure or control pressure
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/36—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including layers graded in composition or physical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02153—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing titanium, e.g. TiSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Abstract

본 발명은 종래의 막종을 개질함으로써, 종래의 막질보다 뛰어난 막질을 실현하는 것이다.
제1 원소를 포함하는 가스를 공급하여 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과, 제2 원소를 포함하는 가스를 공급하여 제1 층을 개질하여 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정을 1 사이클로서 이 사이클을 1 회 이상 수행하고, 소정 막두께의 박막을 형성하는 공정을 가지며, 한 쪽 공정에 있어서의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 한 쪽 공정에 있어서의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나, 다른 쪽의 공정에 있어서의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 다른 쪽 공정에 있어서의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다.
불활성 가스, 실리콘 산화막

Description

반도체 장치의 제조 방법 및 기판 처리 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 상에 박막(博膜)을 형성하는 공정을 포함하는 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것이다.
반도체 장치(디바이스)의 제조 공정 중에, 기판 상에 실리콘 산화막(酸化膜)(SiO2)이나 실리콘 질화막(窒化膜)(Si3N4) 등의 절연막(絶緣膜)을 형성하는 공정이 있다. 실리콘 산화막은, 절연성, 저유전성(低誘電性) 등이 뛰어나고, 절연막이나 층간막(層間膜)으로써 넓게 이용되고 있다. 또한, 실리콘 질화막은, 절연성, 내식성(耐食性), 유전성, 막 스트레스 제어성 등이 뛰어나고, 절연막이나 마스크막, 전하 축적막, 스트레스 제어막으로써 넓게 이용되고 있다. 형성 방법으로서는, 화학 기상 퇴적(化學氣相堆積)(CVD) 법이나 원자층 퇴적(ALD)법 등의 성막(成膜) 방법이 있다.
최근에, 반도체 장치의 거듭난 미세화(微細化)나, 기판 처리 공정의 저온화에 수반하여, 종래의 막질(膜質)의 상태라고 하더라도, 그리고 저온화에 기인하는 막질 열화(劣化) 때문에, 반도체 장치의 성능을 확보할 수 없게 되었다. 반도체 장치의 성능을 확보하기 위해 새로운 막종(膜種)의 개발이 이루어지고 있는데, 새로운 막종의 개발에 의한 과제(비용, 기타 공정으로의 영향)가 발생하기 때문에, 종래의 막종을 개질(改質)함으로써 성능을 달성하는 것이 절실히 요구되고 있다.
따라서 본 발명의 목적은, 종래의 막종을 개질함으로써, 종래의 막질보다 뛰어난 막질을 실현하여, 반도체 장치의 성능을 달성할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공하는 데 있다.
본 발명의 한 형태에 따르면,
기판을 수용한 처리 용기 내에 CVD 반응이 생기는 조건 하에서 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층을 개질(改質)하여 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정
을 1 사이클로 하고, 이 사이클을 1 회 이상 수행함으로써, 소정 막두께(膜厚)의 제1 원소 및 제2 원소를 포함하는 박막(薄膜)을 형성하는 공정을 포함하고,
상기 제1 층 및 상기 제2 층 중 한 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 한 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
상기 제1 층 및 상기 제2 층 중 상기 한 쪽 층과는 다른 다른 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 다른 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
화학량론적인 조성에 대해 상기 각 원소 중 한 쪽 원소 쪽이 다른 쪽 원소보다 과잉(過剩)되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
삭제
삭제
삭제
삭제
삭제
본 발명의 다른 형태에 따르면,
기판을 수용한 처리 용기 내에 CVD 반응이 생기는 조건 하에서 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2 원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정과,
상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급함으로써, 상기 제2 층을 개질하여, 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 공정
을 1 사이클로 하고, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소 및 제3 원소를 포함하는 박막을 형성하는 공정을 포함하고,
상기 제1 층 내지 상기 제3 층 중 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
상기 제1 층 내지 상기 제3 층 중 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
화학량론적인 조성에 대해 상기 각 원소 중 하나의 원소 쪽이 다른 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 또 다른 형태에 따르면, 기판을 수용한 처리 용기 내에 CVD 반응이 생기는 조건 하에서 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2 원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정과,
상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급함으로써, 상기 제2 층 위에 상기 제3 원소를 포함하는 층을 형성하거나, 상기 제2 층을 개질하여, 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 공정과,
상기 처리 용기 내에 제4 원소를 포함하는 가스를 공급함으로써, 상기 제3 층을 개질하여, 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 제4 층을 형성하는 공정
을 1 사이클로 하고, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 박막을 형성하는 공정을 포함하고,
상기 제1 내지 상기 제4 층 중 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
상기 제1 층 내지 상기 제4 층 중 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
화학량론적인 조성에 대해 상기 각 원소 중 하나의 원소 쪽이 상기 다른 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 또 다른 형태에 따르면,
기판을 수용하는 처리 용기와,
상기 처리 용기 내에 제1 원소를 포함하는 가스를 공급하는 제1 원소 함유 가스 공급계와,
상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급하는 제2 원소 함유 가스 공급계와,
상기 처리 용기 내의 압력을 조정하는 압력 조정부와,
컨트롤러
를 포함하고,
상기 컨트롤러는, 상기 압력 조정부, 상기 제1 원소 함유 가스 공급계 및 상기 제2 원소 함유 가스 공급계를 제어하여,
상기 기판을 수용한 상기 처리 용기 내에 CVD 반응이 발생하는 조건 하에서 상기 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 처리와, 상기 처리 용기 내에 상기 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층을 개질하여 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 처리와, 이것을 1 사이클로서, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소 및 제2 원소를 포함하는 박막을 형성함과 동시에,
상기 제1 층 및 상기 제2 층 중 한 쪽 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 한 쪽 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
상기 제1 층 및 상기 제2 층 중 상기 한 쪽 층과는 다른 다른 쪽 층을 형성할 때에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 다른 쪽 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
화학량론적인 조성에 대해 상기 각 원소 중 한 쪽 원소 쪽이 다른 쪽 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치가 제공된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 또 다른 형태에 따르면,
기판을 수용하는 처리 용기와,
상기 처리 용기 내에 제1 원소를 포함하는 가스를 공급하는 제1 원소 함유 가스 공급계와,
상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급하는 제2 원소 함유 가스 공급계와,
상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급하는 제3 원소 함유 가스 공급계와,
상기 처리 용기 내의 압력을 조정하는 압력 조정부와,
컨트롤러
를 포함하고,
상기 컨트롤러는, 상기 압력 조정부, 상기 제1 원소 함유 가스 공급계, 상기 제2 원소 함유 가스 공급계 및 상기 제3 원소 함유 가스 공급계를 제어하여, 상기 기판을 수용한 상기 처리 용기 내에 CVD 반응이 발생하는 조건 하에서 상기 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 처리와, 상기 처리 용기 내에 상기 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2 원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 처리와, 상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급함으로써, 상기 제2 층을 개질하여 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 처리를 1 사이클로 하고, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소 및 제3 원소를 포함하는 박막을 형성함과 동시에, 상기 제1 층 내지 상기 제3 층 중 어느 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
상기 제1 층 내지 상기 제3 층 중 상기 어느 층과는 다른 층을 형성할 때에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
화학량론적인 조성에 대해 상기 각 원소 중 하나의 원소 쪽이 다른 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치가 제공된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 또 다른 형태에 따르면,
기판을 수용하는 처리 용기와,
상기 처리 용기 내에 제1 원소를 포함하는 가스를 공급하는 제1 원소 함유 가스 공급계와,
상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급하는 제2 원소 함유 가스 공급계와,
상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급하는 제3 원소 함유 가스 공급계와,
상기 처리 용기 내에 제4 원소를 포함하는 가스를 공급하는 제4 원소 함유 가스 공급계와,
상기 처리 용기 내의 압력을 조정하는 압력 조정부와,
컨트롤러
를 포함하고,
상기 컨트롤러는, 상기 압력 조정부, 상기 제1 원소 함유 가스 공급계, 상기 제2 원소 함유 가스 공급계, 상기 제3 원소 함유 가스 공급계 및 상기 제4 원소 함유 가스 공급계를 제어하여,
상기 기판을 수용한 상기 처리 용기 내에 CVD 반응이 발생하는 조건 하에서 상기 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 처리와, 상기 처리 용기 내에 상기 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2 원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 처리와, 상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급함으로써, 상기 제2 층 위에 상기 제3 원소를 포함하는 층을 형성하거나, 상기 제2 층을 개질하여, 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 처리와, 상기 처리 용기 내에 제4 원소를 포함하는 가스를 공급함으로써, 상기 제3 층을 개질하여 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 제4 층을 형성하는 처리를 1 사이클로 하고, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 박막을 형성함과 동시에,
상기 제1 층 내지 상기 제4 층 중 어느 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
상기 제1 층 내지 상기 제4 층 중 상기 어느 층과는 다른 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
화학량론적인 조성에 대해 상기 각 원소 중 하나의 원소 쪽이 다른 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치가 제공된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명에 의하면, 종래의 막종을 개질함으로써, 종래의 막질보다 뛰어난 막질을 실현하고, 반도체 장치의 성능을 달성할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공할 수 있다.
이하에 본 발명의 실시 형태를 도면에 근거하여 설명한다.
도 1은, 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로(縱型處理爐)의 개략 구성도이며, 처리로(202) 부분을 종단면으로 나타내고 있고, 도 2는 본 실시 형태에서 바람직하게 이용되는 종형 처리로의 개략 구성도이며, 처리로(202) 부분을 도 1의 A－A선 단면도로 나타내고 있다.
도 1에 나타내는 바와 같이, 처리로(202)는 가열 수단(가열 기구)으로서의 히터(207)를 포함한다. 히터(207)는 원통 형상이며, 보지판(保持板)으로서의 히터 베이스(도시하지 않음)에 지지됨으로써 수직으로 설치되어 있다. 한편, 히터(207)는, 후술하는 바와 같이 가스를 열(熱)로 활성화시키는 활성화 기구로써도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배설(配設)되어 있다. 반응관(203)은, 예를 들면 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성(耐熱性) 재료로 이루어지고, 상단이 폐색(閉塞)하고 하단이 개구(開口)한 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부(中空部)에는 처리실(201)이 형성되어 있고, 기판으로서의 웨이퍼(200)를 후술하는 보트(217)에 의해 수평 자세에서 수직 방향에 다단(多段)으로 정렬한 상태로 수용 가능하게 구성되어 있다.
처리실(201) 내에 있어서의 반응관(203)의 하부에는, 제1 노즐(249a), 제2 노즐(249b), 제3 노즐(249c), 제4 노즐(249d)이 반응관(203)을 관통하도록 설치되어 있다. 제1 노즐(249a), 제2 노즐(249b), 제3 노즐(249c), 제4 노즐(249d)에는, 제1 가스 공급관(232a), 제2 가스 공급관(232b), 제3 가스 공급관(232c), 제4 가스 공급관(232d)이 각각 접속되어 있다. 이와 같이, 반응관(203)에는 4 개의 노즐(249a, 249b, 249c, 249d)과, 4 개의 가스 공급관(232a, 232b, 232c, 232d)이 설치되어 있고, 처리실(201) 내에 복수 종류, 여기에서는 4 종류의 가스를 공급할 수 있도록 구성되어 있다.
제1 가스 공급관(232a)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC, 241a) 및 개폐 밸브인 밸브(243a)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 밸브(243a)보다 하류 측에는, 제1 불활성 가스 공급관(232e)이 접속되어 있다. 이 제1 불활성 가스 공급관(232e)에는, 상류 방향부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241e) 및 개폐 밸브인 밸브(243e)가 설치되어 있다. 또한, 제1 가스 공급관(232a)의 선단부에는, 상술한 제1 노즐(249a)이 접속되어 있다. 제1 노즐(249a)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호(圓弧) 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향하여 입상(立上)하도록 설치되어 있다. 제1 노즐(249a)은 L자형의 롱 노즐(long nozzle)로서 구성되어 있다. 제1 노즐(249a)의 측면에는 가스를 공급하는 가스 공급공(供給孔)(250a)이 설치되어 있다. 가스 공급공(250a)은 반응관(203)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250a)은, 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지며, 더욱이 같은 개구 핏치(pitch)로 설치되어 있다. 주로, 제1 가스 공급관(232a), 매스 플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)에 의해 제1 가스 공급계가 구성된다. 또한, 주로, 제1 불활성 가스 공급관(232e), 매스 플로우 컨트롤러(241e), 밸브(243e)에 의해, 제1 불활성 가스 공급계가 구성된다.
제2 가스 공급관(232b)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC, 241b) 및 개폐 밸브인 밸브(243b)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 밸브(243b)보다 하류 측에는, 제2 불활성 가스 공급관(232f)이 접속되어 있다. 이 제2 불활성 가스 공급관(232f)에는, 상류 방향부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241f) 및 개폐 밸브인 밸브(243f)가 설치되어 있다. 또한, 제2 가스 공급관(232b)의 선단부(先端部)에는, 상술한 제2 노즐(249b)이 접속되어 있다. 제2 노즐(249b)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호(圓弧) 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향하여 입상(立上)하도록 설치되어 있다. 제2 노즐(249b)은 L자형의 롱 노즐로서 구성되어 있다. 제2 노즐(249b)의 측면에는 가스를 공급하는 가스 공급공(250b)이 설치되어 있다. 가스 공급공(250b)은 반응관(203)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250b)은, 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지며, 더욱이 같은 개구 핏치로 설치되어 있다. 주로, 제2 가스 공급관(232b), 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(249b)에 의해 제2 가스 공급계가 구성된다. 또한, 주로 제2 불활성 가스 공급관(232f), 매스 플로우 컨트롤러(241f), 밸브(243f)에 의해 제2 불활성 가스 공급계가 구성된다.
제3 가스 공급관(232c)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC, 241c) 및 개폐 밸브인 밸브(243c)가 설치되어 있다. 또한, 제3 가스 공급관(232c)의 밸브(243c)보다 하류 측에는, 제3 불활성 가스 공급관(232g)이 접속되어 있다. 이 제3 불활성 가스 공급관(232g)에는, 상류 방향부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241g) 및 개폐 밸브인 밸브(243g)가 설치되어 있다. 또한, 제3 가스 공급관(232c)의 선단부에는, 상술한 제3 노즐(249c)이 접속되어 있다. 제3 노즐(249c)은, 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향하여 입상하도록 설치되어 있다. 제3 노즐(249c)은 L자형의 롱 노즐로서 구성되어 있다. 제3 노즐(249c)의 측면에는 가스를 공급하는 가스 공급공(250c)이 설치되어 있다. 가스 공급공(250c)은 반응관(203)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250c)은, 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지며, 더욱이 같은 개구 핏치로 설치되어 있다. 주로, 제3 가스 공급관(232c), 매스 플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)에 의해 제3 가스 공급계가 구성된다. 또한, 주로 제3 불활성 가스 공급관(232g), 매스 플로우 컨트롤러(241g), 밸브(243g)에 의해 제3 불활성 가스 공급계가 구성된다.
제4 가스 공급관(232d)에는 상류 방향부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC, 241d) 및 개폐 밸브인 밸브(243d)가 설치되어 있다. 또한, 제4 가스 공급관(232d)의 밸브(243d)보다 하류 측에는, 제4 불활성 가스 공급관(232h)이 접속되어 있다. 이 제4 불활성 가스 공급관(232h)에는, 상류 방향부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(241h) 및 개폐 밸브인 밸브(243h)가 설치되어 있다. 또한, 제4 가스 공급관(232d)의 선단부에는, 상술한 제4 노즐(249d)이 접속되어 있다. 제4 노즐(249d)은, 가스 분산 공간인 버퍼(buffer)실(237) 내에 설치되어 있다.
버퍼실(237)은 반응관(203)의 내벽과 웨이퍼(200) 사이에 있어서의 원호 형상의 공간에, 반응관(203) 내벽의 하부로부터 상부에 걸친 부분에, 웨이퍼(200)의 적재 방향을 따라 설치되어 있다. 버퍼실(237)의 웨이퍼(200)와 인접하는 벽의 단부(端部)에는 가스를 공급하는 가스 공급공(250e)이 설치되어 있다. 가스 공급공(250e)은 반응관(203)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250e)은, 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되고, 각각이 동일한 개구 면적을 가지며, 더욱이 같은 개구 핏치로 설치되어 있다.
제4 노즐(249d)은, 버퍼실(237)의 가스 공급공(250e)이 설치된 단부와 반대측의 단부에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 적재 방향 상방을 향하여 입상하도록 설치되어 있다. 제4 노즐(249d)은 L자형의 롱 노즐로서 구성되어 있다. 제4 노즐(249d)의 측면에는 가스를 공급하는 가스 공급공(250d)이 설치되어 있다. 가스 공급공(250d)은 버퍼실(237)의 중심을 향하도록 개구하고 있다. 이 가스 공급공(250d)은, 버퍼실(237)의 가스 공급공(250e)과 마찬가지로, 반응관(203)의 하부로부터 상부에 걸쳐서 복수 설치되어 있다. 이 복수의 가스 공급공(250d)의 각각의 개구 면적은, 버퍼실(237) 내와 처리실(201) 내의 압력차가 작은 경우에는, 상류 측(하부)부터 하류 측(상부)까지, 각각 동일한 개구 면적에서 동일한 개구 핏치로 하면 좋은데, 압력차가 큰 경우에는 상류 측부터 하류 측을 향하여, 각각 개구 면적을 크게 하거나, 개구 핏치를 작게 하면 좋다.
본 실시 형태에 있어서는, 제4 노즐(249d)의 가스 공급공(250d)의 각각의 개구 면적이나 개구 핏치를, 상류 측부터 하류 측에 걸쳐 상술한 바와 같이 조절함으로써, 먼저, 가스 공급공(250d)의 각각으로부터, 유속(流速)의 차이는 있지만, 유량이 실질적으로 동량인 가스를 분출시킨다. 그리고 이 가스 공급공(250d)의 각각으로부터 분출하는 가스를, 일단, 버퍼실(237) 내로 도입하고, 버퍼실(237) 내에 있어서 가스의 유속 차이의 균일화를 수행하는 것으로 했다.
즉, 제4 노즐(249d)의 가스 공급공(250d)의 각각으로부터 버퍼실(237) 내에 분출한 가스는 버퍼실(237) 내에서 각 가스의 입자(粒子) 속도가 완화된 후, 버퍼실(237)의 가스 공급공(250e)으로부터 처리실(201) 내로 분출한다. 이에 의해, 제4 노즐(249d)의 가스 공급공(250d)의 각각으로부터 버퍼실(237)내로 분출한 가스는, 버퍼실(237)의 가스 공급공(250e)의 각각으로부터 처리실(201) 내로 분출할 때에 는, 균일한 유량과 유속을 갖는 가스가 된다.
주로, 제4 가스 공급관(232d), 매스 플로우 컨트롤러(241d), 밸브(243d), 제4 노즐(249d), 버퍼실(237)에 의해 제4 가스 공급계가 구성된다. 또한, 주로 제4 불활성 가스 공급관(232h), 매스 플로우 컨트롤러(241h), 밸브(243h)에 의해 제4 불활성 가스 공급계가 구성된다.
제1 가스 공급관(232a)으로부터는, 예를 들면, 실리콘 원료 가스, 즉 실리콘(Si)을 포함하는 가스(실리콘 함유 가스)가, 매스 플로우 컨트롤러(241a), 밸브(243a), 제1 노즐(249a)을 개재하여 처리실(201) 내에 공급된다. 실리콘 함유 가스로서는, 예를 들면 디클로로실란(dichlorosilane)(SiH2Cl2, 약칭：DCS) 가스를 이용할 수 있다.
제2 가스 공급관(232b)으로부터는, 예를 들면 카본(C) 즉 탄소를 포함하는 가스(탄소 함유 가스)가, 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(249b)을 개재하여 처리실(201) 내에 공급된다. 탄소 함유 가스로서는, 예를 들면 프로필렌(propylene)(C3H6) 가스를 이용할 수 있다. 또한, 제2 가스 공급관(232b)으로부터는, 예를 들면, 수소(H)를 포함하는 가스(수소 함유 가스)가, 매스 플로우 컨트롤러(241b), 밸브(243b), 제2 노즐(249b)을 개재하여 처리실(201) 내에 공급되도록 해도 무방하다. 수소 함유 가스로서는, 예를 들면 수소(H2) 가스를 이용할 수 있다.
제3 가스 공급관(232c)으로부터는, 예를 들면 붕소(B) 즉 붕소를 포함하는 가스(붕소 함유 가스)가, 매스 플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)을 개재하여 처리실(201) 내에 공급된다. 붕소 함유 가스로서는, 예를 들면 3염화 붕소(BCl3) 가스를 이용할 수 있다. 또한, 제3 가스 공급관(232c)으로부터는, 예를 들면, 산소(O)를 포함하는 가스(산소 함유 가스)가, 매스 플로우 컨트롤러(241c), 밸브(243c), 제3 노즐(249c)을 개재하여 처리실(201) 내에 공급되도록 해도 무방하다. 산소 함유 가스로서는, 예를 들면 산소(O2) 가스나 아산화 질소(N2O) 가스를 이용할 수 있다.
제4 가스 공급관(232d)으로부터는, 예를 들면 질소(N)를 포함하는 가스(질소 함유 가스)가, 매스 플로우 컨트롤러(241d), 밸브(243d), 제4 노즐(249d), 버퍼실(237)을 개재하여 처리실(201) 내에 공급된다. 질소 함유 가스로서는, 예를 들면 암모니아(NH3) 가스를 이용할 수 있다.
불활성 가스 공급관(232e, 232f, 232g, 232h)으로부터는, 예를 들면 질소(N2) 가스가, 각각 매스 플로우 컨트롤러(241e, 241f, 241g, 241h), 밸브(243e, 243f, 243g, 243h), 가스 공급관(232a, 232b, 232c, 232d), 가스 노즐(249a, 249b, 249c, 249d), 버퍼실(237)을 개재하여 처리실(201) 내에 공급된다.
한편, 예를 들면 각 가스 공급관으로부터 상술한 가스를 각각 흘리는 경우, 제1 가스 공급계에 의해 원료 가스 공급계, 즉 실리콘 함유 가스 공급계(실란계 가스 공급계)가 구성된다. 또한, 제2 가스 공급계에 의해 탄소 함유 가스 공급계나 수소 함유 가스 공급계가 구성된다. 또한, 제3 가스 공급계에 의해 붕소 함유 가스 공급계나 산소 함유 가스가 구성된다. 또한, 제4 가스 공급계에 의해 질소 함유 가스 공급계가 구성된다.
버퍼실(237) 내에는, 도 2에 나타내는 바와 같이, 가늘고 긴 구조를 갖는 제1 전극인 제1 막대(棒) 형상 전극(269) 및 제2 전극인 제2 막대 형상 전극(270)이, 반응관(203)의 하부로부터 상부에 걸쳐 웨이퍼(200)의 적층 방향을 따라 배설되어 있다. 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)의 각각은, 제4 노즐(249d)과 평행으로 설치되어 있다. 제1 막대 형상 전극(269)및 제2 막대 형상 전극(270)의 각각은, 상부로부터 하부에 걸쳐 각 전극을 보호하는 보호관인 전극 보호관(275)에 의해 덮임으로써 보호되어 있다. 이 제1 막대 형상 전극(269) 또는 제2 막대 형상 전극(270) 중 어느 한 쪽은 정합기(整合器, 272)를 개재하여 고주파 전원(273)에 접속되고, 다른 쪽은 기준 전위(電位)인 어스(Earth)에 접속되어 있다. 이 결과, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 간의 플라즈마 생성 영역(224)에 플라즈마가 생성된다. 주로, 제1 막대 형상 전극(269), 제2 막대 형상 전극(270), 전극 보호관(275), 정합기(272), 고주파 전원(273)에 의해 플라즈마 발생기(플라즈마 발생부)로서의 플라즈마원(plasma源)이 구성된다. 한편, 플라즈마원은, 후술하는 바와 같이 가스를 플라즈마로 활성화시키는 활성화 기구로서 기능한다.
전극 보호관(275)은, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)의 각각을 버퍼실(237)의 분위기와 격리(隔離)된 상태에서 버퍼실(237) 내에 삽입 할 수 있는 구조가 되어 있다. 여기서, 전극 보호관(275)의 내부는 외기(外氣)[대기(大氣)]와 동일 분위기이면, 전극 보호관(275)에 각각 삽입된 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270)은 히터(207)에 의한 열(熱)로 산화되어 버린다. 그래서, 전극 보호관(275)의 내부에는 질소 등의 불활성 가스를 충전 혹은 퍼지(purge)하고, 산소 농도를 충분히 낮게 억제하여 제1 막대 형상 전극(269) 또는 제2 막대 형상 전극(270)의 산화를 방지하기 위한 불활성 가스 퍼지 기구가 설치되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 개재하여 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있고, 처리실(201) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성되어 있다. 한편, APC 밸브(244)는 밸브를 개폐하여 처리실(201) 내의 진공 배기·진공 배기 정지를 할 수 있고, 더욱이 밸브 개방도(開度)를 조절하여 압력 조정 가능하게 되어 있는 개폐 밸브이다. 주로, 배기관(231), APC 밸브(244), 진공 펌프(246), 압력 센서(245)에 의해 배기계가 구성된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀(氣密)하게 폐색 가능한 노구(爐口) 덮개로서의 씰 캡(219)이 설치되어 있다. 씰 캡(219)은 반응관(203)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 되어 있다. 씰 캡(219)은 예를 들면 스테인리스 등의 금속으로 이루어지고, 원반(圓盤) 형상으로 형성되어 있다. 씰 캡(219)의 상면(上面)에는 반응관(203)의 하단과 당접하는 씰 부재로서의 O링(220)이 설치되어 있다. 씰 캡(219)의 처리실(201)과 반대 측에는, 보트를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은 씰 캡(219)을 관통하여, 후술하는 보트(217)에 접속되어 있고, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 씰 캡(219)은 반응관(203)의 외부에 수직으로 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있고, 이에 의해 보트(217)를 처리실(201) 내에 대해 반입 반출하는 것이 가능하도록 되어 있다.
기판 지지구(支持具)로서의 보트(217)는, 예를 들면 석영이나 탄화규소 등의 내열성(耐熱性) 재료로 이루어지고, 복수 매의 웨이퍼(200)를 수평 자세이면서 서로 중심을 맞춘 상태에서 정렬시켜 다단으로 지지하도록 구성되어 있다. 또한 보트(217)의 하부에는, 예를 들면 석영이나 탄화규소 등의 내열성 재료로 이루어지는 단열(斷熱) 부재(218)가 설치되어 있고, 히터(207)로부터의 열이 씰 캡(219) 측에 전달되기 어렵도록 구성되어 있다. 한편, 단열 부재(218)는, 석영이나 탄화규소 등의 내열성 재료로 이루어지는 복수 매의 단열판과, 이들을 수평 자세에서 다단으로 지지하는 단열판 홀더에 의해 구성해도 무방하다.
반응관(203) 내에는 온도 검출기로서의 온도 센서(263)가 설치되어 있고, 온도 센서(263)에 의해 검출된 온도 정보에 근거하여 히터(207)로의 통전(通電) 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포가 되도록 구성되어 있다. 온도 센서(263)는, 노즐(249a, 249b, 249c, 249d)과 마찬가지로 L자형으로 구성되어 있고, 반응관(203)의 내벽을 따라 설치되어 있다.
제어부(제어 수단)인 컨트롤러(121)는, 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 241e, 241f, 241g, 241h), 밸브(243a, 243b, 243c, 243d, 243e, 243f, 243g, 243h), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 보트 회전 기구(267), 보트 엘리베이터(115), 고주파 전원(273), 정합기(272) 등에 접속되어 있다. 컨트롤러(121)에 의해, 매스 플로우 컨트롤러(241a, 241b, 241c, 241d, 241e, 241f, 241g, 241h)에 의한 각종 가스의 유량 조정 동작, 밸브(243a, 243b, 243c, 243d, 243e, 243f, 243g, 243h)의 개폐 동작, APC 밸브(244)의 개폐 및 압력 센서(245)에 근거하는 압력 조정 동작, 온도 센서(263)에 근거하는 히터(207)의 온도 조정 동작, 진공 펌프(246)의 기동(起動)·정지, 보트 회전 기구(267)의 회전 속도 조절 동작, 보트 엘리베이터(115)의 승강 동작 등의 제어나, 고주파 전원(273)의 전력 공급 제어, 정합기(272)에 의한 임피던스(impedance) 제어가 이루어진다.
다음에, 상술한 기판 처리 장치의 처리로를 이용하여 반도체 장치(디바이스)의 제조 공정의 일 공정으로서, 기판 상에 절연막(絶緣膜)을 성막하는 3 개의 시퀀스예(제1 시퀀스, 제2 시퀀스, 제3 시퀀스)에 대해서 설명한다. 한편, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
한편, 종래의 CVD(Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법에서는, 예를 들면, CVD법의 경우, 형성하는 막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를 동시에 공급하고, 또한 ALD법의 경우, 형성하는 막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를 교대로 공급한다. 그리고, 가스 공급 시의 가스 공급 유량, 가스 공급 시간, 플라즈마 파워 등의 공급 조건을 제어함으로써 SiO2막이나 Si3N4막을 형성한다. 그러한 기술에서는, 예를 들면 SiO2막을 형성하는 경우, 막의 조성비가 화학량론 조성인 O/Si≒2가 되도록, 또한 예를 들면 Si3N4막을 형성하는 경우, 막의 조성비가 화학량론 조성인 N/Si≒1.33이 되도록 하는 것을 목적으로서, 공급 조건을 제어한다.
이에 반해, 본 발명의 실시 형태에서는, 형성하는 막의 조성비가 화학량론 조성과는 다른 소정의 조성비가 되도록 하는 것을 목적으로서, 공급 조건을 제어한다. 즉, 형성하는 막을 구성하는 복수의 원소 중 적어도 하나의 원소가 다른 원소보다 화학량론 조성에 대해 과잉이 되도록 하는 것을 목적으로서, 공급 조건을 제어한다. 이하, 형성하는 막을 구성하는 복수의 원소의 비율, 즉, 막의 조성비를 제어하면서 성막을 수행하는 시퀀스예에 대해서 설명한다.
<제1 시퀀스>
먼저, 본 실시 형태의 제1 시퀀스에 대해서 설명한다.
도 3은 본 실시 형태의 제1 시퀀스에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍도이며, 도 6은 본 실시 형태의 제1 시퀀스에 의해 웨이퍼 상에 실리콘 질화막을 형성하는 모습을 나타내는 모식도이고, 도 7은 본 실시 형태의 제1 시퀀스의 스텝 1에 있어서, 실리콘의 공급량을 과잉으로 하는 모습을 나타내는 모식 도이며, 도 8은 본 실시 형태의 제1 시퀀스의 스텝 2에 있어서, 질소의 공급량을 부족하게 하는 모습을 나타내는 모식도이다. 본 실시 형태의 제1 시퀀스는, 2 원소계 조성비 제어에 관한 것이다.
본 실시 형태의 제1 시퀀스에서는, 웨이퍼(200)를 수용한 처리 용기 내에 제1 원소를 포함하는 가스(제1 원소 함유 가스)를 공급함으로써, 웨이퍼(200) 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
처리 용기 내에 제2 원소를 포함하는 가스(제2 원소 함유 가스)를 공급함으로써, 제1 층을 개질하여 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정
을 1 사이클로서, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소 및 제2 원소를 포함하는 박막을 형성한다.
그 때, 제1 층 및 제2 층 중 한 쪽 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 한 쪽 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는 압력 및 가스 공급 시간보다 크게, 또는, 길게 한다.
또는, 제1 층 및 제2 층 중 다른 쪽 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 다른 쪽 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다.
이에 의해, 화학량론적인 조성에 대해 한 쪽 원소가 다른 쪽 원소보다 과잉 되는 조성을 갖는 박막을 형성한다.
제1 층을 형성하는 공정은, CVD 반응이 생기는 조건 하에서 수행한다. 이 때 웨이퍼(200) 상에 1 원자층 미만으로부터 수 원자층 정도의 제1 원소를 포함하는 제1 층으로서 제1 원소층을 형성한다. 제1 층은 제1 원소 함유 가스의 흡착층(吸着層)이어도 무방하다. 한편, 제1 원소로서는, 그 단독으로 고체(固體)가 되는 원소를 이용하는 것이 좋다. 여기서, 제1 원소층이란, 제1 원소에 의해 구성되는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐서 생기는 박막도 포함하는 총칭이다. 한편, 제1 원소에 의해 구성되는 연속적인 층을 박막이라고 하는 경우도 있다. 또한, 제1 원소 함유 가스의 흡착층이란 제1 원소 함유 가스의 가스 분자의 연속적인 화학 흡착층 외에, 불연속인 화학 흡착층도 포함한다. 한편, 1 원자층 미만의 층이란 불연속으로 형성되는 원자층을 의미하고 있다. 제1 원소 함유 가스가 자기(自己) 분해하는 조건 하에서는 웨이퍼(200) 상에 제1 원소가 퇴적함으로써 제1 원소층이 형성된다. 제1 원소 함유 가스가 자기 분해하지 않는 조건 하에서는, 웨이퍼(200) 상에 제1 원소 함유 가스가 흡착함으로써 제1 원소 함유 가스의 흡착층이 형성된다. 한편, 웨이퍼(200) 상에 제1 원소 함유 가스의 흡착층을 형성하는 것보다도, 웨이퍼(200) 상에 제1 원소층을 형성하는 편이, 성막 레이트를 높게 할 수 있어서 바람직하다.
제2 층을 형성하는 공정에서는, 제2 원소 함유 가스를 플라즈마 또는 열로 활성화시켜 공급함으로써, 제1 층의 일부와 제2 원소 함유 가스를 반응시키고, 제1 층을 개질하여 제1 원소 및 제2 원소를 포함하는 제2 층을 형성한다. 예를 들면 제 1 층을 형성하는 공정에서 수 원자층의 제1 원소를 포함하는 제1 층을 형성한 경우는, 그 표면층의 일부와 제2 원소 함유 가스를 반응시켜도 무방하고, 그 표면층 전체와 제2 원소 함유 가스를 반응시켜도 무방하다. 또한, 수 원자층의 제1 원소를 포함하는 제1 층의 표면층으로부터 아래의 몇 층과 제2 원소 함유 가스를 반응시켜도 무방하다. 다만, 제1 층이 제1 원소를 포함하는 수 원자층의 층으로 구성되는 경우는, 그 표면층만을 개질하는 편이, 박막의 조성비의 제어성을 향상시킬 수 있어서 바람직하다. 또한, 제2 원소로서는, 그 단독으로는 고체로 되지 않는 원소를 이용하는 것이 좋다. 제2 원소 함유 가스는 플라즈마로 활성화시켜 공급해도 무방하고, 열로 활성화시켜 공급해도 무방하다. 도 3은 제2 원소 함유 가스를 플라즈마로 활성화시켜 공급하는 예를 나타내고 있다. 한편, 제2 원소 함유 가스는 열로 활성화시켜 공급하는 편이, 소프트한 반응을 발생시킬 수 있어 개질을 소프트하게 수행할 수 있다.
예를 들면, 박막의 조성비를, 화학량론적인 조성에 대해 제1 원소가 제2 원소보다 과잉이 되도록 제어하는 경우, 제1 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제1 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는 압력 및 가스 공급 시간보다 크게, 또는, 길게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제1 층을 형성하는 공정에 있어서의 제1 원소의 공급량을 과잉으로 한다. 그리고 이 제1 층을 형성하는 공정에 있어서의 제1 원소의 과잉 공급에 의해, 제2 층을 형성하는 공정에 있어서의 제1 층의 개질 반응을 포화시키지 않도록 한다. 즉, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제1 층을 형성하는 공정에서 부여하는 제1 원소의 원자의 수를 과잉으로 하고, 이에 의해, 제2 층을 형성하는 공정에서의 제1 층의 개질 반응을 억제시킨다.
또는, 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제2 층을 형성하는 공정에 있어서의 제2 원소의 공급량을 부족하게 한다. 그리고, 이 제2 층을 형성하는 공정에 있어서의 제2 원소의 부족(不足) 공급에 의해, 제2 층을 형성하는 공정에 있어서의 제1 층의 개질 반응을 포화시키지 않도록 한다. 즉, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제2 층을 형성하는 공정에서 부여하는 제2 원소의 원자의 수를 부족하게 하여, 이에 의해, 제2 층을 형성하는 공정에서의 제1 층의 개질 반응을 억제시킨다.
예를 들면, SiO2막이나 Si3N4막의 O/Si나 N/Si와 같이, 포화 결합비가 제2 원소인 O나 N 쪽이 높은 것에 대해서는, 이와 같이 제2 층을 형성하는 공정에 있어서의 개질 반응을 포화시키지 않도록 한다.
이하, 본 실시 형태의 제1 시퀀스를 구체적으로 설명한다. 또한, 여기서는, 제1 원소를 실리콘(Si), 제2 원소를 질소(N)로 하고, 제1 원소 함유 가스로서 실리 콘 함유 가스인 DCS 가스를, 제2 원소 함유 가스로서 질소 함유 가스인 NH3 가스를 이용하고, 도 3의 시퀀스에 의해, 기판 상에 절연막으로서 실리콘 질화막(SiN막)을 형성하는 예에 대해서 설명한다. 또한, 여기서는, 실리콘 질화막의 조성비를, 화학량론적인 조성에 대해 실리콘(Si) 쪽이 질소(N)보다 과잉이 되도록 제어하는 예에 대해서 설명한다. 한편, 이 예에서는, 제1 가스 공급계에 의해 실리콘 함유 가스 공급계(제1 원소 함유 가스 공급계)가 구성되고, 제4 가스 공급계에 의해 질소 함유 가스 공급계(제2 원소 함유 가스 공급계)가 구성된다.
복수 매의 웨이퍼(200)가 보트(217)에 장전(wafer charge) 되면, 도 1에 나타내는 바와 같이, 복수 매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어올려져 처리실(201) 내로 반입(boat load)된다. 이 상태에서, 씰 캡(219)은 O링(220)을 개재하여 반응관(203)의 하단을 씰(Seal)한 상태가 된다.
처리실(201) 내가 원하는 압력(진공도)이 되도록 진공 펌프(246)에 의해 진공 배기된다. 이 때, 처리실(201) 내의 압력은, 압력 센서(245)로 측정되고, 이 측정된 압력에 근거하여 APC 밸브(244)가 피드백 제어된다(압력 조정). 또한, 처리실(201) 내가 원하는 온도가 되도록 히터(207)에 의해 가열된다. 이 때, 처리실(201) 내가 원하는 온도 분포가 되도록, 온도 센서(263)가 검출한 온도 정보에 근거하여 히터(207)로의 통전 상태가 피드백 제어된다(온도 조정). 이어서, 회전 기구(267)에 의해, 보트(217)가 회전됨으로써, 웨이퍼(200)가 회전된다(웨이퍼 회전). 그 후, 후술하는 2 개의 스텝을 순차적으로 실행한다.
<스텝 1>
제1 가스 공급관(232a)의 밸브(243a) 개방하여, 제1 가스 공급관(232a) 내에 DCS 가스를 흘린다. 제1 가스 공급관(232a) 내를 흐른 DCS 가스는, 매스 플로우 컨트롤러(241a)에 의해 유량 조정된다. 유량 조정된 DCS 가스는 제1 노즐(249a)의 가스 공급공(250a)으로부터 처리실(201) 내로 공급되면서 가스 배기관(231)으로부터 배기된다. 이 때, 동시에 밸브(243e)를 개방하여, 불활성 가스 공급관(232e) 내에 N2 가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(232e) 내를 흐른 N2 가스는, 매스 플로우 컨트롤러(241e)에 의해 유량 조정된다. 유량 조정된 N2 가스는 DCS 가스와 함께 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다.
이 때, APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 10~1000Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241a)로 제어하는 DCS 가스의 공급 유량은, 예를 들면 10~1000sccm의 범위 내의 유량으로 한다. DCS 가스를 웨이퍼(200)에 노출하는 시간, 즉 가스 공급 시간[조사(照射) 시간]은, 예를 들면 2~120초 간의 범위 내의 시간으로 한다. 이 때 히터(207)의 온도는, 처리실(201) 내에서 CVD 반응이 생길 정도의 온도, 즉 웨이퍼(200)의 온도가, 예를 들면 300~650℃의 범위 내의 온도가 되는 온도로 설정한다. 한편, 웨이퍼(200)의 온도가 300℃ 미만이 되면 웨이퍼(200) 상에 DCS가 흡착하기 어려워진다. 또한, 웨이퍼(200)의 온도가 650℃를 넘으면 CVD 반응이 강해지고, 균일성이 악화되기 쉬워진다. 따라서, 웨이퍼(200)의 온도는 300~650℃의 범위 내의 온도로 하는 것이 바 람직하다.
DCS 가스의 공급에 의해, 웨이퍼(200) 표면의 하지막(下地膜) 상에, 제1 원소로서의 실리콘을 포함하는 제1 층이 형성된다. 즉, 도 6(a)에 나타내는 바와 같이, 웨이퍼(200) 상(하지막 상)에 1 원자층 미만부터 수 원자층의 실리콘 함유층으로서의 실리콘　층(Si층)이 형성된다. 실리콘 함유층은 DCS의 화학 흡착층이어도 무방하다. 한편, 실리콘은, 그 단독으로 고체가 되는 원소이다. 여기서 실리콘　층이란 실리콘에 의해 구성되는 연속적인 층 외에, 불연속인 층이나 이들이 겹쳐져서 생기는 박막도 포함한다. 한편, 실리콘에 의해 구성되는 연속적인 층을 박막이라고 하는 경우도 있다. 또한, DCS의 화학 흡착층이란 DCS 분자의 연속적인 화학 흡착층 외에, 불연속인 화학 흡착층도 포함한다. 한편, 웨이퍼(200) 상에 형성되는 실리콘 함유층의 두께가 수 원자층을 넘으면, 후술하는 스텝 2에서의 질화의 작용이 실리콘 함유층의 전체에 도달하지 않게 된다. 또한, 웨이퍼(200) 상에 형성 가능한 실리콘 함유층의 최소치는 1 원자층 미만이다. 따라서, 실리콘 함유층의 두께는 1 원자층 미만부터 수 원자층으로 하는 것이 바람직하다. 한편, DCS 가스가 자기 분해하는 조건 하에서는, 웨이퍼(200) 상에 실리콘이 퇴적함으로써 실리콘 층이 형성되고, DCS 가스가 자기 분해하지 않는 조건 하에서는, 웨이퍼(200) 상에 DCS가 화학 흡착함으로써 DCS의 화학 흡착층이 형성된다. 한편, 웨이퍼(200) 상에 DCS의 화학 흡착층을 형성하는 것보다, 웨이퍼(200) 상에 실리콘 층을 형성하는 편이, 성막 레이트를 높게 할 수 있어서 바람직하다.
실리콘 함유층이 형성된 후, 밸브(243a)를 닫아 DCS 가스의 공급을 정지한 다. 이 때, 가스 배기관(231)의 APC 밸브(244)는 개방한 상태로 하고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미(未)반응 또는 실리콘 함유층 형성에 기여한 후의 DCS 가스를 처리실(201) 내로부터 배제한다. 한편, 이 때 밸브(243e)는 개방한 상태로 하여, N2 가스의 처리실(201) 내로의 공급을 유지한다. 이에 의해, 처리실(201) 내에 잔류하는 미반응 또는 실리콘 함유층 형성에 기여한 후의 DCS 가스를 처리실(201) 내로부터 배제하는 효과를 높인다.
실리콘 함유 가스로서는, DCS 가스 외에, 테트라클로로실란[TetraChloroSilane(SiCl4, 약칭：TCS)] 가스, 헥사클로로디실란[HexaChloroDisilane(Si2Cl6, 약칭：HCD)] 가스, 모노실란[monosilane(SiH4)] 가스 등의 무기 원료뿐 아니라, 아미노실란(aminosilane)계의 테트라키스디메틸아미노실란[TetrakisDiMethylAminoSilane(Si(N(CH3)2))4, 약칭：4DMAS] 가스, 트리스디메틸아미노실란[TrisdiMethylAminoSilane(Si(N(CH3)2)3H, 약칭：3DMAS] 가스, 비스디에틸아미노실란[BisdiEthylAminoSilane(Si(N(C2H5)2)2H2, 약칭：2DEAS] 가스, 비스터셔리부틸아미노실란[BisTertiaryButylAminoSilane(SiH2(NH(C4H9))2, 약칭：BTBAS] 가스 등의 유기 원료를 이용해도 무방하다. 불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희(希)가스를 이용해도 무방하다.
<스텝 2>
처리실(201) 내의 잔류 가스를 제거한 후, 제4 가스 공급관(232d)의 밸브(243d)를 개방하여, 제4 가스 공급관(232d) 내에 NH3 가스를 흘린다. 제4 가스 공급관(232d) 내를 흐른 NH3 가스는, 매스 플로우 컨트롤러(241d)에 의해 유량 조정된다. 유량 조정된 NH3 가스는 제4 노즐(249d)의 가스 공급공(250d)으로부터 버퍼실(237) 내에 공급된다. 이 때, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 간에 고주파 전원(273)으로부터 정합기(272)를 개재하여 고주파 전력을 인가함으로써, 버퍼실(237)내에 공급된 NH3 가스는 플라즈마 여기(勵起)되고, 활성종(活性種)으로서 가스 공급공(250e)으로부터 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다. 이 때 동시에 밸브(243h)를 개방하여, 불활성 가스 공급관(232h) 내에 N2 가스를 흘린다. N2 가스는 NH3 가스와 함께 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다.
NH3 가스를 플라즈마 여기함으로써 활성종으로서 흘릴 때는, APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 10~100Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241d)로 제어하는 NH3 가스의 공급 유량은, 예를 들면 100~10000sccm의 범위 내의 유량으로 한다. NH3 가스를 플라즈마 여기함으로써 얻어진 활성종에 웨이퍼(200)를 노출하는 시간, 즉 가스 공급 시간(조사 시간)은, 예를 들면 2~120초 간의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는, 스텝 1과 마찬가지로, 웨이퍼(200)의 온도가 300~650℃의 범위 내의 온도가 되는 온도로 설정한다. 한편, 고주파 전원(273)으로부터 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 간에 인가하는 고주파 전력은, 예를 들면 50~1000W의 범위 내의 전력이 되도록 설정한다. NH3 가스는 반응 온도가 높고, 상기의 웨이퍼 온도, 처리실 내 압력에서는 반응하기 어렵기 때문에, 플라즈마 여기함으로써 활성종으로부터 흘리도록 하고 있고, 이 때문에 웨이퍼(200)의 온도는 상술한 바와 같이 설정한 낮은 온도 범위의 상태로 하면 좋다. 또한, NH3 가스를 공급할 때 플라즈마 여기하지 않고, APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을 예를 들면 50~3000Pa의 범위 내의 압력으로 함으로써, NH3 가스를 논 플라즈마(non plasma)에서 열적(熱的)으로 활성화 하는 것도 가능하다. 한편, NH3 가스는 열로 활성화시켜 공급하는 편이, 소프트한 반응을 발생시킬 수 있어, 후술하는 질화를 소프트하게 수행할 수 있다.
이 때, 처리실(201) 내에 흘리고 있는 가스는 NH3 가스를 플라즈마 여기함으로써 얻어지는 활성종, 또는 처리실(201) 내 압력을 높게 함으로써 열적으로 활성화된 NH3 가스이며, 처리실(201) 내에는 DCS 가스는 흘리지 않았다. 따라서, NH3 가스는 기상(氣相) 반응을 일으키지 않고, 활성 원인이 된, 또는 활성화된 NH3 가스는, 스텝 1에서 웨이퍼(200) 상에 형성된 제1 층으로서의 실리콘 함유층의 일부와 반응한다. 이에 의해 실리콘 함유층은 질화되고, 실리콘(제1 원소) 및 질소(제2 원소)를 포함하는 제2 층, 즉, 실리콘 질화층(SiN층)으로 개질된다.
이 때, 도 6(b)에 나타내는 바와 같이, 실리콘 함유층의 질화 반응은 포화시키지 않도록 한다. 예를 들면 스텝 1에서 수 원자층의 실리콘 층을 형성한 경우는, 그 표면층(표면의 1 원자층)의 적어도 일부를 질화시킨다. 즉, 그 표면층의 일부 또는 전부를 질화시킨다. 이 경우, 수 원자층의 실리콘 층의 전체를 질화시키지 않도록, 실리콘 층의 질화 반응이 비포화(非飽和)가 되는 조건 하에서 질화를 수행한다. 한편, 조건에 따라서는 수 원자층의 실리콘 층의 표면층으로부터 아래의 몇 층을 질화시키는 것도 가능하지만, 그 표면층만을 질화시키는 편이, 실리콘 질화막의 조성비의 제어성을 향상시킬 수 있어서 바람직하다. 또한, 예를 들면 스텝 1에서 1 원자층 또는 1 원자층 미만의 실리콘 층을 형성한 경우는, 그 실리콘 층의 일부를 질화시키도록 한다. 이 경우도, 1 원자층 또는 1 원자층 미만의 실리콘 층의 전체를 질화시키지 않도록, 실리콘 층의 질화 반응이 비포화가 되는 조건 하에서 질화를 수행한다. 한편, 질소는 그 단독으로는 고체가 되지 않는 원소이다.
그 후, 제4 가스 공급관(232d)의 밸브(243d)를 닫아 NH3 가스의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(244)는 개방한 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미(未)반응 또는 질화에 기여한 후의 NH3 가스를 처리실(201) 내로부터 배제한다. 한편, 이 때 밸브(243h)는 개방한 상태로 하여, N2 가스의 처리실(201) 내로의 공급을 유지한다. 이에 의해, 처리실(201) 내에 잔류하는 미반응 또는 질화에 기여한 후의 NH3 가스를 처리실(201) 내로부터 배제하는 효과를 높인다.
질소 함유 가스로서는, NH3 가스를 플라즈마나 열로 여기한 가스 이외에, N2 가스, NF3 가스, N3H8 가스 등을 플라즈마나 열로 여기한 가스를 이용해도 좋으며, 이들 가스를 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희(希)가스로 희석한 가스를 플라즈마나 열로 여기해서 이용해도 무방하다.
상술한 스텝 1~2를 1 사이클로서, 이 사이클을 적어도 1 회 이상 수행함으로써, 웨이퍼(200) 상에 소정 막두께의 실리콘(제1 원소) 및 질소(제2 원소)를 포함하는 박막, 즉, 실리콘 질화막(SiN막)을 성막할 수 있다. 한편, 상술한 사이클은 복수 회 반복하는 것이 바람직하다.
이 때, 스텝 1에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 실리콘 질화막을 형성하는 경우의 스텝 1에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 실리콘 질화막을 형성하는 경우보다, 스텝 1에 있어서의 실리콘의 공급량을 과잉으로 한다[도 7(a) 참조]. 그리고 이 스텝 1에 있어서의 실리콘의 과잉 공급에 의해, 스텝 2에 있어서의 실리콘 함유층의 질화 반응을 포화시키지 않도록 한다[도 7(b) 참조]. 즉, 화학량론적인 조성을 갖는 실리콘 질화막을 형성하는 경우보다, 스텝 1에서 공급하는 실리콘 원자의 수를 과잉으로 하고, 이에 의해, 스텝 2에서의 실리콘 함유층의 질화 반응을 억제시킨다. 이에 의해, 실리콘 질화막(SiN막)의 조성비를, 화학량론적인 조성에 대해 실리콘(Si) 쪽이 질소(N)보다 과잉이 되도록 제어한다.
한편, 도 7의 상단의 도면은, 화학량론 조성의 SiN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 7의 하단의 도면은, Si공급량을 과잉으로 하여 화학량론 조성에 대해 Si 쪽이 N보다 과잉인 SiN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 7의(a), (b)는, 각각 스텝 1, 스텝 2에 있어서의 반응 상태를 나타내고 있다. 한편, 상단의 도면은, 스텝 1에 있어서 연속적인 Si층을 1 층 형성하고, 스텝 2에 있어서 이 Si층 전체를 질화하는 예를 나타내고 있고, 하단의 도면은, 스텝 1에 있어서 연속적인 Si층을 2 층 형성하여, 스텝 2에 있어서 이 Si층의 표면층을 질화하는 예를 나타내고 있다.
또는, 스텝 2에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 실리콘 질화막을 형성하는 경우의 스텝 2에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 실리콘 질화막을 형성하는 경우보다, 스텝 2에 있어서의 질소의 공급량을 부족하게 한다[도 8(b) 참조]. 그리고 이 스텝 2에 있어서의 질소의 부족 공급에 의해, 스텝 2에 있어서의 실리콘 함유층의 질화 반응을 포화시키지 않도록 한다. 즉, 화학량론적인 조성을 갖는 실리콘 질화막을 형성하는 경우보다, 스텝 2에서 부여하는 질소 원자의 수를 부족하게 하고, 이에 의해, 스텝 2에서의 실리콘 함유층의 질화 반응을 억제시킨다. 이에 의해, 실리콘 질화막(SiN막)의 조성비를, 화학량론적인 조성에 대해 실리콘(Si) 쪽이 질소(N)보다 과잉이 되도록 제어한다.
한편, 도 8의 상단의 도면은, 화학량론 조성의 SiN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 8의 하단의 도면은, N공급량을 부족하게 하여 화학량론 조성에 대해 Si 쪽이 N보다 과잉인 SiN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 8의(a), (b)는, 각각 스텝 1, 스텝 2에 있어서의 반응 상태를 나타내고 있다. 한편, 상단의 도면은, 스텝 1에 있어서 연속적인 Si층을 1 층 형성하고, 스텝 2에 있어서 이 Si층 전체를 질화하는 예를 나타내고 있고, 하단의 도면은, 스텝 1에 있어서 연속적인 Si층을 1 층 형성하고, 스텝 2에 있어서 이 Si층의 표면층의 일부를 질화하는 예를 나타내고 있다.
소정 조성을 갖는 소정 막두께의 실리콘 질화막을 형성하는 성막 처리가 이루어지면, N2등의 불활성 가스가 처리실(201) 내로 공급되면서 배기됨으로써 처리실(201) 내가 불활성 가스로 퍼지된다(가스 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압(常壓)으로 복귀된다(대기압 복귀).
그 후, 보트 엘리베이터(115)에 의해 씰 캡(219)이 하강되어, 반응관(203)의 하단이 개구됨과 동시에, 처리 완료된 웨이퍼(200)가 보트(217)에 지지된 상태에서 반응관(203)의 하단(下端)으로부터 반응관(203)의 외부로 반출(boat unload)된다. 그 후, 처리 완료된 웨이퍼(200)는 보트(217)로부터 꺼내진다(wafer discharge).
또한, 여기에서는 본 실시 형태의 제1 시퀀스의 구체예로서, 제1 원소 함유 가스, 제2 원소 함유 가스로서 실리콘 함유 가스, 질소 함유 가스를 각각 이용하여, SiN막을 형성하는 예에 대해서 설명했는데, 본 발명은 상술한 구체예에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들면, 제1 원소 함유 가스, 제2 원소 함유 가스로서 알루미늄 함유 가스, 질소 함유 가스를 각각 이용하여, 알루미늄 질화막(AlN막)을 형성하는 경우나, 제1 원소 함유 가스, 제2 원소 함유 가스로서 티탄 함유 가스, 질소 함유 가스를 각각 이용하여, 티탄 질화막(TiN막)을 형성하는 경우나, 제1 원소 함유 가스, 제2 원소 함유 가스로서 붕소 함유 가스, 질소 함유 가스를 각각 이용하여, 붕소 질화막(BN막)을 형성하는 경우 등에도 적용할 수 있다. 또한, 예를 들면, 제1 원소 함유 가스, 제2 원소 함유 가스로서 실리콘 함유 가스, 산소 함유 가스를 각각 이용하여, 실리콘 산화막(SiO막)을 형성하는 경우나, 제1 원소 함유 가스, 제2 원소 함유 가스로서 알루미늄 함유 가스, 산소 함유 가스를 각각 이용하여, 알루미늄 산화막(AlO막)을 형성하는 경우나, 제1 원소 함유 가스, 제2 원소 함유 가스로서 티탄 함유 가스, 산소 함유 가스를 각각 이용하여, 티탄 산화막(TiO막)을 형성하는 경우 등에도 적용할 수 있다. 또한, 예를 들면, 제1 원소 함유 가스, 제2 원소 함유 가스로서 실리콘 함유 가스, 탄소 함유 가스를 각각 이용하여, 실리콘 탄화막(SiC막)을 형성하는 경우 등에도 적용할 수 있다.
또한, 알루미늄 함유 가스로서는, 예를 들면 트리메틸알루미늄[Al(CH3)3, 약칭：TMA] 가스를 이용할 수 있다. 티탄 함유 가스로서는, 예를 들면 4염화 티 탄(TiCl4) 가스나 테트라키스디메틸아미노티탄[Ti［N(CH3) 2]4, 약칭：TDMAT) 가스를 이용할 수 있다. 붕소 함유 가스로서는, 예를 들면 3염화 붕소(BCl3) 가스나 디보란((B2H6) 가스를 이용할 수 있다. 탄소 함유 가스로서는, 예를 들면 프로필렌(C3H6) 가스나 에틸렌(C2H4) 가스를 이용할 수 있다. 산소 함유 가스로서는, 예를 들면 산소(O2) 가스, 오존(O3) 가스, 일산화질소(NO) 가스, 아산화질소(N2O) 가스, 수증기(H2O)를 이용할 수 있다.
또한, 제2 원소 함유 가스로서 산소 함유 가스를 이용하는 경우, 산소 함유 가스와 함께 수소 함유 가스를 공급하도록 해도 무방하다. 대기압 미만의 압력(감압) 분위기 하에 있는 처리 용기 내에 산소 함유 가스와 수소 함유 가스를 공급하면, 처리 용기 내에서 산소 함유 가스와 수소 함유 가스가 반응하여 산소를 포함하는 산화종(원자 형상 산소 등)이 생성되어, 이 산화종에 의해 제1 층을 산화할 수 있다. 이 경우, 산소 함유 가스 단체(單體)에서 산화하는 것보다도 높은 산화력으로 산화를 수행할 수 있다. 이 산화 처리는 논 플라즈마의 감압(減壓) 분위기 하에서 이루어진다. 수소 함유 가스로서는, 예를 들면 수소(H2) 가스를 이용할 수 있다.
이상과 같이, 본 실시 형태의 제1 시퀀스에서는, 제1 원소로서는, 예를 들면 실리콘(Si)이나 붕소(B) 등의 반도체 원소나, 알루미늄(Al)이나 티탄(Ti) 등의 금속 원소를 이용할 수 있고, 제2 원소로서는, 질소(N)나 탄소(C)나 산소(O) 등의 원소를 이용할 수 있다.
<제2 시퀀스>
다음에, 본 실시 형태의 제2 시퀀스에 대해서 설명한다.
도 4는 본 실시 형태의 제2 시퀀스에 있어서의 가스 공급의 타이밍도이며, 도 9는 본 실시 형태의 제2 시퀀스에 의해 웨이퍼 상에 실리콘 탄질화막을 형성하는 모습을 나타내는 모식도이며, 도 10은 본 실시 형태의 제2 시퀀스의 스텝 2에 있어서, 탄소의 공급량을 과잉으로 하는 모습을 나타내는 모식도이며, 도 11은 본 실시 형태의 제2 시퀀스의 스텝 3에 있어서, 질소의 공급량을 부족하게 하는 모습을 나타내는 모식도이다. 본 실시 형태의 제2 시퀀스는 3 원소계 조성비 제어에 관한 것이다.
본 실시 형태의 제2 시퀀스에서는, 웨이퍼(200)를 수용한 처리 용기 내에 제1 원소를 포함하는 가스(제1 원소 함유 가스)를 공급함으로써, 웨이퍼(200) 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
처리 용기 내에 제2 원소를 포함하는 가스(제2 원소 함유 가스)를 공급함으로써, 제1 층 위에 제2 원소를 포함하는 층을 형성하거나, 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정과,
처리 용기 내에 제3 원소를 포함하는 가스(제3 원소 함유 가스)를 공급함으로써, 제2 층을 개질하여 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 공정
을 1 사이클로서, 이 사이클을 적어도 1 회　이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소 및 제3 원소를 포함하는 박막을 형성한다.
그 때, 제1 층, 제2 층 및 제3 층 중 하나의 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 하나의 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 한다.
또는, 제1 층, 제2 층 및 제3 층 중 다른 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 다른 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다.
이에 의해, 화학량론적인 조성에 대해 하나의 원소가 다른 원소보다 과잉되는 조성을 갖는 박막을 형성한다.
또한, 2 원소계의 박막의 경우, 화학량론 조성은 한 가지뿐이다. 예를 들면, SiN막의 화학량론 조성은, Si:N=3:4의 한 가지뿐이다. 그렇지만, 3 원소계의 박막의 경우, 화학량론 조성은 2 원소계의 박막과 같이 한 가지가 아니라, 몇 가지가 있다. 본 실시 형태의 제2 시퀀스에서는, 그 어느 화학량론 조성과도 다른 조성을 갖는 박막을 형성한다.
제1 층을 형성하는 공정은, 제1 시퀀스에 있어서의 제1 층을 형성하는 공정과 동일하다. 즉, 제1 층을 형성하는 공정에서의 처리 조건, 발생시키는 반응, 형성하는 층, 형성하는 층의 두께, 제1 원소의 예, 제1 원소 함유 가스의 예, 제1 층의 예 등은 제1 시퀀스에 있어서의 제1 층을 형성하는 공정에서의 그들과 동일하다.
제2 층을 형성하는 공정에서는, 제2 원소 함유 가스를 플라즈마 또는 열로 활성화시켜 공급함으로써, 제1 층 위에 1 원자층 미만으로부터 수 원자층 정도의 제2 원소를 포함하는 층을 형성하거나, 또는, 제1 층의 일부와 제2 원소 함유 가스를 반응시켜 제1 층을 개질한다. 이에 의해, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성한다.
제1 층 위에 제2 원소를 포함하는 층을 형성함으로써 제2 층을 형성하는 경우, 제2 원소를 포함하는 층은, 제2 원소층이어도 좋고, 제2 원소 함유 가스의 흡착층이어도 무방하다. 제2 원소 함유 가스의 흡착층은, 제2 원소 함유 가스가 분해한 물질의 흡착층도 포함한다. 여기서, 제2 원소층이란, 제2 원소에 의해 구성되는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐져서 생기는 박막도 포함하는 총칭이다. 한편, 제2 원소에 의해 구성되는 연속적인 층을 박막이라고 하는 경우도 있다. 또한, 제2 원소 함유 가스의 흡착층이란, 제2 원소 함유 가스나 제2 원소 함유 가스가 분해한 물질의 분자의 연속적인 화학 흡착층 외에, 불연속인 화학 흡착층도 포함한다. 한편, 제2 원소를 포함하는 층은, 제2 원소 함유 가스나 제2 원소 함유 가스가 분해한 물질의 분자의 불연속인 화학 흡착층, 즉, 1 원자층 미만의 화학 흡착층으로 하는 편이, 박막의 조성비의 제어성을 향상시킬 수 있어서 바람직하다.
제1 층을 개질함으로써 제2 층을 형성하는 경우의 제1 층의 개질 방법은, 제1 시퀀스에 있어서의 제2 층을 형성하는 공정에서의 제1 층의 개질 방법과 동일하다.
제2 원소 함유 가스는 플라즈마로 활성화시켜 공급해도 좋고, 열로 활성화시켜 공급해도 무방하다. 도 4는 제2 원소 함유 가스를 열로 활성화시켜 공급하는 예, 즉, 소프트한 반응을 발생시키는 예를 나타내고 있다.
제3 층을 형성하는 공정에서는, 제3 원소 함유 가스를 플라즈마 또는 열로 활성화시켜 공급함으로써, 제2 층을 개질하여 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성한다. 예를 들면 제2 층을 형성하는 공정에서 수 원자층의 제1 원소 및 제2 원소를 포함하는 제2 층을 형성한 경우는, 그 표면층의 일부와 제3 원소 함유 가스를 반응시켜도 무방하고, 그 표면층 전체와 제3 원소 함유 가스를 반응시켜도 무방하다. 또한, 수 원자층의 제1 원소 및 제2 원소를 포함하는 제2 층의 표면층으로부터 아래의 몇 층과 제3 원소 함유 가스를 반응시켜도 무방하다. 다만, 제2 층이 제1 원소 및 제2 원소를 포함하는 수 원자층의 층으로 구성되는 경우는, 그 표면층만을 개질하는 편이, 박막의 조성비의 제어성을 향상시킬 수 있어서 바람직하다. 한편, 제3 원소로서는, 그 단독으로는 고체로 되지 않는 원소를 이용하는 것이 좋다. 제3 원소 함유 가스는 플라즈마로 활성화시켜 공급해도 무방하고, 열로 활성화시켜 공급해도 무방하다. 도 4는 제3 원소 함유 가스를 열로 활성화시켜 공급하는 예, 즉, 소프트한 반응을 발생시켜, 개질을 소프트하게 수행하는 예를 나타내고 있다.
박막의 조성비를, 화학량론적인 조성에 대해 제1 원소가 제2 원소보다 과잉이 되도록 제어하는 방법 등은, 제1 시퀀스의 방법과 동일하다.
박막의 조성비를, 화학량론적인 조성에 대해 제2 원소가 제3 원소보다 과잉 이 되도록 제어하는 경우나, 박막의 조성비를, 화학량론적인 조성에 대해 제3 원소 쪽이 제2 원소보다 과잉이 되도록 제어하는 경우는, 한 쪽의 원소를 기준으로 하여 조성비 제어를 수행한다.
예를 들면, 박막의 조성비를, 화학량론적인 조성에 대해 제2 원소가 제3 원소보다 과잉이 되도록 제어하는 경우, 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제2 층을 형성하는 공정에 있어서의 제2 원소의 공급량을 과잉으로 한다. 그리고 이 제2 층을 형성하는 공정에 있어서의 제2 원소의 과잉 공급에 의해, 제3 층을 형성하는 공정에 있어서의 제2 층의 개질 반응이 생길 수 있는 영역을 축소시킨다. 즉, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제2 층을 형성하는 공정에서 부여하는 제2 원소의 원자의 수를 과잉으로 하고, 이에 의해, 제3 층을 형성하는 공정에서의 제2 층의 개질 반응을 억제시킨다.
또는, 제3 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제3 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제3 층을 형성하는 공정에 있어서의 제3 원소의 공급량을 부족하게 한다. 그리고 이 제3 층을 형성하는 공정에 있어서의 제3 원소의 부족 공급에 의해, 제3 층을 형성하는 공정에 있어서의 제2 층의 개질 반응을 억제하도록 한다. 즉, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제3 층을 형성하는 공정에서 부여하는 제3 원소의 원자의 수를 부족하게 하고, 이에 의해, 제3 층을 형성하는 공정에서의 제2 층의 개질 반응을 억제시킨다.
또한 예를 들면, 박막의 조성비를, 화학량론적인 조성에 대해 제3 원소 쪽이 제2 원소보다 과잉이 되도록 제어하는 경우, 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제2 층을 형성하는 공정에 있어서의 제2 원소의 공급량을 부족하게 한다. 그리고 이 제2 층을 형성하는 공정에 있어서의 제2 원소의 부족 공급에 의해, 제2 원소를 포함하는 층이 형성되는 영역을 축소시키거나, 제1 층의 개질 반응을 억제시킨다. 이 결과, 화학량론적인 조성에 대해 제3 원소가 제2 원소보다 상대적으로 과잉이 된다.
한편, 제2 층을 형성하는 공정에 있어서 제2 원소의 공급량을 부족하게 하면, 제3 층을 형성하는 공정에 있어서 제2 층의 개질 반응이 생길 수 있는 영역이 확대하게 된다. 이 때, 제3 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제3 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 함으로써, 제3 층을 형성하는 공정에 있어서의 제3 원소의 공급량을 과잉으로 할 수 있고, 화학량론적인 조성에 대해 제3 원소 쪽이 제2 원소보다, 더욱 과잉이 되도록 제어할 수 있다. 즉, 제2 층을 형성하는 공정에 있어서의 제2 원소의 부족 공급과, 제3 층을 형성하는 공정에 있어서의 제3 원소의 과잉 공급과의 콤비네이션에 의해, 제3 층을 형성하는 공정에 있어서의 제2 층의 개질 반응을 촉진시킬 수 있게 되어, 박막의 조성비를, 화학량론적인 조성에 대해 제3 원소 쪽이 제2 원소보다, 더욱 과잉이 되도록 제어할 수 있도록 된다.
이하, 본 실시 형태의 제2 시퀀스를 구체적으로 설명한다. 한편, 여기서는, 제1 원소를 실리콘(Si), 제2 원소를 탄소(C), 제3 원소를 질소(N)로 하고, 제1 원소 함유 가스로서 실리콘 함유 가스인 DCS 가스를, 제2 원소 함유 가스로서 탄소 함유 가스인 C3H6 가스를, 제3 원소 함유 가스로서 질소 함유 가스인 NH3 가스를 이용하고, 도 4의 시퀀스에 의해, 기판 상에 절연막으로서 실리콘 탄질화막(SiCN막)을 형성하는 예에 대해서 설명한다. 또한, 여기에서는, 실리콘 탄질화막의 조성비를, 화학량론적인 조성에 대해 탄소(C)가 질소(N)보다 과잉이 되도록 제어하는 예에 대해서 설명한다. 한편, 이 예에서는, 제1 가스 공급계에 의해 실리콘 함유 가스 공급계(제1 원소 함유 가스 공급계)가 구성되고, 제2 가스 공급계에 의해 탄소 함유 가스 공급계(제2 원소 함유 가스 공급계)가 구성되며, 제4 가스 공급계에 의해 질소 함유 가스 공급계(제3 원소 함유 가스 공급계)가 구성된다.
웨이퍼 챠지(wafer charge), 보트 로드(boat load), 압력 조정, 온도 조정, 웨이퍼 회전까지는, 제1 시퀀스와 동일하게 수행한다. 그 후, 후술하는 3 개의 스텝을 순차적으로 실행한다.
<스텝 1>
스텝 1은 제1 시퀀스의 스텝 1과 동일하게 수행한다. 즉, 스텝 1에서의 처리 조건, 발생시키는 반응, 형성하는 층, 형성하는 층의 두께, 제1 원소의 예, 제1 원소 함유 가스의 예, 제1 층의 예 등은, 제1 시퀀스에 있어서의 스텝 1에서의 그들과 동일하다[도 9(a) 참조].
<스텝 2>
스텝 1이 종료하고 처리실(201) 내의 잔류 가스를 제거한 후, 제2 가스 공급관(232b)의 밸브(243b)를 개방하여, 제2 가스 공급관(232b) 내에 C3H6 가스를 흘린다. 제2 가스 공급관(232b) 내를 흐른 C3H6 가스는, 매스 플로우 컨트롤러(241b)에 의해 유량 조정된다. 유량 조정된 C3H6 가스는 제2 노즐(249b)의 가스 공급공(250b)으로부터 처리실 내로 공급되면서 가스 배기관(231)으로부터 배기된다. 이 때 동시에 밸브(243f)를 개방하여, 불활성 가스 공급관(232f) 내에 N2 가스를 흘린다. N2 가스는 C3H6 가스와 함께 처리실(201) 내로 공급되면서 가스 배기관(231)으로부터 배기된다.
이 때 APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 50~3000Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241b)로 제어하 는 C3H6 가스의 공급 유량은, 예를 들면 100~10000sccm의 범위 내의 유량으로 한다. C3H6 가스를 웨이퍼(200)에 노출하는 시간, 즉 가스 공급 시간(조사 시간)은, 예를 들면 2~120초 간의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는, 스텝 1과 마찬가지로, 웨이퍼(200)의 온도가 300~650℃의 범위 내의 온도가 되는 온도로 설정한다. 한편, C3H6 가스는 열로 활성화시켜 공급하는 편이, 소프트한 반응을 발생시킬 수 있어, 후술하는 탄소 함유층의 형성이 용이하게 된다.
이 때, 처리실(201) 내에 흘리고 있는 가스는 열적으로 활성화된 C3H6 가스이며, 처리실(201) 내에는 DCS 가스는 흘리지 않았다. 따라서, C3H6 가스는 기상(氣相) 반응을 일으키지 않고, 활성화된 상태에서 웨이퍼(200)에 대해서 공급되고, 이 때, 도 9(b)에 나타내는 바와 같이, 스텝 1에서 웨이퍼(200) 상에 형성된 실리콘 함유층 위에 1 원자층 미만의 탄소 함유층, 즉 불연속인 탄소 함유층이 형성된다. 이에 의해 실리콘(제1 원소) 및 탄소(제2 원소)를 포함하는 제2 층이 형성된다. 한편, 조건에 따라서는 실리콘 함유층의 일부와 C3H6 가스가 반응하여, 실리콘 함유층이 개질(탄화)되어 실리콘 및 탄소를 포함하는 제2 층이 형성되는 경우도 있다.
실리콘 함유층 위에 형성하는 탄소 함유층은, 탄소층(C층)이어도 무방하고, C3H6 의 화학 흡착층이나, CxHy(C3H6가 분해한 물질)의 화학 흡착층이어도 좋다. 여기서, 탄소층은 탄소에 의해 구성되는 불연속인 층으로 할 필요가 있다. 또한, C3H6나 CxHy의 화학 흡착층은 C3H6 분자나 CxHy 분자의 불연속인 화학 흡착층으로 할 필요가 있다. 한편, 실리콘 함유층 위에 형성하는 탄소 함유층을 연속적인 층으로 한 경우, 예를 들면 CxHy의 실리콘 함유층 상으로의 흡착 상태를 포화 상태로 하여, 실리콘 함유층 상에 CxHy의 연속적인 화학 흡착층을 형성한 경우, 실리콘 함유층의 표면이 전체적으로 CxHy의 화학 흡착층에 의해 덮이게 된다. 이 경우, 제2 층의 표면에 실리콘이 존재하지 않게 되고, 후술하는 스텝 3에서의 제2 층의 질화 반응이 어렵게 된다. 질소는 실리콘과는 결합하지만, 탄소와는 결합하지 않기 때문이다. 후술하는 스텝 3에서 원하는 질화 반응을 발생시키기 위해서는, CxHy의 실리콘 함유층 상으로의 흡착 상태를 비포화 상태로 하여, 제2 층의 표면에 실리콘이 노출한 상태로 할 필요가 있다.
그 후, 제2 가스 공급관(232b)의 밸브(243b)를 닫아 C3H6 가스의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(244)는 개방한 상태로 하고, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미(未)반응 또는 탄소 함유층 형성에 기여한 후의 C3H6 가스를 처리실(201) 내로부터 배제한다. 한편, 이 때 밸브(243f)는 개방한 상태로 하여, N2 가스의 처리실(201) 내로의 공급을 유지한다. 이에 의해, 처리실(201) 내에 잔류하는 미반응 또는 탄소 함유층 형성에 기여한 후의 C3H6 가스를 처리실(201) 내로부터 배제하는 효과를 높 인다.
탄소 함유 가스로서는, C3H6 가스 이외에, C2H4 가스 등을 이용해도 좋다.
<스텝 3>
처리실(201) 내의 잔류 가스를 제거한 후, 제4 가스 공급관(232d)의 밸브(243d)를 개방하여, 제4 가스 공급관(232d) 내에 NH3 가스를 흘린다. 제4 가스 공급관(232d) 내를 흐른 NH3 가스는, 매스 플로우 컨트롤러(241d)에 의해 유량 조정된다. 유량 조정된 NH3 가스는 제4 노즐(249d)의 가스 공급공(250d)으로부터 버퍼실(237) 내에 공급된다. 이 때, 제1 막대 형상 전극(269)및 제2 막대 형상 전극(270) 간에 고주파 전력을 인가하지 않는다. 이에 의해, 버퍼실(237) 내에 공급된 NH3 가스는 열로 활성화되어, 가스 공급공(250e)으로부터 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다. 이 때 동시에 밸브(243h)를 개방하여 불활성 가스 공급관(232h) 내에 N2 가스를 흘린다. N2 가스는 NH3 가스와 함께 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다.
NH3 가스를 열로 활성화하여 흘릴 때에는, APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 50~3000Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241d)로 제어하는 NH3 가스의 공급 유량은, 예를 들면 100~10000sccm의 범위 내의 유량으로 한다. NH3 가스에 웨이퍼(200)를 노출하는 시 간, 즉 가스 공급 시간(조사 시간)은, 예를 들면 2~120초 간의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는, 스텝 1과 마찬가지로, 웨이퍼(200)의 온도가 300~650℃의 범위 내의 온도가 되는 온도로 설정한다. NH3 가스는 반응 온도가 높고, 상기의 웨이퍼 온도에서는 반응하기 어렵기 때문에, 처리실(201) 내의 압력을 상기의 비교적 높은 압력으로 함으로써 열적으로 활성화하는 것을 가능하게 하고 있다. 한편, NH3 가스는 열로 활성화시켜 공급하는 편이, 소프트한 반응을 발생시킬 수 있어, 후술하는 질화를 소프트하게 수행할 수 있다.
이 때, 처리실(201) 내에 흘리고 있는 가스는 열적으로 활성화된 NH3 가스이며, 처리실(201) 내에는 DCS 가스도 C3H6 가스도 흘리지 않았다. 따라서, NH3 가스는 기상 반응을 일으키지 않고, 활성화된 NH3 가스는, 스텝 2에서 웨이퍼(200) 상에 형성된 제2 층으로서의 실리콘 및 탄소를 포함하는 층의 일부와 반응한다. 이에 의해 제2 층은 질화되어, 실리콘(제1 원소), 탄소(제2 원소) 및 질소(제3 원소)를 포함하는 제3 층, 즉, 실리콘 탄질화층(SiCN층)으로 개질된다.
이 때, 도 9(c)에 나타내는 바와 같이, 제2 층의 질화 반응은 포화시키지 않도록 한다. 예를 들면 스텝 1에서 수 원자층의 실리콘 층을 형성하고, 스텝 2와 1 원자층 미만의 탄소 함유층을 형성한 경우는, 그 표면층(표면의 1 원자층)의 일부를 질화시킨다. 즉, 그 표면층 중 질화가 생길 수 있는 영역(실리콘이 노출한 영역)의 일부 혹은 전부를 질화시킨다. 이 경우, 제2 층의 전체를 질화시키지 않도 록, 제2 층의 질화 반응이 비(非)포화가 되는 조건 하에서 질화를 수행한다. 한편, 조건에 따라서는 제2 층의 표면층으로부터 아래의 몇 층을 질화시키는 것도 가능하지만, 그 표면층만을 질화시키는 편이, 실리콘 탄질화막의 조성비의 제어성을 향상시킬 수 있어서 바람직하다. 또한, 예를 들면 스텝 1에서 1 원자층 또는 1 원자층 미만의 실리콘 층을 형성하고, 스텝 2에서 1 원자층 미만의 탄소 함유층을 형성한 경우도, 마찬가지로 그 표면층의 일부를 질화시킨다. 이 경우도, 제2 층의 전체를 질화시키지 않도록, 제2 층의 질화 반응이 비포화가 되는 조건 하에서 질화를 수행한다.
그 후, 제4 가스 공급관(232d)의 밸브(243d)를 닫아 NH3 가스의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(244)는 개방한 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 혹은 질화에 기여한 후의 NH3 가스를 처리실(201) 내로부터 배제한다. 한편, 이 때 밸브(243h)는 개방한 상태로 하여, N2 가스의 처리실(201) 내로의 공급을 유지한다. 이에 의해, 처리실(201) 내에 잔류하는 미반응 또는 질화에 기여한 후의 NH3 가스를 처리실(201) 내로부터 배제하는 효과를 높인다.
질소 함유 가스로서는, NH3 가스 이외에, N2 가스, NF3 가스, N3H8 가스 등을 이용해도 무방하다.
상술한 스텝 1~3을 1 사이클로서, 이 사이클을 적어도 1 회 이상 수행함으로 써, 웨이퍼(200) 상에 소정 막두께의 실리콘(제1 원소), 탄소(제2 원소) 및 질소(제3 원소)를 포함하는 박막, 즉, 실리콘 탄질화막(SiCN막)을 성막할 수 있다. 한편, 상술한 사이클은, 복수 회 반복하는 것이 바람직하다.
이 때, 스텝 2에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 실리콘 탄질화막을 형성하는 경우의 스텝 2에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 실리콘 탄질화막을 형성하는 경우보다, 스텝 2에 있어서의 탄소의 공급량을 과잉으로 한다[도 10(b) 참조]. 그리고 이 스텝 2에 있어서의 탄소의 과잉 공급에 의해, 스텝 3에 있어서의 제2 층의 질화 반응이 생길 수 있는 영역(실리콘이 노출하는 영역)을 축소시킨다. 즉, 화학량론적인 조성을 갖는 실리콘 탄질화막을 형성하는 경우보다, 스텝 2에서 부여하는 탄소 원자의 수를 과잉으로 하고, 이에 의해, 스텝 3에서의 제2 층의 질화 반응을 억제시킨다. 이에 의해, 실리콘 탄질화막(SiCN막)의 조성비를, 화학량론적인 조성에 대해 탄소(C)가 질소(N)보다 과잉이 되도록 제어한다.
한편, 도 10의 상단의 도면은, 화학량론 조성의 SiCN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면(斷面)의 일부의 모식도이다. 도 10의 하단의 도면은, C공급량을 과잉으로 하여 화학량론 조성에 대해 C 쪽이 N보다 과잉인 SiCN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 10의(a), (b), (c)는 각각 스텝 1, 스텝 2, 스텝 3에 있어서의 반응 상태를 나타내고 있다.
또는, 스텝 3에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 실리콘 탄질화막을 형성하는 경우의 스텝 3에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 실리콘 탄질화막을 형성하는 경우보다, 스텝 3에 있어서의 질소의 공급량을 부족하게 한다[도 11(c) 참조]. 그리고 이 스텝 3에 있어서의 질소의 부족 공급에 의해, 스텝 3에 있어서의 제2 층의 질화 반응을 억제하도록 한다. 즉, 화학량론적인 조성을 갖는 실리콘 탄질화막을 형성하는 경우보다, 스텝 3에서 공급하는 질소 원자의 수를 부족하게 하고, 이에 의해, 스텝 3에서의 제2 층의 질화 반응을 억제시킨다. 이에 의해, 실리콘 탄질화막(SiCN막)의 조성비를, 화학량론적인 조성에 대해 탄소(C)가 질소(N)보다 과잉이 되도록 제어한다.
또한, 도 11의 상단의 도면은, 화학량론 조성의 SiCN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 11의 하단의 도면은, N공급량을 부족하게 하여 화학량론 조성에 대해 C쪽이 N보다 과잉인 SiCN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 11의(a), (b), (c)는, 각각 스텝 1, 스텝 2, 스텝 3에 있어서의 반응 상태를 나타내고 있다.
소정 조성을 갖는 소정 막두께의 실리콘 탄질화막을 형성하는 성막 처리가 이루어지면, 가스 퍼지, 불활성 가스 치환, 대기압 복귀, 보트 언로드(boat unload), 웨이퍼 디스챠지(wafer discharge)가, 제1 시퀀스와 동일하게 이루어진 다.
한편, 여기서는 본 실시 형태의 제2 시퀀스의 구체예로서, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스로서 실리콘 함유 가스, 탄소 함유 가스, 질소 함유 가스를 이용하여, SiCN막을 형성하는 예에 대해서 설명했는데, 본 발명은 상술한 구체예에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들면, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스로서 실리콘 함유 가스, 질소 함유 가스, 산소 함유 가스를 이용하여 실리콘 산질화막(SiON막)을 형성하는 경우나, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스로서 실리콘 함유 가스, 붕소 함유 가스, 질소 함유 가스를 이용하여, 실리콘 붕질화막(SiBN막)을 형성하는 경우 등에도 적용할 수 있다. 또한 예를 들면, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스로서 붕소 함유 가스, 탄소 함유 가스, 질소 함유 가스를 이용하여, 붕소탄 질화층(BCN막)을 형성하는 경우나, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스로서 알루미늄 함유 가스, 붕소 함유 가스, 질소 함유 가스를 이용하여, 알루미늄 붕질화막(AlBN막)을 형성하는 경우나, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스로서 실리콘 함유 가스, 탄소 함유 가스, 산소 함유 가스를 이용하여, 실리콘 산탄화층(SiOC막)을 형성하는 경우 등에도 적용할 수 있다. 또한, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스로서 티탄 함유 가스, 알루미늄 함유 가스, 질소 함유 가스를 이용하여, 티탄 알루미늄 질화막(TiAlN막)을 형성하는 경우나, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스로서 실리콘 함유 가스, 알루미늄 함유 가스, 질소 함유 가스를 이용하여, 실리콘 알루미늄 질화막(SiAlN막)을 형성하는 경우 등에도 적용할 수 있다. 한편, 가스종(種)으로서는 제1 시퀀스에서 예시한 가스종과 동일한 가스종을 이용할 수 있다.
이상과 같이, 본 실시 형태의 제2 시퀀스에서는, 제1 원소로서는, 예를 들면 실리콘(Si)이나 붕소(B) 등의 반도체 원소나, 알루미늄(Al)이나 티탄(Ti) 등의 금속 원소를 이용할 수 있고, 제2 원소로서는, 질소(N)나 붕소(B)나 탄소(C)나 산소(O) 등의 원소 외에, 알루미늄(Al) 등의 금속 원소를 이용할 수 있고, 제3 원소로서는, 질소(N)나 산소(O) 등의 원소를 이용할 수 있다.
<제3 시퀀스>
다음에, 본 실시 형태의 제3 시퀀스에 대해서 설명한다.
도 5는 본 실시 형태의 제3 시퀀스에 있어서의 가스 공급의 타이밍도이며, 도 12는 본 실시 형태의 제3 시퀀스에 의해 웨이퍼 상에 실리콘 붕탄 질화막을 형성하는 모습을 나타내는 모식도이며, 도 13은 본 실시 형태의 제3 시퀀스의 스텝 2에 있어서, 탄소의 공급량을 과잉으로 하는 모습을 나타내는 모식도이며, 도 14는 본 실시 형태의 제3 시퀀스의 스텝 4에 있어서, 질소의 공급량을 부족하게 하는 모습을 나타내는 모식도이다. 본 실시 형태의 제3 시퀀스는, 4 원소계 조성비 제어에 관한 것이다.
본 실시 형태의 제3 시퀀스에서는, 웨이퍼(200)를 수용한 처리 용기 내에 제1 원소를 포함하는 가스(제1 원소 함유 가스)를 공급함으로써, 웨이퍼(200) 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
처리 용기 내에 제2 원소를 포함하는 가스(제2 원소 함유 가스)를 공급함으로써, 제1 층 위에 제2 원소를 포함하는 층을 형성하거나, 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정과,
처리 용기 내에 제3 원소를 포함하는 가스(제3 원소 함유 가스)를 공급함으로써, 제2 층 위에 제3 원소를 포함하는 층을 형성하거나, 제2 층을 개질하여, 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 공정과,
처리 용기 내에 제4 원소를 포함하는 가스(제4 원소 함유 가스)를 공급함으로써, 제3 층을 개질하여 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 제4 층을 형성하는 공정
을 1 사이클로서, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 박막을 형성한다.
그 때, 제1 층, 제2 층, 제3 층 및 제4 층 중 하나의 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 하나의 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는 길게 한다.
또는, 제1 층, 제2 층, 제3 층 및 제4 층 중 다른 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 다른 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다.
이에 의해, 화학량론적인 조성에 대해 하나의 원소 쪽이 다른 원소보다 과잉되는 조성을 갖는 박막을 형성한다.
한편, 4 원소계의 박막의 경우, 화학량론 조성은 2 원소계의 박막과 같이 한 가지가 아니라, 3 원소계의 박막과 마찬가지로, 몇 가지가 있다. 본 실시 형태의 제3 시퀀스에서는, 그 어느 화학량론 조성과도 다른 조성을 갖는 박막을 형성한다.
제1 층을 형성하는 공정은, 제2 시퀀스에 있어서의 제1 층을 형성하는 공정과 동일하다. 즉, 제1 층을 형성하는 공정에서의 처리 조건, 발생시키는 반응, 형성하는 층, 형성하는 층의 두께, 제1 원소의 예, 제1 원소 함유 가스의 예, 제1 층의 예 등은, 제2 시퀀스에 있어서의 제1 층을 형성하는 공정에서의 그들과 동일하다.
제2 층을 형성하는 공정은, 제2 시퀀스에 있어서의 제2 층을 형성하는 공정과 동일하다. 즉, 제2 층을 형성하는 공정에서의 처리 조건, 가스 활성화 방법, 발생시키는 반응, 형성하는 층, 제2 원소의 예, 제2 원소 함유 가스의 예, 제2 층의 예 등은, 제2 시퀀스에 있어서의 제2 층을 형성하는 공정에서의 그들과 동일하다.
제3 층을 형성하는 공정에서는, 제3 원소 함유 가스를 플라즈마 또는 열로 활성화시켜 공급함으로써, 제2 층 위에 1 원자층 미만으로부터 수 원자층 정도의 제3 원소를 포함하는 층을 형성하거나, 또는, 제2 층의 일부와 제3 원소 함유 가스를 반응시켜 제2 층을 개질한다. 이에 의해, 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성한다.
제2 층 위에 제3 원소를 포함하는 층을 형성함으로써 제3 층을 형성하는 경 우, 제3 원소를 포함하는 층은, 제3 원소층이어도 좋고, 제3 원소 함유 가스의 흡착층이어도 무방하다. 제2 원소 함유 가스의 흡착층은, 제2 원소 함유 가스가 분해한 물질의 흡착층도 포함한다. 여기서, 제3 원소층이란, 제3 원소에 의해 구성되는 연속적인 층 외에, 불연속인 층이나, 이들이 겹쳐져서 생기는 박막도 포함하는 총칭이다. 한편, 제3 원소에 의해 구성되는 연속적인 층을 박막이라고 하는 경우도 있다. 또한, 제3 원소 함유 가스의 흡착층이란, 제3 원소 함유 가스나 제3 원소 함유 가스가 분해한 물질의 분자의 연속적인 화학 흡착층 외에, 불연속인 화학 흡착층도 포함한다. 한편, 제3 원소를 포함하는 층은, 제3 원소 함유 가스나 제3 원소 함유 가스가 분해한 물질의 분자의 불연속인 화학 흡착층, 즉, 1 원자층 미만의 화학 흡착층으로 하는 편이, 박막의 조성비의 제어성을 향상시킬 수 있어서 바람직하다.
제2 층을 개질함으로써 제3 층을 형성하는 경우의 제2 층의 개질 방법은, 제2 시퀀스에 있어서의 제3 층을 형성하는 공정에서의 제2 층의 개질 방법과 동일하다.
제3 원소 함유 가스는 플라즈마로 활성화시켜 공급해도 좋고, 열로 활성화시켜 공급해도 무방하다. 도 5는 제3 원소 함유 가스를 열로 활성화시켜 공급하는 예, 즉, 소프트한 반응을 발생시키는 예를 나타내고 있다.
제4 층을 형성하는 공정에서는, 제4 원소 함유 가스를 플라즈마 또는 열로 활성화시켜 공급함으로써, 제3 층을 개질하여 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 제4 층을 형성한다. 예를 들면 제3 층을 형성하는 공정에서 수 원자층의 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성한 경우는, 그 표면층의 일부와 제4 원소 함유 가스를 반응시켜도 좋고, 그 표면층 전체와 제4 원소 함유 가스를 반응시켜도 무방하다. 또한, 수 원자층의 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층의 표면층으로부터 아래의 몇 층과 제4 원소 함유 가스를 반응시켜도 무방하다. 다만, 제3 층이 제1 원소, 제2 원소 및 제3 원소를 포함하는 수 원자층의 층으로 구성되는 경우는, 그 표면층만을 개질하는 편이, 박막의 조성비의 제어성을 향상시킬 수 있어서 바람직하다. 한편, 제4 원소로서는, 그 단독으로는 고체가 되지 않는 원소를 이용하는 것이 좋다. 제4 원소 함유 가스는 플라즈마로 활성화시켜 공급해도 좋고, 열로 활성화시켜 공급해도 무방하다. 도 5는 제4 원소 함유 가스를 열로 활성화시켜 공급하는 예, 즉, 소프트한 반응을 발생시켜, 개질을 소프트하게 수행하는 예를 나타내고 있다.
박막의 조성비를, 화학량론적인 조성에 대해 제1 원소가 제2 원소보다 과잉이 되도록 제어하는 방법 등은, 제1 시퀀스나 제2 시퀀스의 방법과 동일하다.
박막의 조성비를, 화학량론적인 조성에 대해 제2 원소 쪽이 제3 원소보다 과잉이 되도록 제어하는 방법이나, 박막의 조성비를, 화학량론적인 조성에 대해 제3 원소 쪽이 제2 원소보다 과잉이 되도록 제어하는 방법 등은, 제2 시퀀스의 방법과 마찬가지이다.
박막의 조성비를, 화학량론적인 조성에 대해 제2 원소나 제3 원소 쪽이 제4 원소보다 과잉이 되도록 제어하는 경우나, 박막의 조성비를, 화학량론적인 조성에 대해 제4 원소가 제2 원소나 제3 원소보다 과잉이 되도록 제어하는 경우는, 어느 쪽이든 1 개의 원소를 기준으로 하여 조성비 제어를 수행한다.
예를 들면, 박막의 조성비를, 화학량론적인 조성에 대해 제2 원소 쪽이 제4 원소보다 과잉이 되도록 제어하는 경우, 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제2 층을 형성하는 공정에 있어서의 제2 원소의 공급량을 과잉으로 한다. 그리고 이 제2 층을 형성하는 공정에 있어서의 제2 원소의 과잉 공급에 의해, 제4 층을 형성하는 공정에 있어서의 제3 층의 개질 반응이 생길 수 있는 영역을 축소시킨다. 즉, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제2 층을 형성하는 공정에서 부여하는 제2 원소의 원자의 수를 과잉으로 하고, 이에 의해, 제4 층을 형성하는 공정에서의 제3 층의 개질 반응을 억제시킨다.
또는, 제4 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제4 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제4 층을 형성하는 공정에 있어서의 제4 원소의 공급량을 부족하게 한다. 그리고 이 제4 층을 형성하는 공정에 있어서의 제4 원소의 부족 공급에 의해, 제4 층을 형성하는 공정에 있어서의 제3 층의 개질 반응을 억제하도록 한다. 즉, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제4 층을 형성하는 공정에서 부여하는 제4 원소의 원자의 수를 부족하게 하여, 이에 의해, 제4 층을 형성하는 공정에서의 제3 층의 개질 반응을 억제시킨다.
또한 예를 들면, 박막의 조성비를, 화학량론적인 조성에 대해 제4 원소가 제2 원소보다 과잉이 되도록 제어하는 경우, 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제2 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 박막을 형성하는 경우보다, 제2 층을 형성하는 공정에 있어서의 제2 원소의 공급량을 부족하게 한다. 그리고 이 제2 층을 형성하는 공정에 있어서의 제2 원소의 부족 공급에 의해, 제2 원소를 포함하는 층이 형성되는 영역을 축소시키거나, 제1 층의 개질 반응을 억제시킨다. 이 결과, 화학량론적인 조성에 대해 제4 원소 쪽이 제2 원소보다 상대적으로 과잉이 된다.
또한, 제2 층을 형성하는 공정에 있어서 제2 원소의 공급량을 부족하게 하면, 제4 층을 형성하는 공정에 있어서 제3 층의 개질 반응이 생길 수 있는 영역이 확대하게 된다. 이 때, 제4 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 박막을 형성하는 경우의 제4 층을 형성하는 공정에 있어서의 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 함으로써, 제4 층을 형성하는 공정에 있어서의 제4 원소의 공급량을 과잉으로 할 수 있고, 화학량론적인 조성에 대해 제4 원소 쪽이 제2 원소보다, 더욱 과잉이 되도록 제어할 수 있다. 즉, 제2 층을 형성하는 공정에 있어서의 제2 원소의 부족 공급과 제4 층을 형성하는 공정에 있어서의 제4 원소의 과잉 공급과의 콤비네이션에 의해, 제4 층을 형성하는 공정에 있어서의 제3 층의 개질 반응을 촉진시킬 수 있게 되고, 박막의 조성비를, 화학량론적인 조성에 대해 제4 원소가 제2 원소보다, 더욱 과잉이 되도록 제어할 수 있게 된다.
이하, 본 실시 형태의 제3 시퀀스를 구체적으로 설명한다. 한편, 여기서는, 제1 원소를 실리콘(Si), 제2 원소를 탄소(C), 제3 원소를 붕소(B), 제4 원소를 질소(N)로 하고, 제1 원소 함유 가스로서 실리콘 함유 가스인 DCS 가스를, 제2 원소 함유 가스로서 탄소 함유 가스인 C3H6 가스를, 제3 원소 함유 가스로서 붕소 함유 가스인 BCl3 가스를, 제4 원소 함유 가스로서 질소 함유 가스인 NH3 가스를 이용하고, 도 5의 시퀀스에 의해, 기판 상에 절연막으로서 실리콘붕탄 질화막(SiBCN막)을 형성하는 예에 대해서 설명한다. 또한, 여기서는, 실리콘붕탄 질화막의 조성비를, 화학량론적인 조성에 대해 탄소(C)가 질소(N)보다 과잉이 되도록 제어하는 예에 대해서 설명한다. 한편, 이 예에서는, 제1 가스 공급계에 의해 실리콘 함유 가스 공급계(제1 원소 함유 가스 공급계)가 구성되고, 제2 가스 공급계에 의해 탄소 함유 가스 공급계(제2 원소 함유 가스 공급계)가 구성되며, 제3 가스 공급계에 의해 붕소 함유 가스 공급계(제3 원소 함유 가스 공급계)가 구성되고, 제4 가스 공급계에 의해 질소 함유 가스 공급계(제4 원소 함유 가스 공급계)가 구성된다.
웨이퍼 챠지(wafer charge), 보트 로드(boat load), 압력 조정, 온도 조정, 웨이퍼 회전까지는, 제2 시퀀스와 동일하게 수행한다. 그 후, 후술하는 4 개의 스텝을 순차적으로 실행한다.
<스텝 1>
스텝 1은 제2 시퀀스의 스텝 1과 동일하게 수행한다. 즉, 스텝 1에서의 처리 조건, 발생시키는 반응, 형성하는 층, 형성하는 층의 두께, 제1 원소의 예, 제1 원소 함유 가스의 예, 제1 층의 예 등은, 제2 시퀀스에 있어서의 스텝 1에서의 그들과 동일하다[도 12(a) 참조].
<스텝 2>
스텝 2는 제2 시퀀스의 스텝 2와 동일하게 수행한다. 즉, 스텝 2에서의 처리 조건, 가스 활성화 방법, 발생시키는 반응, 형성하는 층, 제2 원소의 예, 제2 원소 함유 가스의 예, 제2 층의 예 등은, 제2 시퀀스에 있어서의 스텝 2에서의 그들과 동일하다[도 12(b) 참조].
<스텝 3>
스텝 2가 종료하고 처리실(201) 내의 잔류 가스를 제거한 후, 제3 가스 공급관(232c)의 밸브(243c)를 개방하여, 제3 가스 공급관(232c) 내에 BCl3 가스를 흘린다. 제3 가스 공급관(232c) 내를 흐른 BCl3 가스는, 매스 플로우 컨트롤러(241c)에 의해 유량 조정된다. 유량 조정된 BCl3 가스는 제3 노즐(249c)의 가스 공급공(250c)으로부터 처리실(201) 내로 공급되면서 가스 배기관(231)으로부터 배기된다. 이 때 동시에 밸브(243g)를 개방하여, 불활성 가스 공급관(232g) 내에 N2 가스를 흘린다. N2 가스는 BCl3 가스와 함께 처리실(201) 내로 공급되면서 가스 배기관(231)으로부터 배기된다.
이 때 APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 50~3000Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241c)로 제어하는 BCl3 가스의 공급 유량은, 예를 들면 100~10000sccm의 범위 내의 유량으로 한다. BCl3 가스를 웨이퍼(200)에 노출하는 시간, 즉 가스 공급 시간(조사 시간)은, 예를 들면 2~120초 간의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는, 스텝 1과 마찬가지로, 웨이퍼(200)의 온도가 300~650℃의 범위 내의 온도가 되는 온도로 설정한다. 한편, BCl3 가스는 열로 활성화시켜 공급하는 편이, 소프트한 반응을 발생시킬 수 있고, 후술하는 붕소 함유층의 형성이 용이하게 된다.
이 때, 처리실(201) 내에 흘리고 있는 가스는 열적으로 활성화된 BCl3 가스이며, 처리실(201) 내에는 DCS 가스도 C3H6 가스도 흘리지 않았다. 따라서, BCl3 가스는 기상 반응을 일으키지 않고, 활성화된 상태에서 웨이퍼(200)에 대해서 공급되고, 이 때, 도 12(c)에 나타내는 바와 같이, 스텝 2에서 웨이퍼(200) 상에 형성된 제2 층으로서의 실리콘 및 탄소를 포함하는 층 위에 1 원자층 미만의 붕소 함유층, 즉 불연속인 붕소 함유층이 형성된다. 이에 의해 실리콘(제1 원소), 탄소(제2 원소) 및 붕소(제3 원소)를 포함하는 제3 층이 형성된다. 한편, 조건에 따라서는 제2 층의 일부와 BCl3 가스가 반응하고, 제2 층이 개질(붕화)되어 실리콘, 탄소 및 붕소 를 포함하는 제3 층이 형성되는 경우도 있다.
제2 층 위에 형성하는 붕소 함유층은, 붕소층(B층)이어도 좋고, BCl3의 화학 흡착층이나, BxCly(BCl3가 분해한 물질)의 화학 흡착층이어도 무방하다. 여기서, 붕소는 실리콘과는 결합하지만, 탄소와는 결합하지 않기 때문에, 붕소층은 붕소에 의해 구성되는 불연속인 층이 되고, BCl3나 BxCly의 화학 흡착층은 BCl3 분자나 BxCly 분자의 불연속인 화학 흡착층이 된다.
그 후, 제3 가스 공급관(232c)의 밸브(243c)를 닫아 BCl3 가스의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(244)는 개방한 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 붕소 함유층 형성에 기여한 후의 BCl3 가스를 처리실(201) 내로부터 배제한다. 한편, 이 때 밸브(243g)는 개방한 상태로 하여, N2 가스의 처리실(201) 내로의 공급을 유지한다. 이에 의해, 처리실(201) 내에 잔류하는 미반응 또는 붕소 함유층 형성에 기여한 후의 BCl3 가스를 처리실(201) 내로부터 배제하는 효과를 높인다.
붕소 함유 가스로서는, BCl3 가스 이외에, B2H6 가스 등을 이용해도 무방하다.
<스텝 4>
처리실(201) 내의 잔류 가스를 제거한 후, 제4 가스 공급관(232d)의 밸 브(243d)를 개방하여, 제4 가스 공급관(232d) 내에 NH3 가스를 흘린다. 제4 가스 공급관(232d) 내를 흐른 NH3 가스는, 매스 플로우 컨트롤러(241d)에 의해 유량 조정된다. 유량 조정된 NH3 가스는 제4 노즐(249d)의 가스 공급공(250d)으로부터 버퍼실(237) 내에 공급된다. 이 때, 제1 막대 형상 전극(269) 및 제2 막대 형상 전극(270) 간에 고주파 전력을 인가하지 않는다. 이에 의해, 버퍼실(237) 내에 공급된 NH3 가스는 열로 활성화되고, 가스 공급공(250e)으로부터 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다. 이 때 동시에 밸브(243h)를 개방하여 불활성 가스 공급관(232h) 내에 N2 가스를 흘린다. N2 가스는 NH3 가스와 함께 처리실(201) 내에 공급되면서 가스 배기관(231)으로부터 배기된다.
NH3 가스를 열로 활성화하여 흘릴 때는, APC 밸브(244)를 적정하게 조정하여 처리실(201) 내의 압력을, 예를 들면 50~3000Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(241d)로 제어하는 NH3 가스의 공급 유량은, 예를 들면 100~10000sccm의 범위 내의 유량으로 한다. NH3 가스에 웨이퍼(200)를 노출하는 시간, 즉 가스 공급 시간(조사 시간)은, 예를 들면 2~120초 간의 범위 내의 시간으로 한다. 이 때의 히터(207)의 온도는, 스텝 1과 마찬가지로, 웨이퍼(200)의 온도가 300~650℃의 범위 내의 온도가 되는 온도로 설정한다. NH3 가스는 반응 온도가 높아, 상기의 웨이퍼 온도에서는 반응하기 어렵기 때문에, 처리실(201) 내의 압력을 상기의 비교적 높은 압력으로 함으로써 열적으로 활성화하는 것을 가능하게 하고 있다. 한편, NH3 가스는 열로 활성화시켜 공급하는 편이, 소프트한 반응을 발생시킬 수 있어 후술하는 질화를 소프트하게 수행할 수 있다.
이 때, 처리실(201) 내에 흘리고 있는 가스는 열적으로 활성화된 NH3 가스이며, 처리실(201) 내에는 DCS 가스도 C3H6 가스도 BCl3 가스도 흘리지 않았다. 따라서, NH3 가스는 기상 반응을 일으키지 않고, 활성화된 NH3 가스는, 스텝 3에서 웨이퍼(200) 상에 형성된 제3 층으로서의 실리콘, 탄소 및 붕소를 포함하는 층의 일부와 반응한다. 이에 의해 제3 층은 질화되어, 실리콘(제1 원소), 탄소(제2 원소), 붕소(제3 원소) 및 질소(제4 원소)를 포함하는 제4 층, 즉, 실리콘붕탄 질화층(SiBCN층)으로 개질된다.
이 때, 도 12(d)에 나타내는 바와 같이, 제3 층의 질화 반응은 포화시키지 않도록 한다. 예를 들면 스텝 1에서 수 원자층의 실리콘 층을 형성하고, 스텝 2에서 1 원자층 미만의 탄소 함유층을 형성하고, 스텝 3에서 1 원자층 미만의 붕소 함유층을 형성한 경우는, 그 표면층(표면의 1 원자층)의 일부를 질화시킨다. 즉, 그 표면층 중 질화가 생길 수 있는 영역(실리콘이 노출한 영역)의 일부 또는 전부를 질화시킨다. 이 경우, 제3 층의 전체를 질화시키지 않도록, 제3 층의 질화 반응이 비(非)포화가 되는 조건 하에서 질화를 수행한다. 한편, 조건에 따라서는 제3 층의 표면층으로부터 아래의 몇 층을 질화시키는 것도 가능하지만, 그 표면층만을 질화시키는 편이, 실리콘붕탄 질화막의 조성비의 제어성을 향상시킬 수 있어 바람직하 다. 또한, 예를 들면 스텝 1에서 1 원자층 또는 1 원자층 미만의 실리콘 층을 형성하고, 스텝 2에서 1 원자층 미만의 탄소 함유층을 형성하고, 스텝 3에서 1 원자층 미만의 붕소 함유층을 형성한 경우도, 마찬가지로 그 표면층의 일부를 질화시킨다. 이 경우도, 제3 층의 전체를 질화시키지 않도록, 제3 층의 질화 반응이 비(非)포화가 되는 조건 하에서 질화를 수행한다.
그 후, 제4 가스 공급관(232d)의 밸브(243d)를 닫아 NH3 가스의 공급을 정지한다. 이 때, 가스 배기관(231)의 APC 밸브(244)는 개방한 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하고, 처리실(201) 내에 잔류하는 미반응 또는 질화에 기여한 후의 NH3 가스를 처리실(201) 내로부터 배제한다. 한편, 이 때 밸브(243h)는 개방한 상태로 하여, N2 가스의 처리실(201) 내로의 공급을 유지한다. 이에 의해, 처리실(201) 내에 잔류하는 미반응 또는 질화에 기여한 후의 NH3 가스를 처리실(201) 내로부터 배제하는 효과를 높인다.
질소 함유 가스로서는, NH3 가스 이외에, N2 가스, NF3 가스, N3H8 가스등을 이용해도 무방하다.
상술한 스텝 1~4를 1 사이클로서, 이 사이클을 적어도 1 회 이상 수행함으로써, 웨이퍼(200) 상에 소정 막두께의 실리콘(제1 원소), 탄소(제2 원소), 붕소(제3 원소) 및 질소(제4 원소)를 포함하는 박막, 즉, 실리콘붕탄 질화막(SiBCN막)을 성막할 수 있다. 한편, 상술한 사이클은 복수 회 반복하는 것이 바람직하다.
이 때, 스텝 2에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 실리콘붕탄 질화막을 형성하는 경우의 스텝 2에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 실리콘붕탄 질화막을 형성하는 경우보다, 스텝 2에 있어서의 탄소의 공급량을 과잉으로 한다[도 13(b) 참조]. 그리고 이 스텝 2에 있어서의 탄소의 과잉 공급에 의해, 스텝 4에 있어서의 제3 층의 질화 반응이 생길 수 있는 영역(실리콘이 노출하는 영역)을 축소시킨다. 즉, 화학량론적인 조성을 갖는 실리콘붕탄 질화막을 형성하는 경우보다, 스텝 2에서 부여하는 탄소 원자의 수를 과잉으로 하고, 이에 의해, 스텝 4에서의 제3 층의 질화 반응을 억제시킨다. 이에 의해, 실리콘붕탄 질화막(SiBCN막)의 조성비를, 화학량론적인 조성에 대해 탄소(C)가 질소(N)보다 과잉이 되도록 제어한다.
한편, 도 13의 상단의 도면은, 화학량론 조성의 SiBCN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 13의 하단의 도면은, C공급량을 과잉으로 하여 화학량론 조성에 대해 C쪽이 N보다 과잉인 SiBCN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 13의(a), (b), (c), (d)는, 각각 스텝 1, 스텝 2, 스텝 3, 스텝 4에 있어서의 반응 상태를 나타내고 있다.
또는, 스텝 4에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 실리콘붕탄 질화막을 형성하는 경우의 스텝 4에 있어서의 처리실(201) 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 한다. 이와 같이 처리 조건을 제어함으로써, 화학량론적인 조성을 갖는 실리콘붕탄 질화막을 형성하는 경우보다, 스텝 4에 있어서의 질소의 공급량을 부족하게 한다. 그리고 이 스텝 4에 있어서의 질소의 부족 공급에 의해, 스텝 4에 있어서의 제3 층의 질화 반응을 억제하도록 한다. 즉, 화학량론적인 조성을 갖는 실리콘붕탄 질화막을 형성하는 경우보다, 스텝 4에서 부여하는 질소 원자의 수를 부족하게 하고, 이에 의해, 스텝 4에서의 제3 층의 질화 반응을 억제시킨다. 이에 의해, 실리콘붕탄 질화막(SiBCN막)의 조성비를, 화학량론적인 조성에 대해 탄소(C)가 질소(N)보다 과잉이 되도록 제어한다.
한편, 도 14의 상단의 도면은, 화학량론 조성의 SiBCN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 14의 하단의 도면은, N공급량을 부족하게 하여 화학량론 조성에 대해 C가 N보다 과잉인 SiBCN막을 형성하는 과정에 있어서의 각 스텝에서의 반응 상태를 나타내는 웨이퍼 단면의 일부의 모식도이다. 도 14의(a), (b), (c), (d)는, 각각 스텝 1, 스텝 2, 스텝 3, 스텝 4에 있어서의 반응 상태를 나타내고 있다.
소정 조성을 갖는 소정 막두께의 실리콘붕탄 질화막을 형성하는 성막 처리가 이루어지면, 가스 퍼지, 불활성 가스 치환, 대기압 복귀, 보트 언로드(boat unload), 웨이퍼 디스챠지(wafer discharge)가, 제2 시퀀스와 마찬가지로 수행된다.
한편, 여기서는 본 실시 형태의 제3 시퀀스의 구체예로서, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스, 제4 원소 함유 가스로서 실리콘 함 유 가스, 탄소 함유 가스, 붕소 함유 가스, 질소 함유 가스를 이용하여, SiBCN막을 형성하는 예에 대해서 설명했는데, 본 발명은 상술한 구체예에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들면, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스, 제4 원소 함유 가스로서 실리콘 함유 가스, 탄소 함유 가스, 산소 함유 가스, 질소 함유 가스를 이용하고, SiOCN막을 형성하는 경우 등에도 적용할 수 있다. 이 경우, 제3 원소 함유 가스, 제4 원소 함유 가스로서 각각 질소 함유 가스, 산소 함유 가스를 이용하도록 해도 무방하다. 또한, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스, 제4 원소 함유 가스로서 실리콘 함유 가스, 알루미늄 함유 가스, 티탄 함유 가스, 질소 함유 가스를 이용하여, SiAlTiN막을 형성하는 경우 등에도 적용할 수 있다. 나아가서는, 제1 원소 함유 가스, 제2 원소 함유 가스, 제3 원소 함유 가스, 제4 원소 함유 가스로서, 실리콘 함유 가스, 탄소 함유 가스, 실리콘 함유 가스, 질소 함유 가스를 이용하고, SiCN막을 형성하는 경우 등, 3 원소계의 박막을 형성하는 경우에도 적용할 수 있다. 이와 같이, 예를 들면 제1 원소 함유 가스와 제3 원소 함유 가스를 동일한 가스로 함으로써, 제3 시퀀스를 3 원소계 박막의 형성에 적용하는 것도 가능하다. 한편, 가스종으로서는 제1 시퀀스에서 예시한 가스종과 동일한 가스종을 이용할 수 있다.
본 실시 형태의 제3 시퀀스에서는, 제1 원소로서는, 예를 들면 실리콘(Si)이나 붕소(B) 등의 반도체 원소나, 알루미늄(Al)이나 티탄(Ti) 등의 금속 원소를 이용할 수 있고, 제2 원소, 제3 원소로서는, 질소(N)나 붕소(B)나 탄소(C)나 산소(O) 등의 원소 외에, 알루미늄(Al)이나 티탄(Ti) 등의 금속 원소를 이용할 수 있고, 제4 원소로서는, 질소(N)나 산소(O) 등의 원소를 이용할 수 있다.
그런데, 종래의 CVD법의 경우, 형성하는 박막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를 동시에 공급한다. 이 경우, 형성하는 박막의 조성비를 제어하기 위해서는, 예를 들면 가스 공급 시의 가스 공급 유량비를 제어하는 것을 생각할 수 있다. 한편, 이 경우에 가스 공급 시의 기판 온도, 처리실 내 압력, 가스 공급 시간 등의 공급 조건을 제어하더라도 형성하는 박막의 조성비를 제어하는 것은 불가능하다.
또한, ALD법의 경우, 형성하는 박막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를 교대로 공급한다. 이 경우, 형성하는 박막의 조성비를 제어하기 위해서는, 예를 들면 각 가스 공급 시의 가스 공급 유량, 가스 공급 시간을 제어하는 것을 생각할 수 있다. 한편, ALD법의 경우, 원료 가스의 공급은, 원료 가스의 기판 표면 상으로의 흡착 포화를 목적으로 하고 있기 때문에, 처리실 내의 압력 제어는 필요하지 않다. 즉 원료 가스의 흡착 포화는, 반응 온도에 대해서 원료 가스가 흡착하는 소정 압력 이하에서 발생하고, 처리실 내의 압력을 그 소정 압력 이하로만 하면, 어떠한 압력치라고 하더라도 원료 가스의 흡착 포화를 실현할 수 있다. 그 때문에 통상적으로, ALD법에 의해 성막하는 경우, 처리실 내의 압력은 가스 공급량에 대한 기판 처리 장치의 배기 능력에 따른 압력으로 되어 있다. 처리실 내 압력을 변화시키도록 하는 경우, 원료 가스의 기판 표면 상에의 화학 흡착을 저해하거나, CVD 반응에 가까워지는 것도 생각할 수 있고, ALD법에 의한 성막을 적절하 게 수행할 수 없게 된다. 또한 ALD법에 의해 소정의 막두께의 박막을 형성하기 위해서는 ALD 반응(흡착 포화, 표면 반응)을 반복하여 수행하기 때문에, 각각의 ALD 반응이 포화할 때까지 각각의 ALD 반응이 충분히 이루어지지 않으면, 퇴적이 불충분하게 되어, 충분한 퇴적 속도를 얻을 수 없게 되어 버리는 것도 생각할 수 있다. 따라서, ALD법의 경우, 처리실 내의 압력 제어에 의해 박막의 조성비를 제어하는 것은 생각하기 어렵다.
이에 반해, 본 실시 형태에서는, 제1 시퀀스, 제2 시퀀스, 제3 시퀀스 중 그 어느 시퀀스에 있어서도, CVD 반응이 생기는 조건 하에서, 형성하는 박막을 구성하는 복수의 원소를 포함하는 복수 종류의 가스를, 교대로 공급하고, 각 스텝에 있어서의 처리실 내의 압력, 또는, 압력 및 가스 공급 시간을 제어함으로써, 박막의 조성비를 제어하도록 하고 있다.
각 스텝에 있어서의 처리실 내의 압력을 제어함으로써, 박막의 조성비를 제어하는 경우, 다른 기판 처리 장치 사이에서의 기기 차이의 영향을 줄일 수 있다. 즉, 다른 기판 처리 장치 사이이더라도, 동일한 제어에 의해, 마찬가지로 박막의 조성비를 제어하는 것이 가능하게 된다. 이 경우에, 각 스텝에 있어서의 가스 공급 시간도 제어하도록 하면, 박막의 조성비를 미세 조정할 수 있어 박막의 조성비 제어의 제어성을 향상시킬 수 있다. 또한, 각 스텝에 있어서의 처리실 내의 압력을 제어함으로써, 성막 레이트를 올리면서, 박막의 조성비를 제어하는 것도 가능하게 된다. 즉, 처리실 내의 압력을 제어함으로써, 예를 들면 각 시퀀스에 있어서의 스텝 1에서 형성하는 실리콘 함유층의 성장 레이트를 올리면서, 박막의 조성비를 제 어하는 것도 가능하게 된다. 이와 같이, 본 실시 형태에 따르면, 다른 기판 처리 장치 사이이더라도, 동일한 제어에 의해, 마찬가지로 박막의 조성비를 제어 가능할뿐 아니라, 박막의 조성비 제어의 제어성을 향상시키는 것도 가능하고, 나아가서는 성막 레이트, 즉 생산성을 향상시키는 것도 가능하다.
한편, 예를 들면 ALD법에 따른 성막에 있어서, 각 스텝에 있어서의 가스 공급 유량이나 가스 공급 시간을 제어함으로써, 박막의 조성비를 제어하는 경우, 다른 기판 처리 장치 사이에서의 기기 차이의 영향이 커진다. 즉, 다른 기판 처리 장치 사이에서, 동일한 제어를 수행하더라도, 마찬가지로 박막의 조성비를 제어할 수 없게 된다. 예를 들면, 다른 기판 처리 장치 사이에서, 가스 공급 유량, 가스 공급 시간을 동일한 유량치, 시간으로 설정한 경우라 하더라도, 기기 차이에 의해 처리실 내의 압력은 동일한 압력치로는 되지 않는다. 따라서, 이 경우, 처리실 내의 압력이 기판 처리 장치마다 바뀌어, 원하는 조성비 제어를 다른 기판 처리 장치 사이에서 동일하게 수행할 수 없게 된다. 나아가서는, 처리실 내의 압력이 기판 처리 장치마다 바뀜으로써, 원료 가스의 기판 표면 상으로의 화학 흡착을 저해하거나, CVD 반응에 가까워지는 것도 생각할 수 있고, ALD법에 의한 성막을 적절하게 수행할 수 없게 되는 경우도 있다.
[실시예]
<제1 실시예>
다음에 제1 실시예에 대해서 설명한다.
제1 원소를 실리콘(Si)으로 하고, 제2 원소를 질소(N)로 하여, 본 실시 형태 의 제1 시퀀스에 의해 조성비를 제어하면서 실리콘 질화막(SiN막)을 형성하여, 그 조성비를 측정했다. 제1 원소 함유 가스로서는 DCS 가스를, 제2 원소 함유 가스로서는 NH3 가스를 이용했다. 조성비 제어는, 조성비를 제어하는 인자(因子)인, 압력 또는 가스 공급 시간(조사 시간)을 조정함으로써 수행했다. 한편, 압력이 클수록(높을수록), 그리고 가스 공급 시간이 길수록 반응이 높아지고, 그 공정에서 형성되는 층이 두꺼워진다. 즉 그 공정에서 부여되는 물질의 양(원자의 수)이 많아진다. 다만, 흡착이나 반응에 포화하는 반응종(反應種)을 이용하는 경우, 예를 들면 1 원자층 이상으로 두껍게 되지 않는 경우도 있다.
먼저, 기본이 되는 화학량론적인 조성(N/Si≒1.33)을 갖는 실리콘 질화막(Si3N4막)을 웨이퍼 상에 형성했다. 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：532Pa(4Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：24초
이 처리 조건을 기준으로 하여, 각 처리 조건을 조정함으로써 조성비가 N/Si≒1인 실리콘 질화막(Si4N4막)의 형성을 시도했다.
결과, 제1 스텝에 있어서의 DCS 가스 조사 시간을 12초부터 48초로 함으로써, 실리콘 비율이 높은 Si4N4막의 형성이 가능하게 되는 것을 확인했다. 즉, 제1 스텝에 있어서의 DCS 가스 조사 시간을 기준의 처리 조건보다 길게 함으로써, 실리콘 비율이 높은 Si4N4막의 형성이 가능하게 되는 것을 확인했다. 한편, 제1 스텝에 있어서의 DCS 가스 조사 시간 이외의 처리 조건은, 기준의 처리 조건과 동일하게 했다. 즉, 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：48초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：532Pa(4Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：24초
또한, 제1 스텝에 있어서의 처리실 내 압력을 133Pa(1Torr)부터 266Pa(2Torr)로 함으로써도, 실리콘 비율이 높은 Si4N4막의 형성이 가능하게 되는 것을 확인했다. 즉, 제1 스텝에 있어서의 처리실 내 압력을 기준의 처리 조건보다 높게 함으로써도, 실리콘 비율이 높은 Si4N4막의 형성이 가능하게 되는 것을 확인했다. 한편, 제1 스텝에 있어서의 처리실 내 압력 이외의 처리 조건은, 기준의 처리 조건과 동일하게 했다. 즉, 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：266Pa(2Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：532Pa(4Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：24초
또한, 제2 스텝에 있어서의 NH3 가스 조사 시간을 24초부터 6초로 함으로써 도, 질소 비율이 내려가, 상대적으로 실리콘 비율이 높은 Si4N4막의 형성이 가능하게 되는 것을 확인했다. 즉, 제2 스텝에 있어서의 NH3 가스 조사 시간을 기준의 처리 조건보다 짧게 하는 것도 실리콘 비율이 높은 Si4N4막의 형성이 가능하게 되는 것을 확인했다. 한편, NH3 가스 조사 시간 이외의 처리 조건은, 기준의 처리 조건과 동일하게 했다. 즉, 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：532Pa(4Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：6초
또한, 제2 스텝에 있어서의 처리실 내 압력을 532Pa(4Torr)부터 133Pa(1Torr)로 함으로써도, 마찬가지로 실리콘 비율이 높은 Si4N4막의 형성이 가능하게 되는 것을 확인했다. 즉, 제2 스텝에 있어서의 처리실 내 압력을 기준의 처리 조건보다 낮게 함으로써도, 실리콘 비율이 높은 Si4N4막의 형성이 가능하게 되는 것을 확인했다. 즉, 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：24초
본 실시예와 같이, 실리콘 질화막의 Si/N조성비를 바꿈으로써, 막 특성으로서 전하 밀도를 제어할 수 있고, 이러한 제어가 이루어져 얻어진 실리콘 질화막은, 플래쉬 메모리의 전하 트랩막으로서 사용할 수 있다. 또한, 본 실시예와 같이, 실리콘 질화막의 Si/N조성비를 바꿈으로써, 광학적인 굴절률이나 흡수 계수를 제어할 수 있고, 이러한 제어가 이루어져 얻어진 실리콘 질화막은, 리소그래피(lithography) 공정에서의 반사 방지막으로서 사용하는 것도 가능하다.
<제2 실시예>
다음에 제2 실시예에 대해서 설명한다.
제1 원소를 실리콘(Si)으로 하고, 제2 원소를 탄소(C)로 하며, 제3 원소를 질소(N)로 하고, 본 실시 형태의 제2 시퀀스에 의해 조성비를 제어하면서 실리콘 탄질화막(SiCN막)을 형성하여, 그 조성비를 측정했다. 제1 원소 함유 가스로서는 DCS 가스를, 제2 원소 함유 가스로서는 C3H6 가스를, 제3 원소 함유 가스로서는 NH3 가스를 이용했다. 조성비 제어는, 조성비를 제어하는 인자인, 압력 또는 가스 공급 시간(조사 시간)을 조정함으로써 수행했다. 한편, 2 원소계 조성비 제어와 마찬가지로, 3 원소계 조성비 제어에 있어서도, 압력이 클수록(높을수록), 그리고, 가스 공급 시간이 길수록 반응이 높아져, 그 공정에서 형성되는 층이 두꺼워진다. 즉 그 공정에서 부여되는 원자의 수가 많아진다. 다만, 흡착이나 반응에 포화하는 반응종을 이용하는 경우, 예를 들면 1 원자층 이상으로 두꺼워지지 않는 경우도 있다.
먼저, 기본이 되는 조성을 갖는 탄소 농도가 8atoms%의 실리콘 탄질화막을 웨이퍼 상에 형성했다. 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
C3H6 가스 공급 유량：1slm
　　　C3H6 가스 조사 시간：8초
　<제3 스텝>
　　　처리실 내 온도：630℃
　　　처리실 내 압력：931Pa(7Torr)
　　　NH3 가스 공급 유량：9slm
　　　NH3 가스 조사 시간：18초
이 처리 조건을 기준으로 하여, 각 처리 조건을 조정함으로써 탄소 농도가 16atoms%의 실리콘 탄질화막(SiCN막)의 형성을 시도했다.
결과, 제2 스텝에 있어서의 C3H6 가스 조사 시간을 8초부터 16초로 함으로써, 탄소 비율이 높은 SiCN막의 형성이 가능하게 되는 것을 확인했다. 즉, 제2 스텝에 있어서의 C3H6 가스 조사 시간을 기준의 처리 조건보다 길게 함으로써, 탄소 비율이 높은 SiCN막의 형성이 가능하게 되는 것을 확인했다. 또한, 탄소 농도가 상승할수록, 질소 농도가 감소하고 있는 것도 확인했다. 한편, 제2 스텝에 있어서의 C3H6 가스 조사 시간 이외의 처리 조건은, 기준의 처리 조건과 동일하게 했다. 즉, 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
C3H6 가스 공급 유량：1slm
C3H6 가스 조사 시간：16초
<제3 스텝>
처리실 내 온도：630℃
처리실 내 압력：931Pa(7Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：18초
또한, 제2 스텝에 있어서의 처리실 내 압력을 133Pa(1Torr)부터 266Pa(2Torr)로 함으로써도, 탄소 비율이 높은 SiCN막의 형성이 가능하게 되는 것을 확인했다. 즉, 제2 스텝에 있어서의 처리실 내 압력을 기준의 처리 조건보다 높게 함으로써도, 탄소 비율이 높은 SiCN막의 형성이 가능하게 되는 것을 확인했다. 또한, 탄소 농도가 상승할수록, 질소 농도가 감소하고 있는 것도 확인했다. 한편, 제2 스텝에 있어서의 처리실 내 압력 이외의 처리 조건은, 기준의 처리 조건과 동일하게 했다. 즉, 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：266Pa(2Torr)
C3H6 가스 공급 유량：1slm
C3H6 가스 조사 시간：8초
<제3 스텝>
처리실 내 온도：630℃
처리실 내 압력：931Pa(7Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：18초
또한, 제3 스텝에 있어서의 NH3 가스 조사 시간을 18초부터 6초로 함으로써도, 질소 비율이 내려가, 상대적으로 탄소 비율이 높은 SiCN막의 형성이 가능하게 되는 것을 확인했다. 즉, 제3 스텝에 있어서의 NH3 가스 조사 시간을 기준의 처리 조건보다 짧게 함으로써도 탄소 비율이 높은 SiCN막의 형성이 가능하게 되는 것을 확인했다. 한편, NH3 가스 조사 시간 이외의 처리 조건은, 기준의 처리 조건과 동일하게 했다. 즉, 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
C3H6 가스 공급 유량：1slm
C3H6 가스 조사 시간：8초
<제3 스텝>
처리실 내 온도：630℃
처리실 내 압력：931Pa(7Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：6초
또한, 제3 스텝에 있어서의 처리실 내 압력을 931Pa(7Torr)부터 266Pa(2Torr)로 함으로써도, 마찬가지로 탄소 비율이 높은 SiCN막의 형성이 가능하게 되는 것을 확인했다. 즉, 제3 스텝에 있어서의 처리실 내 압력을 기준의 처리 조건보다 낮게 함으로써도, 탄소 비율이 높은 SiCN막의 형성이 가능하게 되는 것을 확인했다. 한편, 처리실 내 압력 이외의 처리 조건은, 기준의 처리 조건과 동일하게 했다. 즉, 그 때의 처리 조건은 다음과 같이 설정했다.
<제1 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
DCS 가스 공급 유량：1slm
DCS 가스 조사 시간：12초
<제2 스텝>
처리실 내 온도：630℃
처리실 내 압력：133Pa(1Torr)
C3H6 가스 공급 유량：1slm
C3H6 가스 조사 시간：8초
<제3 스텝>
처리실 내 온도：630℃
처리실 내 압력：266Pa(2Torr)
NH3 가스 공급 유량：9slm
NH3 가스 조사 시간：18초
본 실시예와 같이, 실리콘 탄질화막의 C/N 조성비를 바꿈으로써, 막 특성으로서 에칭 내성(耐性)을 향상시킬 수 있고, 이와 같이 하여 얻어진 실리콘 탄질화막은, 에칭 스토퍼막으로서 사용할 수 있다.
또한, 제1 원소를 실리콘(Si)으로 하고, 제2 원소를 산소(O)로 하며, 제3 원소를 질소(N)로 하고, 본 실시 형태의 제2 시퀀스에 의해 조성비를 제어하면서 실리콘 산질화막(SiON막)을 형성하는 경우, 실리콘 산질화막의 O/N조성비를 바꿈으로써, Si3N4막보다 낮은 유전율이면서 SiO2막보다 에칭 내성을 향상시킬 수 있는 등, 폭넓은 용도가 예상되고 있다.
도 1은 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로(縱型處理爐)의 개략 구성도이며, 처리로 부분을 종단면으로 나타내는 도면.
도 2는 본 실시 형태에서 바람직하게 이용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A－A선(線) 단면도로 나타내는 도면.
도 3은 본 실시 형태의 제1 시퀀스에 있어서의 가스 공급 및 플라즈마 파워 공급의 타이밍을 나타내는 도면.
도 4는 본 실시 형태의 제2 시퀀스에 있어서의 가스 공급의 타이밍을 나타내는 도면.
도 5는 본 실시 형태의 제3 시퀀스에 있어서의 가스 공급의 타이밍을 나타내는 도면.
도 6은 본 실시 형태의 제1 시퀀스에 의해 웨이퍼 상에 실리콘 질화막을 형성하는 모습을 나타내는 모식도(模式圖).
도 7은 본 실시 형태의 제1 시퀀스의 스텝 1에 있어서, 실리콘의 공급량을 과잉으로 하는 모습을 나타내는 모식도.
도 8은 본 실시 형태의 제1 시퀀스의 스텝 2에 있어서, 질소의 공급량을 부족하게 하는 모습을 나타내는 모식도.
도 9는 본 실시 형태의 제2 시퀀스에 의해 웨이퍼 상에 실리콘 탄질화막을 형성하는 모습을 나타내는 모식도.
도 10은 본 실시 형태의 제2 시퀀스의 스텝 2에 있어서, 탄소의 공급량을 과 잉으로 하는 모습을 나타내는 모식도.
도 11은 본 실시 형태의 제2 시퀀스의 스텝 3에 있어서, 질소의 공급량을 부족하게 하는 모습을 나타내는 모식도.
도 12는 본 실시 형태의 제3 시퀀스에 의해 웨이퍼 상에 실리콘 붕탄 질화막(硼炭窒化膜)을 형성하는 모습을 나타내는 모식도.
도 13은 본 실시 형태의 제3 시퀀스의 스텝 2에 있어서, 탄소의 공급량을 과잉으로 하는 모습을 나타내는 모식도.
도 14는 본 실시 형태의 제3 시퀀스의 스텝 4에 있어서, 질소의 공급량을 부족하게 하는 모습을 나타내는 모식도.
<도면 주요 부호의 설명>
121 : 컨트롤러 200 : 웨이퍼
201 : 처리실 202 : 처리로(處理爐)
203 : 반응관 207 : 히터
231 : 가스 배기관 232a : 제1 가스 공급관
232b : 제2 가스 공급관 232c : 제3 가스 공급관

Claims (18)

  1. 기판을 수용한 처리 용기 내에 CVD 반응이 생기는 조건 하에서 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
    상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층을 개질(改質)하여 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정
    을 1 사이클로 하고, 이 사이클을 1 회 이상 수행함으로써, 소정 막두께(膜厚)의 제1 원소 및 제2 원소를 포함하는 박막(薄膜)을 형성하는 공정을 포함하고,
    상기 제1 층 및 상기 제2 층 중 한 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 한 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 및 상기 제2 층 중 상기 한 쪽 층과는 다른 다른 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 다른 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 중 한 쪽 원소 쪽이 다른 쪽 원소보다 과잉(過剩)되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 기판을 수용한 처리 용기 내에 CVD 반응이 생기는 조건 하에서 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
    상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2 원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정과,
    상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급함으로써, 상기 제2 층을 개질하여, 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 공정
    을 1 사이클로 하고, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소 및 제3 원소를 포함하는 박막을 형성하는 공정을 포함하고,
    상기 제1 층 내지 상기 제3 층 중 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 내지 상기 제3 층 중 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 중 하나의 원소 쪽이 다른 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 기판을 수용한 처리 용기 내에 CVD 반응이 생기는 조건 하에서 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 공정과,
    상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2 원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 공정과,
    상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급함으로써, 상기 제2 층 위에 상기 제3 원소를 포함하는 층을 형성하거나, 상기 제2 층을 개질하여, 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 공정과,
    상기 처리 용기 내에 제4 원소를 포함하는 가스를 공급함으로써, 상기 제3 층을 개질하여, 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 제4 층을 형성하는 공정
    을 1 사이클로 하고, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 박막을 형성하는 공정을 포함하고,
    상기 제1 내지 상기 제4 층 중 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 내지 상기 제4 층 중 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 중 하나의 원소 쪽이 다른 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 제1 원소를 포함하는 가스를 공급하는 제1 원소 함유 가스 공급계와,
    상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급하는 제2 원소 함유 가스 공급계와,
    상기 처리 용기 내의 압력을 조정하는 압력 조정부와,
    컨트롤러
    를 포함하고,
    상기 컨트롤러는, 상기 압력 조정부, 상기 제1 원소 함유 가스 공급계 및 상기 제2 원소 함유 가스 공급계를 제어하여,
    상기 기판을 수용한 상기 처리 용기 내에 CVD 반응이 발생하는 조건 하에서 상기 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 처리와, 상기 처리 용기 내에 상기 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층을 개질하여 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 처리와, 이것을 1 사이클로서, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소 및 제2 원소를 포함하는 박막을 형성함과 동시에,
    상기 제1 층 및 상기 제2 층 중 한 쪽 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 한 쪽 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 및 상기 제2 층 중 상기 한 쪽 층과는 다른 다른 쪽 층을 형성할 때에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 다른 쪽 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 중 한 쪽 원소 쪽이 다른 쪽 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  5. 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 제1 원소를 포함하는 가스를 공급하는 제1 원소 함유 가스 공급계와,
    상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급하는 제2 원소 함유 가스 공급계와,
    상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급하는 제3 원소 함유 가스 공급계와,
    상기 처리 용기 내의 압력을 조정하는 압력 조정부와,
    컨트롤러
    를 포함하고,
    상기 컨트롤러는, 상기 압력 조정부, 상기 제1 원소 함유 가스 공급계, 상기 제2 원소 함유 가스 공급계 및 상기 제3 원소 함유 가스 공급계를 제어하여, 상기 기판을 수용한 상기 처리 용기 내에 CVD 반응이 발생하는 조건 하에서 상기 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 처리와, 상기 처리 용기 내에 상기 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2 원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 처리와, 상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급함으로써, 상기 제2 층을 개질하여 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 처리를 1 사이클로 하고, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소 및 제3 원소를 포함하는 박막을 형성함과 동시에, 상기 제1 층 내지 상기 제3 층 중 어느 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 내지 상기 제3 층 중 상기 어느 층과는 다른 층을 형성할 때에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 중 하나의 원소 쪽이 다른 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  6. 기판을 수용하는 처리 용기와,
    상기 처리 용기 내에 제1 원소를 포함하는 가스를 공급하는 제1 원소 함유 가스 공급계와,
    상기 처리 용기 내에 제2 원소를 포함하는 가스를 공급하는 제2 원소 함유 가스 공급계와,
    상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급하는 제3 원소 함유 가스 공급계와,
    상기 처리 용기 내에 제4 원소를 포함하는 가스를 공급하는 제4 원소 함유 가스 공급계와,
    상기 처리 용기 내의 압력을 조정하는 압력 조정부와,
    컨트롤러
    를 포함하고,
    상기 컨트롤러는, 상기 압력 조정부, 상기 제1 원소 함유 가스 공급계, 상기 제2 원소 함유 가스 공급계, 상기 제3 원소 함유 가스 공급계 및 상기 제4 원소 함유 가스 공급계를 제어하여,
    상기 기판을 수용한 상기 처리 용기 내에 CVD 반응이 발생하는 조건 하에서 상기 제1 원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1 원소를 포함하는 제1 층을 형성하는 처리와, 상기 처리 용기 내에 상기 제2 원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2 원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여, 제1 원소 및 제2 원소를 포함하는 제2 층을 형성하는 처리와, 상기 처리 용기 내에 제3 원소를 포함하는 가스를 공급함으로써, 상기 제2 층 위에 상기 제3 원소를 포함하는 층을 형성하거나, 상기 제2 층을 개질하여, 제1 원소, 제2 원소 및 제3 원소를 포함하는 제3 층을 형성하는 처리와, 상기 처리 용기 내에 제4 원소를 포함하는 가스를 공급함으로써, 상기 제3 층을 개질하여 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 제4 층을 형성하는 처리를 1 사이클로 하고, 이 사이클을 적어도 1 회 이상 수행함으로써, 소정 막두께의 제1 원소, 제2 원소, 제3 원소 및 제4 원소를 포함하는 박막을 형성함과 동시에,
    상기 제1 층 내지 상기 제4 층 중 어느 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 내지 상기 제4 층 중 상기 어느 층과는 다른 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 처리에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 중 하나의 원소 쪽이 다른 원소보다 과잉되는 조성을 갖는 상기 박막을 형성하도록 구성되어 있는 것을 특징으로 하는 기판 처리 장치.
  7. 제1항에 있어서, 상기 제1 층을 형성하는 공정에서는, 상기 기판 상에 상기 제1 층으로서 상기 제1원소의 퇴적층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 제2 층을 형성하는 공정에서는, 상기 제2원소를 포함하는 가스를 열적으로 활성화하여 상기 기판에 대해 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 각 공정은, 논 플라즈마의 가열된 갑압 분위기 하에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제2항에 있어서, 상기 제1 층을 형성하는 공정에서는, 상기 기판 상에 상기 제1 층으로서 상기 제1원소의 퇴적층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  11. 제2항에 있어서, 상기 제2 층을 형성하는 공정에서는, 상기 제2원소를 포함하는 가스를 열적으로 활성화하여 상기 기판에 대해 공급하고, 상기 제3 층을 형성하는 공정에서는, 상기 제3원소를 포함하는 가스를 열적으로 활성화하여 상기 기판에 대해 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 제2항에 있어서, 상기 각 공정은, 논 플라즈마의 가열된 갑압 분위기 하에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  13. 제3항에 있어서, 상기 제1 층을 형성하는 공정에서는, 상기 기판 상에 상기 제1 층으로서 상기 제1원소의 퇴적층을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 제3항에 있어서, 상기 제2 층을 형성하는 공정에서는, 상기 제2원소를 포함하는 가스를 열적으로 활성화하여 상기 기판에 대해 공급하고, 상기 제3 층을 형성하는 공정에서는, 상기 제3원소를 포함하는 가스를 열적으로 활성화하여 상기 기판에 대해 공급하고, 상기 제4 층을 형성하는 공정에서는, 상기 제4원소를 포함하는 가스를 열적으로 활성화하여 상기 기판에 대해 공급하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제3항에 있어서, 상기 각 공정은, 논 플라즈마가 가열된 갑압 분위기 하에서 수행되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 기판을 수용한 처리 용기 내에 CVD반응이 발생하는 조건 하에서 제1원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1원소를 포함하는 제1 층을 형성하는 공정과,
    상기 처리 용기 내에 제2원소를 포함하는 가스를 공급함으로써, 상기 제1 층을 개질하여 제1원소 및 제2원소를 포함하는 제2 층을 형성하는 공정
    을 1사이클로 하고, 이 사이클을 1회 이상 수행함으로써, 소정 막 두께의 제1원소 및 제2원소를 포함하는 박막을 형성하는 공정을 포함하고,
    상기 제1 층 및 상기 제2 층 중 한 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 한 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 및 상기 제2 층 중 상기 한 쪽 층과는 다른 다른 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 다른 쪽 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 중 한 쪽 원소 쪽이 다른 쪽 원소보다 과잉이 되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 기판 처리 방법.
  17. 기판을 수용한 처리 용기 내에 CVD반응이 발생하는 조건 하에서 제1원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1원소를 포함하는 제1 층을 형성하는 공정과,
    상기 처리 용기 내에 제2원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여 제1원소 및 제2원소를 포함하는 제2 층을 형성하는 공정과,
    상기 처리 용기 내에 제3원소를 포함하는 가스를 공급함으로써, 상기 제2 층을 개질하여 제1원소, 제2원소 및 제3원소를 포함하는 제3 층을 형성하는 공정
    을 1사이클로 하고, 이 사이클을 적어도 1회 이상 수행함으로써, 소정 막 두께의 제1원소, 제2원소 및 제3원소를 포함하는 박막을 형성하는 공정을 포함하고,
    상기 제1 층 내지 상기 제3 층 중 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 내지 상기 제3 층 중 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 가운데의 하나의 원소 쪽이 다른 원소보다 과잉이 되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 기판 처리 방법.
  18. 기판을 수용한 처리 용기 내에 CVD반응이 발생하는 조건 하에서 제1원소를 포함하는 가스를 공급함으로써, 상기 기판 상에 제1원소를 포함하는 제1 층을 형성하는 공정과,
    상기 처리 용기 내에 제2원소를 포함하는 가스를 공급함으로써, 상기 제1 층 위에 상기 제2원소를 포함하는 층을 형성하거나, 상기 제1 층을 개질하여 제1원소 및 제2원소를 포함하는 제2 층을 형성하는 공정과,
    상기 처리 용기 내에 제3원소를 포함하는 가스를 공급함으로써, 상기 제2 층 위에 상기 제3원소를 포함하는 층을 형성하거나, 상기 제2 층을 개질하여 제1원소, 제2원소 및 제3원소를 포함하는 제3 층을 형성하는 공정과,
    상기 처리 용기 내에 제4원소를 포함하는 가스를 공급함으로써, 상기 제3 층을 개질하여 제1원소, 제2원소, 제3원소 및 제4원소를 포함하는 제4 층을 형성하는 공정
    을 1사이클로 하고, 이 사이클을 적어도 1회 이상 수행함으로써, 소정 막 두께의 제1원소, 제2원소, 제3원소 및 제4원소를 포함하는 박막을 형성하는 공정을 포함하고,
    상기 제1 층 내지 상기 제4 층 중 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 크게, 또는, 길게 하거나,
    상기 제1 층 내지 상기 제4 층 중 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간을, 화학량론적인 조성을 갖는 상기 박막을 형성하는 경우의 상기 어느 층과는 다른 층을 형성하는 공정에 있어서의 상기 처리 용기 내의 압력, 또는, 압력 및 가스 공급 시간보다 작게, 또는, 짧게 함으로써,
    화학량론적인 조성에 대해 상기 각 원소 가운데의 하나의 원소 쪽이 다른 원소보다 과잉이 되는 조성을 갖는 상기 박막을 형성하는 것을 특징으로 하는 기판 처리 방법.
KR1020090114757A 2008-11-26 2009-11-25 반도체 장치의 제조 방법 및 기판 처리 장치 KR101097724B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-300891 2008-11-26
JP2008300891 2008-11-26
JP2009246707A JP5384291B2 (ja) 2008-11-26 2009-10-27 半導体装置の製造方法、基板処理方法及び基板処理装置
JPJP-P-2009-246707 2009-10-27

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020110070195A Division KR101140171B1 (ko) 2008-11-26 2011-07-15 반도체 장치의 제조 방법 및 기판 처리 장치

Publications (2)

Publication Number Publication Date
KR20100059723A KR20100059723A (ko) 2010-06-04
KR101097724B1 true KR101097724B1 (ko) 2011-12-23

Family

ID=42196714

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090114757A KR101097724B1 (ko) 2008-11-26 2009-11-25 반도체 장치의 제조 방법 및 기판 처리 장치
KR1020110070195A KR101140171B1 (ko) 2008-11-26 2011-07-15 반도체 장치의 제조 방법 및 기판 처리 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020110070195A KR101140171B1 (ko) 2008-11-26 2011-07-15 반도체 장치의 제조 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (17) US9318316B2 (ko)
JP (1) JP5384291B2 (ko)
KR (2) KR101097724B1 (ko)
TW (1) TWI416628B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101611679B1 (ko) 2013-02-13 2016-04-11 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7537662B2 (en) 2003-04-29 2009-05-26 Asm International N.V. Method and apparatus for depositing thin films on a surface
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5564311B2 (ja) 2009-05-19 2014-07-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び基板の製造方法
JP5651451B2 (ja) 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101226876B1 (ko) * 2010-04-01 2013-01-28 레르 리키드 쏘시에떼 아노님 뿌르 레？드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 아미노-금속 및 할로겐화 금속 전구체의 조합을 사용한 금속 질화물 함유 필름 퇴적
JP5654862B2 (ja) 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5572447B2 (ja) 2010-05-25 2014-08-13 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5692842B2 (ja) * 2010-06-04 2015-04-01 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5625624B2 (ja) * 2010-08-27 2014-11-19 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
KR101175148B1 (ko) * 2010-10-14 2012-08-20 주식회사 유진테크 3차원 구조의 메모리 소자를 제조하는 방법 및 장치
JP5864668B2 (ja) * 2010-10-29 2016-02-17 東京エレクトロン株式会社 凹状部分を有した被処理体上へのシリコン膜の成膜方法
JP5847566B2 (ja) 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6151335B2 (ja) * 2011-01-14 2017-06-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2012128044A1 (ja) * 2011-03-23 2012-09-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5699980B2 (ja) * 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5723243B2 (ja) * 2011-08-11 2015-05-27 東京エレクトロン株式会社 成膜方法、これを含む半導体装置の製造方法、成膜装置、及び半導体装置
CN103620745B (zh) 2011-08-25 2016-09-21 株式会社日立国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
US20140174359A1 (en) * 2011-09-09 2014-06-26 Toshiba Mitsubishi-Electric Industrial Systems Corporation Plasma generator and cvd device
JP6022228B2 (ja) 2011-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5806612B2 (ja) 2011-12-27 2015-11-10 東京エレクトロン株式会社 シリコン酸炭窒化膜の形成方法
JP6022272B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6022273B2 (ja) 2012-09-14 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6415808B2 (ja) * 2012-12-13 2018-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
JP6024484B2 (ja) 2013-01-29 2016-11-16 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5788448B2 (ja) 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6267080B2 (ja) * 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
JP6158111B2 (ja) * 2014-02-12 2017-07-05 東京エレクトロン株式会社 ガス供給方法及び半導体製造装置
JP6291297B2 (ja) * 2014-03-17 2018-03-14 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP6202681B2 (ja) * 2014-03-26 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
KR101920702B1 (ko) 2014-06-25 2018-11-21 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102323248B1 (ko) * 2015-03-25 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
JP6523091B2 (ja) * 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JPWO2017037937A1 (ja) * 2015-09-04 2018-04-26 株式会社日立国際電気 反応管、基板処理装置および半導体装置の製造方法
TWI642803B (zh) 2015-09-11 2018-12-01 慧盛材料美國責任有限公司 用於沉積一保形的金屬或類金屬氮化矽膜的方法及所形成的膜
CN108474114A (zh) 2015-10-06 2018-08-31 弗萨姆材料美国有限责任公司 用于沉积保形的金属或准金属氮化硅膜的方法
JP6635839B2 (ja) * 2016-03-23 2020-01-29 東京エレクトロン株式会社 窒化膜の形成方法
JP6568508B2 (ja) * 2016-09-14 2019-08-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6851173B2 (ja) * 2016-10-21 2021-03-31 東京エレクトロン株式会社 成膜装置および成膜方法
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10515905B1 (en) * 2018-06-18 2019-12-24 Raytheon Company Semiconductor device with anti-deflection layers
KR102414099B1 (ko) * 2018-10-23 2022-06-29 주식회사 원익아이피에스 기판 처리 시스템 및 이를 이용한 박막 증착 방법
KR102255315B1 (ko) * 2019-06-17 2021-05-25 에스케이하이닉스 주식회사 기판 처리장치 및 기판 처리방법
JP6731527B2 (ja) * 2019-08-02 2020-07-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
CN110938808B (zh) * 2019-12-04 2021-12-21 厦门天马微电子有限公司 蒸镀控制方法及蒸镀设备
US11841715B2 (en) 2020-10-22 2023-12-12 Applied Materials, Inc. Piezo position control flow ratio control
JP2022078719A (ja) * 2020-11-13 2022-05-25 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP7273086B2 (ja) 2021-03-24 2023-05-12 株式会社Kokusai Electric 半導体装置の製造方法、プログラム及び基板処理装置
AU2021106946A4 (en) * 2021-08-24 2021-11-25 Aberto Solutions Pty Ltd An automated assistance system

Family Cites Families (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE393967B (sv) * 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
JPH07120625B2 (ja) * 1984-08-08 1995-12-20 新技術事業団 化合物半導体単結晶薄膜の形成方法
US4720395A (en) * 1986-08-25 1988-01-19 Anicon, Inc. Low temperature silicon nitride CVD process
JP2753009B2 (ja) * 1988-12-20 1998-05-18 富士通株式会社 化合物半導体の成長方法
JPH043147A (ja) 1990-04-20 1992-01-08 Fuji Photo Film Co Ltd 放射線画像情報読取装置
US5219428A (en) 1992-04-29 1993-06-15 Becton, Dickinson And Company Pole camp
US5296258A (en) * 1992-09-30 1994-03-22 Northern Telecom Limited Method of forming silicon carbide
JPH1043413A (ja) 1996-08-06 1998-02-17 Eiwa Kogyo:Kk 玉遊技機の玉送り装置
JP3228183B2 (ja) 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
KR100385946B1 (ko) 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR100320408B1 (ko) 1998-12-31 2002-04-22 김진찬 광케이블분기장치및그사용방법
AU2002214283A1 (en) 2000-11-17 2002-05-27 Tokyo Electron Limited Method of forming metal wiring and semiconductor manufacturing apparatus for forming metal wiring
US6566147B2 (en) 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
US6908639B2 (en) * 2001-04-02 2005-06-21 Micron Technology, Inc. Mixed composition interface layer and method of forming
US7005372B2 (en) 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
US6586349B1 (en) * 2002-02-21 2003-07-01 Advanced Micro Devices, Inc. Integrated process for fabrication of graded composite dielectric material layers for semiconductor devices
US7323422B2 (en) 2002-03-05 2008-01-29 Asm International N.V. Dielectric layers and methods of forming the same
US20040247787A1 (en) * 2002-04-19 2004-12-09 Mackie Neil M. Effluent pressure control for use in a processing system
US20060014384A1 (en) 2002-06-05 2006-01-19 Jong-Cheol Lee Method of forming a layer and forming a capacitor of a semiconductor device having the same layer
US7294582B2 (en) * 2002-07-19 2007-11-13 Asm International, N.V. Low temperature silicon compound deposition
JP2004158481A (ja) * 2002-11-01 2004-06-03 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6869876B2 (en) 2002-11-05 2005-03-22 Air Products And Chemicals, Inc. Process for atomic layer deposition of metal films
US6958302B2 (en) * 2002-12-04 2005-10-25 Micron Technology, Inc. Atomic layer deposited Zr-Sn-Ti-O films using TiI4
JP2004288703A (ja) 2003-03-19 2004-10-14 Hitachi Ltd 成膜装置及び成膜方法
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
JP4965247B2 (ja) 2003-04-23 2012-07-04 アイクストロン・インコーポレーテッド 促進されたａｌｄプロセス
US7311946B2 (en) * 2003-05-02 2007-12-25 Air Products And Chemicals, Inc. Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes
JP2005302876A (ja) * 2004-04-08 2005-10-27 Denso Corp トンネル磁気抵抗効果素子およびその製造方法ならびに製造装置
KR20070037492A (ko) 2004-06-15 2007-04-04 에비자 테크놀로지, 인크. 다성분 유전체 필름을 형성하기 위한 시스템 및 방법
FR2871721B1 (fr) 2004-06-16 2006-09-29 Sidel Sas Installation de soufflage ou d'etirage-souflage a tuyere- cloche pour la fabrication de recipients en materiau thermoplastique et moule pour une telle installation
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP2006147896A (ja) * 2004-11-22 2006-06-08 Sony Corp 薄膜の製造方法および半導体装置の製造方法
US7560395B2 (en) * 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
JP4258518B2 (ja) 2005-03-09 2009-04-30 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7608549B2 (en) 2005-03-15 2009-10-27 Asm America, Inc. Method of forming non-conformal layers
JP5109299B2 (ja) 2005-07-07 2012-12-26 東京エレクトロン株式会社 成膜方法
JP2007043147A (ja) 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2007048926A (ja) 2005-08-10 2007-02-22 Tokyo Electron Ltd Ｗ系膜の成膜方法、ゲート電極の形成方法、半導体装置の製造方法およびコンピュータ読取可能な記憶媒体
US7338901B2 (en) * 2005-08-19 2008-03-04 Tokyo Electron Limited Method of preparing a film layer-by-layer using plasma enhanced atomic layer deposition
KR100672829B1 (ko) * 2005-08-31 2007-01-22 삼성전자주식회사 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법
US20070061006A1 (en) * 2005-09-14 2007-03-15 Nathan Desatnik Methods of making shape memory films by chemical vapor deposition and shape memory devices made thereby
KR100724568B1 (ko) * 2005-10-12 2007-06-04 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
KR100721017B1 (ko) * 2005-12-28 2007-05-22 삼성전자주식회사 불휘발성 메모리 소자 및 그의 형성 방법
JP2007281181A (ja) 2006-04-06 2007-10-25 Elpida Memory Inc 半導体装置の製造方法
US7416989B1 (en) * 2006-06-30 2008-08-26 Novellus Systems, Inc. Adsorption based material removal process
US20080057659A1 (en) * 2006-08-31 2008-03-06 Micron Technology, Inc. Hafnium aluminium oxynitride high-K dielectric and metal gates
US7432548B2 (en) * 2006-08-31 2008-10-07 Micron Technology, Inc. Silicon lanthanide oxynitride films
JP4929932B2 (ja) * 2006-09-01 2012-05-09 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP4924437B2 (ja) * 2007-02-16 2012-04-25 東京エレクトロン株式会社 成膜方法及び成膜装置
US7713868B2 (en) * 2007-03-30 2010-05-11 Tokyo Electron Limited Strained metal nitride films and method of forming
WO2009048799A1 (en) 2007-10-11 2009-04-16 Jie Yao Photo-detector array and semiconductor image intensifier
US8158216B2 (en) * 2007-10-31 2012-04-17 Metascape Llc Spinulose titanium nanoparticulate surfaces
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US8507337B2 (en) 2008-07-06 2013-08-13 Imec Method for doping semiconductor structures and the semiconductor device thereof
JP5155070B2 (ja) 2008-09-02 2013-02-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
US8647722B2 (en) 2008-11-14 2014-02-11 Asm Japan K.K. Method of forming insulation film using plasma treatment cycles
JP5384291B2 (ja) 2008-11-26 2014-01-08 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5651451B2 (ja) * 2010-03-16 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
CN103620745B (zh) * 2011-08-25 2016-09-21 株式会社日立国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及记录介质
JP5869923B2 (ja) * 2012-03-09 2016-02-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6030378B2 (ja) * 2012-08-14 2016-11-24 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6007031B2 (ja) * 2012-08-23 2016-10-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6009870B2 (ja) * 2012-09-11 2016-10-19 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6022274B2 (ja) * 2012-09-18 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6022276B2 (ja) * 2012-09-20 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6068130B2 (ja) * 2012-12-25 2017-01-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6199570B2 (ja) * 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6129573B2 (ja) * 2013-02-13 2017-05-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6111097B2 (ja) * 2013-03-12 2017-04-05 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6230809B2 (ja) * 2013-04-22 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6125946B2 (ja) * 2013-08-08 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6247095B2 (ja) * 2013-12-27 2017-12-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6307318B2 (ja) * 2014-03-24 2018-04-04 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
JP6347544B2 (ja) * 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5886381B2 (ja) * 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6490374B2 (ja) * 2014-09-24 2019-03-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101611679B1 (ko) 2013-02-13 2016-04-11 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Also Published As

Publication number Publication date
US9384969B2 (en) 2016-07-05
US20160329208A1 (en) 2016-11-10
US20170200599A1 (en) 2017-07-13
US9384970B2 (en) 2016-07-05
US20150214033A1 (en) 2015-07-30
US20160211133A1 (en) 2016-07-21
KR20100059723A (ko) 2010-06-04
US9384967B2 (en) 2016-07-05
US9443720B2 (en) 2016-09-13
US10026607B2 (en) 2018-07-17
US20160211132A1 (en) 2016-07-21
US9443719B2 (en) 2016-09-13
US20150206742A1 (en) 2015-07-23
TW201027622A (en) 2010-07-16
US20150214034A1 (en) 2015-07-30
US9478417B2 (en) 2016-10-25
US20160148824A1 (en) 2016-05-26
US20150206737A1 (en) 2015-07-23
US20160298236A1 (en) 2016-10-13
US20150214024A1 (en) 2015-07-30
US20160211134A1 (en) 2016-07-21
JP5384291B2 (ja) 2014-01-08
US20150214032A1 (en) 2015-07-30
US20150221495A1 (en) 2015-08-06
KR20110089124A (ko) 2011-08-04
US9318316B2 (en) 2016-04-19
US9385013B2 (en) 2016-07-05
US9384972B2 (en) 2016-07-05
US9384968B2 (en) 2016-07-05
TWI416628B (zh) 2013-11-21
KR101140171B1 (ko) 2012-04-24
US9384971B2 (en) 2016-07-05
US9312123B2 (en) 2016-04-12
US9384966B2 (en) 2016-07-05
US9487861B2 (en) 2016-11-08
US20150214031A1 (en) 2015-07-30
JP2010153795A (ja) 2010-07-08
US9330904B2 (en) 2016-05-03
US20100130024A1 (en) 2010-05-27
US20150371843A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
KR101097724B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101321880B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101233136B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP6088178B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2013054655A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
JP5955427B2 (ja) 半導体装置の製造方法及び基板処理装置
KR101361673B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9