KR100486400B1 - 고주파 모듈 및 그 제조 방법 - Google Patents

고주파 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR100486400B1
KR100486400B1 KR10-2002-0013785A KR20020013785A KR100486400B1 KR 100486400 B1 KR100486400 B1 KR 100486400B1 KR 20020013785 A KR20020013785 A KR 20020013785A KR 100486400 B1 KR100486400 B1 KR 100486400B1
Authority
KR
South Korea
Prior art keywords
high frequency
substrate
insulating resin
wiring pattern
thin film
Prior art date
Application number
KR10-2002-0013785A
Other languages
English (en)
Other versions
KR20020073409A (ko
Inventor
다케하라히데키
요시카와노리유키
가나자와구니히코
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20020073409A publication Critical patent/KR20020073409A/ko
Application granted granted Critical
Publication of KR100486400B1 publication Critical patent/KR100486400B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명의 고주파 모듈에서는, 기판의 일 표면상에 탑재된 고주파 반도체 소자, 또 전자부품을 밀봉하도록 절연성 수지를 형성하고, 또 이 절연성 수지의 표면에 금속 박막을 형성한다. 이 금속 박막에 의해 전자파 차폐 효과를 얻는다.

Description

고주파 모듈 및 그 제조 방법{HIGH-FREQUENCY MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 고주파 모듈과 그 제조 방법에 관한 것이다.
주로 휴대 전화 등의 이동체 통신 기기에 이용되는 고주파 모듈에서는, 기판상에 고주파 반도체 소자와 주변 회로로 이루어진 고주파 회로가 형성되며, 고주파 반도체 소자의 보호 및 전자파 차폐를 위해, 고주파 회로를 배치한 기판 표면을 덮도록 금속 캡이 배치되는 경우가 많다. 일반적으로, 종래의 고주파 모듈은 도 12에 도시한 바와 같이 기판(101)상에 고주파 반도체 소자(102)나 칩 저항, 칩 콘덴서 등의 전자부품(103)이 실장되고, 이들이 금속 세선(104)이나 배선 패턴(상세하게는 도시 생략)에 의해 전기적으로 접속되어 고주파 회로를 형성하고 있다. 금속 캡(120)은 기판(101)상에 끼워넣어지거나, 또는 납땜된다.
그러나, 도 12에 도시한 종래의 고주파 모듈에서는 금속 캡(120)이 패키지 소형화의 지장이 되고 있었다. 금속 캡(120)을 얇게 하면, 금속 캡(120)의 강도를 유지할 수 없고, 용이하게 휘어 고주파 회로와 접촉할 우려가 발생한다. 금속 캡(120)과 고주파 회로와의 접촉에 의한 쇼트를 방지하기 위해, 금속 캡(120)의 아래쪽에는 금속 캡(120)의 휘어짐을 고려한 클리어런스(clearance)를 설치할 필요도 있다. 일례를 들면, 금속 캡(120)의 두께는 100㎛ 정도로 할 필요가 있고, 내부의 클리어런스로서 80㎛ 정도를 확보하도록 설계할 필요가 있었다. 이 합계 약 0.2mm의 두께를 삭감할 수 있으면, 고주파 모듈의 소형화를 진행할 수 있다.
본 발명의 고주파 모듈은, 기판과, 상기 기판의 일 표면상에 탑재된 고주파 반도체 소자를 포함하는 고주파 회로와, 적어도 상기 고주파 반도체 소자를 밀봉하도록 형성된 절연성 수지와, 상기 절연성 수지의 표면에 형성된 금속 박막을 구비한 것을 특징으로 한다. 여기에서, 고주파 반도체 소자란, 주파수 400MHz 이상에서 사용되는 반도체 소자의 것이다.
이 고주파 모듈에서는 금속 박막에 의해 고주파 회로에의 전자파의 영향이 완화된다. 또, 절연성 수지가 금속 박막을 지지하고 있기 때문에, 금속 박막의 두께를 얇게 해도, 금속 캡을 얇게 한 경우와 같이 강도나 휘어짐이 문제가 되는 경우는 없다. 절연성 수지를 이용하면, 금속 캡의 아래쪽에 설치되어 있던 클리어런스를 삭감할 수도 있다. 이와 같이 하여, 고주파 모듈의 소형화가 가능하게 된다.
본 발명은 기판의 표면에서 배선 패턴과 금속 박막이 전기적으로 접속한 고주파 모듈의 제조 방법도 제공한다. 이 제조 방법은 절연성 수지를, 금형을 이용한 성형, 또는 절연성 수지의 성형 후에 행하는 레이저 광의 조사 또는 기계적 연마에 의해 배선 패턴의 일부가 기판의 표면으로부터 노출하도록 형성하는 것을 특징으로 한다.
상기 제조 방법에서 절연성 수지의 성형 후에 레이저 광 조사 등의 가공을 행하는 경우는, 가공의 위치 정밀도를 높이기 위해, 고주파 회로가 배치되는 기판의 일 표면의 대향면에 미리 형성한 마크(예컨대, 기판 모재를 기판으로 분할하기 위한 스크라이브 라인 등의 오목부, 외부와의 전기적 접속을 위한 전극 등의 이종 재료 노출부)에 의해 위치를 정하여, 레이저 광의 조사 또는 기계적 연마를 행하는 것이 바람직하다. 이 방법은, 특히 소성에 의한 변형을 피하기 어려운 세라믹을 기판 재료로 이용하는 경우에 유효하다. 이 경우는, 기판을 소성하기 전에 마크를 형성하고, 기판을 소성한 후에 마크에 의해 위치를 정하면서 레이저 광의 조사 등에 의한 가공을 행하면 된다.
본 발명의 고주파 모듈에서는 전자파 차폐의 효과를 높이기 위해 기판의 일 표면에서 고주파 반도체 소자와 함께 고주파 회로를 구성하는 배선 패턴과, 금속 박막이 전기적으로 접속되어 있는 것이 바람직하다. 구체적으로는, 기판의 상기 일 표면에 절연성 수지가 형성되어 있는 제1 영역과, 절연성 수지가 형성되어 있지 않은 제2 영역을 설치하고, 상기 제2 영역의 기판 표면에 노출한 배선 패턴과, 금속 박막을 전기적으로 접속하면 된다.
절연성 수지에 개구를 설치하여 배선 패턴을 노출시키는 경우, 절연성 수지의 개구부는 0.2mm 이상 5mm 이하의 최단 직경을 가지도록 형성하면 된다. 최단 직경이 지나치게 작으면 금속 박막과의 안정된 전기적 접촉을 확보하는 것이 곤란하게 되고, 최단 직경이 지나치게 크면 실장 면적이 제한되어 모듈 소형화에 불리하게 된다.
금속 박막과 전기적으로 접속하는 배선 패턴은 고주파 신호가 전송되지 않은 배선 패턴으로 하면 되며, 전위의 높이는 상관없지만, 그라운드 전위에 접속된 배선 패턴으로 하면, 보다 높은 전자파 차폐 효과를 얻을 수 있다.
금속 박막의 막 두께는 1㎛ 이상 300㎛ 이하가 적합하다. 막 두께가 지나치게 얇으면 전자파 차폐의 효과가 충분하게 얻어지지 않게 되고, 막 두께가 지나치게 두꺼우면 충분히 모듈을 소형화할 수 없다.
이하, 본 발명의 바람직한 실시 형태에 대해서 설명한다.
도 1은 본 발명의 고주파 모듈의 일 형태를, 내부 구조를 도시하기 위해 절연성 수지의 일부를 편의상 제거하여 도시한 부분 절취 사시도이다. 종래와 마찬가지로, 기판(1)상에는 고주파 반도체 소자(2)와, 칩 저항, 칩 콘덴서 등의 전자부품(3)이 배치되어 있다. 이들 소자(2)나 전자부품(3)은 상세하게는 도시를 생략하는 배선 패턴에 의해 서로 접속되어 있다. 고주파 반도체 소자(2)는 금속 세선(4)에 의해 배선 패턴과 전기적으로 접속되어 있다. 또한, 기판(1)의 표면은 절연성 수지(5)에 의해 덮여져 있고, 이 절연성 수지(5)의 표면에는 금속 박막(6)이 형성되어 있다.
이와 같이 하여 절연성 수지(5)에 의해 고주파 반도체 소자(2)나 전자부품(3)을 기밀하게 밀봉하면, 예컨대 금속 캡을 이용한 경우보다도 내습성, 내충격성 등의 특성이 향상한다. 금속 캡은 경우에 따라서는 납땜 공정을 필요로 하지만, 납프리 땜납의 채용에 따라 납땜은 고온에서 행할 필요가 발생하여, 이를 위한 가열이 고주파 모듈의 각 부품이나 기판에 바람직하지 않은 영향을 미치는 경우도 있었다. 그러나, 절연성 수지(5)를 이용하면, 이와 같은 납땜 공정이 불필요해진다.
또한, 절연성 수지(5)는 금속 박막(6)을 지지하는 안정된 「기초」가 되기도 한다. 이 기초상에 금속 박막(6)은 예컨대 증착, 스퍼터링, 도금 등 각종의 박막 형성법을 적용하여 형성된다. 후술하는 측정 결과로부터 알 수 있는 바와 같이, 실용적인 전자파 차폐 효과를 얻기 위해 필요한 금속 박막의 막 두께(도 1;H1)는 종래 이용되어 왔던 금속 캡보다도 두 자리 정도나 작다. 또, 절연성 수지(5)의 형성 방법에는 특별히 제한은 없고, 트랜스퍼 몰드, 인쇄, 사출 성형 등에 의해 형성하면 된다.
본 발명의 고주파 모듈을 이용하면, 예컨대 6mm각, 두께 1mm(도 1: H3)의 세라믹 기판을 이용한 경우, 모듈 높이(도 1 : H1 + H2 + H3)를 1.65mm 이하로 하는 것이 가능해진다. 이 모듈의 두께는 동일한 조건에서 금속 캡을 이용하여 전자파 차폐 효과를 얻도록 한 경우의 모듈의 두께보다도 적어도 0.2mm 정도는 작다.
절연성 수지(5), 금속 박막(6)의 종류, 재료 등은 본 발명의 목적이 달성되는 한 특별히 제한은 없고, 예컨대, 절연성 수지(5)로서는 에폭시 수지 등의 열경화성 수지를 이용하면 되며, 금속 박막(6)으로서는 금, 은, 동, 니켈 등을 이용하면 된다. 금속 박막(6)은 단층으로 제한되지 않고 다층으로 해도 좋다. 예컨대, 도금에 의해 금속 박막(6)을 형성하는 경우, 금속 박막(6)을 절연성 수지(5)측에서 동/니켈/플래시 금의 다층 구성으로 하면, 금속 박막(6)과 절연성 수지(5)와의 밀착성이 양호해지는 동시에, 금속 박막(6)을 저 시트 저항화할 수 있다. 이 다층 구성은 예컨대, 각 층의 두께를 순서대로 1㎛, 0.5㎛, 0.05㎛(총 두께 1.5∼1.6㎛)로 하면 무전해 니켈 도금 3㎛와 동일 정도의 전자파 차폐 효과가 얻어진다. 상술한 바와 같은 6mm 각, 두께 1mm의 세라믹 기판을 이용한 고주파 모듈의 경우, 넓은 면적에 걸쳐 균일하게 전자파 차폐 효과를 얻기 위해서는, 금속 박막(6)의 막 두께의 최소값은 2∼3㎛인 것이 바람직하고, 또 각종의 박막 형성 방법을 적용하여 형성되는 금속 박막(6)의 양산성과, 또 소형화를 위해서는 막 두께의 최대값은 10㎛인 것이 바람직하다.
기판(1), 고주파 반도체 소자(2), 각 전자부품(3)에 대해서도 종래로부터 이용되어 오던 것을 제한없이 이용할 수 있다. 기판(1)으로서는 통상, 수지 기판이나 세라믹 기판이 이용된다.
금속 박막(6)은 도 1에 도시한 바와 같이 전기적으로 떠 있는 상태에서도 어느 정도 전자파를 차폐하지만, 이 차폐 효과를 높이기 위해서는 기판 표면의 배선 패턴에 접속해 두면 좋다. 금속 박판(6)과 배선 패턴과의 접속의 예를 이하에 나타낸다.
도 2에 도시한 고주파 모듈에서는, 배선 패턴(10)이 노출하도록 절연성 수지(5)에 원형의 구멍(개구부)(7)이 설치되고, 이 구멍(7)의 내면(바닥면 및 측면)에 형성된 금속 박막에 의해, 절연성 수지(5)의 표면의 금속 박막(6)과 배선 패턴(10)이 전기적으로 접속하고 있다. 배선 패턴(10)은 그라운드 전위에 접속한 접지 라인인 것이 바람직하다.
도 3에 도시한 고주파 모듈에서는 평면에서 보아 원형이 되도록 설치된 구멍인 것에 비해, 평면에서 보아 직사각형의 홈(개구부)(8)이 설치되어 있다. 여기에서도 도 2와 마찬가지로 이 홈(8)의 내면에 형성된 금속 박막에 의해, 금속 박막(6)과 배선 패턴(10)이 전기적으로 접속하여, 금속 박막(6)의 전자파 차폐 효과를 높이고 있다. 또, 구멍(7), 홈(8) 등의 개구부의 형상은 원, 직사각형에 한하지 않고, 타원 그 외의 것이어도 좋다.
절연성 수지(5)는 기판(1)의 표면의 전체 영역을 덮도록 형성할 필요는 없지만, 적어도 고주파 반도체 소자(2)를 밀봉하고, 또 이 소자(2)와 함께, 고주파 신호를 처리하는 회로를 구성하는 전자부품(3)도 밀봉하도록 형성하는 것이 바람직하다. 따라서, 상기 구멍(7) 등은 이들 소자(2) 등이 배치된 영역을 제외한 기판 표면, 전형적으로는 도시한 바와 같이 기판 표면의 가장자리부에 설치하는 것이 바람직하다. 본 발명의 고주파 모듈에서는 도 2, 도 3에 도시한 바와 같이, 접지 패턴 등의 배선 패턴(10)이 기판 표면 가장자리부로 인출되어, 이 가장자리부에 구멍(7) 등의 개구부가 형성되고, 이 개구부에서 금속 박막(6)과 배선 패턴(10)이 전기적으로 접속된 형태가 적합하다.
구멍(7) 등의 개구부는 그 내부에 금속 박막이 형성되기 쉽게, 그 최단 직경(기판 표면에 평행한 면에서의 개구 직경의 최단부 길이; 예컨대 도 3에서 홈(8)에 대해서 도시한 W)이 0.2mm 이상이 되도록 형성하면 된다. 최단 직경이 0.2mm 미만이면, 예컨대 도금액이 내부로 들어가기 어렵게 된다. 한편, 상기 최단 직경을 5mm보다도 크게 하면, 모듈 소형화의 방해가 된다.
개구부는, 예컨대 레이저 광의 조사나 다이서(회전 톱) 등에 의한 기계적인 연삭 가공에 의해 설치되면 되며, 형성 방법에 제한은 없다. 레이저 광에 의한 절삭의 속도는 재료에 따라 다른 경우가 있다. 예컨대, YAG(yttrium aluminum garnet) 레이저에 의한 에폭시 수지의 절삭 속도는 니켈 등의 금속의 절삭 속도보다도 현저하게 크다. 이것을 이용하면, 기판 표면에 배치된 배선 패턴의 노출 가공이 용이해진다.
절연성 수지(5)의 측부에 절결을 마련하거나, 측부를 후퇴시켜 배선 패턴(10)을 노출시켜도 좋다. 도 4 및 도 5는, 절연성 수지(5)에 마련된 절결(9)의 부분에서 배선 패턴(10)이 노출한 고주파 모듈의 다른 형태의 부분 절취 사시도이다. 이들 모듈에서는 예컨대, 트랜스퍼 몰드에 이용하는 금형의 형상에 의해, 절연성 수지(5)의 가장자리부에 절결(9)이 형성되어, 이 절결(9)로부터 배선 패턴(10)이 노출하고 있다. 이와 같이 하여 절결(9)을 마련한 절연성 수지(5)의 표면(절결(9) 부분의 표면도 포함함) 및 절결(9)로부터 노출한 배선 패턴(10)상에 금속 박막(6)을 형성하면, 금속 박막(6)과 배선 패턴(10)과의 전기적 접속을 확보할 수 있다.
도 5에 예시한 바와 같이, 절결(9)의 측벽의 일부에 테이퍼를 형성하면, 이 면에 금속 박막(6)이 형성되기 쉬워지게 되어 배선 패턴(10)과의 전기적 접속을 확보하기 쉽다. 이와 같이, 본 발명의 고주파 모듈에서는, 특히 전기적 접속의 안정성이 문제가 되기 쉬운 경우(특히, 증착, 스퍼터링 등의 기상 성막법을 채용하는 경우)에는 절연성 수지(5)의 개구부나 절결부의 적어도 일부의 측면에, 테이퍼(측면과 기판 표면이 절연성 수지(5)측에서 예각을 구성하는 테이퍼)를 형성하는 것이 바람직하다. 예컨대, 도 3의 홈(8)의 경우는 단면을 V자형, U자형 등으로 하면 좋다.
상기 도 1 내지 도 5에서는 절연성 수지(5)의 측면의 전면에 금속 박막(6)이 형성되지 않은 형태를 도시했다. 본 발명의 고주파 모듈이 이들의 형태로 제한하는 것은 아니지만, 양산에 적합한 방법에 의해 제조하면, 이와 같은 모듈이 되는 경우가 많다. 이 방법에서는 복수의 기판으로 분할되는 판재(기판 모재)에 고주파 반도체 소자(2), 전자부품(3) 등을 실장하여, 이들을 절연성 수지(5)로 밀봉하고, 또 금속 박막(6)을 형성하고 나서 기판 모재가 기판으로 분할된다. 이 방법의 예를 도 6을 참조하여 이하에 설명한다.
먼저, 종래로부터 행해져 온 바와 같이, 기판 모재(11)상에 칩 저항, 칩 콘덴서 등의 전자부품(3)을 소정의 위치에 탑재한다(도 6(a), (b)). 이 탑재는 예컨대 땜납 페이스트를 이용한 리플로우법에 의해 행해진다. 다음에, 고주파 반도체 소자(2)를 동일한 납땜 등에 의해 탑재하여(도 6(c)), 금속 세선(4)을 이용한 와이어 본딩을 행한다(도 6(d)). 이어서, 에폭시 수지 등의 절연성 수지(5)를 트랜스퍼 몰드 등에 의해 소정의 형상으로 성형한다(도 6(e)). 또한, 레이저 광의 조사 등에 의해 기판 모재(11)의 분할 예정선(13)상의 절연성 수지에 개구(14)를 설치한다.(도 6(f)). 상기에서 설명한 바와 같이, 이 개구(14)의 형성은 금형을 이용하여 수지의 성형과 함께 설치해도 좋다. 그리고, 개구(14)를 형성한 절연성 수지(5)의 표면에 예컨대 도금에 의해 금속 박막(6)을 형성한다(도 6(g)). 마지막으로, 분할 예정선(13)을 따라 기판 모재(11)를 분할하면, 도 5에 도시한 바와 같은 수지 측부를 부분적으로 잘라낸 모듈이 얻어진다.
개구(14)는 분할 예정선(13)을 따라 신장하는 홈부로 형성해도 좋다. 이 경우는 기판(1)의 표면의 가장자리부에서 절연성 수지(5)가 후퇴하고, 이 후퇴부로부터 배선 패턴(10)이 노출한 고주파 모듈이 얻어진다.
상기에 예시한 제조 방법에서는, 도 7 및 도 8에 도시한 바와 같이, 기판 모재(11)의 안쪽면(고주파 회로를 형성하는 면의 대향면)에 분할 예정선(13)상을 따라 스크라이브 라인(12)을 형성해 두면 좋다. 일반적으로는 분할 예정선(13)에 관통 구멍을 배열하는 것도 잘 행해지지만, 관통 구멍이 천공 형상으로 배열된 분할 예정선(13)에서는 표면으로부터 수지가 침입하거나 안쪽면에 누설하기 시작하는 경우가 있다.
특히 세라믹 기판을 이용하면, 소성에 따른 기판의 사소한 변형에 의해 레이저 광 조사 위치가 시프트하여 버리는 경우가 있다. 그러나, 스크라이브 라인을 기준으로 하여, 예컨대, 도 7, 도 8에 도시한 형태에서는 스크라이브 라인(12)을 따라 대향면으로부터 레이저 광을 조사하면, 기판의 소성에 의해 배선 패턴(10)이 부분적으로 좌우로 흔들린다 해도, 이 만곡한 배선 패턴(10)을 따라 정밀도 좋게 레이저광에 의한 연마를 행할 수 있다. 또, 세라믹 기판을 이용하는 경우는 미소성(未燒成)의 상태(예컨대, 알루미나의 그린 시트)에서, 스크라이브 라인 등을 예컨대 금형을 이용하여 형성하고, 그 후에 예컨대 800∼1300℃에서 소성하면 된다.
스크라이브 라인(12) 대신에 외부와의 전기적 접속을 위해, 기판의 안쪽면측에 배열하도록 형성한 랜드 전극(15)을 위치 결정용의 마크로 하여, 레이저 광 조사 등의 가공을 행해도 좋다. 도 9 및 도 10에 도시한 바와 같이 랜드 전극(15)은 기판 안쪽면에 설치할 필요는 없고, 스크라이브 라인(12)을 따라 배열한 오목부로 형성하여, 기판 측면에도 노출하도록 형성해도 상관없다.
이하에, 금속 박막(6)에 의한 전자파 차폐의 효과를 측정한 예를 나타낸다. 금속 박막(6)으로서는 무전해 도금에 의해 형성한 니켈 금속 박막을 이용하고, 두께는 3㎛로 했다. 절연성 수지(5)로서는 에폭시 수지를 이용하고, 그 두께는 약 1mm로 했다. 금속 박막(6)을 형성하는 것만에 의한 경우(도 1의 형태에 상당), 금속 박막(6)을 배선 패턴(10)에 접속한 경우(도 2의 형태에 상당 ; 배선 패턴(10)으로의 전압은 3V), 금속 박막(6)을 그라운드 전위의 배선 패턴(10)(GND 배선 패턴)에 접속한 경우(도 4의 형태에 상당)의 각 모듈에서의 전자파 차폐 효과를, 금속 캡(120)을 이용한 경우(도 12의 형태에 상당)와 함께, 도 11에 도시한다. 금속 캡(120)의 두께는 약 300㎛로 했다. 또, 도 11에서는 기판 표면을 노출시킨 상태를 기준(투과 0dB)으로 하여 전자파의 투과를 상대적으로 도시했다.
이상 설명한 바와 같이, 본 발명에 의하면, 전자파를 차폐하면서 소형화에 유리한 구조를 가지는 고주파 모듈을 제공할 수 있다.
발명의 상세한 설명의 항에서 이룬 구체적인 실시 형태 또는 실시예는 어디까지나 본 발명의 기술 내용을 명확하게 하는 것으로, 이와 같은 구체예에만 한정하여 협의적으로 해설되어야만 하는 것은 아니며, 본 발명의 정신과 다음에 기재하는 특허청구의 범위 내에서 다양하게 변경하여 실시할 수 있는 것이다.
도 1은 본 발명의 고주파 모듈의 일 형태에서 절연성 수지 및 금속 박막을 부분적으로 잘라내어 도시한 부분 절취 사시도,
도 2는 본 발명의 고주파 모듈의 다른 일 형태의 부분 절취 사시도,
도 3은 본 발명의 고주파 모듈의 또 다른 일 형태의 부분 절취 사시도,
도 4는 본 발명의 고주파 모듈의 또 다른 일 형태의 부분 절취 사시도,
도 5는 본 발명의 고주파 모듈의 또 다른 일 형태의 부분 절취 사시도,
도 6은 본 발명의 고주파 모듈의 제조 공정을 모듈 단면도에 의해 설명하는 도면,
도 7은 본 발명의 고주파 모듈의 제조 공정의 일 단계에서의 예를 기판 표면측에서 본 상태를 도시하는 사시도,
도 8은 도 7에 도시한 일 단계를 기판 안쪽면측에서 본 상태를 도시하는 사시도,
도 9는 본 발명의 고주파 모듈의 제조 공정의 일 단계에서의 다른 예를 기판 표면측에서 본 상태를 도시하는 사시도,
도 10은 도 9에 도시한 일 단계를 기판 안쪽면측에서 본 상태를 도시하는 사시도,
도 11은 고주파 모듈의 전자파 차폐 특성을 비교하여 도시하는 그래프,
도 12는 종래의 고주파 모듈의 일 형태의 부분 절취 사시도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1 : 기판 2 : 고주파 반도체 소자
3 : 전자부품 4 : 금속 세선
5 : 절연성 수지 6 : 금속 박막
7 : 구멍 8 : 홈
9 : 절결 10 : 배선 패턴
11 : 기판 모재 12 : 스크라이브 라인
13 : 분할 예정선 14 : 개구
15, 16 : 랜드 전극

Claims (16)

  1. 기판과,
    상기 기판의 일 표면상에 탑재된, 고주파 반도체 소자를 포함하는 고주파 회로와,
    적어도 상기 고주파 반도체 소자를 밀봉하도록 형성된 절연성 수지와,
    상기 절연성 수지의 표면에 형성된 금속 박막을 구비하고,
    상기 고주파 회로는 배선 패턴을 더 포함하고,
    상기 기판의 일 표면은, 상기 절연성 수지가 형성되어 있는 제1 영역과, 상기 절연성 수지가 형성되어 있지 않고 배선 패턴이 노출되어 있는 제2 영역을 가지고 있고,
    상기 절연성 수지의 표면에 형성된 금속 박막이, 상기 기판의 일 표면에 형성된 제2 영역까지 연장되어 형성되어, 상기 제2 영역에서 상기 기판의 표면에 노출된 배선 패턴과, 상기 금속 박막이 전기적으로 접속한 고주파 모듈.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서,
    상기 절연성 수지는 상기 배선 패턴을 노출시키기 위해 설치된 개구부를 포함하고, 상기 개구부는 0.2mm 이상 5mm 이하의 최단 직경을 가지는 것을 특징으로 하는 고주파 모듈.
  5. 제1항에 있어서,
    그라운드 전위에 접속된 배선 패턴과 상기 금속 박막이 전기적으로 접속된 것을 특징으로 하는 고주파 모듈.
  6. 제1항에 있어서,
    상기 금속 박막의 막 두께가 1㎛ 이상 300㎛ 이하인 것을 특징으로 하는 고주파 모듈.
  7. 제1항에 있어서,
    상기 금속 박막이 다층 구성인 것을 특징으로 하는 고주파 모듈.
  8. 제4항에 있어서,
    상기 절연성 수지의 개구부는 상기 기판의 일 표면의 가장자리부 상에 설치되는 것을 특징으로 하는 고주파 모듈.
  9. 제1항에 있어서,
    상기 절연성 수지는 그 측부에 배선 패턴을 노출시키기 위한 절결부를 포함하는 것을 특징으로 하는 고주파 모듈.
  10. 제4항에 있어서,
    상기 절연성 수지의 개구부의 적어도 일부의 내측면에, 상기 내측면과 기판 표면이 절연성 수지측에서 예각을 구성하는 테이퍼를 형성하는 것을 특징으로 하는 고주파 모듈.
  11. 제9항에 있어서,
    상기 절연성 수지의 절결부의 적어도 일부의 측면에, 상기 측면과 기판 표면이 절연성 수지측에서 예각을 구성하는 테이퍼를 형성하는 것을 특징으로 하는 고주파 모듈.
  12. 제1항에 기재된 고주파 모듈의 제조 방법에 있어서, 절연성 수지를, 금형을 이용한 성형, 또는 상기 절연성 수지의 성형의 후에 행하는 레이저 광의 조사 또는 기계적 연마에 의해, 배선 패턴의 일부가 기판의 표면에서 노출하도록 형성하는 것을 특징으로 하는 고주파 모듈의 제조 방법.
  13. 제12항에 있어서,
    고주파 회로가 배치되는 일 표면의 대향면에 미리 형성한 마크에 의해 위치를 정하여, 레이저 광의 조사 또는 기계적 연마를 행하는 것을 특징으로 하는 고주파 모듈의 제조 방법.
  14. 제13항에 있어서,
    마크가, 기판 모재를 기판으로 분할하기 위한 스크라이브 라인 또는 외부와의 전기적 접속을 위한 전극인 것을 특징으로 하는 고주파 모듈의 제조 방법.
  15. 제13항에 있어서,
    기판 재료로서 세라믹을 이용하며, 기판을 소성하기 전에 마크를 형성하고, 상기 기판을 소성한 후에 레이저 광의 조사 또는 기계적 연마를 행하는 것을 특징으로 하는 고주파 모듈의 제조 방법.
  16. 제1항에 기재된 고주파 모듈의 제조 방법에 있어서,
    배선 패턴이 형성된 기판상에, 적어도 고주파 반도체 소자를 탑재하는 공정과,
    상기 고주파 반도체 소자를 상기 배선 패턴에 전기적으로 접속하는 공정과,
    적어도 상기 고주파 반도체 소자를 밀봉하는 절연성 수지를, 상기 기판의 표면에 상기 배선 패턴의 일부가 노출하도록 형성하는 공정과,
    상기 절연성 수지의 표면에 금속 박막을 형성하는 공정을 포함하는 것을 특징으로 하는 고주파 모듈의 제조 방법.
KR10-2002-0013785A 2001-03-16 2002-03-14 고주파 모듈 및 그 제조 방법 KR100486400B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00076373 2001-03-16
JP2001076373A JP3718131B2 (ja) 2001-03-16 2001-03-16 高周波モジュールおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20020073409A KR20020073409A (ko) 2002-09-26
KR100486400B1 true KR100486400B1 (ko) 2005-04-29

Family

ID=18933321

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0013785A KR100486400B1 (ko) 2001-03-16 2002-03-14 고주파 모듈 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7081661B2 (ko)
JP (1) JP3718131B2 (ko)
KR (1) KR100486400B1 (ko)
CN (1) CN1284230C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844791B1 (ko) 2006-11-29 2008-07-07 엘지이노텍 주식회사 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Families Citing this family (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930256B1 (en) 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US7187060B2 (en) 2003-03-13 2007-03-06 Sanyo Electric Co., Ltd. Semiconductor device with shield
JP4051326B2 (ja) * 2003-08-26 2008-02-20 京セラ株式会社 電子装置の製造方法
JP2005117009A (ja) * 2003-09-17 2005-04-28 Denso Corp 半導体装置およびその製造方法
DE10359885B4 (de) * 2003-12-19 2006-05-04 Pepperl + Fuchs Gmbh Verfahren zur Herstellung eines Schaltgeräts sowie Baugruppe für ein Schaltgerät
JP4335661B2 (ja) 2003-12-24 2009-09-30 Ｎｅｃエレクトロニクス株式会社 高周波モジュールの製造方法
JPWO2005062356A1 (ja) * 2003-12-24 2007-07-19 株式会社日立製作所 装置とその製造方法
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
US7629674B1 (en) * 2004-11-17 2009-12-08 Amkor Technology, Inc. Shielded package having shield fence
JP2006165109A (ja) * 2004-12-03 2006-06-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4408082B2 (ja) * 2005-01-14 2010-02-03 シャープ株式会社 集積回路パッケージの設計方法および製造方法
JP2006210480A (ja) * 2005-01-26 2006-08-10 Nec Electronics Corp 電子回路基板
US7265034B2 (en) * 2005-02-18 2007-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting integrated circuit chips from wafer by ablating with laser and cutting with saw blade
EP1715520B1 (fr) * 2005-04-21 2010-03-03 St Microelectronics S.A. Dispositif de protection d'un circuit électronique
JP4589170B2 (ja) * 2005-04-28 2010-12-01 新光電気工業株式会社 半導体装置及びその製造方法
JP4810904B2 (ja) 2005-07-20 2011-11-09 ソニー株式会社 高周波スイッチ回路を有する高周波装置
US8062930B1 (en) * 2005-08-08 2011-11-22 Rf Micro Devices, Inc. Sub-module conformal electromagnetic interference shield
US8053872B1 (en) 2007-06-25 2011-11-08 Rf Micro Devices, Inc. Integrated shield for a no-lead semiconductor device package
US7451539B2 (en) * 2005-08-08 2008-11-18 Rf Micro Devices, Inc. Method of making a conformal electromagnetic interference shield
US8186048B2 (en) * 2007-06-27 2012-05-29 Rf Micro Devices, Inc. Conformal shielding process using process gases
US8959762B2 (en) 2005-08-08 2015-02-24 Rf Micro Devices, Inc. Method of manufacturing an electronic module
KR100651465B1 (ko) * 2005-08-09 2006-11-29 삼성전자주식회사 전자 회로 모듈 및 집적 회로 장치의 제작 방법과 그를이용한 전자 회로 모듈
JP4467506B2 (ja) * 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
JP2007157763A (ja) * 2005-11-30 2007-06-21 Mitsumi Electric Co Ltd 回路モジュール
US7626247B2 (en) * 2005-12-22 2009-12-01 Atmel Corporation Electronic package with integral electromagnetic radiation shield and methods related thereto
TWI283056B (en) * 2005-12-29 2007-06-21 Siliconware Precision Industries Co Ltd Circuit board and package structure thereof
KR100737098B1 (ko) * 2006-03-16 2007-07-06 엘지이노텍 주식회사 전자파 차폐장치 및 그 제조 공정
JP4944024B2 (ja) * 2006-03-22 2012-05-30 三菱電機株式会社 送受信装置
KR100691629B1 (ko) * 2006-04-21 2007-03-12 삼성전기주식회사 금속벽을 이용한 고주파 모듈 및 그 제조 방법
US7309912B1 (en) * 2006-06-28 2007-12-18 Altera Corporation On-package edge-mount power decoupling and implementation with novel substrate design for FPGA and ASIC devices
TWM308497U (en) * 2006-10-03 2007-03-21 Lingsen Precision Ind Ltd Microelectromechanical module package structure with reduced noise interference
FR2907633B1 (fr) * 2006-10-20 2009-01-16 Merry Electronics Co Ltd Boitier de systeme micro-electromecanique.
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
WO2008062982A1 (en) * 2006-11-21 2008-05-29 Lg Innotek Co., Ltd Electromagnetic shielding device, radio frequency module having the same, and method of manufacturing the radio frequency module
KR100844790B1 (ko) * 2006-11-29 2008-07-07 엘지이노텍 주식회사 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법
KR101349546B1 (ko) * 2007-02-06 2014-01-08 엘지이노텍 주식회사 Ｒｆ송수신 시스템
KR100834684B1 (ko) * 2007-02-12 2008-06-02 삼성전자주식회사 전자 회로 패키지
FI20070415L (fi) * 2007-05-25 2008-11-26 Elcoteq Se Suojamaadoitus
US7701040B2 (en) * 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US20090091907A1 (en) * 2007-10-09 2009-04-09 Huang Chung-Er Shielding structure for electronic components
US8212339B2 (en) * 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
KR100877551B1 (ko) * 2008-05-30 2009-01-07 윤점채 전자파 차폐 기능을 갖는 반도체 패키지, 그 제조방법 및 지그
US7772046B2 (en) * 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
JP2008288610A (ja) * 2008-07-17 2008-11-27 Taiyo Yuden Co Ltd 回路モジュールの製造方法
US8410584B2 (en) 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8242616B1 (en) * 2008-08-29 2012-08-14 Renesas Electronics Corporation Method for manufacturing semiconductor device and molded structure
TW201013881A (en) * 2008-09-10 2010-04-01 Renesas Tech Corp Semiconductor device and method for manufacturing same
WO2010041356A1 (ja) * 2008-10-07 2010-04-15 株式会社村田製作所 電子部品モジュールの製造方法
JP5273154B2 (ja) * 2008-10-23 2013-08-28 株式会社村田製作所 電子部品モジュールの製造方法
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
DE112009004700B4 (de) * 2008-12-10 2017-03-16 Murata Manufacturing Co., Ltd. Hochfrequenzmodul
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US7923739B2 (en) * 2009-06-05 2011-04-12 Cree, Inc. Solid state lighting device
US8598602B2 (en) 2009-01-12 2013-12-03 Cree, Inc. Light emitting device packages with improved heat transfer
CN102282523A (zh) * 2009-01-16 2011-12-14 株式会社半导体能源研究所 调节器电路以及包含调节器电路的rfid标签
DE102009000427A1 (de) * 2009-01-27 2010-07-29 Robert Bosch Gmbh Verfahren zur Herstellung eines Sensormoduls
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8686445B1 (en) 2009-06-05 2014-04-01 Cree, Inc. Solid state lighting devices and methods
US8860043B2 (en) * 2009-06-05 2014-10-14 Cree, Inc. Light emitting device packages, systems and methods
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) * 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8648359B2 (en) 2010-06-28 2014-02-11 Cree, Inc. Light emitting devices and methods
US8269244B2 (en) 2010-06-28 2012-09-18 Cree, Inc. LED package with efficient, isolated thermal path
USD643819S1 (en) * 2010-07-16 2011-08-23 Cree, Inc. Package for light emitting diode (LED) lighting
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US9137934B2 (en) 2010-08-18 2015-09-15 Rf Micro Devices, Inc. Compartmentalized shielding of selected components
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
WO2012072795A2 (en) * 2010-12-03 2012-06-07 ALERE TECHNOLOGIES GmbH Transformation of material into an optically modulating state via laser radiation
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
USD679842S1 (en) 2011-01-03 2013-04-09 Cree, Inc. High brightness LED package
US8610140B2 (en) 2010-12-15 2013-12-17 Cree, Inc. Light emitting diode (LED) packages, systems, devices and related methods
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
TWI525782B (zh) * 2011-01-05 2016-03-11 矽品精密工業股份有限公司 半導體封裝件及其製法
TW201251140A (en) 2011-01-31 2012-12-16 Cree Inc High brightness light emitting diode (LED) packages, systems and methods with improved resin filling and high adhesion
WO2012109225A1 (en) 2011-02-07 2012-08-16 Cree, Inc. Components and methods for light emitting diode (led) lighting
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US8835226B2 (en) 2011-02-25 2014-09-16 Rf Micro Devices, Inc. Connection using conductive vias
US9627230B2 (en) 2011-02-28 2017-04-18 Qorvo Us, Inc. Methods of forming a microshield on standard QFN package
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
JP5480923B2 (ja) 2011-05-13 2014-04-23 シャープ株式会社 半導体モジュールの製造方法及び半導体モジュール
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
JP2013161831A (ja) * 2012-02-01 2013-08-19 Mitsumi Electric Co Ltd 電子モジュール及びその製造方法
CN105977223B (zh) * 2012-03-01 2018-11-27 日月光半导体制造股份有限公司 不规则形状的封装结构及其制造方法
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
JP2014063806A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US9807890B2 (en) 2013-05-31 2017-10-31 Qorvo Us, Inc. Electronic modules having grounded electromagnetic shields
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
JP5576542B1 (ja) * 2013-08-09 2014-08-20 太陽誘電株式会社 回路モジュール及び回路モジュールの製造方法
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9691949B2 (en) 2014-05-30 2017-06-27 Cree, Inc. Submount based light emitter components and methods
US9666930B2 (en) * 2014-10-23 2017-05-30 Nxp Usa, Inc. Interface between a semiconductor die and a waveguide, where the interface is covered by a molding compound
USD777122S1 (en) * 2015-02-27 2017-01-24 Cree, Inc. LED package
USD772181S1 (en) * 2015-04-02 2016-11-22 Genesis Photonics Inc. Light emitting diode package substrate
USD778848S1 (en) * 2015-04-07 2017-02-14 Cree, Inc. Solid state light emitter component
USD783547S1 (en) * 2015-06-04 2017-04-11 Cree, Inc. LED package
CN105140138B (zh) * 2015-09-16 2017-10-27 江苏长电科技股份有限公司 一种电磁屏蔽封装方法及其封装结构
CN109075155B (zh) 2016-03-21 2022-04-05 株式会社村田制作所 封装电路系统结构
JP1566953S (ko) * 2016-04-28 2017-01-16
JP6683542B2 (ja) * 2016-06-11 2020-04-22 新日本無線株式会社 電磁シールドを備えた半導体装置の製造方法
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10957736B2 (en) 2018-03-12 2021-03-23 Cree, Inc. Light emitting diode (LED) components and methods
US11127689B2 (en) 2018-06-01 2021-09-21 Qorvo Us, Inc. Segmented shielding using wirebonds
US11219144B2 (en) 2018-06-28 2022-01-04 Qorvo Us, Inc. Electromagnetic shields for sub-modules
US11114363B2 (en) 2018-12-20 2021-09-07 Qorvo Us, Inc. Electronic package arrangements and related methods
US11515282B2 (en) 2019-05-21 2022-11-29 Qorvo Us, Inc. Electromagnetic shields with bonding wires for sub-modules

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464298A (en) * 1987-09-03 1989-03-10 Nec Corp Hybrid integrated circuit
JPH0412593A (ja) * 1990-05-01 1992-01-17 Taiho Kogyo Kk 電磁波シールド方法
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
JPH05291787A (ja) * 1992-04-14 1993-11-05 Nitto Denko Corp 高周波用多層配線板及びその製造方法
JPH08288686A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0763115B2 (ja) * 1993-03-25 1995-07-05 日本電気株式会社 高周波モジュール装置及びその製造方法
JPH0846073A (ja) * 1994-07-28 1996-02-16 Mitsubishi Electric Corp 半導体装置
WO1997002596A1 (fr) * 1995-06-30 1997-01-23 Kabushiki Kaisha Toshiba Composant electronique et son procede de fabrication
US6376921B1 (en) 1995-11-08 2002-04-23 Fujitsu Limited Semiconductor device, method for fabricating the semiconductor device, lead frame and method for producing the lead frame
US6072239A (en) 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
US6329711B1 (en) 1995-11-08 2001-12-11 Fujitsu Limited Semiconductor device and mounting structure
JP3074264B2 (ja) 1997-11-17 2000-08-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6159770A (en) 1995-11-08 2000-12-12 Fujitsu Limited Method and apparatus for fabricating semiconductor device
JP2938820B2 (ja) 1996-03-14 1999-08-25 ティーディーケイ株式会社 高周波モジュール
US6150193A (en) * 1996-10-31 2000-11-21 Amkor Technology, Inc. RF shielded device
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
US6566596B1 (en) * 1997-12-29 2003-05-20 Intel Corporation Magnetic and electric shielding of on-board devices
JP2000223647A (ja) 1999-02-03 2000-08-11 Murata Mfg Co Ltd 高周波モジュールの製造方法
US6362961B1 (en) * 1999-04-22 2002-03-26 Ming Chin Chiou CPU and heat sink mounting arrangement
JP2001244688A (ja) 2000-02-28 2001-09-07 Kyocera Corp 高周波モジュール部品及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464298A (en) * 1987-09-03 1989-03-10 Nec Corp Hybrid integrated circuit
JPH0412593A (ja) * 1990-05-01 1992-01-17 Taiho Kogyo Kk 電磁波シールド方法
JPH0458596A (ja) * 1990-06-28 1992-02-25 Nippon Telegr & Teleph Corp <Ntt> 電磁シールド方法
JPH05291787A (ja) * 1992-04-14 1993-11-05 Nitto Denko Corp 高周波用多層配線板及びその製造方法
JPH08288686A (ja) * 1995-04-20 1996-11-01 Nec Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100844791B1 (ko) 2006-11-29 2008-07-07 엘지이노텍 주식회사 전자파 차폐장치 및 이를 갖는 고주파 모듈과 고주파 모듈제조방법

Also Published As

Publication number Publication date
US7125744B2 (en) 2006-10-24
CN1284230C (zh) 2006-11-08
JP3718131B2 (ja) 2005-11-16
US7081661B2 (en) 2006-07-25
CN1378420A (zh) 2002-11-06
KR20020073409A (ko) 2002-09-26
US20050056925A1 (en) 2005-03-17
JP2002280468A (ja) 2002-09-27
US20020153582A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
KR100486400B1 (ko) 고주파 모듈 및 그 제조 방법
US9230924B2 (en) Method of producing semiconductor module and semiconductor module
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
KR20010109149A (ko) 면설치형 전자회로유닛
JPH0465909A (ja) 表面弾性波装置
EP2940730A1 (en) Method of manufacturing electronic component
EP2519085B1 (en) Multi-piece wiring substrate, wiring substrate, and electronic device
US10945338B2 (en) Wiring substrate
JP2018201248A (ja) 無線モジュール
JP3793421B2 (ja) 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法
EP4068347A1 (en) Package for housing electronic component, electronic device, and electronic module
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
CN111052352B (zh) 多连片式布线基板、电子部件收纳用封装件、电子装置以及电子模块
JP3488826B2 (ja) 配線基板用多数個取り基板
JP2004343072A (ja) 多数個取り配線基板
US7135808B2 (en) Lead terminal, resonator and train of electronic components
JP2008135524A (ja) 多数個取り配線基板
JP2000165003A (ja) 多数個取り配線基板
JP4272506B2 (ja) 多数個取り配線基板
JP2005217099A (ja) 多数個取り配線基板
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP2001044068A (ja) 小型な表面実装用部品及びその製造方法
JP2003283067A (ja) 多数個取り配線基板
JP2023126865A (ja) 電子素子実装用基板、電子装置、および電子モジュール
JP2000182871A (ja) チップインダクタの製造方法およびチップインダクタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee