KR20010109149A - 면설치형 전자회로유닛 - Google Patents

면설치형 전자회로유닛 Download PDF

Info

Publication number
KR20010109149A
KR20010109149A KR1020010029760A KR20010029760A KR20010109149A KR 20010109149 A KR20010109149 A KR 20010109149A KR 1020010029760 A KR1020010029760 A KR 1020010029760A KR 20010029760 A KR20010029760 A KR 20010029760A KR 20010109149 A KR20010109149 A KR 20010109149A
Authority
KR
South Korea
Prior art keywords
substrate
protective layer
insulating protective
shield cover
cover
Prior art date
Application number
KR1020010029760A
Other languages
English (en)
Inventor
이노우에아키히코
Original Assignee
가타오카 마사타카
알프스 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가타오카 마사타카, 알프스 덴키 가부시키가이샤 filed Critical 가타오카 마사타카
Publication of KR20010109149A publication Critical patent/KR20010109149A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Details Of Aerials (AREA)

Abstract

본 발명의 목적은 소형화에 적합하고 제조가 간단한 시일드커버부착 면설치형 전자회로유닛을 제공하는 것이다.
이를 위하여 알루미나재료로 이루어지는 사각형 평판형상의 기판(1) 위에 저항이나 콘덴서 등의 회로소자(3)와 도전패턴을 박막형성함과 동시에, 트랜지스터 등의 반도체 베어칩(4)을 와이어본딩하여 도전패턴의 일부를 기판(1)의 가장자리부에 노출시켜 어스패턴(5)을 형성한다. 이 기판(1)의 어스패턴(5)을 제외하는 영역에 절연성보호층(6)을 포팅하여 절연성 보호층(6)에 의해 회로소자(3)와 반도체 베어칩(4)을 덮음과 동시에, 절연성 보호층(6)의 상면을 프레스 등으로 평탄화처리한다. 그리고 이 절연성 보호층(6)의 상면에 금속판제의 시일드커버(2)를 도전성 접착제(7)를 사용하여 접착하고, 이 도전성 접착제(7)를 어스패턴(5) 위에도 도포함으로써 시일드커버(2)와 어스패턴(5)을 도전성 접착제(7)를 거쳐 전기적으로 접속한다.

Description

면설치형 전자회로유닛{A SURFACE MOUNT TYPE ELECTRONIC CIRCUIT UNIT}
본 발명은 모기판(프린트기판) 위의 땜납랜드에 납땜함으로써 설치되는 면설치형 전자회로유닛에 관한 것으로, 특히 시일드커버를 부설한 면설치형 전자회로유닛에 관한 것이다.
일반적으로 이와 같은 종류의 면설치형 전자회로유닛은 기판 위에 칩저항이나 칩콘덴서 또는 트랜지스터 등의 회로부품을 납땜함과 동시에, 상기 기판의 끝면에 복수의 끝면전극을 설치함으로써 구성되어 하는 있고, 필요에 따라 회로부품을 시일드커버로 덮도록 구성된 면설치형 전자회로유닛도 알려져 있다. 이 시일드커버는 금속판을 박스형상으로 구부려 형성한 것으로 둘레 가장자리에 구부려 형성된 다리편을 끝면전극의 일부에 납땜함으로써 회로부품을 덮도록 기판에 설치되어 있다.
이와 같이 개략 구성된 면설치형 전자회로유닛은 기판의 끝면에 노출하는 끝면전극을 모기판 위의 땜납랜드에 납땜함으로써 설치되기 때문에, 기판의 끝면으로부터 돌출하는 리드단자를 모기판의 관통구멍에 납땜하는 리드부착 전자부품과 비교하면 설치밀도를 대폭으로 높일 수 있다는 이점이 있어, 앞으로 점점 더 수요가 높아지는 경향에 있다.
그런데 최근 칩저항이나 칩콘덴서 등의 회로부품을 소형화하는 기술은 현저하게 진보하고 있어 예를 들면 외형크기가 0.6 ×0.3 mm 정도의 초소형의 칩저항이나 칩콘덴서도 실용화되고 있다. 따라서 상기한 종래기술에 있어서도 이와 같은 소형의 칩부품이나 트랜지스터 등을 사용하여 이들 회로부품을 부품간 피치를 좁힌 상태로 기판 위에 설치하면 면설치형 전자회로유닛을 어느 정도까지는 소형화하는 것이 가능하게 된다.
그러나 칩부품이나 트랜지스터 등의 회로부품의 소형화에는 한계가 있고, 또한 다수의 회로부품을 기판 위에 탑재할 때에 각 회로부품의 납땜부분이 단락하지않도록 하지 않으면 안되기 때문에 부품간 피치를 좁히는 데에도 한계가 있어 이들이 면설치형 전자회로유닛의 더 한층의 소형화를 방해하는 요인으로 되고 있었다. 또 면설치형 전자회로유닛이 소형화되어 가면 그것에 따라 기판과 시일드커버의 외형크기도 소형이 되기 때문에 기판에 시일드커버를 설치하는작업이 곤란하게 된다는 제조상의 문제도 발생한다.
본 발명은 이와 같은 종래기술의 실정을 감안하여 이루어진 것으로, 그 목적은 소형화에 적합하고 제조가 간단한 시일드커버부착 면설치형 전자회로유닛을 제공하는 데에 있다.
도 1은 본 발명의 일 실시형태예에 관한 면설치형 전자회로유닛의 단면도,
도 2는 본 발명의 전자회로유닛의 제조공정을 나타내는 설명도,
도 3은 본 발명의 전자회로유닛의 제조도중에 있어서의 시일드커버와 단책형상 기판의 분해사시도이다.
※도면의 주요부분에 대한 부호의 설명
1 : 기판 1A : 대판 기판
1B : 단책형상 기판 2 : 시일드커버
3 : 회로소자 4 : 반도체 베어칩
5 : 어스드패턴 6 : 절연성 보호층
7 도전성접착제
상기의 목적을 달성하기 위하여 본 발명의 면설치형 전자회로유닛에서는 어스패턴을 가지는 기판 위에 박막형성된 회로소자와 와이어본딩된 반도체 베어칩이 탑재되고, 상기 기판 위에는 상기 어스패턴의 적어도 일부를 노출하여 상기 회로소자와 상기 반도체 베어칩을 피복하도록 절연성 보호층이 포팅되고, 이 절연성 보호층 위를 덮은 상태로 시일드커버가 상기 어스패턴에 도통시켜 접착되어 있도록 구성하였다.
이와 같은 구성에 의하면 기판 위에 박막기술 등을 사용하여 탑재된 회로소자와 반도체 베어칩이 절연성 보호층에 의해 덮여져 있기 때문에 기판 위에 필요로 하는 회로부품을 높은 정밀도로, 또한 고밀도로 설치할 수 있고, 또한 절연성 보호층를 접착면으로 하여 시일드커버를 간단하게 설치할 수 있다.
상기한 구성에 있어서, 시일드커버로서 금속박이나 미리 소망형상으로 포밍한 금속판을 사용할 수 있고, 이와 같은 시일드커버를 절연성 보호층에 접착할 때에 어스패턴과 시일드커버를 도전성 접착제를 거쳐 도통하는 것이 바람직하다.
또 상기 구성에 있어서, 절연성 보호층은 포팅한 그대로의 상태로 사용하여도 좋으나, 포팅 후에 절연성 보호층의 상면을 평탄화처리하는 것이 바람직하고, 이와 같이 절연성 보호층에 평탄화처리를 실시하면, 특히 금속박을 시일드커버로서 사용한 경우, 이 금속박을 절연성 보호층에 간단하고 또한 확실하게 접착할 수 있다.
이하, 발명의 실시형태에 대하여 도면을 참조하여 설명하면, 도 1은 본 발명의 일 실시형태예에 관한 면설치형 전자회로유닛의 단면도, 도 2는 그 전자회로유닛의 제조공정을 나타내는 설명도, 도 3은 그 전자회로유닛의 제조도중에 있어서의 시일드커버와 단책형상 기판의 분해사시도이다.
도 1에 나타내는 바와 같이, 본 실시형태예에 관한 면설치형 전자회로유닛은 알루미나재료로 이루어지는 기판(1)과, 이 기판(1) 위에 탑재된 뒤에서 설명하는 회로부품을 피복하는 시일드커버(2)를 구비하고 있고, 도시 생략한 모기판 위에 납땜하여 설치되는 소형의 면설치부품으로 되어 있다. 기판(1)은 사각형 평판형상으로 형성되어 있고, 대판(大版)기판을 단책형상 기판으로 분할한 후, 이 단책형상 기판을 다시 세분할함으로써 얻어진다. 이 기판(1)의 표면에는 저항이나 콘덴서 등의 회로소자(3)가 스퍼터링 등의 박막기술을 사용하여 형성됨과 동시에, 트랜지스터 등의 반도체 베어칩(4)이 와이어본딩되어 있고, 이들 회로소자(3)와 반도체베어칩(4)을 접속하는 도시 생략한 도전패턴도 박막형성되어 있다. 이 도전패턴은 기판(1)의 가장자리부에서 복수의 끝면전극을 구성하고 있고, 이들 끝면전극의 일부는 어스패턴(5)으로 되어 있다.
또 기판(1) 위에는 에폭시나 실리콘 등으로 이루어지는 절연성 보호층(6)이 포팅(potting)되어 있고, 이 절연성 보호층(6)의 상면은 프레스나 연마 등을 사용하여 평탄화처리되어 있다. 절연성 보호층(6)은 기판(1)의 어스패턴(5)을 제외하는 영역에 포팅되어 있어 회로소자(3)와 반도체 베어칩(4)은 절연성 보호층 (6)에 의해 덮여져 있다. 절연성 보호층(6)의 상면에 상기한 시일드커버(2)가 도전성 접착제(7)를 사용하여 접착되어 있고, 이 도전성 접착제(7)는 어스패턴 (5)상에도 도포되고, 시일드커버(2)와 어스패턴(5)은 도전성 접착제(7)를 거쳐 도통되어 있다. 시일드커버(2)는 금속박판을 소망형상으로 포밍한 것으로 이루어지고, 미리 평탄화처리 후의 절연성 보호층(6)의 형상과 대략 같아지도록 포밍되어 있다.
다음으로 상기한 바와 같이 구성된 면설치형 전자회로유닛의 제조공정에 대하여 주로 도 2와 도 3을 사용하여 설명한다.
먼저, 가로세로로 격자형상으로 연장되는 분할홈이 설치된 알루미나재료로 이루어지는 대판기판을 준비하고, 도 2(a)에 나타내는 바와 같이 이 대판기판(1A) 위에 저항이나 콘덴서 등의 회로소자(3)나 어스패턴(5) 등을 포함하는 도전패턴을 박막형성함과 동시에, 트랜지스터 등의 반도체 베어칩(4)을 와이어본딩한다. 다음에 대판기판(1A)을 일 방향의 분할홈을 따라 절단하여 복수의 단책형상 기판을 얻은 후, 도 2(b)에 나타내는 바와 같이 이 단책형상 기판(1B) 위의 어스패턴 (5)을제외하는 영역에 에폭시나 실리콘 등으로 이루어지는 절연성 보호층(6)을 포팅하고, 도 2(c)에 나타내는 바와 같이 이 절연성 보호층(6)의 상면을 프레스나 연마 등을 사용하여 평탄화한다. 다음에 도 2(d)에 나타내는 바와 같이 어스패턴(5)과 절연성 보호층(6) 위에 템포인쇄 등을 사용하여 도전성 접착제(7)를 도포한 후, 시일드커버(2)를 절연성 보호층(6) 위에 씌움으로써(도 3참조) 도 2(e)에 나타내는 바와 같이 시일드커버(2)를 도전성 접착제(7)에 의해 절연성 보호층(6) 위에 접착함과 동시에, 시일드커버(2)를 어스패턴(5)과 전기적으로 접속한다. 마지막으로 단책형상 기판(1B)을 다른쪽의 분할홈을 따라 복수의 기판(1)으로 세분할함으로써 도 1에 나타내는 바와 같은 하나하나의 기판(1)에 시일드커버(2)가 설치된 면설치형 전자회로유닛이 얻어진다.
이와 같이 구성된 실시형태예에 있어서는 기판(1) 위에 박막기술 등을 사용하여 탑재된 회로소자(3)와 반도체 베어칩(4)이 절연성 보호층(6)에 의해 덮여져 있기 때문에 기판(1) 위에 필요로 하는 회로부품을 높은 정밀도 또한 고밀도로 설치할 수 있어 회로소자(3)의 손상이나 와이어의 단선을 절연성 보호층(6)에 의해 보호할 수 있다. 또 기판(1) 위에 포팅된 절연성 보호층(6)을 접착면으로 하여 시일드커버(2)를 간단하게 설치할 수 있고, 또한 이 시일드커버(2)는 절연성 보호층(6)에 의해 보강되어 있고, 시일드커버(2) 자체에 큰 기계적 강도는 불필요하게 되기 때문에 판두께가 매우 얇은 금속판을 사용하여 시일드커버(2)를 간단하게 포밍할 수 있다. 또한 시일드커버(2)의 절연성 보호층(6)에 대한 접착과 어스패턴(5)과의 도통이 모두 도전성 접착제(7)에 의해 행하여지기 때문에시일드커버(2)의 설치작업을 간략화할 수 있다.
또한 상기 실시형태예에서는 어스패턴(5)과 절연성 보호층(6) 위에 도전성 접착제(7)를 도포한 후, 이 도전성 접착제(7)를 사용하여 시일드커버(2)를 설치하는 경우에 대하여 설명하였으나, 그 반대로 도전성 접착제(7)를 시일드커버(2)의 이면측에 도포하여 두고 이 시일드커버(2)를 절연성 보호층(6) 위에 피착하는 것도 가능하다.
또 상기 실시형태예에서는 미리 소망형상으로 포밍한 금속판을 시일드커버로서 사용한 경우에 대하여 설명하였으나, 이와 같은 금속판을 대신하여 금속박을 시일드커버로서 사용하는 것도 가능하다. 그 때 미리 시일드커버형상으로 절단하여 둔 금속박을 절연성 보호층에 접착하여도 좋으나, 테이프형상의 금속박을 절연성 보호층에 접착한 후, 이 금속박을 단책형상 기판(1B)과 동시에 세분할하여 하나하나의 면설치형 전자회로유닛을 얻도록 하면 제조공정을 한층 더 간략화할 수 있다.
본 발명은 이상 설명한 바와 같은 형태로 실시되고, 이하에 기재되는 바와 같은 효과를 나타낸다.
기판 위에 박막형성한 회로소자와 와이어본딩한 반도체 베어칩을 피복하도록절연성 보호층를 포팅하고, 이 절연성 보호층 위에 접착한 시일드커버를 기판의 어스패턴에 도통시켰기 때문에 기판 위에 필요로 하는 회로부품을 높은 정밀도 또한 고밀도로 설치할 수 있음과 동시에, 절연성 보호층를 접착면으로 하여 시일드커버를 간단하게 설치할 수 있고, 따라서 소형화에 적합하고 제조가 간단한 면설치형전자회로유닛을 제공할 수 있다.

Claims (4)

  1. 어스패턴을 가지는 기판 위에 박막형성된 회로소자와 와이어본딩된 반도체 베어칩이 탑재되고, 상기 기판 위에는 상기 어스패턴의 적어도 일부를 노출하여 상기 회로소자와 상기 반도체 베어칩을 피복하도록 절연성 보호층이 포팅되고, 이 절연성 보호층 위를 덮은 상태로 시일드커버가 상기 어스패턴에 도통시켜 접착되어 있는 것을 특징으로 하는 면설치형 전자회로유닛.
  2. 제 1항에 있어서,
    상기 어스패턴과 상기 시일드커버가 도전성 접착제를 거쳐 도통되어 있는 것을 특징으로 하는 면설치형 전자회로유닛.
  3. 제 1항에 있어서,
    상기 절연성 보호층의 상면이 평탄화처리되어 있는 것을 특징으로 하는 면설치형 전자회로유닛.
  4. 제 2항에 있어서,
    상기 절연성 보호층의 상면이 평탄화처리되어 있는 것을 특징으로 하는 면설치형 전자회로유닛.
KR1020010029760A 2000-05-30 2001-05-29 면설치형 전자회로유닛 KR20010109149A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-160229 2000-05-30
JP2000160229A JP2001339016A (ja) 2000-05-30 2000-05-30 面実装型電子回路ユニット

Publications (1)

Publication Number Publication Date
KR20010109149A true KR20010109149A (ko) 2001-12-08

Family

ID=18664449

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010029760A KR20010109149A (ko) 2000-05-30 2001-05-29 면설치형 전자회로유닛

Country Status (5)

Country Link
US (1) US20010054754A1 (ko)
EP (1) EP1160859A3 (ko)
JP (1) JP2001339016A (ko)
KR (1) KR20010109149A (ko)
CN (1) CN1332599A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834684B1 (ko) * 2007-02-12 2008-06-02 삼성전자주식회사 전자 회로 패키지

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1323435C (zh) * 2002-07-19 2007-06-27 松下电器产业株式会社 模块部件
JP4178880B2 (ja) * 2002-08-29 2008-11-12 松下電器産業株式会社 モジュール部品
TWI376756B (en) * 2003-07-30 2012-11-11 Taiwan Semiconductor Mfg Ground arch for wirebond ball grid arrays
CN1755929B (zh) * 2004-09-28 2010-08-18 飞思卡尔半导体（中国）有限公司 形成半导体封装及其结构的方法
FI20070415L (fi) * 2007-05-25 2008-11-26 Elcoteq Se Suojamaadoitus
EP2043149A1 (en) * 2007-09-27 2009-04-01 Oticon A/S Assembly comprising an electromagnetically screened smd component, method of manufacturing the same and use
TWI458799B (zh) * 2008-12-02 2014-11-01 Univ Arizona 撓性基板總成及其製備方法
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
JP2009111428A (ja) * 2009-02-16 2009-05-21 Kyocera Corp 電子装置
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
JP5391747B2 (ja) * 2009-03-10 2014-01-15 パナソニック株式会社 モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
KR100950511B1 (ko) 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2017034644A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
CN106663640B (zh) 2014-05-13 2020-01-07 代表亚利桑那大学的亚利桑那校董会 提供电子器件的方法及其电子器件
TWI627256B (zh) * 2014-06-02 2018-06-21 大自達電線股份有限公司 導電性黏接膜、印刷電路板及電子設備
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
CN105555018A (zh) * 2016-02-16 2016-05-04 广东欧珀移动通信有限公司 一种印刷电路板及电子终端
US9901016B1 (en) * 2017-04-14 2018-02-20 Kinsus Interconnect Technology Corp. Electromagnetic-interference shielding device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH0955597A (ja) * 1995-08-16 1997-02-25 Nec Corp 半導体装置
JPH09307261A (ja) * 1996-03-14 1997-11-28 Tdk Corp 高周波モジュール
JPH1187984A (ja) * 1997-09-05 1999-03-30 Yamaichi Electron Co Ltd 実装回路装置
KR20000001541U (ko) * 1998-06-26 2000-01-25 전주범 회로기판 접지구조

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03179796A (ja) * 1989-12-07 1991-08-05 Matsushita Electric Ind Co Ltd ハイブリッド集積回路
US5153379A (en) * 1990-10-09 1992-10-06 Motorola, Inc. Shielded low-profile electronic component assembly
SE9600085D0 (sv) * 1996-01-08 1996-01-08 Xicon Ab Skärmning av elektroniska komponenter som plastinbakats direkt på kretskort
JP3082905B2 (ja) * 1997-01-28 2000-09-04 富士通電装株式会社 チップ・オン・ボード遮蔽構造およびその製造方法
JP4159636B2 (ja) * 1997-11-25 2008-10-01 シチズン電子株式会社 電子部品パッケージ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04365396A (ja) * 1991-06-13 1992-12-17 Tdk Corp 高周波用面実装モジュール
JPH0955597A (ja) * 1995-08-16 1997-02-25 Nec Corp 半導体装置
JPH09307261A (ja) * 1996-03-14 1997-11-28 Tdk Corp 高周波モジュール
JPH1187984A (ja) * 1997-09-05 1999-03-30 Yamaichi Electron Co Ltd 実装回路装置
KR20000001541U (ko) * 1998-06-26 2000-01-25 전주범 회로기판 접지구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834684B1 (ko) * 2007-02-12 2008-06-02 삼성전자주식회사 전자 회로 패키지

Also Published As

Publication number Publication date
CN1332599A (zh) 2002-01-23
US20010054754A1 (en) 2001-12-27
EP1160859A3 (en) 2005-03-30
JP2001339016A (ja) 2001-12-07
EP1160859A2 (en) 2001-12-05

Similar Documents

Publication Publication Date Title
KR20010109149A (ko) 면설치형 전자회로유닛
KR100486400B1 (ko) 고주파 모듈 및 그 제조 방법
KR860000188B1 (ko) 혼성집적회로 부품 및 그 부착 방법
JP5022652B2 (ja) 回路モジュールの製造方法及び回路モジュール
EP1450400A1 (en) Module part
JPS62216259A (ja) 混成集積回路の製造方法および構造
KR20090115102A (ko) 고체 촬상 장치 및 그의 제조 방법
US8302277B2 (en) Module and manufacturing method thereof
US20060154533A1 (en) Printed-circuit board and circuit unit incorporating the circuit board
EP3680211B1 (en) Sensor unit and method of interconnecting a substrate and a carrier
JP3793421B2 (ja) 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法
JPS6227544B2 (ko)
KR100978552B1 (ko) 회로 모듈 및 회로 모듈 제조 방법
JP3232723B2 (ja) 電子回路装置およびその製造方法
US7408785B2 (en) Structure for mounting electronic component on wiring board
JP2816084B2 (ja) 半田塗布方法、半導体装置の製造方法およびスキージ
JPH0458189B2 (ko)
US8330049B2 (en) Circuit board module and method of manufacturing the same
KR100526244B1 (ko) 흡습방지형 파워 엠프 모듈및 이를 제조하는 방법
JP2003283067A (ja) 多数個取り配線基板
JPS63226053A (ja) 混成集積チツプモジユ−ル
KR100253379B1 (ko) 쉘케이스 반도체 패키지 및 그 제조방법
JPS6244859B2 (ko)
JP2006185978A (ja) 複数個取り配線基板
JP2003303915A (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application