JPH1187984A - 実装回路装置 - Google Patents
実装回路装置Info
- Publication number
- JPH1187984A JPH1187984A JP9240687A JP24068797A JPH1187984A JP H1187984 A JPH1187984 A JP H1187984A JP 9240687 A JP9240687 A JP 9240687A JP 24068797 A JP24068797 A JP 24068797A JP H1187984 A JPH1187984 A JP H1187984A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit device
- wiring board
- insulating resin
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
- H01L2924/1617—Cavity coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
Landscapes
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 簡易で低コストの手法でありながら、効果的
な電磁波シールドが行われた実装回路装置の提供。 【解決手段】 少なくとも一主面の所定領域に電子部品
５が搭載・実装され、かつ一主面に一部6aが導出する接
地層６を備えた配線板本体４と、前記電子部品５の搭載
・実装領域を含む配線板本体４の一主面を被覆する絶縁
性樹脂層7a−導電層7b系シールド７とを有し、前記導出
した接地層6aに、シールド層７を成す導電層7bの一部が
絶縁性樹脂層7aを貫通して電気的に接続された構成を採
っていることを特徴とする実装回路装置である。
な電磁波シールドが行われた実装回路装置の提供。 【解決手段】 少なくとも一主面の所定領域に電子部品
５が搭載・実装され、かつ一主面に一部6aが導出する接
地層６を備えた配線板本体４と、前記電子部品５の搭載
・実装領域を含む配線板本体４の一主面を被覆する絶縁
性樹脂層7a−導電層7b系シールド７とを有し、前記導出
した接地層6aに、シールド層７を成す導電層7bの一部が
絶縁性樹脂層7aを貫通して電気的に接続された構成を採
っていることを特徴とする実装回路装置である。
Description
【０００１】
【発明の属する技術分野】本発明は、シールド性を有す
る実装回路装置に関する。
る実装回路装置に関する。
【０００２】
【従来の技術】近年、機器の高機能化や小型化および低
コスト化などの要請に応じて、半導体素子（半導体パッ
ケージ）を、配線板主面に搭載し、その主面に形成され
ている導体パッドを含む配線単位に接続する実装型の回
路装置が知られている。すなわち、図３に要部構成を断
面的に示すごとく、実装回路用配線板１の一主面に、半
導体パッケージ２や抵抗体チップ３などの電子部品をマ
ウントする一方、実装回路用配線板１の接続端子1aとの
間を、たとえばワイヤボンディングによって電気的に接
続した構成の実装回路装置が開発され、実用に供されて
いる。
コスト化などの要請に応じて、半導体素子（半導体パッ
ケージ）を、配線板主面に搭載し、その主面に形成され
ている導体パッドを含む配線単位に接続する実装型の回
路装置が知られている。すなわち、図３に要部構成を断
面的に示すごとく、実装回路用配線板１の一主面に、半
導体パッケージ２や抵抗体チップ３などの電子部品をマ
ウントする一方、実装回路用配線板１の接続端子1aとの
間を、たとえばワイヤボンディングによって電気的に接
続した構成の実装回路装置が開発され、実用に供されて
いる。
【０００３】ここで、実装回路用配線板は、一主面に所
要の電子部品を搭載・実装する領域を有する配線パター
ンを備える一方、一般的に、接地層などを含む配線パタ
ーン層1b，1c…を多層的に内層した構成を採っている。
要の電子部品を搭載・実装する領域を有する配線パター
ンを備える一方、一般的に、接地層などを含む配線パタ
ーン層1b，1c…を多層的に内層した構成を採っている。
【０００４】
【発明が解決しようとする課題】ところで、この種の実
装回路装置は、通常、一構成部品として使用され、他の
構成部品との組み合わせで、所定の電子機器を構成し、
所要の回路機能の達成に寄与する。しかし、このとき電
子機器もしくは実装回路装置として、電磁波を発生して
近傍に設置されている他の構成部品や他の電子機器類に
悪影響を及ぼす恐れがある。
装回路装置は、通常、一構成部品として使用され、他の
構成部品との組み合わせで、所定の電子機器を構成し、
所要の回路機能の達成に寄与する。しかし、このとき電
子機器もしくは実装回路装置として、電磁波を発生して
近傍に設置されている他の構成部品や他の電子機器類に
悪影響を及ぼす恐れがある。
【０００５】このような電磁波の影響を回避する対策と
して、電磁波を発生し易い電子部品、電子部品パッケー
ジ、あるいは実装回路装置の構成において、個々もしく
は全体を電磁波シールドしている。しかし、電子部品な
いし電子部品パッケージを個々に電磁波シールド化する
ことは、電子部品などの製造工程を繁雑化するだけでな
く、大幅なコストアップを招来する。また、実装回路装
置に組み立てた後、筐体などで電磁波シールド化する
と、作業が繁雑化するとともに、搭載・実装した電子部
品自体の破損や電気的な接続の損傷など起こし易いの
で、歩留まり、信頼性の低下が懸念される。
して、電磁波を発生し易い電子部品、電子部品パッケー
ジ、あるいは実装回路装置の構成において、個々もしく
は全体を電磁波シールドしている。しかし、電子部品な
いし電子部品パッケージを個々に電磁波シールド化する
ことは、電子部品などの製造工程を繁雑化するだけでな
く、大幅なコストアップを招来する。また、実装回路装
置に組み立てた後、筐体などで電磁波シールド化する
と、作業が繁雑化するとともに、搭載・実装した電子部
品自体の破損や電気的な接続の損傷など起こし易いの
で、歩留まり、信頼性の低下が懸念される。
【０００６】こうした意味で、この種実装回路装置の構
成においては、繁雑なシールド操作の解消・低減、コス
トアップの抑制、歩留まり・信頼性の改善向上などを容
易に図ることができる手段の開発が期待されている。
成においては、繁雑なシールド操作の解消・低減、コス
トアップの抑制、歩留まり・信頼性の改善向上などを容
易に図ることができる手段の開発が期待されている。
【０００７】本発明は、上記事情に対処してなされたも
ので、簡易で低コストの手法でありながら、効果的な電
磁波シールドが行われる実装回路装置の提供を目的とす
る。
ので、簡易で低コストの手法でありながら、効果的な電
磁波シールドが行われる実装回路装置の提供を目的とす
る。
【０００８】
【課題を解決するための手段】請求項１の発明は、少な
くとも一主面の所定領域に電子部品が搭載・実装され、
かつ一主面に一部が導出する接地層を備えた配線板本体
と、前記電子部品の搭載・実装領域を含む配線板本体の
一主面を被覆する絶縁性樹脂層−導電層系シールドとを
有し、前記導出した接地層に、シールド層を成す導電層
の一部が絶縁性樹脂層を貫通して電気的に接続された構
成を採っていることを特徴とする実装回路装置である。
請求項２の発明は、請求項１記載の実装回路装置にお
いて、絶縁性樹脂層−導電層系シールドは、主として液
晶ポリマーで絶縁性樹脂層が形成されていることを特徴
とする。
くとも一主面の所定領域に電子部品が搭載・実装され、
かつ一主面に一部が導出する接地層を備えた配線板本体
と、前記電子部品の搭載・実装領域を含む配線板本体の
一主面を被覆する絶縁性樹脂層−導電層系シールドとを
有し、前記導出した接地層に、シールド層を成す導電層
の一部が絶縁性樹脂層を貫通して電気的に接続された構
成を採っていることを特徴とする実装回路装置である。
請求項２の発明は、請求項１記載の実装回路装置にお
いて、絶縁性樹脂層−導電層系シールドは、主として液
晶ポリマーで絶縁性樹脂層が形成されていることを特徴
とする。
【０００９】この実装回路装置の発明において、配線板
本体は、たとえば液晶ポリマー、ガラス・エポキシ樹
脂、ポリイミド樹脂などの厚さ50〜2000μm のシートも
しくはフィルムを絶縁素材とし、また、接続端子を含む
配線パターンが、たとえば厚さ18〜35μm 程度の銅箔を
素材として構成されたものである。そして、その形態
は、両面配線型を始め、接地層を含む内層配線パターン
を３層以上有する多層配線型であってもよい。さらに、
配線パターンなどの密度ないしピッチは、一般的に、 1
00〜 500μm 程度であるが、少なくとも電子部品を実装
する面に接地層の一部が導出ないし露出されている。
本体は、たとえば液晶ポリマー、ガラス・エポキシ樹
脂、ポリイミド樹脂などの厚さ50〜2000μm のシートも
しくはフィルムを絶縁素材とし、また、接続端子を含む
配線パターンが、たとえば厚さ18〜35μm 程度の銅箔を
素材として構成されたものである。そして、その形態
は、両面配線型を始め、接地層を含む内層配線パターン
を３層以上有する多層配線型であってもよい。さらに、
配線パターンなどの密度ないしピッチは、一般的に、 1
00〜 500μm 程度であるが、少なくとも電子部品を実装
する面に接地層の一部が導出ないし露出されている。
【００１０】また、上記配線板本体の電子部品を実装し
た一主面上に、配置されるシールド層は、絶縁性樹脂層
−導電層系であり、接着・絶縁性樹脂層を支持基材と
し、これに導電層を一体的に積層配置した構成を採って
いる。ここで、導電層としては、たとえば銅箔やアルミ
ニウム箔などの厚さ 5〜35μm 程度の導電性金属層、あ
るいは厚さ50〜 100μm 程度の導電性樹脂層などであ
る。なお、支持基材を成す絶縁性樹脂は、たとえば液晶
ポリマー樹脂、ポリフェニレンスルファイド樹脂のよう
な熱可塑性樹脂、エポキシ樹脂、ポリイミド樹脂、アク
リル樹脂のような熱硬化性樹脂などである。
た一主面上に、配置されるシールド層は、絶縁性樹脂層
−導電層系であり、接着・絶縁性樹脂層を支持基材と
し、これに導電層を一体的に積層配置した構成を採って
いる。ここで、導電層としては、たとえば銅箔やアルミ
ニウム箔などの厚さ 5〜35μm 程度の導電性金属層、あ
るいは厚さ50〜 100μm 程度の導電性樹脂層などであ
る。なお、支持基材を成す絶縁性樹脂は、たとえば液晶
ポリマー樹脂、ポリフェニレンスルファイド樹脂のよう
な熱可塑性樹脂、エポキシ樹脂、ポリイミド樹脂、アク
リル樹脂のような熱硬化性樹脂などである。
【００１１】さらに、配線板本体面への一体化は、この
配線板本体面に導出ないし露出する接地層の一部に対向
する領域を選択的に加圧し、支持基材などとして機能し
ている液晶ポリマー樹脂などの熱可塑性樹脂、エポキシ
樹脂などの熱硬化性樹脂などの絶縁・接着性樹脂層を貫
挿させ、シールド層の導電層部分を接地層の一部に接合
させることにより行われる。このとき、シールド層およ
び接地層の接合部に、予め、たとえば半田などの接合材
を配置しておくことが好ましい。
配線板本体面に導出ないし露出する接地層の一部に対向
する領域を選択的に加圧し、支持基材などとして機能し
ている液晶ポリマー樹脂などの熱可塑性樹脂、エポキシ
樹脂などの熱硬化性樹脂などの絶縁・接着性樹脂層を貫
挿させ、シールド層の導電層部分を接地層の一部に接合
させることにより行われる。このとき、シールド層およ
び接地層の接合部に、予め、たとえば半田などの接合材
を配置しておくことが好ましい。
【００１２】なお、このシールド層による被覆は、電子
部品が搭載・実装された領域以外、すなわち電子部品の
周縁部を覆うように行ってもよい。この場合、当然のこ
とながら、シールド層は、電子部品の実装・搭載領域に
対応する部分を切欠き・開口加工が施され、また、支持
基材となる樹脂層の支持基材表面からの高さは、搭載・
実装する電子部品の厚さとほぼ同等ないし若干大きめに
選択・設定することが好ましい。さらに、実装回路装置
は、外部接続端子をスルホール接続で、他主面（裏面）
に導出した構成を採ることもできる。
部品が搭載・実装された領域以外、すなわち電子部品の
周縁部を覆うように行ってもよい。この場合、当然のこ
とながら、シールド層は、電子部品の実装・搭載領域に
対応する部分を切欠き・開口加工が施され、また、支持
基材となる樹脂層の支持基材表面からの高さは、搭載・
実装する電子部品の厚さとほぼ同等ないし若干大きめに
選択・設定することが好ましい。さらに、実装回路装置
は、外部接続端子をスルホール接続で、他主面（裏面）
に導出した構成を採ることもできる。
【００１３】上記構成の実装回路装置では、電子部品を
搭載・実装する主面に、電磁波シールド層が設置されて
いるため、搭載・実装された電子部品で生ずる電磁波、
この電子部品を含む回路で発生する電磁波が容易にシー
ルドされる。すなわち、実装回路装置は、電子機器類の
一部として組み込んだ場合でも、この実装回路装置に起
因して生じる電磁波が、容易に、発生領域内にシールド
されるので、近傍に設置されている他の部品や電子機器
類に悪影響が及ぶ恐れは解消ないし低減する。したがっ
て、コスト的な有利さを保持しながら、信頼性の高い機
能を呈する実装回路装置の提供が可能となる。
搭載・実装する主面に、電磁波シールド層が設置されて
いるため、搭載・実装された電子部品で生ずる電磁波、
この電子部品を含む回路で発生する電磁波が容易にシー
ルドされる。すなわち、実装回路装置は、電子機器類の
一部として組み込んだ場合でも、この実装回路装置に起
因して生じる電磁波が、容易に、発生領域内にシールド
されるので、近傍に設置されている他の部品や電子機器
類に悪影響が及ぶ恐れは解消ないし低減する。したがっ
て、コスト的な有利さを保持しながら、信頼性の高い機
能を呈する実装回路装置の提供が可能となる。
【００１４】
【発明の実施の形態】以下、図１ (a)， (b)および図２
(a)， (b)を参照して実施例を説明する。
(a)， (b)を参照して実施例を説明する。
【００１５】図１ (a)は実装回路装置の要部構成例を示
す断面図、図１ (b)一部を拡大して示す断面図である。
す断面図、図１ (b)一部を拡大して示す断面図である。
【００１６】図１ (a)において、４は少なくとも一主面
の所定領域に電子部品５が搭載・実装され、かつ接地層
６を備えた配線板本体、７は前記電子部品５が搭載・実
装された領域を含む配線板本体４の一主面上を被覆する
絶縁樹脂層7a−導電層7b積層系のシールド層である。こ
こで、配線板本体４は、接地層６および配線パターン4a
を内層し、一主面に電子部品５（たとえば半導体パッケ
ージ、抵抗体など）を各別に搭載・実装する領域を備え
ており、たとえば厚さ 1.6mm，長さ 100mm，幅の50mmガ
ラス・エポキシ樹脂板である。絶縁樹脂層7a−導電層7b
積層系のシールド層７は、たとえば厚さ10〜75μm 程度
のフィルム状液晶ポリマー、ポリイミド樹脂フィルムな
どと、厚さ12〜35μm 程度の銅箔層との積層体、または
前記樹脂フィルムを支持基体とし、その一主面に蒸着法
などによって導電層を一体的に形成したものが挙げられ
る。
の所定領域に電子部品５が搭載・実装され、かつ接地層
６を備えた配線板本体、７は前記電子部品５が搭載・実
装された領域を含む配線板本体４の一主面上を被覆する
絶縁樹脂層7a−導電層7b積層系のシールド層である。こ
こで、配線板本体４は、接地層６および配線パターン4a
を内層し、一主面に電子部品５（たとえば半導体パッケ
ージ、抵抗体など）を各別に搭載・実装する領域を備え
ており、たとえば厚さ 1.6mm，長さ 100mm，幅の50mmガ
ラス・エポキシ樹脂板である。絶縁樹脂層7a−導電層7b
積層系のシールド層７は、たとえば厚さ10〜75μm 程度
のフィルム状液晶ポリマー、ポリイミド樹脂フィルムな
どと、厚さ12〜35μm 程度の銅箔層との積層体、または
前記樹脂フィルムを支持基体とし、その一主面に蒸着法
などによって導電層を一体的に形成したものが挙げられ
る。
【００１７】また、８は前記配線板本体４に内層されて
いる接地層６の一部6aを一主面に導出する導体部であ
る。そして、この接地層６の導出端子6aに対して、絶縁
樹脂層7a−導電層7b積層系シールド層７の導電層7bの一
部が、絶縁樹脂層7aを貫挿して電気的に接続している。
ここで、シールド層７の導電層7bと導出端子6aとの電気
的な接続は、たとえば半田もしくは導電ペースト９を介
した圧接によって行うが、接地層との接合部以外での絶
縁樹脂層7aの接着性を利用することもできる。さらに、
予め、導出端子6a面に半田層を設けておき、半田付け方
式で行うこともできる。なお、図１ (a)において、4bは
実装回路装置の外部接続端子である。
いる接地層６の一部6aを一主面に導出する導体部であ
る。そして、この接地層６の導出端子6aに対して、絶縁
樹脂層7a−導電層7b積層系シールド層７の導電層7bの一
部が、絶縁樹脂層7aを貫挿して電気的に接続している。
ここで、シールド層７の導電層7bと導出端子6aとの電気
的な接続は、たとえば半田もしくは導電ペースト９を介
した圧接によって行うが、接地層との接合部以外での絶
縁樹脂層7aの接着性を利用することもできる。さらに、
予め、導出端子6a面に半田層を設けておき、半田付け方
式で行うこともできる。なお、図１ (a)において、4bは
実装回路装置の外部接続端子である。
【００１８】次に、実施態様の一部を模式的に示す図２
(a)， (b)を参照して、実装回路装置の製造方法例を説
明する。
(a)， (b)を参照して、実装回路装置の製造方法例を説
明する。
【００１９】先ず、両面に厚さ18μm の銅箔張りで、か
つ全体の厚さが 500μm のガラス・エポキシ樹脂系の積
層板を用意し、両面銅箔をフォトエッチング処理して配
線パターンなどを形成する。次いで、配線パターンなど
形成した配線素板を、たとえばガラス・エポキシ樹脂系
プリプレグ層を介して積層・一体化し、要すればスルホ
ール接続部の形成などを行って、接地層６を含む配線パ
ターンを内層するとともに、一主面に電子部品搭載・実
装領域を有する配線板本体４を製造する。なお、この製
造工程では、接地層６の一部が一主面に導出もしくは露
出（導出端子）6aさせる。
つ全体の厚さが 500μm のガラス・エポキシ樹脂系の積
層板を用意し、両面銅箔をフォトエッチング処理して配
線パターンなどを形成する。次いで、配線パターンなど
形成した配線素板を、たとえばガラス・エポキシ樹脂系
プリプレグ層を介して積層・一体化し、要すればスルホ
ール接続部の形成などを行って、接地層６を含む配線パ
ターンを内層するとともに、一主面に電子部品搭載・実
装領域を有する配線板本体４を製造する。なお、この製
造工程では、接地層６の一部が一主面に導出もしくは露
出（導出端子）6aさせる。
【００２０】一方、片面に厚さ18μm の銅箔（導電層）
7b張りで、かつ全体の厚さが70μmの液晶ポリマー（絶
縁性樹脂層）7a系のシールド積層体７を用意し、所要の
大きさに切断する。
7b張りで、かつ全体の厚さが70μmの液晶ポリマー（絶
縁性樹脂層）7a系のシールド積層体７を用意し、所要の
大きさに切断する。
【００２１】その後、前記配線板本体４の電子部品搭載
・実装領域に、所要の電子部品５を位置合わせ・配置し
て実装操作を行って、実装回路装置を組み立てる。
・実装領域に、所要の電子部品５を位置合わせ・配置し
て実装操作を行って、実装回路装置を組み立てる。
【００２２】次いで、図２ (a)に拡大して断面的に示す
ごとく、前記実装回路装置の電子部品５を搭載・実装し
た領域面に、前記シールド積層体７を位置合わせ・配置
する。この位置合わせ後、前記配線板本体４の一主面に
導出（もしくは露出）されている接地層６の一部（導出
端子）6aに対向する部分を、図２ (b)に拡大して断面的
に示すごとく、たとえば熱ツール９で加熱加圧する。こ
の熱ツール10による加熱加圧で、液晶ポリマー系7aを熱
溶融させ、銅箔7bの一部を前記導出端子6aに圧接し、た
とえば半田９などを介して電気的に接続するとともに、
液晶ポリマー系7aの熱融着作用で機械的な接合させ、所
要の電磁波シールド層７を備えた実装回路装置が得られ
る。
ごとく、前記実装回路装置の電子部品５を搭載・実装し
た領域面に、前記シールド積層体７を位置合わせ・配置
する。この位置合わせ後、前記配線板本体４の一主面に
導出（もしくは露出）されている接地層６の一部（導出
端子）6aに対向する部分を、図２ (b)に拡大して断面的
に示すごとく、たとえば熱ツール９で加熱加圧する。こ
の熱ツール10による加熱加圧で、液晶ポリマー系7aを熱
溶融させ、銅箔7bの一部を前記導出端子6aに圧接し、た
とえば半田９などを介して電気的に接続するとともに、
液晶ポリマー系7aの熱融着作用で機械的な接合させ、所
要の電磁波シールド層７を備えた実装回路装置が得られ
る。
【００２３】上記構成において、電子部品が搭載・実装
された領域以外をシールド層７による被覆した場合、す
なわち配線板本体４の一主面中、主面が露出する領域を
選択的に被覆しても、程度はあるが同様に電磁波に対し
シールド効果が認められる。また、外部接続端子4bの導
出を配線板本体４の端面などに延出させ、配線板本体４
の両主面を、液晶ポリマーを絶縁性樹脂層7aとしたシー
ルド層７で被覆した構成を採った場合は、外部からの水
分侵入や酸素侵入などを防止できるので、実装回路装置
の信頼性が、さらに向上する。
された領域以外をシールド層７による被覆した場合、す
なわち配線板本体４の一主面中、主面が露出する領域を
選択的に被覆しても、程度はあるが同様に電磁波に対し
シールド効果が認められる。また、外部接続端子4bの導
出を配線板本体４の端面などに延出させ、配線板本体４
の両主面を、液晶ポリマーを絶縁性樹脂層7aとしたシー
ルド層７で被覆した構成を採った場合は、外部からの水
分侵入や酸素侵入などを防止できるので、実装回路装置
の信頼性が、さらに向上する。
【００２４】なお、本発明は、前記例示に限定されるも
のでなく、発明の趣旨を逸脱しない範囲で、いろいろの
変形を採ることができる。たとえば配線板本体の構成に
おいて、絶縁体層はガラス・エポキシ樹脂系以外の液晶
ポリマーやポリイミド樹脂系などであってもよいし、電
磁波シールド層における銅箔の代りにアルミニウム箔、
熱変形可能な導電性樹脂層であってもよい。
のでなく、発明の趣旨を逸脱しない範囲で、いろいろの
変形を採ることができる。たとえば配線板本体の構成に
おいて、絶縁体層はガラス・エポキシ樹脂系以外の液晶
ポリマーやポリイミド樹脂系などであってもよいし、電
磁波シールド層における銅箔の代りにアルミニウム箔、
熱変形可能な導電性樹脂層であってもよい。
【００２５】
【発明の効果】本発明に係る実装回路装置によれば、電
子部品を搭載・実装した主面に、接地層と電気的に接続
する電磁波シールド層が配置されているため、搭載・実
装された電子部品によって生じる電磁波、あるいは電子
部品を含む回路で発生する電磁波が容易にシールドされ
る。したがって、近傍に設置されている他の電子部品や
電子機器類に電磁波の影響が及ぶ恐れは解消ないし低減
して、機能上の信頼性が向上する。つまり、コスト的に
有利な手段を採りながら、信頼性の高い実装回路装置の
歩留まりよい提供が可能となる。
子部品を搭載・実装した主面に、接地層と電気的に接続
する電磁波シールド層が配置されているため、搭載・実
装された電子部品によって生じる電磁波、あるいは電子
部品を含む回路で発生する電磁波が容易にシールドされ
る。したがって、近傍に設置されている他の電子部品や
電子機器類に電磁波の影響が及ぶ恐れは解消ないし低減
して、機能上の信頼性が向上する。つまり、コスト的に
有利な手段を採りながら、信頼性の高い実装回路装置の
歩留まりよい提供が可能となる。
【図１】(a)一実施例の実装回路装置の要部構成を示す
断面図、 (b)は一部拡大断面図。
断面図、 (b)は一部拡大断面図。
【図２】図１に図示した実装回路装置の構成でシールド
層および接地層との接続の実施態様を模式的に示すもの
で、 (a)は位置合せした状態の拡大断面図、 (b)は接続
させる状態の拡大断面図。
層および接地層との接続の実施態様を模式的に示すもの
で、 (a)は位置合せした状態の拡大断面図、 (b)は接続
させる状態の拡大断面図。
【図３】従来の実装回路装置の要部構造を示す断面図。
１，４……配線板本体 1a……接続端子 1b，1c，4a……内層配線パターン ２，５……半導体チップ ３……抵抗体チップ 4b……実装回路装置の外部接続端子 ６……接地層 6a……接地層の導出端子 ７……絶縁性樹脂層−導電層系シールド 7a……絶縁性樹脂層 7b……導電層 ８……接続導体部 ９……半田もしくは導電ペースト 10……熱ツール
フロントページの続き (72)発明者 田中 善喜 岡山県倉敷市酒津1621番地 株式会社クラ レ内 (72)発明者 佐藤 敏昭 岡山県倉敷市酒津1621番地 株式会社クラ レ内 (72)発明者 小野寺 稔 岡山県倉敷市酒津1621番地 株式会社クラ レ内
Claims (2)
- 【請求項１】 少なくとも一主面の所定領域に電子部品
が搭載・実装され、かつ一主面に一部が導出する接地層
を備えた配線板本体と、 前記電子部品の搭載・実装領域を含む配線板本体の一主
面を被覆する絶縁性樹脂層−導電層系シールドとを有
し、 前記導出した接地層に、シールド層を成す導電層の一部
が絶縁性樹脂層を貫通して電気的に接続された構成を採
っていることを特徴とする実装回路装置。 - 【請求項２】 絶縁性樹脂層−導電層系シールドは、主
として液晶ポリマーで絶縁性樹脂層が形成されているこ
とを特徴とする請求項１記載の実装回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9240687A JPH1187984A (ja) | 1997-09-05 | 1997-09-05 | 実装回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9240687A JPH1187984A (ja) | 1997-09-05 | 1997-09-05 | 実装回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187984A true JPH1187984A (ja) | 1999-03-30 |
Family
ID=17063224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9240687A Pending JPH1187984A (ja) | 1997-09-05 | 1997-09-05 | 実装回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187984A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010109149A (ko) * | 2000-05-30 | 2001-12-08 | 가타오카 마사타카 | 면설치형 전자회로유닛 |
| JP2006216782A (ja) * | 2005-02-03 | 2006-08-17 | Kitagawa Ind Co Ltd | シールドケース及び導電材同士の接触、固定方法 |
| JP2007281174A (ja) * | 2006-04-06 | 2007-10-25 | Bridgestone Corp | ディスプレイパネル用フィルターおよびその製造方法 |
| JP2007329201A (ja) * | 2006-06-06 | 2007-12-20 | Bridgestone Corp | ディスプレイパネル用フィルターの製造方法およびディスプレイパネル用フィルター |
| JP2007329401A (ja) * | 2006-06-09 | 2007-12-20 | Bridgestone Corp | ディスプレイパネル用フィルターの製造方法およびディスプレイパネル用フィルター |
| WO2008026257A1 (fr) * | 2006-08-29 | 2008-03-06 | Pioneer Corporation | Dispositif électronique et procédé de fabrication d'un matériau de blindage pour celui-ci |
| JP2015130484A (ja) * | 2013-12-03 | 2015-07-16 | 東洋インキＳｃホールディングス株式会社 | 電子素子およびシート材 |
-
1997
- 1997-09-05 JP JP9240687A patent/JPH1187984A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010109149A (ko) * | 2000-05-30 | 2001-12-08 | 가타오카 마사타카 | 면설치형 전자회로유닛 |
| JP2006216782A (ja) * | 2005-02-03 | 2006-08-17 | Kitagawa Ind Co Ltd | シールドケース及び導電材同士の接触、固定方法 |
| JP4689287B2 (ja) * | 2005-02-03 | 2011-05-25 | 北川工業株式会社 | シールドケース及び導電材同士の接触、固定方法 |
| JP2007281174A (ja) * | 2006-04-06 | 2007-10-25 | Bridgestone Corp | ディスプレイパネル用フィルターおよびその製造方法 |
| JP2007329201A (ja) * | 2006-06-06 | 2007-12-20 | Bridgestone Corp | ディスプレイパネル用フィルターの製造方法およびディスプレイパネル用フィルター |
| JP2007329401A (ja) * | 2006-06-09 | 2007-12-20 | Bridgestone Corp | ディスプレイパネル用フィルターの製造方法およびディスプレイパネル用フィルター |
| WO2008026257A1 (fr) * | 2006-08-29 | 2008-03-06 | Pioneer Corporation | Dispositif électronique et procédé de fabrication d'un matériau de blindage pour celui-ci |
| JP2015130484A (ja) * | 2013-12-03 | 2015-07-16 | 東洋インキＳｃホールディングス株式会社 | 電子素子およびシート材 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2790122B2 (ja) | 積層回路基板 | |
| US8238109B2 (en) | Flex-rigid wiring board and electronic device | |
| KR950024311A (ko) | 얇은 회로기판과 반도체 장치가 접합되어 있는 열전도성 지지부재를 갖춘 전자 패키지 | |
| WO2004021435A1 (ja) | モジュール部品 | |
| JPH06120670A (ja) | 多層配線基板 | |
| US6172307B1 (en) | Feedthrough via connection on solder resistant layer | |
| JPH06177295A (ja) | 混成集積回路装置 | |
| JPH1187984A (ja) | 実装回路装置 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP2000012773A (ja) | 半導体装置及びその製造方法 | |
| JPH0730215A (ja) | 混成集積回路装置 | |
| JPH1167963A (ja) | 半導体装置 | |
| JP4527292B2 (ja) | 半導体パワーモジュール | |
| JPH05327152A (ja) | 配線基板及びその製造方法 | |
| JPH06164088A (ja) | 混成集積回路装置 | |
| JPH0342860A (ja) | フレキシブルプリント配線板 | |
| JPH09232711A (ja) | 特に電子制御装置内で使用される装置 | |
| JP2636602B2 (ja) | 半導体装置 | |
| JP2970075B2 (ja) | チップキャリヤ | |
| JPH10326972A (ja) | 実装回路用配線板および実装回路装置 | |
| JP2779843B2 (ja) | 電子部品搭載用基板及び電子部品パッケージ | |
| JP2005268404A (ja) | 回路モジュール | |
| JP2004259904A (ja) | 電子回路装置の回路基板およびその製造方法 | |
| JP3854131B2 (ja) | 放熱板付き配線基板 | |
| JPS62190796A (ja) | 二層プリント回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040210 |