KR100978552B1 - 회로 모듈 및 회로 모듈 제조 방법 - Google Patents

회로 모듈 및 회로 모듈 제조 방법 Download PDF

Info

Publication number
KR100978552B1
KR100978552B1 KR1020080092647A KR20080092647A KR100978552B1 KR 100978552 B1 KR100978552 B1 KR 100978552B1 KR 1020080092647 A KR1020080092647 A KR 1020080092647A KR 20080092647 A KR20080092647 A KR 20080092647A KR 100978552 B1 KR100978552 B1 KR 100978552B1
Authority
KR
South Korea
Prior art keywords
external connection
circuit module
terminal
cob structure
sealant
Prior art date
Application number
KR1020080092647A
Other languages
English (en)
Other versions
KR20090051687A (ko
Inventor
세츠야 아다치
Original Assignee
미쓰미덴기가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰미덴기가부시기가이샤 filed Critical 미쓰미덴기가부시기가이샤
Publication of KR20090051687A publication Critical patent/KR20090051687A/ko
Application granted granted Critical
Publication of KR100978552B1 publication Critical patent/KR100978552B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

소형화가 가능한 COB 구조를 갖는 회로 모듈 및 그 제조 방법을 제공하는 것을 목적으로 한다.
기판 상에 베어 칩을 포함하는 전자 부품 및 상기 전자 부품과 전기적으로 접속되는 외부 접속용 단자가 실장되고, 상기 전자 부품이 밀봉제로 밀봉되어 있는 COB 구조를 갖는 회로 모듈 제조 방법으로서, 상기 기판에 상기 전자 부품 및 상기 외부 접속용 단자를 실장하는 실장 공정과, 상기 전자 부품 및 상기 외부 접속용 단자를 밀봉제로 밀봉하는 밀봉 공정과, 상기 외부 접속용 단자를 노출시키는 노출 공정을 갖는 것을 특징으로 한다.
Figure R1020080092647
COB 구조, 회로 모듈, 베어 칩, 전자 부품, 외부 접속용 단자, 실장, 밀봉, 노출

Description

회로 모듈 및 회로 모듈 제조 방법{CIRCUIT MODULE AND MANUFACTURING METHOD THEREOF}
본 발명은 소위 COB 구조를 갖는 회로 모듈 및 그 제조 방법에 관한 것이다.
종래부터 휴대 기기의 전원으로 사용되는 전지를 보호하는 것으로서, 전지 보호 회로 모듈 등과 같이 소형화가 요구되는 회로 모듈에는 소위 COB(chip on board) 구조를 갖는 프린트 기판이 사용되고 있다. COB 구조란 프린트 기판 상에 IC, FET 등의 베어 칩이 직접 실장되고, 와이어 본딩으로 프린트 기판 상의 배선 패턴과 접속된 후, 수지로 밀봉된 구조이다. COB 구조를 채용함으로써 회로 모듈을 소형화, 박형화할 수 있다.
도 22는 종래의 COB 구조를 갖는 회로 모듈을 예시하는 단면도이다. 도 22에 있어서, 10은 회로 모듈, 11a는 기판, 12는 배선 패턴, 13은 솔더 레지스트, 14는 고정제, 15는 IC 베어 칩, 15a는 본딩 와이어, 16은 크림 솔더링, 17은 칩 부품, 18은 외부 접속용 단자, 19는 수지이다.
도 22에 도시한 회로 모듈(10)은, 기판(11a) 상에 배선 패턴(12)이 형성되어 있고, 배선 패턴(12) 상에는 실장되는 부품과 전기적으로 접속되는 부분(이하, 패 드라고 함)에 개구부를 갖는 솔더 레지스트(13)가 형성되어 있다. IC 베어 칩(15)은 솔더 레지스트(13) 상에 고정제(14)에 의해 고정되어 있으며, 와이어 본딩 공정을 거쳐 본딩 와이어(15a)에 의해 대응하는 패드와 접속되어 있다. 칩 부품(17) 및 외부 접속용 단자(18)는 리플로 공정을 거쳐 대응하는 패드 상에 인쇄된 크림 솔더링(16)에 의해 납땜되고 있다.
수지(19)는 외부 접속용 단자(18)의 전체를 노출하도록 IC 베어 칩(15) 등을 밀봉하고 있다. 또한, L1은 외부 접속용 단자(18)와 외부 접속용 단자(18)에 가장 근접하여 배치되어 있는 칩 부품(17) 등의 실장 부품과의 간격을 나타내고 있다. L1은 예컨대 1.5mm 정도이다. L2는 외부 접속용 단자(18)와 경화후의 수지(19)의 외부 접속용 단자(18)에 가장 근접해 있는 부분과의 간격을 나타내고 있다. L2는 예컨대 0.5mm 정도이다.
도 23은 집합 기판 상에 형성된 종래의 COB 구조를 갖는 회로 모듈을 예시하는 평면도이다. 상기 도면에서, 도 22와 동일 부품에 대해서는 동일 부호를 붙이고 그 설명은 생략하기로 한다. 도 23에 있어서, 11은 집합 기판, A 및 B는 이후의 공정에서 집합 기판(11)을 분할하는 위치를 나타내고 있다. 또한, 집합 기판(11)은 후술하는 제조 공정에 있어서 A 및 B 부분에서 분할됨으로써 기판(11a)으로 되는 기판으로서, 집합 기판(11) 상에는 복수 개(이 경우에는 27개)의 회로 모듈(10)이 형성되어 있다. 외부 접속용 단자(18)를 제외한 실장 부품이 밀봉제(19)로 밀봉되어 있으며, 외부 접속용 단자(18)의 모든 부분이 밀봉제(19)로부터 노출되어 있는 것이 특징이다.
도 24∼도 27은 종래의 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면이다. 상기 도면에서, 도 22 및 도 23과 동일 부품에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다. 도 24∼도 27은 도 23에 도시한 집합 기판(11) 상에 형성된 종래의 COB 구조를 갖는 회로 모듈(10)의 E-E선을 따른 단면도이다. 도 24에 있어서, 집합 기판(11) 상에 형성된 배선 패턴(12)의 솔더 레지스트(13)가 형성되지 않은 패드 부분에 솔더 레지스트(13) 상에 고정제(14)에 의해 고정된 IC 베어 칩(15)이 본딩 와이어(15a)에 의해 접속되고, 칩 부품(17) 및 외부 접속용 단자(18)가 패드 부분에 인쇄된 크림 솔더링(16)에 의해 리플로 공정을 거쳐 납땜되어 있다. 즉, 수지(19)에 의한 밀봉이 행해지기 전의 상태이다.
도 25에 도시한 공정에서는 도 24에 도시한 구조체에 수지(19)에 의한 밀봉이 행해질 때 외부 접속용 단자(18)를 노출시키기 위한 마스크(20) 및 수지(19)를 인쇄하기 위한 스퀴지(21)를 장착한다. 여기서, 도 25에 도시한 바와 같이, 마스크(20)는 이후의 공정에서 수지(19)에 의해 밀봉되는 칩 부품(17) 등의 실장 부품과 수지(19)로부터 노출되는 외부 접속용 단자(18) 사이에 장착된다. 이어서, 도 26에 도시한 공정에서는 스퀴지(21)를 화살표 방향으로 움직여 마스크(20)의 상측으로부터 수지(19)를 인쇄한다. 이어서, 도 27에 도시한 공정에서는 마스크(20) 및 스퀴지(21)를 제거한다. 또한, L3은 외부 접속용 단자(18)와 경화전의 수지(19)의 외부 접속용 단자(18)에 가장 근접해 있는 부분과의 간격을 나타내고 있다.
도 27에 도시한 공정후, 도 27에 도시한 구조체를 가열하고, 수지(19)를 경 화시키고, 또한 집합 기판(11)을 A 및 도시하지 않은 B 부분에서 분할함으로써 도 22에 도시한 회로 모듈(10)이 제조된다(예컨대 특허 문헌 1 참조). 또한, 도 27의 공정후부터 수지(19)가 경화할 때까지의 동안에 경화전의 수지(19)가 외부 접속용 단자(18) 측으로 처지기 때문에 도 22에 도시한 회로 모듈(10)에 있어서 외부 접속용 단자(18)와 경화후의 수지(19)의 외부 접속용 단자(18)에 가장 근접해 있는 부분과의 간격(L2)은 외부 접속용 단자(18)와 경화전의 수지(19)의 외부 접속용 단자(18)에 가장 근접해 있는 부분과의 간격(L3)(도 27 참조)보다 좁아진다.
[특허 문헌 1] 일본 특허 공개 2004-304019호 공보
그러나, 종래의 COB 구조를 갖는 회로 모듈의 제조 공정에서는 수지(19)로 밀봉되는 칩 부품(17) 등의 실장 부품과 수지(19)로부터 노출되는 외부 접속용 단자(18) 사이에 마스크(20)를 장착할 필요가 있기 때문에(도 25 참조), 외부 접속용 단자(18)와 외부 접속용 단자(18)에 가장 근접하여 배치되어 있는 칩 부품(17) 등의 실장 부품과의 간격(L1)은 마스크(20)의 두께, 마스크(20)의 장착시의 위치 어긋남, 전술한 경화전의 수지(19)의 처짐 등을 고려하여 충분히 큰 값으로 설정하여야 하여 COB 구조를 갖는 회로 모듈의 소형화를 방해한다는 문제가 있었다.
본 발명은 상기를 감안하여 이루어진 것으로서, 소형화가 가능한 COB 구조를 갖는 회로 모듈 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 제1 발명은, 기판(110) 상에 베어 칩(150)을 포함하는 전자 부품(150 및 170) 및 상기 전자 부품(150 및 170)과 전기적으로 접속되는 외부 접속용 단자(180)가 실장되고, 상기 전자 부품(150 및 170)이 밀봉제(190)로 밀봉되어 있는 COB 구조를 갖는 회로 모듈(100, 300, 400) 제조 방법으로서, 상기 기판(110)에 상기 전자 부품(150 및 170) 및 상기 외부 접속용 단자(180)를 실장하는 실장 공정과, 상기 전자 부품(150 및 170) 및 상기 외부 접속용 단자(180)를 밀봉제(190)로 밀봉하는 밀봉 공정과, 상기 외부 접속용 단자(180)를 노출시키는 노출 공정을 갖는 것을 특징으로 한다.
제2 발명은, 제1 발명에 따른 회로 모듈(100, 300, 400) 제조 방법에 있어서, 상기 노출 공정은 상기 밀봉제(190)의 일부를 제거함으로써 상기 외부 접속용 단자(180)의 상면부(180a)을 노출시키는 것을 특징으로 한다.
제3 발명은, 제1 발명에 따른 회로 모듈(100, 300, 400) 제조 방법에 있어서, 상기 노출 공정은 상기 밀봉제(190) 및 상기 외부 접속용 단자(180)를 절단함으로써 상기 외부 접속용 단자(180)의 측면부(180b)를 노출시키는 것을 특징으로 한다.
제4 발명은, 제1 발명에 따른 회로 모듈(100, 300, 400) 제조 방법에 있어서, 상기 밀봉 공정보다 이전에 상기 외부 접속용 단자(180)를 피복재(310)로 피복하는 피복 공정을 더 갖는 것을 특징으로 한다.
제5 발명은, 제4 발명에 따른 회로 모듈(100, 300, 400) 제조 방법에 있어서, 상기 노출 공정은 상기 밀봉제(190)의 일부 및 상기 피복재(310)를 제거함으로써 상기 외부 접속용 단자(180)의 상면부(180a)를 노출시키는 것을 특징으로 한다.
제6 발명은, 제4 또는 제5 발명에 따른 회로 모듈(100, 300, 400) 제조 방법에 있어서, 상기 피복재(310)는 테이프인 것을 특징으로 한다.
제7 발명은, 기판(110) 상에 베어 칩(150)을 포함하는 전자 부품(150 및 170) 및 상기 전자 부품(150 및 170)과 전기적으로 접속되는 외부 접속용 단자(180)가 실장되고, 상기 전자 부품(150 및 170)이 밀봉제(190)로 밀봉되어 있는 COB 구조를 갖는 회로 모듈(100, 300, 400)로서, 상기 외부 접속용 단자(180)는 상기 밀봉제(190)로 밀봉되며, 상기 외부 접속용 단자(180)의 일부분만이 상기 밀봉 제(190)로부터 노출되어 있는 것을 특징으로 한다.
또한, 상기 괄호 안의 참조 부호는 이해를 돕기 위하여 붙인 것으로서 일례에 불과하며, 도시한 태양에 한정되지 않는다.
본 발명에 따르면, 소형화가 가능한 COB 구조를 갖는 회로 모듈 및 그 제조 방법을 제공할 수 있다.
이하, 도면을 참조하여 본 발명을 실시하기 위한 최선의 형태를 설명한다.
<제1 실시 형태>
도 1은 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 단면도이다. 도 1에 있어서, 100은 회로 모듈, 110a는 기판, 120은 배선 패턴, 130은 솔더 레지스트, 140은 고정제, 150은 IC 베어 칩, 150a는 본딩 와이어, 160은 크림 솔더링, 170은 칩 부품, 180은 외부 접속용 단자, 180a는 외부 접속용 단자의 상면부, 190a는 밀봉제, 190b는 밀봉제(190a)가 연마(하프컷)되어 훨씬 더 내려간 형상으로 된 부분이다.
도 1에 도시한 회로 모듈(100)은 기판(110a) 상에 배선 패턴(120)이 형성되어 있으며, 배선 패턴(120) 상에는 실장되는 부품과 전기적으로 접속되는 부분(이하, 패드라고 함)에 개구부를 갖는 솔더 레지스트(130)가 형성되어 있다. IC 베어 칩(150)은 솔더 레지스트(130) 상에 고정제(140)에 의해 고정되어 있으며, 와이어 본딩 공정을 거쳐 본딩 와이어(150a)에 의해 대응하는 패드 부분과 접속되어 있다. 칩 부품(170) 및 외부 접속용 단자(180)는 리플로 공정을 거쳐 대응하는 패드 부분 상에 인쇄된 크림 솔더링(160)에 의해 납땜되어 있다. 밀봉제(190a)는 외부 접속용 단자(180)의 상면부(180a)를 노출시키도록 IC 베어 칩(150) 등을 밀봉하고 있다.
또한, L4는 외부 접속용 단자(180)와 외부 접속용 단자(180)에 가장 근접하여 배치되어 있는 칩 부품(170) 등의 실장 부품과의 간격을 나타내고 있다. L4는 예컨대 0.5mm 정도이며, 도 22에 도시한 종래의 COB 구조를 갖는 회로 모듈(10)에서의 L1(1.5mm 정도)보다 짧게 되어 있다. 또한, 도 1에 도시한 회로 모듈(100)에 있어서, 밀봉제(190a)의 190b의 부분은 연마(하프컷)되어 190b의 부분이 훨씬 더 내려간 형상으로 되어 있으며, 외부 접속용 단자(180)의 상면부(180a)가 밀봉제(190a)로부터 노출되어 있다.
도 2는 집합 기판 상에 형성된 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 평면도이다. 상기 도면에 있어서, 도 1과 동일 부품에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다. 도 2에 있어서, 110은 집합 기판, A, a, B 및 b는 이후의 공정에서 집합 기판(110)을 분할하는 분할 위치를 나타내고 있으며, A 및 B는 집합 기판(110)의 가장 외측에 위치하는 분할 위치이다. 또한, 집합 기판(110)은 후술하는 제조 공정에 있어서 A, a, B 및 b 부분에서 분할됨으로써 기판(110a)으로 되는 기판이며, 집합 기판(110) 상에는 복수 개(이 경우에는 36개)의 회로 모듈(100)이 형성되어 있다. 도 2에 도시한 평면도는 도 23에 도시한 평면도와 비교하면 외부 접속용 단자(180)를 포함하는 모든 실 장 부품이 밀봉제(190a)로 밀봉되어 있으며, 외부 접속용 단자(180)의 상면부(180a)만이 밀봉제(190a)로부터 노출되어 있는 것이 특징이다.
도 3∼도 12는 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면이다. 도 3∼도 12에 있어서, 도 1과 동일 부품에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다. 도 3∼도 12는 도 2에 도시한 집합 기판(110) 상에 형성된 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈(100)의 C-C선을 따른 단면도이다. 또한, 도 3∼도 12에 있어서, A 부분과 A 부분 사이에는 4개의 회로 모듈(100)이 존재하는데, 편의상 하나만 도시하여 설명을 행하기로 한다.
먼저, 도 3에 도시한 공정에서는, 소정의 배선 패턴(120)이 형성되며, 배선 패턴(120) 상에 이후의 공정에서 실장되는 부품과 전기적으로 접속되는 패드 부분에 개구부를 갖는 솔더 레지스트(130)가 형성된 집합 기판(110)을 준비하고, 이후의 공정에서 칩 부품(170) 및 외부 접속용 단자(180)가 실장되는 위치에 대응하는 패드 부분에 크림 솔더링(160)이 인쇄된다. 집합 기판(110)으로는 예컨대 유리 에폭시 기판 등을 사용할 수 있다. 집합 기판(110)의 두께는 예컨대 0.30mm∼0.8mm로 할 수 있다. 배선 패턴(120)으로는 예컨대 Cu 등을 사용할 수 있다. 배선 패턴(120)의 두께로는 예컨대 35μm로 할 수 있다. 각 패드 부분에는 AU 도금 등을 실시할 수도 있다.
이어서, 도 4에 도시한 공정에서는 크림 솔더링(160)이 인쇄되어 있는 부분에 칩 부품(170) 및 외부 접속용 단자(180)가 소정의 실장기에 의해 실장된다(실장 공정 1). 칩 부품(170)은 예컨대 칩 저항, 칩 콘덴서, 칩 서미스터 등이다. 외부 접속용 단자(180)는 예컨대 Ni 등을 사용할 수 있다. 칩 부품(170) 및 외부 접속용 단자(180)가 실장된 도 4에 도시한 구조체는 소정의 리플로 로(furnace)에 넣어져서 각 패드 부분과 각 패드 부분에 대응하는 칩 부품(170) 및 외부 접속용 단자(180)의 랜드 부분이 크림 솔더링(160)에 의해 전기적으로 접속된다.
이어서, 도 5에 도시한 공정에서는 이후의 공정에서 IC 베어 칩(150)이 실장되는 위치에 대응하는 솔더 레지스트(130) 상에 고정제(140)가 도포된다. 고정제(140)로는 예컨대 에폭시 수지 등의 열경화성 수지 등을 사용할 수 있다. 이어서, 도 6에 도시한 공정에서는 고정제(140) 상에 IC 베어 칩(150)이 소정의 실장기에 의해 실장된다(실장 공정 2). 실장후, 오븐 등으로 고정제(140)를 경화시킨다. 이어서, 도 7에 도시한 공정에서는 와이어 본딩이 이루어지고, IC 베어 칩(150)이 본딩 와이어(150a)로 대응하는 패드 부분과 전기적으로 접속된다. 본딩 와이어(150a)로는 예컨대 Au 와이어 등을 사용할 수 있다.
이어서, 도 8에 도시한 공정에서는 도 7에 도시한 구조체의 부품이 실장되어 있는 측의, 이후의 공정에서 기판 분할되는 A 부분보다 외측에 마스크(200)를 장착한다. 또한, 마스크(200)보다 상측에 밀봉제(190)를 인쇄하기 위한 스퀴지(210)를 장착한다(밀봉 공정 1). 이 때, 종래의 COB 구조를 갖는 회로 모듈의 제조 공정과 달리 외부 접속용 단자(180)도 포함한 모든 부품을 덮도록 밀봉제(190)를 인쇄하기 때문에 칩 부품(170) 등의 실장 부품과 외부 접속용 단자(180) 사이에 마스크(200)를 장착할 필요가 없고, 외부 접속용 단자(180)와 외부 접속용 단자(180)에 가장 근접하여 배치되어 있는 칩 부품(170) 등의 실장 부품과의 간격(L4)을 좁히는 것이 가능해져, COB 구조를 갖는 회로 모듈의 소형화를 실현할 수 있다.
이어서, 도 9에 도시한 공정에서는 스퀴지(210)를 화살표 방향으로 움직여 마스크(200)의 상측으로부터 밀봉제(190)를 인쇄한다(밀봉 공정 2). 밀봉제(190)로는 예컨대 에폭시 수지 등의 열경화성 수지나 UV 수지 등을 사용할 수 있다. 이어서, 도 10에 도시한 공정에서는 마스크(200) 및 스퀴지(210)를 제거하고 밀봉제(190)를 경화시킨다(밀봉 공정 3). 이어서, 도 11에 도시한 공정에서는 밀봉제(190)의 190b의 부분을 외부 접속용 단자(180)의 상면부(180a)가 노출될 때까지 다이서, 슬라이서를 이용하여 연마(하프컷)한다(노출 공정). 또한, 밀봉제(190a)는 밀봉제(190)를 연마(하프컷)한 것이다. 또한, H1은 집합 기판(110)의 최하면부터 외부 접속용 단자(180)의 상면부(180a)까지의 높이를 나타내고 있다.
이어서, 도 12에 도시한 공정에서는 다이서, 슬라이서(220)를 이용하여 집합 기판(110)을 A 부분 및 도시하지 않은 a, B 및 b 부분에서 분할함으로써 도 1에 도시한 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈(100)이 제조된다. 또한, 도 6 내지 도 10에 도시한 제조 공정은 클린룸에 있어서 행해지는 것이 바람직하다.
이와 같이 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈 제조 방법에 의하면, 외부 접속용 단자(180)도 포함한 모든 부품을 덮도록 밀봉제(190)를 인쇄하므로, 외부 접속용 단자(180)와 외부 접속용 단자(180)에 가장 근접하여 배치되어 있는 칩 부품(170) 등의 실장 부품 사이에 마스크(200)를 장착할 필요가 없기 때문에 외부 접속용 단자(180)와 외부 접속용 단자(180)에 가장 근접하여 배치되어 있는 칩 부품(170) 등의 실장 부품과의 간격(L4)을 종래의 COB 구조를 갖는 회로 모듈 제조 방법에서의 L1과 비교하여 좁히는 것이 가능해져 COB 구조를 갖는 회로 모듈의 소형화를 실현할 수 있다. 또한, COB 구조를 갖는 회로 모듈의 소형화에 의해 한 장의 집합 기판으로 제조할 수 있는 회로 모듈의 수량을 늘릴 수 있기 때문에(도 2 및 도 23 참조), 회로 모듈(기판 분할후)의 단가를 낮추는 것이 가능해져 COB 구조를 갖는 회로 모듈의 저비용화를 실현할 수 있다.
또한 종래의 COB 구조를 갖는 회로 모듈 제조 방법에서는, 외부 접속용 단자(180)의 높이는 외부 접속용 단자(180)를 납땜하는 크림 솔더링(160)의 양이나 젖음성 등으로 인해 불균일이 발생하였었으나, 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈 제조 방법에 의하면, 외부 접속용 단자(180)의 상부의 밀봉제(190)를 연마(하프컷)할 때 외부 접속용 단자(180)의 상부가 일부 깎여지므로 용이하게 집합 기판(110), 배선 패턴(120), 크림 솔더링(160) 및 외부 접속용 단자(180)를 포함한 총 두께, 즉 집합 기판(110)의 최하면부터 외부 접속용 단자(180)의 상면부(180a)까지의 높이(H1)를 일정하게 할 수 있다.
<제2 실시 형태>
도 13은 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 단면도이다. 도 13에 도시한 회로 모듈(300)에 있어서, 도 1과 동일 부품에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다. 도 1과 다른 부분은 외부 접속용 단자(180)의 상면부(180a)가 외부 접속용 단자(180)의 주위를 덮는 밀 봉제(190a)보다 낮은 위치에 있다는 점이다. 이는 후술하는 바와 같이 밀봉제(190a)의 190b의 부분을 연마(하프컷)한 후에 외부 접속용 단자(180)의 상면부(180a)를 피복하는 피복재(310)를 제거하였기 때문이다.
집합 기판(110) 상에 형성된 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈(300)의 평면도는 도 2와 같다. 또한, 도 23에 도시한 평면도와 비교하면, 외부 접속용 단자(180)를 포함하는 모든 실장 부품이 밀봉제(190a)로 밀봉되어 있으며, 외부 접속용 단자(180)의 상면부(180a)만이 밀봉제(190a)로부터 노출되어 있는 것이 특징인 점도 같다.
도 14∼도 17은 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면이다. 도 14∼도 17에 있어서, 도 1 및 도 13과 동일 부품에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다. 도 14∼도 17은 도 2와 마찬가지로 집합 기판(110) 상에 형성된 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈(300)의 도 2의 C-C선에 대응하는 부분을 따른 단면도이다. 또한, 도 14∼도 17에 있어서, A 부분과 A 부분 사이에는 4개의 회로 모듈(300)이 존재하는데, 편의상 하나만을 도시하여 설명을 하기로 한다. 또한, 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정에 대해서는 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정과 다른 부분에 대해서만 설명하기로 한다.
먼저, 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정 중의 도 3∼도 7에 도시한 공정과 동일한 처리를 함으로써 도 7에 도시한 구 조체를 형성한다. 이어서, 도 14에 도시한 공정에서는 도 7에 도시한 구조체의 외부 접속용 단자(180)의 상면부(180a)를 피복재(310)로 피복한다(피복 공정). 피복재(310)로는 예컨대, UV(자외선) 조사에 의해 접착력이 없어지는 UV 테이프나 UV 조사에 의해 접착력이 없어지는 UV 수지 등을 사용할 수 있다. UV 테이프로는 예컨대 도요애드텍의 UHP1525M3(총 두께 175μm, 점착제 두께 25μm) 등을 사용할 수 있다.
이어서, 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정 중의 도 8∼도 10에 도시한 공정과 동일한 처리를 행함으로써 도 15에 도시한 구조체를 형성한다. 이어서, 도 16에 도시한 공정에서는 밀봉제(190)의 190b의 부분을 피복재(310)가 노출할 때까지 다이서, 슬라이서를 이용하여 연마(하프컷)한다(노출 공정 1). 또한, 다이서, 슬라이서는 정밀도가 높아 1μm 정도의 단위로 연마 높이를 설정할 수 있으므로, 피복재(310)의 두께가 200μm 정도인 경우에 예컨대 피복재(310)를 100μm 깎는 위치까지 정확하게 연마(하프컷)할 수 있다.
이어서, 도 17에 도시한 공정에서는 피복재(310)를 제거한다. 피복재(310)로서 예컨대 UV(자외선) 조사에 의해 접착력이 없어지는 UV 테이프를 사용한 경우에는, UV 조사를 행하여 피복재(310)를 제거한다(노출 공정 2). 이어서, 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정 중의 도 12에 도시한 공정과 동일한 처리를 행함으로써 도 13에 도시한 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈(300)이 제조된다.
이와 같이 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈 제조 방법에 의하면, 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 방법과 마찬가지로 외부 접속용 단자(180)도 포함한 모든 부품을 덮도록 밀봉제(190)를 인쇄하므로, 외부 접속용 단자(180)와 외부 접속용 단자(180)에 가장 근접하여 배치되어 있는 칩 부품(170) 등의 실장 부품 사이에 마스크(200)를 장착할 필요가 없기 때문에 외부 접속용 단자(180)와 외부 접속용 단자(180)에 가장 근접하여 배치되어 있는 칩 부품(170) 등의 실장 부품과의 간격(L4)을 종래의 COB 구조를 갖는 회로 모듈 제조 방법에서의 L1과 비교하여 좁히는 것이 가능해져 COB 구조를 갖는 회로 모듈의 소형화를 실현할 수 있다. 또한, COB 구조를 갖는 회로 모듈의 소형화에 의해 한 장의 집합 기판으로 제조할 수 있는 회로 모듈의 수량을 늘릴 수 있기 때문에(도 2 및 도 23 참조), 회로 모듈(기판 분할후)의 단가를 낮추는 것이 가능해져 COB 구조를 갖는 회로 모듈의 저비용화를 실현할 수 있다.
더욱이 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈 제조 방법에 의하면, 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈 제조 방법과 달리 외부 접속용 단자(180)의 상면부(180a)가 피복재(310)로 피복되어 있으며, 밀봉제(190)를 연마(하프컷)할 때 외부 접속용 단자(180)는 연마되지 않기 때문에 외부 접속용 단자(180)의 상면부(180a)의 변형이나 마모의 발생을 방지할 수 있다.
<제3 실시 형태>
도 18은 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 단면도이다. 도 18에 도시한 회로 모듈(400)에 있어서, 도 1과 동일한 부품 에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다. 도 1과 다른 부분은 외부 접속용 단자(180)의 측면부(180b)가 외부 접속용 단자(180)의 주위를 덮는 밀봉제(190)로부터 노출되어 있는 점이다. 이는 후술하는 바와 같이, 밀봉제(190) 및 외부 접속용 단자(180)를 A 부분 및 a 부분에서 풀컷하였기 때문이다.
도 19는 집합 기판 상에 형성된 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 평면도이다. 상기 도면에서, 도 18과 동일한 부품에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다. 도 19에 있어서, 110은 집합 기판, A, a, B 및 b는 이후의 공정에서 집합 기판(110)을 분할하는 분할 위치를 나타내고 있으며, A 및 B는 집합 기판(110)의 가장 외측에 위치하는 분할 위치이다. 또한, 집합 기판(110)은 후술하는 제조 공정에 있어서 A, a, B 및 b 부분에서 분할됨으로써 기판(110a)으로 되는 기판이며, 집합 기판(110) 상에는 복수 개(이 경우에는 45개)의 회로 모듈(400)이 형성되어 있다.
도 19에 도시한 평면도는 도 2 및 도 23에 도시한 평면도와 비교하면, 외부 접속용 단자(180)(상면부(180a)도 포함)가 밀봉제(190)로부터 전혀 노출되어 있지 않은 것이 특징이다. 후술하는 제조 공정에 있어서, 집합 기판(110)을 A 부분 및 a 부분에서 분할(풀컷)함으로써 외부 접속용 단자(180)의 측면부(180b)가 외부 접속용 단자(180)의 주위를 덮는 밀봉제(190)로부터 노출한다.
도 20 및 도 21은 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면이다. 도 20 및 도 21에 있어서, 도 18과 동일한 부품에 대해서는 동일한 부호를 붙이고 그 설명은 생략하기로 한다. 도 20 및 도 21은 도 19에 도시한 집합 기판(110) 상에 형성된 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈(400)의 D-D선을 따른 단면도이다. 또한, 도 20 및 도 21에 있어서, A 부분과 A 부분 사이에는 5개의 회로 모듈(400)이 존재하는데, 편의상 하나만을 도시하여 설명을 하기로 한다. 또한, 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정에 대해서는 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정과 다른 부분에 대해서만 설명하기로 한다.
먼저, 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정 중의 도 3∼도 10에 도시한 공정과 동일한 처리를 함으로써 도 20에 도시한 구조체를 형성한다. 이어서, 도 21에 도시한 공정에서는 다이서, 슬라이서(220)를 이용하여 집합 기판(110)을 A 부분 및 도시하지 않은 a, B 및 b 부분에서 분할(풀컷)함으로써 도 18에 도시한 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈(400)이 제조된다.
도 21에 도시한 바와 같이 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정에서는 다이서, 슬라이서(220)를 이용하여 집합 기판(110)을 A 부분 및 도시하지 않은 a, B 및 b 부분에서 분할(풀컷)하는 것이 특징이며, 회로 모듈(400)은 본 발명의 제1 실시 형태 및 제2 실시 형태와 달리 외부 접속용 단자(180)의 상면부(180a)는 밀봉제(190)에 덮여져 있고, 외부 접속용 단자(180)의 측면부(180b)가 밀봉제(190)로부터 노출되어 있다. 외부 접속용 단자(180)의 측면부(180b)에 의해 회로 모듈(400)과 외부 회로 등이 전기적으로 접속 가능해진다.
이와 같이 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈 제조 방법에 의하면, 본 발명의 제1 실시 형태 및 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈 제조 방법과 동일하게 외부 접속용 단자(180)도 포함한 모든 부품을 덮도록 밀봉제(190)를 인쇄하므로, 외부 접속용 단자(180)와 외부 접속용 단자(180)에 가장 근접하여 배치되어 있는 칩 부품(170) 등의 실장 부품 사이에 마스크(200)를 장착할 필요가 없기 때문에 외부 접속용 단자(180)와 외부 접속용 단자(180)에 가장 근접하여 배치되어 있는 칩 부품(170) 등의 실장 부품과의 간격(L4)을 종래의 COB 구조를 갖는 회로 모듈 제조 방법에서의 L1과 비교하여 좁히는 것이 가능해져 COB 구조를 갖는 회로 모듈의 소형화를 실현할 수 있다.
또한, COB 구조를 갖는 회로 모듈의 소형화에 의해 한 장의 집합 기판으로 제조할 수 있는 회로 모듈의 수량을 늘릴 수 있기 때문에(도 19 및 도 23 참조), 회로 모듈(기판 분할후)의 단가를 낮추는 것이 가능해져 COB 구조를 갖는 회로 모듈의 저비용화를 실현할 수 있다. 더욱이 밀봉제(190)를 A 및 a 부분에서 분할(풀컷)하기 때문에 외부 접속용 단자(180)를 구성하는 재료의 사용량을 삭감하는 것이 가능해짐과 아울러 스페이스 효율이 향상되기 때문에 한 장의 집합 기판(110)으로 제조할 수 있는 회로 모듈의 수량을 더 늘릴 수 있어(도 2 및 도 19 참조), 회로 모듈(기판 분할후)의 단가를 더 낮추는 것이 가능해져 COB 구조를 갖는 회로 모듈의 더 많은 저비용화를 실현할 수 있다.
이상, 본 발명이 바람직한 실시 형태에 대하여 상세하게 설명하였으나, 본 발명은 전술한 실시 형태에 제한되지 않으며, 본 발명의 범위를 벗어나지 않고 전 술한 실시 형태에 각종 변형 및 치환을 가할 수 있다.
예컨대, 본 발명은 휴대 기기의 전원으로 사용되는 전지를 보호하는 전지 보호 회로 모듈에 적용할 수 있는데, 외부 접속용 단자를 구비하는 COB 구조를 갖는 회로 모듈이라면 전지 보호 회로 모듈로는 한정되지 않으며 다른 회로 모듈에도 적용할 수 있다.
또한, 각 실시 형태에 있어서, 예컨대 도 8에 도시한 바와 같이 도 7에 도시한 구조체 부품이 실장되어 있는 측의, 이후의 공정에서 기판 분할되는 A 부분보다 외측에 마스크(200)를 장착하는 예에 대하여 설명하였으나, 이후의 공정에서 기판 분할되는 B 부분보다 외측에 마스크(200)를 장착하도록 하여도 무방하다.
또한, 각 실시 형태에 있어서, 집합 기판으로서 배선 패턴이 한쪽 면에만 형성되어 있는 소위 한쪽 면 기판을 사용하는 예에 대하여 설명하였으나, 배선 패턴이 될 수 있는 복수 개의 층이 쓰루홀에 의해 접속되어 있는 소위 다층 기판에도 본 발명은 동일하게 적용할 수 있다.
또한, 각 실시 형태에 있어서, 집합 기판 상에 IC 베어 칩 및 칩 부품을 실장하는 예에 대하여 설명하였으나, 실장되는 부품은 이들에 한정되지 않으며, 예컨대 FET나 리드 달린 부품 등을 포함하여도 무방하다.
또한, 각 실시 형태에 있어서, 외부 접속용 단자를 대응하는 패드 등의 도전부 상에 실장하고, 외부 접속용 단자를 밀봉제로 노출시킴으로써 외부와의 전기적인 접속을 가능하게 하는 예에 대하여 설명하였으나, 외부 접속용 단자는 반드시 필요한 것은 아니며, 예컨대 제2 실시 형태에 있어서 외부 접속용 단자 등의 부품 이 실장되지 않은 패드 등의 도전부를 피복재로 피복한 후, 밀봉제로 밀봉하고, 밀봉제 경화후에 피복재를 노출시키도록 밀봉제의 일부를 제거하고, 나아가 피복재를 제거함으로써 도전부를 노출시켜 외부와의 전기적인 접속을 가능하게 하는 구성으로 하여도 무방하다. 이 때, 패드 등의 도전부에는 프리플럭스, 솔더 코팅, AU 도금 등을 실시할 수도 있다.
또한, 제2 실시 형태에 있어서, 도 14에 도시한 공정에서 도 7에 도시한 구조체의 외부 접속용 단자(180)의 상면부(180a)를 피복재(310)로 피복하는 예에 대하여 설명하였으나, 외부 접속용 단자(180)의 상면부(180a)를 피복재(310)로 실장전에 미리 피복해 두고, 상면부가 피복재(310)로 피복된 외부 접속용 단자(180)를 집합 기판(110)에 실장하는 공정으로 하여도 무방하다.
또한, 제2 실시 형태에 있어서, 도 14에 도시한 공정에서 피복재(310)로서 외부 접속용 단자(180)의 상면부(180a) 상에 박막 등을 형성하고, 도 16에 도시한 공정에서 밀봉제(190)의 190b의 부분을 피복재(310)가 노출할 때까지 다이서, 슬라이서를 이용하여 연마(하프컷)하고, 도 17에 도시한 공정에서 밀봉제(190a)를 녹이지 않고 피복재(310)만 녹일 수 있는 용제를 이용하여 피복재(310)를 제거하도록 하여도 무방하다.
도 1은 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 단면도이다.
도 2는 집합 기판 상에 형성된 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 평면도이다.
도 3은 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(1)이다.
도 4는 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(2)이다.
도 5는 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(3)이다.
도 6은 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(4)이다.
도 7은 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(5)이다.
도 8은 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(6)이다.
도 9는 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(7)이다.
도 10은 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(8)이다.
도 11은 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(9)이다.
도 12는 본 발명의 제1 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(10)이다.
도 13은 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 단면도이다.
도 14는 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(1)이다.
도 15는 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(2)이다.
도 16은 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(3)이다.
도 17은 본 발명의 제2 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(4)이다.
도 18은 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 단면도이다.
도 19는 집합 기판 상에 형성된 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈을 예시하는 평면도이다.
도 20은 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(1)이다.
도 21은 본 발명의 제3 실시 형태에 따른 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(2)이다.
도 22는 종래의 COB 구조를 갖는 회로 모듈을 예시하는 단면도이다.
도 23은 집합 기판 상에 형성된 종래의 COB 구조를 갖는 회로 모듈을 예시하는 평면도이다.
도 24는 종래의 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(1)이다.
도 25는 종래의 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(2)이다.
도 26은 종래의 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(3)이다.
도 27은 종래의 COB 구조를 갖는 회로 모듈의 제조 공정을 예시하는 도면(4)이다.
<부호의 설명>
10, 100, 300, 400…회로 모듈,
11a, 110a…기판,
11, 110…집합 기판,
12, 120…배선 패턴,
13, 130…솔더 레지스트,
14, 140…고정제,
15, 150…IC 베어 칩,
15a, 150a…본딩 와이어,
16, 160…크림 솔더링,
17, 170…칩 부품,
18, 180…외부 접속용 단자,
19…수지,
20, 200…마스크,
21, 210…스퀴지,
180a…외부 접속용 단자의 상면부,
180b…외부 접속용 단자(180)의 측면부,
190, 190a…밀봉제,
190b…밀봉제(190a)의 소정 부분,
220…다이서, 슬라이서,
310…피복재,
A, a, B, b…집합 기판을 분할하는 위치,
H1…집합 기판(110)의 최하면부터 외부 접속용 단자(180)의 상면부(180a)까지의 높이,
L1, L4…외부 접속용 단자(18)와 외부 접속용 단자(18)에 가장 근접하여 배치되어 있는 칩 부품(17) 등의 실장 부품과의 간격,
L2…외부 접속용 단자(18)와 경화후의 수지(19)의 외부 접속용 단자(18)에 가장 근접해 있는 부분과의 간격,
L3…외부 접속용 단자(18)와 경화전의 수지(19)의 외부 접속용 단자(18)에 가장 근접해 있는 부분과의 간격

Claims (7)

  1. 기판 상에 베어 칩을 포함하는 전자 부품 및 상기 전자 부품과 전기적으로 접속되는 외부 접속용 단자가 실장되고, 상기 전자 부품이 밀봉제로 밀봉되어 있는 COB 구조를 갖는 회로 모듈 제조 방법으로서,
    상기 기판에 상기 전자 부품 및 상기 외부 접속용 단자를 실장하는 실장 공정과,
    상기 전자 부품 및 상기 외부 접속용 단자를 밀봉제로 밀봉하는 밀봉 공정과,
    상기 외부 접속용 단자를 노출시키는 노출 공정을 갖는 것을 특징으로 하는 회로 모듈 제조 방법.
  2. 제 1 항에 있어서, 상기 노출 공정은 상기 밀봉제의 일부를 제거함으로써 상기 외부 접속용 단자의 상면부를 노출시키는 것을 특징으로 하는 회로 모듈 제조 방법.
  3. 제 1 항에 있어서, 상기 노출 공정은 상기 밀봉제 및 상기 외부 접속용 단자를 절단함으로써 상기 외부 접속용 단자의 측면부를 노출시키는 것을 특징으로 하는 회로 모듈 제조 방법.
  4. 제 1 항에 있어서, 상기 밀봉 공정보다 이전에 상기 외부 접속용 단자를 피복재로 피복하는 피복 공정을 더 갖는 것을 특징으로 하는 회로 모듈 제조 방법.
  5. 제 4 항에 있어서, 상기 노출 공정은 상기 밀봉제의 일부 및 상기 피복재를 제거함으로써 상기 외부 접속용 단자의 상면부를 노출시키는 것을 특징으로 하는 회로 모듈 제조 방법.
  6. 제 4 항 또는 제 5 항에 있어서, 상기 피복재는 테이프인 것을 특징으로 하는 회로 모듈 제조 방법.
  7. 기판 상에 베어 칩을 포함하는 전자 부품 및 상기 전자 부품과 전기적으로 접속되는 외부 접속용 단자가 실장되고, 상기 전자 부품이 밀봉제로 밀봉되어 있는 COB 구조를 갖는 회로 모듈로서,
    상기 외부 접속용 단자는 상기 밀봉제로 밀봉되며, 상기 외부 접속용 단자의 일부분만이 상기 밀봉제로부터 노출되어 있는 것을 특징으로 하는 회로 모듈.
KR1020080092647A 2007-11-19 2008-09-22 회로 모듈 및 회로 모듈 제조 방법 KR100978552B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00299763 2007-11-19
JP2007299763A JP2009129930A (ja) 2007-11-19 2007-11-19 回路モジュール及び回路モジュールの製造方法

Publications (2)

Publication Number Publication Date
KR20090051687A KR20090051687A (ko) 2009-05-22
KR100978552B1 true KR100978552B1 (ko) 2010-08-27

Family

ID=40726372

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080092647A KR100978552B1 (ko) 2007-11-19 2008-09-22 회로 모듈 및 회로 모듈 제조 방법

Country Status (4)

Country Link
JP (1) JP2009129930A (ko)
KR (1) KR100978552B1 (ko)
CN (1) CN101442013A (ko)
TW (1) TW200934332A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014462A (ja) 2016-07-22 2018-01-25 キヤノン株式会社 光学センサー及びスキャナユニット、画像形成装置
JP2018181990A (ja) * 2017-04-10 2018-11-15 株式会社ケーヒン 電子制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005216989A (ja) 2004-01-28 2005-08-11 Hitachi Maxell Ltd マルチチップモジュールの製造方法
KR20070069142A (ko) * 2005-07-04 2007-07-02 가부시키가이샤 리코 전자 부품이 실장된 소자, 그 소자를 제조하는 방법, 2차전지의 보호 회로 모듈, 및 전지 패키지

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001024312A (ja) * 1999-07-13 2001-01-26 Taiyo Yuden Co Ltd 電子装置の製造方法及び電子装置並びに樹脂充填方法
JP5458476B2 (ja) * 2007-05-23 2014-04-02 株式会社デンソー モールドパッケージおよびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005216989A (ja) 2004-01-28 2005-08-11 Hitachi Maxell Ltd マルチチップモジュールの製造方法
KR20070069142A (ko) * 2005-07-04 2007-07-02 가부시키가이샤 리코 전자 부품이 실장된 소자, 그 소자를 제조하는 방법, 2차전지의 보호 회로 모듈, 및 전지 패키지

Also Published As

Publication number Publication date
TW200934332A (en) 2009-08-01
KR20090051687A (ko) 2009-05-22
CN101442013A (zh) 2009-05-27
JP2009129930A (ja) 2009-06-11

Similar Documents

Publication Publication Date Title
JP6408540B2 (ja) 無線モジュール及び無線モジュールの製造方法
US7281328B2 (en) Method of fabricating rigid-flexible printed circuit board
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
KR100231276B1 (ko) 반도체패키지의 구조 및 제조방법
JP3588801B2 (ja) 半導体装置の製造方法
KR100237328B1 (ko) 반도체 패키지의 구조 및 제조방법
KR100832653B1 (ko) 부품 내장형 인쇄회로기판 및 그 제조방법
US20120187551A1 (en) Semiconductor module
US9681543B2 (en) Method for making electronic device with cover layer with openings and related devices
KR20010109149A (ko) 면설치형 전자회로유닛
KR20020086741A (ko) 반도체 장치 및 그 제조 방법
JPH0567869A (ja) 電装部品接合方法並びにモジユール及び多層基板
JP2008042152A (ja) 回路モジュールの製造方法及び回路モジュール
KR20090089268A (ko) 배선 기판, 이의 제조 방법 및 반도체 패키지
EP2138021B1 (en) Electrical connection of components
JP2018201248A (ja) 無線モジュール
KR100978552B1 (ko) 회로 모듈 및 회로 모듈 제조 방법
US8359740B2 (en) Process for the wafer-scale fabrication of electronic modules for surface mounting
KR20010070081A (ko) 반도체 장치 및 그 제조 방법
KR101231163B1 (ko) 회로 모듈의 제조방법
US10818518B2 (en) Method for manufacturing module component
JP3793421B2 (ja) 面実装型電子回路ユニット及び面実装型電子回路ユニットの製造方法
CN113747681B (zh) 嵌埋元件的软硬结合电路板及其制作方法
CN220189644U (zh) 电子部件模块
KR20090049015A (ko) 회로 모듈

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee