JP2006185978A - 複数個取り配線基板 - Google Patents

複数個取り配線基板 Download PDF

Info

Publication number
JP2006185978A
JP2006185978A JP2004375133A JP2004375133A JP2006185978A JP 2006185978 A JP2006185978 A JP 2006185978A JP 2004375133 A JP2004375133 A JP 2004375133A JP 2004375133 A JP2004375133 A JP 2004375133A JP 2006185978 A JP2006185978 A JP 2006185978A
Authority
JP
Japan
Prior art keywords
mother substrate
wiring board
ceramic
wiring
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004375133A
Other languages
English (en)
Other versions
JP4423181B2 (ja
Inventor
Motoi Yoshida
基 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004375133A priority Critical patent/JP4423181B2/ja
Publication of JP2006185978A publication Critical patent/JP2006185978A/ja
Application granted granted Critical
Publication of JP4423181B2 publication Critical patent/JP4423181B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 捨代領域に認識マークが形成されているとともに、母基板に反り等の変形が生じることが効果的に防止された、実用性および電子部品の実装性に優れた複数個取り配線基板を提供することにある。
【解決手段】 中央部に複数の配線基板領域2が縦横に配列形成されているとともに外周部に捨代領域3が形成されたセラミック製の母基板1と、
母基板1の一主面に、捨代領域3を被覆するように形成された絶縁層4と、を具備してなる複数個取り配線基板9であって、
絶縁層4は、母基板1を形成するセラミック成分と同一組成のセラミック成分を主成分として含み、且つ、母基板1を形成するセラミックとは異なる色調を呈するとともに母基板1の表面を露出させる開口パターン4aを有している。
【選択図】図1

Description

本発明は、半導体素子や弾性表面波素子等の電子部品が搭載される配線基板領域を、広面積のセラミック母基板に縦横に複数個配列して成る複数個取り配線基板に関するものである。
従来、例えば半導体素子や弾性表面波素子等の電子部品を搭載するために用いられる配線基板は、酸化アルミニウム質焼結体等のセラミックス材料から成る四角平板状の絶縁基体の上面に電子部品を搭載するための電子部品搭載部を有し、この電子部品搭載部またはその周辺から絶縁基体の下面にかけてタングステン等の金属材料から成る複数の配線導体が配設された構造を有している。
そして、絶縁基体の電子部品搭載部に電子部品を搭載固定するとともに電子部品の電極をボンディングワイヤや半田等の電気的接続手段を介して配線導体に電気的に接続し、必要に応じて電子部品を樹脂や蓋体で気密封止することによって製品としての電子装置となる。
この電子装置において、配線導体の一部を下面の外周部に露出させておき、この露出した部分を外部の電気回路に接続(外部接続)することにより、電子部品が配線導体を介して外部の電気回路と電気的に接続される。
ところで、このような配線基板は、近時の電子装置の小型化の要求に伴い、その大きさが数mm角程度の極めて小さなものとなってきており、製品の取り扱いを簡便にして配線基板および電子装置の製作を効率よく行なうために、1枚の母基板を分割して多数個の配線基板を同時に得る“多数個取り”の手法が用いられている。
このような“多数個取り”に用いられる複数個取り配線基板は、一般に、平板状のセラミック母基板の中央部に配線基板となる配線基板領域を縦横に複数配列形成し、外周部に前記配線基板領域を取り囲むようにして捨代領域を配した構造を有している。なお、捨代領域は、複数個取り配線基板の取り扱いを簡便にすべく設けられているものである。また、捨代領域には、複数個取り配線基板や、各配線基板領域が個片に分割されたときの個々の配線基板の品名,番地等を表す文字,数字,記号,図形等の認識マークが、配線導体と同様の導体等により形成され、複数個取り配線基板や配線基板の識別が確実に行われるようにされている。
このような複数個取り配線基板は、いわゆるセラミックグリーンシート積層法によって製作される。具体的には、まず、酸化アルミニウム等の原料粉末をシート状に成形して複数のセラミックグリーンシートを形成し、次に、このセラミックグリーンシートにタングステン等の金属ペーストを所定の配線導体や認識マーク等のパターンに印刷塗布し、次に、これらのセラミックグリーンシートを積層して積層体を形成し、焼成することにより製作される。
特開2004−95762号公報 特開2004−193292号公報 特開1998−215041号公報
しかしながら、上述した従来の複数個取り配線基板においては、認識マークとなる金属ペーストと、母基板となるセラミックグリーンシートとの焼成時の収縮率の差に起因して、捨代領域、つまりセラミックグリーンシートの積層体の最外周に沿って応力が作用し、この最外周部分に作用する応力により焼成後の母基板に反り等の変形が生じるという問題があった。
母基板に反り等の変形が生じると、個々の配線基板にも変形が生じ、搭載される電子部品の傾き接続信頼性の低下等の不具合を生じてしまう。
特に、近年の配線基板の小型化の要求により、わずかな変形でも影響が大きくなってきているため、変形の発生を抑える必要がある。例えば、複数個取り配線基板の場合には、個々の配線基板に少しずつ反りがあっても、母基板全体では大きな反りとなり、母基板の状態での電子部品の実装ができなくなるという具合に非常に大きな影響を受ける。
また、母基板の材料として、比誘電率が低く配線導体の伝送損失が少ない、低温焼成が可能で銅,銀等の低抵抗材料を母基板と一体焼成して配線導体を形成することができるガラスセラミック焼結体が多用されるように成ってきているため、上記問題が多発する傾向がある。つまり、ガラスセラミック焼結体から成る母基体の表面に銅または銅を主成分とする合金のメタライズ配線導体を形成した場合、配線導体に用いる合金の融点が比較的低いことから、その粒径が過剰に小さい場合には、焼結が早く進み易く、母基板との間に収縮差が発生し母基板に反りが発生する。
本発明は上記問題点に鑑み案出されたもので、その目的は、捨代領域に認識マークが形成されているとともに、母基板に反り等の変形が生じるのを有効に防止することができる、実用性および電子部品の実装性に優れた複数個取り配線基板を提供することにある。
本発明の複数個取り配線基板は、中央部に複数の配線基板領域が縦横に配列形成されているとともに外周部に捨代領域が形成されたセラミック製の母基板と、該母基板の一主面に、前記捨代領域を被覆するように形成された絶縁層と、を具備してなる複数個取り配線基板であって、前記絶縁層は、前記母基板を形成するセラミック成分と同一組成のセラミック成分を主成分として含み、且つ、前記母基板を形成するセラミックとは異なる色調を呈するとともに前記母基板の表面を露出させる開口パターンを有していることを特徴とするものである。
また、本発明の複数個取り配線基板は、前記絶縁層が、前記一主面上で、且つ前記開口パターンの形成部位を除く捨代領域全域にわたり形成されていることを特徴とするものである。
本発明の複数個取り配線基板によれば、捨代領域を被覆するように形成された絶縁層は、母基板を形成するセラミック成分と同一組成のセラミック成分を主成分として含み、且つ、母基板を形成するセラミックとは異なる色調を呈するとともに母基板の表面を露出させる開口パターンを有していることから、絶縁層とは色調が異なる、開口パターンから露出する母基板の表面を認識マークとして機能させることができ、複数個取り配線基板や、各配線基板領域が個片に分割されたときの個々の配線基板の品名,番地等の認識を確実に、かつ容易なものとすることができる。
また、捨代領域を被覆する絶縁層は、母基板を形成するセラミック成分と同一組成のセラミック成分を主成分として含むので、母基板と絶縁層とは焼成時の収縮率が同程度であり、両者の間で焼成時に大きな応力が生じることはなく、母基板に反り等の不具合が生じるのを有効に防止することができる。
さらに、本発明の複数個取り配線基板は、絶縁層を、一主面上で、且つ開口パターンの形成部位を除く捨代領域全域にわたり形成することにより、捨代領域内で、絶縁層の有無に起因して、焼成時に母基板に作用する応力のばらつきが抑制され、母基板の変形を極めて有効に防止することができる。
以下、本発明を添付図面に基づき詳細に説明する。図1は本発明の複数個取り配線基板の実施の形態の一例を示す平面図であり、1はセラミック製の母基板、2は配線基板領域、3は捨代領域、4は絶縁層ある。複数の配線基板領域2を母基板1の主面の中央部に縦横に配列させることにより複数個取り配線基板が形成されている。
母基板1は、平板状のガラスセラミックス焼結体,酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,ムライト質焼結体,窒化珪素質焼結体,炭化珪素質焼結体等のセラミック材料から成る。
母基板1は、例えば、ガラスセラミックス焼結体から成る場合には、ホウ珪酸系ガラス等のガラスや酸化アルミニウム,酸化珪素等の原料粉末に適当な有機バインダ,溶剤を添加混合して泥漿状のセラミックスラリーとなすとともに、このセラミックスラリーをドクターブレード法やカレンダーロール法等のシート成形技術を採用しシート状となすことによってセラミックグリーンシート(セラミック生シート)を得て、しかる後、このセラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともに必要に応じてこれを複数枚積層し、最後にこのセラミックグリーンシートを還元雰囲気中にて約1000℃の温度で焼成することによって製作される。
母基板1の中央部には複数の配線基板領域2が縦横に配列形成されている。
各配線基板領域2は、それぞれが個々の配線基板となる領域であり、その上面中央部に電子部品(図示せず)を搭載する搭載部5を有している。搭載部5は、配線基板領域の上面に電子部品を収容する凹部(図示せず)を形成し、その凹部の底面に設けてもよい。また、搭載部5は、上面の中央部に限らず、外周域に設けてもよく、下面に設けてもよい。
電子部品は、半導体素子や光半導体素子、容量素子、弾性表面波素子、水晶振動子、セラミック圧電素子等であり、ろう材やガラス、接着剤等を介して搭載部に接合される。
また、各配線基板領域2には、それぞれの搭載部の周辺から下面にかけて銅や銀、パラジウム、金、白金、モリブデン、タングステン等の金属材料から成る配線導体6が形成されている。
配線導体6は、搭載部5に搭載される電子部品の電極と接続し、これを各配線基板領域2の下面側等に導出するためのものである。例えば、搭載部5に半導体素子や弾性表面波素子等の電子部品を搭載するとともに、この電子部品の各電極を配線導体6のうち搭載部5やその周辺に露出した部位にボンディングワイヤや半田バンプ等の電気的接続手段(図示せず)を介して電気的に接続させることにより、電子部品の各電極は配線導体6を介して配線基板領域2(実際には、分割後の個々の配線基板)の下面に導出される。この配線導体6の導出部分を外部の電気回路に接続することにより、電子部品の電極が外部電気回路と電気的に接続される。
配線導体6は、例えば銅から成る場合であれば、銅粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストを、母基板1となるセラミックグリーンシートの表面に予めスクリーン印刷法等により所定パターンに印刷塗布しておくことによって形成される。
なお、配線導体6の露出部分には、ニッケル,銅,金等からなるめっき層を被着させておくことが好ましい。これにより、配線導体6の酸化腐食を防止するとともに、配線導体6に対するボンディングワイヤのボンディング性や、半田バンプの濡れ性等をより良好なものとすることができる。
また、母基板1の外周部、即ち、母基板1のうち、複数の配線基板領域2が配列形成された領域の外側には、これらの配線基板領域2を取り囲むようにして捨代領域3が形成されている。
捨代領域3は、複数個取り配線基板の取扱いを容易なものとするためのものである。また、後述するように、この多数個取り配線基板や、多数個取り配線基板を個々の配線基板領域に分割して成る配線基板の、各配線基板領域2が個片に分割されたときの個々の配線基板の品名,番地等を表す文字,数字,記号の認識のための認識マークを形成するスペースとしての機能を有している。
このような複数個取り配線基板は、各配線基板領域2の搭載部5に電子部品(図示せず)が搭載され、かかる電子部品の各電極を、電気的接続手段を介して配線導体6に電気的に接続し、必要に応じて電子部品を蓋体や封止樹脂等で封止した後、複数個取り配線基板を個片に分割することにより、多数個の電子装置が同時に得られる。
そして、本発明の複数個取り配線基板9においては、捨代領域3を被覆するように絶縁層4が形成され、絶縁層4は、母基板1を形成するセラミック成分と同一組成のセラミック成分を主成分として含み、且つ、母基板1を形成するセラミックとは異なる色調を呈するとともに母基板1の表面を露出させる開口パターン4aを有していることが重要である。
このように、捨代領域3を被覆するように絶縁層4を形成し、その絶縁層4について、母基板1を形成するセラミック成分と同一組成のセラミック成分を主成分として含むものとし、且つ、母基板1を形成するセラミックとは異なる色調を呈するとともに母基板1の表面を露出させる開口パターン4aを有しているものとすることにより、絶縁層4とは色調が異なる、開口パターン4aから露出する母基板1の表面を認識マークとして機能させることができ、各配線基板領域2が個片に分割されたときの個々の配線基板の品名,番地等を表す文字,数字,記号等の認識を確実に、かつ容易なものとすることができる。
また、捨代領域3を被覆する絶縁層4は、母基板1を形成するセラミック成分と同一組成のセラミック成分を主成分として含むことから、母基板1と絶縁層4とは焼成時の収縮率が同程度であり、両者の間で焼成時に大きな応力が生じることはなく、母基板1に反り等の不具合が生じるのを有効に防止することができる。
なお、絶縁層4の形成方法は、母基板1と同一の組成のセラミック成分に、酸化クロム等の微量の着色材としての添加物を添加することにより、母基板1と色調を異ならせる。
また、絶縁層4は、厚さが5〜20μmで、捨代領域3において収縮差等を最低にするために捨代領域3をほぼ覆う広さで形成するのが好ましいが、画像認識の観点からは開口パターン4aの周りを片側3mm程度覆う程度でも構わない。
そして、開口パターン4aは、上述したように認識マークとして機能させるために、文字,数字,記号,図形等のパターンで形成される。
開口パターンの形成方法は、絶縁層4aになるセラミックペーストを印刷するときの製版に、文字,数字,記号,図形等の認識マークを形成しておいて、絶縁層4aを印刷する際に認識マークの部分が印刷されないようにして形成する。
また、前記絶縁層4は、一主面上で、且つ開口パターン4aの形成部位を除く捨代領域3全域にわたり形成しておくことが好ましい。
この場合、捨代領域3内で、絶縁層4の有無に起因して、焼成時に母基板1に作用する応力のばらつきが抑制され、母基板1の変形を極めて有効に防止することができる。
また、本形態において、絶縁層4および母基板1のうち、一方は黒色(暗褐色、濃灰色等の暗色)で、他方は白色(明灰色等の明色)であることが好ましい。この場合、絶縁層4と母基板1の表面との間のコントラストを非常に大きくすることができ、開口パターン4aの認識がさらに容易で確実なものとなり、認識がより容易で、且つ確実な複数個取り配線基板9とすることができる。
またこの場合、母基板を白色(明色)とし、絶縁層を黒色(暗色)とすることが好ましい。この場合、面積の広い絶縁層4が黒色(暗色)であることから、例えば絶縁層4を白色(明色)にしたような場合に比べて、開口パターン4aの認識のための光を照射したときに反射光が大きくなりすぎて画像認識装置による認識が(ハレーション等に起因して)難しくなる、という不都合を生じることはない。
以上のように本形態によれば、開口パターン4aをより確実に認識することができる複数個取り配線基板を得ることができる。
なお、本発明は上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。例えば、絶縁層4は、捨代領域3において、母基板の一主面に対向する他主面にも形成してもよい。
本発明の複数個取り配線基板の実施の形態の一例を示す平面図である。
符号の説明
1・・・・母基板
2・・・・配線基板領域
3・・・・捨代領域
4・・・・絶縁層
4a・・・・開口パターン
5・・・・搭載部
6・・・・配線導体
9・・・・複数個取り配線基板

Claims (2)

  1. 中央部に複数の配線基板領域が縦横に配列形成されているとともに外周部に捨代領域が形成されたセラミック製の母基板と、
    該母基板の一主面に、前記捨代領域を被覆するように形成された絶縁層と、を具備してなる複数個取り配線基板であって、
    前記絶縁層は、前記母基板を形成するセラミック成分と同一組成のセラミック成分を主成分として含み、且つ、前記母基板を形成するセラミックとは異なる色調を呈するとともに前記母基板の表面を露出させる開口パターンを有していることを特徴とする複数個取り配線基板。
  2. 前記絶縁層が、前記一主面上で、且つ前記開口パターンの形成部位を除く捨代領域全域にわたり形成されていることを特徴とする請求項1に記載の複数個取り配線基板。
JP2004375133A 2004-12-27 2004-12-27 複数個取り配線基板 Active JP4423181B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004375133A JP4423181B2 (ja) 2004-12-27 2004-12-27 複数個取り配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004375133A JP4423181B2 (ja) 2004-12-27 2004-12-27 複数個取り配線基板

Publications (2)

Publication Number Publication Date
JP2006185978A true JP2006185978A (ja) 2006-07-13
JP4423181B2 JP4423181B2 (ja) 2010-03-03

Family

ID=36738889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375133A Active JP4423181B2 (ja) 2004-12-27 2004-12-27 複数個取り配線基板

Country Status (1)

Country Link
JP (1) JP4423181B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204951A (ja) * 2010-03-26 2011-10-13 Kyocera Corp 配線基板
CN111095479A (zh) * 2017-09-20 2020-05-01 三菱电机株式会社 半导体装置、半导体装置的制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204951A (ja) * 2010-03-26 2011-10-13 Kyocera Corp 配線基板
CN111095479A (zh) * 2017-09-20 2020-05-01 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN111095479B (zh) * 2017-09-20 2023-10-03 三菱电机株式会社 半导体装置、半导体装置的制造方法

Also Published As

Publication number Publication date
JP4423181B2 (ja) 2010-03-03

Similar Documents

Publication Publication Date Title
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
JP4423181B2 (ja) 複数個取り配線基板
JP2007173586A (ja) 複数個取り配線基板の検査方法および複数個取り配線基板
JPH11163196A (ja) 配線基板
JP4272550B2 (ja) 多数個取り配線基板
JP6737646B2 (ja) 配線基板、電子装置および電子モジュール
JP2001274280A (ja) 多数個取りセラミック配線基板
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP3801935B2 (ja) 電子部品搭載用基板
JP3850343B2 (ja) 電子部品搭載用基板
JP4272506B2 (ja) 多数個取り配線基板
US20220270958A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP2746813B2 (ja) 半導体素子収納用パッケージ
JP2005019749A (ja) 配線基板および多数個取り配線基板
JP2005340562A (ja) 多数個取り配線基板
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2003283067A (ja) 多数個取り配線基板
JP2005136235A (ja) 配線基板
JP2004047821A (ja) 多数個取り配線基板
JP2004023051A (ja) 多数個取り配線基板
JP2003249593A (ja) 多数個取りセラミック配線基板
JP2005317595A (ja) 配線基板の製造方法
JP2003163421A (ja) 多数個取り配線基板
JP2014029909A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091109

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4423181

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4