KR100341710B1 - 반도체장치제작방법 - Google Patents

반도체장치제작방법 Download PDF

Info

Publication number
KR100341710B1
KR100341710B1 KR1019970082693A KR19970082693A KR100341710B1 KR 100341710 B1 KR100341710 B1 KR 100341710B1 KR 1019970082693 A KR1019970082693 A KR 1019970082693A KR 19970082693 A KR19970082693 A KR 19970082693A KR 100341710 B1 KR100341710 B1 KR 100341710B1
Authority
KR
South Korea
Prior art keywords
laser light
semiconductor film
amorphous silicon
crystal growth
region
Prior art date
Application number
KR1019970082693A
Other languages
English (en)
Inventor
세쯔오 나까지마
순페이 야마자끼
나오또 쿠수모또
사또시 데라모또
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to KR1020020006026A priority Critical patent/KR100413132B1/ko
Application granted granted Critical
Publication of KR100341710B1 publication Critical patent/KR100341710B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/016—Catalyst
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/093—Laser beam treatment in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

박막 트랜지스터를 제작함에 있어서, 비결정질 실리콘 막이 기판상에 형성된후, 니켈 실리사이드 층이 실리콘의 결정화를 가속(증진)시키는 금속 원소로서 니켈을 함유하는 용액(니켈 아세테이트 용액)으로 스핀 코팅하고 열 처리함으로써 형성된다. 상기 니켈 실리사이드 층이 섬 모양의 니켈 실리사이드 층을 형성하도록 선택적으로 패터닝된다. 상기 비결정질 실리콘 막이 패터닝된다. 레이저 광이 레비저를 이동시키면서 조사되어, 결정 성장이 니켈 실리사이드 층이 형성되는 영역으로부터 일어나며, 단결정(모노도메인 영역)과 동등한 영역이 얻어진다.

Description

반도체 장치 제작 방법
발명의 분야
본 발명은 결정성을 가진 박막 반도체를 이용하여 반도체 장치를 제작하는 방법에 관한 것이다.
종래 기술의 설명
근래, 유리 또는 석영 기판에 형성된 박막 반도체로 구성된 트랜지스터가 주목되고 있다. 이와 같은 박막 트랜지스터(thin film transistor; TFT)는 수백에서 수천 옹스트롱(A)의 두께를 가지며 유리나 석영 기판의 표면상에 형성되는 박막 반도체(절연 게이트형 전계 효과 트랜지스터)로 구성된다.
TFT들은 액티브 매트릭스형의 액정 표시 장치 분야와 같은 응용 분야에서 사용된다. 액티브 매트릭스형의 액정 표시 장치는 매트릭스로 배열된 수십만개의 픽셀(pixel)을 갖고, TFT들은 고품질의 영상 표시를 실현하기 위한 스위칭 소자로서 각 픽셀들에 제공된다. 액티브 매트릭스형의 액정 표시 장치들을 위해 설계된 실제로 이용가능한 TFT들은 비정질 실리콘의 박막들을 이용한다.
그러나, 비정질 실리콘 박막을 기초로 한 TFT들은 여전히 성능이 열등하다. 보다 높은 표시 기능이 액티브 매트릭스형의 액정 표시장치로서 요구되면 비정질의 실리콘막을 이용하는 TFT들의 특성은 너무 낮아 요구되는 레벨을 만족시키지 못한다.
또한, 픽셀 스위칭 뿐만 아니라 주변 구동 회로를 실현하기 위해 TFT들을 이용하여 단일 기판상에 집적된 액정 표시 시스템을 제작하는 것이 제안되어 있다. 그러나, 비정질의 실리콘 박막을 이용하는 TFT는 그것의 느린 동작 속도 때문에 주변 구동 회로를 구성할 수 없다. 특히, 기본적인 문제점은 CMOS 회로가 비정질의실리콘 박막으로부터 이용가능하지 않다는 것이다. 이것은 비정질의 실리콘 박막을 이용하여 실용의 P-채널형 TFT를 구현하는 데 있어서의 어려움 때문이다(즉, 비정질의 실리콘 박막을 이용하는 TFT는 너무 낮은 성능때문에 실용적이지 못하다)
픽셀 영역들과 주변 구동 회로와 함께 단일 기판상에 영상 데이타를 기록하거나 처리하는 등의 다른 집적 회로를 통합하는 다른 기술이 제안된다. 그러나, 비정질의 실리콘 박막을 이용하는 TFT는 특성이 너무 떨어지기 때문에 영상 데이터를 처리할 수 있는 집적 회로를 구성할 수 없다.
한편, 비정질의 실리콘 박막을 이용하는 것에 비해 특성이 훨씬 우수한 곁정성 실리콘막을 이용한 TFT 제조 방법이 있다. TFT를 제조하는 방법은 비정질의 실리콘막을 형성하는 단계와, 얻어진 비정질 실리콘막을 열처리 또는 레이저 조사함으로서 결정성의 실리콘막으로 변경하는 단계를 포함한다. 비정질기 실리콘막을 결정화하여 얻어진 결정성의 실리콘막은 일반적으로 다결정 구조이거나 미세결정구조를 가지고 있다.
비정질의 실리콘막을 이용하는 TFT와 비교할 때 훨씬 우수한 특성을 갖는 TFT가 결정성의 실리콘막을 이용하여 얻어질 수 있다. TFT를 평가하는 지표 중 하나인 이동도에서 비정질의 실리콘막을 이용하는 TFT는 0.5 에서 1㎠/Vs 또는 그 이하(N-채널 TFT 에서)가 되지만, 결정성의 실리콘막을 이용하는 TFT는 N-채널 TFT에서 약 100㎠/Vs 또는 그 이상, P-채널 TFT 에서 약 50㎠/Vs 또는 그 이상의 이동도를 갖는다.
비정질의 실리콘막을 결정화하여 얻어진 결정성의 실리콘막은 타결정 구조를갖는다. 그러므로, 결정 입계의 존재로 인한 다양한 문제가 발생된다 예를 들어, 결정 입계들을 통해 이동하는 캐리어(carrier)들은 TFT의 내압을 크게 제한한다. 고속 동작에서 발생되는 특성의 변화나 열화는 또다른 문제이다. 또한, 결정입계를 통해 이동하는 캐리어는 TFT가 OFF 상태일 때 OFF 전류(누설 전류)를 증가시킨다.
보다 높게 집적된 구성의 액티브 매트릭스형 액정 표시 장치를 제작하는데 있어서 단일 유리 기판상에 픽셀 영역뿐만 아니라 주변 회로들을 형성하는 것이 바람직하다. 이러한 경우, 주변 회로에 제공되는 TFT들은 매트릭스로 배열된 수십만개의 픽셀 트랜지스터를 구동하는 대전류를 취급할 것이 요구된다.
넓은 채널폭을 갖는 TFT는 대전류를 취급하는데 사용되어야 한다. 그러나, 채널폭이 확장되더라도 결정성의 실리콘막을 이용하는 TFT는 내압의 문제 때문에 실제 사용할 수 없다. 임계 전압에서의 큰 변동은 TFT를 실제 사용할 수 있게 하는 데 또 다른 방해가 된다.
결정성의 실리콘막을 이용하는 TFT는 임계 전압의 변동과 특성의 시간 경과변화에 대한 문제점 때문에 영상 데이타를 처리하는 집적 회로에 적용될 수 없다. 따라서, 종래 IC 대신에 사용될 수 있는 TFT를 기초로 한 실제적으로 실용가능한 집적 회로는 실현될 수 없다.
비정질의 실리콘 박막을 이용하는 TFT들이나 다결정 또는 미세결정 실리콘막을 이용하는 TFT에 관한 문제점을 극복하기 위해, 특정한 영역을 이유영는 TFT 제조방법이 종래에 공지되었다. TFT 제조 방법은 비정질의 실리콘 박막의 특정한 영역에 단결정으로 간주될 수 있는 영역을 형성하는 단계와, 이후 이 특정한 영역을이용하여 TFT를 형성하는 단계를 포함한다. 이 방법을 이용함으로서 단결정 실리콘 웨이퍼(wafer)상에 형성된 트랜지스터(즉, MOS형 트랜지스터) 특성에 비해 특성을 잘 나타내는 TFT가 얻어질 수 있다.
상기 기술은 JP-A-Hei-2-140915('JP-A' 는 '심사되지 않고 공고된 일본 특허출원'을 의미한다)에 개시되어 있다. 도2A에 있어서, 상기 방법은 종결정(seed crystal)으로 제공되는 영역(201)을 형성하는 단계와, 형상(202)으로 패터닝된 비정질의 실리콘의 영역을 최종적으로 결정화하기 위해 화살표(203) 방향으로 종결으로서 영역(201)으로부터 결정 성장을 실행하는 열처리를 가하는 단계를 포함한다.
그러나, 종래 방법에 따른 도2A에서, 결정 성장은 형상(202)으로 패터닝된 비정질의 실리콘이 종결정으로 이용되는 영역(201)으로부터 시작되는 결정 성장과 동시에 영역(204)으로부터 발생된다. 즉, 도2A 및 도2B의 방법이 사용되면, 결정 성장이 다수 모드에서 발생되도록 영역(204)에서 원하지 않는 결정 성장의 종이 부가적으로 형성된다. 그래서, 내부 결정 입계를 포함하는 다결정 상태가 얻어진다. 열 처리에서는 결정 성장은 원하는 영역내에서 실행될 수 없다.
발명의 요약
본 발명의 목적은 절연표면을 갖는 기판상에서 출발막으로 제공되는 비정질비 실리콘막에 단결정과 동등한(대응하는) 영역을 효과적으로 형성하는 방법을 제공하는 것이다. 본 발명의 다른 목적은 결정 입계들의 영향이 없는 박막 트랜지스터(TFT)를 제공하는 것이다. 본 발명의 다른 목적은 높은 내압을 갖고 대전류를 취급할 수 있는 TFT를 제공하는 것이다. 본 발명의 다른 목적은 시간의 경과함에 따라 특성의 열화나 변동이 없는 박막 트랜지스터를 제공하는 것이다. 본 발명의 다른 목적은 단결정 반도체를 이용한 경우와 동일한 특성을 갖는 박막 트랜지스터를 제공하는 것이다.
도1A 내지 도1C는 단결정과 동등한 영역을 제조하는 단계들을 나타낸 도면.
도2A 및 도2B는 종래의 방법에 따라 결정 영역을 제조하는 단계들을 나타낸 도면.
도3A 내지 도3E는 단결정과 동등한 영역을 제조하는 단계들을 나타낸 도면.
도4A 내지 도4D는 박막 트랜지스터를 제조하는 단계들을 나타낸 도면.
도5A 및 도5B는 실리콘막의 결정 성장 단계들을 나타낸 도면.
도6A 및 도6B는 단결정과 동등한 영역을 제조하는 다른 단계들을 나타낸 도면.
7A 및 도7B는 단결정과 동등한 영역을 제조하는 다른 단계들을 나타낸 도면.
도8은 결정화 단계를 개략적으로 나타낸 도면.
도9는 레이저 광을 조사하여 비정질 실리콘막을 패터닝하여 얻어진 섬 모양의 활성층 영역을 결정화하는 상태를 나타낸 도면.
본 발명의 일 특징에 따르면, 비정질의 실리콘막 표면에 접촉하여 실리콘의 결정화를 가속하는(촉진하는) 금속 원소층을 선택적으로 형성하는 단계와, 비정질의 실리콘막 영역을 증가시키는 방향에서 레이저 광을 이동하면서 비정질 실리콘막에 레이저 광을 조사함으로서 단결정과 동등한 영역을 형성하는 단계를 포함하고, 상기 레이저 광은 비정질 실리콘 막에 열을 가하면서 조사되는 방법이 제공된다.
본 발명의 다른 특징에 있어서, 비정질의 실리콘막 표면에 접촉하여 실리콘의 결정화를 가속하는 금속 원소층을 선택적으로 형성하는 단계와, 패터닝된 영역이 금속 원소층과 접한 영역으로부터 점차 증가하도록 하는 형상으로 비정질의 실리콘막을 패터닝하는 단계와, 패터닝 영역을 증가시키는 방향에서 레이저 광을 이동하면서 레이저 광을 조사함으로서 단결정과 동등한 영역을 형성하는 단계를 포함하고, 상기 레이저 광은 비정질 실리콘 막을 가열하면서 조사되는 방법이 제공된다. 비정질의 실리콘막은 유리 기판나 석영 기판과 같은 절연 표면을 갖는 기판상에 플라즈마 CVD(plasma CVD), 감압열 CVD 등에 의해 형성된다.
실리콘의 결정화를 가속하는(촉진하는) 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, 및 Pt 로 구성되는 그룹으로부터 선택된 적어도 하나이다.
금속층은 비정질의 실리콘막 표면에 금속 원소층을 형성하고 인후 얻어진 금속 원소층을 패터닝함으로서 선택적으로 형성될 수 있다. 금속 원소층(금속 원소를 함유하는 층)은 금속 원소를 함유한 용액으로 비정질의 실리콘막을 코팅하는 단계와 열 처리를 실행하는 단계를 포함하는 방법으로 비정질의 실리콘막 표면상에 니켈 실리사이드 층을 형성함으로서 가장 양호하게 형성될 수 있다.
상기의 구성에서, '금속 원소층과 접한 영역으로부터 패터닝된 영역이 점차 증가하도록 하는 형상으로 비정질의 실리콘막을 패터닝하는' 단계는 도1A의 형상(102)으로 비정질 실리콘막을 패터닝하는 단계에 대응한다. 도1A에서 형상(102)의 영역은 금속 원소와 접촉하여 형성된 층(101)으로부터 각도 θ에 따라 증가한다.
상기의 구성에서, '비정질의 실리콘막 영역을 증가시키는 방향에서 레이저 광을 이동하면서 레이저 광을 조사함으로서 단결정과 동등한 영역을 형성하는' 단계는 제 1B 도에 있는 단계에 대응한다. 제 1B 도에서 레이저 광은 도1A의 화살표(103) 방향에서 영역(101)으로부터 결정이 순차적으로 성장하도록 화살표 방향으로 주사(이동)하면서 조사되어 단결정과 동등한 영역(104)을 형성한다. 레이저 광은 예를 들어, 엑시머 레이저(excimer laser)이다.
단결정과 동등한 영역은 내부에 결정 입계(선결함 및 면결함)가 없는 영역이다 즉, 단결정과 동등한 영역은 모노도메인(monodomain) 영역이다. 점결함은 모노도메인 영역에 존재하므로, 영역은 1×1017에서 1×10cm-3농도로 중화하기 위헌 수소나 할로겐 원소를 포함한다.
또한, 실리콘의 결정화를 가속하는 금속 원소는 또한 1×1014에서 1×1019atom·cm-3농도로 주어진다. 농도는 SIMS(secondary ion mass spectroscopy)에 의해 얻어진 데이타를 근거로 최소로 정의된다. 현재 금속 원소에 대한 SIMS의 검출 한계는 1×1016원자 cm-3이다. 그러나, 금속 원소의 농도는 금속 원소를 도입하기 위해 사용되는 용액에서의 금속 원소 농도로부터 근사될 수 있다. 즉, SIMS에 의해 관찰된 값의 한계 밖의 농도는 용액내의 금속 원소 농도와 실리콘막에 남아있는 금속 원소에 대해 SIMS에 의해 관찰된 최종 농도 사이의 관계로부터 대략 계산될 수 있다.
또한, 단결정과 동등한 영역은 탄소원자와 질소원자가 1×1016내지 5×1018atom·cm-3농도로 함유되고, 산소원자가 1×1017내지 5×1019atom·cm-3농도로 함유된다. 이 원자들은 CVD에 의해 형성된 출발 비정질 실리콘막에 기인한더.
본 발명의 다른 특징에 따르면, 비정질의 실리콘막 표면에 접촉하여 실리콘의 결정화를 가속하는 금속 원소층을 선택적으로 형성하는 단계와, 금속 원소에 접한 영역으로부터 막의 평면 방향에서 결정성장하도록 열처리를 하는 단계와, 영역이 결정 성장 방향에서 점차 증가하도록 결정 성장 영역을 패터닝하는 단계와, 패터닝된 영역이 증가하는 방향으로 레이저 광을 이동하면서 비정질의 실리콘막에 레이저 광을 조사함으로서 단결정과 동등한 영역을 형성하는 단계를 포함하고, 상기레이저 광은 비정질 실리콘막을 400 에서 600℃로 가열하면서 조사되는 방법이 제공된다.
상기 구성에서 '금속 원소에 접한 영역으로부터 막의 평면 방향에서 결정성장하도록 열처리를 하는' 단계는 도5B의 구성에 대응한다. 도5B에서, 비정질의 실리콘막(501)은 결정종인 금속 원소층이 형성되는 영역(502)으로부터 막 평면 방향(막이 형성된 기판 표면과 평행한 방향)에서 결정 성장된다.
상기 구성에서, '영역이 결정 성장 방향에서 점차 증가하도록 결정 성장 영역을 패터닝하는' 단계는 도6A의 단계에 대응한다. 도6A에서, 열 처리는 화살표(503)로 도시된 결정 성장 방향에서 영역이 점차 증가하도록 형상(505)을 갖는 패턴이 얻어지도록 실행된다.
상기 구성에서, '패터닝된 영역이 증가하는 방향으로 레이저 광을 이동하면서 비정질 실리콘막에 레이저 광을 조사함으로서 단결정과 동등한 영역을 형성하는 단계는 도6B의 단계에 대응한다. 도6B에서, 레이저 광은 패터닝된 영역(505)을 점차 증가시키는 방향에서 주사되고 조사된다.
결정화를 가속하는 금속 원소를 도입하는 방법은 크게 두가지 방법이 있다.
한가지 방법은 스퍼터링(sputtering)이나 전자 빔 증기 퇴적(electron beam vapor deposition)과 같은 물리적인 방법에 의해 비정질의 실리콘막 표면에(또는 비정질의 실리콘막 아래에 형성된 기본막 표면에) 금속의 극도로 얇은 막을 형성하는 단계를 포함한다. 상기 방법에서 금속 원소는 비정질의 실리콘막과 접촉하여 금속 원소막을 형성함으로서 비정질의 실리콘막에 합체된다. 이 방법에서는 비정질의실리콘막에 도입되는 금속 원소의 농도를 정확히 제어하기가 힘들다. 더욱이, 약 수십 옹스트롱(A)인 극도로 얇은 막을 헝성함으로서 막에 도입되는 금속 원소의 양을 정확히 제어하려는 의도에서 완전한 형태로 막을 형성하는 것은 곤란하다. 이런 경우 금속 원소의 섬 모양 막 부분들은 형성면의 표면 위에 형성된다. 불연속 층(discontinuous)이 형성된다 이는 예를들어, MBE(molecillar beam epitaxy) 등에 의해 극복될 수 있다. 그러나, 실제로 MBE는 제한된 영역에만 적용질 수 있다.
불연속 층을 형성한 후 결정화가 행해지는 경우, 불연속 층을 구성하는 성모양의 영역 각각은 결정화를 가속하는 핵과 같은 기능을 한다. 섬 모양의 영역으로부터 결정화에 의해 얻어진 결정성 실리콘막을 주의 깊게 관찰함으로서 비정질설분이 많은 수로 남아있는 것이 발견된다. 이는 광학 현미경이나 전자 현미경을 이용해 관찰될 수 있다. 다른 방법으로 이는 라만(Raman) 분광법을 이용한 측정을 통해 확인될 수 있다. 또한, 금속 성분이 결정성의 실리콘막에서 집합체로 남아있는 것이 확인된다. 결정성의 실리콘막은 최종적으로 반도체 영역으로 사용된다. 그러나, 금속 성분이 부분적으로 집합체로 남아 있을 때, 이 집합체 분은 반도체 영역에서 전자와 홀(hole)에 대한 재결합 중심으로서 기능한다. 이 재결합 중심은 TFT의 누설 전류를 증가시키는 것과 같은 바람직하지 않은 특성을 낳는다.
상술한 금속 원소들을 도입하기 위한 물리적 방법과는 대조적으로, 실리콘의 결정차를 가속하는 금속 원소를 제공하는 화학적 방법이 있다. 이 방법은 금속 원소를 용액에 제공하는 단계와, 얻어진 용액을 비정질의 실리콘막 표면이나 스핀 코팅(spin coating) 등에 의해 비정질의 실리콘막이 형성되는 기본막의 표면에 가하는 단계를 포함한다. 비정질의 실리콘막에 도입되는 금속 원소에 따라 수개의 종류의 용액이 사용될 수 있다. 통상적으로 용액 형태로 이용 가능한 칼슘 화합물이 사용될 수 있다. 용액 방법에서 사용 가능한 금속 화합물의 예를 이하에 나타낸다.
(1) 니켈(Ni)에서, 니켈 화합물은 브롬화 니켈, 니켈 아세테이트, 작산 니켈(nickel acetate), 탄산 니켈, 염화 니켈, 요오드화 니켈, 질산 니켈, 황산 니켈, 포름산 니켈, 산화 니켈, 수산화 니켈, 니켈 아세틸 아세토네이트, 니켈 4-사이클로헥실아세테이트, 및 니켈 2-에틸 헥사네이트로 구성된 그룹으로부터 선택된 적어도 하나이다. 니켈은 벤젠, 톨루엔, 크실렌, 카본 테트라클로라이드, 클로로폼, 에테르, 트리클로로에틸렌, 및 프레온으로 구성된 그룹으로부터 선택된 적어도 하나의 무극성 용매와 혼합될 수 있다.
(2) 철(Fe)이 촉매 원소로 사용될 때, FeBr26H2O(ferrous bromie), FeBr36H2O(ferric bromide), Fe(C2H3O2)3xH2O(ferric acetate), FeCl24H2O(ferrous chloride), FeCl236H2O(ferric chloride), FeF33H2O(ferric fluoride), Fe(NO3)39H2O(ferric nitrate), Fe(PO4)2, 8H2O(ferrous phosphate), 및 FePO42H2O(ferric phosphate)과 같은 성분으로부터 선택된 철염이 사용될 수 있다.
(3) 코발트(Co)가 촉매 원소로 사용되는 경우, 그의 유용한 화합물은 CoBr6H2O(cobalit bromide), Co(C2H3O2)24H20(cobalt acetate), CoCl26H2O(cobalt chloride), CoF2xH20(cobalt fluoride), 및 Co(NO3)26H2O(cobalt nitrate)와 같은코발트 염을 포함한다.
(4) 루테늄(Ru) 화합물은 RuCl3H2O(ruthenium chloride)와 같은 루테늄염의 형태로 촉매원소로서 사용될 수 있다.
(5) 로듐(Rh) 화합물은 RhCl33H2O(rhodium chloride)와 같은 팔듐염의 형태로 촉매 원소로서 또한 사용될 수 있다.
(6) 팔라듐(Pd) 성분은 PdCl22H2O(palladium chloride)과 같은 팔라듐 염의 형태로 촉매 원소로서 또한 사용된다
(7) 오스뮴(OS)이 촉매 원소로 선택된 경우, 유용한 오스뮴 화합물은 OsC23(osmium chloride)와 같은 오스뮴 염을 포함한다.
(8) 이리듐(Ir)이 촉매 원소로 선택된 경우, IrCl33H2O(iridium trichloride)와 IrCl4(iridium tetrachloride)와 같은 이리듐 염으로부터 선택된 화합물이 사용될 수 있다.
(9) 백금(pt)이 촉매 원소로 선택된 경우, PtCl45H20(platinic chloride)와 같은 백금 염이 성분으로 사용될 수 있다.
(10) 구리(Cu)가 촉매 원소로 사용되는 경우, Cu(CH3COO)2(cupric acetate), CuCl22H2O(cupric chloride), 및 Cu(NO3)23H20(cupric nitrate)와 같은 화합물이 사용될 수 있다.
(11) 촉매 원소로 금(Au)이 사용되는 경우, AuC13xH2O(auric trichloride)와 AuHCl44H2O(auric hydrogenchloride)로부터 선택된 화합물 형태로 결합된다.
상기 화합물들의 각각은 용액에서 단일 분자들의 형태로 충분히 분산될 수 있다. 얻어지는 용액은 촉매가 가해질 표면에 적가되고, 전 표면에 용액이 퍼지도록 50 에서 500 RPCM(revelutions per minute)으로 회전함으로서 스핀 코팅된다.
용액을 사용하는 이러한 방법은 실리콘 반도체 표면에 금속 원소를 포함하는 유기 금속 화합물의 막을 형성하는 방법으로 고려될 수 있다. 실리콘의 결정화를 가속하는 금속 원소는 산화막을 통해 원자의 형태로 반도체에 분산될 수 있다. 이 방법으로, 이들은 적극적으로 결정핵을 형성하지 않고 확산될 수 있으므로 균일하게 결정화된 실리콘막을 제공한다. 그 결과, 금속 원소가 부분적으로 집중되는 것을 방지할 수 있거나 비정질 성분이 다량으로 남는 것을 방지할 수 있다.
실리콘 반도체는 유기 금속 화합물로 균일하게 코팅될 수 있고, 이후 오존처리(즉, 산소에서 자외선 방사(UV)를 이용한 처리)가 실행될 수 있다. 이런 경우, 금속 산화막이 형성되고 금속 산화막으로부터 결정화가 진행된다. 그러므로, 유기물은 바람하게는 산화되어 기체의 이산화 탄소로 휘발됨으로서 제거될 수 있다.
용액의 스핀 코팅을 저속 회전에 의해서만 실행하는 경우, 표면상의 용액에 존재하는 금속 성분은 고상 성장에 필요한 것보다 많은 양으로 반도체 막에 공급되는 경향이 있다. 그래서, 낮은 회전 속도로 회전한 후, 스핀 코팅은 전형적으로 1,000 에서 10,000 RPM, 통상적으로는 2,000 에서 5,000 RPM 으로 기판을 회전시킴으로써 실행된다. 과잉으로 존재하는 유기 금속 화합물은 고속으로 회전함으로써 분리되어 금속 성분이 적절한 양으로 공급될 수 있다.
실리콘 반도체에 도입되는 금속 성분의 양은 용액내의 금속 성분 농도를 제어하여 조정될 수 있다. 실리콘 막에 최종적으로 도입되는 금속 원소의 농도가 정착하게 제어될 수 있으므로, 이 방법이 특히 유용하다. 용액을 사용해 금속 원소를 도입하는 방법에 있어서 결정화를 위해 금속 입자들의 섬 모양 영역을 형성하지 않고 연속층이 반도체 표면에(또는 하부코팅 표면 위에) 형성될 수 있다. 이 후, 균일하고 치밀한 결정 성장이 열처리나 레이저 광 조사에 의한 결정화 방법으로 실행될 수 있다.
앞에서, 용액을 이용한 예가 기술되었지만, 이와 유사한 효과가 기체 금속 화합물, 특히 기체 유기 금속 화합물을 이용한 CVD로 막을 형성하여 얻어질 수 있다. 그러나, CVD를 이용한 이러한 방법은 용액을 이용한 방법과 같이 간단하지 않은 불편함이 있다.
상술한 바와 같이 스퍼터링(sputtering) 등으로 층을 형성하는 방법은 물리적인 방법으로 나타내질 수 있다. 비정질의 실리콘의 결정화를 가속하는 금속 원소를 포함하는 층을 형성함에 있어서 용액을 이용하는 방법은 화학적 방법으로 고려될 수 있다. 물리적 방법은 금속 원소들을 이용한 불균일 이방성 결정 성장 방법으로 고려될 수 있는 반면, 화학적 방법은 균일(등방성) 결정 성장 방법으로 고려될 수 있다.
상술한 것과 같은 반도체 제조 방법에서 레이저 광은 결정 성장의 종이 형성된 영역을 점차 증가하는 방향에서 조사된다. 이 방법으로, 균일한 결정 성장이 행해져서 단결정과 동등한 영역을 형성한다.
더욱이, 레이저 광은 비정질 실리콘 막의 영역을 증가시키는 방향으로 가열하고 레이저 광을 조사하면서 결정화를 가속하기 위해 결정 성장의 종들이 형성된 영역으로부터 영역이 점차 증가하도록 패터닝되는 실리콘 막에 조사된다. 이러한 방식으로, 균일한 결정 성장이 실행되어 단결정과 동등한 영역을 형성한다. 또한, 그 면적이 점차 증가하도록 기판과 평행한 방향에서 결정 성장에 의해 얻어진 실리콘 막을 패터닝하고, 또한 패터닝된 막의 영역을 점차 증가시키는 방향으로 기판을 가열 및 주사하면서 레이저 광을 조사함으로써, 단결정과 동등한 영역이 얻어지는 데, 그 이유는 결정 성장이 단일 모드로 일어나도록 허용되기 때문이다.
양호한 실시예의 상세한 설명
실시예 1
본 실시예는 유리 기판상에 형성된 비정질의 실리콘 막으로부터 단결정과 동등한 영역을 형성하는 경우에 관한 것이다. 실시예의 단계는 도1A 내지 도1C 및 도3A 내지 도3E에 도시된다.
유리 기판(301)상에 기본막으로서 스퍼터링이나 플라즈마 CVD에 의해 두께 3,000Å으로 산화 실리콘막(302)을 형성한 후에, 비정질의 실리콘막(103)을 플라즈마 CVD 나 감압열 CVD에 의해 두께 500Å으로 형성한다(도3A).
니켈 실리사이드층(304)은 실리콘의 결정화를 가속하는(촉진하는) 금속 원소로서 니켈을 포함한 용액(니켈 아세테이트 용액)으로 스핀 코팅하고, 1 시간 동안300 에서 500℃(이경우에는 400℃)에서 코팅된 구조를 열 처리함으로서 형성된다(도3B).
니켈 실리사이드층(304)은 섬 모양의 니켈 실리사이드층(101)을 형성하도록 불소에 기초한 에천트(예를 들면 버퍼 불산)를 이용하여 선택적으로 패터닝된다. 비정질의 실리콘막(303)은 도1A의 상태를 얻도록 패터닝된다. 제 3C 도는 도1A의 A-A'을 따른 단면도를 도시한다. 도1A에서 (100)으로 표시되는 각도 θ는 양호하게는 90 도보다 작다. 패터닝된 비정질의 실리콘막(303)은 도1A에 도시된 형상(102)이 된다. 이의 일단부에는 섬 모양의 니켈 실리사이드층(101)이 형성된다.
KrF 엑시머 레이저(excimer laser) 광은 방향(305)으로 레이저를 이동하면서 조사된다. 레이저 광은 길이 방향이 주사 방향에 수직인 방향에 대응하는 선형 빔으로 정형된다. 레이저 광을 조사함으로서 결정 성장은 니켈 실리사이드층(101)이 화살표(103) 방향에서 형성된 영역으로부터 발생한다. 이 방법의 요점은 표본이 레이저 광의 조사 중 400 에서 600℃로 가열되는 것이다. 이러한 방법으로 단결정(모노도메인 영역)과 동등한 영역이 도3E에 도시된 것과 같이 얼어진다. 도3E는 제1B 도에 도시된 B-B'에 따른 단면도에 해당한다.
실시예 2
본 실시예는 도3A 내지 도3E에 도시된 바와 같이 단결정(104)과 동등한 영역을 이용해 박막 트랜지스터(TFT)를 제조하는 방법에 관한 것이다. 도4A 내지 도4D에서는 이 실시예에 따라 TFT를 제작하는 방법이 기술된다. 도1C 및 도4A에서 단결정(104)과 동등한 영역은 패터닝되어 TFT를 위한 활성층(401)을 형성한다.
도1C의 C-C'에 따른 단면도가 도4A에 주어졌다. 도4B에서 산화 실리콘막(402)은 활성층(401)을 덮는 게이트 절연막을 제공하도록 두께 1,000 Å으로 형성된다. 이 후, 알루미늄을 기초로 하고 스칸듐을 포함하는 막이 전자빔 증기 퇴적에 의해 두께 7,000Å로 형성되고, 얻어진 막은 패터닝되어 게이트 전극(403)을 형성한다. 게이트 전극(403)을 형성한 후에 산화물층(404)을 형성하도록 양극으로서 게이트 전극(403)을 사용하여 전해질 용액에서 양극 산화를 실행한다(도4B).
불순물 이온(본 실시예에서는 인 이온)을 도핑(doping) 함으로서 불순물 영역이 형성된다. 따라서 인 이온들은 마스크로서 주변의 산화물층(404)과 게이트전극(403)을 이용하여 영역(405) 및 (408)에 주입된다. 영역(405)과 (408)은 각각 소스 영역(source region)과 드레인 영역(drain region)으로 사용된다. 이 단계에서 영역(407)을 형성하는 채널과 오프셋 게이트 영역(offset gate region)(406)이 자기 정합적으로 형성된다(도4C).
산화 실리콘막이 플라즈마 CVD에 의해 층간 절연막(409)으로서 두께 6,000Å으로 형성된다. 접촉 홀을 형성한 후, 소스 전극(410)과 드레인 전극(411)은 알루미늄을 이용해 형성된다. 350℃의 수소 분위기에서 열처리에 의한 수소화를 최종적으로 행함으로써, 도4D의 TFT가 얻어진다.
실시예 3
본 실시예는 실리콘의 결정화를 가속하는 금속 원소를 이용하고, 또한 결정화된 영역에 레이저 광을 조사함으로서 결정 성장이 일어나도록 하고 가열함으로써 단결정(모노도메인 영역)과 동등한 영역을 형성하는 방법에 관한 것이다. 본 실시예의 단계는 도5A 및 도5B와 도6A 및 도6B에 도시된다. 비정질의 실리콘막(도면에 도시되지 않음)은 플라즈마 CVD나 감압열 CVD 에 의해 500Å 두께로 형성된다. 도면에는 도시되지 않았지만, 그 표면상에 형성된 산화 실리콘막을 갖는 유리 기판이 사용된다.
니켈층이나 니켈을 포함한 층은 니켈 아세테이트 용액에 기판을 넣음으로써 형성된다. 얻어진 기판은 영역(502)(길이 3㎛인 정사각형 영역)몫 형성하도록 패터닝된다. 550℃에서 4시간 동안의 열처리에 의해 영역(502)은 결정 성장을 위한 종을 제공하도록 결정화된다. 영역(502)은 작은 영역이므로, 이 처리에 의해 단결정과 동등한 영역으로 변환될 수 있다.
비정질의 실리콘막(501)이 영역(502)을 덮도록 형성된다. 실리콘의 결정화를 가속하는 금속 원소(이 경우에는 니켈)를 포함한 층(502)이 비정질의 실리콘막(501)의 일부와 접하도록 할 수 있다.
400 에서 600℃(본 실시에에서는 550℃)에서 4 시간 동안의 열 처리에 의해 결정 성장은 결정 성장의 종으로서 영역(502)으로부터 2 차원적으로 진행된다. 현 미경적으로, 결정 성장이 기판과 평행한 방향에서 2 차원으로 진행되므로 결정은 바늘 형태나 기둥 형태로 성장한다. 따라서, 결정성의 실리콘 막(504)이 얻어진다. 결정 성장(503)은 길이 100㎛ 또는 그 이상에 걸쳐 일어난다. 또한, 결정성장에 요구되는 가열 온도가 600℃다 낮으므로 저 변형점을 갖는 값싼 유리 기판이 사용될 수 있다.
도5B의 결정 성장 단계 이후에 결정성의 실리콘막(504)은 도6A에 도시된 패턴(505)으로 패터닝된다, 도6A의 패턴(505)에 대해 확대된 도면이 도6B에 주어진다. 결정 성장(508)은 화살표(507) 방향에서 선형 레이저 광을 주사라면서 조사함에 따라 진행된다. 레이저 광이 주사되는 동안 표본은 550℃로 가열된다. 레이저 광은 주사 방향에 수직인 방향에서 선 빔을 갖는 KrF 엑시머 레이저이다. 선 빔을 갖는 레이저 빔은 레이저 광의 이동 방향과 수직으로 길이 방향이 주어지고, 길이가 수십 센티미터, 폭이 수 밀리미터인 직사각형 빔 스폿(beam spot)이다.
결정 성장(508)은 다수의 위치에서 동시에 일어나지 않지만 화살표(508) 방향으로, 즉 도5B의 단계에 따라 기판과 평행한 결정 성장 방향으로 순차적으로 일어난다. 따라서, 결정 성장은 단일 모드에서 일어난다. 또한, 결정성의 실리콘막(505)이 결정 성장 방향에 따라 영역이 점차 증가하는 패턴으로 형성되므로, 최종적으로 큰 단일 도메인(결정 입자)을 얻도록 균일한 결정 성장이 구현될 수 있다.
패턴의 모서리(509)가 결정 성장을 억제하는 개시점을 제공하기 때문에 측면(509)이 결정 성장 방향을 따라 대략 제공되는 사실은 큰 단일 도메인을 실현하는데 중요한 인자가 된다. 따라서, 패턴(505)은 상대적으로 쉽게 단결정과 동등한 영역을 제공한다.
본 실시예에 따른 방법은 실리콘의 결정화를 가속하는 금속 원소의 기능을 이용하고 열을 가하여 비정질의 실리콘막을 결정화하고, 결정화 방향에서 원활하게 결정 성장이 진행되도록 가열하여 결정화된 실리콘막을 패터닝하는 단계를 포함한다. 또한, 레이저 광은 열이 가해지는 동안 결정 성장의 원하는 방향을 따라 조사된다. 이 방법으로 패터닝된 영역은 단결정과 동등한 영역으로 변환된다.
실시예 4
본 실시예는 도1A 및 도6B에 도시된 단결정과 동등한 영역(모노도메인 영역)(102, 505)의 패턴들의 형상에 관한 것이다. 영역(102, 505)의 패턴은 결정 성장 방향에서 영역이 점차 증가하는 것을 특징으로 한다. 특정한 패턴이 결정 성장동안 다수의 영역으로부터 결정 성장의 발생을 방지하기 위해 제공된다. 결정 성장이 다수의 영역으로부터 진행하는 경우, 결정 성장은 서로 충돌되어 결정입계를 형성한다. 다른 말로 하면, 단일 개시점으로부터 결정 성장을 점차 확대함으로서 균일한 결정 성장이 실행될 수 있다. 즉, 결정 성장은 단일모드로 실행되어 단결정과 동등한 영역을 형성한다.
균일한 결정 성장은 개시점으로부터 결정 성장을 개시하고 결정 성장 영역을 점차 확대함으로서 실행될 수 있다. 도1A와 도6B에서, 결정 성장 영역은 개시점으로부터 원하는 거리로 결정 성장의 개시점으로부터 점차 증가하고, 영역은 원하는 거리를 넘는 영역에서는 일정하게 유지된다.
그러나, 단결정과 동등한 영역은 도7A 및 도7B에 도시된 바와 같이 패턴으로 현성된 결정성의 실리콘막이나 비정질의 실리콘막을 이용하여 형성될 수 있다. 비정질의 실리콘막이 도7A에 도시된 형상으로 패터닝될 때, 실리콘의 결정화를 가속하는 니켈과 같은 금속 원소층이나 금속 원소를 포함하는 층이 영역(704)에 접하여 제공되고, 레이저 광은 방향(705)에서 주사되고 화살표(700) 방향에서 영역(704)으로부터 결정이 성장할 수 있게 조사된다. 양호하게는, 길이 방향이 주사방향과 수직인 선형 빔 스폿을 갖는 레이저 광이 사용된다.
또한, 결정 성장은 금속 원소의 기능을 이용하고 열을 가함으로서 방향(700)에서 영역(704)으로부터 진행될 수 있고, 결정화된 영역을 형상(701)으로 패터닝한 후 레이저 광은 방향(705)으로 이동하면서 조사된다(열을 가하면서) 또한, 이 방법에서 결정은 단결정과 동등한 영역(701)을 얻도록 다시 성장할 수 있다. 열처리에 의해 방향(700)에서 발생하는 결정 성장은 바늘 또는 기둥 형태의 결정을 제공하고, 단결정과 동등한 영역을 제공하지 않는다. 보다 간략하게, 열처리에 의해 이루어진 결정 성장은 결정입계를 만든다. 그러나, 방향(705)에서 레이저를 이동하면서 조사된 레이저 광을 이용하여 실행되는 결정 성장은 개시점(704)으로부터 균일한 결정 성장(단일 모드 결정 성장)을 제공하고, 나중에 모노도메인 영역, 즉 단결정과 동등한 영역을 형성한다. 또한, 패터닝한 후 영역(702)을 형성함으로서 예를들어, TFT의 활성층을 구성하는 영역이 얻어질 수 있다.
도7B의 패턴을 이용함으로써 도7A의 경우와 유사한 방법으로 결정 성장을 실행하는 것이 또한 가능하다. 즉, 도7B에서 비정질의 실리콘막이 형상(706)으로 패터닝되고, 부분(708)과 접하여 실리콘의 결정화를 가속하는 금속 원소를 제공한 후 레이저 광이 방향(709)에서 이동되면서 조사된다. 이러한 방법으로 결정 성장은 개시점으로 제공된 영역(708)으로부터 방향(710)에서 균일하게 이루어질 수 있으므로 단결정과 동등한 영역(706)이 최종적으로 얻어질 수 있다. 또한, 패터닝 후 영역(707)을 형성함으로써 예를 들어, TFT의 활성층을 구성하는 영역이 얻어질 수 있다.
각도(703)와 (711)는 양호하게는 90 도보다 작다. 이 각도가 90도보다 크면, 패턴(701) 또는 (706)의 모서리로부터 발생하는 결정 성장이 복수 모드에서 결정성장을 실행함에 따라 현저하게 된다. 이러한 결정 성장은 복수 도메인을 형성하기 때문에, 모노도메인 영역이 복수 모드에서 발생하는 결정 성장으로부터 얻어질 수 없다.
실시예 5
본 실시예는 막으로의 플라즈마 처리에 의해 비정질의 실리콘막의 수소화(수소의 흡수)를 가속하는 방법에 관한 것이다. 이 방법으로 비정질 실리콘막의 결정화가 가속된다. 도3A의 단계에서 수소나 헬륨의 플라즈마를 이용한 플라즈마 처리가 비정질 실리콘막에 수행된다. 이 단계는 감압하에서 기체 수소나 기체 헬륨의 플라즈마를 얻기 위해 ECR 조건을 사용하고, 비정질의 실리콘막이 얻어진 수소 플라즈마에 노출된다.
결정화 온도보다 높지 않은 온도에서 비정질 실리콘 막을 열처리하는 것이 중요하다. 비정질 실리콘막의 결정화 온도는 막 형성 방법과 막 형성 조건에 따라 다르지만, 일반적으로 600 에서 650℃이다. 이의 하한치는 약 400℃이다. 따라서, 가열 온도는 양호하게는 400 에서 600℃ 이다, 또한 열처리 온도의 상한치를 결정하는 기준으로 유리 기판의 변형 온도를 이용하는 것이 유용하다. 즉, 열처리는 가능한한 높은 온도에서 이루어지지만 유리 기판의 변형 온도로부터 결정된 상한치를 넘지 않는다. 이 방법을 이용하여 변형의 영향을 억제하거나 유리 기판의 수축을 억제하면서 원하는 효과를 얻을 수 있다.
수소 플라즈마를 이용한 처리에서, 비정질 실리콘 막내에 존재하는 수소는 기체 수소를 발생하기 위해 플라즈마의 수소 이온과 결합한다. 그래서, 막으로부터의 수소 흡수가 가속화된다. 헬륨을 이용한 플라즈마를 실행함으로써, 비정질의 실리콘막 내부에서의 수소와 실리콘간의 결합은 그 결합과 충돌하는 헬륨 이온에 의해 끊어질 수 있다. 그래서, 실리콘 원자끼리의 결합이 촉진되어 원자 배열의 질서성이 높게 되는 상태로 된다. 이 상태는 준결정화 상태를 나타내는 것으로 극히 결정화하기 쉬운 상태이다.
비정질의 실리콘막은 플라즈마 처리 상태에 레이저 광을 조사하거나 열을 가하여 에너지를 인가함으로써 결정화될 수 있다. 플라즈마 처리후의 비정질 실리콘막은 극히 결정화되기 쉬우므로, 결정화가 높은 재생성으로 실행될 수 있고 높은 결정성을 갖는 막을 생성한다.
실시예 6
본 실시예는 유리 기판상에 형성된 비정질 실리콘막 모서리에서 결정 성장의 종으로서 일부를 형성하는 단계와, 레이저 광을 조사하고 주사하여 그 부분으로부터 비정질 실리콘막의 전 표면을 결정화하는 단계를 포함하는 방법에 관한 것이다.
본 실시예에 따른 결정화 단계는 도8에 개략적으로 도시되어 있다. 도8에서부터 기판(802)을 설치하는 스테이지(stage)(801)는 화살표(809)와 반대 방향에서 자유롭게 이동 가능하도록 제공된다. 즉, 스테이지(801)를 이동함으로서 레이저 광은 유리 기판(802)을 조사하도록 화살표(809) 방향에서 상대적으로 주사된다. 스테이지(801)내에 설치된 가열기는 스테이지상에 설치된 유리 기판(802)에 원하는 온도로 가옅한다. 니켈 원소를 이용해 부분(803)이 형성되고 결정 성장을 위한 종을 제공한다. 결정 성장의 종으로 기능하는 부분(803)을 형성하기 위한 방법이 이하에 기술된다.
비정질의 실리콘막(804)은 결정 성장을 위한 종으로 기능하는 부분(803)을 덮도록 형성된다. 도8에서 선형 레이저 광(808)은 화살표(809) 방향에서 광(808)을 상대적으로 주사함으로서 비정질 실리콘막(804)에 조사된다. 레이저 조사원(도시되지 않은)으로부터 조사된 선형 레이저 광(806)은 거울(807)에 의해 반사되어 스테이지(801)와 수직인 방향에서 약간 굽은 레이저 광(808)을 제공하고 비정질 실리콘막(804)에 조사된다. 레이저 광(808)을 조사하면서 화살표(809)와 반대 방향에서 스테이지(801)를 이동함으로서, 레이저 광은 화살표(809) 방향에서 상대적으로 주사될 수 있다. 레이저 광은 스테이지(801)에 제공된 가열기를 이용하여 유리기판(802)을 400 에서 600℃ 예를 들어, 500℃로 가열하면서 조사된다.
도8 구조에 레이저 광을 조사함으로서, 결정화가 결정 성장을 위한 종들이 형성되는 부분(803)상에 제공된 비정질 실리콘막 부분(805)으로부터 진행한다. 레이저 빔은 유리 기판(802)의 대각선과 대략 평행한 방향에서 주사되므로, 결정 성장은 비정질 실리콘막(804)의 영역이 점차 증가하는 방향으로 진행한다. 이러한 방법으로 비정질 실리콘막(804)은 모노도메인 영역으로 간주될 수 있는 구조로 완전히 변화될 수 있다.
결정 성장의 종을 제공하는 부분(803)을 형성하는 방법이 이하에 기술된다. 플라즈마 CVD 또는 감압열 CVD에 의해 비정질 실리콘막(804)을 형성한 후, 비정질실리콘막(804)은 결정 성장의 핵으로 기능하는 패턴(도면에서(803)으로 표시되는)을 제공하도록 패터닝된다, 스핀 코팅에 의해 니켈 원소를 패턴의 표면과 접하도륵 유지한 후, 결정 성장을 위한 종을 제공하는 부분(803)을 형성하도록 열 처리가 결정화를 위해 적용된다. 도8에 도시된 표본은 결정 성장의 종으로 주어진 부분(803)을 덮도록 비정질 실리콘막(804)을 형성함으로서 얻어진다.
실시예 7
본 실시예는 TFT를 이루는 활성층을 형성하는 단계와, 활성층의 코너로부터 결정 성장을 일으킴으로서 단결정과 동등한 영역을 제공하는 단계를 구비하는 방법에 관한 것이다. 도9는 비정질 실리콘막을 패터닝하고 레이저 광을 조사함으로서 얻어진 섬 모양의 영역(활성층)의 결정화된 상태를 도시한다.
선형 레이저 광(901)이 섬 모양으로 패터닝된 비정질 실리콘막(902)에 조사된다. 부분(903)은 결정 성장을 위한 종을 제공한다 부분(903)은 상기 예에 기재된 임의의 방법에 의해 형성될 수 있다. 도9에서 레이저 광은 결정 성장이 섬 모양의 영역(902)의 코너 부분으로부터 일어날 수 있도록 화살표(905) 방향에서 광을 상대적으로 주사함으로서 조사된다. 따라서, 단결정과 동등한 영역을 포함하는 TFT를 위한 활성층이 형성된다, 활성층(904)은 단결정과 동등한 영역으로 변환된다.
레이저 광을 조사할 때, 결정 성장의 종으로 기능하는 부분(903)이 부분(903)으로부터 대략 대각선 방향으로 레이저 광(903)이 주사되도록 미리 제공된다. 이러한 방법으로 결정 성장은 결정 성장의 종으로 제공된 부분(903)으로부터 결정화된 영역을 점차 증가하는 방향으로 진행하여, 최종적으로 단결정과 동등한영역으로 전 활성층을 얻을 수 있다. 양호하게는, 결정 성장의 종으로 제공된 부분(903)은 결정화 완료후 에칭(etching)함으로서 제거된다.
레이저 광을 실리콘막에 조사하여 단결정과 동등한 영역을 형성하는 방법에서, 단결정과 동등한 영역을 형성하는 패턴을 설계하고 결정 성장의 개시점으로부터 결정화된 영역을 점차 증가하도록 하는 패턴에서 결정 성장을 일으킴으로서 단결정과 동등한 영역의 형성을 방해하는 다수의 영역으로부터의 결정 성장이 발생되는 것을 방지할 수 있다. 따라서, 단결정과 동등한 영역은 이러한 방법으로 용이하게 얻어질 수 있다. 따라서, 결정입계의 영향이 없는 TFT가 TFT의 구성에 모노도메인 영역을 이용하여 구현될 수 있다. 또한, 높은 내압을 갖고 대전류를 취급할 수 있는 TFT가 얻어질 수 있다. 본 발명은 또한 특성의 변동 및 열화가 없는TFT를 제공한다. 단결정 반도체를 이용하는 TFT의 특성과 비교할만한 특성을 갖는 TFT가 실현될 수 있다.

Claims (10)

  1. 반도체 장치 제작 방법에 있어서,
    절연 표면을 갖는 사각형 기판을 준비하는 단계와,
    비정질 실리콘을 포함하는 반도체 막을 상기 절연 표면 위에 형성하는 단계와,
    금속 원소를 상기 만도체 막과 접촉시켜 배치하는 금속 원소 배치단계로서,
    상기 금속 원소는 상기 비정질 실리콘의 결정화를 촉진할 수 있는, 금속 원소 배치 단계와,
    상기 반도체 막의 결정성을 증가시키기 위해 레이저 광으로 상기 반도체 막을 조사하는 단계로서, 상기 레이저 광은 상기 반도체 막의 표면에서 일 방향으로 긴 단면을 갖는, 레이저 광 조사 단계와,
    상기 레이저 광의 조사 중 상기 단면의 긴 방향과 직교하는 방향으로 상기 레이저 광에 대해 상기 기판을 이동시키는 단계를 포함하고,
    상기 반도체 막의 표면에서 상기 단면의 긴 방향은 상기 기판의 측면들에 대해 경사져 있는 반도체 장치 제작 방법.
  2. 제 1 항에 있어서, 상기 금속 원소는 Fe, Co, Ni, Ru, Rh, Pd, Os, Ir, Pt 중 적어도 하나를 포함하는 반도체 장치 제작 방법.
  3. 제 6 항에 있어서, 상기 조사 후 상기 반도체 막 내의 금속 원소의 농도가 1×1016cm-3내지 5×1019cm-3인 반도체 장치 제작 방법.
  4. 제 1 항에 있어서, 상기 반도체 막은 상기 조사 후 1×1017cm-3내지 5×1019cm-3의 농도로 수소 또는 할로겐 원소를 함유하는 반도체 장치 제작 방법.
  5. 반도체 장치 제작 방법에 있어서,
    절연 표면을 가진 사각형 기판을 준비하는 단계와,
    상기 절연 표면 위에 실리콘을 포함하는 반도체 막을 형성하는 단계와,
    상기 반도체 막의 결정성을 증가시키기 위해 레이저 광으로 상기 반도체 막을 조사하는 단계로서, 상기 레이저 광은 상기 반도체 막의 표면에서 일 방향으로 긴 단면을 갖는, 반도체 막 조사 단계, 및
    상기 레이저 광의 상기 조사 중 상기 단면의 긴 방향에 직교하는 방향으로 상기 레이저 광에 대해 상기 기판을 이동시키는 단계를 포함하고,
    상기 반도체 막의 표면에서 상기 단면의 긴 방향은 상기 기판의 측면들에 대해 경사져 있는 반도체 장치 제작 방법.
  6. 반도체 장치 제작 방법에 있어서,
    절연 표면을 가진 사각형 기판을 준비하는 단계와,
    상기 절연 표면 위에 실리콘을 포함하는 반도체 막을 형성하는 단계와,
    상기 반도체 막의 결정성을 증가시키기 위해 레이저 광으로 상기 반도체 막을 조사하는 단계로서, 상기 레이저 광은 상기 반도체 막의 표면에서 일 방향으로 긴 단면을 갖는, 반도체 막 조사 단계, 및
    상기 레이저 광의 상기 조사 중 상기 단면의 긴 방향에 직교하는 방향으로 상기 레이저 광에 대해 상기 기판을 이동시키는 단계를 포함하고,
    상기 반도체 막의 표면에서 상기 단면의 긴 방향은 상기 기판의 대각선에 대략 평행한 반도체 장치 제작 방법.
  7. 제 1 항 또는 제 5 항 또는 제 6 항에 있어서, 상기 레이저 광은 엑시머레이저 광인 반도체 장치 제작 방법,
  8. 제 5 항 또는 제 6 항에 있어서, 금속 원소를 상기 반도체 막과 접촉시켜 배치하는 금속 원소 배치단계로서, 상기 금속 원소는 상기 반도체 막의 결정화를 촉진할 수 있는, 금속 원소 배치단계를 더 포함하는 반도체 장치 제작 방법.
  9. 제 5 항 또는 제 6 항에 있어서, 상기 반도체 막은 비정질 실리콘을 포함하는 반도체 장치 제작 방법.
  10. 제 5 항 또는 제 6 항에 있어서, 상기 반도체 막은 상기 절연 표면 위에 패터닝된 복수의 섬들(islands)인 반도체 장치 제작 방법.
KR1019970082693A 1994-09-16 1997-12-31 반도체장치제작방법 KR100341710B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020006026A KR100413132B1 (ko) 1994-09-16 2002-02-02 반도체 장치 제조 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP94-248618 1994-09-16
JP24861894 1994-09-16
JP13290395 1995-05-06
JP95-132903 1995-05-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019950030400A Division KR100326884B1 (ko) 1994-09-16 1995-09-16 반도체장치제작방법

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020020006026A Division KR100413132B1 (ko) 1994-09-16 2002-02-02 반도체 장치 제조 방법
KR1020020006027A Division KR100389485B1 (ko) 1994-09-16 2002-02-02 반도체 장치 제조 방법 및 반도체 장치 제작 방법

Publications (1)

Publication Number Publication Date
KR100341710B1 true KR100341710B1 (ko) 2002-11-29

Family

ID=26467364

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1019950030400A KR100326884B1 (ko) 1994-09-16 1995-09-16 반도체장치제작방법
KR1019970082693A KR100341710B1 (ko) 1994-09-16 1997-12-31 반도체장치제작방법
KR1020020006026A KR100413132B1 (ko) 1994-09-16 2002-02-02 반도체 장치 제조 방법
KR1020020006027A KR100389485B1 (ko) 1994-09-16 2002-02-02 반도체 장치 제조 방법 및 반도체 장치 제작 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019950030400A KR100326884B1 (ko) 1994-09-16 1995-09-16 반도체장치제작방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020020006026A KR100413132B1 (ko) 1994-09-16 2002-02-02 반도체 장치 제조 방법
KR1020020006027A KR100389485B1 (ko) 1994-09-16 2002-02-02 반도체 장치 제조 방법 및 반도체 장치 제작 방법

Country Status (3)

Country Link
US (2) US5712191A (ko)
KR (4) KR100326884B1 (ko)
CN (3) CN100419950C (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700008B1 (ko) 2004-11-23 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR101289055B1 (ko) * 2006-02-06 2013-07-22 후지필름 가부시키가이샤 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치

Families Citing this family (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975296B1 (en) * 1991-06-14 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
KR0131062B1 (ko) * 1992-08-27 1998-04-14 순페이 야마자끼 반도체장치 제작방법
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US6544825B1 (en) 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
JP3562588B2 (ja) * 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6777763B1 (en) 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US6798023B1 (en) 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
CN100358095C (zh) 1993-12-02 2007-12-26 株式会社半导体能源研究所 半导体器件的制造方法
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3442500B2 (ja) * 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
US6242289B1 (en) * 1995-09-08 2001-06-05 Semiconductor Energy Laboratories Co., Ltd. Method for producing semiconductor device
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
JP3421882B2 (ja) * 1994-10-19 2003-06-30 ソニー株式会社 多結晶半導体薄膜の作成方法
JP3469337B2 (ja) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6337229B1 (en) 1994-12-16 2002-01-08 Semiconductor Energy Laboratory Co., Ltd. Method of making crystal silicon semiconductor and thin film transistor
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
JP3778456B2 (ja) * 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3675886B2 (ja) 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US7271410B2 (en) * 1995-03-28 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Active matrix circuit
JPH08264802A (ja) 1995-03-28 1996-10-11 Semiconductor Energy Lab Co Ltd 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
TW297138B (ko) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
TW383502B (en) 1995-06-01 2000-03-01 Seniconductor Energy Lab Kk Method of manufacturing semiconductor device
JP4056571B2 (ja) * 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5817548A (en) * 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3917205B2 (ja) 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
KR0171984B1 (ko) * 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
JP3124480B2 (ja) * 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW319912B (ko) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4230538B2 (ja) * 1996-01-04 2009-02-25 ティーピーオー ホンコン ホールディング リミテッド レーザビームを用いる電子デバイスの製造方法及びレーザ装置
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) * 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) * 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) * 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6599790B1 (en) * 1996-02-15 2003-07-29 Semiconductor Energy Laboratory Co., Ltd Laser-irradiation method and laser-irradiation device
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW317643B (ko) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW335503B (en) 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JPH09321310A (ja) * 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
JPH10199807A (ja) 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
US6830616B1 (en) * 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
JPH10223532A (ja) * 1997-02-10 1998-08-21 Semiconductor Energy Lab Co Ltd 半導体の作製方法及び半導体装置の作製方法
US6455359B1 (en) 1997-02-13 2002-09-24 Semiconductor Energy Laboratory Co., Ltd. Laser-irradiation method and laser-irradiation device
JP3983334B2 (ja) * 1997-02-20 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6423585B1 (en) 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
JP3598197B2 (ja) * 1997-03-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6452211B1 (en) 1997-06-10 2002-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6066547A (en) * 1997-06-20 2000-05-23 Sharp Laboratories Of America, Inc. Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
US5940693A (en) * 1997-07-15 1999-08-17 Sharp Laboratories Of America, Inc. Selective silicide thin-film transistor and method for same
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
JP3524759B2 (ja) 1998-03-26 2004-05-10 三洋電機株式会社 表示装置のドライバ回路
US6482684B1 (en) * 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
JP2000058839A (ja) 1998-08-05 2000-02-25 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000111950A (ja) * 1998-10-06 2000-04-21 Toshiba Corp 多結晶シリコンの製造方法
US6197623B1 (en) * 1998-10-16 2001-03-06 Seungki Joo Method for crystallizing amorphous silicon thin-film for use in thin-film transistors and thermal annealing apparatus therefor
US6297080B1 (en) * 1998-11-09 2001-10-02 Lg. Philips Lcd Co. Ltd. Method of crystallizing a silicon film and a method of manufacturing a liquid crystal display apparatus
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP4497596B2 (ja) 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
US6281117B1 (en) 1999-10-25 2001-08-28 Chartered Semiconductor Manufacturing Ltd. Method to form uniform silicide features
US6376806B2 (en) 2000-05-09 2002-04-23 Woo Sik Yoo Flash anneal
US6337467B1 (en) 2000-05-09 2002-01-08 Wafermasters, Inc. Lamp based scanning rapid thermal processing
US6489222B2 (en) * 2000-06-02 2002-12-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6521492B2 (en) * 2000-06-12 2003-02-18 Seiko Epson Corporation Thin-film semiconductor device fabrication method
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
KR100426210B1 (ko) 2000-11-11 2004-04-03 피티플러스(주) 실리콘 박막 결정화 방법
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
SG113399A1 (en) * 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
KR100390523B1 (ko) * 2001-01-20 2003-07-04 주승기 실리콘 박막 결정화 방법
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3904936B2 (ja) * 2001-03-02 2007-04-11 富士通株式会社 半導体装置の製造方法
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6692999B2 (en) * 2001-06-26 2004-02-17 Fujitsu Limited Polysilicon film forming method
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4056720B2 (ja) * 2001-08-30 2008-03-05 株式会社半導体エネルギー研究所 結晶質半導体膜の作製方法
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
JP4024508B2 (ja) * 2001-10-09 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
KR100967824B1 (ko) * 2001-11-30 2010-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작방법
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP4141138B2 (ja) * 2001-12-21 2008-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3992976B2 (ja) 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4030758B2 (ja) 2001-12-28 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI261358B (en) * 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
CN101299412B (zh) * 2002-01-28 2011-03-23 株式会社半导体能源研究所 半导体器件及其制造方法
TWI272666B (en) * 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
CN101217150B (zh) * 2002-03-05 2011-04-06 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
US6841434B2 (en) * 2002-03-26 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device
US7968569B2 (en) * 2002-05-17 2011-06-28 Celgene Corporation Methods for treatment of multiple myeloma using 3-(4-amino-1-oxo-1,3-dihydro-isoindol-2-yl)-piperidine-2,6-dione
US6861338B2 (en) * 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US6900082B2 (en) * 2003-02-24 2005-05-31 Man Wong, The Hong Kong University Of Science & Technology Methods for forming laterally crystallized polysilicon and devices fabricated therefrom
US7476629B2 (en) * 2003-04-21 2009-01-13 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing thin film transistor
US7220627B2 (en) * 2003-04-21 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device where the scanning direction changes between regions during crystallization and process
US7397592B2 (en) * 2003-04-21 2008-07-08 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing a thin film transistor
JP4152806B2 (ja) * 2003-05-28 2008-09-17 株式会社半導体エネルギー研究所 レーザ光照射装置
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US20050048706A1 (en) * 2003-08-27 2005-03-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
KR101016510B1 (ko) * 2004-06-30 2011-02-24 엘지디스플레이 주식회사 레이저 결정화방법 및 결정화 장치
TWI256138B (en) * 2005-02-01 2006-06-01 Ind Tech Res Inst Method of fabricating a poly-silicon thin film transistor
GB0509727D0 (en) * 2005-05-13 2005-06-22 Renishaw Plc Method and apparatus for scale manufacture
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
JP2007208174A (ja) 2006-02-06 2007-08-16 Fujifilm Corp レーザアニール技術、半導体膜、半導体装置、及び電気光学装置
US7449377B2 (en) * 2006-05-30 2008-11-11 Chunghwa Picture Tubes, Ltd. Method of fabricating poly silicon layer
EP2290128B1 (en) * 2009-08-25 2013-10-02 Rohm and Haas Electronic Materials, L.L.C. Enhanced method of forming nickel silicides
US11521972B2 (en) 2020-05-01 2022-12-06 Tokyo Electron Limited High performance multi-dimensional device and logic integration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52143755A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Laser, zone melting device
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
US4406709A (en) * 1981-06-24 1983-09-27 Bell Telephone Laboratories, Incorporated Method of increasing the grain size of polycrystalline materials by directed energy-beams
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
JPS61251115A (ja) * 1985-04-30 1986-11-08 Fujitsu Ltd 絶縁膜上の半導体単結晶成長方法
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH0492413A (ja) * 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
US5521107A (en) * 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JPH04282869A (ja) * 1991-03-11 1992-10-07 G T C:Kk 薄膜半導体装置の製造方法及びこれを実施するための装置
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3587537B2 (ja) * 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
DE69434235T2 (de) * 1993-02-10 2005-12-08 Seiko Epson Corp. Aktivmatrixschaltkreisplatine und deren Herstellungsverfahren
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3403810B2 (ja) * 1993-05-26 2003-05-06 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US5620906A (en) * 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JPH07249591A (ja) * 1994-03-14 1995-09-26 Matsushita Electric Ind Co Ltd 半導体薄膜のレーザーアニール方法及び薄膜半導体素子
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4316074A (en) * 1978-12-20 1982-02-16 Quantronix Corporation Method and apparatus for laser irradiating semiconductor material
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700008B1 (ko) 2004-11-23 2007-03-26 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR101289055B1 (ko) * 2006-02-06 2013-07-22 후지필름 가부시키가이샤 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치

Also Published As

Publication number Publication date
CN100419950C (zh) 2008-09-17
CN1280871C (zh) 2006-10-18
CN1127423A (zh) 1996-07-24
KR100413132B1 (ko) 2003-12-31
CN1638034A (zh) 2005-07-13
KR100389485B1 (ko) 2003-06-27
US5937282A (en) 1999-08-10
KR960012577A (ko) 1996-04-20
US5712191A (en) 1998-01-27
CN1395286A (zh) 2003-02-05
CN1079987C (zh) 2002-02-27
KR100326884B1 (ko) 2002-08-27

Similar Documents

Publication Publication Date Title
KR100341710B1 (ko) 반도체장치제작방법
US7229861B2 (en) Method for producing semiconductor device
JP4083821B2 (ja) 半導体装置の作製方法
US5923962A (en) Method for manufacturing a semiconductor device
US7470575B2 (en) Process for fabricating semiconductor device
US5612250A (en) Method for manufacturing a semiconductor device using a catalyst
KR100303110B1 (ko) 반도체장치및제조방법
US6232621B1 (en) Semiconductor device and method of fabricating the same
US6184068B1 (en) Process for fabricating semiconductor device
KR100273831B1 (ko) 반도체 장치의 제조 방법
KR100270368B1 (ko) 반도체 제조방법
KR19990055848A (ko) 반도체 장치 및 그 제조 방법
JP3919838B2 (ja) 半導体装置の作製方法
US6074901A (en) Process for crystallizing an amorphous silicon film and apparatus for fabricating the same
US6670640B1 (en) Method for producing semiconductor device
JP4144907B2 (ja) 半導体装置の作製方法
JP3920179B2 (ja) 半導体装置の作製方法
JP4125387B2 (ja) 半導体装置作製方法
KR100273833B1 (ko) 반도체 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130520

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140516

Year of fee payment: 13

EXPY Expiration of term