JP7390520B1 - トランジスタ、発光表示装置、半導体装置 - Google Patents

トランジスタ、発光表示装置、半導体装置 Download PDF

Info

Publication number
JP7390520B1
JP7390520B1 JP2023169176A JP2023169176A JP7390520B1 JP 7390520 B1 JP7390520 B1 JP 7390520B1 JP 2023169176 A JP2023169176 A JP 2023169176A JP 2023169176 A JP2023169176 A JP 2023169176A JP 7390520 B1 JP7390520 B1 JP 7390520B1
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
electrode layer
transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023169176A
Other languages
English (en)
Other versions
JP2023178324A (ja
Inventor
舜平 山崎
将志 津吹
宏充 郷戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2023196863A priority Critical patent/JP2024028719A/ja
Application granted granted Critical
Publication of JP7390520B1 publication Critical patent/JP7390520B1/ja
Publication of JP2023178324A publication Critical patent/JP2023178324A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Shift Register Type Memory (AREA)

Abstract

【課題】酸化物半導体膜を用いる薄膜トランジスタにおいて、安定した電気特性を有する信頼性のよい薄膜トランジスタを提供することを課題の一つとする。【解決手段】酸化物半導体膜を用いる薄膜トランジスタのチャネル長が１．５μｍ以上１００μｍ以下、好ましくは３μｍ以上１０μｍ以下の範囲において、室温以上１８０℃以下の動作温度範囲、または、－２５℃以上１５０℃以下の動作温度範囲で、しきい値電圧の変動幅を３Ｖ以下、好ましくは１．５Ｖ以下とすることで、安定した電気特性を有する半導体装置を作製することができる。特に半導体装置の一態様である表示装置において、しきい値の変動に起因する表示むらを低減することができる。【選択図】図１

Description

酸化物半導体を用いる半導体装置およびその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数～数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩ
Ｃや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチン
グ素子として開発が急がれている。多様な金属酸化物が存在し、さまざまな用途に用いら
れている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とさ
れる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気
特性が重要であり、この電気特性が表示装置の性能を左右する。特に、薄膜トランジスタ
の電気特性のうち、しきい値電圧（以下、しきい値もしくはＶｔｈともいう）が重要であ
る。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナス
であると、その薄膜トランジスタを含む回路は制御することが困難である。しきい値電圧
値が高く、しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い
状態ではＴＦＴとしてのスイッチング機能を果たすことができず、負荷となる恐れがある
。また、しきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイ
ン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。
ｎチャネル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャ
ネルが形成されて、ドレイン電流が流れ出す薄膜トランジスタが望ましい。駆動電圧を高
くしないとチャネルが形成されない薄膜トランジスタや、負の電圧状態でもチャネルが形
成されてドレイン電流が流れる薄膜トランジスタは、回路に用いる薄膜トランジスタとし
ては不向きである。
例えば、半導体装置において回路を構成する薄膜トランジスタの特性変動幅が大きい場合
、そのしきい値電圧の変動に起因する動作不良が発生する恐れがある。そこで、本発明の
一形態は、広い温度範囲で安定して動作する薄膜トランジスタ及びそれを用いた半導体装
置を提供することを目的とする。
本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に、ゲート電極層を形成
し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し
、酸化物半導体層上に、ソース電極層及びドレイン電極層を形成し、ゲート絶縁層、酸化
物半導体層、ソース電極層及びドレイン電極層上に酸化物半導体層の一部と接する絶縁層
を形成することを特徴とする半導体装置である。
また、本明細書で開示する本発明の一態様は、絶縁表面を有する基板上に、ゲート電極層
を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を
形成し、酸化物半導体層を形成した後、第１の熱処理を行い、酸化物半導体層上に、ソー
ス電極層及びドレイン電極層を形成し、ゲート絶縁層、酸化物半導体層、ソース電極層及
びドレイン電極層上に酸化物半導体層の一部と接する絶縁層を形成し、絶縁層を形成した
後、第２の熱処理を行うことを特徴とする半導体装置の作製方法である。
なお、第１の熱処理は、窒素雰囲気または希ガス雰囲気下で行うことが好ましい。また、
第１の熱処理は、３５０℃以上７５０℃以下の温度で行うことが好ましい。
第２の熱処理は、大気雰囲気、酸素雰囲気、窒素雰囲気または希ガス雰囲気下で行うこと
が好ましい。また、第２の熱処理は、１００℃以上第１の熱処理温度以下で行うことが好
ましい。
上記構成は、上記課題の少なくとも一つを解決する。
本明細書中で用いる酸化物半導体で、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄
膜を形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。ただ
し、ｍは必ずしも整数にはならない。なお、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから
選ばれた一の金属元素または複数の金属元素を示す。例えばＭとして、Ｇａの場合がある
ことの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合が
ある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素
としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれている場合
がある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸
化物半導体層のうち、ＭとしてＧａを含む構造の酸化物半導体をＩｎ－Ｇａ－Ｚｎ－Ｏ系
酸化物半導体とよび、その薄膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ－Ｓｎ－Ｚｎ－
Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓ
ｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ
－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体を適用することができる。また上記酸化
物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素（
ＳｉＯＸ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成
後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半
導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をｉ型（真性）とするため、脱水
化または脱水素化の工程を経ることは有効である。
また、加熱処理の条件または酸化物半導体層の材料によっては、酸化物半導体層が非晶質
な状態から微結晶膜または多結晶膜となる場合もある。微結晶膜または多結晶膜となる場
合であっても、ＴＦＴとしてスイッチング特性を得ることができる。
しきい値の変動幅が小さく、安定した電気特性を有する薄膜トランジスタを作製し、提供
することができる。よって、電気特性が良好で信頼性のよい薄膜トランジスタを有する半
導体装置を提供することができる。
半導体装置の作製工程を説明する図。 半導体装置を説明する図。 酸化物半導体層中の水素濃度の分析結果と、分析に用いた試料の断面構造模式図。 実施例１の薄膜トランジスタの電流電圧特性を示すグラフ。 実施例１の薄膜トランジスタの動作温度としきい値の関係を示す表とグラフ。 本明細書におけるしきい値の定義について説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の回路構成を説明する図と、その動作を説明するタイミングチャート。 シフトレジスタの構成を示す回路図。 シフトレジスタの回路構成を説明する図と、シフトレジスタの動作を説明するタイミングチャート。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の構成を示す回路図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の構成を示す回路図。 電子書籍の例を示す図。 テレビジョン装置およびデジタルフォトフレームの例を示す図。 遊技機の例を示す図。 携帯型のコンピュータ及び携帯電話機の例を示す図。 半導体装置の計算結果と、計算に用いた半導体装置の断面構造を説明する図。 薄膜トランジスタの電流電圧特性を示すグラフ。 薄膜トランジスタの動作温度としきい値の関係を示す表とグラフ。 半導体装置の計算に用いた断面構造を示す図。 半導体装置の計算結果を説明する図。 実施例２の薄膜トランジスタの電流電圧特性を示すグラフ。 実施例２の薄膜トランジスタの動作温度としきい値の関係を示す表とグラフ。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
電圧とは２点間における電位差のことをいい、電位とはある一点における静電場の中にあ
る単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一
般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを
、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。この
ため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を
電位と読み替えてもよいこととする。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
（実施の形態１）
本実施の形態では、図１（Ｄ）に示す薄膜トランジスタ１５０の作製方法の一形態につい
て、薄膜トランジスタ作製工程の断面図である図１（Ａ）乃至図１（Ｄ）を用いて説明す
る。なお、図１（Ｅ）は、図１（Ｄ）に示す薄膜トランジスタ１５０の上面図である。薄
膜トランジスタ１５０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり、
逆スタガ型トランジスタの一つでもある。
まず、絶縁表面を有する基板である基板１００上に、フォトマスクを用いてフォトリソグ
ラフィ工程によりゲート電極層１０１を設ける。なお、レジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減できる。
基板１００としては、ガラス基板を用いることが好ましい。基板１００として用いるガラ
ス基板は、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると
良い。また、基板１００には、例えば、アルミノシリケートガラス、アルミノホウケイ酸
ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。酸化ホウ素と比
較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な耐熱ガラスが得られ
る。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を用いることが好ましい。
なお、基板１００は、上記ガラス基板に代えて、セラミック基板、石英基板、サファイア
基板などの絶縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることが
できる。
また、下地膜となる絶縁膜を基板１００とゲート電極層１０１の間に設けてもよい。下地
膜は、基板１００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪素
膜、窒化酸化珪素膜、または酸化窒化珪素膜から選ばれた一または複数の膜による積層構
造により形成することができる。
下地膜に、塩素、フッ素などのハロゲン元素を含ませることで、基板１００からの不純物
元素の拡散を防止する機能をさらに高めることができる。下地膜中に含ませるハロゲン元
素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピーク
を１×１０１５ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすればよ
い。
ゲート電極層１０１としては、金属導電膜を用いることができる。金属導電膜の材料とし
ては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素
を成分とする合金か、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば
、チタン層上にアルミニウム層と、該アルミニウム層上にチタン層が積層された三層の積
層構造、またはモリブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層
を積層した三層の積層構造とすることが好ましい。勿論、金属導電膜として単層、または
２層構造、または４層以上の積層構造としてもよい。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を形成する。
ゲート絶縁層１０２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化珪素
層、窒化珪素層、酸化窒化珪素層または窒化酸化珪素層を単層でまたは積層して形成する
ことができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶ
Ｄ法により酸化窒化珪素層を形成すればよい。ゲート絶縁層１０２の膜厚は、１００ｎｍ
以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第
１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲ
ート絶縁層の積層とする。
また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、
アルゴン等）下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含ま
れる水素及び水などの不純物を除去したゲート絶縁層１０２としてもよい。
次いで、ゲート絶縁層１０２上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ
以上５０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜の形成後に脱水化または
脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を
５０ｎｍ以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物
半導体膜の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。
なお、酸化物半導体膜をスパッタリング法により成膜する前に、アルゴンガスを導入して
プラズマを発生させて逆スパッタを行い、ゲート絶縁層１０２の表面に付着しているゴミ
を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴ
ン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表
面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いても
よい。
酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ
－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－
Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｇａ－Ｏ
系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を用いる。本実施の形態では
、例えば、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成
膜する。また、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代
表的にはアルゴン）及び酸素雰囲気下においてスパッタ法により酸化物半導体膜を形成す
ることができる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以
下含むターゲットを用いて成膜を行い、酸化物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ
＞０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化し
てしまうのを抑制することが好ましい。なお、電源としてパルス直流（ＤＣ）電源を用い
ると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
また、酸化物半導体ターゲット中の酸化物半導体の相対密度は９９％以上とするのが好ま
しい。これにより、形成された酸化物半導体膜中の不純物濃度を低減することができ、電
気特性または信頼性の高い薄膜トランジスタを得ることができる。本実施の形態では、酸
化物半導体の相対密度が９７％の酸化物半導体ターゲットを用いる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
また、ゲート絶縁層１０２、及び酸化物半導体膜を大気に触れさせることなく連続的に形
成してもよい。大気に触れさせることなく成膜することで、水やハイドロカーボンなどの
、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成するこ
とができるので、薄膜トランジスタ特性のばらつきを低減することができる。
次いで、酸化物半導体膜をフォトリソグラフィ工程により島状の酸化物半導体層１０３に
加工する（図１（Ａ）参照。）。また、島状の酸化物半導体層１０３を形成するためのレ
ジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法
で形成するとフォトマスクを使用しないため、製造コストを低減できる。
次いで、第１の熱処理を行って、酸化物半導体層１０３の脱水化または脱水素化を行う。
脱水化または脱水素化を行う第１の熱処理の温度は、３５０℃以上７５０℃未満、好まし
くは４２５℃以上とする。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが
、４２５℃未満であれば加熱処理時間は、１時間よりも長時間行うこととする。例えば、
加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下
において加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の混
入を防ぎ、酸化物半導体層１０３を得ることができる。本実施の形態では、酸化物半導体
層１０３の脱水化または脱水素化を行う加熱温度Ｔから、水が入らないような十分な温度
まで同じ炉を用い、具体的には加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で
徐冷する。また、窒素雰囲気に限定されず、ヘリウム、ネオン、アルゴン等下において脱
水化または脱水素化を行う。
第１の熱処理により酸化物半導体層１０３を構成する酸化物半導体の原子レベルの再配列
が行われる。第１の熱処理は、酸化物半導体層１０３中におけるキャリアの移動を阻害す
る歪みを解放できる点で重要である。
なお、第１の熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに
、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、ま
たはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、
好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の熱処理の加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの
熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、Ｇ
ＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍ
ｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ
、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウ
ムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物
を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である
。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と
反応しない不活性気体が用いられる。
また、第１の熱処理の条件、または酸化物半導体層の材料によっては、酸化物半導体層が
結晶化し、微結晶膜または多結晶膜となる場合もある。ここで、酸化物半導体層は、結晶
化率が８０％以上または９０％以上の微結晶膜となることがある。また、酸化物半導体層
の材料によっては、結晶を有さない酸化物半導体層となることもある。
また、酸化物半導体層の第１の熱処理は、島状の酸化物半導体層１０３に加工する前の酸
化物半導体膜に行うこともできる。その場合には、第１の熱処理後に、加熱装置から基板
を取り出し、フォトリソグラフィ工程を行う。
ここで、酸化物半導体層中の脱水素化有無における、水素濃度分析結果について触れてお
く。図３（Ａ）は、本分析で用いた試料の断面構造模式図である。ガラス基板４００上に
プラズマＣＶＤ法で酸化窒化絶縁層４０１を形成し、酸化窒化絶縁層４０１上にＩｎ－Ｇ
ａ－Ｚｎ－Ｏ系酸化物半導体層４０２を約４０ｎｍ形成したものを用意した。用意した試
料を分断し、一つは脱水素化を行わず、もう一つはＧＲＴＡ法による窒素雰囲気中６５０
℃、６分間の脱水素化を行なった。それぞれの試料について、酸化物半導体層中の水素濃
度を測定することで、熱処理による脱水素化の効果について調査した。
酸化物半導体層中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａ
ｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行った。図３（Ｂ）は、酸化物
半導体層中の膜厚方向の水素濃度分布を示すＳＩＭＳ分析結果である。横軸は試料表面か
らの深さを示しており、左端の深さ０ｎｍの位置が試料最表面（酸化物半導体層の最表面
）に相当する。図３（Ａ）に示す分析方向４０３は、ＳＩＭＳ分析の分析方向を示してい
る。分析は酸化物半導体層の最表面からガラス基板４００に向かう方向で行った。つまり
、図３（Ｂ）の横軸において、左端から右端の方向に向かって行った。図３（Ｂ）の縦軸
は、特定深さにおける試料中の水素濃度と、酸素イオン強度を対数軸で示している。
図３（Ｂ）において、水素濃度プロファイル４１２は、脱水素化を行っていない酸化物半
導体層中の水素濃度プロファイルを示しており、水素濃度プロファイル４１３は、熱処理
による脱水素化を行った後の酸化物半導体層中の水素濃度プロファイルを示している。酸
素イオン強度プロファイル４１１は、水素濃度プロファイル４１２測定時に同時に取得し
た酸素イオン強度を示している。酸素イオン強度プロファイル４１１に極端な変動が無く
、ほぼ一定のイオン強度が得られていることから、ＳＩＭＳ分析が正確に行われているこ
とがわかる。なお、図示していないが、水素濃度プロファイル４１３測定時も同様に酸素
イオン強度を測定しており、こちらもほぼ一定のイオン強度が得られている。水素濃度プ
ロファイル４１２及び水素濃度プロファイル４１３は、試料と同じＩｎ－Ｇａ－Ｚｎ－Ｏ
系酸化物半導体層で作製した標準試料を用いて定量している。
なお、ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる積層膜界面近傍のデ
ータを正確に得ることが困難であることが知られている。本分析においては、試料最表面
から深さ約１５ｎｍまでは正確なデータが得られていないと考えられるため、深さ１５ｎ
ｍ以降のプロファイルを評価した。
水素濃度プロファイル４１２から、脱水素化を行っていない酸化物半導体層中に、水素が
約３×１０２０ａｔｏｍｓ／ｃｍ３以上、約５×１０２０ａｔｏｍｓ／ｃｍ３以下、平均
水素濃度で約４×１０２０ａｔｏｍｓ／ｃｍ３含まれていることがわかる。また、水素濃
度プロファイル４１３から、脱水素化により、酸化物半導体層中の平均水素濃度を約２×
１０１９ａｔｏｍｓ／ｃｍ３に低減できていることがわかる。
本分析により、熱処理による脱水素化を行うことで、酸化物半導体層中の水素濃度を低減
できることが確認できた。また、ＧＲＴＡ法による窒素雰囲気中６５０℃、６分間の脱水
素化により、酸化物半導体層中の水素濃度を１／１０以下に低減できることが確認できた
。
次いで、ゲート絶縁層１０２、及び酸化物半導体層１０３上にソース電極層及びドレイン
電極層を形成するための導電膜を成膜する。
ソース電極層及びドレイン電極層を形成するための導電膜としては、ゲート電極層１０１
と同様に、金属導電膜を用いることができる。金属導電膜の材料としては、Ａｌ、Ｃｒ、
Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か
、上述した元素を組み合わせた合金等を用いるのが好ましい。例えば、チタン層上にアル
ミニウム層と、該アルミニウム層上にチタン層が積層された三層の積層構造、またはモリ
ブデン層上にアルミニウム層と、該アルミニウム層上にモリブデン層を積層した三層の積
層構造とすることが好ましい。勿論、金属導電膜として単層、または２層構造、または４
層以上の積層構造としてもよい。
フォトマスクを用いてフォトリソグラフィ工程により、ソース電極層及びドレイン電極層
を形成するための導電膜から、ソース電極層１０５ａまたはドレイン電極層１０５ｂを形
成する（図１（Ｂ）参照。）。また、このとき酸化物半導体層１０３も一部がエッチング
され、溝部（凹部）を有する酸化物半導体層１０３となる。
なお、ソース電極層１０５ａまたはドレイン電極層１０５ｂを形成するためのレジストマ
スクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成す
るとフォトマスクを使用しないため、製造コストを低減できる。
また、酸化物半導体層１０３と、ソース電極層１０５ａ及び／またはドレイン電極層１０
５ｂの間に、酸化物半導体層１０３よりも抵抗が低い酸化物導電層を形成しても良い。こ
のような積層構成とすることで、薄膜トランジスタの耐圧を向上させることができる。具
体的には、抵抗が低い酸化物導電層のキャリア濃度は、例えば１×１０２０／ｃｍ３以上
１×１０２１／ｃｍ３以下の範囲内であると好ましい。
次に、ゲート絶縁層１０２、酸化物半導体層１０３、ソース電極層１０５ａ及びドレイン
電極層１０５ｂを覆い、酸化物半導体層１０３の一部と接する保護絶縁層１０７を形成す
る（図１（Ｃ）参照。）。保護絶縁層１０７は、少なくとも１ｎｍ以上の膜厚とし、ＣＶ
Ｄ法、スパッタリング法など、保護絶縁層１０７に水、水素等の不純物を混入させない方
法を適宜用いて形成することができる。ここでは、保護絶縁層１０７は、スパッタリング
法を用いて形成する。酸化物半導体層１０３の一部と接して形成される保護絶縁層１０７
は、水分や、水素イオンや、ＯＨ－などの不純物を含まず、これらが外部から侵入するこ
とをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、窒化珪素
膜、酸化アルミニウム膜、酸化窒化アルミニウム膜又は窒化アルミニウム膜、を用いるこ
とができる。
また、保護絶縁層１０７は、酸化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜又は酸化
窒化アルミニウム膜の上に窒化珪素膜又は窒化アルミニウム膜を積層する構造としてもよ
い。特に窒化珪素膜は水分や、水素イオンや、ＯＨ－などの不純物を含まず、これらが外
部から侵入することをブロックしやすいので好ましい。
保護絶縁層１０７の成膜時の基板温度は、室温以上３００℃以下とすればよく、酸化珪素
膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲
気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うことができる
。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いることができ
る。例えば、珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法によ
り酸化珪素を形成することができる。
次いで、第２の熱処理を行う。第２の熱処理は、１００℃以上第１の熱処理の温度以下で
行う。例えば、加熱処理装置の一つである電気炉に基板を導入し、窒素雰囲気下において
加熱処理を行う。第２の熱処理は、保護絶縁層１０７形成以降の工程であれば、いつ行っ
てもよい。
以上の工程より、絶縁表面を有する基板である基板１００上にゲート電極層１０１が設け
られ、ゲート電極層１０１の上にゲート絶縁層１０２が設けられ、ゲート絶縁層１０２の
上に酸化物半導体層１０３が設けられ、酸化物半導体層１０３の上にソース電極層１０５
ａまたはドレイン電極層１０５ｂが設けられ、ゲート絶縁層１０２、酸化物半導体層１０
３、ソース電極層１０５ａ及びドレイン電極層１０５ｂを覆い、酸化物半導体層１０３の
一部と接する保護絶縁層１０７が設けられている、チャネルエッチ型の薄膜トランジスタ
１５０を形成することができる（図１（Ｄ）参照。）。
図１（Ｅ）は、本実施の形態で示した薄膜トランジスタ１５０の上面図である。図１（Ｄ
）は、図１（Ｅ）のＸ１－Ｘ２部位の断面構成を示している。図１（Ｅ）において、Ｌは
チャネル長を示しており、Ｗはチャネル幅を示している。また、Ａはチャネル幅方向と平
行な方向において、酸化物半導体層１０３がソース電極層１０５ａ及びドレイン電極層１
０５ｂと重ならない領域の長さを示している。Ｌｓはソース電極層１０５ａとゲート電極
層１０１が重なる長さを示しており、Ｌｄはドレイン電極層１０５ｂとゲート電極層１０
１が重なる長さを示している。
本実施の形態では、薄膜トランジスタ１５０をシングルゲート構造の薄膜トランジスタを
用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄
膜トランジスタや、保護絶縁層１０７上に第２のゲート電極層を有する構造の薄膜トラン
ジスタとすることもできる。
また、本実施の形態では、チャネルエッチ型の薄膜トランジスタ１５０の作製方法につい
て説明したが、本実施の形態の構成はこれに限られるものではない。図２（Ａ）に示すよ
うな、ボトムゲート構造のボトムコンタクト型（逆コプラナ型とも呼ぶ）の薄膜トランジ
スタ１６０や、図２（Ｂ）に示すような、チャネル保護層１１０を有するチャネル保護型
（チャネルストップ型ともいう）の薄膜トランジスタ１７０等も同様の材料、方法を用い
て形成することができる。図２（Ｃ）は、チャネルエッチ型薄膜トランジスタの他の例を
示している。図２（Ｃ）に示す薄膜トランジスタ１８０は、ゲート電極層１０１が酸化物
半導体層１０３の端部よりも外側に伸びた構造となっている。
なお、薄膜トランジスタ１５０のチャネル長Ｌ（図１（Ｅ）中のＬ）は、ソース電極層１
０５ａとドレイン電極層１０５ｂとの距離で定義されるが、チャネル保護型の薄膜トラン
ジスタ１７０のチャネル長は、キャリアの流れる方向と平行な方向のチャネル保護層の幅
で定義される。
本実施の形態により、酸化物半導体層を有する薄膜トランジスタのゲート電圧が０Ｖにで
きるだけ近いしきい値電圧でチャネルが形成される薄膜トランジスタを作製することがで
きる。
また、薄膜トランジスタのチャネル長が３μｍ以上１０μｍ以下の範囲、もしくは、１．
５μｍ以上乃至１００μｍ以下の範囲において、室温以上１８０℃以下の動作温度範囲に
おけるしきい値電圧の変動幅を３Ｖ以下、さらには１．５Ｖ以下とすることができる。
また、－２５℃以上１５０℃以下の動作温度範囲におけるしきい値電圧の変動幅を３Ｖ以
下、さらには１．５Ｖ以下とすることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
ここで、図２９（Ａ）に示す積層構造の薄膜トランジスタを用いた、室温以上１８０℃以
下の環境下における薄膜トランジスタ特性の評価結果と、２次元デバイスシミュレーショ
ンによる検証について説明しておく。図２９（Ａ）は、薄膜トランジスタ８５０の断面構
造を示している。
まず、ガラス基板８０１上に、ゲート電極層８０２としてタングステン層を１００ｎｍの
厚さで形成し、ゲート電極層８０２上に、ゲート絶縁層８０３として、酸化窒化層を１０
０ｎｍの厚さで形成し、ゲート絶縁層８０３上に、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導
体層８０４を５０ｎｍの厚さで形成し、酸化物半導体層８０４上に、ソース電極層８０５
及びドレイン電極層８０６としてチタン層を形成し、薄膜トランジスタ８５０を作製した
。なお、薄膜トランジスタ８５０のチャネル長Ｌを１０μｍ、チャネル幅Ｗを１００μｍ
とした。
次に、薄膜トランジスタ８５０に対して、測定時の基板温度を、室温（２５℃）、４０℃
、６０℃、８５℃、１００℃、１２０℃、１４０℃、１６０℃、１８０℃と変化させ、そ
れぞれの基板温度（動作温度）における電流電圧特性を測定した。電流電圧特性の測定は
、ソースとドレインの間の電圧（以下、ドレイン電圧もしくはＶｄという）を１０Ｖとし
、ソースとゲートの間の電圧（以下、ゲート電圧もしくはＶｇという）を－１０Ｖから１
０Ｖまで変化させて行い、薄膜トランジスタの、ゲート電圧の変化に対するドレイン電流
の変化を示すＶｇ－Ｉｄ曲線を得た。
図２９（Ｂ）に、本測定で得られたＶｇ－Ｉｄ曲線を示す。図２９（Ｂ）において、曲線
８１１は、測定時の基板温度が室温（２５℃）の時のＶｇ－Ｉｄ曲線を示している。測定
時の基板温度が上昇するに従い、Ｖｇ－Ｉｄ曲線が図２９（Ｂ）に向かって左方向、すな
わち、Ｖｇのマイナス方向に順にシフトしている。全てのＶｇ－Ｉｄ曲線に符号をつけて
いないが、最も左に位置している曲線８１８が、基板温度１８０℃の時のＶｇ－Ｉｄ曲線
である。図２９（Ｂ）から、基板温度が室温（２５℃）の時と１８０℃の時では、しきい
値が５Ｖ以上もシフトしていることがわかる。
次に、図２９（Ｂ）で見られたしきい値シフトは、温度による電子の励起が原因と考え，
２次元デバイスシミュレーションによる再現検証を行った。シミュレーションにはシルバ
コ社製デバイスシミュレータＡＴＬＡＳを用いた。酸化物半導体層のバンドギャップ（Ｅ
ｇ）を３．０５ｅＶ、電子移動度（μｎ）を１５ｃｍ２／Ｖｓと仮定し、薄膜トランジス
タ８５０と同じ構造のボトムゲート型ＴＦＴを仮定して、電流電圧特性を計算した。
図２９（Ｃ）は、シミュレーションにより再現されたＶｇ－Ｉｄ曲線である。曲線８２１
は、室温（２５℃）時を想定したＶｇ－Ｉｄ曲線であり、曲線８２８は、１８０℃時を想
定したＶｇ－Ｉｄ曲線の計算結果である。実測値である図２９（Ｂ）と良く一致した再現
結果が得られている。
図２９（Ｄ）は、シミュレーション結果から得られた、酸化物半導体層中の状態密度を示
している。横軸は酸化物半導体のバンドギャップを示しており、縦軸は状態密度を示して
いる。図２９（Ｄ）中、曲線８３１および曲線８３２は、バンドギャップ中におけるドナ
ー準位密度の分布を示しており、曲線８３３は、バンドギャップ中におけるアクセプター
準位密度の分布を示している。
曲線８３１は、伝導帯からバンドギャップの深くまで広く分布しているが、曲線８３２は
、伝導帯近傍の極めて狭い範囲に分布し、非常に鋭いピークを持っている。曲線８３１は
酸素欠損に由来し、曲線８３２は水素に由来する可能性が考えられる。
次に、図２９（Ｂ）の結果が得られた試料とは異なる試料を作製し、得られた０℃以上１
５０℃以下の環境下における薄膜トランジスタ特性の実験結果を元に、しきい値電圧の温
度依存性に関して、以下に考察する。
試料は、スパッタ法により得られる３００ｎｍの酸化珪素膜を、図２９（Ａ）に示す積層
構造の薄膜トランジスタを覆って形成した後、電流電圧特性を測定した。なお、薄膜トラ
ンジスタのチャネル長Ｌを３μｍ、チャネル幅Ｗを５０μｍとした。
薄膜トランジスタに対して、測定時の基板温度を、０℃、室温（２５℃）、５０℃、１０
０℃、１５０℃と変化させ、それぞれの基板温度（動作温度）における電流電圧特性を測
定した。電流電圧特性の測定は、ドレイン電圧Ｖｄを１０Ｖとし、ゲート電圧Ｖｇを－２
０Ｖから２０Ｖまで変化させて行い、薄膜トランジスタの、ゲート電圧Ｖｇの変化に対す
るドレイン電流Ｉｄの変化を示すＶｇ－Ｉｄ曲線を得た。
図３０に、本測定で得られたＶｇ－Ｉｄ曲線を示す。図３０において、曲線９１１は、測
定時の基板温度が０℃の時のＶｇ－Ｉｄ曲線を示している。測定時の基板温度が上昇する
に従い、Ｖｇ－Ｉｄ曲線が図３０に向かって左方向、すなわち、Ｖｇのマイナス方向にシ
フトして左に位置している曲線９１８が、基板温度１５０℃の時のＶｇ－Ｉｄ曲線である
。
図３１（Ａ）は、Ｖｇ－Ｉｄ曲線から求めたＶｔｈ（しきい値電圧）をまとめた表である
。図３１（Ａ）中、Ｖｔｈ変動幅は、０℃のときと１５０℃のときのＶｔｈの変動量を表
している。
また、図３１（Ｂ）は、図３１（Ａ）をグラフとして示した図である。横軸の測定温度は
、薄膜トランジスタの電流電圧特性測定時の基板温度（動作温度）であり、縦軸のＶｔｈ
は、各基板温度におけるしきい値電圧である。
図３１（Ａ）から、基板温度が０℃の時と１５０℃の時を比較した場合、しきい値の変動
は約１．５Ｖ程度に抑えられていることがわかる。
ここで、しきい値電圧（Ｖｔｈ）の温度依存性について以下に考察する。
フェルミ準位は温度が高くなるほど、真性フェルミ準位に近づく。式（１）にあるように
反転しきい値電圧はフェルミポテンシャルの関数として示される。フェルミポテンシャル
は真性フェルミ準位とフェルミ準位の差として定義される（式２）。つまり、ｎ型もしく
はｐ型に偏った半導体をチャネルに使用している場合、しきい値電圧は温度依存を示すこ
とになる。
Figure 0007390520000002
Figure 0007390520000003
例えば、チャネルにｐ型を使用しているｎ型のＳｉトランジスタでは、温度が高くなると
φＦがゼロに近づくため、しきい値電圧はマイナス方向にシフトする。なお、チャネルが
ｉ型（真性）であれば、しきい値電圧のシフトは起こらない。
一方、図３０に示される測定結果を有する薄膜トランジスタは、基板温度が上昇すると、
しきい値電圧はマイナス方向にシフトしている。一般に、酸化物半導体はｐ型化されにく
く、ｎ型化されやすいと言われており、チャネルが形成される酸化物半導体をｎ型と考え
ると、フェルミ準位の変化方向は逆である（ｎ型のチャネルの場合であれば、しきい値電
圧はプラス方向にシフトするはずである）。よって、酸化物半導体のしきい値電圧変動の
起源は上記フェルミ準位とは別のメカニズムを考える必要がある。
また、上記議論は理想的な単結晶半導体において仮定される近似解であり、結晶欠陥や各
種準位による温度依存を別途考慮しなくてはならない。酸化物半導体の温度依存のＶｇ－
Ｉｄ曲線をみると、スレッショルド領域での電流増加が顕著であり、その領域の電流を支
配するメカニズムとして一般的には欠陥を仮定することがよく行われる。特に、アモルフ
ァス状態を有する酸化物半導体の場合、欠陥準位が分布を持った関数として表現されるこ
とが一般的である。
チャネルが酸化物半導体の薄膜トランジスタのＶｔｈの温度依存性を計算で再現すること
を試みた。計算で仮定した構造を図３２（Ａ）及び図３２（Ｂ）に示す。ゲート電極層７
０１上に、酸化窒化シリコン膜からなる膜厚１００ｎｍのゲート絶縁層７０２と、膜厚３
０ｎｍの酸化物半導体のチャネル７０３を有する逆スタガ型の薄膜トランジスタを仮定し
た。薄膜トランジスタのチャネル長Ｌ及びチャネル幅Ｗは、Ｌ／Ｗ＝３／２０μｍとした
。チャネル７０３だけでなく酸化物半導体の全体をｉ層にした図３２（Ａ）構造と、ｉ層
のチャネル７０３を有し、且つ、ソース電極層７０４ｂまたはドレイン電極層７０４ａの
下にＮ＋領域７０５ａ、Ｎ＋領域７０５ｂを仮定した図３２（Ｂ）構造の２種類のＴＦＴ
を仮定した。図３２（Ｂ）構造のＮ＋領域７０５ａ、Ｎ＋領域７０５ｂは１×１０１９／
ｃｍ３のドナー（Ｎｄ）を仮定した。酸化物半導体のバンドギャップＥｇ＝３．１５ｅＶ
、電子親和力χ＝４．３ｅＶ、誘電率は１５を仮定した。またソース電極層７０４ｂまた
はドレイン電極層７０４ａに使用する金属の仕事関数は酸化物半導体の電子親和力と同じ
４．３ｅＶを仮定した。
また、アモルファス半導体では欠陥準位が温度特性に強く影響すると考え、計算では、図
２９（Ｄ）に示した曲線８３３であるバンドギャップ中におけるアクセプター準位密度の
分布を仮定した。計算結果を図３３に示す。図３３には、図３２（Ａ）構造、図３２（Ｂ
）構造のそれぞれについて、アクセプター準位密度の分布を仮定した場合と仮定しない場
合の計算結果を示す。また、図３３には、０℃から１５０℃まで温度を上げた場合のＶｇ
－Ｉｄ曲線と、そのときのＶｔｈ変化（ΔＶｔｈ）を示した。図３３（Ａ）は、図３２（
Ａ）構造についてアクセプター準位密度の分布を仮定しない場合の計算結果である。また
、図３３（Ｂ）は、図３２（Ｂ）構造についてアクセプター準位密度の分布を仮定しない
場合の計算結果である。図３３（Ｃ）は、図３２（Ａ）構造についてアクセプター準位密
度の分布を仮定した場合の計算結果である。図３３（Ｄ）は、図３２（Ｂ）構造について
アクセプター準位密度の分布を仮定した場合の計算結果である。
バンドギャップ中におけるアクセプター準位密度の分布を仮定しない場合、即ち図３３（
Ａ）及び３３（Ｂ）の結果をみると、図３２（Ａ）構造も、図３２（Ｂ）構造もＶｔｈの
温度変化は０．１Ｖ程度となった。フェルミ・ディラック統計に従えば、０℃から１５０
℃まで温度を上昇させると、真性キャリア濃度はおよそ１１桁増加する。真性キャリア濃
度（ｎｉ）が増加すると、以下の式（３）に従ってキャリア（電子）が増加する。
Figure 0007390520000004
その結果として、チャネルを開くために必要なゲート電圧が小さくて済み、Ｖｔｈはマイ
ナスシフトする。その差が０．１Ｖに相当する。
バンドギャップ中におけるアクセプター準位密度の分布を仮定した場合、即ち図３３（Ｃ
）及び３３（Ｄ）の結果をみると、図３２（Ａ）構造も、図３２（Ｂ）構造もΔＶｔｈは
増加し、実測結果に近い値が計算によって得られた。酸化物半導体を真性と仮定しても、
バンドギャップ内にアクセプター準位密度の分布が存在すると、温度依存性が表れること
が確認できた。
バンドギャップ中におけるアクセプター準位密度の分布を仮定したことで、キャリア（電
子）がトラップされるが、温度を上げることでトラップされたキャリアが解放され、チャ
ネルのキャリア濃度が増加し、Ｖｔｈがマイナスシフトしたと考えられる。酸化物半導体
はほぼ真性状態にあるが、アクセプター準位密度の分布がＶｔｈの温度依存に現れている
と考えられる。
なお、図３２（Ａ）構造と図３２（Ｂ）構造の比較をした場合、両者に違いは見られなか
った。仮定したＴＦＴのチャネル長Ｌは３μｍであるため、Ｎ＋領域の影響は受けにくい
と考えられる。
（実施の形態２）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１に従って形成する。また、実施の形
態１に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャ
ネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一
基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図７（Ａ）に示す。表示装置の基
板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動
回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が
信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５
３０２、及び走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線
との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また
、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉ
ｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともい
う）に接続されている。
図７（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号
線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、
外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また
、基板５３００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接
続数が増える。同じ基板５３００上に駆動回路を設けた場合、その配線間の接続数を減ら
すことができ、信頼性の向上、又は歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）（スタートパルス）、走査線駆動
回路用クロック信号（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第
２の走査線駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号
（ＧＳＰ２）（スタートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）
を供給する。信号線駆動回路５３０４に対し、一例として、信号線駆動回路用スタート信
号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴ
Ａ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各
クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反転させ
た信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆動回路
５３０２と第２の走査線駆動回路５３０３の一方を省略することが可能である。
図７（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２
の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動
回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構
成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜
トランジスタによって、基板５３００に形成する駆動回路を構成することができる。した
がって、表示装置の大型化、工程数の削減、コストの低減、又は歩留まりの向上などを図
ることができる。
また、実施の形態１に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図８（Ａ）
、図８（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一
例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１～５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１～５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１～５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１～５６０３＿ｋは、ｎチャネル型ＴＦＴであ
る例を説明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第１端子は、各々、配線５６０４＿１
～５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第２端子
は、各々、信号線Ｓ１～Ｓｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿
ｋのゲートは、配線５６０４＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１～５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１～５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１～５６０４＿ｋと信号線Ｓ１～Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１～５６０４＿ｋの電位を信号線Ｓ１～Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１～５６０３＿Ｎは、各々、配線５６０４＿１～５６０４＿ｋ
と信号線Ｓ１～Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１～５６０４＿ｋ
の電位を信号線Ｓ１～Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１～５６０３＿Ｎは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１～５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。
次に、図８（Ａ）の信号線駆動回路の動作について、図８（Ｂ）のタイミングチャートを
参照して説明する。図８（Ｂ）には、信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａ
ｔａ＿１～Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎは、各々、シ
フトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１～Ｖｄａｔａ＿ｋは
、各々、配線５６０４＿１～５６０４＿ｋに入力される信号の一例である。なお、信号線
駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択
期間は、一例として、期間Ｔ１～期間ＴＮに分割される。期間Ｔ１～ＴＮは、各々、選択
された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
期間Ｔ１～期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１～５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１～５６０３＿ｋはオンになるので、配線５６０４＿１～５６０４＿ｋと、信
号線Ｓ１～Ｓｋとが導通状態になる。このとき、配線５６０４＿１～５６０４＿ｋには、
Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１～５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目～ｋ列目の画素に書き込まれる。こうして、期間Ｔ１～ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１に
示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、シフトレ
ジスタ５６０１が有する全てのトランジスタの極性をｎチャネル型、又はｐチャネル型の
いずれかの極性のみで構成することができる。
次に、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタやバッファ等を有していても良い。走査線駆
動回路において、シフトレジスタにクロック信号（ＣＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図９及び図１０を用いて説明する。
走査線駆動回路、信号線駆動回路のシフトレジスタについて、図９及び図１０を参照して
説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路
１０＿Ｎ（Ｎは３以上の自然数）を有している（図９（Ａ）参照）。図９（Ａ）に示すシ
フトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、
第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号
ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロ
ック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５
からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の
第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス
出力回路からの信号（前段信号ＯＵＴ（ｎ－１）という）（ｎは２以上の自然数）が入力
される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０
＿３からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは
、２段後段の第（ｎ＋２）のパルス出力回路１０＿ｎ＋２からの信号（後段信号ＯＵＴ（
ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／また
は二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）～
ＯＵＴ（Ｎ）（ＳＲ））、別の配線等に第２の出力信号（ＯＵＴ（１）～ＯＵＴ（Ｎ））
が出力される。なお、図９（Ａ）に示すように、シフトレジスタの最終段の２つの段には
、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパ
ルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）～第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図９（Ｂ）参照
）。第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１
１～第４の配線１４のいずれかと電気的に接続されている。例えば、図９（Ａ）において
、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接
続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３
が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、
第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の
配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続され
ている。
第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ
１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力
端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタートパルス
ＳＰ１が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）（ＳＲ）が入力され、第
１の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子
２７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
なお第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタの他に、４端子の薄膜トランジスタを用いることができる。図９（Ｃ）に４端
子の薄膜トランジスタ２８のシンボルについて示し、図面等で以下用いることとする。薄
膜トランジスタ２８は、第１のゲート電極に入力される第１の制御信号Ｇ１及び第２のゲ
ート電極に入力される第２の制御信号Ｇ２によって、Ｉｎ端子とＯｕｔ端子間の電気的な
制御を行うことのできる素子である。
図９（Ｃ）に示す薄膜トランジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチャ
ネル形成領域の上下にゲート絶縁膜を介してゲート電極を設け、上部及び／または下部の
ゲート電極の電位を制御することにより所望の値に制御することができる。
次に、パルス出力回路の具体的な回路構成の一例について、図９（Ｄ）で説明する。
第１のパルス出力回路１０＿１は、第１のトランジスタ３１～第１３のトランジスタ４３
を有している（図９（Ｄ）参照）。また、上述した第１の入力端子２１～第５の入力端子
２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤが
供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位Ｖ
ＳＳが供給される電源線５３から、第１のトランジスタ３１～第１３のトランジスタ４３
に信号、または電源電位が供給される。ここで図９（Ｄ）の各電源線の電源電位の大小関
係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位Ｖ
ＣＣは第３の電源電位ＶＳＳより高い電位とする。なお、第１のクロック信号（ＣＫ１）
～第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号で
あるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の
電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えるこ
となく、トランジスタのゲート電極に印加される電位を低く抑えることができ、トランジ
スタのしきい値のシフトを低減し、劣化を抑制することができる。なお図９（Ｄ）に図示
するように、第１のトランジスタ３１～第１３のトランジスタ４３のうち、第１のトラン
ジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、図９（Ｃ）で示
した４端子の薄膜トランジスタ２８を用いることが好ましい。第１のトランジスタ３１、
第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソースまたはドレインと
なる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替える
ことが求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が
速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減すること
ができるトランジスタである。そのため、図９（Ｃ）で示した４端子の薄膜トランジスタ
２８を用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパ
ルス出力回路とすることができる。なお図９（Ｄ）では第１の制御信号Ｇ１及び第２の制
御信号Ｇ２を同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。
図９（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（
第１のゲート電極及び第２のゲート電極）が第４の入力端子２４に電気的に接続されてい
る。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が
第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジス
タ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が
第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第
１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電
極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入
力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５
２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトラ
ンジスタ３４のゲート電極に電気的に接続され、ゲート電極（第１のゲート電極及び第２
のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が
第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が
第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的
に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極（第１のゲート電極及び第２のゲート電極）が電源線５２に
電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１
に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が
第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４
１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気
的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジス
タ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子
が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、
ゲート電極が第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート
電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に電気
的に接続されている。
図９（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４０
のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。ま
た、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第５
のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジス
タ３８の第１端子、及び第１１のトランジスタ４１のゲート電極との接続箇所をノードＢ
とする。
図１０（Ａ）に、図９（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿１
に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６及
び第２の出力端子２７に入力または出力される信号を示している。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
なお図９（Ｄ）、図１０（Ａ）において、ノードＡを浮遊状態とすることによりブートス
トラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持す
るため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図１０（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１０（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１０（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
なお、図１０（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第
１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため
、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は
上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにする
ことができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジス
タ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１
のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減することが利点である。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることができ、劣化の度合いを低減することが出来るため、回路内
の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、アモルフ
ァスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されることによる
トランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する電源線
に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回す電源
線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８のゲート電極（第１のゲート電極及び第２のゲート電極）に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図１０（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１０（Ａ）に示すシフトレジスタにおいて、第７のトラ
ンジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３
７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオ
フ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び
第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトラ
ンジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、
第７のトランジスタ３７のゲート電極（第１のゲート電極及び第２のゲート電極）に第３
の入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電
極（第１のゲート電極及び第２のゲート電極）に第２の入力端子２２からクロック信号Ｃ
Ｋ２が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回
数が低減され、ノイズを低減することが出来るからである。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
実施の形態１に示す薄膜トランジスタの作製方法を用いて上記駆動回路の薄膜トランジス
タを作製することにより、駆動回路部の薄膜トランジスタの高速動作を実現し、省電力化
を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには
駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合につ
いて説明する。また、薄膜トランジスタを用いて、駆動回路の一部または全体を、画素部
と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置
を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該
素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は
、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極と
なる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であって
も良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。ま
ず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１１を用
いて説明する。図１１（Ａ１）（Ａ２）は、第１の基板４００１上に形成されたＩｎ－Ｇ
ａ－Ｚｎ－Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４０１０
、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５に
よって封止した、パネルの上面図であり、図１１（Ｂ）は、図１１（Ａ１）（Ａ２）のＭ
－Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１１（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１１（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、薄膜トランジスタを複数有しており、図１１（Ｂ）では、画素部４００２に含まれる薄
膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１
１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０
２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態１で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トラ
ンジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
絶縁層４０２１上において、駆動回路用の薄膜トランジスタ４０１１の酸化物半導体層の
チャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸
化物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後にお
ける薄膜トランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、
導電層４０４０は、電位が薄膜トランジスタ４０１１のゲート電極層と同じでもよいし、
異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層
４０４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり
、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するた
めに設けられている。なお球状のスペーサを用いても良い。また、対向電極層４０３１は
、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される
。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３
１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００
５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と
短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装
置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内
側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側
に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板
及び着色層の材料や作製工程条件によって適宜設定すればよい。また、必要に応じてブラ
ックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、薄膜トランジスタを保護膜や平坦化絶縁膜として機能
する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護膜
は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのもの
であり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化シリコン膜、窒化シ
リコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミ
ニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形
成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定さ
れず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護膜として酸化シ
リコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒ
ロック防止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化シリコン膜を形成する。保護膜として窒化シリコン膜を用い
ると、ナトリウム等のイオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させる
ことを抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（３００℃～４００℃）を行ってもよ
い。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃～４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１を、導電性高分子（導電性ポリマーとも
いう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成し
た画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７
０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が
０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１１においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図１２は、半導体装置の一形態に相当する液晶表示モジュールにＴＦＴ基板２６００を用
いて構成する一例を示している。
図１２は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる
。
実施の形態１に示す薄膜トランジスタを用いて液晶表示装置の画素部の薄膜トランジスタ
を作製することにより、各画素の薄膜トランジスタのしきい値電圧のバラツキに起因する
表示ムラを抑制することができる。
また、実施の形態１に示す薄膜トランジスタの作製方法を用いて液晶表示装置の駆動回路
の薄膜トランジスタを作製することにより、駆動回路部の薄膜トランジスタの高速動作を
実現し、省電力化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
半導体装置の一形態として電子ペーパーの例を示す。
実施の形態１の薄膜トランジスタは、スイッチング素子と電気的に接続する素子を利用し
て電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示
装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に
比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１の薄膜トランジ
スタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図１３は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１は、実施の形態１で示す薄膜トランジスタと同
様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。
図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁膜５８３に覆われている。薄膜トランジスタ５８１のソ
ース電極層又はドレイン電極層は、第１の電極層５８７と、絶縁層５８３及び５８５に形
成する開口で接しており電気的に接続している。第１の電極層５８７と基板５９６上に形
成された第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、
周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、
球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１３参照。）。第１
の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の
電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的
に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して第２
の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ～２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１４は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６
４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジ
スタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン
電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他
方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用
トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され
、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素
電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲー
トには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２
は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させる
ため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲ
ートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ
６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１４と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子
６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかけ
る。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ６４０２が飽和
領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すこと
ができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６
４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くする。ビ
デオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、
アナログ階調駆動を行うことができる。
なお、図１４に示す画素構成は、これに限定されない。例えば、図１４に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１５を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図１５（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、ＴＦＴ７０１１、
ＴＦＴ７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導
体層を含む信頼性の高い薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
下面射出構造の発光素子について図１５（Ａ）を用いて説明する。
ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出す
る場合の、画素の断面図を示す。図１５（Ａ）では、ＴＦＴ７０１１と電気的に接続され
た透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が形成されてお
り、陰極７０１３上にＥＬ層７０１４、陽極７０１５が順に積層されている。なお、透光
性を有する導電膜７０１７は、酸化物絶縁層７０３１、オーバーコート層７０３４、及び
保護絶縁層７０３５に形成されたコンタクトホールを介してＴＦＴ７０１１のドレイン電
極層と電気的に接続されている。
透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
膜を用いることができる。
また、陰極７０１３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。図１５（Ａ）では、陰極７０１３の膜厚は、光を透過する程度
（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極７０１３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と陰極７０１３を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。
また、陰極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、陰極７０１３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
また、陰極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
１４が複数の層で構成されている場合、陰極７０１３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７０１３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。
また、ＥＬ層７０１４上に形成する陽極７０１５としては、様々な材料を用いることがで
きるが、仕事関数が大きい材料、例えば、窒化チタン、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、
Ｃｒ等や、ＩＴＯ、ＩＺＯ（酸化インジウム酸化亜鉛）、ＺｎＯなどの透明導電性材料が
好ましい。また、陽極７０１５上に遮蔽膜７０１６、例えば光を遮光する金属、光を反射
する金属等を形成する。本実施の形態では、陽極７０１５としてＩＴＯ膜を用い、遮蔽膜
７０１６としてＴｉ膜を用いる。
陰極７０１３及び陽極７０１５で、ＥＬ層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図１５（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光
は、矢印で示すように陰極７０１３側に射出する。
なお、図１５（Ａ）ではゲート電極層として透光性を有する導電膜を用いる例を示してお
り、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、ＴＦＴ
７０１１のゲート電極層やソース電極層を通過して射出させる。ＴＦＴ７０１１のゲート
電極層やソース電極層として透光性を有する導電膜を用い、開口率を向上することができ
る。
カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図１５（Ａ）ではオーバーコート層７０３４は薄い膜厚
で図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸
を平坦化する機能を有している。
また、酸化物絶縁層７０３１、オーバーコート層７０３４、及び保護絶縁層７０３５に形
成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０１９と重なる位置
に配置する。図１５（Ａ）では、ドレイン電極層に達するコンタクトホールと、隔壁７０
１９と、を重ねるレイアウトとすることで開口率の向上を図ることができる。
次に、両面射出構造の発光素子について、図１５（Ｂ）を用いて説明する。
図１５（Ｂ）では、ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７
上に、発光素子７０２２の陰極７０２３が形成されており、陰極７０２３上にＥＬ層７０
２４、陽極７０２５が順に積層されている。なお、透光性を有する導電膜７０２７は酸化
物絶縁層７０４１、オーバーコート層７０４４、及び保護絶縁層７０４５に形成されたコ
ンタクトホールを介してＴＦＴ７０２１のドレイン電極層と電気的に接続されている。
透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、イン
ジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電
膜を用いることができる。
また、陰極７０２３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。本実施の形態では、陰極７０２３の膜厚は、光を透過する程度
（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極７０２３として用いる。
なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と陰極７０２３を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。
また、陰極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、陰極７０２３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
また、陰極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
２４が複数の層で構成されている場合、陰極７０２３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７０２３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較した場合、陰
極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。
また、ＥＬ層７０２４上に形成する陽極７０２５としては、様々な材料を用いることがで
きるが、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料
が好ましい。本実施の形態では、陽極７０２５として酸化珪素を含むＩＴＯ膜を用いる。
陰極７０２３及び陽極７０２５で、ＥＬ層７０２４を挟んでいる領域が発光素子７０２２
に相当する。図１５（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、図１５（Ｂ）ではゲート電極層として透光性を有する導電膜を用いる例を示してお
り、発光素子７０２２から陰極７０２３側に発せられる光は、カラーフィルタ層７０４３
を通過し、ＴＦＴ７０２１のゲート電極層やソース電極層を通過して射出させる。ＴＦＴ
７０２１のゲート電極層やソース電極層として透光性を有する導電膜を用いることで、陽
極７０２５側の開口率と陰極７０２３側の開口率をほぼ同一とすることができる。
カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。
また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。
また、酸化物絶縁層７０４１、オーバーコート層７０４４、及び保護絶縁層７０４５に形
成され、且つ、ドレイン電極層に達するコンタクトホールは、隔壁７０２９と重なる位置
に配置する。ドレイン電極層に達するコンタクトホールと、隔壁７０２９とを重ねるレイ
アウトとすることで陽極７０２５側の開口率と陰極７０２３側の開口率をほぼ同一とする
ことができる。
ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
陽極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィ
ルタ層を備えた封止基板を陽極７０２５上方に設けることが好ましい。
次に、上面射出構造の発光素子について、図１５（Ｃ）を用いて説明する。
図１５（Ｃ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図１５（Ｃ）では、
ＴＦＴ７００１と電気的に接続された発光素子７００２の陰極７００３が形成されており
、陰極７００３上にＥＬ層７００４、陽極７００５が順に積層されている。
また、陰極７００３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。
また、陰極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、陰極７００３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。
また、陰極７００３及び隔壁７００９上に形成するＥＬ層７００４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
０４が複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。
また、上記積層順に限定されず、陰極７００３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。この順に積層する場合は、陰極７００
３は陽極として機能することとなる。
図１５（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注
入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａ
ｇ合金薄膜とＩＴＯとの積層を形成する。
ただし、消費電力を比較した場合、陰極７００３上に電子注入層、電子輸送層、発光層、
ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。
陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タン
グステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化
チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸
化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電膜を用いても良い。
陰極７００３及び陽極７００５でＥＬ層７００４を挟んでいる領域が発光素子７００２に
相当する。図１５（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
また、図１５（Ｃ）において、ＴＦＴ７００１は薄膜トランジスタ１５０を用いる例を示
しているが、特に限定されず、薄膜トランジスタ１６０、１７０、１８０を用いることが
できる。
また、図１５（Ｃ）において、陰極７００３は、酸化物絶縁層７０５１、平坦化絶縁層７
０５３、及び絶縁層７０５５に形成されたコンタクトホールを介してＴＦＴ７００１のド
レイン電極層と電気的に接続されている。平坦化絶縁層７０５３は、ポリイミド、アクリ
ル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料を用いることができる。ま
た上記樹脂材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（
リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの
材料で形成される絶縁膜を複数積層させることで、平坦化絶縁層７０５３を形成してもよ
い。平坦化絶縁層７０５３の形成法は、特に限定されず、その材料に応じて、スパッタ法
、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、
スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコー
ター、ナイフコーター等を用いることができる。
また、陰極７００３と、隣り合う画素の陰極とを絶縁するために隔壁７００９を設ける。
隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶
縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性の樹脂材
料を用い、陰極７００３上に開口部を形成し、その開口部の側壁が連続した曲率を持って
形成される傾斜面となるように形成することが好ましい。
また、図１５（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７０
０２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の
発光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４
種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。
また、図１５（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子とし
て、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、
フルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材
料を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。
もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。
また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１６を用いて説明する。図１６（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の平面図であり、図１６（Ｂ）は、図１６（Ａ）のＨ－Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１６（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態１で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トラ
ンジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
薄膜トランジスタ４５０９には、保護絶縁膜としてチャネル形成領域を含む半導体層に接
して絶縁層４５４１が形成されている。絶縁層４５４１は実施の形態１で示した保護絶縁
層１０７と同様な材料及び方法で形成すればよい。また、薄膜トランジスタの表面凹凸を
低減するため平坦化絶縁膜として機能する絶縁層４５４４で覆う構成となっている。ここ
では、絶縁層４５４１として、実施の形態１に示す保護絶縁層１０７と同様に、スパッタ
法により酸化珪素膜を形成する。
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、実施の
形態２で示した絶縁層４０２１と同様な材料及び方法で形成すればよい。ここでは、絶縁
層４５４４としてアクリルを用いる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、ＦＰＣ４
５１８ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板は、透光性でなければならない
。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィ
ルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図１６の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
実施の形態１に示す薄膜トランジスタの作製方法を用いて発光表示装置の画素部の薄膜ト
ランジスタを作製することにより、各画素の薄膜トランジスタのしきい値電圧のバラツキ
に起因する表示ムラを抑制することができる。
また、実施の形態１に示す薄膜トランジスタの作製方法を用いて発光表示装置の駆動回路
の薄膜トランジスタを作製することにより、駆動回路部の薄膜トランジスタの高速動作を
実現し、省電力化を図ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
本実施の形態では、半導体装置の一形態として、実施の形態１で示す薄膜トランジスタを
有する液晶素子を用いた液晶表示装置の例を図１７乃至図２０を用いて説明する。図１７
乃至図２０の液晶表示装置に用いられるＴＦＴ６２８、ＴＦＴ６２９は、実施の形態１で
示す薄膜トランジスタを適用することができ、実施の形態１で示す工程と同様に作製でき
る電気特性及び信頼性の高い薄膜トランジスタである。ＴＦＴ６２８及びＴＦＴ６２９は
、酸化物半導体層をチャネル形成領域とする薄膜トランジスタである。図１７乃至図２０
では、薄膜トランジスタの一例として図２（Ｃ）に示す薄膜トランジスタを用いる場合に
ついて説明するが、これに限定されるものではない。
以下、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）型の液晶表示装置について示す。
ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種であ
る。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子
が垂直方向を向く方式である。本実施の形態では、特に画素（ピクセル）をいくつかの領
域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されている。これを
マルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン
設計が考慮された液晶表示装置について説明する。
図１８及び図１９は、それぞれ画素電極及び対向電極を示している。なお、図１８は画素
電極が形成される基板側の平面図であり、図中に示す切断線Ｅ－Ｆに対応する断面構造を
図１７に表している。また、図１９は対向電極が形成される基板側の平面図である。以下
の説明ではこれらの図を参照して説明する。
図１７は、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６３０が形
成された基板６００と、対向電極層６４０等が形成される対向基板６０１とが重ね合わせ
られ、液晶が注入された状態を示している。
また、図示していないが、基板６００及び対向基板６０１の間に、突起６４４の高さより
も高い柱状のスペーサを形成して、画素電極層６２４と対向電極層６４０の距離（セルギ
ャップ）を一定とする。なお、画素電極層６２４上には配向膜６４８が形成され、同様に
対向電極層６４０上にも配向膜６４６が形成されている。この間に液晶層６５０が形成さ
れている。
スペーサはここでは柱状スペーサを用いて説明したがビーズスペーサを散布してもよい。
さらには、スペーサを基板６００上に形成される画素電極層６２４上に形成してもよい。
基板６００上には、ＴＦＴ６２８とそれに接続する画素電極層６２４、及び保持容量部６
３０が形成される。画素電極層６２４は、ＴＦＴ６２８、配線６１６、及び保持容量部６
３０を覆う絶縁膜６２０、絶縁膜６２０を覆う絶縁膜６２２をそれぞれ貫通するコンタク
トホール６２３で、配線６１８と接続する。ＴＦＴ６２８は実施の形態１で示す薄膜トラ
ンジスタを適宜用いることができる。また、保持容量部６３０は、ＴＦＴ６２８のゲート
配線６０２と同時に形成した第１の容量配線である容量配線６０４と、ゲート絶縁膜６０
６と、配線６１６、６１８と同時に形成した第２の容量配線である容量配線６１７で構成
される。
画素電極層６２４と液晶層６５０と対向電極層６４０が重なり合うことで、液晶素子が形
成されている。
図１８に基板６００上の平面構造を示す。画素電極層６２４は、酸化タングステンを含む
インジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイ
ンジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、Ｉ
ＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物など
の透光性を有する導電性材料を用いることができる。
また、画素電極層６２４として、導電性高分子（導電性ポリマーともいう）を含む導電性
組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シー
ト抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であること
が好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下
であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
画素電極層６２４にはスリット６２５を設ける。スリット６２５は液晶の配向を制御する
ためのものである。
図１８に示すＴＦＴ６２９とそれに接続する画素電極層６２６及び保持容量部６３１は、
それぞれＴＦＴ６２８、画素電極層６２４及び保持容量部６３０と同様に形成することが
できる。ＴＦＴ６２８とＴＦＴ６２９は共に配線６１６と接続している。この液晶表示パ
ネルの画素（ピクセル）は、画素電極層６２４と画素電極層６２６により構成されている
。画素電極層６２４と画素電極層６２６はサブピクセルを構成する。
図１９に対向基板側の平面構造を示す。対向電極層６４０は、画素電極層６２４と同様の
材料を用いて形成することが好ましい。対向電極層６４０上には液晶の配向を制御する突
起６４４が形成されている。
この画素構造の等価回路を図２０に示す。ＴＦＴ６２８とＴＦＴ６２９は、共にゲート配
線６０２、配線６１６と接続している。この場合、容量配線６０４と容量配線６０５の電
位を異ならせることで、液晶素子６５１と液晶素子６５２の動作を異ならせることができ
る。すなわち、容量配線６０４と容量配線６０５の電位を個別に制御することにより液晶
の配向を精密に制御して視野角を広げている。
スリット６２５を設けた画素電極層６２４に電圧を印加すると、スリット６２５の近傍に
は電界の歪み（斜め電界）が発生する。このスリット６２５と、対向基板６０１側の突起
６４４とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の
配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、
マルチドメイン化して液晶表示パネルの視野角を広げている。
次に、上記とは異なるＶＡ型の液晶表示装置について、図２１乃至図２４を用いて説明す
る。
図２１と図２２は、ＶＡ型液晶表示パネルの画素構造を示している。図２２は基板６００
の平面図であり、図中に示す切断線Ｙ－Ｚに対応する断面構造を図２１に表している。以
下の説明ではこの両図を参照して説明する。
この画素構造は、一つの画素に複数の画素電極が有り、それぞれの画素電極にＴＦＴが接
続されている。各ＴＦＴは、異なるゲート信号で駆動されるように構成されている。すな
わち、マルチドメイン設計された画素において、個々の画素電極に印加する信号を、独立
して制御する構成を有している。
画素電極層６２４はコンタクトホール６２３において、配線６１８でＴＦＴ６２８と接続
している。また、画素電極層６２６はコンタクトホール６２７において、配線６１９でＴ
ＦＴ６２９と接続している。ＴＦＴ６２８のゲート配線６０２と、ＴＦＴ６２９のゲート
配線６０３には、異なるゲート信号を与えることができるように分離されている。一方、
データ線として機能する配線６１６は、ＴＦＴ６２８とＴＦＴ６２９で共通に用いられて
いる。ＴＦＴ６２８とＴＦＴ６２９は実施の形態１で示す薄膜トランジスタを適宜用いる
ことができる。また、容量配線６９０が設けられている。
画素電極層６２４と画素電極層６２６の形状は異なっており、Ｖ字型に広がる画素電極層
６２４の外側を囲むように画素電極層６２６が形成されている。画素電極層６２４と画素
電極層６２６に印加する電圧を、ＴＦＴ６２８及びＴＦＴ６２９により異ならせることで
、液晶の配向を制御している。この画素構造の等価回路を図２４に示す。ＴＦＴ６２８は
ゲート配線６０２と接続し、ＴＦＴ６２９はゲート配線６０３と接続している。また、Ｔ
ＦＴ６２８とＴＦＴ６２９は、共に配線６１６と接続している。ゲート配線６０２とゲー
ト配線６０３に印加される信号を個別に制御することにより、液晶素子６５１と液晶素子
６５２に印加される電圧を異ならせることができる。すなわち、ＴＦＴ６２８とＴＦＴ６
２９の動作を個別に制御することにより、液晶素子６５１と液晶素子６５２で異なる液晶
の配向を実現し、視野角を広げることができる。
対向基板６０１には、着色膜６３６、対向電極層６４０が形成されている。また、着色膜
６３６と対向電極層６４０の間には平坦化膜６３７が形成され、液晶の配向乱れを防いで
いる。図２３に対向基板側の構造を示す。対向電極層６４０は異なる画素間で共通化され
ている電極であるが、スリット６４１が形成されている。このスリット６４１と、画素電
極層６２４及び画素電極層６２６側のスリット６２５とを交互に咬み合うように配置する
ことで、斜め電界を効果的に発生させて液晶の配向を制御することができる。これにより
、液晶が配向する方向を場所によって異ならせることができ、視野角を広げている。なお
、図２３に基板６００上に形成される画素電極層６２４及び画素電極層６２６を破線で示
し、対向電極層６４０と、画素電極層６２４及び画素電極層６２６が重なり合って配置さ
れている様子を示している。
画素電極層６２４及び画素電極層６２６上には配向膜６４８が形成され、同様に対向電極
層６４０上にも配向膜６４６が形成されている。基板６００と対向基板６０１の間に液晶
層６５０が形成されている。また、画素電極層６２４と液晶層６５０と対向電極層６４０
が重なり合うことで、第１の液晶素子が形成されている。また、画素電極層６２６と液晶
層６５０と対向電極層６４０が重なり合うことで、第２の液晶素子が形成されている。図
２１乃至図２４で説明する表示パネルの画素構造は、一画素に第１の液晶素子と第２の液
晶素子が設けられたマルチドメイン構造となっている。
本実施の形態では、実施の形態１で示す薄膜トランジスタを有する液晶表示装置としてＶ
Ａ型の液晶表示装置について説明したが、ＩＰＳ型の液晶表示装置や、ＴＮ型の液晶表示
装置などについても適用可能である。
実施の形態１に示す薄膜トランジスタの作製方法を用いて上記液晶表示装置の画素部の薄
膜トランジスタを作製することにより、各画素の薄膜トランジスタのしきい値電圧のバラ
ツキに起因する表示ムラを抑制することができる。
（実施の形態７）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２５に示す。
図２５は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１お
よび筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、
軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことが
できる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２５では表示部２７０５）に文章を表示し、左側の表示部
（図２５では表示部２７０７）に画像を表示することができる。
また、図２５では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。
図２６（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２６（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２７（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２７（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２７（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２７（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図２７（Ｂ）は大型遊技機であるスロットマシンの一例を示している。スロットマシン９
９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９
９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、
スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限
定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく、その他
付属設備が適宜設けられた構成とすることができる。
図２８（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図２８（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図２８（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部９３０３または表示部９３０７に表示することができる。ま
た、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたま
ま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者が
テレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９
３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最
小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータ
において有用である。
また、図２８（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部、腕に対するバンド部の固定状態を調節する調節部９２
０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されている。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えばボタンを押すとインタネット用のプログラムが
起動される。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２８（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図２８（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリなどの記
憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図２８（Ｂ）
に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２８（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量が限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図２８（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
本実施例では、実施の形態１に示した作製方法を用いて薄膜トランジスタを作製し、室温
（２５℃）乃至１８０℃の環境下における薄膜トランジスタ特性を評価した結果を示す。
本実施例では、同一基板上にチャネル長Ｌの長さを３μｍ、５μｍ、１０μｍとする薄膜
トランジスタを複数作製し、室温以上１８０℃以下の環境下における薄膜トランジスタ特
性を評価した。なお、チャネル幅Ｗはすべて２０μｍとした。まず、薄膜トランジスタの
作製方法について説明する。
まず、ガラス基板上に下地膜として、ＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を
形成し、酸化窒化珪素膜上にゲート電極層としてスパッタ法により膜厚１５０ｎｍのタン
グステン膜を形成した。ここで、タングステン膜を選択的にエッチングしてゲート電極層
を形成した。
次に、ゲート電極層上にゲート絶縁層としてＣＶＤ法により膜厚１００ｎｍの酸化窒化珪
素膜を形成した。
次に、ゲート絶縁層上に、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を６０ｍ
ｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素
＝３０ｓｃｃｍ：１５ｓｃｃｍ）雰囲気下、室温（２５℃）で成膜を行い、膜厚５０ｎｍ
の酸化物半導体層を形成した。ここで、酸化物半導体層を選択的にエッチングし、島状の
酸化物半導体層を形成した。
次に、酸化物半導体層を窒素雰囲気下、４５０℃で１時間、第１の熱処理を行った。
次に、酸化物半導体層上にソース電極層及びドレイン電極層として、チタン膜（膜厚５０
ｎｍ）、アルミニウム膜（膜厚１００ｎｍ）、及びチタン膜（膜厚５０ｎｍ）を積層した
導電膜を、スパッタ法により室温（２５℃）で形成した。ここで、導電膜を選択的にエッ
チングしてソース電極層及びドレイン電極層を形成し、薄膜トランジスタのチャネル長Ｌ
の長さが３μｍ、５μｍ、１０μｍ、それぞれのチャネル幅Ｗが２０μｍとなるようにし
た。
次に、酸化物半導体層に接するように保護絶縁層としてスパッタ法により膜厚３００ｎｍ
の酸化珪素膜を１００℃で形成した。ここで、保護層である酸化珪素膜を選択的にエッチ
ングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。
次に、測定用電極層としてチタン膜（膜厚５０ｎｍ）、アルミニウム膜（膜厚１００ｎｍ
）、及びチタン膜（膜厚５ｎｍ）の積層を、スパッタ法により室温（２５℃）で形成した
。ここで、測定用電極層を選択的にエッチングし、前述した開口部を介して、ゲート電極
層に電気的に接続する測定用電極層、ソース電極層に電気的に接続する測定用電極層、ド
レイン電極層に電気的に接続する測定用電極層を形成した。その後、窒素雰囲気下、２５
０℃で１時間、第２の熱処理を行った。
以上の工程により、チャネル幅Ｗの長さを２０μｍ、チャネル長Ｌの長さを３μｍ、５μ
ｍ、１０μｍとする薄膜トランジスタを同一基板上に作製した。
つづいて、各薄膜トランジスタの電流電圧特性を測定した。図４に、薄膜トランジスタの
、ソースとゲートの間の電圧（以下、ゲート電圧もしくはＶｇという）の変化に対するソ
ースとドレインの間を流れる電流（以下、ドレイン電流もしくはＩｄという）の変化を示
すＶｇ－Ｉｄ曲線を示す。図４（Ａ）はチャネル長Ｌの長さを３μｍとした薄膜トランジ
スタのＶｇ－Ｉｄ曲線であり、図４（Ｂ）はチャネル長Ｌの長さを５μｍとした薄膜トラ
ンジスタのＶｇ－Ｉｄ曲線であり、図４（Ｃ）はチャネル長Ｌの長さを１０μｍとした薄
膜トランジスタのＶｇ－Ｉｄ曲線である。図４（Ａ）乃至図４（Ｃ）とも、横軸はゲート
電圧をリニアスケールで示しており、縦軸はドレイン電流をログスケールで示している。
電流電圧特性の測定は、ソースとドレインの間の電圧を１０Ｖとし、ゲート電圧を－２０
から２０Ｖまで変化させて行った。また、測定時の基板温度を、室温（２５℃）、４０℃
、７５℃、１００℃、１２５℃、１５０℃、１８０℃と変化させ、それぞれの基板温度（
動作温度）における電流電圧特性を測定した。なお、図４（Ａ）乃至（Ｃ）は、測定時の
基板温度とＶｇ－Ｉｄ曲線の関係をわかりやすくするため、ゲート電圧が－１０Ｖから１
０Ｖとなる範囲のみを示している。
図４（Ａ）乃至（Ｃ）に示す、曲線２０１、曲線２１１及び曲線２２１は、測定時の基板
温度が室温（２５℃）の時のＶｇ－Ｉｄ曲線を示している。測定時の基板温度が上昇する
に従い、Ｖｇ－Ｉｄ曲線が図４に向かって左方向、すなわち、Ｖｇのマイナス方向に順に
シフトし、トランジスタがノーマリーオンとなっている。図を見やすくするため、全ての
Ｖｇ－Ｉｄ曲線に符号をつけていないが、最も左に位置している曲線２０７、曲線２１７
及び曲線２２７が、測定時の基板温度が１８０℃の時のＶｇ－Ｉｄ曲線である。
得られたＶｇ－Ｉｄ曲線から、それぞれのしきい値電圧算出した。なお、本明細書中には
詳述していないが、前述した全ての測定条件において、ゲート絶縁層の比誘電率を４．１
として計算した電界効果移動度の最大値は、２０ｃｍ２／Ｖｓ以上が得られている。
ここで、本明細書におけるＶｔｈの定義について説明しておく。図６の横軸はゲート電圧
をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄともいう）
をリニアスケールで示している。曲線５０１は、ゲート電圧の変化に対するドレイン電流
の平方根を示しており、Ｖｄを１０Ｖとして測定したＶｇ－Ｉｄ曲線のＩｄを、その平方
根で表した曲線（以下、√Ｉｄ曲線ともいう）である。
まず、Ｖｄを１０Ｖとして測定したＶｇ－Ｉｄ曲線から√Ｉｄ曲線（曲線５０１）を求め
る。次に、√Ｉｄ曲線上のＶｇが５Ｖの点５０２と、Ｖｇが２０Ｖの点５０３を通る直線
５０４を求める。次に、直線５０４を延伸し、直線５０４上でＩｄが０Ａとなる時のＶｇ
、すなわち直線５０４とゲート電圧軸との切片５０５の値をＶｔｈとして定義している。
図５（Ａ）は、図４（Ａ）乃至図４（Ｃ）に示したＶｇ－Ｉｄ曲線から求めたＶｔｈをま
とめた表である。図５（Ａ）中、ＴＦＴ３０３欄はチャネル長Ｌが３μｍの薄膜トランジ
スタのＶｔｈを、ＴＦＴ３０５欄はチャネル長Ｌが５μｍの薄膜トランジスタのＶｔｈを
、ＴＦＴ３１０欄はチャネル長Ｌが１０μｍの薄膜トランジスタのＶｔｈを示している。
また、Ｖｔｈ変動幅は、各薄膜トランジスタの測定温度範囲内におけるＶｔｈの最大値と
最小値の差を示している。
図５（Ｂ）は、図５（Ａ）をグラフとして示した図である。横軸の測定温度は、薄膜トラ
ンジスタの電流電圧特性測定時の基板温度（動作温度）であり、縦軸のＶｔｈは、各基板
温度におけるしきい値電圧である。図中「○」で示しているしきい値３１３は、チャネル
長Ｌの長さを３μｍとした薄膜トランジスタのしきい値であり、図中「□」で示している
しきい値３１５は、チャネル長Ｌの長さを５μｍとした薄膜トランジスタのしきい値であ
り、図中「×」で示しているしきい値３２０は、チャネル長Ｌの長さを１０μｍとした薄
膜トランジスタのしきい値である。
本実施例で作製した薄膜トランジスタは、室温以上１８０℃以下の環境下において、しき
い値の変動幅が３Ｖ以下であることが確認できた。
本実施例では、実施の形態１に示した作製方法を用いて薄膜トランジスタを作製し、－２
５℃乃至１５０℃の環境下における薄膜トランジスタ特性を評価した結果を示す。
本実施例では、同一基板上にチャネル長Ｌが３μｍで、チャネル幅Ｗが５０μｍである薄
膜トランジスタと、チャネル長Ｌが２０μｍで、チャネル幅Ｗが２０μｍである薄膜トラ
ンジスタを作製し、－２５℃以上１５０℃以下の環境下における薄膜トランジスタ特性を
評価した。まず、薄膜トランジスタの作製方法について説明する。
まず、ガラス基板上に下地膜として、ＣＶＤ法により膜厚１００ｎｍの酸化窒化珪素膜を
形成し、酸化窒化珪素膜上にゲート電極層としてスパッタ法により膜厚１５０ｎｍのタン
グステン膜を形成した。ここで、タングステン膜を選択的にエッチングしてゲート電極層
を形成した。
次に、ゲート電極層上にゲート絶縁層としてＣＶＤ法により膜厚１００ｎｍの酸化窒化珪
素膜を形成した。
次に、ゲート絶縁層上に、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を６０ｍ
ｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素
＝３０ｓｃｃｍ：１５ｓｃｃｍ）雰囲気下、室温（２５℃）で成膜し、膜厚５０ｎｍの酸
化物半導体層を形成した。ここで、酸化物半導体層を選択的にエッチングし、島状の酸化
物半導体層を形成した。
次に、酸化物半導体層を窒素雰囲気下、４５０℃で１時間、第１の熱処理を行った。
次に、酸化物半導体層上にソース電極層及びドレイン電極層として、チタン膜（膜厚１０
０ｎｍ）、アルミニウム膜（膜厚２００ｎｍ）、及びチタン膜（膜厚５０ｎｍ）を積層し
た導電膜を、スパッタ法により室温（２５℃）で形成した。ここで、導電膜を選択的にエ
ッチングしてソース電極層及びドレイン電極層を形成し、薄膜トランジスタのチャネル長
Ｌの長さが３μｍ、２０μｍ、チャネル幅Ｗが５０μｍ、２０μｍとなるようにした。
次に、酸化物半導体層に接するように保護絶縁層としてスパッタ法により膜厚３００ｎｍ
の酸化珪素膜を１００℃で形成した。ここで、保護層である酸化珪素膜を選択的にエッチ
ングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。
次に、測定用電極層としてＩＴＯ膜（膜厚１１０ｎｍ）を、スパッタ法により室温（２５
℃）で形成した。ここで、測定用電極層を選択的にエッチングし、前述した開口部を介し
て、ゲート電極層に電気的に接続する測定用電極層、ソース電極層に電気的に接続する測
定用電極層、ドレイン電極層に電気的に接続する測定用電極層を形成した。その後、窒素
雰囲気下、２５０℃で１時間、第２の熱処理を行った。
以上の工程により、チャネル長Ｌが３μｍで、チャネル幅Ｗが５０μｍである薄膜トラン
ジスタと、チャネル長Ｌが２０μｍで、チャネル幅Ｗが２０μｍである薄膜トランジスタ
を同一基板上に作製した。
つづいて、各薄膜トランジスタの電流電圧特性を測定した。図３４に、薄膜トランジスタ
の、ソースとゲートの間の電圧（以下、ゲート電圧もしくはＶｇという）の変化に対する
ソースとドレインの間を流れる電流（以下、ドレイン電流もしくはＩｄという）の変化を
示すＶｇ－Ｉｄ曲線を示す。図３４（Ａ）はチャネル長Ｌが３μｍでチャネル幅Ｗが５０
μｍである薄膜トランジスタのＶｇ－Ｉｄ曲線であり、図３４（Ｂ）はチャネル長Ｌが２
０μｍでチャネル幅Ｗが２０μｍである薄膜トランジスタのＶｇ－Ｉｄ曲線である。図３
４（Ａ）及び図３４（Ｂ）とも、横軸はゲート電圧をリニアスケールで示しており、縦軸
はドレイン電流をログスケールで示している。
電流電圧特性の測定は、ソースとドレインの間の電圧を１０Ｖとし、ゲート電圧を－２０
から２０Ｖまで変化させて行った。また、測定時の基板温度を、－２５℃、０℃、室温（
２５℃）、４０℃、８５℃、１００℃、１２５℃、１５０℃と変化させ、それぞれの基板
温度（動作温度）における電流電圧特性を測定した。なお、図３４（Ａ）及び図３４（Ｂ
）は、測定時の基板温度とＶｇ－Ｉｄ曲線の関係をわかりやすくするため、ゲート電圧が
－１０から１０Ｖとなる範囲のみを示している。
図３４（Ａ）及び図３４（Ｂ）に示す、曲線２５１、及び曲線２６１は、測定時の基板温
度が－２５℃の時のＶｇ－Ｉｄ曲線を示している。測定時の基板温度が上昇するに従い、
Ｖｇ－Ｉｄ曲線が図３４に向かって左方向、すなわち、Ｖｇのマイナス方向に順にシフト
している。特に、図３４（Ａ）では、測定時の基板温度が上昇するに従い、トランジスタ
がノーマリオフ（Ｖｇが０Ｖの時に、Ｉｄがほとんど流れない状態）から、ノーマリオン
となる傾向を示している。図を見やすくするため、全てのＶｇ－Ｉｄ曲線に符号をつけて
いないが、最も左に位置している曲線２５８、及び曲線２６８が、測定時の基板温度が１
５０℃の時のＶｇ－Ｉｄ曲線である。
図３４（Ａ）及び図３４（Ｂ）のＶｇがマイナスの領域において、Ｉｄが１×１０１２Ａ
以下の値で検出されているが、これは測定時に混入したノイズであることがわかっている
。なお、このノイズは、Ｖｔｈの算出には影響がないことを附記しておく。
得られたＶｇ－Ｉｄ曲線から、実施例１と同様の方法によりそれぞれのＶｔｈを算出した
。
図３５（Ａ）は、図３４（Ａ）及び図３４（Ｂ）に示したＶｇ－Ｉｄ曲線から求めたＶｔ
ｈをまとめた表である。図３５（Ａ）中、ＴＦＴ３３１欄はチャネル長Ｌが３μｍで、チ
ャネル幅Ｗが５０μｍの薄膜トランジスタのＶｔｈを、ＴＦＴ３３２欄はチャネル長Ｌが
２０μｍで、チャネル幅Ｗが２０μｍの薄膜トランジスタのＶｔｈを示している。また、
Ｖｔｈ変動幅は、各薄膜トランジスタの測定温度範囲内におけるＶｔｈの最大値と最小値
の差を示している。
図３５（Ｂ）は、図３５（Ａ）をグラフとして示した図である。横軸の測定温度は、薄膜
トランジスタの電流電圧特性測定時の基板温度（動作温度）であり、縦軸のＶｔｈは、各
基板温度におけるしきい値電圧である。図中「●」で示しているしきい値３４１は、チャ
ネル長Ｌが３μｍで、チャネル幅Ｗが５０μｍの薄膜トランジスタのしきい値であり、図
中「△」で示しているしきい値３４２は、チャネル長Ｌが２０μｍで、チャネル幅Ｗが２
０μｍの薄膜トランジスタのしきい値である。
本実施例で作製した薄膜トランジスタは、－２５℃以上１５０℃以下の環境下において、
しきい値の変動幅が２Ｖ以下であることが確認できた。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ 薄膜トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０７ 保護絶縁層
１１０ チャネル保護層
１５０ 薄膜トランジスタ
１６０ 薄膜トランジスタ
１７０ 薄膜トランジスタ
１８０ 薄膜トランジスタ
２０１ 曲線
２０７ 曲線
２１１ 曲線
２１７ 曲線
２２１ 曲線
２２７ 曲線
２５１ 曲線
２５８ 曲線
２６１ 曲線
２６８ 曲線
３０３ ＴＦＴ
３０５ ＴＦＴ
３１０ ＴＦＴ
３１３ 値
３１５ 値
３２０ 値
３３１ ＴＦＴ
３３２ ＴＦＴ
３４１ 値
３４２ 値
４００ ガラス基板
４０１ 酸化窒化絶縁層
４０２ Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体層
４０３ 分析方向
４１１ 酸素イオン強度プロファイル
４１２ 水素濃度プロファイル
４１３ 水素濃度プロファイル
５０１ 曲線
５０２ 点
５０３ 点
５０４ 直線
５０５ 切片
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁膜
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
６００ 基板
６０１ 対向基板
６０２ ゲート配線
６０３ ゲート配線
６０４ 容量配線
６０５ 容量配線
６０６ ゲート絶縁膜
６１６ 配線
６１７ 容量配線
６１８ 配線
６１９ 配線
６２０ 絶縁膜
６２２ 絶縁膜
６２３ コンタクトホール
６２４ 画素電極層
６２５ スリット
６２６ 画素電極層
６２７ コンタクトホール
６２８ ＴＦＴ
６２９ ＴＦＴ
６３０ 保持容量部
６３１ 保持容量部
６３６ 着色膜
６３７ 平坦化膜
６４０ 対向電極層
６４１ スリット
６４４ 突起
６４６ 配向膜
６４８ 配向膜
６５０ 液晶層
６５１ 液晶素子
６５２ 液晶素子
６９０ 容量配線
７０１ ゲート電極層
７０２ ゲート絶縁層
７０３ チャネル
８０１ ガラス基板
８０２ ゲート電極層
８０３ ゲート絶縁層
８０４ 酸化物半導体層
８０５ ソース電極層
８０６ ドレイン電極層
８１１ 曲線
８１８ 曲線
８２１ 曲線
８２８ 曲線
８３１ 曲線
８３２ 曲線
８３３ 曲線
８５０ 薄膜トランジスタ
９１１ 曲線
９１８ 曲線
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０４０ 導電層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４１ 絶縁層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 発光素子駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ ＥＬ層
７００５ 陽極
７００９ 隔壁
７０１１ ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ ＥＬ層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ ＥＬ層
７０２５ 陽極
７０２６ 陽極
７０２７ 導電膜
７０２９ 隔壁
７０３１ 酸化物絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４１ 酸化物絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５１ 酸化物絶縁層
７０５３ 平坦化絶縁層
７０５５ 絶縁層
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
１０５ａ ソース電極層
１０５ｂ ドレイン電極層
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
５９０ａ 黒色領域
５９０ｂ 白色領域
７０４ａ ドレイン電極層
７０４ｂ ソース電極層
７０５ａ Ｎ＋領域
７０５ｂ Ｎ＋領域

Claims (11)

  1. 第１の絶縁層と、
    前記第１の絶縁層上の第１のゲート電極層と、
    前記第１のゲート電極層上の第１のゲート絶縁層と、
    前記第１のゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上のソース電極層と、
    前記酸化物半導体層上のドレイン電極層と、
    前記酸化物半導体層上の第２のゲート絶縁層と、
    前記第２のゲート絶縁層上の第２のゲート電極層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    ２５℃以上１８０℃以下の温度範囲において、しきい値電圧の変動幅が３Ｖ以下であるトランジスタ。
  2. 第１の絶縁層と、
    前記第１の絶縁層上の第１のゲート電極層と、
    前記第１のゲート電極層上の第１のゲート絶縁層と、
    前記第１のゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上のソース電極層と、
    前記酸化物半導体層上のドレイン電極層と、
    前記酸化物半導体層上の第２のゲート絶縁層と、
    前記第２のゲート絶縁層上の第２のゲート電極層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    ２５℃でのしきい値電圧と、１８０℃でのしきい値電圧とを比較すると、しきい値電圧の変動幅は３Ｖ以下であるトランジスタ。
  3. 第１の絶縁層と、
    前記第１の絶縁層上の第１のゲート電極層と、
    前記第１のゲート電極層上の第１のゲート絶縁層と、
    前記第１のゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上のソース電極層と、
    前記酸化物半導体層上のドレイン電極層と、
    前記酸化物半導体層上の第２のゲート絶縁層と、
    前記第２のゲート絶縁層上の第２のゲート電極層と、を有し、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    －２５℃でのしきい値電圧と、２５℃でのしきい値電圧とを比較すると、しきい値電圧の変動幅は３Ｖ以下であり、
    ２５℃でのしきい値電圧と、１５０℃でのしきい値電圧とを比較すると、しきい値電圧の変動幅は３Ｖ以下であるトランジスタ。
  4. 第１の絶縁層と、
    前記第１の絶縁層上の第１のゲート電極層と、
    前記第１のゲート電極層上の第１のゲート絶縁層と、
    前記第１のゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上のソース電極層と、
    前記酸化物半導体層上のドレイン電極層と、
    前記酸化物半導体層上の第２のゲート絶縁層と、
    前記第２のゲート絶縁層上の第２のゲート電極層と、を有し、
    前記第１の絶縁層に含まれるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークにおいて、１×１０１５ｃｍ３以上１×１０２０ｃｍ３以下であり、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    ２５℃以上１８０℃以下の温度範囲において、しきい値電圧の変動幅が３Ｖ以下であるトランジスタ。
  5. 第１の絶縁層と、
    前記第１の絶縁層上の第１のゲート電極層と、
    前記第１のゲート電極層上の第１のゲート絶縁層と、
    前記第１のゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上のソース電極層と、
    前記酸化物半導体層上のドレイン電極層と、
    前記酸化物半導体層上の第２のゲート絶縁層と、
    前記第２のゲート絶縁層上の第２のゲート電極層と、を有し、
    前記第１の絶縁層に含まれるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークにおいて、１×１０１５ｃｍ３以上１×１０２０ｃｍ３以下であり、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    ２５℃でのしきい値電圧と、１８０℃でのしきい値電圧とを比較すると、しきい値電圧の変動幅は３Ｖ以下であるトランジスタ。
  6. 第１の絶縁層と、
    前記第１の絶縁層上の第１のゲート電極層と、
    前記第１のゲート電極層上の第１のゲート絶縁層と、
    前記第１のゲート絶縁層上の酸化物半導体層と、
    前記酸化物半導体層上のソース電極層と、
    前記酸化物半導体層上のドレイン電極層と、
    前記酸化物半導体層上の第２のゲート絶縁層と、
    前記第２のゲート絶縁層上の第２のゲート電極層と、を有し、
    前記第１の絶縁層に含まれるハロゲン元素の濃度は、ＳＩＭＳ（二次イオン質量分析計）を用いた分析により得られる濃度ピークにおいて、１×１０１５ｃｍ３以上１×１０２０ｃｍ３以下であり、
    前記酸化物半導体層は、Ｉｎと、Ｇａと、Ｚｎと、を有し、
    －２５℃でのしきい値電圧と、２５℃でのしきい値電圧とを比較すると、しきい値電圧の変動幅は３Ｖ以下であり、
    ２５℃でのしきい値電圧と、１５０℃でのしきい値電圧とを比較すると、しきい値電圧の変動幅は３Ｖ以下であるトランジスタ。
  7. 請求項１乃至６のいずれか一において、
    前記しきい値電圧を求める際に、前記ソース電極層と、前記ドレイン電極層との間には１０Ｖが与えられるトランジスタ。
  8. 請求項１乃至７のいずれか一において、
    前記第１のゲート電極層と、前記第２のゲート電極層とには、同じ電位が与えられるトランジスタ。
  9. 請求項１乃至８のいずれか一において、
    チャネル長が３μｍ以上１０μｍ以下の範囲であるトランジスタ。
  10. 請求項１乃至９のいずれか一に記載のトランジスタを画素部に有する発光表示装置。
  11. 請求項１乃至９のいずれか一に記載のトランジスタを有する半導体装置。
JP2023169176A 2009-09-16 2023-09-29 トランジスタ、発光表示装置、半導体装置 Active JP7390520B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023196863A JP2024028719A (ja) 2009-09-16 2023-11-20 トランジスタ、発光表示装置、半導体装置

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009215077 2009-09-16
JP2009215077 2009-09-16
JP2010035349 2010-02-19
JP2010035349 2010-02-19
JP2020201796A JP2021057601A (ja) 2009-09-16 2020-12-04 表示装置の作製方法
JP2022130346A JP7360516B2 (ja) 2009-09-16 2022-08-18 液晶表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2022130346A Division JP7360516B2 (ja) 2009-09-16 2022-08-18 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023196863A Division JP2024028719A (ja) 2009-09-16 2023-11-20 トランジスタ、発光表示装置、半導体装置

Publications (2)

Publication Number Publication Date
JP7390520B1 true JP7390520B1 (ja) 2023-12-01
JP2023178324A JP2023178324A (ja) 2023-12-14

Family

ID=43729606

Family Applications (12)

Application Number Title Priority Date Filing Date
JP2010207653A Active JP5618724B2 (ja) 2009-09-16 2010-09-16 半導体装置
JP2014016383A Active JP5886505B2 (ja) 2009-09-16 2014-01-31 半導体装置の作製方法
JP2014186007A Withdrawn JP2015053486A (ja) 2009-09-16 2014-09-12 半導体装置
JP2017016543A Active JP6138391B1 (ja) 2009-09-16 2017-02-01 半導体装置の作製方法
JP2017017447A Active JP6437023B2 (ja) 2009-09-16 2017-02-02 液晶表示装置の作製方法、及び発光装置の作製方法
JP2018212719A Active JP6700367B2 (ja) 2009-09-16 2018-11-13 液晶表示装置の作製方法
JP2019185733A Withdrawn JP2020034922A (ja) 2009-09-16 2019-10-09 液晶表示装置
JP2020201796A Withdrawn JP2021057601A (ja) 2009-09-16 2020-12-04 表示装置の作製方法
JP2022021039A Active JP7132449B2 (ja) 2009-09-16 2022-02-15 半導体装置
JP2022130346A Active JP7360516B2 (ja) 2009-09-16 2022-08-18 液晶表示装置
JP2023169176A Active JP7390520B1 (ja) 2009-09-16 2023-09-29 トランジスタ、発光表示装置、半導体装置
JP2023196863A Pending JP2024028719A (ja) 2009-09-16 2023-11-20 トランジスタ、発光表示装置、半導体装置

Family Applications Before (10)

Application Number Title Priority Date Filing Date
JP2010207653A Active JP5618724B2 (ja) 2009-09-16 2010-09-16 半導体装置
JP2014016383A Active JP5886505B2 (ja) 2009-09-16 2014-01-31 半導体装置の作製方法
JP2014186007A Withdrawn JP2015053486A (ja) 2009-09-16 2014-09-12 半導体装置
JP2017016543A Active JP6138391B1 (ja) 2009-09-16 2017-02-01 半導体装置の作製方法
JP2017017447A Active JP6437023B2 (ja) 2009-09-16 2017-02-02 液晶表示装置の作製方法、及び発光装置の作製方法
JP2018212719A Active JP6700367B2 (ja) 2009-09-16 2018-11-13 液晶表示装置の作製方法
JP2019185733A Withdrawn JP2020034922A (ja) 2009-09-16 2019-10-09 液晶表示装置
JP2020201796A Withdrawn JP2021057601A (ja) 2009-09-16 2020-12-04 表示装置の作製方法
JP2022021039A Active JP7132449B2 (ja) 2009-09-16 2022-02-15 半導体装置
JP2022130346A Active JP7360516B2 (ja) 2009-09-16 2022-08-18 液晶表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023196863A Pending JP2024028719A (ja) 2009-09-16 2023-11-20 トランジスタ、発光表示装置、半導体装置

Country Status (6)

Country Link
US (4) US20110062435A1 (ja)
EP (1) EP2478563B1 (ja)
JP (12) JP5618724B2 (ja)
KR (6) KR102293198B1 (ja)
CN (4) CN102511082B (ja)
WO (1) WO2011033993A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
US8947337B2 (en) 2010-02-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5699628B2 (ja) * 2010-07-26 2015-04-15 住友電気工業株式会社 半導体装置
JP6110075B2 (ja) * 2011-05-13 2017-04-05 株式会社半導体エネルギー研究所 表示装置
US9954110B2 (en) 2011-05-13 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. EL display device and electronic device
JP2013168926A (ja) 2012-01-18 2013-08-29 Semiconductor Energy Lab Co Ltd 回路、センサ回路及びセンサ回路を用いた半導体装置
JP6088253B2 (ja) * 2012-01-23 2017-03-01 株式会社半導体エネルギー研究所 半導体装置
JP6063757B2 (ja) * 2012-02-03 2017-01-18 株式会社半導体エネルギー研究所 トランジスタ及び半導体装置
KR20130092848A (ko) * 2012-02-13 2013-08-21 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널
US20160315196A1 (en) * 2012-04-13 2016-10-27 The Governors Of The University Of Alberta Buried source schottky barrier thin film transistor and method of manufacture
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6199583B2 (ja) * 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
KR20150029000A (ko) * 2012-06-29 2015-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6117022B2 (ja) * 2012-07-06 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
JP6142151B2 (ja) 2012-07-31 2017-06-07 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP6142200B2 (ja) * 2013-09-30 2017-06-07 株式会社Ｊｏｌｅｄ 薄膜半導体装置及びその製造方法
US20160254280A1 (en) * 2013-11-06 2016-09-01 Joled Inc. Thin-film transistor and method of manufacturing the same
JP6330595B2 (ja) * 2014-09-15 2018-05-30 株式会社デンソー 荷重センサ
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
KR102669385B1 (ko) * 2015-02-04 2024-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
CN105870201B (zh) * 2016-06-08 2019-01-22 深圳市华星光电技术有限公司 Tft器件结构及其制作方法
WO2018155347A1 (ja) * 2017-02-23 2018-08-30 シャープ株式会社 駆動回路、マトリックス基板および表示装置
WO2019053558A1 (en) 2017-09-15 2019-03-21 Semiconductor Energy Laboratory Co., Ltd. SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
CN109616065A (zh) * 2018-12-29 2019-04-12 武汉华星光电技术有限公司 显示面板的显示方法
CN110767084B (zh) * 2019-02-01 2022-07-08 云谷（固安）科技有限公司 显示面板及其制作方法和显示装置
US11626520B2 (en) * 2019-02-06 2023-04-11 Japan Display Inc. Semiconductor substrate and display device
KR102103986B1 (ko) * 2019-03-14 2020-04-24 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널
CN110046611B (zh) * 2019-04-29 2021-05-07 上海天马微电子有限公司 一种显示面板和显示装置
CN110568220B (zh) * 2019-08-27 2021-04-30 华东光电集成器件研究所 一种抗干扰耐过载mems加速度计
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
US12087397B1 (en) 2020-04-06 2024-09-10 Crossbar, Inc. Dynamic host allocation of physical unclonable feature operation for resistive switching memory
CN115273932A (zh) 2020-04-06 2022-11-01 昕原半导体(上海)有限公司 利用芯片上电阻存储器阵列的不可克隆特性的独特芯片标识符
JP7550542B2 (ja) * 2020-06-09 2024-09-13 武漢天馬微電子有限公司 表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141341A (ja) 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2009081885A1 (ja) 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
JP2009533884A (ja) 2006-04-17 2009-09-17 サムスン エレクトロニクス カンパニー リミテッド 半導体素子及びその製造方法
JP2010016347A (ja) 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置

Family Cites Families (149)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3711155A1 (de) * 1987-04-02 1988-10-13 Bayer Ag Verfahren zur herstellung von maleinsaeuredimethylester
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
CN1136067A (zh) * 1995-02-22 1996-11-20 智索公司 酯衍生物、液晶组合物和液晶显示元件
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
CN1153296C (zh) * 1998-05-27 2004-06-09 世界先进积体电路股份有限公司 堆叠栅极存储单元的结构及其制造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR100415617B1 (ko) * 2001-12-06 2004-01-24 엘지.필립스 엘시디 주식회사 에천트와 이를 이용한 금속배선 제조방법 및박막트랜지스터의 제조방법
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004095671A (ja) * 2002-07-10 2004-03-25 Seiko Epson Corp 薄膜トランジスタ、スイッチング回路、アクティブ素子基板、電気光学装置、電子機器、サーマルヘッド、液滴吐出ヘッド、印刷装置、薄膜トランジスタ駆動発光表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4460822B2 (ja) * 2002-11-29 2010-05-12 東芝モバイルディスプレイ株式会社 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4620046B2 (ja) * 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
WO2006017035A1 (en) * 2004-07-07 2006-02-16 Promerus Llc Photosensitive dielectric resin compositions and their uses
TWI247930B (en) * 2004-08-10 2006-01-21 Ind Tech Res Inst Mask reduction of LTPS-TFT array by use of photo-sensitive low-k dielectrics
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4543315B2 (ja) * 2004-09-27 2010-09-15 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708335A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
AU2005302963B2 (en) * 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
WO2006051995A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP4964780B2 (ja) * 2004-11-12 2012-07-04 スタッツ・チップパック・インコーポレイテッド ワイヤボンド相互接続、半導体パッケージ、および、ワイヤボンド相互接続の形成方法
US7417254B2 (en) * 2005-01-14 2008-08-26 Au Optronics Corp. Switching device for a pixel electrode and methods for fabricating the same
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4870403B2 (ja) * 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
US7432737B2 (en) * 2005-12-28 2008-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP2008053617A (ja) * 2006-08-28 2008-03-06 Canon Inc 電流モデル作成方法および電子回路
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5116290B2 (ja) * 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
CN101680081B (zh) * 2007-03-20 2012-10-31 出光兴产株式会社 溅射靶、氧化物半导体膜及半导体器件
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2009031742A (ja) * 2007-04-10 2009-02-12 Fujifilm Corp 有機電界発光表示装置
KR100991559B1 (ko) * 2007-04-13 2010-11-04 주식회사 엘지화학 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
JP5408842B2 (ja) * 2007-04-27 2014-02-05 キヤノン株式会社 発光装置およびその製造方法
KR20080099084A (ko) * 2007-05-08 2008-11-12 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
JP5261979B2 (ja) * 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
JP5241143B2 (ja) * 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7897971B2 (en) * 2007-07-26 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US20090090915A1 (en) * 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP2009092841A (ja) * 2007-10-05 2009-04-30 Sharp Corp 液晶表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
US20100295042A1 (en) * 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP4626659B2 (ja) * 2008-03-13 2011-02-09 ソニー株式会社 表示装置
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
TWI473896B (zh) * 2008-06-27 2015-02-21 Idemitsu Kosan Co From InGaO 3 (ZnO) crystal phase, and a method for producing the same
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5511157B2 (ja) * 2008-07-03 2014-06-04 キヤノン株式会社 発光表示装置
TWI626744B (zh) * 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101539354B1 (ko) * 2008-09-02 2015-07-29 삼성디스플레이 주식회사 액정 표시 장치
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP5528734B2 (ja) * 2009-07-09 2014-06-25 富士フイルム株式会社 電子素子及びその製造方法、表示装置、並びにセンサー
KR101506124B1 (ko) * 2009-09-04 2015-03-25 가부시끼가이샤 도시바 박막 트랜지스터 및 그 제조 방법
CN102511082B (zh) * 2009-09-16 2016-04-27 株式会社半导体能源研究所 半导体器件及其制造方法
US9715845B2 (en) * 2009-09-16 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
WO2011043206A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009533884A (ja) 2006-04-17 2009-09-17 サムスン エレクトロニクス カンパニー リミテッド 半導体素子及びその製造方法
JP2009141341A (ja) 2007-11-15 2009-06-25 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2009081885A1 (ja) 2007-12-25 2009-07-02 Idemitsu Kosan Co., Ltd. 酸化物半導体電界効果型トランジスタ及びその製造方法
JP2010016347A (ja) 2008-06-30 2010-01-21 Samsung Mobile Display Co Ltd 薄膜トランジスタ、その製造方法及び薄膜トランジスタを備える平板表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Charlene Chen et al.，Density of States of a-InGaZnO From Temperature-Dependent Field-Effect Studies，IEEE TRANSACTIONS ON ELECTRON DEVICES，2009年04月28日，VOL.56, NO.6，pp.1177 - pp.1183

Also Published As

Publication number Publication date
EP2478563A4 (en) 2013-01-30
WO2011033993A1 (en) 2011-03-24
EP2478563B1 (en) 2021-04-07
JP2023178324A (ja) 2023-12-14
KR102293198B1 (ko) 2021-08-24
KR20200108928A (ko) 2020-09-21
JP2017120919A (ja) 2017-07-06
JP6700367B2 (ja) 2020-05-27
KR20180122753A (ko) 2018-11-13
JP2017120918A (ja) 2017-07-06
CN102511082B (zh) 2016-04-27
KR20190141023A (ko) 2019-12-20
CN105609566A (zh) 2016-05-25
US20110062435A1 (en) 2011-03-17
JP2022174076A (ja) 2022-11-22
JP5618724B2 (ja) 2014-11-05
JP2021057601A (ja) 2021-04-08
KR20210104938A (ko) 2021-08-25
JP6437023B2 (ja) 2018-12-12
CN105609565B (zh) 2019-02-22
CN105609566B (zh) 2018-10-26
JP2014131056A (ja) 2014-07-10
CN102511082A (zh) 2012-06-20
JP6138391B1 (ja) 2017-05-31
KR20170116246A (ko) 2017-10-18
JP2022084585A (ja) 2022-06-07
US20220328693A1 (en) 2022-10-13
US20240038899A1 (en) 2024-02-01
JP7132449B2 (ja) 2022-09-06
EP2478563A1 (en) 2012-07-25
JP2024028719A (ja) 2024-03-05
CN105789322A (zh) 2016-07-20
JP2011192958A (ja) 2011-09-29
CN105789322B (zh) 2018-09-28
CN105609565A (zh) 2016-05-25
KR102057221B1 (ko) 2019-12-18
KR20120091082A (ko) 2012-08-17
JP7360516B2 (ja) 2023-10-12
US20210005755A1 (en) 2021-01-07
JP2019057720A (ja) 2019-04-11
KR102157249B1 (ko) 2020-09-17
JP2015053486A (ja) 2015-03-19
KR101785745B1 (ko) 2017-10-16
JP5886505B2 (ja) 2016-03-16
JP2020034922A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
JP7390520B1 (ja) トランジスタ、発光表示装置、半導体装置
JP7421003B2 (ja) トランジスタ、発光表示装置、半導体装置
JP7291275B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231011

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231011

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20231011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231120

R150 Certificate of patent or registration of utility model

Ref document number: 7390520

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150