JP7320103B2 - 表示装置 - Google Patents

Description

有機化合物を含む層を発光層とする発光装置およびその作製方法に関する。例えば、有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体として
用いた発光素子は、次世代のフラットパネルディスプレイや、次世代の照明への応用が検
討されている。特に、発光素子をマトリクス状に配置した表示装置は、従来の液晶表示装
置と比較して、視野角が広く視認性が優れる点に優位性があると考えられている。

発光素子の発光機構は、一対の電極間にＥＬ層を挟んで電圧を印加することにより、陰
極から注入された電子および陽極から注入された正孔がＥＬ層の発光中心で再結合して分
子励起子を形成し、その分子励起子が基底状態に緩和する際にエネルギーを放出して発光
するといわれている。励起状態には一重項励起と三重項励起が知られ、発光はどちらの励
起状態を経ても可能であると考えられている。

発光素子を構成するＥＬ層は、少なくとも発光層を有する。また、ＥＬ層は、発光層の
他に、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを有する積層構造とするこ
ともできる。

また、半導体特性を示す材料として金属酸化物が注目されている。半導体特性を示す金属
酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などが
あり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジス
タが既に知られている（特許文献１及び特許文献２）。

また、酸化物半導体を適用したＴＦＴは、電界効果移動度が高い。そのため、当該ＴＦＴ
を用いて、表示装置などの駆動回路を構成することもできる。

特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報

絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一基板上
に形成する場合には、画素部に用いる薄膜トランジスタは、優れたスイッチング特性、例
えばオンオフ比が大きいことが要求され、駆動回路に用いる薄膜トランジスタには動作速
度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、表示画
像の書き込み時間が短くなるため、駆動回路に用いる薄膜トランジスタは速い動作速度と
することが好ましい。

同一基板上に複数種の回路を形成し、複数種の回路の特性にそれぞれ合わせた複数種の薄
膜トランジスタを備えた発光装置を提供することを課題の一とする。

本発明の一態様は、電気特性が良好で信頼性の高い薄膜トランジスタをスイッチング素子
として用い、信頼性の高い発光装置を作製することを課題とする。

本発明の一態様は、同一基板上に駆動回路部と、表示部（画素部ともいう）とを有し、当
該駆動回路部は、ゲート電極層、ソース電極層及びドレイン電極層が金属導電膜によって
構成され且つチャネル層が酸化物半導体によって構成された駆動回路用薄膜トランジスタ
と、金属導電膜によって構成された駆動回路用配線とを有し、当該表示部は、ソース電極
層及びドレイン電極層が酸化物導電体によって構成され且つ半導体層が酸化物半導体によ
って構成された画素用薄膜トランジスタとを有する発光装置である。

画素用薄膜トランジスタ及び駆動回路用薄膜トランジスタとして、ボトムゲート構造の薄
膜トランジスタを用いる。画素用薄膜トランジスタはソース電極層及びドレイン電極層上
に重なる酸化物半導体層を有する逆コプラナ型（ボトムコンタクト型とも呼ぶ）の薄膜ト
ランジスタである。

また、同一基板上に複数種類の発光色の発光素子と、発光素子に電気的に接続する画素用
薄膜トランジスタを形成して表示ディスプレイなどの発光装置を製造することができる。

また、白色の発光色の発光素子を複数設け、それぞれの発光素子の発光領域に重なるよう
に光学フィルム、具体的にはカラーフィルタを設けてフルカラーの発光表示装置とするこ
ともできる。白色の発光色の発光素子と、画素用薄膜トランジスタの間にカラーフィルタ
を設け、発光素子からの発光をカラーフィルタを通過させて表示を行う場合、画素用薄膜
トランジスタのゲート電極層、ソース電極層、及びドレイン電極層の材料として透光性を
有する導電膜を用いると、開口率を向上させることができる。なお、ここでカラーフィル
タとはブラックマトリクスやオーバーコートを含めた３色のカラーフィルタ層（赤色カラ
ーフィルタ、青色カラーフィルタ、緑色カラーフィルタなど）を備えたフィルム全体を指
しているのではなく、一つの色のカラーフィルタを指している。

また、駆動回路用薄膜トランジスタは画素用薄膜トランジスタと異なる構造であり、ソー
ス電極層及びドレイン電極層との間に露呈した酸化物半導体層に接する酸化物絶縁層が設
けられたボトムゲート型薄膜トランジスタである。

駆動回路用薄膜トランジスタは、Ｔｉなどの金属導電膜からなるドレイン電極層を有し、
酸化物半導体層上面の一部と接し、ドレイン電極層と重なる酸素欠乏型である高抵抗ドレ
イン領域（ＨＲＤ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ）領域とも呼ぶ）が形
成される。具体的には、高抵抗ドレイン領域のキャリア濃度は、１×１０^１８／ｃｍ^３以
上の範囲内であり、少なくともチャネル形成領域のキャリア濃度（１×１０^１８／ｃｍ^３
未満）よりも高い領域である。なお、本明細書のキャリア濃度は、室温にてＨａｌｌ効果
測定から求めたキャリア濃度の値を指す。

また、ソース電極層は、酸化物半導体層上面の一部と接し、ソース電極層と重なる酸素欠
乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ
）領域とも呼ぶ）が形成される。

本明細書で開示する本発明の一態様は、同一基板上に第１の薄膜トランジスタを有する画
素部と、第１の薄膜トランジスタと構造の異なる第２の薄膜トランジスタを有する駆動回
路を有し、第１の薄膜トランジスタは、基板上にゲート電極層と、ゲート電極層上にゲー
ト絶縁層と、ゲート絶縁層上にソース電極層及びドレイン電極層と、ゲート絶縁層上にソ
ース電極層及びドレイン電極層と重なる酸化物半導体層と、酸化物半導体層と接する酸化
物絶縁層と、酸化物絶縁層上にドレイン電極層と電気的に接続する接続電極層と、酸化物
絶縁層上にカラーフィルタ層と、カラーフィルタ層上に接続電極層と電気的に接続する第
１電極とを有し、第１電極上に発光層と、発光層上に第２電極とを有し、第１の薄膜トラ
ンジスタのゲート電極層、ゲート絶縁層、酸化物半導体層、ソース電極層、ドレイン電極
層、酸化物絶縁層、及び第１電極は透光性を有する発光装置である。

上記構成は、上記課題の少なくとも一つを解決する。

また、上記構成において、接続電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから
選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせた積層膜を用い
る。また、第１の薄膜トランジスタのソース電極層及びドレイン電極層は、酸化インジウ
ム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金、または酸化亜鉛を用い
る。

また、駆動回路用薄膜トランジスタである第２の薄膜トランジスタのソース電極層及びド
レイン電極層は、接続電極層と同じ材料であり、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合
わせた合金等を用いる。ソース電極層及びドレイン電極層は、上述した元素を含む単層に
限定されず、二層以上の積層を用いることができる。

また、第２の薄膜トランジスタのソース電極層及びドレイン電極層は、酸化物半導体層の
チャネル形成領域と重なっていない構成となっている。また、チャネル保護層として機能
する酸化物絶縁層の幅よりも、ソース電極層の側面と、該側面に向かい合うドレイン電極
層の側面との間隔距離のほうが広い。駆動回路用薄膜トランジスタの動作速度が高速化す
るため、チャネル保護層として機能する酸化物絶縁層の幅（チャネル長方向の幅）を小さ
く設計しようとすると、ソース電極層の側面と、該側面に向かい合うドレイン電極層の側
面との間隔距離も小さくなり、ソース電極層とドレイン電極層が短絡する恐れがあるため
、間隔距離を広くすることは有用である。また、動作速度の速い薄膜トランジスタを用い
ることで回路の集積度が向上する。

また、上記構成において、第２の薄膜トランジスタは、酸化物半導体層を有し、該酸化物
半導体層上に酸化物絶縁層を有し、酸化物半導体層のチャネル形成領域及び酸化物半導体
層の周縁部は、酸化物絶縁層と接する構造である。酸化物半導体層のチャネル形成領域上
に接する酸化物絶縁層はチャネル保護層として機能する。

また、上記構成において、駆動回路用薄膜トランジスタのチャネル保護層として機能する
酸化物絶縁層はスパッタ法を用いる無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化
珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。

また、第２の薄膜トランジスタは、酸化物半導体層とソース電極層との間、酸化物半導体
層とドレイン電極層との間の両方に酸化物導電層をそれぞれ有する構成としてもよい。こ
の構成とすることで接触抵抗を低減することができ、高速動作が可能な薄膜トランジスタ
を実現できる。なお、酸化物導電層としては、酸化亜鉛を成分として含むものが好ましく
、酸化インジウムを含まないものであることが好ましい。そのような酸化物導電層として
、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどが
挙げられる。

また、駆動回路用薄膜トランジスタの酸化物半導体層は、酸化物半導体層の上面において
、酸化物絶縁層、ドレイン電極層、及びソース電極層と重ならない領域、即ち第３の領域
がある。この第３の領域のチャネル長方向の幅は、酸化物半導体層のパターニング位置と
、ドレイン電極層及びソース電極層のパターニング位置とによって決められる。この第３
の領域のチャネル長方向の幅は、広くすれば、駆動回路用薄膜トランジスタのオフ電流の
低減を図ることができる。また、この第３の領域のチャネル長方向の幅は、狭くすれば、
駆動回路用薄膜トランジスタの動作速度の高速化を図ることができる。

また、第３の領域と接する絶縁層もスパッタ法を用いる無機絶縁膜を用い、代表的には窒
化珪素膜、窒化酸化珪素膜、または窒化アルミニウム膜などを用いる。

なお、酸化物半導体層としては、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を
形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍ
は、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を
示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、
Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍと
して含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、また
は該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ_３（Ｚ
ｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造
の酸化物半導体をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体とよび、その薄膜をＩｎ－Ｇａ－
Ｚｎ－Ｏ系非単結晶膜とも呼ぶ。

また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ－Ｓｎ－Ｏ系、Ｉ
ｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ
－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－
Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の金属酸化物を適用することができる
。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。

また、本発明の一態様は、絶縁表面を有する基板上に第１のゲート電極層及び第２のゲ
ート電極層を形成し、第１のゲート電極層及び第２のゲート電極層上にゲート絶縁層を形
成し、ゲート絶縁層上に第１のゲート電極層と重なる第１のソース電極層及び第１のドレ
イン電極層を形成し、ゲート絶縁層上に第１のゲート電極層、第１のソース電極層の一部
、及び第１のドレイン電極層の一部と重なる第１の酸化物半導体層と、第２のゲート電極
層と重なる第２の酸化物半導体層を形成し、第２の酸化物半導体層の一部と接し、且つ、
第２の酸化物半導体層の上面及び側面と接する酸化物絶縁層を形成し、第２の酸化物半導
体層上に第２のソース電極層及び第２のドレイン電極層と、酸化物絶縁層上に第１のドレ
イン電極層と電気的に接続する接続電極層を形成し、第１の酸化物半導体層と重なる酸化
物絶縁層上にカラーフィルタ層を形成し、カラーフィルタ層上に接続電極層と電気的に接
続する第１電極、発光層、及び第２電極を形成する発光装置の作製方法である。

上記作製方法の構成において、第１の酸化物半導体層及び第２の酸化物半導体層に接する
酸化物絶縁層の形成は、酸化物半導体層を脱水化または脱水素化した後、大気に触れるこ
となく、酸化物半導体層への水や水素等の不純物の再混入を防いで形成する。

脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体
雰囲気下での４００℃以上基板の歪み点未満の加熱処理であり、酸化物半導体層の含有水
分などの不純物を低減する。

窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、或いは減圧下で
の加熱処理を行った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化
、即ちＮ型化（Ｎ^－化など）させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成
を行うことにより酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化さ
せているとも言える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有
する半導体装置を作製し、提供することが可能となる。

脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導
体層に対してＴＤＳで４５０℃まで測定を行っても水の２つのピーク、少なくとも３００
℃付近に現れる１つのピークは検出されない程度の熱処理条件とする。従って、脱水化ま
たは脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳで４５
０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されない。

そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから、再び水や
水素等の不純物が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００℃
以上下がるまで徐冷を行う。脱水化または脱水素化を行った同じ炉で大気に触れさせるこ
となく、水または水素が再び混入させないことが重要である。脱水化または脱水素化を行
い、酸化物半導体層を低抵抗化、即ちＮ型化（Ｎ^－、Ｎ^＋など）させた後、高抵抗化させ
てＩ型とした酸化物半導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタ
のしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を
実現できる。薄膜トランジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧で
チャネルが形成されることが表示装置には望ましい。なお、薄膜トランジスタのしきい値
電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流
が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置におい
ては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装
置の性能を左右する。特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ
）が重要である。電界効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧
値がマイナスであると、回路として制御することが困難である。しきい値電圧値が高く、
しきい値電圧の絶対値が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴ
ＦＴとしてのスイッチング機能を果たすことができず、負荷となる恐れがある。ｎチャネ
ル型の薄膜トランジスタの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形
成されて、ドレイン電流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチ
ャネルが形成されないトランジスタや、負の電圧状態でもチャネルが形成されてドレイン
電流が流れるトランジスタは、回路に用いる薄膜トランジスタとしては不向きである。

また、加熱温度Ｔから下げるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なる
ガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に
触れさせることなく、炉の中を高純度の酸素ガスまたはＮ_２Ｏガス、超乾燥エア（露点が
－４０℃以下、好ましくは－６０℃以下）で満たして冷却を行う。

脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気（露点が－４０℃以下、好ましくは－６０℃以下）下で徐冷（または冷却）
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。

本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下、
或いは減圧下での加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書で
は、この加熱処理によってＨ_２として脱離させていることのみを脱水素化と呼んでいるわ
けではなく、Ｈ、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこ
ととする。

発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。

また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。

本発明の一態様の半導体装置は、同一基板上において、駆動回路用ＴＦＴを有する駆動回
路部、及び画素用ＴＦＴを有する表示部が作製される。そのため、発光装置の製造コスト
を低減することができる。

また、基板上に白色発光素子を形成して照明装置などの発光装置を製造することもできる
。なお、照明装置は、特にエレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃ
ｅｎｃｅ：以下、ＥＬと略す）が得られる発光物質を含む層を有する発光素子を用いた照
明装置である。

脱水化または脱水素化を行う加熱処理が行われた酸化物半導体層を用いることにより、電
気特性が良好で信頼性の高い薄膜トランジスタをスイッチング素子として用い、信頼性の
高い発光装置を作製することができる。また、同一基板上に画素用ＴＦＴと駆動回路用Ｔ
ＦＴとをそれぞれの回路に合わせた異なる構造として、発光装置を作製することができる
。

本発明の一態様を示す断面工程図である。 本発明の一態様を示す回路図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図及び平面図である。 本発明の一態様を示す断面図である。 本発明の一態様を示す断面図及び平面図である。 本発明の一態様を示す断面図である。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図及びタイミングチャート。 シフトレジスタの構成を示す図。 シフトレジスタの動作を説明するタイミングチャート及び回路図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有す
る部分には同一の符号を付し、その説明は省略する場合がある。

（実施の形態１）
本実施の形態では、発光装置及び発光装置の作製方法の一形態を図１を用いて説明する。
図１（Ｅ）には同一基板上に作製された異なる構造の２つの薄膜トランジスタの断面構造
の一例を示す。

図１（Ｅ）に示す薄膜トランジスタ４５０は、ボトムゲート構造の一つであり、薄膜トラ
ンジスタ４６０はボトムコンタクト型（逆コプラナ型とも呼ぶ）と呼ばれるボトムゲート
構造の一つである。

画素に配置される薄膜トランジスタ４６０はボトムコンタクト型の薄膜トランジスタであ
り、絶縁表面を有する基板４００上に、ゲート電極層４５１ａ、ゲート絶縁層４０２、チ
ャネル形成領域を含む酸化物半導体層４５４、ソース電極層４５５ａ、及びドレイン電極
層４５５ｂを含む。また、薄膜トランジスタ４６０を覆い、酸化物半導体層４５４の上面
及び側面に接する酸化物絶縁層４２６ｂが設けられている。

また、画素に配置される薄膜トランジスタ４６０はシングルゲート構造の薄膜トランジス
タを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造
の薄膜トランジスタも形成することができる。

なお、酸化物半導体層４５４は、ソース電極層４５５ａ、及びドレイン電極層４５５ｂの
上方に形成し、一部重なっている。また、酸化物半導体層４５４は、ゲート電極層４５１
ａとゲート絶縁層４０２を介して重なっている。画素に配置される薄膜トランジスタ４６
０のチャネル形成領域は、酸化物半導体層４５４のうち、ソース電極層４５５ａの側面と
、該側面と向かい合うドレイン電極層４５５ｂの側面とで挟まれる領域、即ち、ゲート絶
縁層４０２と接し、且つゲート電極層４５１ａと重なる領域である。

また、薄膜トランジスタ４６０は透光性を有する薄膜トランジスタとして高開口率を有す
る発光装置を実現するためにソース電極層４５５ａ、及びドレイン電極層４５５ｂは、透
光性を有する導電膜を用いる。

また、薄膜トランジスタ４６０のゲート電極層４５１ａも透光性を有する導電膜を用いる
。本明細書において、可視光に対して透光性を有する膜とは可視光の透過率が７５～１０
０％である膜厚を有する膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼ぶ
。また、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可視
光の透過率が５０～７５％であることを指す。

また、駆動回路に配置される薄膜トランジスタ４５０は絶縁表面を有する基板４００上に
、ゲート電極層４２１ａ、ゲート絶縁層４０２、少なくともチャネル形成領域４２３、高
抵抗ソース領域４２４ａ、及び高抵抗ドレイン領域４２４ｂを有する酸化物半導体層、ソ
ース電極層４２５ａ、及びドレイン電極層４２５ｂを含む。また、チャネル形成領域４２
３に接する酸化物絶縁層４２６ａが設けられている。また、ソース電極層４２５ａ、及び
ドレイン電極層４２５ｂ上には絶縁層４２８が設けられる。

また、酸化物絶縁層４２６ｂと重なる酸化物半導体層の第１領域４２４ｃ、第２領域４２
４ｄは、チャネル形成領域４２３と同じ酸素過剰な状態であり、リーク電流の低減や、寄
生容量を低減する機能も果たしている。また、絶縁層４２８と接する酸化物半導体層の第
３領域４２４ｅは、チャネル形成領域４２３と高抵抗ソース領域４２４ａの間に設けられ
る。また、絶縁層４２８と接する酸化物半導体層の第４領域４２４ｆは、チャネル形成領
域４２３と高抵抗ドレイン領域４２４ｂの間に設けられる。絶縁層４２８と接する酸化物
半導体層の第３領域４２４ｅ、及び第４領域４２４ｆはオフ電流の低減を図ることができ
る。

また、チャネル保護型の薄膜トランジスタは、チャネル形成領域のチャネル長Ｌを短くす
るため酸化物絶縁層の幅を狭くして、幅の狭い酸化物絶縁層上にソース電極層及びドレイ
ン電極層を設けると酸化物絶縁層上で短絡する恐れがある。そのため、幅の狭い酸化物絶
縁層４２６ａから端部を離してソース電極層４２５ａ及びドレイン電極層４２５ｂを設け
る構成である。

また、図１（Ｅ）ではチャネル保護層として機能する酸化物絶縁層４２６ａと、ゲート電
極層とがゲート絶縁層を介して重なる酸化物半導体層の領域をチャネル形成領域と呼ぶこ
ととする。従って、薄膜トランジスタ４５０のチャネル長Ｌは、酸化物絶縁層４２６ａの
チャネル長方向の幅と等しい。なお、薄膜トランジスタ４５０のチャネル長Ｌは、酸化物
絶縁層４２６ａとの界面における長さ、即ち、図１（Ｅ）に示す断面図において酸化物絶
縁層４２６ａは台形として示しており、その台形の底辺の長さである。

以下、図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図１（Ｄ）、及び図１（Ｅ）を用い、同一
基板上に薄膜トランジスタ４５０及び薄膜トランジスタ４６０を作製する工程を説明する
。

まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４２１ａ、４２１ｂを形成する。

なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

ゲート電極層４２１ａ、４２１ｂを形成する導電膜としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、
Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組
み合わせた合金膜等が挙げられる。

絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。絶縁表面を
有する基板４００にはガラス基板を用いることができる。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、酸化ホウ素と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用
的な耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板を用い
ることが好ましい。

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

また、下地膜となる絶縁膜を基板４００とゲート電極層４２１ａ、４２１ｂの間に設けて
もよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素
膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。

次いで、ゲート電極層４２１ａ、４２１ｂを覆って透光性を有する導電膜を成膜した後、
第２のフォトリソグラフィ工程によりゲート電極層４５１ａ、４５１ｂを形成する。本実
施の形態では、配線抵抗を低減するため、画素部に配置されるゲート配線をゲート電極層
４２１ｂと同じ金属導電膜で形成し、後に形成される酸化物半導体層とゲート絶縁層４０
２を介して重なるゲート電極層４５１ａの材料を透光性を有する導電膜で形成する。

次いで、ゲート電極層４２１ａ、４２１ｂ、４５１ａ、４５１ｂ上にゲート絶縁層４０２
を形成する。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。例えば、成膜ガスとして、ＳｉＨ_４、酸素及び窒素を用いてプラズマＣＶＤ法に
より酸化窒化珪素層を形成すればよい。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５
００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲ
ート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶
縁層の積層とする。

本実施の形態では、プラズマＣＶＤ法により酸化窒化珪素（ＳｉＯＮ（組成比Ｎ＜Ｏ））
である膜厚１００ｎｍのゲート絶縁層４０２とする。

次いで、ゲート絶縁層４０２上に、透光性を有する導電膜を形成した後、第３のフォトリ
ソグラフィ工程によりソース電極層４５５ａ、及びドレイン電極層４５５ｂを形成する（
図１（Ａ）参照。）。透光性を有する導電膜は、可視光に対して透光性を有する導電材料
、例えばＩｎ－Ｓｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－
Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ
系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の金属
酸化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択す
る。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲ
ットを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）
を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしま
うのを抑制することが好ましい。

酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化は有効である。

次いで、第４のフォトリソグラフィ工程によりゲート絶縁層４０２を選択的にエッチング
してゲート電極層４２１ｂに達するコンタクトホールを形成する。

次いで、ゲート絶縁層４０２上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ
以上２０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜の形成後に脱水化または
脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を
５０ｎｍ以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物
半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。

酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ
－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－
Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓ
ｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を用いる。また、酸化物半導体膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸
素雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる
場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化
物半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化また
は脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ
_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１
００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％
）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜
厚分布も均一となるために好ましい。本実施の形態では、酸化物半導体膜として、Ｉｎ－
Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタ法により膜厚１５ｎｍのＩｎ
－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を成膜する。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を成膜する
場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。

なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲
気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改
質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いても
よい。

本実施の形態では、第４のフォトリソグラフィ工程によりゲート絶縁層を選択的にエッチ
ングしてゲート電極層４２１ｂに達するコンタクトホールを形成するが、特に限定されず
、酸化物半導体膜をエッチングした後、酸化物半導体層上にレジストマスクを形成し、ゲ
ート電極層４２１ｂに達するコンタクトホールを形成してもよく、その場合には逆スパッ
タを行い、酸化物半導体層及びゲート絶縁層４０２の表面に付着しているレジスト残渣な
どを除去することが好ましい。

また、ゲート絶縁層上に酸化物半導体膜を成膜した後、酸化物半導体膜上にレジストマス
クを形成し、ゲート電極層４２１ｂに達するコンタクトホールを形成した後、レジストマ
スクを除去し、その後、酸化物半導体膜上に再度レジストマスクを形成し、酸化物半導体
膜を選択的にエッチングして島状の酸化物半導体層に加工する工程としてもよい。

また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、
アルゴン等）下において加熱処理（４００℃以上基板の歪み点未満）を行い、層内に含ま
れる水素及び水などの不純物を除去したゲート絶縁層としてもよい。

本実施の形態では、第４のフォトリソグラフィ工程によりゲート絶縁層を選択的にエッチ
ングしてゲート電極層４２１ｂに達するコンタクトホールを形成するため、コンタクト形
成後に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下において加
熱処理（４００℃以上基板の歪み点未満）を行い、層内に含まれる水素及び水などの不純
物を除去した後、酸化物半導体膜を成膜することが好ましい。

次いで、酸化物半導体膜を第５のフォトリソグラフィ工程により島状の酸化物半導体層に
加工する。また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェッ
ト法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを
使用しないため、製造コストを低減できる。

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２５℃以上とする
。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃未満であれば
加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体層への水や水素等の不純物の再混入を防ぎ
、酸化物半導体層を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を
行う加熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には
加熱温度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に
限定されず、その他の不活性ガス（ヘリウム、ネオン、アルゴン等）雰囲気下において脱
水化または脱水素化を行う。

なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。

また、第１の加熱処理の条件、酸化物半導体膜の材料、またはゲート電極層４５１ａ、４
５１ｂの材料によっては、結晶化し、微結晶膜または多結晶膜となる場合もある。第１の
加熱処理後は、酸素欠乏型となって低抵抗化した酸化物半導体層４０３、４５３となる（
図１（Ｂ）参照。）。第１の加熱処理後は、成膜直後の酸化物半導体膜よりもキャリア濃
度が高まり、好ましくは１×１０^１８／ｃｍ^３以上のキャリア濃度を有する酸化物半導体
層４０３、４５３となる。例えば、ゲート電極層４５１ａ、４５１ｂとして、酸化インジ
ウム酸化スズ合金膜を用いる場合は４５０℃１時間の第１の熱処理で結晶化し、ゲート電
極層４５１ａ、４５１ｂとして、酸化珪素を含む酸化インジウム酸化スズ合金膜を用いる
場合は結晶化しない。

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、第５のフォトリソグラフィ工程を行う。

次いで、ゲート絶縁層４０２、及び酸化物半導体層４０３、４５３上に、スパッタ法で酸
化物絶縁膜を形成した後、第６のフォトリソグラフィ工程によりレジストマスクを形成し
、選択的にエッチングを行って酸化物絶縁層４２６ａ、４２６ｂを形成し、その後レジス
トマスクを除去する。この段階で、酸化物半導体層は、酸化物絶縁層と接する領域が形成
され、この領域のうち、ゲート電極層とゲート絶縁層と酸化物絶縁層４２６ａに重なる領
域がチャネル形成領域となる。また、酸化物半導体層の周縁及び側面を覆う酸化物絶縁層
４２６ｂと重なる領域も形成される。また、第６のフォトリソグラフィ工程によりゲート
絶縁層４２１ｂに達するコンタクトホールの形成と、ドレイン電極層４５５ｂに達するコ
ンタクトホールの形成も行う。

酸化物絶縁膜は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁
膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施
の形態では、酸化物絶縁膜として酸化珪素膜をスパッタリング法を用いて成膜する。成膜
時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする
。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下
、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うこ
とができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いる
ことができる。例えば、珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタ
リング法により酸化珪素を形成することができる。低抵抗化した酸化物半導体層に接して
形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ^－などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化
酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウムなどを用いる。

本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗値０
．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ－Ｓ間距離）を８９ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパル
スＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。

次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図１（Ｃ）参照。
）。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理
を行うと、酸化物絶縁層４２６ｂと重なる酸化物半導体層４０３の端部と、酸化物絶縁層
４２６ａと重なる酸化物半導体層４０３の一部が酸化物絶縁層と接した状態で加熱される
。なお、第２の加熱処理を行うと、酸化物絶縁層と重ならない酸化物半導体層の一部は露
出した状態で加熱される。酸化物半導体層４０３が露出している状態で、窒素、または不
活性ガス雰囲気下で加熱処理を行うと、酸化物半導体層において露出している高抵抗化さ
れた（Ｉ型化された）領域を低抵抗化することができる。また、酸化物絶縁層４２６ａは
酸化物半導体層のチャネル形成領域となる領域上に接して設けられ、チャネル保護層とし
て機能する。

また、第２の加熱処理を行うタイミングは、第６のフォトリソグラフィ工程の終了直後に
限定されず、第６のフォトリソグラフィ工程よりも後の工程であれば特に限定されない。

次いで、ゲート絶縁層４０２、酸化物絶縁層４２６ａ、４２６ｂ、及び酸化物半導体層上
に、導電膜を形成した後、第７のフォトリソグラフィ工程によりレジストマスクを形成し
、選択的にエッチングを行ってソース電極層４２５ａ、及びドレイン電極層４２５ｂを形
成する（図１（Ｄ）参照。）。また、図１（Ｄ）に示すように、ゲート電極層４２１ｂに
電気的に接続する接続電極層４２９と、ドレイン電極層４５５ｂと電気的に接続する接続
電極層４５２も形成する。導電膜の成膜方法は、スパッタ法や真空蒸着法（電子ビーム蒸
着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。導電膜とし
ては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、から選ばれた元素、または上述した元
素を成分とする合金か、上述した元素を組み合わせた合金等を用いる。導電膜は、上述し
た元素を含む単層に限定されず、二層以上の積層を用いることができる。本実施の形態で
は、チタン膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）とチタン膜（膜厚
１００ｎｍ）の３層構造の導電膜を形成する。また、Ｔｉ膜に変えて窒化チタン膜を用い
てもよい。

また、第７のフォトリソグラフィ工程においては、酸化物半導体層上に接する導電膜のみ
を選択的に除去する部分がある。従って、酸化物半導体層上に接する導電膜のみを選択的
に除去するため、アルカリ性のエッチャントとしてアンモニア過水（過酸化水素水：アン
モニア水：水＝５：２：２）などを用いれば、導電膜を選択的に除去し、Ｉｎ－Ｇａ－Ｚ
ｎ－Ｏ系酸化物半導体からなる酸化物半導体層を残存させることができる。

なお、ソース電極層４２５ａ、ドレイン電極層４２５ｂを形成するためのレジストマスク
をインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成すると
フォトマスクを使用しないため、製造コストを低減できる。

次いで、酸化物絶縁層４２６ａ、４２６ｂ、ソース電極層４２５ａ、ドレイン電極層４２
５ｂ、接続電極層４２９、及び接続電極層４５２上に絶縁層４２８を形成する（図１（Ｅ
）参照。）。絶縁層４２８としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニ
ウム膜などを用いる。本実施の形態では、ＲＦスパッタ法を用いて窒化珪素膜の絶縁層４
２８を形成する。

以上の工程により、同一基板上に２種類の薄膜トランジスタ、チャネル保護型の薄膜トラ
ンジスタ４５０、ボトムコンタクト型の薄膜トランジスタ４６０を作製することができる
。

チャネル保護型の薄膜トランジスタ４５０は、チャネル形成領域のチャネル長Ｌ０．１μ
ｍ以上２μｍ以下と短くするため酸化物絶縁層の幅を狭くし、動作速度の速い薄膜トラン
ジスタを実現する。また、ボトムコンタクト型の薄膜トランジスタ４６０は、チャネル長
が、チャネル保護型の薄膜トランジスタ４５０よりも長く、オフ電流の低減された薄膜ト
ランジスタを実現する。また、ボトムコンタクト型の薄膜トランジスタ４６０は、接続電
極層４５２以外は、透光性を有する材料で構成されている。

発光装置を作製する場合、１つの画素に複数の薄膜トランジスタを配置する。例えば、発
光素子に電気的に接続する駆動用ＴＦＴは、チャネル長Ｌを５５μｍ、チャネル幅Ｗを２
０μｍとし、駆動用ＴＦＴのゲート電極層と電気的に接続する選択用ＴＦＴは、チャネル
長Ｌを２５μｍ、チャネル幅Ｗを６０μｍとする。なお、チャネル長方向のソース電極層
とゲート電極層の重なる幅は、５μｍとし、チャネル長方向のドレイン電極層とゲート電
極層の重なる幅は、５μｍとする。駆動用ＴＦＴと選択用ＴＦＴとしてボトムコンタクト
型の薄膜トランジスタ４６０の構造を用いる。

また、発光装置を作製する場合、駆動用ＴＦＴのソース電極層と電気的に接続する電源供
給線を設け、その電源供給線は、ゲート配線と交差し、且つ、導電膜からなる接続電極層
４２９と同じ材料、同じ工程で形成する。或いは、電源供給線は、ソース配線と交差し、
且つ、ゲート電極層４２１ｂと同じ材料、同じ工程で形成する。

また、発光装置を作製する場合、発光素子の一方の電極は駆動用ＴＦＴのドレイン電極層
と電気的に接続させ、発光素子のもう一方の電極と電気的に接続する共通電位線を設ける
。なお、その共通電位線は、導電膜からなる接続電極層４２９と同じ材料、同じ工程で形
成する。或いは、共通電位線は、ゲート電極層４２１ｂと同じ材料、同じ工程で形成する
。

また、発光装置を作製する場合、１つの画素に複数の薄膜トランジスタを有し、一方の薄
膜トランジスタのゲート電極層ともう一方の薄膜トランジスタのドレイン電極層とを接続
する接続部が設けられる。この接続部は、ゲート電極層４２１ｂに電気的に接続する接続
電極層４２９と同じ工程で形成する。

また、同一基板上に駆動回路を形成する場合、例えば、チャネル保護型の薄膜トランジス
タ４５０を用い、チャネル長Ｌを２μｍ、チャネル幅Ｗを５０μｍとする。なお、チャネ
ル長方向の第３領域の幅と第４領域の幅はそれぞれ２μｍとする。また、チャネル長方向
のソース電極層とゲート電極層の重なる幅は、２μｍとし、チャネル長方向のドレイン電
極層とゲート電極層の重なる幅は、２μｍとする。

同一基板上に複数種の回路、本実施の形態では駆動回路と画素部を形成し、駆動回路と画
素部の特性にそれぞれ合わせ、チャネル保護型の薄膜トランジスタ４５０、またはボトム
コンタクト型の薄膜トランジスタ４６０を用いることによって最適化を図ることができる
。

（実施の形態２）
本実施の形態では、実施の形態１に示した複数の薄膜トランジスタと、エレクトロルミネ
ッセンスを利用する発光素子とを用い、アクティブマトリクス型の発光表示装置を作製す
る一例を示す。

エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機
化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子
と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。

図２は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す
図である。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。

なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、図２に示す画素構成は、これに限定されない。例えば、図２に示す画素に新たにス
イッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

次に、発光素子の構成について、図３を用いて説明する。ここでは、駆動用ＴＦＴがｎ型
の場合を例に挙げて、画素の断面構造について説明する。図３（Ａ）（Ｂ）（Ｃ）の半導
体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の
形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導体層を含む信頼性の高い薄
膜トランジスタである。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板
とは反対側の面から発光を取り出す両面射出構造の発光素子があり、図２に示す画素構成
はどの射出構造の発光素子にも適用することができる。

下面射出構造の発光素子について図３（Ａ）を用いて説明する。

駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に
射出する場合の、画素の断面図を示す。図３（Ａ）では、駆動用ＴＦＴ７０１１と接続電
極層７０３０を介して電気的に接続された透光性を有する導電膜７０１７上に、発光素子
７０１２の陰極７０１３が形成されており、陰極７０１３上にＥＬ層７０１４、陽極７０
１５が順に積層されている。なお、接続電極層７０３０は酸化物絶縁層７０３１に形成さ
れたコンタクトホールを介して駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続さ
れている。

透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることがで
きる。

また、陰極７０１３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およ
びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等
が好ましい。図３（Ａ）では、陰極７０１３の膜厚は、光を透過する程度（好ましくは、
５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極
７０１３として用いる。

なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と陰極７０１３を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。

また、陰極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、陰極７０１３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。

また、陰極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
１４が複数の層で構成されている場合、陰極７０１３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。

また、上記積層順に限定されず、陰極７０１３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。

また、ＥＬ層７０１４上に形成する陽極７０１５としては、様々な材料を用いることがで
きるが、仕事関数が大きい材料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、Ｉ
ＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料が好ましい。また、陽極７０１５上に遮蔽膜
７０１６、例えば光を遮光する金属、光を反射する金属等を用いる。本実施の形態では、
陽極７０１５としてＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。

陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図３（Ａ）に示した素子構造の場合、発光素子７０１２から発せられる光は
、矢印で示すように陰極７０１３側に射出する。

なお、図３（Ａ）ではゲート電極層として透光性を有する導電膜を用いる例を示しており
、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、薄膜トラ
ンジスタ７０１１のゲート電極層やソース電極層を通過して射出させる。薄膜トランジス
タ７０１１のゲート電極層やソース電極層として透光性を有する導電膜を用い、開口率を
向上することができる。

カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。

また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図３（Ａ）ではオーバーコート層７０３４は薄い膜厚で
図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸を
平坦化する機能を有している。

また、保護絶縁層７０３５及び絶縁層７０３２に形成され、且つ、接続電極層７０３０に
達するコンタクトホールは、隔壁７０１９と重なる位置に配置する。図３（Ａ）では、接
続電極層７０３０は金属導電膜を用いる例であるため、接続電極層７０３０に達するコン
タクトホールと、隔壁７０１９と、接続電極層７０３０とを重ねるレイアウトとすること
で開口率の向上を図ることができる。

次に、両面射出構造の発光素子について、図３（Ｂ）を用いて説明する。

図３（Ｂ）では、駆動用ＴＦＴ７０２１と接続電極層７０４０を介して電気的に接続され
た透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が形成されてお
り、陰極７０２３上にＥＬ層７０２４、陽極７０２５が順に積層されている。なお、接続
電極層７０４０は酸化物絶縁層７０４１に形成されたコンタクトホールを介して駆動用Ｔ
ＦＴ７０２１のドレイン電極層と電気的に接続されている。

透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いることがで
きる。

また、陰極７０２３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およ
びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等
が好ましい。本実施の形態では、陰極７０２３の膜厚は、光を透過する程度（好ましくは
、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰
極７０２３として用いる。

なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と陰極７０２３を形成してもよく、この場合、同じマス
クを用いてエッチングすることができ、好ましい。

また、陰極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、陰極７０２３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。

また、陰極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
２４が複数の層で構成されている場合、陰極７０２３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。

また、上記積層順に限定されず、陰極７０２３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。ただし、消費電力を比較する場合、陰
極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積
層するほうが消費電力が少ないため好ましい。

また、ＥＬ層７０２４上に形成する陽極７０２５としては、様々な材料を用いることがで
きるが、仕事関数が大きい材料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料
が好ましい。本実施の形態では、陽極７０２５として酸化珪素を含むＩＴＯ膜を用いる。

陰極７０２３及び陽極７０２５で、発光層７０２４を挟んでいる領域が発光素子７０２２
に相当する。図３（Ｂ）に示した素子構造の場合、発光素子７０２２から発せられる光は
、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。

なお、図３（Ｂ）ではゲート電極層として透光性を有する導電膜を用いる例を示しており
、発光素子７０２２から陰極７０２３側に発せられる光は、カラーフィルタ層７０４３を
通過し、薄膜トランジスタ７０２１のゲート電極層やソース電極層を通過して射出させる
。薄膜トランジスタ７０２１のゲート電極層やソース電極層として透光性を有する導電膜
を用いることで、陽極７０２５側の開口率と陰極７０２３側の開口率をほぼ同一とするこ
とができる。

カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。

また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。

また、保護絶縁層７０４５及び絶縁層７０４２に形成され、且つ、接続電極層７０４０に
達するコンタクトホールは、隔壁７０２９と重なる位置に配置する。図３（Ｂ）では、接
続電極層７０４０は金属導電膜を用いる例であるため、接続電極層７０４０に達するコン
タクトホールと、隔壁７０２９と、接続電極層７０４０とを重ねるレイアウトとすること
で陽極７０２５側の開口率と陰極７０２３側の開口率をほぼ同一とすることができる。

ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
陽極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラーフィ
ルタ層を備えた封止基板を陽極７０２５上方に設けることが好ましい。

次に、上面射出構造の発光素子について、図３（Ｃ）を用いて説明する。

図３（Ｃ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せ
られる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図３（Ｃ）では、駆動
用ＴＦＴ７００１と接続電極層７０５０を介して電気的に接続された発光素子７００２の
陰極７００３が形成されており、陰極７００３上にＥＬ層７００４、陽極７００５が順に
積層されている。

また、陰極７００３は様々な材料を用いることができるが、仕事関数が小さい材料、例え
ば、具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土
類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の
希土類金属等が好ましい。

また、陰極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミド、ア
クリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを
用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、陰極７００３上に開口
部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形
成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合、レジストマ
スクを形成する工程を省略することができる。

また、陰極７００３及び隔壁７００９上に形成するＥＬ層７００４は、単数の層で構成さ
れていても、複数の層が積層されるように構成されていてもどちらでも良い。ＥＬ層７０
０４が複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光
層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はな
い。

また、上記積層順に限定されず、陰極７００３上にホール注入層、ホール輸送層、発光層
、電子輸送層、電子注入層の順に積層してもよい。この順に積層する場合は、陰極７００
３は陽極として機能することとなる。

図３（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入
層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ
合金薄膜とＩＴＯとの積層を形成する。

ただし、消費電力を比較する場合、陰極７００３上に電子注入層、電子輸送層、発光層、
ホール輸送層、ホール注入層の順に積層するほうが消費電力が少ないため好ましい。

陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タン
グステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化
チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸
化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を
有する導電性導電膜を用いても良い。

陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図３（Ｃ）に示した画素の場合、発光素子７００２から発せられる光は、矢印
で示すように陽極７００５側に射出する。

また、図３（Ｃ）において、ＴＦＴ７００１は薄膜トランジスタ４６０を用いる例を示し
ているが、特に限定されず、薄膜トランジスタ４５０を用いることができる。ＴＦＴ７０
０１として薄膜トランジスタ４５０を用いる場合、陰極７００３とドレイン電極層とが接
するように電気的に接続させる。

また、図３（Ｃ）において、ＴＦＴ７００１のドレイン電極層は、接続電極層７０５０と
酸化物絶縁層７０５１を介して電気的に接続し、接続電極層７０５０は、保護絶縁層７０
５２及び絶縁層７０５５を介して陰極７００３と電気的に接続する。平坦化絶縁層７０５
３は、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の樹脂材料
を用いることができる。また上記樹脂材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）、シ
ロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いること
ができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁
層７０５３を形成してもよい。平坦化絶縁層７０５３の形成法は、特に限定されず、その
材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐
出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロー
ルコーター、カーテンコーター、ナイフコーター等を用いることができる。

また、陰極７００３と、隣り合う画素の陰極７００８とを絶縁するために隔壁７００９を
設ける。隔壁７００９は、ポリイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜
、無機絶縁膜または有機ポリシロキサンを用いて形成する。隔壁７００９は、特に感光性
の樹脂材料を用い、陰極７００３上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９として感
光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することができる。

また、図３（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００
１として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発
光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色素子を加えた４種
類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。

また、図３（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として
、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フ
ルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料
を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うこ
とができる。

もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。

また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。

なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。

（実施の形態３）
本実施の形態では、実施の形態１に示した複数の薄膜トランジスタを用いて、同一基板上
に画素部と駆動回路を形成し、アクティブマトリクス型の発光表示装置を作製する一例を
示す。

実施の形態１では、２つの薄膜トランジスタと、接続部の断面を図示したが、本実施の形
態では、さらに配線交差部及び容量部も図示して説明する。

図４は第１電極（画素電極）上にＥＬ層を形成する前の基板の状態を示す断面図である。
なお、図１（Ｅ）と同じ箇所には同じ符号を用いて説明する。

図４において、第１電極４５７と電気的に接続する駆動用ＴＦＴは、ボトムコンタクト型
の薄膜トランジスタ４６０であり、本実施の形態では、実施の形態１に従って作製するこ
とができる。

実施の形態１に従って絶縁層４２８を形成した後、緑色のカラーフィルタ層４５６、青色
のカラーフィルタ層、赤色のカラーフィルタ層を順次形成する。各カラーフィルタ層は、
印刷法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれ
ぞれ形成する。カラーフィルタ層を設けることによって、封止基板の貼り合わせ精度に依
存することなくカラーフィルタ層と発光素子の発光領域との位置合わせを行うことができ
る。

次いで、緑色のカラーフィルタ層４５６、青色のカラーフィルタ層、及び赤色のカラーフ
ィルタ層を覆うオーバーコート層４５８を形成する。オーバーコート層４５８は透光性を
有する樹脂を用いる。

ここではＲＧＢの３色を用いてフルカラー表示する例を示したが、特に限定されず、ＲＧ
ＢＷの４色を用いてフルカラー表示を行ってもよい。

次いで、オーバーコート層４５８及び絶縁層４２８を覆う保護絶縁層４１３を形成する。
保護絶縁層４１３は、無機絶縁膜を用い、例えば、窒化珪素膜、窒化アルミニウム膜、窒
化酸化珪素膜、酸化窒化アルミニウム膜などを用いる。保護絶縁層４１３としては、絶縁
層４２８と同じ組成の絶縁膜とすると、後のコンタクトホール形成の際に１回の工程でエ
ッチングすることができるため、好ましい。

次いで、フォトリソグラフィ工程により保護絶縁層４１３及び絶縁層４２８を選択的にエ
ッチングして接続電極層４５２に達するコンタクトホールを形成する。また、このフォト
リソグラフィ工程により端子部の保護絶縁層４１３及び絶縁層４２８を選択的にエッチン
グして端子電極の一部を露呈させる。また、後に形成される発光素子の第２電極と共通電
位線とを接続するため、共通電位線に達するコンタクトホールも形成する。

次いで、透光性を有する導電膜を形成し、フォトリソグラフィ工程により接続電極層４５
２と電気的に接続する第１電極４５７を形成する。

次いで、第１電極４５７の周縁部を覆うように隔壁４５９を形成する。隔壁４５９は、ポ
リイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリ
シロキサンを用いて形成する。隔壁４５９は、特に感光性の樹脂材料を用い、第１電極４
５７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成する。隔壁４５９として感光性の樹脂材料を用いる場合、レジストマスク
を形成する工程を省略することができる。

以上の工程を経て図４に示す基板の状態を得ることができる。以降の工程は実施の形態２
にその一例を示したように、第１電極４５７上にＥＬ層を形成し、ＥＬ層上に第２電極を
形成して発光素子を形成する。なお、第２の電極は、共通電位線と電気的に接続する。

また、画素部において、図４に示すように容量部が形成される。図４に示す容量部は、ゲ
ート絶縁層４０２を誘電体とし、容量配線層４３０と容量電極層４３１とで形成される。
また、発光装置において、容量配線層４３０は、電源供給線の一部であり、容量電極層４
３１は、駆動ＴＦＴのゲート電極層の一部である。

また、配線交差部において、図４に示すように寄生容量を低減するため、ゲート配線層４
２１ｃとソース配線層４２２との間には、ゲート絶縁層４０２及び酸化物絶縁層４２６ｂ
を積層する構成としている。なお、図４ではゲート配線層４２１ｃを金属導電膜とする例
を示したが、薄膜トランジスタ４６０のゲート電極層４５１ａと同じ透光性を有する導電
膜を用いて形成することもできる。

また、図４において、駆動回路に配置するＴＦＴは、チャネル保護型の薄膜トランジスタ
４５０であり、本実施の形態では、実施の形態１に従って作製することができる。

また、図４において、駆動回路に配置する少なくとも一つのＴＦＴは、薄膜トランジスタ
４５０であり、本実施の形態では、実施の形態１に従って作製することができる。

また、駆動回路の薄膜トランジスタ４５０の酸化物半導体層の上方に導電層４１７を設け
てもよい。導電層４１７は、第１電極４５７と同じ材料、同じ工程で形成することができ
る。

導電層４１７を酸化物半導体層のチャネル形成領域４２３と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス－熱ストレス試験（以下、ＢＴ
試験という）において、ＢＴ試験前後における薄膜トランジスタ４５０のしきい値電圧の
変化量を低減することができる。また、導電層４１７は、電位がゲート電極層４２１ａと
同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもでき
る。また、導電層４１７の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよ
い。

また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電
圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走
査線に対して並列に配置された非線形素子によって構成されている。非線形素子は、ダイ
オードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば、
画素部の薄膜トランジスタ４６０と同じ工程で形成することも可能であり、例えばゲート
端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることができ
る。

本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。

（実施の形態４）
また、本実施の形態では、薄膜トランジスタと同一基板上に設けられる端子部の構成の一
例を図５に示す。なお、図５において、図４と同じ箇所には同じ符号を用いて説明する。

図５（Ａ１）、図５（Ａ２）は、ゲート配線端子部の断面図及び上面図をそれぞれ図示し
ている。図５（Ａ１）は図５（Ａ２）中のＣ１－Ｃ２線に沿った断面図に相当する。図５
（Ａ１）において、絶縁層４２８と保護絶縁層４１３の積層上に形成される導電層４１５
は、入力端子として機能する接続用の端子電極である。また、図５（Ａ１）において、端
子部では、ゲート配線層４２１ｃと同じ材料で形成される第１の端子４１１と、ソース配
線層４２２と同じ材料で形成される接続電極層４１２とがゲート絶縁層４０２を介して重
なり、導電層４１５で導通させている。また、導電層４１５は、第１電極４５７と同じ透
光性を有する材料、同じ工程で形成することができる。

また、図５（Ｂ１）、及び図５（Ｂ２）は、ソース配線端子部の断面図及び上面図をそれ
ぞれ図示している。また、図５（Ｂ１）は図５（Ｂ２）中のＣ３－Ｃ４線に沿った断面図
に相当する。図５（Ｂ１）において、絶縁層４２８と保護絶縁層４１３の積層上に形成さ
れる導電層４１８は、入力端子として機能する接続用の端子電極である。また、図５（Ｂ
１）において、端子部では、ゲート配線層４２１ｃと同じ材料で形成される電極層４１６
が、ソース配線と電気的に接続される第２の端子４１４の下方にゲート絶縁層４０２を介
して重なる。電極層４１６は第２の端子４１４とは電気的に接続しておらず、電極層４１
６を第２の端子４１４と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定す
れば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。
また、第２の端子４１４は、絶縁層４２８及び保護絶縁層４１３を介して導電層４１８と
電気的に接続している。また、導電層４１８は、第１電極４５７と同じ透光性を有する材
料、同じ工程で形成することができる。

ゲート配線、ソース配線、共通電位線、及び電源供給線は画素密度に応じて複数本設けら
れるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配
線と同電位の第２の端子、電源供給線と同電位の第３の端子、共通電位線と同電位の第４
の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設
ければ良いものとし、実施者が適宣決定すれば良い。

本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせる
ことができる。

（実施の形態５）
本実施の形態では、実施の形態２に示した図３（Ａ）及び図３（Ｃ）に用いる発光素子の
素子構造の一例について説明する。

図６（Ａ）に示す素子構造は、一対の電極（第１の電極１００１、第２の電極１００２）
間に発光領域を含むＥＬ層１００３が挟まれた構造を有する。なお、以下の本実施の形態
の説明においては、例として、第１の電極１００１を陽極として用い、第２の電極１００
２を陰極として用いるものとする。

また、ＥＬ層１００３は、少なくとも発光層を含んで形成されていればよく、発光層以外
の機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高
い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポ
ーラ性（電子及び正孔の輸送性の高い物質）の物質等を含む層を用いることができる。具
体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わ
せて用いることができる。

図６（Ａ）に示す発光素子は、第１の電極１００１と第２の電極１００２との間に生じた
電位差により電流が流れ、ＥＬ層１００３において正孔と電子とが再結合し、発光するも
のである。つまりＥＬ層１００３に発光領域が形成されるような構成となっている。

発光は、第１の電極１００１または第２の電極１００２のいずれか一方または両方を通っ
て外部に取り出される。従って、第１の電極１００１または第２の電極１００２のいずれ
か一方または両方は、透光性を有する物質で成る。

なお、ＥＬ層は図６（Ｂ）のように第１の電極１００１と第２の電極１００２との間に複
数積層されていても良い。ｎ（ｎは２以上の自然数）層の積層構造を有する場合には、ｍ
番目のＥＬ層と、（ｍ＋１）番目のＥＬ層との間には、それぞれ電荷発生層１００４を設
けることが好ましい。なお、ｍは自然数であり、且つ１以上（ｎ－１）以下である。

電荷発生層１００４は、有機化合物と金属酸化物の複合材料、金属酸化物、有機化合物と
アルカリ金属、アルカリ土類金属、またはこれらの化合物との複合材料の他、これらを適
宜組み合わせて形成することができる。有機化合物と金属酸化物の複合材料としては、例
えば、有機化合物とＶ_２Ｏ_５やＭｏＯ_３やＷＯ_３等の金属酸化物を含む。有機化合物とし
ては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリ
ゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、
有機化合物としては、正孔輸送性有機化合物として正孔移動度が１０^－６ｃｍ^２／Ｖｓ以
上であるものを適用することが好ましい。但し、電子よりも正孔の輸送性の高い物質であ
れば、これら以外のものを用いてもよい。なお、電荷発生層１００４に用いるこれらの材
料は、キャリア注入性、キャリア輸送性に優れているため、発光素子の低電流駆動を実現
することができる。

なお、電荷発生層１００４は、有機化合物と金属酸化物の複合材料と他の材料とを組み合
わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供
与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わ
せて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜
とを組み合わせて形成してもよい。

このような構成を有する発光素子は、エネルギーの移動や消光などの問題が起こり難く、
材料の選択の幅が広がることで高い発光効率と長い寿命とを併せ持つ発光素子とすること
が容易である。また、一方のＥＬ層で燐光発光、他方で蛍光発光を得ることも容易である
。

なお、電荷発生層１００４とは、第１の電極１００１と第２の電極１００２に電圧を印加
したときに、電荷発生層１００４に接して形成される一方のＥＬ層１００３に対して正孔
を注入する機能を有し、他方のＥＬ層１００３に電子を注入する機能を有する。

図６（Ｂ）に示す発光素子は、発光層に用いる発光物質の種類を変えることにより様々な
発光色を得ることができる。また、発光物質として発光色の異なる複数の発光物質を用い
ることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。

図６（Ｂ）に示す発光素子を用いて、白色発光を得る場合、複数の発光層の組み合わせと
しては、赤、青及び緑色の光を含んで白色に発光する構成であればよく、例えば、青色の
蛍光材料を発光物質として含む第１のＥＬ層と、緑色と赤色の燐光材料を発光物質として
含む第２のＥＬ層を有する構成が挙げられる。また、赤色の発光を示す第１のＥＬ層と、
緑色の発光を示す第２のＥＬ層と、青色の発光を示す第３のＥＬ層とを有する構成とする
こともできる。または、補色の関係にある光を発する発光層を有する構成であっても白色
発光が得られる。ＥＬ層が２層積層された積層型素子において、第１のＥＬ層から得られ
る発光の発光色と第２のＥＬ層から得られる発光の発光色を補色の関係にする場合、補色
の関係としては、青色と黄色、あるいは青緑色と赤色などが挙げられる。

なお、上述した積層型素子の構成において、積層されるＥＬ層の間に電荷発生層を配置す
ることにより、電流密度を低く保ったまま、高輝度領域での長寿命素子を実現することが
できる。また、電極材料の抵抗による電圧降下を小さくできるので、大面積での均一発光
が可能となる。

本実施の形態は実施の形態１乃至４のいずれか一と組み合わせることができる。

（実施の形態６）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図
７を用いて説明する。図７（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発
光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図７
（Ｂ）は、図７（Ａ）のＨ－Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図７（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号
線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

薄膜トランジスタ４５０９、４５１０は、実施の形態１で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジスタ４
５０９としては、実施の形態１で示した薄膜トランジスタ４５０、画素用の薄膜トランジ
スタ４５１０としては、薄膜トランジスタ４６０を用いることができる。本実施の形態に
おいて、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。

薄膜トランジスタ４５０９は、チャネル保護層として機能する絶縁層４５４１ａと、酸化
物半導体層の積層の周縁部（側面を含む）を覆う絶縁層４５４１ｂとが形成されている。

また、薄膜トランジスタ４５１０は、接続電極層４５４８を介して第１電極４５１７と電
気的に接続されている。また、薄膜トランジスタ４５１０の酸化物半導体層を覆う酸化物
絶縁層４５４２が形成されている。

酸化物絶縁層４５４１ａ、４５４１ｂ、４５４２は実施の形態１で示した酸化物絶縁層４
２６ａ、４２６ｂと同様な材料及び方法で形成すればよい。また、酸化物絶縁層４５４１
ａ、４５４１ｂ、４５４２を覆う絶縁層４５４４が形成される。絶縁層４５４４は、実施
の形態１で示した絶縁層４２８と同様な材料及び方法で形成すればよい。

発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、薄膜トランジ
スタ４５１０上に形成される。

また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能する
オーバーコート層４５４３で覆う構成となっている。

また、オーバーコート層４５４３上に絶縁層４５４６が形成されている。絶縁層４５４６
は実施の形態１で示した保護絶縁層４１３と同様な材料及び方法で形成すればよい。

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１電極４
５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接
続されている。なお発光素子４５１１の構成は、第１電極４５１７、電界発光層４５１２
、第２電極４５１３の積層構造であるが、示した構成に限定されない。発光素子４５１１
から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができ
る。

隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。

発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。

接続端子電極４５１５が、発光素子４５１１が有する第１電極４５１７と同じ導電膜から
形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びドレイン
電極層と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でな
ければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまた
はアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図７の構成に限定されない。

以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。

（実施の形態７）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。

画素部に配置する薄膜トランジスタは、実施の形態１に従って形成する。また、実施の形
態１に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャ
ネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一
基板上に形成する。

アクティブマトリクス型表示装置のブロック図の一例を図９（Ａ）に示す。表示装置の基
板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動
回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が
信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５
３０２、及び走査線駆動回路５３０３から延伸して配置されている。なお走査線と信号線
との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている。また
、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉ
ｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣともい
う）に接続されている。

図９（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号
線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、
外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また
、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接
続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回路
５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（スタ
ートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＫ２）を供給する。信号線
駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号線駆動回路用クロ
ック信号（ＳＣＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ信号ともいう）、ラ
ッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、周期のずれた複数の
クロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）とともに供給される
ものであってもよい。なお、第１の走査線駆動回路５３０２と第２の走査線駆動回路５３
０３との一方を省略することが可能である。

図９（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２
の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動
回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構
成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜
トランジスタによって、基板５３００に形成する駆動回路を構成することができる。した
がって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができる
。

また、実施の形態１に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図１０（Ａ
）、図１０（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作につい
て一例を示し説明する。

信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１～５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１～５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１～５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１～５６０３＿ｋは、Ｎチャネル型ＴＦＴであ
る例を説明する。

信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第１端子は、各々、配線５６０４＿１
～５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第２端子
は、各々、信号線Ｓ１～Ｓｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。

シフトレジスタ５６０１は、配線５６０５＿１～５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１～５６
０２＿Ｎを順番に選択する機能を有する。

スイッチング回路５６０２＿１は、配線５６０４＿１～５６０４＿ｋと信号線Ｓ１～Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１～５６０４＿ｋの電位を信号線Ｓ１～Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１～５６０３＿ｋは、各々、配線５６０４＿１～５６０４＿ｋ
と信号線Ｓ１～Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１～５６０４＿ｋ
の電位を信号線Ｓ１～Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１～５６０３＿ｋは、各々、スイッチとしての機能を有する。

なお、配線５６０４＿１～５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。

次に、図１０（Ａ）の信号線駆動回路の動作について、図１０（Ｂ）のタイミングチャー
トを参照して説明する。図１０（Ｂ）には、信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１～Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１～Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１～５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１～期間ＴＮに分割される。期間Ｔ１～ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。

なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。

期間Ｔ１～期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１～５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１～５６０３＿ｋはオンになるので、配線５６０４＿１～５６０４＿ｋと、信
号線Ｓ１～Ｓｋとが導通状態になる。このとき、配線５６０４＿１～５６０４＿ｋには、
Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１～５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目～ｋ列目の画素に書き込まれる。こうして、期間Ｔ１～ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。

以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。

なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１、
２、５、６に示す薄膜トランジスタで構成される回路を用いることが可能である。この場
合、シフトレジスタ５６０１が有する全てのトランジスタの極性をＮチャネル型、又はＰ
チャネル型のいずれかの極性のみで構成することができる。

走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１１及び図１２を用いて説明する。

なお、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタを有
している。また場合によってはレベルシフタや、バッファなどを有していても良い。走査
線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号
（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッ
ファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画
素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジ
スタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能な
ものが用いられる。

走査線駆動回路、信号線駆動回路のシフトレジスタについて、図１１及び図１２を参照し
て説明する。シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回
路１０＿Ｎ（Ｎは３以上の自然数）を有している（図１１（Ａ）参照）。図１１（Ａ）に
示すシフトレジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ
には、第１の配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロッ
ク信号ＣＫ２、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４
のクロック信号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配
線１５からのスタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目
以降の第ｎのパルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段の
パルス出力回路１０＿ｎ－１からの信号（前段信号ＯＵＴ（ｎ－１）という）が入力され
る。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３
からの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２
段後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（
ｎ＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／また
は二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）～
ＯＵＴ（Ｎ）（ＳＲ））、別の回路等に入力される第２の出力信号（ＯＵＴ（１）～ＯＵ
Ｔ（Ｎ））が出力される。ただし、図１１（Ａ）に示すように、シフトレジスタの最終段
の２つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第
２のスタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすれ
ばよい。

なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）～第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う

第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１１（Ｂ）参
照）。第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線
１１～第４の配線１４のいずれかと電気的に接続されている。例えば、図１１（Ａ）にお
いて、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的
に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子
２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２
は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第
３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続
されている。

第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ
１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力
端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４に第１のスタート
パルスＳＰ１が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１
の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２
７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。

なお第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上
記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。図１１（Ｃ）
に上記実施の形態で説明した４端子の薄膜トランジスタ２８のシンボルについて示す。図
１１（Ｃ）に示す薄膜トランジスタ２８のシンボルは、上記実施の形態１、２、５、６の
いずれか一で説明した４端子の薄膜トランジスタを意味し、図面等で以下用いることとす
る。なお、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を
有する場合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方
のゲート電極を上方のゲート電極とも呼ぶ。薄膜トランジスタ２８は、下方のゲート電極
に入力される第１の制御信号Ｇ１及び上方のゲート電極に入力される第２の制御信号Ｇ２
によって、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うことのできる素子である。

酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図１１（Ｃ）に示す薄膜トラ
ンジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチャネル形成領域の上下にゲー
ト絶縁膜を介してゲート電極を設け、上部及び／または下部のゲート電極の電位を制御す
ることにより所望の値に制御することができる。

次に、パルス出力回路の具体的な回路構成の一例について、図１１（Ｄ）で説明する。

第１のパルス出力回路１０＿１は、第１のトランジスタ３１～第１３のトランジスタ４
３を有している（図１１（Ｄ）参照）。また、第１の高電源電位ＶＤＤが供給される電源
線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給され
る電源線５３から、第１のトランジスタ３１～第１３のトランジスタ４３に信号、または
電源電位が供給される。ここで図１１（Ｄ）の各電源線の電源電位の大小関係は、第１の
電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の
電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）～第４のク
ロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、Ｈ
レベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤ
を、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、ト
ランジスタのゲート電極に印加される電位を低く抑えることができ、トランジスタのしき
い値のシフトを低減し、劣化を抑制することができる。なお図１１（Ｄ）に図示するよう
に、第１のトランジスタ３１～第１３のトランジスタ４３のうち、第１のトランジスタ３
１、第６のトランジスタ３６乃至第９のトランジスタ３９には、図１１（Ｃ）で示した４
端子の薄膜トランジスタ２８を用いることが好ましい。第１のトランジスタ３１、第６の
トランジスタ３６乃至第９のトランジスタ３９の動作は、ソースまたはドレインとなる電
極の一方が接続されたノードの電位を、ゲート電極の制御信号によって切り替えることが
求められるトランジスタであり、ゲート電極に入力される制御信号に対する応答が速い（
オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低減することができ
るトランジスタである。そのため、図１１（Ｃ）で示した４端子の薄膜トランジスタ２８
を用いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス
出力回路とすることができる。なお図１１（Ｄ）では第１の制御信号Ｇ１及び第２の制御
信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成としてもよい。

図１１（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されて
いる。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子
が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジ
スタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子
が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接
続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、
第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、
第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート
電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の
入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線
５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のト
ランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上
方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ
３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８
の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）
が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子
が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気
的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子
２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジ
スタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端
子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に
電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２
に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２
１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極
が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ
４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電
気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジ
スタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端
子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され
、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲー
ト電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５
３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極
が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電
気的に接続されている。

図１１（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ
４０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする
。また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、
第５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトラン
ジスタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノード
Ｂとする。

図１２（Ａ）に、図１１（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。

具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。

なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子であり、ドレイン領域とソース領域の間にチャネル領域を有しており、
ドレイン領域とチャネル領域とソース領域とを介して電流を流すことが出来る。ここで、
ソースとドレインとは、薄膜トランジスタの構造や動作条件等によって変わるため、いず
れがソースまたはドレインであるかを限定することが困難である。そこで、ソース及びド
レインとして機能する領域を、ソースもしくはドレインと呼ばない場合がある。その場合
、一例としては、それぞれを第１端子、第２端子と表記する場合がある。

なお図１１（Ｄ）、図１２（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。

ここで、図１２（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１２（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１２（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。

なお、図１２（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。

ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第
１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため
、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は
上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにする
ことができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジス
タ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１
のトランジスタ３１の劣化を抑制することができる。

なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減することが利点である。

なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、
アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されるこ
とによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給す
る電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き
回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。

なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３
によって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏
する。なお、図１２（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び
第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８の
トランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジ
スタ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３
の電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲー
ト電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して
２回生じることとなる。一方、図１２（Ａ）に示すシフトレジスタを図１２（Ｂ）のよう
に、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７の
トランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトラン
ジスタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入
力端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下
を、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができ
る。そのため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲー
ト電極）に第３の入力端子２３からクロック信号が供給され、第８のトランジスタ３８の
ゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロッ
ク信号が供給される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動
回数が低減され、ノイズを低減することが出来るためである。

このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する
期間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス
出力回路の誤動作を抑制することができる。

（実施の形態８）
本実施の形態では、薄膜トランジスタの作製工程の一部が実施の形態１と異なる例を図８
に示す。図８は、図１と工程が一部異なる点以外は同じであるため、同じ箇所には同じ符
号を用い、同じ箇所の詳細な説明は省略する。

まず、実施の形態１に従って、基板上に２種類のゲート電極層と、ゲート絶縁層４０２を
形成し、一方のゲート電極層とゲート絶縁層を介して一部重なるソース電極層４５５ａ、
及びドレイン電極層４５５ｂを形成する。そして、ゲート絶縁層４０２、ソース電極層４
５５ａ、及びドレイン電極層４５５ｂ上に酸化物半導体膜の成膜を行う。

次いで、酸化物半導体膜の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上基板の歪み点未満、好ましくは４２５℃以上とする
。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃未満であれば
加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一つで
ある電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気下において加熱処理を行
った後、大気に触れることなく、酸化物半導体膜への水や水素等の不純物の再混入を防ぎ
、酸化物半導体膜を得る。その後、同じ炉に高純度の酸素ガス、高純度のＮ_２Ｏガス、又
は超乾燥エア（露点が－４０℃以下、好ましくは－６０℃以下）を導入して冷却を行う。
酸素ガスまたはＮ_２Ｏガスに、水、水素などが含まれないことが好ましい。または、加熱
処理装置に導入する酸素ガスまたはＮ_２Ｏガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素ガスまたはＮ_２Ｏガス中の不
純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、脱水化または脱水素化を行う第１の加熱処理後に２００℃以上４００℃以下、好ま
しくは２００℃以上３００℃以下の温度で酸素ガスまたはＮ_２Ｏガス雰囲気下での加熱処
理を行ってもよい。

以上の工程を経ることによって酸化物半導体膜全体を酸素過剰な状態とすることで、高抵
抗化、即ちＩ型化させる。なお、本実施の形態では、酸化物半導体膜成膜直後に脱水化ま
たは脱水素化を行う第１の加熱処理を行う例を示したが、特に限定されず、酸化物半導体
膜成膜後の工程であればよい。

次いで、フォトリソグラフィ工程により酸化物半導体膜及びゲート絶縁層４０２を選択的
にエッチングしてゲート電極層４２１ｂに達するコンタクトホールを形成する。酸化物半
導体膜上にレジストを形成することによって、ゲート絶縁層４０２と酸化物半導体膜の界
面の汚染を防ぐことができる。そして、レジストマスクを除去した状態を図８（Ａ）に示
す。

次いで、レジストマスクを除去した後、再度レジストマスクを形成し、酸化物半導体膜を
選択的にエッチングして島状の酸化物半導体層に加工する。そして、レジストマスクを除
去し、ゲート絶縁層４０２上に酸化物半導体層４０４、４０５を得る（図８（Ｂ）参照。
）。

次いで、ゲート絶縁層４０２、及び酸化物半導体層４０４、４０５上に、スパッタ法で酸
化物絶縁膜を形成した後、フォトリソグラフィ工程によりレジストマスクを形成し、選択
的にエッチングを行って酸化物絶縁層４２６ａ、４２６ｂを形成し、その後レジストマス
クを除去する。この段階で、酸化物半導体層は、酸化物絶縁層と接する領域が形成され、
この領域のうち、ゲート電極層とゲート絶縁層と酸化物絶縁層４２６ａに重なる領域がチ
ャネル形成領域となる。また、酸化物半導体層の周縁及び側面を覆う酸化物絶縁層４２６
ｂと重なる領域も形成される。また、このフォトリソグラフィ工程によりゲート絶縁層４
２１ｂに達するコンタクトホールの形成と、ドレイン電極層４５５ｂに達するコンタクト
ホールの形成も行う（図８（Ｃ）参照。）。

酸化物絶縁膜は、水分や、水素イオンや、ＯＨ^－などの不純物を含まず、これらが外部か
ら侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素
膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。

次いで、ゲート絶縁層４０２、酸化物絶縁層４２６ａ、４２６ｂ、及び酸化物半導体層上
に、酸化物導電膜と金属導電膜の積層を形成する。スパッタ法を用いれば、酸化物導電膜
と金属導電膜の積層を大気に触れることなく連続的に成膜を行うことができる。

酸化物導電膜としては、酸化亜鉛を成分として含むものが好ましく、酸化インジウムを含
まないものであることが好ましい。そのような酸化物導電膜として、酸化亜鉛、酸化亜鉛
アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウムなどが挙げられる。本実施の
形態では酸化亜鉛膜を用いる。

また、金属導電膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、から選ばれた元
素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用い
る。また、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる
。本実施の形態ではモリブデン膜とアルミニウム膜とモリブデン膜とを積層した三層積層
膜を用いる。

次いで、レジストマスクを形成し、金属導電膜を選択的にエッチングしてソース電極層４
４５ａ、ドレイン電極層４４５ｂ、接続電極層４４９、及び接続電極層４４２を形成した
後、レジストマスクを除去する。なお、レジストマスクを除去するために用いられるレジ
スト剥離液はアルカリ性溶液であり、レジスト剥離液を用いる場合は、ソース電極層４４
５ａ、ドレイン電極層４４５ｂ、接続電極層４４９、及び接続電極層４４２をマスクとし
て酸化亜鉛膜も選択的にエッチングされる。ソース電極層４４５ａの下に接して酸化物導
電層４４６ａが形成され、ドレイン電極層４４５ｂの下に接して酸化物導電層４４６ｂが
形成される。ソース電極層４４５ａと酸化物半導体層との間に酸化物導電層４４６ａを設
けることによって接触抵抗を下げ、低抵抗化を図ることができ、高速動作が可能な薄膜ト
ランジスタを実現できる。ソース電極層４４５ａと酸化物半導体層との間に設けられる酸
化物導電層４４６ａはソース領域として機能し、ドレイン電極層４４５ｂと酸化物半導体
層との間に設けられる酸化物導電層４４６ｂはドレイン領域として機能するため、周辺回
路（駆動回路）の周波数特性を向上させるために有効である。また、モリブデン膜と酸化
物半導体層とが直接接する場合、接触抵抗が高くなる問題がある。これは、Ｔｉに比べＭ
ｏは酸化しにくいため酸化物半導体層から酸素を引き抜く作用が弱く、Ｍｏと酸化物半導
体層の接触界面がｎ型化しないためである。しかし、かかる場合でも、酸化物半導体層と
ソース電極層との間に酸化物導電層４４６ａを介在させ、酸化物半導体層とドレイン電極
層との間に酸化物導電層４４６ｂを介在させることで接触抵抗を低減でき、周辺回路（駆
動回路）の周波数特性を向上させることができる。

また、同じ工程で接続電極層４４９の下に接して酸化物導電層４４８が形成され、接続電
極層４４２の下に接して酸化物導電層４４７が形成される（図８（Ｄ）参照。）。接続電
極層４４９とゲート電極層４２１ｂとの間に酸化物導電層４４８を形成することにより、
バッファとなり、好ましく、さらに金属とは絶縁性の酸化物を作らないので好ましい。

なお、酸化物半導体層と酸化物導電層はエッチング速度に差があるため、酸化物半導体層
上に接する酸化物導電層は、時間制御で除去することができる。

また、金属導電膜を選択的にエッチングした後、酸素アッシング処理でレジストマスクを
除去して、酸化亜鉛膜を残存させた後、ソース電極層４４５ａ、ドレイン電極層４４５ｂ
、接続電極層４４９、及び接続電極層４４２をマスクとして酸化亜鉛膜を選択的にエッチ
ングしてもよい。

また、金属導電膜を選択的にエッチングした後、第１の加熱処理を行う場合、酸化物導電
層４４６ａ、４４６ｂ、４４７、４４８に酸化珪素のような結晶化阻害物質が含まれてい
ない限り、酸化物導電層４４６ａ、４４６ｂ、４４７、４４８は結晶化する。一方、第１
の加熱処理によって酸化物半導体層は結晶化せず、非晶質構造のままである。酸化物導電
層の結晶は下地面に対して柱状に成長する。その結果ソース電極及びドレイン電極を形成
するために、酸化物導電層の上層の金属膜をエッチングする場合、下層の酸化物導電層に
アンダーカットが形成されるのを防ぐことができる。

次いで、薄膜トランジスタの電気的特性のばらつきを軽減するため、不活性ガス雰囲気下
、または窒素ガス雰囲気下で第２の加熱処理（好ましくは１５０℃以上３５０℃未満）を
行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。なお、第２
の加熱処理により、酸化物半導体層中に酸素の拡散が行われる。酸化物半導体層中への酸
素の拡散によりチャネル形成領域を高抵抗化（Ｉ型化）を図ることができる。それにより
、ノーマリーオフとなる薄膜トランジスタを得ることができる。また、第２の加熱処理に
より、酸化物導電層４４６ａ、４４６ｂ、４４７、４４８を結晶化させ、導電性を向上さ
せることもできる。

次いで、酸化物絶縁層４２６ａ、４２６ｂ、ソース電極層４４５ａ、ドレイン電極層４４
５ｂ上に絶縁層４２８を形成する（図８（Ｅ）参照。）。

以上の工程により、同一基板上に薄膜トランジスタ４４０と、薄膜トランジスタ４６０を
作製することができる。

駆動回路に配置される薄膜トランジスタ４４０は絶縁表面を有する基板４００上に、ゲー
ト電極層４２１ａ、ゲート絶縁層４０２、少なくともチャネル形成領域４４３、高抵抗ソ
ース領域４４４ａ、及び高抵抗ドレイン領域４４４ｂを有する酸化物半導体層、酸化物導
電層４４６ａ、４４６ｂ、ソース電極層４４５ａ、及びドレイン電極層４４５ｂを含む。
また、チャネル形成領域４４３に接する酸化物絶縁層４２６ａが設けられている。また、
ソース電極層４４５ａ、及びドレイン電極層４４５ｂ上には絶縁層４２８が設けられる。

高抵抗ソース領域４４４ａとソース電極層４４５ａとの間にはソース領域として機能する
酸化物導電層４４６ａが設けられ、高抵抗ドレイン領域４４４ｂとドレイン電極層４４５
ｂとの間にはドレイン領域として機能する酸化物導電層４４６ｂが設けられ、接触抵抗の
低減を図っている。

また、酸化物絶縁層４２６ｂと重なる酸化物半導体層の第１領域４４４ｃ、第２領域４４
４ｄは、チャネル形成領域４４３と同じ酸素過剰な状態であり、リーク電流の低減や、寄
生容量を低減する機能も果たしている。また、絶縁層４２８と接する酸化物半導体層の第
３領域４４４ｅは、チャネル形成領域４４３と高抵抗ソース領域４４４ａの間に設けられ
る。また、絶縁層４２８と接する酸化物半導体層の第４領域４４４ｆは、チャネル形成領
域４４３と高抵抗ドレイン領域４４４ｂの間に設けられる。絶縁層４２８と接する酸化物
半導体層の第３領域４４４ｅ、及び第４領域４４４ｆはオフ電流の低減を図ることができ
る。

本実施の形態は実施の形態１乃至７のいずれか一と自由に組み合わせることができる。

（実施の形態９）
本明細書に開示する発光装置は、さまざまな電子機器（遊技機も含む）に適用することが
できる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受
信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲ
ーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる
。

図１３（Ａ）は、携帯電話機１１００の一例を示している。携帯電話機１１００は、筐体
１１０１に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１
０４、スピーカー１１０５、マイク１１０６などを備えている。

図１３（Ａ）に示す携帯電話機１１００は、表示部１１０２を指などで触れることで、情
報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表
示部１１０２を指などで触れることにより行うことができる。

表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１１０２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１１０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。

また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表
示部１１０２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１１０２を触れること、又は筐体１１０１の操作
ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知し、表示
部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。

表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

表示部１１０２には、実施の形態１に示す薄膜トランジスタ４６０を複数配置するが、薄
膜トランジスタ４６０は透光性を有しているため、表示部１１０２に光センサを設ける場
合には入射光を薄膜トランジスタ４６０が妨げないため有効である。また、表示部に近赤
外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いる場合に
おいても薄膜トランジスタ４６０が遮光しないため、好ましい。

図１３（Ｂ）も携帯電話機の一例である。図１３（Ｂ）を一例とした携帯型情報端末は、
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。

図１３（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で
構成されている。筐体１８００には、表示パネル１８０２、スピーカー１８０３、マイク
ロフォン１８０４、操作キー１８０５、ポインティングデバイス１８０６、カメラ用レン
ズ１８０７、外部接続端子１８０８などを備え、筐体１８０１には、キーボード１８１０
、外部メモリスロット１８１１などを備えている。また、アンテナは筐体１８０１内部に
内蔵されている。

また、表示パネル１８０２はタッチパネルを備えており、図１３（Ｂ）には映像表示され
ている複数の操作キー１８０５を点線で示している。

また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい
。

発光装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が
適宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えて
いるため、テレビ電話が可能である。スピーカー１８０３及びマイクロフォン１８０４は
音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と
筐体１８０１は、スライドし、図１３（Ｂ）のように展開している状態から重なり合った
状態とすることができ、携帯に適した小型化が可能である。

外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。

図１４（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

表示部９６０３には、実施の形態１に示す薄膜トランジスタ４６０を複数配置するため、
発光装置が特に下面射出型の場合に開口率を高くすることができる。

図１４（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。

表示部９７０３には、実施の形態１に示す薄膜トランジスタ４６０を複数配置するため、
発光装置が特に下面射出型の場合に開口率を高くすることができる。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図１５は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されてお
り、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８
２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。

表示部９８８３には、実施の形態１に示す薄膜トランジスタ４６０を複数配置するため、
発光装置が特に下面射出型の場合に開口率を高くすることができる。

また、図１５に示す携帯型遊技機は、その他、スピーカー部９８８４、記録媒体挿入部９
８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、セン
サ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温
度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度
、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を
備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明
細書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設け
られた構成とすることができる。図１５に示す携帯型遊技機は、記録媒体に記録されてい
るプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線
通信を行って情報を共有する機能を有する。なお、図１５に示す携帯型遊技機が有する機
能はこれに限定されず、様々な機能を有することができる。

図１６は、上記実施の形態を適用して形成される発光装置を、室内の照明装置３００１と
して用いた例である。実施の形態２で示した発光装置は大面積化も可能であるため、大面
積の照明装置として用いることができる。また、上記実施の形態２で示した発光装置は、
卓上照明器具３０００として用いることも可能である。なお、照明器具には天井固定型の
照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含ま
れる。

以上のように、実施の形態２、及び実施の形態３で示した発光装置は、上記のような様
々な電子機器の表示パネルに配置することができる。薄膜トランジスタ４５０を駆動回路
として用い、薄膜トランジスタ４６０を表示パネルのスイッチング素子として用いること
により、発光装置が特に下面射出型の場合に高い開口率を有する表示部を備えた信頼性の
高い電子機器を提供することができる。

４００ 基板
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０４ 酸化物半導体層
４１１ 第１の端子
４１２ 接続電極層
４１３ 保護絶縁層
４１４ 第２の端子
４１５ 導電層
４１６ 電極層
４１７ 導電層
４１８ 導電層
４２１ａ ゲート電極層
４２１ｂ ゲート電極層
４２１ｃ ゲート配線層
４２２ ソース配線層
４２３ チャネル形成領域
４２４ａ 高抵抗ソース領域
４２４ｂ 高抵抗ドレイン領域
４２４ｃ 第１領域
４２４ｄ 第２領域
４２４ｅ 第３領域
４２４ｆ 第４領域
４２５ａ ソース電極層
４２５ｂ ドレイン電極層
４２６ａ 酸化物絶縁層
４２６ｂ 酸化物絶縁層
４２８ 絶縁層
４２９ 接続電極層
４３０ 容量配線層
４３１ 容量電極層
４４０ 薄膜トランジスタ
４４１ 酸化物半導体層
４４２ 接続電極層
４４３ チャネル形成領域
４４４ａ 高抵抗ソース領域
４４４ｂ 高抵抗ドレイン領域
４４４ｃ 第１領域
４４４ｄ 第２領域
４４４ｅ 第３領域
４４４ｆ 第４領域
４４５ａ ソース電極層
４４５ｂ ドレイン電極層
４４６ａ 酸化物導電層
４４６ｂ 酸化物導電層
４４７ 酸化物導電層
４４８ 酸化物導電層
４４９ 接続電極層
４５０ 薄膜トランジスタ
４５１ａ ゲート電極層
４５１ｂ ゲート電極層
４５２ 接続電極層
４５３ 酸化物半導体層
４５４ 酸化物半導体層
４５５ａ ソース電極層
４５５ｂ ドレイン電極層
４５６ カラーフィルタ層
４５７ 第１電極
４５８ オーバーコート層
４５９ 隔壁
４６０ 薄膜トランジスタ

Claims (4)

1. 第１のトランジスタと、第２のトランジスタと、を有する表示装置であって、
   前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
   前記第１の導電層と重なる領域を有し、前記第１のトランジスタのチャネル形成領域を有する第１の半導体膜と、
   前記第１の半導体膜の上面と接する領域を有し、前記第１のトランジスタのソース電極又はドレイン電極として機能する領域を有する第２の導電層と、
   前記第２のトランジスタのゲート電極として機能する領域を有する第３の導電層と、
   前記第２のトランジスタのソース電極又はドレイン電極として機能する領域を有する第４の導電層と、
   前記第４の導電層の上面と接する領域と前記第３の導電層と重なる領域とを有し、前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
   前記第２の半導体膜の上面と接する領域と前記第４の導電層の上面と接する領域とを有する第１の絶縁層と、
   前記第１の絶縁層の上面と接する領域を有し、前記第１の絶縁層の開口部を介して前記第４の導電層の上面と接する領域を有する第５の導電層と、
   前記第２の導電層の上面と接する領域と前記第５の導電層の上面と接する領域とを有する第２の絶縁層と、を有し、
   前記第１の導電層と、前記第３の導電層とは、異なる材料を有し、
   前記第２の導電層と、前記第４の導電層とは、異なる材料を有し、
   前記第２の導電層と、前記第５の導電層とは、同じ材料を有する、表示装置。
2. 第１のトランジスタと、第２のトランジスタと、を有する表示装置であって、
   前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
   前記第１の導電層と重なる領域を有し、前記第１のトランジスタのチャネル形成領域を有する第１の半導体膜と、
   前記第１の半導体膜の上面と接する領域を有し、前記第１のトランジスタのソース電極又はドレイン電極として機能する領域を有する第２の導電層と、
   前記第２のトランジスタのゲート電極として機能する領域を有する第３の導電層と、
   前記第２のトランジスタのソース電極又はドレイン電極として機能する領域を有する第４の導電層と、
   前記第４の導電層の上面と接する領域と前記第３の導電層と重なる領域とを有し、前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
   前記第２の半導体膜の上面と接する領域と前記第４の導電層の上面と接する領域とを有する第１の絶縁層と、
   前記第１の絶縁層の上面と接する領域を有し、前記第１の絶縁層の開口部を介して前記第４の導電層の上面と接する領域を有する第５の導電層と、
   前記第２の導電層の上面と接する領域と前記第５の導電層の上面と接する領域とを有する第２の絶縁層と、を有し、
   前記第１の導電層と、前記第３の導電層とは、異なる材料を有し、
   前記第２の導電層と、前記第４の導電層とは、異なる材料を有し、
   前記第２の導電層と、前記第５の導電層とは、同じ材料を有し、
   前記第１のトランジスタは、駆動回路部に配置され、
   前記第２のトランジスタは、画素部に配置される、表示装置。
3. 第１のトランジスタと、第２のトランジスタと、を有する表示装置であって、
   前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
   前記第１の導電層と重なる領域を有し、前記第１のトランジスタのチャネル形成領域を有する第１の半導体膜と、
   前記第１の半導体膜の上面と接する領域を有し、前記第１のトランジスタのソース電極又はドレイン電極として機能する領域を有する第２の導電層と、
   前記第２のトランジスタのゲート電極として機能する領域を有する第３の導電層と、
   前記第２のトランジスタのソース電極又はドレイン電極として機能する領域を有する第４の導電層と、
   前記第４の導電層の上面と接する領域と前記第３の導電層と重なる領域とを有し、前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
   前記第２の半導体膜の上面と接する領域と前記第４の導電層の上面と接する領域とを有する第１の絶縁層と、
   前記第１の絶縁層の上面と接する領域を有し、前記第１の絶縁層の開口部を介して前記第４の導電層の上面と接する領域を有する第５の導電層と、
   前記第１の導電層と同じ材料を有する第６の導電層と、
   前記第６の導電層と重なる領域を有し、且つ前記第３の導電層と同じ材料を有する第７の導電層と、
   前記第６の導電層の上面と接する領域を有し、且つ前記第７の導電層と電気的に接続された、第８の導電層と、
   前記第２の導電層の上面と接する領域、前記第５の導電層の上面と接する領域、及び前記第８の導電層の上面と接する領域を有する第２の絶縁層と、を有し、
   前記第１の導電層と、前記第３の導電層とは、異なる材料を有し、
   前記第２の導電層と、前記第４の導電層とは、異なる材料を有し、
   前記第２の導電層と、前記第５の導電層と、前記第８の導電層とは、同じ材料を有する、表示装置。
4. 第１のトランジスタと、第２のトランジスタと、を有する表示装置であって、
   前記第１のトランジスタのゲート電極として機能する領域を有する第１の導電層と、
   前記第１の導電層と重なる領域を有し、前記第１のトランジスタのチャネル形成領域を有する第１の半導体膜と、
   前記第１の半導体膜の上面と接する領域を有し、前記第１のトランジスタのソース電極又はドレイン電極として機能する領域を有する第２の導電層と、
   前記第２のトランジスタのゲート電極として機能する領域を有する第３の導電層と、
   前記第２のトランジスタのソース電極又はドレイン電極として機能する領域を有する第４の導電層と、
   前記第４の導電層の上面と接する領域と前記第３の導電層と重なる領域とを有し、前記第２のトランジスタのチャネル形成領域を有する第２の半導体膜と、
   前記第２の半導体膜の上面と接する領域と前記第４の導電層の上面と接する領域とを有する第１の絶縁層と、
   前記第１の絶縁層の上面と接する領域を有し、前記第１の絶縁層の開口部を介して前記第４の導電層の上面と接する領域を有する第５の導電層と、
   前記第１の導電層と同じ材料を有する第６の導電層と、
   前記第６の導電層と重なる領域を有し、且つ前記第３の導電層と同じ材料を有する第７の導電層と、
   前記第６の導電層の上面と接する領域を有し、且つ前記第７の導電層と電気的に接続された、第８の導電層と、
   前記第２の導電層の上面と接する領域、前記第５の導電層の上面と接する領域、及び前記第８の導電層の上面と接する領域を有する第２の絶縁層と、を有し、
   前記第１の導電層と、前記第３の導電層とは、異なる材料を有し、
   前記第２の導電層と、前記第４の導電層とは、異なる材料を有し、
   前記第２の導電層と、前記第５の導電層と、前記第８の導電層とは、同じ材料を有し、
   前記第１のトランジスタは、駆動回路部に配置され、
   前記第２のトランジスタは、画素部に配置される、表示装置。

Images