JP2014067522A - 表示装置およびその製造方法 - Google Patents

表示装置およびその製造方法 Download PDF

Info

Publication number
JP2014067522A
JP2014067522A JP2012210697A JP2012210697A JP2014067522A JP 2014067522 A JP2014067522 A JP 2014067522A JP 2012210697 A JP2012210697 A JP 2012210697A JP 2012210697 A JP2012210697 A JP 2012210697A JP 2014067522 A JP2014067522 A JP 2014067522A
Authority
JP
Japan
Prior art keywords
layer
substrate
cathode
display device
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012210697A
Other languages
English (en)
Inventor
Kentaro Miura
健太郎 三浦
Tomomasa Ueda
知正 上田
Nobumi Saito
信美 斉藤
Shintaro Nakano
慎太郎 中野
Tatsunori Sakano
竜則 坂野
Hajime Yamaguchi
一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012210697A priority Critical patent/JP2014067522A/ja
Priority to US13/803,941 priority patent/US20140084310A1/en
Priority to CN201310082005.9A priority patent/CN103682172A/zh
Priority to TW102109316A priority patent/TW201413932A/zh
Priority to KR1020130027759A priority patent/KR20140039955A/ko
Publication of JP2014067522A publication Critical patent/JP2014067522A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

【課題】実施形態は、信頼性の高い表示装置を提供する。
【解決手段】実施形態に係る表示装置の製造方法は、第１基板と、前記第１基板の上に設けられたｎチャネル型の薄膜トランジスタと、前記薄膜トランジスタに接続された陰極と、を有する第１基板部に、第２基板と、前記第２基板の上に設けられた陽極と、を有する第２基板部を、中間層を介して対向させ、前記陽極および前記陰極の間に前記中間層を介在させて前記第１基板部に前記第２基板部を接合する。
【選択図】図１

Description

本発明の実施形態は、表示装置およびその製造方法に関する。
有機電界発光（Electroluminescence：ＥＬ）ディスプレイは、広い色再現域と優れた動画表示能力とを有し、スマートフォンやタブレット端末、テレビなど幅広い用途に用いることが可能である。
また、有機ＥＬディスプレイは、その形状の自由度が大きい。例えば、基板上に樹脂層を介して薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）と有機ＥＬ層とを形成し基板を除去することにより、可撓性を有する表示装置を実現することができる。
しかしながら、有機ＥＬ層は水や酸素と反応して劣化するため、有機ＥＬ層と、水および酸素と、の接触を防ぐ技術が重要である。また、有機ＥＬディスプレイでは、有機ＥＬ層の劣化および駆動回路の経時変化により輝度の低下を生じることがある。
特開２００３−３２３９８６号公報
実施形態は、信頼性の高い表示装置を提供する。
実施形態に係る表示装置の製造方法は、第１基板と、前記第１基板の上に設けられたｎチャネル型の薄膜トランジスタと、前記薄膜トランジスタに接続された陰極と、を有する第１基板部に、第２基板と、前記第２基板の上に設けられた陽極と、を有する第２基板部を、中間層を介して対向させ、前記陽極および前記陰極の間に前記中間層を介在させて前記第１基板部に前記第２基板部を接合する。
第１実施形態に係る表示装置を例示する模式断面図である。 図２（ａ）は、第１実施形態に係る表示装置を例示する等価回路であり、図２（ｂ）は、比較例に係る表示装置の等価回路である。 図３（ａ）〜図３（ｄ）は、第１実施形態に係る表示装置の製造方法を例示する模式断面図である。 図３に続く工程を例示する模式断面図である。 図５（ａ）〜図５（ｃ）は、第１実施形態に係る表示装置の一部を例示する模式平面図である。 図６（ａ）および図６（ｂ）は、第１実施形態に係る表示装置の一部を例示する模式断面図である。 第１実施形態の第１変形例に係る表示装置の製造方法を例示する模式断面図である。 第１実施形態の第２変形例に係る表示装置の製造方法を例示する模式断面図である。 第１実施形態の第３変形例に係る表示装置の製造方法を例示する模式断面図である。 第１実施形態の第４変形例に係る表示装置の製造方法を例示する模式断面図である。 第１実施形態の第５変形例に係る表示装置の製造方法を例示する模式断面図である。 第１実施形態の第６変形例に係る表示装置の製造方法を例示する模式断面図である。 第１実施形態の第７変形例に係る表示装置の製造方法を例示する模式断面図である。 第２実施形態に係る表示装置を例示する模式断面図である。 図１５（ａ）及び図１５（ｂ）は、第２実施形態に係る表示装置の一部を例示する模式断面図である。 図１６（ａ）〜図１６（ｃ）は、第３実施形態に係る表示装置の製造方法を例示する模式断面図である。 図１７（ａ）〜図１７（ｃ）は、第３実施形態の第１変形例に係る表示装置の製造方法を例示する模式断面図である。 図１８（ａ）〜図１８（ｃ）は、第３実施形態の第２変形例に係る表示装置の製造方法を例示する模式断面図である。 図１９（ａ）〜図１９（ｃ）は、第３実施形態の第３変形例に係る表示装置の製造方法を例示する模式断面図である。 図２０（ａ）〜図２０（ｅ）は、第４実施形態に係る表示装置の一部を例示する模式断面図である。
以下に、各実施形態について図面を参照しつつ説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る表示装置を例示する模式断面図である。
図２（ａ）は、第１実施形態に係る表示装置を例示する等価回路である。
図２（ｂ）は、比較例に係る表示装置の等価回路である。
図１に表したように、本実施形態に係る表示装置１００は、第１基板部２０と、第２基板部３０と、中間層４０と、を含む。
第１基板部２０は、第１基板３と、第１基板の上に設けられたｎチャネル型の薄膜トランジスタ１０と、薄膜トランジスタ１０に接続された陰極２９と、を有する。
第２基板部３０は、第２基板３１と、第２基板の上に設けられた陽極３５と、を有する。
表示装置１００は、その製造過程において、第１基板部２０に中間層４０を介して第２基板部３０を対向させる。そして、陰極２９と陽極３５との間に中間層４０を介在させて、第１基板部２０と第２基板部３０とを接合する。
以下、図１を参照しつつ、各部の構成例を説明する。
第１基板部２０は、第１基板３と、アンダーコート層５と、薄膜トランジスタ１０と、カラーフィルタ（ＣＦ）層２３と、平坦化層２５と、陰極２９と、を含む。
薄膜トランジスタ１０は、ゲート電極７と、ゲート絶縁膜９と、チャネル層１３と、ソース電極１７と、ドレイン電極１９と、を含む。
ゲート電極７は、アンダーコート層５の上に選択的に設けられる。ゲート絶縁膜９は、ゲート電極７を覆いアンダーコート層５の上に設けられる。
チャネル層１３は、ゲート絶縁膜９の上に選択的に設けられ、ゲート電極７に対向する。そして、チャネル保護層１５が、ゲート絶縁膜９の上にチャネル層１３を覆って設けられる。
ソース電極１７は、チャネル保護層１５の上に設けられ、チャネル保護層１５に形成されたコンタクトホール１７ａを介してチャネル層１３に電気的に接続される。
ドレイン電極１９も、チャネル保護層１５の上に設けられ、チャネル保護層１５に形成されたコンタクトホール１９ａを介してチャネル層１３に電気的に接続される。
チャネル保護層１５の上には、保護層２１と、カラーフィルタ層２３と、平坦化層２５と、が順に積層される。保護層２１は、薄膜トランジスタ１０を保護するために、ドレイン電極１９のドレインコンタクト部１９ｂを除いて薄膜トランジスタ１０を覆う。
さらに、陰極２９は、平坦化層２５の上に選択的に設けられる。陰極２９は、平坦化層２５の上面２５ａからドレインコンタクト部１９ｂに連通するコンタクトホール２７を介して、薄膜トランジスタ１０に電気的に接続される。すなわち、陰極２９は、中間層４０に接する第１の部分２９ａと、コンタクトホール２７を介してドレインコンタクト部１９ｂ接する第２の部分２９ｂと、を含む。
中間層４０は少なくとも発光層４５を有し、発光層４５は可視光の波長の成分を含む光を放出する。発光層４５は、例えば有機発光材料を有する有機層である。実施形態においては、中間層４０は、正孔注入層４１と、正孔輸送層４３と、発光層４５と、電子輸送層４７と、を含む。陰極２９は、第１の部分２９ａにおいて、電子輸送層４７に接する。
第２基板部３０は、第２基板３１と、反射電極３３と、陽極３５と、を含む。そして、陽極３５は、中間層４０の正孔注入層４１に接する。
中間層４０には、陽極３５から正孔が注入され、陰極２９から電子が注入される。そして、正孔注入層４１及び正孔輸送層４３を介して発光層４５に到達した正孔と、電子輸送層４７を介して発光層４５に到達した電子と、が発光再結合する。これにより、中間層４０から光が放射される。
本実施形態では、第２基板部３０の方向に放射された光は、反射電極３３により、第１基板部２０の方向に反射される。すなわち、表示装置１００は、第１基板部２０の側に表示面を有する。
また、反射電極３３に水分や酸素のバリア性に優れた金属を用いることにより、第２基板部３０を通して中間層４０、すなわち、発光層や電子注入層、正孔注入層、およびそれらと電極との間に浸入する水、または、酸素の浸入を効果的に抑制することが可能である。
さらに、第１基板部２０と中間層４０との間において、発光層４５と、陰極２９の第１の部分２９ａと、の間の間隔は、発光層４５と、陰極２９の第２の部分２９ｂとの間の間隔よりも狭い。そして、第２の部分２９ｂと、発光層４５と、の間に、気体を含むスペース２７ａを有する。このスペース２７ａに水分をトラップすることにより、中間層４０に侵入する水を減らすことができる。
このように、本実施形態では、水や酸素など、外部環境に起因する中間層４０の劣化を抑制することが可能であり、表示装置１００の信頼性を向上させることができる。
また、本実施形態では、陰極２９は薄膜トランジスタ１０のドレイン側に接続される。このため、表示装置１００では、１つの画素における等価回路は、図２（ａ）に示す構成となる。すなわち、中間層４０と、画素を駆動する薄膜トランジスタ１０と、が直列に接続され、駆動電流Ｉｄｓは、中間層４０から薄膜トランジスタ１０へ流れる。薄膜トランジスタ１０のゲートには、書き込みトランジスタ５１を介して信号電圧Ｖｓｉｇが供給される。
このような、回路構成とすることにより、中間層４０の劣化による輝度変化を抑制することができる。例えば、中間層４０の抵抗が変化し、薄膜トランジスタ１０のドレイン電圧が変化したとしても、ゲート・ソース間の電圧ＶＧＳは変化しない。このため、中間層４０に流れる駆動電流Ｉｄｓの変化は、その劣化に起因する変動だけに抑えることができる。
これに対し、図２（ｂ）に示す比較例に係る等価回路では、薄膜トランジスタ１０のソース側に中間層４０が接続される。そして、駆動電流Ｉｄｓは、薄膜トランジスタ１０の側から中間層４０へ流れる。中間層４０の抵抗が変化すると、薄膜トランジスタ１０のソース電圧が変化し、ゲート・ソース間電圧ＶＧＳが変化する。このため、中間層４０の劣化に加えて、ゲート電圧の変化によるトランジスタの動作点の変動が生じ、駆動電流Ｉｄｓの変動が大きくなる。すなわち、中間層４０における輝度変化が増幅される。また、Ｖｓｉｇ電圧はゲート・ソース間電圧ＶＧＳと中間層４０で消費される電圧ＶＯＬＥＤの和となるため、高耐圧のドライバが必要となり高コスト、高消費電力となる。
このように、本実施形態では、中間層４０の陰極側を薄膜トランジスタ１０のドレインに接続することにより、中間層４０の特性劣化に伴う輝度変化を抑制することができ、コストおよび消費電力の低減を実現できる。
図３（ａ）〜図３（ｄ）および図４は、第１実施形態に係る表示装置１００の製造方法を例示する模式断面図である。
図５（ａ）および図５（ｃ）は、第１実施形態に係る表示装置１００の一部を例示する模式平面図である。
図６（ａ）および図６（ｂ）は、第１実施形態に係る表示装置１００の一部を例示する模式断面図である。
図３（ａ）〜図３（ｄ）は、第１基板部２０の製造過程を表す模式断面図である。
まず、図３（ａ）に表すように、第１基板３の上にアンダーコート層５を形成する。第１基板３には、例えば、無アルカリガラスなどの光透過性の材料を用いる。また、石英ガラスやソーダ石灰ガラスも使用可能である。アンダーコート層５としては、例えば、シリコン酸化膜、シリコン窒化膜、またはシリコン酸窒化膜などの絶縁材料を用いることができる。また、シリコン酸化膜とシリコン窒化膜との積層膜でも良い。これらの膜は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いて形成できる。アンダーコート層５の厚さは、例えば、２００ナノメートル（ｎｍ）程度である。
次に、薄膜トランジスタ１０の形成を行う。この例に示す薄膜トランジスタ１０は、ボトムゲート構造のアモルファスシリコンＴＦＴであるが、これに限定される訳ではない。後述するように、別の材料および構造を用いても良い。
アンダーコート層５の上に、例えば、スパッタ法を用いて金属薄膜を全面に形成する。続いて、フォトリソグラフィでレジストマスクを形成し、ゲート線等の配線およびゲート電極７をパターニングする。金属薄膜は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、また、これらの合金の単層あるいは積層膜である。
次に、ゲート電極７および図示しない配線が形成されたアンダーコート層５の上に、ゲート絶縁膜９、チャネル層１３およびチャネル保護層１５を連続して形成する。
ゲート絶縁膜９は、例えば、シリコン窒化膜、シリコン酸化膜またはシリコン酸窒化膜などの絶縁性の材料である。また、ゲート絶縁膜の厚さは、例えば、５０〜５００ｎｍの範囲である。
チャネル層１３には、例えば、ＩＧＺＯ（InGaZnO）、ＩＴＯ（Indium Tin Oxide）、ＩＴＺＯ（InSnZnO）、ＩＺＯ（InZnO）、ＺｎＯなどの酸化物半導体層を用いることができる。
チャネル保護層１５は、例えば、シリコン酸化膜、シリコン窒化膜またはシリコン酸窒化膜であり、５０〜５００ｎｍの範囲の厚さに形成する。
次に、チャネル層１３およびチャネル保護層１５を所定の形状にパターニングし、チャネル層１３に接するソース電極１７およびドレイン電極１９を形成する。ソース電極１７およびドレイン電極１９は導電性の材料で形成される。また、２種類以上の導電性の材料を積層することにより形成しても良い。そして、ソース電極１７、ドレイン電極１９およびチャネル保護層１５を覆う保護層２１を形成する。
保護層２１は、例えば、シリコン酸化膜またはシリコン窒化膜、シリコン酸窒化膜、酸化アルミニウム膜を含む絶縁性の材料である。そして、その厚さは、５０〜５００ｎｍの範囲に形成する。
また、チャネル層１３に、例えば、水素化アモルファスシリコン層を用いても良い。その場合、ソースおよびドレイン電極とチャネル層１３との間に、ｎ＋層としてリンドープした水素化アモルファスシリコン（ｎ＋ａ−Ｓｉ：Ｈ）を形成する。ｎ＋層は、チャネル層１３のエッチングと同時にパターニングしても良い。
なお、ゲート絶縁膜９にコンタクトホールを形成し、ゲート配線をソース／ドレイン電極と同じ金属で配線することも可能である。
次に、図３（ｂ）に表すように、保護層２１の上にカラーフィルタ層２３および平坦化層２５を形成する。例えば、ＲＧＢの各カラーレジストをフォトリソグラフィを用いてパターニングする。カラーフィルタ層２３は、例えば、アクリル樹脂であり、５００〜５０００ｎｍの厚さに形成する。単色表示用のディスプレイの場合は、カラーフィルタ層２３を形成しない構成でも良い。
第１基板部２０の上には、複数の画素（ピクセル）６５が設けられ、各画素に薄膜トランジスタ１０と陰極２９とが設けられる。消費電力を低減するために、ＲＧＢＷの４つのサブピクセルを形成しても良い。Ｗの画素には、カラーフィルタ層２３として透明樹脂層を形成しても良い。
続いて、平坦化層２５を形成する。平坦化層２５には、例えば、アクリルまたはポリイミド等の感光性樹脂を用いる。平坦化層２５は、例えば、５００〜５０００ｎｍの厚さに形成する。さらに、平坦化層２５の上面２５ａから薄膜トランジスタ１０のドレイン電極１９に連通するコンタクトホール２７を形成する。
なお、平坦化層２５とカラーフィルタ層２３の積層順は逆でも良いし、平坦化層２５を設けない構造も可能である。
次に、図３（ｃ）に表すように、平坦化層２５の上、および、コンタクトホール２７の内面に陰極２９を形成する。陰極２９は、画素６５ごとに形成される。そして、陰極２９のパターニングに際しては、後述するように、その表面の酸化を抑制する製造方法を用いることが好ましい。
陰極２９には、例えば、マグネシウム銀合金（ＭｇＡｇ）、アルミニウム（Ａｌ）または銀（Ａｇ）などの導電性材料を用いる。本実施形態では、第１基板部２０の側に表示面が設けられるため、陰極２９を通して中間層４０の光を外に取り出す。したがって、陰極２９の膜厚は薄い方が望ましく、例えば、２０ｎｍ以下とする。また、キャリアの注入効率を向上させるために、陰極２９の上にフッ化リチウム（ＬｉＦ）やフッ化セシウム（ＣｓＦ）等の注入層を形成してもよい。
次に、図３（ｄ）に表すように、陰極２９の上、および、平坦化層２５の上に電子輸送層４７の一部４７ａを形成する。電子輸送層４７は、例えば、真空蒸着法を用いて形成できる。
次に、図４に表すように、第１基板部２０に中間層４０を介して第２基板部３０を対向させ、第１基板部２０に第２基板部３０を接合する。
第２基板部３０は、第２基板３１と、反射電極３３と、陽極３５と、を含む。第２基板３１の材料には、例えば、プラスチック、ガラス等の絶縁材料またはステンレス綱（ＳＵＳ）等を用いることが可能である。反射電極３３は、例えば、スパッタ法を用いて第２基板３１の上に形成する。反射電極３３には、例えば、反射率の高いアルミニウムや銀などの光反射性の材料を用いる。また、アルミ箔や銀箔を貼り付けても良い。
基板２側からも光を取り出す場合は、反射電極３３が局所的に形成されていたり、反射電極３３がない構成でもよい。
第２基板３１と反射電極３３との間にバリア層を形成しても良い。バリア層は、例えば、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜、アクリル、エポキシ、酸化アルミニウムまたはパリレン等の単層の絶縁材料、あるいは、これらの内の２以上を含む積層膜を用いる。
続いて、反射電極３３の上に陽極３５を形成する。陽極３５は、例えば、ＩＴＯ膜などの導電性材料である。ＩＴＯ膜は、例えば、スパッタ法を用いて形成することができる。そして、ＩＴＯ膜の表面を酸素プラズマで処理することが好ましい。これにより、陽極３５から中間層４０へのキャリアの注入効率を上げ、中間層４０の発光効率を向上させることができる。
本実施形態では、陽極３５の上に中間層４０を形成する。すなわち、中間層４０は、正孔注入層４１と、正孔輸送層４３と、発光層４５と、電子輸送層４７と、を含み、例えば、真空蒸着法を用いて陽極３５の上に順に形成される。
図５（ａ）のように、第1基板２０上に複数の表示領域（図中の２９）を形成できる。第２基板３０は、図５（ｂ）に示すように、第２基板部３０の全面に中間層４０を形成しても良いし、図５（ｃ）に表すように、画素６５に合わせて中間層４０をパターニングしても良い。図５（ｂ）の場合は、第１基板部２０に設けられる画素６５と、中間層４０を形成した第２基板との位置合わせを省くことができ製造が容易になる。
次に、第１基板部２０と、第２基板部３０と、を中間層４０を介在させて貼り合せる。この工程は、接合界面に気泡などが残らないように、真空中で行うことが好ましい。具体的には、第１基板部２０を８０℃〜１３０℃に加熱し、第１基板部２０に設けられた電子輸送層４７の一部４７ａと、第２基板部３０に設けられた電子輸送層４７の他の一部４７ｂと、を接触させ、圧力を加えて貼り合せる。これにより、陰極２９と、陽極３５と、の間に中間層４０を介在させた接合構造が完成する。
陽極３５と、第１基板部２０の配線と、の間の接続部には、カーボンや銀（Ａｇ）ペーストによる接続の他に、図６（ａ）および図６（ｂ）に示すような方式も可能である。
図６（ａ）に示すように、接続部５０ａは、例えば、保護層２１、カラーフィルタ層２３および平坦化層２５をパターニングしたベース５４と、その上に設けられた突起５５と、を有する。突起５５は、例えば、感光性のアクリル樹脂またはポリイミドを用いて形成される。そして、突起５５およびベース５４の表面には、導電層５７が設けられる。
図６（ｂ）に表す接続部５０ｂのように、ベース５４の上に導電性樹脂または金属ペーストを用いた突起６１を設けても良い。
接続部５０ａ、５０ｂは、第１基板部２０に設けられる。そして、第１基板部２０と第２基板部３０とを接合する際に、突起５５または突起６１は、中間層４０を貫通し、その先端が陽極３５に接する。これにより、例えば、チャネル保護層１５の上に設けられた給電線５９と、陽極３５と、を電気的に接続することができる。
また、図１５（ａ）および図１５（ｂ）のように陽極へ外部から信号を入力することも可能である。
図１５（ａ）に示すように、接続部６０ａは、例えば、フレキシブルプリント基板（ＦＰＣ）であり、第１基板部２０ｈに接続する面にＡＣＦ(Anisotropic Conductive Film）６２を有し、第２基板部３０に接続する面に導電性樹脂６４が設けられている。
図１５（ｂ）に表す接続部６０ｂのように導電性樹脂６４に外部接続配線６６がつながっても良い。
上記の工程により、図１に表した表示装置１００を製作することができる。中間層４０と、第１基板部と、の間には、コンタクトホール２７が気体を含むスペースとして残る。
本実施形態では、中間層４０を第２基板部３０の上に形成する。そして、中間層４０はパターニングが不要であるため、第２基板３１としてプラスチック基板を用いることが可能である。また、第２基板部３０と第１基板部２０との貼り合わせの際に、プラスチック基板の伸縮が発生してもずれの問題がなく、高精細のディスプレイを実現できる。
さらに、上記の製造過程では、中間層４０の形成後に薄膜封止層を設ける必要がなく工程の削減にもつながる。また、バリア層形成時に成膜温度を中間層４０の耐熱温度以下に抑える必要がないため封止性能が向上する。
また、反射電極３３を設けることにより、中間層４０からの光取出し効率が向上するだけでなく、中間層４０の封止効果が向上し寿命を伸ばすことが可能となる。
さらに、第２基板３１にプラスチック、または、薄ガラスなど可撓性を有する材料を用いれば、Roll to Rollの製造過程を採用することが可能となり、材料の仕様効率を向上し、製造コストを低減することができる。
本実施形態においては、第２の基板２０上に設けた電子輸送層４７の一部４７ｂと第１基板１０上に設けた電子輸送層４７の一部４７ａを張り合わせることとしたが、中間層４０を形成する他の層同士を張り合わせることとしても良い。
また、本実施形態においては、中間層４０は発光層４５の他に正孔注入層４１、正孔輸送層４３、電子輸送層４７を設けることとしたが、これらの層は任意に設けられる。中間層４０は、電子注入層を有していても良い。
すなわち、中間層は第１の層および発光層を有する。発光層および第１の層の一部は陰極の上に設けられ、第1の層の他の一部は陽極の上に設けられるか、あるいは、第１の層の一部は陰極の上に設けられ、発光層および第1の層の他の一部は陽極の上に設けられる。第１の層の一部と第１の層の他の一部とを互いに接続することにより、陰極と陽極は中間層を介して接合される。
あるいは、中間層は全部が陰極の上に設けられており、陽極が中間層を介して接合されても良い。
あるいは、中間層は全部が陽極の上に設けられており、陰極が中間層を介して接合されても良い。
中間層４０を構成する発光層４５以外の層は、有機材料で形成されていても無機材料で形成されていても良い。有機材料で形成されている層の方が無機材料で形成されている層よりも張り合わせやすい。
図７は、第１実施形態の第１変形例に係る表示装置の製造方法を例示する模式断面図である。本変形例では、第１基板部２０ａは、カラーフィルタ層２３を含まない。薄膜トランジスタ１０を覆う保護層２１の上に、平坦化層２５が直接設けられる。また、中間層４０は、第２基板部３０において、陽極３５の上に設けられる。そして、第１基板部２０に設けられた電子輸送層４７の一部４７ａと、第２基板部３０の側に設けられた電子輸送層の他の一部４７ｂと、を接触させて、第１基板部２０と第２基板部３０とを接合する。このような構成は、例えば、モノクロの表示装置に用いられる。
図８は、第１実施形態の第２変形例に係る表示装置の製造方法を例示する模式断面図である。本変形例では、第１基板部２０ｂは、平坦化層２５を含まない。陰極２９は、カラーフィルタ層２３の上に直接設けられる。中間層４０は、第２基板部３０において、陽極３５の上に設けられる。そして、第１基板部２０に設けられた電子輸送層４７の一部４７ａと、第２基板部３０の側に設けられた電子輸送層の他の一部４７ｂと、を接触させて、第１基板部２０と第２基板部３０とを接合する。
図９は、第１実施形態の第３変形例に係る表示装置の製造方法を例示する模式断面図である。本変形例では、陰極２９の端に保護膜６７が設けられる。保護膜６７には、例えば、ポリイミド膜、アクリル樹脂、シリコン酸化膜またはシリコン窒化膜などの絶縁膜を用いる。保護層６７を設けることで陰極端を起因とする陰極２９と陽極３５とのショートを防ぐことが可能となる。
中間層４０は、第２基板部３０において、陽極３５の上に設けられる。そして、第１基板部２０に設けられた電子輸送層４７の一部４７ａと、第２基板部３０の側に設けられた電子輸送層の他の一部４７ｂと、を接触させて、第１基板部２０と第２基板部３０とを接合する。
図１０は、第１実施形態の第４変形例に係る表示装置の製造方法を例示する模式断面図である。本変形例では、中間層４０のうちの正孔注入層４１、正孔輸送層４３および発光層４５が陽極３５の上に設けられる。一方、第１基板部２０の陰極２９および平坦化層２５の上に電子輸送層４７が設けられる。そして、第１基板部２０に設けられた電子輸送層４７と、第２基板部３０の側に設けられた発光層４５と、を接触させて、第１基板部２０と第２基板部３０とを接合する。
図１１は、第１実施形態の第５変形例に係る表示装置の製造方法を例示する模式断面図である。本変形例では、中間層４０のうちの正孔注入層４１および正孔輸送層４３が陽極３５の上に設けられる。一方、第１基板部２０の陰極２９および平坦化層２５の上に電子輸送層４７および発光層４５が設けられる。そして、第１基板部２０に設けられた発光層４５と、第２基板部３０の側に設けられた正孔輸送層４３と、を接触させて、第１基板部２０と第２基板部３０とを接合する。
図１２は、第１実施形態の第６変形例に係る表示装置の製造方法を例示する模式断面図である。本変形例では、中間層４０は、第２基板部３０において陽極３５の上に設けられる。そして、第１基板部２０の陰極２９と、第２基板部３０の側に設けられた電子輸送層４７と、を接触させて、第１基板部２０と第２基板部３０とを接合する。
図１３は、第１実施形態の第７変形例に係る表示装置の製造方法を例示する模式断面図である。本変形例では、中間層４０は、第１基板部３０において陰極２９の上に設けられる。そして、第１基板部２０の側に設けられた正孔注入層４１と、第２基板部３０の陽極３５と、を接触させて、第１基板部２０と第２基板部３０とを接合する。
また、本実施形態は、図７〜図１３に示した変形例に限定される訳ではなく、中間層４０の発光層４５を除く任意の層を分割し、それぞれを第１基板部２０および第２基板部３０に設けることにより両者を接合することができる。
全面で均一に貼り合せるためには、貼り合せ界面の層の少なくとも一方を厚く形成することが望ましい。しかし、その層の抵抗が増加するため必要以上に膜厚を厚くすると中間層４０の発光効率が低下する場合がある。そのため、接合界面の少なくとも一方の側の層にドーピングを行い、移動度を向上させることで、中間層４０の効率維持と均一な貼り合せとを同時に実現することも可能である。
（第２実施形態）
図１４は、第２実施形態に係る表示装置２００を例示する模式断面図である。
図１５は、第２実施形態に係る表示装置２００の一部を例示する模式断面図である。
図１４に表したように、本実施形態に係る表示装置２００は、第１基板部２０ｈと、第２基板部３０と、中間層４０と、を含む。
第１基板部２０ｈは、樹脂層４と、樹脂層４の上に設けられたバリア層６と、バリア層６の上に設けられたｎチャネルの薄膜トランジスタ１０と、薄膜トランジスタに接続された陰極２９と、を有する。
第２基板部３０は、第２基板３１と、第２基板３１の上に設けられた陽極３５と、を有する。本実施形態に係る第２基板３１は、可撓性を有する基板であり、例えば、プラスチック基板を用いる。
表示装置２００の製造過程では、第１基板部２０ｈに中間層４０を介して第２基板部３０を対向させる。そして、陰極２９と陽極３５との間に中間層４０を介在させて、第１基板部２０ｈと第２基板部３０とを接合する。
第１基板部２０ｈの側では、図示しない第１基板３の上に樹脂層４とバリア層６とを形成する。樹脂層４には、例えば、アクリル樹脂、エポキシ樹脂、ポリイミド、アラミドまたはシクロオレフィンポリマー等を使用できる。例えば、耐熱性の高いポリイミドを第１基板３にコートし、４００℃で焼成することにより樹脂層４を形成できる。樹脂層４の厚さは、例えば、１〜１０μｍである。
次に、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法やスパッタ法、または、ＡＬＤ（Atomic-layer Deposiion）法を用いてバリア層６を形成する。バリア層は、シリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜、アルミナの単層あるいは積層構造を有する。
続いて、フォトリソグラフィ技術を用いてレジストのパターニングを行い、ＲＩＥ（Reactive Ion Etching）法を用いてバリア層６をエッチングし、図示しない貫通孔を形成する。この時、樹脂層４にも掘れ込みが発生するが、エッチング時間を調整することによりその深さを制御する。貫通孔のサイズは、例えば、エッチング制御の観点、および、配線接続のために１００ｎｍ以上であることが望ましい。後述するフレキシブルプリント基板の固定の観点からは、２０ｍｍ以下にすることが望ましい。
そして、薄膜トランジスタ１０のゲート電極７および貫通孔の内部を埋める貫通電極を形成する。ゲート電極７と貫通電極とは、別々に形成することも可能である。
続いて、ゲート酸化膜９、チャネル層１３およびソース／ドレイン電極を形成して薄膜トランジスタ１０を完成させる。さらに、カラーフィルタ層２３、平坦化層２５および陰極２９を形成した後、第１実施形態に示すいずれかの方法を用いて第１基板部２０ｈと第２基板部３０とを接合する。
外部からの信号の入力にはＡＣＦ等を用いてフレキシブルプリント基板ＦＰＣを接続して行うことが可能である。
次に、第１基板部２０ｈ側において、第１基板３を樹脂層４から剥離する。例えば、ガラス基板である第１基板３と、樹脂層４と、の間の密着力を制御することにより、両者の界面においてメカニカルに分離することが可能である。また、ガラス基板側から、ガラスを透過し樹脂層で吸収される光、例えば、紫外線のエキシマレーザを照射することにより、第１基板３を樹脂層４から剥離しても良い。これにより、可撓性を有するフレキシブルディスプレイを製造することができる。
（第３実施形態）
図１６（ａ）〜図１６（ｃ）は、第３実施形態に係る表示装置の製造方法を例示する模式断面図である。本実施形態は、第１基板部２０における陰極２９のパターニング方法を表している。
図１６（ａ）に示すように、平坦化層２５の上に陰極２９を形成し、さらに、陰極２９の上にキャップ層７１を形成する。キャップ層７１は、例えば、シリコン窒化膜である。陰極２９とキャップ層７１は、酸素を低減した雰囲気中、例えば、真空中で連続して形成することが望ましい。
続いて、図１６（ｂ）に示すように、キャップ層７１と陰極２９とを、例えば、フォトリソグラフィにより形成したエッチングマスクを用いてドライエッチングする。
次に、図１６（ｃ）に示すように、第１基板部２０をチャンバー７０の内部に搬入し、例えば、チャンバー７０の内部を減圧する。続いて、ＣＦ４を用いたＲＩＥによりキャップ層７１を除去し、大気中に出さずに蒸着チャンバーへ移動し、例えば、陰極２９の上に電子輸送層４７を形成する。また、中間層４０を介して第２基板部３０に接合しても良い。これにより、陰極２９の表面を酸化させずに、電子輸送層４７に接続することができる。
図１７（ａ）〜図１７（ｃ）は、第３実施形態の第１変形例に係る表示装置の製造方法を例示する模式断面図である。
図１７（ａ）に示すように、平坦化層２５の上に陰極２９を形成する。
続いて、図１７（ｂ）に示すように、陰極２９を、例えば、フォトリソグラフィにより形成したエッチングマスクを用いてウェットエッチングする。この間、陰極２９の表面に酸化層２９ｆが形成される。
次に、図１７（ｃ）に示すように、第１基板部２０をチャンバー７０の内部に搬入し、例えば、チャンバー７０の内部を減圧する。続いて、ＣＦ４を励起したプラズマに陰極２９を曝し、酸化層２９ｆ除去する。続いて、例えば、陰極２９の上に電子輸送層４７を形成する。中間層４０を介して第２基板部３０に接合しても良い。また、酸化層２９ｆの除去後、酸素を低減した雰囲気中において第１基板部２０を別のチャンバーに搬送して実施することが望ましい。これにより、酸化層２９ｆを介在させずに、陰極２９と電子輸送層４７とを接続することができる。
図１８は、第３実施形態の第２変形例に係る表示装置の製造方法を例示する模式断面図である。
図１８（ａ）に示すように、平坦化層２５の上にスペーサ膜７３を選択的に形成する。スペーサ膜７３は、例えば、シリコン酸化膜である。
続いて、図１８（ｂ）に示すように、スペーサ膜７３を、マスクとして平坦化層２５をエッチングし、アンダーカット部７３ａを形成する。このエッチングは、例えば、ＲＩＥ（Reactive Ion Etching）、アッシング、ＣＤＥ（Chemical Dry Etching）などのドライエッチングを用いることができる。
次に、図１８（ｃ）に示すように、第１基板部２０をチャンバー７０の内部に搬入し、例えば、チャンバー７０の内部を減圧する。続いて、陰極２９となるＭｇＡｇ膜を蒸着する。この際、ＭｇＡｇ膜は、アンダーカット部７３ａにより分離され、スペーサ膜７３の上に陰極２９が形成される。
続いて、陰極２９の上に電子輸送層４７を形成する。また、第１基板部２０を中間層４０を介して第２基板部３０に接合しても良い。真空中や酸素を低減した雰囲気中において第１基板部２０を別のチャンバーに搬送して実施することが望ましい。これにより、陰極２９の酸化を抑制して電子輸送層４７に接続することができる。
図１９は、第３実施形態の第３変形例に係る表示装置の製造方法を例示する模式断面図である。
図１９（ａ）に示すように、平坦化層２５まで形成した第１基板部２０を準備する。
次に、図１９（ｂ）に示すように、第１基板部２０をチャンバー７０の内部に搬入し、例えば、チャンバー７０の内部を減圧する。続いて、陰極２９となる金属膜、例えば、ＭｇＡｇを蒸着する。
続いて、金属膜にレーザ光を照射し選択的に除去する。この工程に使用するレーザは、短パルスレーザが向いており、フェムト秒やピコ秒のパルス幅を持つレーザ光で金属膜のパターニングが可能である。
続いて、金属膜のパターニングにより形成された陰極２９の上に電子輸送層４７を形成する。また、第１基板部２０を中間層４０を介して第２基板部３０に接合しても良い。これらの工程は、電子輸送層４７を形成後、真空中や酸素を低減した雰囲気中において第１基板部２０を別のチャンバーに搬送して実施することが望ましい。これにより、陰極２９の酸化を抑制して電子輸送層４７に接続することができる。
（第４実施形態）
図２０（ａ）〜図２０（ｅ）は、第４実施形態に係る表示装置の一部を例示する模式断面図である。それぞれ、薄膜トランジスタ１０ａ〜１０ｅを表している。
図２０（ａ）に示すように、裏面露光を用いたセルフアライン方式のチャネル保護層を用いた薄膜トランジスタ１０ａを用いることも可能である。チャネル層は、ＩＧＺＯやａ−Ｓｉ：Ｈ（コンタクト用のｎ＋層は図示せず）を用いることができる。
図２０（ｂ）に表す薄膜トランジスタ１０ｂは、図２０（ａ）の薄膜トランジスタ１０ａよりもチャネル長が短く、チャネル層１３がゲート電極の上部に完全に収まっている。
図２０（ｃ）に表す薄膜トランジスタ１０ｃのように、ソースドレイン電極とチャネル層とを同時にエッチングした構造でも適用可能である。
図２０（ｄ）に表す薄膜トランジスタ１０ｄは、ソース電極１７とドレイン電極１９との間にチャネル保護層１５が設けられていない。このように、バックチャネルカットでも良い。チャネル層１３には、ＩＧＺＯまたはｎ＋層（図示せず）を形成したａ−Ｓｉ：Ｈを用いることができる。
図２０（ｅ）に表す薄膜トランジスタ１０ｅは、トップゲート型ＴＦＴである。アンダーコート層５の上にチャネル層１３が設けられ、チャネル層１３を覆うゲート絶縁膜９の上にゲート電極７が設けられている。ソース電極１７とドレイン電極１９とは、ゲート電極７を覆う絶縁膜９ｂの上に設けられ、絶縁膜９ｂとゲート絶縁膜９とを貫通してチャネル層１３に接続される。
また、薄膜トランジスタ１０には、ポリシリコンやＩＧＺＯ等を用いた酸化物ＴＦＴを用いることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３・・・第１基板、 ４・・・樹脂層、 ５・・・アンダーコート層、 ６・・・バリア層、 ７・・・ゲート電極、 ９・・・ゲート絶縁膜、 ９ｂ・・・絶縁膜、 １０、１０ａ〜１０ｅ・・・薄膜トランジスタ、 １３・・・チャネル層、 １５・・・チャネル保護層、 １７・・・ソース電極、 １７ａ、１９ａ・・・コンタクトホール、 １９・・・ドレイン電極、 １９ｂ・・・ドレインコンタクト部、 ２０、２０ａ〜２０ｈ・・・第１基板部、 ２１・・・保護層、 ２３・・・カラーフィルタ層、 ２５・・・平坦化層、 ２５ａ・・・上面、 ２７・・・コンタクトホール、 ２７ａ・・・スペース、 ２９・・・陰極、 ２９ａ・・・第１の部分、 ２９ｂ・・・第２の部分、 ２９ｆ・・・酸化層、 ３０・・・第２基板部、 ３１・・・第１基板、 ３３・・・反射電極、 ３５・・・陽極、 ４０・・・中間層、 ４１・・・正孔注入層、 ４３・・・正孔輸送層、 ４５・・・発光層、 ４７・・・電子輸送層、 ４７ａ、４７ｂ・・・電子輸送層の一部、 ５０ａ、５０ｂ、６０ａ、６０ｂ・・・接続部、 ５１・・・書き込みトランジスタ、 ５４・・・ベース、 ５５、６１・・・突起、 ５７・・・導電層、 ５９・・・給電線、 ６２・・・ＡＣＦ、 ６４・・・導電性樹脂、 ６５・・・画素、 ６６・・・外部接続配線、 ６７・・・保護膜、 ７０・・・チャンバー、 ７１・・・キャップ層、 ７３・・・スペーサ膜、 ７３ａ・・・アンダーカット部、 １００、２００・・・表示装置

Claims (12)

  1. 第１基板と、前記第１基板の上に設けられたｎチャネル型の薄膜トランジスタと、前記薄膜トランジスタに接続された陰極と、を有する第１基板部の前記陰極と、第２基板と、前記第２基板の上に設けられた陽極と、を有する第２基板部の前記陽極と、を、中間層を介して対向させ、
    前記陰極と前記陽極とを前記中間層を介して接合する表示装置の製造方法。
  2. 前記中間層は、前記陽極の上に設けられる請求項１記載の表示装置の製造方法。
  3. 前記中間層は、前記陰極の上に設けられる請求項１記載の表示装置の製造方法。
  4. 前記中間層の一部は、前記陰極の上に設けられ、
    前記中間層の他の一部は、前記陽極の上に設けられ、
    前記接合は、前記中間層の前記一部と前記中間層の前記他の一部とを互いに接続することを含む請求項１記載の表示装置の製造方法。
  5. 前記中間層は第１の層および発光層を有し、
    前記発光層および前記第１の層の一部は前記陰極の上に設けられ、
    前記第１の層の他の一部は前記陽極の上に設けられ、
    前記接合は、前記第１の層の前記一部と前記第１の層の前記他の一部とを互いに接続することを含む請求項１記載の表示装置の製造方法。
  6. 前記中間層は第１の層および発光層を有し、
    前記第１の層の一部は前記陰極の上に設けられ、
    前記発光層および前記第1の層の他の一部は前記陽極の上に設けられ、
    前記接合は、前記第１の層の前記一部と前記第１の層の前記他の一部とを互いに接続することを含む請求項１記載の表示装置の製造方法。
  7. 前記第1の層は電子輸送層である請求項５または６に記載の表示装置の製造方法。
  8. 前記薄膜トランジスタは、前記陰極と接続されたコンタクト部を有し、
    前記第１基板部は、前記第１基板上において前記コンタクト部を除いて前記薄膜トランジスタを覆う保護層をさらに含む請求項１〜７のいずれか１つに記載の表示装置の製造方法。
  9. 前記薄膜トランジスタは、前記陰極と接続されたコンタクト部を有し、
    前記第１基板部は、前記第１基板上において前記コンタクト部を除いて前記薄膜トランジスタを覆うカラーフィルター層をさらに含む請求項１〜８のいずれか１つに記載の表示装置の製造方法。
  10. 陽極と、
    積層された正孔輸送層と発光層と電子輸送層とを含む中間層と、
    前記中間層を介して前記陽極に接合された陰極と、
    前記陰極に接続されたｎチャネル型の薄膜トランジスタと、
    を備えた表示装置。
  11. 前記陰極は、前記電子輸送層に接する第１の部分と、前記薄膜トランジスタのドレインコンタクト部に接する第２の部分と、を含み、
    前記発光層と前記第１の部分との間の間隔は、前記発光層と前記第２の部分との間の間隔よりも狭い請求項１０記載の表示装置。
  12. 前記第２の部分と前記発光層とは、前記第２の部分と前記発光層との間に気体を含むスペースを形成する請求項１１記載の表示装置。
JP2012210697A 2012-09-25 2012-09-25 表示装置およびその製造方法 Pending JP2014067522A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012210697A JP2014067522A (ja) 2012-09-25 2012-09-25 表示装置およびその製造方法
US13/803,941 US20140084310A1 (en) 2012-09-25 2013-03-14 Display device and method for manufacturing same
CN201310082005.9A CN103682172A (zh) 2012-09-25 2013-03-14 显示设备及其制造方法
TW102109316A TW201413932A (zh) 2012-09-25 2013-03-15 顯示裝置及用於製造顯示裝置的方法
KR1020130027759A KR20140039955A (ko) 2012-09-25 2013-03-15 표시 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012210697A JP2014067522A (ja) 2012-09-25 2012-09-25 表示装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2014067522A true JP2014067522A (ja) 2014-04-17

Family

ID=50319031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012210697A Pending JP2014067522A (ja) 2012-09-25 2012-09-25 表示装置およびその製造方法

Country Status (5)

Country Link
US (1) US20140084310A1 (ja)
JP (1) JP2014067522A (ja)
KR (1) KR20140039955A (ja)
CN (1) CN103682172A (ja)
TW (1) TW201413932A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105572952A (zh) * 2015-12-18 2016-05-11 武汉华星光电技术有限公司 一种显示面板及显示器
US11133491B2 (en) * 2017-03-16 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device and semiconductor device
JP6387214B1 (ja) * 2017-12-22 2018-09-05 堺ディスプレイプロダクト株式会社 表示装置および表示装置の製造方法
CN109755280B (zh) * 2019-01-10 2020-10-16 昆山国显光电有限公司 有机发光显示面板、制备方法、阴极掩膜板及显示装置
KR102233458B1 (ko) 2019-10-30 2021-03-29 강원도 IoT 기반 곤충 사육장치 및 그 제어 방법
US20210376282A1 (en) * 2020-05-27 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming an isolation structure having multiple thicknesses to mitigate damage to a display device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173770A (ja) * 1998-10-13 2000-06-23 Sony Internatl Europ Gmbh アクティブマトリクス方式表示装置及びその製造方法
JP2001217072A (ja) * 1999-09-17 2001-08-10 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及びその作製方法
JP2006302795A (ja) * 2005-04-25 2006-11-02 Seiko Epson Corp 発光装置の製造方法、発光装置および電子機器
JP2006302556A (ja) * 2005-04-18 2006-11-02 Seiko Epson Corp 半導体素子の製造方法、半導体素子、電子デバイスおよび電子機器
JP2009123690A (ja) * 2007-10-22 2009-06-04 Konica Minolta Holdings Inc 塗布層形成後或いは対電極層形成後に乾燥剤フィルムを貼合して巻き取る有機エレクトロニクス素子とその製造方法
JP2011054941A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US20130032831A1 (en) * 2011-08-03 2013-02-07 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW516244B (en) * 1999-09-17 2003-01-01 Semiconductor Energy Lab EL display device and method for manufacturing the same
KR101362135B1 (ko) * 2006-12-29 2014-02-12 엘지디스플레이 주식회사 발광 표시장치의 제조장치 및 제조방법
KR101621810B1 (ko) * 2009-12-29 2016-05-19 엘지디스플레이 주식회사 유기전계 발광소자 및 그 제조방법
KR101788285B1 (ko) * 2010-10-22 2017-10-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20120067644A (ko) * 2010-12-16 2012-06-26 엘지디스플레이 주식회사 유기전계 발광소자

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000173770A (ja) * 1998-10-13 2000-06-23 Sony Internatl Europ Gmbh アクティブマトリクス方式表示装置及びその製造方法
JP2001217072A (ja) * 1999-09-17 2001-08-10 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置及びその作製方法
JP2006302556A (ja) * 2005-04-18 2006-11-02 Seiko Epson Corp 半導体素子の製造方法、半導体素子、電子デバイスおよび電子機器
JP2006302795A (ja) * 2005-04-25 2006-11-02 Seiko Epson Corp 発光装置の製造方法、発光装置および電子機器
JP2009123690A (ja) * 2007-10-22 2009-06-04 Konica Minolta Holdings Inc 塗布層形成後或いは対電極層形成後に乾燥剤フィルムを貼合して巻き取る有機エレクトロニクス素子とその製造方法
JP2011054941A (ja) * 2009-08-07 2011-03-17 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US20130032831A1 (en) * 2011-08-03 2013-02-07 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing

Also Published As

Publication number Publication date
KR20140039955A (ko) 2014-04-02
US20140084310A1 (en) 2014-03-27
TW201413932A (zh) 2014-04-01
CN103682172A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
JP7249098B2 (ja) 有機発光表示装置およびその製造方法
KR102541445B1 (ko) 디스플레이 장치
JP7233184B2 (ja) 表示装置
KR102117109B1 (ko) 유기 발광 표시 장치
KR101117642B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US8558235B2 (en) Organic light emitting diode display and manufacturing method thereof
US8536567B2 (en) Organic light emitting display and fabrication method thereof
KR20080088031A (ko) 표시 장치 및 그 제조 방법
KR102441783B1 (ko) 표시 장치 및 그 제조 방법
US9941338B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR20120077470A (ko) 유기 발광 표시 장치 및 그 제조 방법
US20170294501A1 (en) Organic light-emitting diode display device and method of manufacturing the same
US20110272714A1 (en) Organic light emitting diode display
KR20100081774A (ko) 유기 발광 표시 장치 및 그 제조 방법
JP2014067522A (ja) 表示装置およびその製造方法
US20150243890A1 (en) Organic light-emitting display panel and fabrication method thereof
KR102385339B1 (ko) 표시 장치 및 그 제조 방법
KR20140137703A (ko) 유기 발광 표시 장치 및 그 제조방법
KR20100088883A (ko) 유기 발광 표시 장치 및 그 제조 방법
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
US9748515B2 (en) Organic light-emitting diode display and method of manufacturing the same including a sealant with a plurality of openings and islands formed within the openings
TW201611263A (zh) 顯示裝置及其製造方法
KR102381901B1 (ko) 표시 장치 및 이의 제조 방법
KR20140140960A (ko) 유기 발광 표시 장치
KR20170075055A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141216