JP7174093B2 - 発光装置 - Google Patents

Description

有機化合物を含む層を発光層とする発光装置およびその作製方法に関する。例えば、有機
発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

薄型軽量、高速応答性、直流低電圧駆動などの特徴を有する有機化合物を発光体として用
いた発光素子は、次世代のフラットパネルディスプレイや、次世代の照明への応用が検討
されている。特に、発光素子をマトリクス状に配置した表示装置は、従来の液晶表示装置
と比較して、視野角が広く視認性が優れる点に優位性があると考えられている。

発光素子の発光機構は、一対の電極間にＥＬ層を挟んで電圧を印加することにより、陰極
から注入された電子および陽極から注入された正孔がＥＬ層の発光中心で再結合して分子
励起子を形成し、その分子励起子が基底状態に緩和する際にエネルギーを放出して発光す
るといわれている。励起状態には一重項励起と三重項励起が知られ、発光はどちらの励起
状態を経ても可能であると考えられている。

発光素子を構成するＥＬ層は、少なくとも発光層を有する。また、ＥＬ層は、発光層の他
に、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを有する積層構造とすること
もできる。

また、半導体特性を示す材料として金属酸化物が注目されている。半導体特性を示す金属
酸化物としては、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などが
あり、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジス
タ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）が既に知られている
（特許文献１及び特許文献２）。

また、酸化物半導体を適用したＴＦＴは、電界効果移動度が高い。そのため、当該ＴＦＴ
を用いて、表示装置などの駆動回路を構成することもできる。

特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報

絶縁表面上に複数の異なる回路を形成する場合、例えば、画素部と駆動回路を同一基板上
に形成する場合には、画素部に用いる薄膜トランジスタは、優れたスイッチング特性、例
えばオンオフ比が大きいことが要求され、駆動回路に用いる薄膜トランジスタには動作速
度が速いことが要求される。特に、表示装置の精細度が高精細であればあるほど、表示画
像の書き込み時間が短くなるため、駆動回路に用いる薄膜トランジスタは速い動作速度と
することが好ましい。

同一基板上に複数種の回路を形成し、複数種の回路の特性にそれぞれ合わせた複数種の薄
膜トランジスタを備えた発光装置を提供することを課題の一とする。

本発明の一態様は、電気特性が良好で信頼性の高い薄膜トランジスタをスイッチング素子
として用い、信頼性の高い発光装置を作製することを課題とする。

本発明の一態様は、同一基板上に表示部（画素部ともいう）と、駆動回路を有する発光装
置であり、画素用薄膜トランジスタは駆動回路用薄膜トランジスタと異なる構造である。
画素部が有する第１の薄膜トランジスタはソース電極層及びドレイン電極層上に重なる酸
化物半導体層を有する逆コプラナ型（ボトムコンタクト型とも呼ぶ）の薄膜トランジスタ
である。また、駆動回路が有する第２のトランジスタは酸化物半導体層上にソース電極層
及びドレイン電極層の端部が重なるチャネルエッチ型の薄膜トランジスタである。

また、第１の薄膜トランジスタが有する酸化物半導体層の上面部と側面部と、第２の薄膜
トランジスタが有する酸化物半導体層の上面部の一部は、酸化物絶縁膜と接している。な
お、酸化物導電膜を用いて第１の薄膜トランジスタのソース電極層及びドレイン電極層を
構成し、金属導電膜を用いて第２の薄膜トランジスタのソース電極層及びドレイン電極層
を構成し、金属導電膜を用いて駆動回路用配線を構成する。

また、駆動回路用薄膜トランジスタはソース電極層及びドレイン電極層との間に露呈した
酸化物半導体層に接する酸化物絶縁層が設けられたボトムゲート型薄膜トランジスタであ
る。

駆動回路用薄膜トランジスタは、Ｔｉなどの金属導電膜からなるドレイン電極層を有する
。該ドレイン電極層は酸化物半導体層上面の一部と接し、ドレイン電極層と重なる酸素欠
乏型である高抵抗ドレイン領域（ＨＲＤ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｄｒａｉｎ
）領域とも呼ぶ）が形成される。具体的には、高抵抗ドレイン領域のキャリア濃度は、１
×１０^１８／ｃｍ^３以上の範囲内であり、少なくともチャネル形成領域のキャリア濃度（
１×１０^１８／ｃｍ^３未満）よりも高い領域である。なお、本明細書のキャリア濃度は、
室温にてＨａｌｌ効果測定から求めたキャリア濃度の値を指す。

また、ソース電極層は、酸化物半導体層上面の一部と接し、ソース電極層と重なる酸素欠
乏型である高抵抗ソース領域（ＨＲＳ（Ｈｉｇｈ Ｒｅｓｉｓｔａｎｃｅ Ｓｏｕｒｃｅ
）領域とも呼ぶ）が形成される。

また、第１の薄膜トランジスタと電気的に接続する第１の画素電極を当該画素部に複数形
成し、それぞれの第１の画素電極上に発光素子を形成すれば表示装置などの発光装置を作
成できる。さらに、複数種類の発光色の発光素子を当該画素部に設ければ、フルカラー表
示が可能な発光装置とすることができる。また、白色の発光色の発光素子を複数設け、そ
れぞれの発光素子の発光領域に重なるように光学フィルム、具体的にはカラーフィルタを
設けてフルカラーの発光表示装置とすることもできる。

なお、白色の発光色の発光素子と、画素用薄膜トランジスタの間にカラーフィルタを設け
、発光素子からの発光をカラーフィルタを通過させて表示を行う場合、画素用薄膜トラン
ジスタのゲート電極層、ソース電極層、及びドレイン電極層の材料として透光性を有する
導電膜を用いると、開口率を向上させることができる。なお、ここでカラーフィルタとは
ブラックマトリクスやオーバーコートを含めた３色のカラーフィルタ層（赤色カラーフィ
ルタ、青色カラーフィルタ、緑色カラーフィルタなど）を備えたフィルム全体を指してい
るのではなく、一つの色のカラーフィルタを指している。

すなわち本発明の一態様は、同一基板上に第１の薄膜トランジスタを有する表示部（画素
部ともいう）と、前記第１の薄膜トランジスタと構造の異なる第２の薄膜トランジスタを
有する駆動回路を有する発光装置である。当該第１の薄膜トランジスタは基板上にゲート
電極層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上に第１の電極層及び第２の
電極層と、ゲート絶縁層上に第１の電極層及び第２の電極層と重なる酸化物半導体層と、
酸化物半導体層と接する酸化物絶縁層と、ゲート絶縁層上に第２の電極層と電気的に接続
する接続電極層とを有する。また、当該第１の薄膜トランジスタのゲート電極層、ゲート
絶縁層、酸化物半導体層、第１の電極層、第２の電極層、及び酸化物絶縁層は透光性を有
する。そして、当該画素部は酸化物絶縁層上にカラーフィルタ層と、カラーフィルタ層上
に接続電極層と電気的に接続する第１の画素電極とを有し、第１の画素電極上に発光層と
、発光層上に第２の画素電極とを有する。

また本発明の一態様は、上記構成において第２の薄膜トランジスタのゲート電極層、ソー
ス電極層及びドレイン電極層は、第１の薄膜トランジスタのゲート電極層、第１の電極層
、及び第２の電極層と材料が異なり、第１の薄膜トランジスタの第１の電極層及び第２の
電極層よりも低抵抗の導電材料であることを特徴とする発光装置である。

また本発明の一態様は、上記構成において接続電極層は、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ
、Ｍｏ、Ｗから選ばれた元素を主成分とする膜、若しくはそれらの合金膜とを組み合わせ
た積層膜からなることを特徴とする発光装置である。

また本発明の一態様は、上記構成において第２の薄膜トランジスタのソース電極層及びド
レイン電極層は、第１の薄膜トランジスタの接続電極層と同じ材料であることを特徴とす
る発光装置である。

また本発明の一態様は、上記構成において第１の薄膜トランジスタの第１の電極層、及び
第２の電極層は、酸化インジウム、酸化インジウム酸化スズ合金、酸化インジウム酸化亜
鉛合金、または酸化亜鉛であることを特徴とする発光装置である。

また本発明の一態様は、上記構成において第１の薄膜トランジスタ、及び前記第２の薄膜
トランジスタは、酸化物半導体層を有し、該酸化物半導体層上に酸化物絶縁層を有し、酸
化物半導体層のチャネル形成領域は、前記酸化物絶縁層と接する発光装置である。

また本発明の一態様は、上記構成において、第１の薄膜トランジスタ、及び前記第２の薄
膜トランジスタが有する酸化物半導体層のチャネル形成領域に接する酸化物絶縁層は、ス
パッタ法で形成される無機絶縁膜を用い、代表的には酸化珪素膜、窒化酸化珪素膜、酸化
アルミニウム膜、または酸化窒化アルミニウム膜などである発光装置である。

上記構成は、上記課題の少なくとも一つを解決する。

なお、酸化物半導体層としては、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される薄膜を
形成し、その薄膜を酸化物半導体層として用いた薄膜トランジスタを作製する。なお、Ｍ
は、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を
示す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、
Ｇａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍと
して含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、また
は該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ_３（Ｚ
ｎＯ）_ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造
の酸化物半導体をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体とよび、その薄膜をＩｎ－Ｇａ－
Ｚｎ－Ｏ系非単結晶膜とも呼ぶ。

また、酸化物半導体層に適用する金属酸化物として上記の他にも、Ｉｎ－Ｓｎ－Ｏ系、Ｉ
ｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ
－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－
Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の金属酸化物を適用することができる
。また上記金属酸化物からなる酸化物半導体層に酸化珪素を含ませてもよい。

また、上記構造を実現するための本発明の一態様は、絶縁表面を有する基板上に第１のゲ
ート電極層及び第２のゲート電極層を形成し、第１のゲート電極層及び第２のゲート電極
層上にゲート絶縁層を形成し、ゲート絶縁層上に第１のゲート電極層と重なる第１の電極
層及び第２の電極層を形成し、ゲート絶縁層上に、第１のゲート電極層、第１の電極層の
一部、及び第２電極層の一部と重なる第１の酸化物半導体層と、第２のゲート電極層と重
なる第２の酸化物半導体層を形成し、第２の酸化物半導体層上にソース電極層及びドレイ
ン電極層と、ゲート絶縁層上に第２の電極層と電気的に接続する接続電極層を形成し、第
１の酸化物半導体層の上面部と側面部、及び第２の酸化物半導体層の上面部に接する酸化
物絶縁層を形成し、第１の酸化物半導体層と重なる酸化物絶縁層上にカラーフィルタ層を
形成し、カラーフィルタ層上に接続電極層と電気的に接続する第１の画素電極を形成し、
第１の画素電極上に発光層を形成し、発光層上に第２の画素電極を形成する発光装置の作
製方法である。

上記作製方法の構成において、第１の酸化物半導体層及び第２の酸化物半導体層に接する
酸化物絶縁層の形成は、酸化物半導体層を脱水化または脱水素化した後、大気に触れるこ
となく、酸化物半導体層への水や水素の再混入を防いで形成する。

脱水化または脱水素化は、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体
雰囲気下での４００℃以上であって７５０℃未満、好ましくは４２５℃以上７００℃以下
の加熱処理であり、酸化物半導体層の含有水分などの不純物を低減する。

窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下での加熱処理を行
った場合、酸化物半導体層は加熱処理により酸素欠乏型となって低抵抗化、即ちＮ型化（
Ｎ^－化など）させ、その後、酸化物半導体層に接する酸化物絶縁膜の形成を行うことによ
り酸化物半導体層を酸素過剰な状態とすることで高抵抗化、即ちＩ型化させているとも言
える。これにより、電気特性が良好で信頼性のよい薄膜トランジスタを有する半導体装置
を作製し、提供することが可能となる。

脱水化または脱水素化を行った酸化物半導体層は、脱水化または脱水素化後の酸化物半導
体層に対して昇温脱離ガス分析（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐ
ｅｃｔｒｏｓｃｏｐｙ）法で４５０℃まで測定を行っても水の２つのピーク、少なくとも
３００℃付近に現れる１つのピークは検出されない程度の熱処理条件とする。従って、脱
水化または脱水素化が行われた酸化物半導体層を用いた薄膜トランジスタに対してＴＤＳ
で４５０℃まで測定を行っても少なくとも３００℃付近に現れる水のピークは検出されな
い。

そして、酸化物半導体層に対して脱水化または脱水素化を行う加熱温度Ｔから温度を下げ
る際、脱水化または脱水素化を行った同じ炉で大気に触れさせることなく、水または水素
を再び混入させないことが重要である。脱水化または脱水素化を行い、酸化物半導体層を
低抵抗化、即ちＮ型化（Ｎ^－、Ｎ^＋など）させた後、高抵抗化させてＩ型とした酸化物半
導体層を用いて薄膜トランジスタを作製すると、薄膜トランジスタのしきい値電圧値をプ
ラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。薄膜トラ
ンジスタのゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成される
ことが表示装置には望ましい。なお、薄膜トランジスタのしきい値電圧値がマイナスであ
ると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマ
リーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成する
薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。
特に、薄膜トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界
効果移動度が高くともしきい値電圧値が高い、或いはしきい値電圧値がマイナスであると
、回路として制御することが困難である。しきい値電圧値が高く、しきい値電圧の絶対値
が大きい薄膜トランジスタの場合には、駆動電圧が低い状態ではＴＦＴとしてのスイッチ
ング機能を果たすことができず、負荷となる恐れがある。ｎチャネル型の薄膜トランジス
タの場合、ゲート電圧に正の電圧を印加してはじめてチャネルが形成されて、ドレイン電
流が流れ出すトランジスタが望ましい。駆動電圧を高くしないとチャネルが形成されない
トランジスタや、負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジ
スタは、回路に用いる薄膜トランジスタとしては不向きである。

また、加熱温度Ｔから下げるガス雰囲気は、加熱温度Ｔまで昇温したガス雰囲気と異なる
ガス雰囲気に切り替えてもよい。例えば、脱水化または脱水素化を行った同じ炉で大気に
触れさせることなく、炉の中を高純度の酸素ガスまたはＮ_２Ｏガス、超乾燥エア（露点が
－４０℃以下、好ましくは－６０℃以下）で満たして冷却を行う。

脱水化または脱水素化を行う加熱処理によって膜中の含有水分を低減させた後、水分を含
まない雰囲気（露点が－４０℃以下、好ましくは－６０℃以下）下で徐冷（または冷却）
した酸化物半導体膜を用いて、薄膜トランジスタの電気特性を向上させるとともに、量産
性と高性能の両方を備えた薄膜トランジスタを実現する。

本明細書では、窒素、または希ガス（アルゴン、ヘリウムなど）の不活性気体雰囲気下で
の加熱処理を脱水化または脱水素化のための加熱処理と呼ぶ。本明細書では、この加熱処
理によってＨ_２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ
、ＯＨなどを脱離することを含めて脱水化または脱水素化と便宜上呼ぶこととする。

発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。

また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、画素部の薄膜トランジスタの保護用の保護回路を同一基板上に設けることが
好ましい。保護回路は、酸化物半導体層を用いた非線形素子を用いて構成することが好ま
しい。

なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。

本発明の一態様の半導体装置は、同一基板上において、駆動回路用ＴＦＴを有する駆動回
路部、及び画素用ＴＦＴを有する表示部が作製される。そのため、発光装置の製造コスト
を低減することができる。

また、基板上に白色発光素子を形成して照明装置などの発光装置を製造することもできる
。なお、照明装置は、特にエレクトロルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃ
ｅｎｃｅ：以下、ＥＬと略す）が得られる発光物質を含む層を有する発光素子を用いた照
明装置である。

画素部が有する第１の薄膜トランジスタのゲート電極層、ゲート絶縁層、酸化物半導体層
、第１の電極層、第２の電極層、酸化物絶縁層、及び第１電極は透光性を有し、開口率と
ともに、チャネル幅を大きく保つことができる。その結果、高精細であっても、発光素子
に供給するオン電流を大きくでき、輝度が高い発光装置を提供できる。

また、駆動回路が有する第２の薄膜トランジスタのゲート電極を含むゲート電極層、並び
にソース電極を含むソース電極層、及びドレイン電極を含むドレイン電極層は電気抵抗が
低い金属を配線に用いている。その結果、本発明の一態様の表示装置は配線抵抗が抑制さ
れ遅延時間を短くすることができ、表示画像の書き込み時間を短くした高精細な表示装置
を提供できる。

このように同一基板上に複数種の回路を形成し、複数種の回路の特性にそれぞれ合わせた
複数種の薄膜トランジスタを備えた発光装置を提供できる。

本発明の一態様は、電気特性が良好で信頼性の高い薄膜トランジスタをスイッチング素子
として用い、信頼性の高い発光装置を提供できる。

脱水化または脱水素化を行う加熱処理が行われた酸化物半導体層を用いることにより、電
気特性が良好で信頼性の高い薄膜トランジスタをスイッチング素子として用い、信頼性の
高い発光装置を作製することができる。また、同一基板上に画素用ＴＦＴと駆動回路用Ｔ
ＦＴとをそれぞれの回路に合わせた異なる構造として、発光装置を作製することができる
。

本発明の一態様を示す断面工程図。 画素構成の一例を示す図。 本発明の一態様を示す断面図。 本発明の一態様を示す断面図。 本発明の一態様を示す断面図及び平面図。 本発明の一態様を示す断面図。 本発明の一態様を示す断面図及び平面図。 アクティブマトリクス型表示装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図及び動作を説明するタイミングチャート。 シフトレジスタの構成を示す回路図。 シフトレジスタの構成を説明する図及び動作を説明するタイミングチャート。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。 電子機器を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、本明細書中の図面において、同一部分または同様な機能を有す
る部分には同一の符号を付し、その説明は省略する場合がある。

（実施の形態１）
本実施の形態では、発光装置及び発光装置の作製方法の一形態を図１を用いて説明する。
図１（Ｅ）には同一基板上に作製された異なる構造の２つの薄膜トランジスタの断面構造
の一例を示す。

図１（Ｅ）に示す薄膜トランジスタ４５０は、ボトムゲート構造の一つであり、薄膜トラ
ンジスタ４６０はボトムコンタクト型（逆コプラナ型とも呼ぶ）と呼ばれるボトムゲート
構造の一つである。

画素に配置される薄膜トランジスタ４６０はボトムコンタクト型の薄膜トランジスタであ
り、絶縁表面を有する基板４００上に、ゲート電極層１１１ａ、ゲート絶縁層４０２、チ
ャネル形成領域を含む酸化物半導体層１２３、第１の電極層１１５ａ、及び第２の電極層
１１５ｂを含む。また、薄膜トランジスタ４６０を覆い、酸化物半導体層１２３の上面及
び側面に接する酸化物絶縁層４０７が設けられている。

また、画素に配置される薄膜トランジスタ４６０はシングルゲート構造の薄膜トランジス
タを用いて説明したが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造
の薄膜トランジスタも形成することができる。

なお、酸化物半導体層１２３は、第１の電極層１１５ａ、及び第２の電極層１１５ｂの上
方に形成し、第１の電極層１１５ａ、及び第２の電極層１１５ｂと重なっている。また、
酸化物半導体層１２３は、ゲート電極層１１１ａとゲート絶縁層４０２を介して重なって
いる。画素に配置される薄膜トランジスタ４６０のチャネル形成領域は、酸化物半導体層
１２３のうち、第１の電極層１１５ａの側面と、該側面と向かい合う第２の電極層１１５
ｂの側面とで挟まれる領域、即ち、ゲート絶縁層４０２と接し、且つゲート電極層１１１
ａと重なる領域である。

また、薄膜トランジスタ４６０は透光性を有する薄膜トランジスタとして高開口率を有す
る発光装置を実現するために第１の電極層１１５ａ、及び第２の電極層１１５ｂは、透光
性を有する導電膜を用いる。

また、薄膜トランジスタ４６０のゲート電極層１１１ａも可視光に対して透光性を有する
導電膜を用いる。本明細書において、可視光に対して透光性を有する膜とは可視光の透過
率が７５～１００％である膜を指し、その膜が導電性を有する場合は透明の導電膜とも呼
ぶ。また、可視光に対して半透明の導電膜を用いてもよい。可視光に対して半透明とは可
視光の透過率が５０～７５％であることを指す。

また、駆動回路に配置される薄膜トランジスタ４５０は、絶縁表面を有する基板４００上
にゲート電極層２１１ａ、ゲート絶縁層４０２、酸化物半導体層、ソース電極層２１５ａ
、及びドレイン電極層２１５ｂを含む。なお、当該酸化物半導体層は少なくともチャネル
形成領域２２３、高抵抗ソース領域２１３ａ、及び高抵抗ドレイン領域２１３ｂを有する
酸化物半導体層を含む。また、チャネル形成領域２２３に接する酸化物絶縁層４０７が設
けられている。また、酸化物絶縁層４０７上には保護絶縁層４０８を設け、積層構造にし
てもよい。

また、図１（Ｅ）では、ゲート電極層に重畳し、酸化物絶縁層４０７とゲート絶縁層４０
２に接して挟まれる酸化物半導体層の領域をチャネル形成領域と呼ぶこととする。なお、
薄膜トランジスタ４５０のチャネル長Ｌは、酸化物半導体層に接して互いに向かい合う、
一対のソース電極層２１５ａとドレイン電極層２１５ｂの端部に挟まれた長さである。

以下、図１（Ａ）、図１（Ｂ）、図１（Ｃ）、図１（Ｄ）、及び図１（Ｅ）を用い、同一
基板上に薄膜トランジスタ４５０及び薄膜トランジスタ４６０を作製する工程を説明する
。

まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層２１１ａ、２１１ｃを形成する。

なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジ
ェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。

ゲート電極層２１１ａ、２１１ｃを形成する導電膜としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、
Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組
み合わせた合金膜等が挙げられる。

また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上
のものを用いると良い。また、ガラス基板には、例えば、アルミノシリケートガラス、ア
ルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている
。なお、ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より実用的な
耐熱ガラスが得られる。このため、Ｂ_２Ｏ_３よりＢａＯを多く含むガラス基板を用いるこ
とが好ましい。

なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶
縁体でなる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。

また、下地膜となる絶縁膜を基板４００とゲート電極層２１１ａ、２１１ｃの間に設けて
もよい。下地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素
膜、酸化珪素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。

次いで、ゲート電極層２１１ａ、２１１ｃを覆って透光性を有する導電膜を成膜した後、
第２のフォトリソグラフィ工程によりゲート電極層１１１ａ、１１１ｃを形成する。本実
施の形態では、配線抵抗を低減するため、画素部に配置されるゲート配線をゲート電極層
２１１ｃと同じ金属導電膜で形成し、後に形成される酸化物半導体層とゲート絶縁層４０
２を介して重なるゲート電極層１１１ａの材料を透光性を有する導電膜で形成する。

次いで、ゲート電極層２１１ａ、２１１ｃ、１１１ａ、１１１ｃ上にゲート絶縁層４０２
を形成する。

ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素層
、窒化珪素層、酸化窒化珪素層又は窒化酸化珪素層を単層で又は積層して形成することが
できる。なお、膜中にリン（Ｐ）や硼素（Ｂ）がドープされていても良い。

例えば、成膜ガスとして、ＳｉＨ_４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化
窒化珪素層を形成すればよい。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ
以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁
層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積
層とする。

本実施の形態では、プラズマＣＶＤ法により酸化窒化珪素（ＳｉＯＮ（組成比Ｎ＜Ｏ））
膜を成膜し、膜厚１００ｎｍのゲート絶縁層４０２とする。

次いで、ゲート絶縁層４０２上に、透光性を有する導電膜を形成した後、第３のフォトリ
ソグラフィ工程により第１の電極層１１５ａ、及び第２の電極層１１５ｂを形成する（図
１（Ａ）参照。）。透光性を有する導電膜は、可視光に対して透光性を有する導電材料、
例えばＩｎ－Ｓｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇ
ａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系
、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の金属酸
化物を適用することができ、膜厚は５０ｎｍ以上３００ｎｍ以下の範囲内で適宜選択する
。また、スパッタ法を用いる場合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲッ
トを用いて成膜を行い、透光性を有する導電膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を
含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化してしまう
のを抑制することが好ましい。

次いで、第４のフォトリソグラフィ工程によりゲート絶縁層４０２を選択的にエッチング
してゲート電極層２１１ｃに達するコンタクトホールを形成する。

次いで、ゲート絶縁層４０２上に、膜厚５ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ
以上２０ｎｍ以下の酸化物半導体膜を形成する。酸化物半導体膜の形成後に脱水化または
脱水素化のための加熱処理を行っても酸化物半導体膜を非晶質な状態とするため、膜厚を
５０ｎｍ以下と薄くすることが好ましい。酸化物半導体膜の膜厚を薄くすることで酸化物
半導体層の形成後に加熱処理した場合に、結晶化してしまうのを抑制することができる。

酸化物半導体膜は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ
－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－
Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓ
ｎ－Ｏ系、Ｚｎ－Ｏ系酸化物半導体膜を用いる。また、酸化物半導体膜は、希ガス（代表
的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素
雰囲気下においてスパッタ法により形成することができる。また、スパッタ法を用いる場
合、ＳｉＯ_２を２重量％以上１０重量％以下含むターゲットを用いて成膜を行い、酸化物
半導体膜に結晶化を阻害するＳｉＯｘ（Ｘ＞０）を含ませ、後の工程で行う脱水化または
脱水素化のための加熱処理の際に結晶化してしまうのを抑制することが好ましい。

ここでは、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（組成比として、Ｉｎ_２
Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ％］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．
５［ａｔ．％］）を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐ
ａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下で成膜する。
なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため
に好ましい。本実施の形態では、酸化物半導体膜として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物
半導体ターゲットを用いてスパッタ法により膜厚１５ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系非単
結晶膜を成膜する。

スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属導電膜を成膜する
場合に用いられる。

また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。

また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。

また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。

なお、酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズ
マを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着しているゴミを除去
することが好ましい。逆スパッタとは、アルゴン雰囲気下で基板側にＲＦ電源を用いて電
圧を印加して基板近傍にプラズマを形成して表面を改質する方法である。なお、アルゴン
雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。

本実施の形態では、第４のフォトリソグラフィ工程によりゲート絶縁層を選択的にエッチ
ングしてゲート電極層２１１ｃに達するコンタクトホールを形成するが、特に限定されず
、酸化物半導体膜をエッチングした後、酸化物半導体層上にレジストマスクを形成し、ゲ
ート電極層２１１ｃに達するコンタクトホールを形成してもよく、その場合には逆スパッ
タを行い、酸化物半導体層及びゲート絶縁層４０２の表面に付着しているレジスト残渣な
どを除去することが好ましい。

また、ゲート絶縁層上に酸化物半導体膜を成膜した後、酸化物半導体膜上にレジストマス
クを形成し、ゲート電極層２１１ｃに達するコンタクトホールを形成した後、レジストマ
スクを除去し、その後、酸化物半導体膜上に再度レジストマスクを形成し、酸化物半導体
膜を選択的にエッチングして島状の酸化物半導体層に加工する工程としてもよい。

また、酸化物半導体膜の成膜前に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、
アルゴン等）下において加熱処理（４００℃以上であって基板の歪み点未満）を行い、ゲ
ート絶縁層内に含まれる水素及び水などの不純物を除去してもよい。

本実施の形態では、第４のフォトリソグラフィ工程によりゲート絶縁層を選択的にエッチ
ングしてゲート電極層２１１ｃに達するコンタクトホールを形成するため、コンタクトホ
ール形成後に、不活性ガス雰囲気（窒素、またはヘリウム、ネオン、アルゴン等）下にお
いて加熱処理（４００℃以上であって７５０℃未満）を行い、層内に含まれる水素及び水
などの不純物を除去した後、酸化物半導体膜を成膜する。

次いで、酸化物半導体膜を第５のフォトリソグラフィ工程により島状の酸化物半導体層に
加工する。なお、酸化物半導体膜のエッチング条件において、酸化物半導体膜、並びに第
１の電極層１１５ａ及び第２の電極層１１５ｂの選択比が充分にとれない場合は、レジス
トマスクに覆われていない第１の電極層１１５ａ及び第２の電極層１１５ｂを酸化物半導
体膜と共に一部もしくは完全に除去してもよい。完全に除去する場合、図１（Ｂ）に示す
形態のごとく、第１の電極層１１５ａ及び第２の電極層１１５ｂを含む導電層の上面は酸
化物半導体層が形成され、当該導電層の端部は酸化物半導体層の端部と一致することにな
る。また、一部を除去する場合、島状の酸化物半導体層と重なる領域に比べ、島状の酸化
物半導体層１１３の端から外側に延在する領域の第１の電極層１１５ａ及び第２の電極層
１１５ｂの厚みは、薄くなる。

また、島状の酸化物半導体層を形成するためのレジストマスクをインクジェット法で形成
してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しない
ため、製造コストを低減できる。

次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上であって７５０℃未満、好ましくは４２５℃以上と
する。なお、４２５℃以上であれば熱処理時間は１時間以下でよいが、４２５℃未満であ
れば加熱処理時間は、１時間よりも長時間行うこととする。ここでは、加熱処理装置の一
つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下において加熱処理
を行った後、大気に触れることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化
物半導体層を得る。本実施の形態では、酸化物半導体層の脱水化または脱水素化を行う加
熱温度Ｔから、再び水が入らないような十分な温度まで同じ炉を用い、具体的には加熱温
度Ｔよりも１００℃以上下がるまで窒素雰囲気下で徐冷する。また、窒素雰囲気に限定さ
れず、ヘリウム、ネオン、アルゴン等の希ガス雰囲気下において脱水化または脱水素化を
行う。

なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置等を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎ
ｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライド
ランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水
銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置で
ある。ＧＲＴＡ装置は加熱された気体からの熱伝導によって、被処理物を加熱する装置で
ある。気体にはアルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物
と反応しない不活性気体が用いられる。

なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガス
に、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、
またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上
、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ま
しくは０．１ｐｐｍ以下）とすることが好ましい。

また、第１の加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結
晶膜または多結晶膜となる場合もある。例えば、結晶化率が９０％以上、または８０％以
上の微結晶の酸化物半導体膜となる場合もある。また、第１の加熱処理の条件、または酸
化物半導体層の材料によっては、結晶成分を含まない非晶質の酸化物半導体膜となる場合
もある。

また、第１の加熱処理後は、酸素欠乏型となって低抵抗化した酸化物半導体層２１３、１
１３となる（図１（Ｂ）参照。）。第１の加熱処理後は、成膜直後の酸化物半導体膜より
もキャリア濃度が高まり、好ましくは１×１０^１８／ｃｍ^３以上のキャリア濃度を有する
酸化物半導体層２１３、１１３となる。また、第１の加熱処理の条件、またはゲート電極
層１１１ａ、１１１ｃの材料によっては、ゲート電極層１１１ａ、及びゲート電極層１１
１ｃは結晶化し、微結晶膜または多結晶膜となる場合もある。例えば、ゲート電極層１１
１ａ、１１１ｃとして、酸化インジウム酸化スズ合金膜を用いる場合は４５０℃１時間の
第１の熱処理で結晶化し、ゲート電極層１１１ａ、１１１ｃとして、酸化珪素を含む酸化
インジウム酸化スズ合金膜を用いる場合は結晶化しない。

また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜に行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を
取り出し、第５のフォトリソグラフィ工程を行う。

次いで、コンタクトホールを介してゲート電極層２１１ｃ、ゲート絶縁層４０２、第１の
電極層１１５ａ、第２の電極層１１５ｂ、及び酸化物半導体層上に、導電膜を形成した後
、第６のフォトリソグラフィ工程によりレジストマスクを形成し、選択的にエッチングを
行ってソース電極層２１５ａ、及びドレイン電極層２１５ｂを形成する（図１（Ｃ）参照
。）。また、図１（Ｃ）に示すように、ゲート電極層２１１ｃに電気的に接続する接続電
極層２１５ｃと、第２の電極層１１５ｂと酸素欠乏型の酸化物半導体層を介して電気的に
接続する接続電極層２１５ｄも形成する。導電膜の成膜方法は、スパッタ法や真空蒸着法
（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用い
る。導電膜としては、Ｔｉ、Ｍｏ、Ｗ、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、から選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金等を用いる。導
電膜は、上述した元素を含む単層に限定されず、二層以上の積層を用いることができる。
本実施の形態では、チタン膜（膜厚１００ｎｍ）とアルミニウム膜（膜厚２００ｎｍ）と
チタン膜（膜厚１００ｎｍ）の３層構造の導電膜を形成する。また、チタン膜に変えて窒
化チタン膜を用いてもよい。

また、第６のフォトリソグラフィ工程においては、酸化物半導体層上に接する導電膜のみ
を選択的に除去する部分がある。従って、酸化物半導体層上に接する導電膜のみを選択的
に除去するため、アルカリ性のエッチャントとしてアンモニア過水（組成の重量比として
、３１重量％過酸化水素：２８重量％アンモニア：水＝５：２：２）などを用いれば、金
属導電膜を選択的に除去し、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体からなる酸化物半導体
層を残存させることができる。

また、エッチング条件にもよるが第６のフォトリソグラフィ工程において酸化物半導体層
（１１３、２１３）の露出領域がエッチングされる場合がある。その場合、ソース電極層
２１５ａとドレイン電極層２１５ｂに挟まれる領域の酸化物半導体層は、ソース電極層２
１５ａが重なる領域の酸化物半導体層、又はドレイン電極層２１５ｂが重なる領域の酸化
物半導体層に比べ、膜厚が薄くなる。

なお、ソース電極層２１５ａ、ドレイン電極層２１５ｂ、接続電極層（２１５ｃ、２１５
ｄ）を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマ
スクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減
できる。

次いで、ゲート絶縁層４０２、及び酸化物半導体層（２１３、１１３）上に、スパッタ法
で酸化物絶縁膜を成膜して、酸化物絶縁層４０７を形成する。この段階で、酸化物半導体
層は、酸化物絶縁層４０７と接する領域が形成される。なお、ゲート電極層に重畳し、酸
化物絶縁層４０７とゲート絶縁層４０２に接して挟まれる酸化物半導体層の領域がチャネ
ル形成領域となる。

酸化物絶縁膜は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸化物絶縁
膜に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。本実施
の形態では、酸化物絶縁膜として酸化珪素膜をスパッタリング法を用いて成膜する。成膜
時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする
。酸化珪素膜のスパッタリング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下
、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲気下において行うこ
とができる。また、ターゲットとして酸化珪素ターゲットまたは珪素ターゲットを用いる
ことができる。例えば、珪素ターゲットを用いて、酸素、及び希ガス雰囲気下でスパッタ
リング法により酸化珪素膜を形成することができる。低抵抗化した酸化物半導体層に接し
て形成する酸化物絶縁膜は、水分や、水素イオンや、ＯＨ^－などの不純物を含まず、これ
らが外部から侵入することをブロックする無機絶縁膜を用い、代表的には酸化珪素膜、窒
化酸化珪素膜、酸化アルミニウム膜、または酸化窒化アルミニウム膜などを用いる。なお
、スパッタ法で形成した酸化物絶縁膜は特に緻密であり、接する層へ不純物が拡散する現
象を抑制する保護膜として単層であっても利用することができる。また、リン（Ｐ）や硼
素（Ｂ）をドープしたターゲットを用い、酸化物絶縁膜にリン（Ｐ）や硼素（Ｂ）を添加
することもできる。

本実施の形態では、純度が６Ｎであり、柱状多結晶Ｂドープの珪素ターゲット（抵抗率０
．０１Ωｃｍ）を用い、基板とターゲットの間との距離（Ｔ－Ｓ間距離）を８９ｍｍ、圧
力０．４Ｐａ、直流（ＤＣ）電源６ｋＷ、酸素（酸素流量比率１００％）雰囲気下でパル
スＤＣスパッタ法により成膜する。膜厚は３００ｎｍとする。

次いで、不活性ガス雰囲気下、または窒素ガス雰囲気下で第２の加熱処理（好ましくは２
００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う（図１（Ｄ）参照。
）。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理
を行うと、酸化物半導体層２１３の一部が酸化物絶縁層４０７と接した状態で加熱される
。なお、第２の加熱処理を行うと、第１の加熱処理で低抵抗化された酸化物半導体層が酸
素過剰な状態となり、高抵抗化（Ｉ型化）することができる。また、この時、酸化物半導
体層が１５ｎｍ以下の場合、金属導電膜からなるソース電極層２１５ａ及びドレイン電極
層２１５ｂと重なる酸化物半導体層は、該金属導電膜側に酸素が移動しやすくなり、該酸
化物半導体層は全てＮ型化する。また、酸化物半導体層が３０ｎｍ～５０ｎｍの場合は、
該金属導電膜との界面近傍がＮ型化するが、その下側はＩ型若しくはＮ^－型化した状態と
なる。また、酸化物絶縁層４０７は酸化物半導体層のチャネル形成領域となる領域上に接
して設けられ、チャネル保護層として機能する。

また、第２の加熱処理を行うタイミングは、第６のフォトリソグラフィ工程の終了直後に
限定されず、第６のフォトリソグラフィ工程よりも後の工程であれば特に限定されない。

次いで、酸化物絶縁層４０７上に保護絶縁層４０８を形成する（図１（Ｅ）参照。）。保
護絶縁層４０８としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウム膜など
を用いる。本実施の形態では、ＲＦスパッタ法を用いて窒化珪素膜の保護絶縁層４０８を
形成する。

なお、保護絶縁層４０８を成膜した後、第７のフォトリソグラフィ工程によりレジストマ
スクを形成し、選択的にエッチングを行って接続電極層２１５ｄに達するコンタクトホー
ルの形成も行う。

以上の工程により、同一基板上に２種類の薄膜トランジスタ、チャネルエッチ型の薄膜ト
ランジスタ４５０、ボトムコンタクト型の薄膜トランジスタ４６０を作製することができ
る。

駆動回路が有するチャネルエッチ型の薄膜トランジスタ４５０のゲート電極を含むゲート
電極層、並びにソース電極を含むソース電極層、及びドレイン電極を含むドレイン電極層
は電気抵抗が低い金属を配線に用いている。そのため、発光装置の配線抵抗が抑制され、
短い書き込み時間で駆動可能な発光装置を提供できる。また、ボトムコンタクト型の薄膜
トランジスタ４６０は、接続電極層２１５ｄ以外は、透光性を有する材料で構成されてい
るため、開口率を高く保ちつつ、チャネル幅を大きくできる。その結果、高精細であって
も、発光素子に大きな電流を供給でき、輝度が高い発光装置を提供できる。

なお、発光装置において、１つの画素に複数の構成の薄膜トランジスタを配置することも
できる。例えば、発光素子に電気的に接続する駆動用ＴＦＴは大きなオン電流を得る構成
が望ましく、駆動用ＴＦＴのゲート電極層と電気的に接続するスイッチング用ＴＦＴはオ
フ電流が抑制された構成が望ましい。そこで、薄膜トランジスタ４６０と同じ構成のボト
ムコンタクト型のＴＦＴを画素部の駆動用ＴＦＴとして用いて、開口率を高く保ちつつ、
チャネル幅を大きくして、大きなオン電流を得ることができる。また、薄膜トランジスタ
４５０と同じ構成のチャネルエッチ型のＴＦＴを画素部のスイッチング用ＴＦＴとして用
いてもよい。なお、スイッチング用ＴＦＴは大電流を必要としないため、駆動用ＴＦＴよ
りも小型にでき、開口率の低下を招き難い。

また、発光装置を作製する場合、駆動用ＴＦＴのソース電極層と電気的に接続する電源供
給線を設け、その電源供給線は、ゲート配線と交差し、且つ、金属導電膜からなる接続電
極層２１５ｃと同じ材料、同じ工程で形成する。或いは、電源供給線は、ソース配線と交
差し、且つ、ゲート電極層２１１ｃと同じ材料、同じ工程で形成する。

また、発光装置を作製する場合、発光素子の一方の電極は駆動用ＴＦＴのドレイン電極層
と電気的に接続させ、発光素子のもう一方の電極と電気的に接続する共通電位線を設ける
。なお、その共通電位線は、金属導電膜からなる接続電極層２１５ｃと同じ材料、同じ工
程で形成する。或いは、共通電位線は、ゲート電極層２１１ｃと同じ材料、同じ工程で形
成する。

また、発光装置を作製する場合、１つの画素に複数の薄膜トランジスタを有し、一方の薄
膜トランジスタのゲート電極層ともう一方のドレイン電極層とを接続する接続部が設けら
れる。この接続部は、ゲート電極層２１１ｃに電気的に接続する接続電極層２１５ｃと同
じ工程で形成する。

本実施の形態では駆動回路と画素部を形成し、駆動回路と画素部または、画素部の中の駆
動ＴＦＴと選択ＴＦＴに適した特性を鑑みて、チャネルエッチ型の薄膜トランジスタ４５
０、またはボトムコンタクト型の薄膜トランジスタ４６０を用いることによって最適化を
図ることができる。

本実施の形態は他の実施の形態と自由に組み合わせることができる。

（実施の形態２）
本実施の形態では、実施の形態１に示した複数の薄膜トランジスタと、エレクトロルミネ
ッセンスを利用する発光素子とを用い、アクティブマトリクス型の発光表示装置を作製す
る一例を示す。

エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機
化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子
と呼ばれている。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。

無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。

図２は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す
図である。

デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。

画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。

なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。

なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。

ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。

また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２と同じ画素構成を用いることができる。

アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、図２に示す画素構成は、これに限定されない。例えば、図２に示す画素に新たにス
イッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。

次に、発光素子の構成について、図３を用いて説明する。ここでは、駆動用ＴＦＴがｎチ
ャネル型の場合を例に挙げて、画素の断面構造について説明する。図３（Ａ）、図３（Ｂ
）、及び図３（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０
１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、酸化物半導
体層を含む信頼性の高い薄膜トランジスタである。

発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板
とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出
構造の発光素子にも適用することができる。

下面射出構造の発光素子について図３（Ａ）を用いて説明する。

図３（Ａ）に、駆動用ＴＦＴ７０１１がｎチャネル型で、発光素子７０１２から発せられ
る光が第１の電極７０１３側に射出する場合の、画素の断面図を示す。図３（Ａ）では、
駆動用ＴＦＴ７０１１と接続電極層７０３０を介して電気的に接続された透光性を有する
導電膜７０１７上に、発光素子７０１２の第１の電極７０１３が形成されており、第１の
電極７０１３上にＥＬ層７０１４、第２の電極７０１５が順に積層されている。なお、接
続電極層７０３０は駆動用ＴＦＴ７０１１のドレイン電極層と電気的に接続されている。

透光性を有する導電膜７０１７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。

また、発光素子の第１の電極７０１３は様々な材料を用いることができる。例えば、第１
の電極７０１３を陰極として用いる場合には、仕事関数が小さい材料、具体的には、例え
ば、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およ
びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等
が好ましい。図３（Ａ）では、第１の電極７０１３の膜厚は、光を透過する程度（好まし
くは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を
、第１の電極７０１３として用いる。

なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０１７と第１の電極７０１３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができるため、好ましい。

また、第１の電極７０１３の周縁部は、隔壁７０１９で覆う。隔壁７０１９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、第１の電極７０
１３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０１９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。

また、第１の電極７０１３及び隔壁７０１９上に形成するＥＬ層７０１４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７０１４が複数の層で構成されている場合、陰極とし
て機能する第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホ
ール注入層の順に積層することができる。なおこれらの層を全て設ける必要はない。

また、上記積層順に限定されず、第１の電極７０１３を陽極として機能させ、第１の電極
７０１３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層
してもよい。ただし、消費電力を比較する場合、第１の電極７０１３を陰極として機能さ
せ、第１の電極７０１３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注
入層の順に積層するほうが、駆動回路部の電圧上昇を抑制でき、消費電力を少なくできる
ため好ましい。

また、ＥＬ層７０１４上に形成する第２の電極７０１５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０１５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ等や、ＩＴＯ、ＩＺＯ、ＺｎＯなどの
透明導電性材料が好ましい。また、第２の電極７０１５上に遮蔽膜７０１６、例えば光を
遮光する金属、光を反射する金属等を用いる。本実施の形態では、第２の電極７０１５と
してＩＴＯ膜を用い、遮蔽膜７０１６としてＴｉ膜を用いる。

第１の電極７０１３及び第２の電極７０１５で、発光層を含むＥＬ層７０１４を挟んでい
る領域が発光素子７０１２に相当する。図３（Ａ）に示した素子構造の場合、発光素子７
０１２から発せられる光は、矢印で示すように第１の電極７０１３側に射出する。

なお、図３（Ａ）ではゲート電極層として透光性を有する導電膜を用いる例を示しており
、発光素子７０１２から発せられる光は、カラーフィルタ層７０３３を通過し、駆動用Ｔ
ＦＴ７０１１のゲート電極層やソース電極層を通過して射出させる。駆動用ＴＦＴ７０１
１のゲート電極層やソース電極層として透光性を有する導電膜を用い、開口率を向上する
ことができる。

カラーフィルタ層７０３３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。

また、カラーフィルタ層７０３３はオーバーコート層７０３４で覆われ、さらに保護絶縁
層７０３５によって覆う。なお、図３（Ａ）ではオーバーコート層７０３４は薄い膜厚で
図示したが、オーバーコート層７０３４は、カラーフィルタ層７０３３に起因する凹凸を
平坦化する機能を有している。

また、保護絶縁層７０３５、オーバーコート層７０３４、カラーフィルタ層７０３３、及
び酸化物絶縁層７０３１に形成され、且つ、接続電極層７０３０に達するコンタクトホー
ルは、隔壁７０１９と重なる位置に配置する。図３（Ａ）では、接続電極層７０３０は金
属導電膜を用いる例であるため、接続電極層７０３０に達するコンタクトホールと、隔壁
７０１９と、接続電極層７０３０とを重ねるレイアウトとすることで開口率の向上を図る
ことができる。

次に、両面射出構造の発光素子について、図３（Ｂ）を用いて説明する。

図３（Ｂ）では、駆動用ＴＦＴ７０２１と接続電極層７０４０を介して電気的に接続され
た透光性を有する導電膜７０２７上に、発光素子７０２２の第１の電極７０２３が形成さ
れており、第１の電極７０２３上にＥＬ層７０２４、第２の電極７０２５が順に積層され
ている。なお、接続電極層７０４０は駆動用ＴＦＴ７０２１のドレイン電極層と電気的に
接続されている。

透光性を有する導電膜７０２７としては、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いることができる。

また、第１の電極７０２３は様々な材料を用いることができる。例えば、第１の電極７０
２３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。本
実施の形態では、第１の電極７０２３を陰極として用い、その膜厚は、光を透過する程度
（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニ
ウム膜を、陰極として用いる。

なお、透光性を有する導電膜とアルミニウム膜を積層成膜した後、選択的にエッチングし
て透光性を有する導電膜７０２７と第１の電極７０２３を形成してもよく、この場合、同
じマスクを用いてエッチングすることができ、好ましい。

また、第１の電極７０２３の周縁部は、隔壁７０２９で覆う。隔壁７０２９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、第１の電極７０
２３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７０２９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。

また、第１の電極７０２３及び隔壁７０２９上に形成するＥＬ層７０２４は、発光層を含
めば良く、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。ＥＬ層７０２４が複数の層で構成されている場合、陰極として機能する
第１の電極７０２３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層
の順に積層する。なおこれらの層を全て設ける必要はない。

また、上記積層順に限定されず、第１の電極７０２３を陽極として用い、陽極上にホール
注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。ただし
、消費電力を比較する場合、第１の電極７０２３を陰極として用い、陰極上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが消費電力が少
ないため好ましい。

また、ＥＬ層７０２４上に形成する第２の電極７０２５としては、様々な材料を用いるこ
とができる。例えば、第２の電極７０２５を陽極として用いる場合、仕事関数が大きい材
料、例えば、ＩＴＯ、ＩＺＯ、ＺｎＯなどの透明導電性材料を好ましく用いることができ
る。本実施の形態では、第２の電極７０２５を陽極として用い、酸化珪素を含むＩＴＯ膜
を形成する。

第１の電極７０２３及び第２の電極７０２５で、発光層を含むＥＬ層７０２４を挟んでい
る領域が発光素子７０２２に相当する。図３（Ｂ）に示した素子構造の場合、発光素子７
０２２から発せられる光は、矢印で示すように第２の電極７０２５側と第１の電極７０２
３側の両方に射出する。

なお、図３（Ｂ）ではゲート電極層やソース電極層として透光性を有する導電膜を用いる
例を示しており、発光素子７０２２から第１の電極７０２３側に発せられる光は、カラー
フィルタ層７０４３を通過し、駆動用ＴＦＴ７０２１のゲート電極層やソース電極層を通
過して射出させる。駆動用ＴＦＴ７０２１のゲート電極層やソース電極層として透光性を
有する導電膜を用いることで、第２の電極７０２５側の開口率と第１の電極７０２３側の
開口率をほぼ同一とすることができる。

カラーフィルタ層７０４３はインクジェット法などの液滴吐出法や、印刷法、フォトリソ
グラフィ技術を用いたエッチング方法などでそれぞれ形成する。

また、カラーフィルタ層７０４３はオーバーコート層７０４４で覆われ、さらに保護絶縁
層７０４５によって覆う。

また、保護絶縁層７０４５、オーバーコート層７０４４、カラーフィルタ層７０４３、及
び酸化物絶縁層７０４１に形成され、且つ、接続電極層７０４０に達するコンタクトホー
ルは、隔壁７０２９と重なる位置に配置する。図３（Ｂ）では、接続電極層７０４０は金
属導電膜を用いる例であるため、接続電極層７０４０に達するコンタクトホールと、隔壁
７０２９と、接続電極層７０４０とを重ねるレイアウトとすることで第２の電極７０２５
側の開口率と第１の電極７０２３側の開口率をほぼ同一とすることができる。

ただし、両面射出構造の発光素子を用い、どちらの表示面もフルカラー表示とする場合、
第２の電極７０２５側からの光はカラーフィルタ層７０４３を通過しないため、別途カラ
ーフィルタ層を備えた封止基板を第２の電極７０２５上方に設けることが好ましい。

次に、上面射出構造の発光素子について、図３（Ｃ）を用いて説明する。

図３（Ｃ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎチャネル型で、発光素子７００２
から発せられる光が第２の電極７００５側に抜ける場合の、画素の断面図を示す。図３（
Ｃ）では、ＴＦＴ７００１と接続電極層７０５０を介して電気的に接続された発光素子７
００２の第１の電極７００３が形成されており、第１の電極７００３上にＥＬ層７００４
、第２の電極７００５が順に積層されている。

また、第１の電極７００３は様々な材料を用いることができる。例えば、第１の電極７０
０３を陰極として用いる場合、仕事関数が小さい材料、具体的には、例えば、ＬｉやＣｓ
等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む
合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉなど）の他、ＹｂやＥｒ等の希土類金属等が好ましい。

また、第１の電極７００３の周縁部は、隔壁７００９で覆う。隔壁７００９は、ポリイミ
ド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキ
サンを用いて形成する。隔壁７００９は、特に感光性の樹脂材料を用い、第１の電極７０
０３上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成することが好ましい。隔壁７００９として感光性の樹脂材料を用いる場合
、レジストマスクを形成する工程を省略することができる。

また、第１の電極７００３及び隔壁７００９上に形成するＥＬ層７００４は、少なくとも
発光層を含めば良く、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでも良い。ＥＬ層７００４が複数の層で構成されている場合、陰極とし
て用いる第１の電極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホー
ル注入層の順に積層する。なおこれらの層を全て設ける必要はない。

また、上記積層順に限定されず、陽極として用いる第１の電極７００３上にホール注入層
、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層してもよい。

図３（Ｃ）ではＴｉ膜、アルミニウム膜、Ｔｉ膜の順に積層した積層膜上に、ホール注入
層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層し、その上にＭｇ：Ａｇ
合金薄膜とＩＴＯとの積層を形成する。

ただし、ＴＦＴ７００１がｎチャネル型の場合、第１の電極７００３上に電子注入層、電
子輸送層、発光層、ホール輸送層、ホール注入層の順に積層するほうが、駆動回路におけ
る電圧上昇を抑制することができ、消費電力を少なくできるため好ましい。

第２の電極７００５は透光性を有する導電性材料を用いて形成し、例えば酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電膜を用いても良い。

第１の電極７００３及び第２の電極７００５で発光層を含むＥＬ層７００４を挟んでいる
領域が発光素子７００２に相当する。図３（Ｃ）に示した画素の場合、発光素子７００２
から発せられる光は、矢印で示すように第２の電極７００５側に射出する。

また、図３（Ｃ）において、ＴＦＴ７００１は薄膜トランジスタ４６０を用いる例を示し
ているが、特に限定されず、薄膜トランジスタ４５０を用いることができる。ＴＦＴ７０
０１として薄膜トランジスタ４５０を用いる場合、第１の電極７００３とドレイン電極層
とが接するように電気的に接続させる。

また、図３（Ｃ）において、ＴＦＴ７００１のドレイン電極層は、接続電極層７０５０と
電気的に接続し、接続電極層７０５０は、平坦化絶縁層７０５３、保護絶縁層７０５５及
び酸化物絶縁層７０５１に形成されたコンタクトホールを介して第１の電極７００３と電
気的に接続する。平坦化絶縁層７０５３は、ポリイミド、アクリル、ベンゾシクロブテン
、ポリアミド、エポキシ等の樹脂材料を用いることができる。また上記樹脂材料の他に、
低誘電率材料（ｌｏｗ－ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ
（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させることで、平坦化絶縁層７０５３を形成してもよい。平坦化絶縁層７０５
３の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコー
ト、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセ
ット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等
を用いることができる。

また、図３（Ｃ）の構造においては、フルカラー表示を行う場合、例えば発光素子７００
２として緑色発光素子とし、隣り合う一方の発光素子を赤色発光素子とし、もう一方の発
光素子を青色発光素子とする。また、３種類の発光素子だけでなく白色発光素子を加えた
４種類の発光素子でフルカラー表示ができる発光表示装置を作製してもよい。

また、図３（Ｃ）の構造においては、配置する複数の発光素子を全て白色発光素子として
、発光素子７００２上方にカラーフィルタなどを有する封止基板を配置する構成とし、フ
ルカラー表示ができる発光表示装置を作製してもよい。白色などの単色の発光を示す材料
を形成し、カラーフィルタや色変換層を組み合わせることによりフルカラー表示を行うこ
とができる。

もちろん単色発光の表示を行ってもよい。例えば、白色発光を用いて照明装置を形成して
もよいし、単色発光を用いてエリアカラータイプの発光装置を形成してもよい。

また、必要があれば、円偏光板などの偏光フィルムなどの光学フィルムを設けてもよい。

なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。

なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。

本実施の形態は他の実施の形態と自由に組み合わせることができる。

（実施の形態３）
本実施の形態では、実施の形態１に示した複数の薄膜トランジスタを用いて、同一基板上
に画素部と駆動回路を形成し、アクティブマトリクス型の発光表示装置を作製する一例を
示す。

実施の形態１では、２つの薄膜トランジスタと、接続部の断面を図示したが、本実施の形
態では、さらに配線交差部及び容量部も図示して説明する。

図４は第１電極（画素電極）上にＥＬ層を形成する前の基板の状態を示す断面図である。
なお、図１（Ｅ）と同じ箇所には同じ符号を用いて説明する。

図４において、第１電極４１４と電気的に接続する駆動用ＴＦＴは、ボトムコンタクト型
の薄膜トランジスタ４６０であり、本実施の形態では、実施の形態１に従って作製するこ
とができる。

実施の形態１に従って酸化物絶縁層４０７を形成した後、緑色のカラーフィルタ層４１１
、青色のカラーフィルタ層、赤色のカラーフィルタ層を順次形成する。なお、スパッタ法
で形成した酸化物絶縁膜は特に緻密であり、接する層へ不純物が拡散する現象を抑制する
保護膜として単層であっても利用することができる。また、各カラーフィルタ層は、印刷
法、インクジェット法、フォトリソグラフィ技術を用いたエッチング方法などでそれぞれ
形成する。ＴＦＴを形成する基板にカラーフィルタ層を設けることによって、封止基板を
貼り合わせる精度に依存することなく、カラーフィルタ層と発光素子の発光領域を精度良
く位置を合わせることができる。

次いで、緑色のカラーフィルタ層４１１、青色のカラーフィルタ層、及び赤色のカラーフ
ィルタ層を覆うオーバーコート層４１２を形成する。オーバーコート層４１２は透光性を
有する樹脂を用いる。

ここではＲＧＢの３色を用いてフルカラー表示する例を示したが、特に限定されず、ＲＧ
ＢＷの４色を用いてフルカラー表示を行ってもよい。

次いで、オーバーコート層４１２及び酸化物絶縁層４０７を覆う保護絶縁層４０８を形成
する。保護絶縁層４０８は、無機絶縁膜を用い、窒化珪素膜、窒化アルミニウム膜、窒化
酸化珪素膜、酸化窒化アルミニウム膜などを用いる。

次いで、フォトリソグラフィ工程により保護絶縁層４０８及び酸化物絶縁層４０７を選択
的にエッチングして接続電極層２１５ｄに達するコンタクトホールを形成する。また、こ
のフォトリソグラフィ工程により端子部の保護絶縁層４０８及び酸化物絶縁層４０７を選
択的にエッチングして端子電極の一部を露呈させる。また、後に形成される発光素子の第
２電極と共通電位線とを接続するため、共通電位線に達するコンタクトホールも形成する
。

次いで、透光性を有する導電膜を形成し、フォトリソグラフィ工程により接続電極層２１
５ｄと電気的に接続する第１電極４１４を形成する。

次いで、第１電極４１４の周縁部を覆うように隔壁４５９を形成する。隔壁４５９は、ポ
リイミド、アクリル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリ
シロキサンを用いて形成する。隔壁４５９は、特に感光性の樹脂材料を用い、第１電極４
１４上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面と
なるように形成する。隔壁４５９として感光性の樹脂材料を用いる場合、レジストマスク
を形成する工程を省略することができる。

以上の工程を経て図４に示す基板の状態を得ることができる。以降の工程は実施の形態２
にその一例を示したように、第１電極４１４上にＥＬ層を形成し、ＥＬ層上に第２電極を
形成して発光素子を形成する。なお、第２の電極は、共通電位線と電気的に接続する。

また、画素部において、図４に示すように容量部が形成される。図４に示す容量部は、ゲ
ート絶縁層４０２を誘電体とし、容量配線層１１１ｂと容量電極層１１５ｃとで形成され
る。また、発光装置において、容量配線層１１１ｂは、画素ＴＦＴのゲート電極層の一部であり、容量電極層１１５ｃは、電源供給線の一部である。

なお、図４ではゲート配線層２１１ｂを金属導電膜とする例を示したが、薄膜トランジス
タ４６０のゲート電極層１１１ａと同じ透光性を有する導電膜を用いて形成することもで
きる。また、配線層２１５ｅは接続電極層（２１５ｃ、２１５ｄ）と同じ導電層で形成さ
れ、ゲート配線層２１１ｂとゲート絶縁膜を介して交差する。

また、図４において、駆動回路に配置する少なくとも一つのＴＦＴは、チャネルエッチ型
の薄膜トランジスタ４５０であり、本実施の形態では、実施の形態１に従って作製するこ
とができる。

また、駆動回路の薄膜トランジスタ４５０の酸化物半導体層の上方に導電層２１６を設け
てもよい。導電層２１６は、第１電極４１４と同じ材料、同じ工程で形成することができ
る。

導電層２１６を酸化物半導体層のチャネル形成領域２２３と重なる位置に設けることによ
って、薄膜トランジスタの信頼性を調べるためのバイアス－熱ストレス試験（以下、ＢＴ
試験という）において、ＢＴ試験前後における薄膜トランジスタ４５０のしきい値電圧の
変化量を低減することができる。また、導電層２１６は、電位がゲート電極層２１１ａと
同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもでき
る。また、導電層２１６の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよ
い。また、導電層２１６を設けた薄膜トランジスタ４５０は４端子のトランジスタとして
機能する。

また、薄膜トランジスタは静電気などにより破壊されやすいため、画素部または駆動回路
と同一基板上に保護回路を設けることが好ましい。保護回路は、酸化物半導体層を用いた
非線形素子を用いて構成することが好ましい。例えば、保護回路は画素部と、走査線入力
端子及び信号線入力端子との間に配設されている。本実施の形態では複数の保護回路を配
設して、走査線、信号線及び容量バス線に静電気等によりサージ電圧が印加され、画素ト
ランジスタなどが破壊されないように構成されている。そのため、保護回路にはサージ電
圧が印加されたときに、共通配線に電荷を逃がすように構成する。また、保護回路は、走
査線が間にあり並列に配置された非線形素子によって構成されている。非線形素子は、ダ
イオードのような二端子素子又はトランジスタのような三端子素子で構成される。例えば
、画素部の薄膜トランジスタ４６０と同じ工程で形成することも可能であり、例えばゲー
ト端子とドレイン端子を接続することによりダイオードと同様の特性を持たせることがで
きる。

本実施の形態は実施の形態１または実施の形態２と自由に組み合わせることができる。

（実施の形態４）
また、本実施の形態では、薄膜トランジスタと同一基板上に設けられる端子部の構成の一
例を図５に示す。なお、図５において、図４と同じ箇所には同じ符号を用いて説明する。

図５（Ａ１）、図５（Ａ２）は、ゲート配線端子部の断面図及び上面図をそれぞれ図示し
ている。図５（Ａ１）は図５（Ａ２）中のＣ１－Ｃ２線に沿った断面図に相当する。図５
（Ａ１）において、酸化物絶縁層４０７と保護絶縁層４０８の積層上に形成される導電層
４１５は、入力端子として機能する接続用の端子電極である。また、図５（Ａ１）におい
て、端子部では、ゲート配線層２１１ｂと同じ材料で形成される第１の端子４１７と、ソ
ース電極層２１５ａを含むソース配線層と同じ材料で形成される接続電極層２１５ｆとが
ゲート絶縁層４０２を介して重なり、導電層４１５で導通させている。また、導電層４１
５は、第１電極４１４と同じ透光性を有する材料を用いて、同じ工程で形成することがで
きる。

また、図５（Ｂ１）、及び図５（Ｂ２）は、ソース配線端子部の断面図及び上面図をそれ
ぞれ図示している。また、図５（Ｂ１）は図５（Ｂ２）中のＣ３－Ｃ４線に沿った断面図
に相当する。図５（Ｂ１）において、酸化物絶縁層４０７と保護絶縁層４０８の積層上に
形成される導電層４１８は、入力端子として機能する接続用の端子電極である。また、図
５（Ｂ１）において、端子部では、ゲート配線層２１１ｂと同じ材料で形成される電極層
４１６が、ソース配線と電気的に接続される第２の端子２１５ｇの下方にゲート絶縁層４
０２を介して重なる。電極層４１６は第２の端子２１５ｇとは電気的に接続しておらず、
電極層４１６を第２の端子２１５ｇと異なる電位、例えばフローティング、ＧＮＤ、０Ｖ
などに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成するこ
とができる。また、第２の端子２１５ｇは、酸化物絶縁層４０７及び保護絶縁層４０８に
形成されたコンタクトホールを介して、導電層４１８と電気的に接続している。また、導
電層４１８は、第１電極４１４と同じ透光性を有する材料を用いて、同じ工程で形成する
ことができる。

ゲート配線、ソース配線、共通電位線、及び電源供給線は画素密度に応じて複数本設けら
れるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配
線と同電位の第２の端子、電源供給線と同電位の第３の端子、共通電位線と同電位の第４
の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設
ければ良いものとし、実施者が適宣決定すれば良い。

本実施の形態は実施の形態１、実施の形態２、または実施の形態３と自由に組み合わせる
ことができる。

（実施の形態５）
本実施の形態では、実施の形態２に示した図３（Ａ）及び図３（Ｃ）に用いる発光素子の
素子構造の一例について説明する。

図６（Ａ）に示す素子構造は、一対の電極（第１の電極１００１、第２の電極１００２）
間に発光領域を含むＥＬ層１００３が挟まれた構造を有する。なお、以下の本実施の形態
の説明においては、例として、第１の電極１００１を陽極として用い、第２の電極１００
２を陰極として用いるものとする。

また、ＥＬ層１００３は、少なくとも発光層を含んで形成されていればよく、発光層以外
の機能層を含む積層構造であっても良い。発光層以外の機能層としては、正孔注入性の高
い物質、正孔輸送性の高い物質、電子輸送性の高い物質、電子注入性の高い物質、バイポ
ーラ性（電子及び正孔の輸送性の高い物質）の物質等を含む層を用いることができる。具
体的には、正孔注入層、正孔輸送層、電子輸送層、電子注入層等の機能層を適宜組み合わ
せて用いることができる。

図６（Ａ）に示す発光素子は、第１の電極１００１と第２の電極１００２との間に生じた
電位差により電流が流れ、ＥＬ層１００３において正孔と電子とが再結合し、発光するも
のである。つまりＥＬ層１００３に発光領域が形成されるような構成となっている。

発光は、第１の電極１００１または第２の電極１００２のいずれか一方または両方を通っ
て外部に取り出される。従って、第１の電極１００１または第２の電極１００２のいずれ
か一方または両方は、透光性を有する物質で成る。

なお、ＥＬ層は図６（Ｂ）のように第１の電極１００１と第２の電極１００２との間に複
数積層されていても良い。ｎ（ｎは２以上の自然数）層の積層構造を有する場合には、ｍ
（ｍは自然数であって、１≦ｍ≦ｎ－１）番目のＥＬ層と、（ｍ＋１）番目のＥＬ層との
間には、それぞれ電荷発生層１００４を設けることが好ましい。

電荷発生層１００４は、有機化合物と金属酸化物の複合材料、金属酸化物、有機化合物と
アルカリ金属、アルカリ土類金属、またはこれらの化合物との複合材料の他、これらを適
宜組み合わせて形成することができる。有機化合物と金属酸化物の複合材料としては、例
えば、有機化合物とＶ_２Ｏ_５やＭｏＯ_３やＷＯ_３等の金属酸化物を含む。有機化合物とし
ては、芳香族アミン化合物、カルバゾール誘導体、芳香族炭化水素、高分子化合物（オリ
ゴマー、デンドリマー、ポリマー等）など、種々の化合物を用いることができる。なお、
有機化合物としては、正孔輸送性有機化合物として正孔移動度が１０^－６ｃｍ^２／Ｖｓ以
上であるものを適用することが好ましい。但し、電子よりも正孔の輸送性の高い物質であ
れば、これら以外のものを用いてもよい。なお、電荷発生層１００４に用いるこれらの材
料は、キャリア注入性、キャリア輸送性に優れているため、発光素子の低電流駆動、およ
び低電圧駆動を実現することができる。

なお、電荷発生層１００４は、有機化合物と金属酸化物の複合材料と他の材料とを組み合
わせて形成してもよい。例えば、有機化合物と金属酸化物の複合材料を含む層と、電子供
与性物質の中から選ばれた一の化合物と電子輸送性の高い化合物とを含む層とを組み合わ
せて形成してもよい。また、有機化合物と金属酸化物の複合材料を含む層と、透明導電膜
とを組み合わせて形成してもよい。

このような構成を有する発光素子は、エネルギーの移動や消光などの問題が起こり難く、
材料の選択の幅が広がることで高い発光効率と長い寿命とを併せ持つ発光素子とすること
が容易である。また、一方のＥＬ層で燐光発光、他方で蛍光発光を得ることも容易である
。

なお、電荷発生層１００４とは、第１の電極１００１と第２の電極１００２に電圧を印加
したときに、電荷発生層１００４に接して形成される一方のＥＬ層１００３に対して正孔
を注入する機能を有し、他方のＥＬ層１００３に電子を注入する機能を有する。

図６（Ｂ）に示す発光素子は、発光層に用いる発光物質の種類を変えることにより様々な
発光色を得ることができる。また、発光物質として発光色の異なる複数の発光物質を用い
ることにより、ブロードなスペクトルの発光や白色発光を得ることもできる。

図６（Ｂ）に示す発光素子を用いて、白色発光を得る場合、複数の発光層の組み合わせと
しては、赤、青及び緑色の光を含んで白色に発光する構成であればよく、例えば、青色の
蛍光材料を発光物質として含む第１のＥＬ層と、緑色と赤色の燐光材料を発光物質として
含む第２のＥＬ層を有する構成が挙げられる。また、赤色の発光を示す第１のＥＬ層と、
緑色の発光を示す第２のＥＬ層と、青色の発光を示す第３のＥＬ層とを有する構成とする
こともできる。または、補色の関係にある光を発する発光層を有する構成であっても白色
発光が得られる。ＥＬ層が２層積層された積層型素子において、第１のＥＬ層から得られ
る発光の発光色と第２のＥＬ層から得られる発光の発光色を補色の関係にする場合、補色
の関係としては、青色と黄色、あるいは青緑色と赤色などが挙げられる。

なお、上述した積層型素子の構成において、積層されるＥＬ層の間に電荷発生層を配置す
ることにより、電流密度を低く保ったまま、高輝度領域での長寿命素子を実現することが
できる。また、電極材料の抵抗による電圧降下を小さくできるので、大面積での均一発光
が可能となる。

本実施の形態は実施の形態１乃至４のいずれか一と組み合わせることができる。

（実施の形態６）
本実施の形態では、発光表示パネル（発光パネルともいう）の外観及び断面について、図
７を用いて説明する。図７（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発
光素子を、第２の基板との間にシール材によって封止した、パネルの平面図であり、図７
（Ｂ）は、図７（Ａ）のＨ－Ｉにおける断面図に相当する。

第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。

また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図７（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号
線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。

薄膜トランジスタ４５０９、４５１０は、実施の形態１で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。駆動回路用の薄膜トランジスタ４
５０９としては、実施の形態１で示した薄膜トランジスタ４５０、画素用の薄膜トランジ
スタ４５１０としては、薄膜トランジスタ４６０を用いることができる。本実施の形態に
おいて、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。

絶縁層４５４４上において駆動回路用の薄膜トランジスタ４５０９の酸化物半導体層のチ
ャネル形成領域と重なる位置に導電層４５４０が設けられている。導電層４５４０を酸化
物半導体層のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけ
る薄膜トランジスタ４５０９のしきい値電圧の変化量を低減することができる。また、導
電層４５４０は、電位が薄膜トランジスタ４５０９のゲート電極層と同じでもよいし、異
なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層４
５４０の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。

薄膜トランジスタ４５１０は、接続電極層４５４８を介して第１の画素電極４５１７と電
気的に接続されている。また、薄膜トランジスタ４５１０の酸化物半導体層を覆う酸化物
絶縁層４５４２が形成されている。

酸化物絶縁層４５４２は実施の形態１で示した酸化物絶縁層４０７と同様な材料及び方法
で形成すればよい。また、酸化物絶縁層４５４２を覆う絶縁層４５４４が形成される。絶
縁層４５４４は、実施の形態１で示した保護絶縁層４０８と同様な材料及び方法で形成す
ればよい。

発光素子４５１１の発光領域と重なるようにカラーフィルタ層４５４５が、薄膜トランジ
スタ４５１０上に形成される。

また、カラーフィルタ層４５４５の表面凹凸を低減するため平坦化絶縁膜として機能する
オーバーコート層４５４３で覆う構成となっている。

また、オーバーコート層４５４３上に絶縁層４５４４が形成されている。絶縁層４５４４
は実施の形態１で示した保護絶縁層４０８と同様な材料及び方法で形成すればよい。

また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の画素
電極４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気
的に接続されている。なお発光素子４５１１の構成は、第１の画素電極４５１７、電界発
光層４５１２、第２の画素電極４５１３の積層構造であるが、示した構成に限定されない
。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適
宜変えることができる。

隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の画素電極４５１７上に開口部を形成し、その開口部の側
壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。

電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。

発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の画素電
極４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜
、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。

また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。

接続端子電極４５１５が、発光素子４５１１が有する第１の画素電極４５１７と同じ導電
膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９のソース電極層及びド
レイン電極層と同じ導電膜から形成されている。

接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。

発光素子４５１１からの光の取り出し方向に位置する基板は、可視光に対して透光性を有
していなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィ
ルムまたはアクリルフィルムのような透光性を有する材料を用いる。

また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。

また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。

信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図７の構成に限定されない。

以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。

（実施の形態７）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。

画素部に配置する薄膜トランジスタは、実施の形態１に従って形成する。また、実施の形
態１に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャ
ネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一
基板上に形成する。

アクティブマトリクス型表示装置のブロック図の一例を図８（Ａ）に示す。表示装置の基
板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆動
回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線が
信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５
３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線と
信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されている
。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒ
ｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御ＩＣ
ともいう）に接続されている。

図８（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信号
線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため、
外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また
、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での接
続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、走査線駆動回路用クロック信号
（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線駆動回
路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２）（ス
タートパルスともいう）、走査線駆動回路用クロック信号（ＧＣＬＫ２）を供給する。ま
たタイミング制御回路５３０５は、信号線駆動回路５３０４に、信号線駆動回路用スター
ト信号（ＳＳＰ）、信号線駆動回路用クロック信号（ＳＣＬＫ）、ビデオ信号用データ（
ＤＡＴＡ）（単にビデオ信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。
なお各クロック信号は、周期のずれた複数のクロック信号でもよいし、クロック信号を反
転させた信号（ＣＫＢ）とともに供給されるものであってもよい。なお、第１の走査線駆
動回路５３０２と第２の走査線駆動回路５３０３との一方を省略することが可能である。

図８（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第２
の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆動
回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該構
成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄膜
トランジスタによって、基板５３００に形成する駆動回路を構成することができる。した
がって、表示装置の大型化、コストの低減、又は歩留まりの向上などを図ることができる
。

また、実施の形態１に示す薄膜トランジスタは、ｎチャネル型ＴＦＴである。図９（Ａ）
、図９（Ｂ）ではｎチャネル型ＴＦＴで構成する信号線駆動回路の構成、動作について一
例を示し説明する。

信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１～５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１～５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１～５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１～５６０３＿ｋが、ｎチャネル型ＴＦＴであ
る例を説明する。

信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第１端子は、各々、配線５６０４＿１
～５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿ｋの第２端子
は、各々、信号線Ｓ１～Ｓｋと接続される。薄膜トランジスタ５６０３＿１～５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。

シフトレジスタ５６０１は、配線５６０５＿１～５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１～５６
０２＿Ｎを順番に選択する機能を有する。

スイッチング回路５６０２＿１は、配線５６０４＿１～５６０４＿ｋと信号線Ｓ１～Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１～５６０４＿ｋの電位を信号線Ｓ１～Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１～５６０３＿ｋは、各々、配線５６０４＿１～５６０４＿ｋ
と信号線Ｓ１～Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１～５６０４＿ｋ
の電位を信号線Ｓ１～Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１～５６０３＿ｋは、各々、スイッチとしての機能を有する。

なお、配線５６０４＿１～５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報又は画像信号に応じたアナロ
グ信号である場合が多い。

次に、図９（Ａ）の信号線駆動回路の動作について、図９（Ｂ）のタイミングチャートを
参照して説明する。図９（Ｂ）には、信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎ、及び信号Ｖｄａ
ｔａ＿１～Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１～Ｓｏｕｔ＿Ｎは、各々、シ
フトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１～Ｖｄａｔａ＿ｋは
、各々、配線５６０４＿１～５６０４＿ｋに入力される信号の一例である。なお、信号線
駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲート選択
期間は、一例として、期間Ｔ１～期間ＴＮに分割される。期間Ｔ１～ＴＮは、各々、選択
された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間である。

なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。

期間Ｔ１～期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１～５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１～５６０３＿ｋはオンになるので、配線５６０４＿１～５６０４＿ｋと、信
号線Ｓ１～Ｓｋとが導通状態になる。このとき、配線５６０４＿１～５６０４＿ｋには、
Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）～Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１～５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目～ｋ列目の画素に書き込まれる。こうして、期間Ｔ１～ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。

以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、又は配線の数を減らすことができる。
よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ画
素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書き
込み不足を防止することができる。

なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１、
３、６に示す薄膜トランジスタで構成される回路を用いることが可能である。この場合、
シフトレジスタ５６０１が有する全てのトランジスタの極性をｎチャネル型、又はｐチャ
ネル型のいずれかの極性のみで構成することができる。

走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１０及び図１１を用いて説明する。

走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。

シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図１０（Ａ）参照）。図１０（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上Ｎ以下の自然数）では、一段前段のパルス出力回
路からの信号（前段信号ＯＵＴ（ｎ－１）という）（ｎは２以上の自然数）が入力される
。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１０＿３か
らの信号が入力される。同様に、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段
後段の第（ｎ＋２）のパルス出力回路１０＿（ｎ＋２）からの信号（後段信号ＯＵＴ（ｎ
＋２）という）が入力される。従って、各段のパルス出力回路からは、後段及び／または
二つ前段のパルス出力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）～Ｏ
ＵＴ（Ｎ）（ＳＲ））、別の回路等に入力される第２の出力信号（ＯＵＴ（１）～ＯＵＴ
（Ｎ））が出力される。なお、図１０（Ａ）に示すように、シフトレジスタの最終段の２
つの段には、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２の
スタートパルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよ
い。

なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）～第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）～第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。

第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線１１～
第４の配線１４のいずれかと電気的に接続されている。例えば、図１０（Ａ）において、
第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的に接続
され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子２３が
第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２は、第
１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第３の配
線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続されて
いる。

第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１０（Ｂ）参
照）。第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信
号ＣＫ１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３
の入力端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４にスタート
パルスが入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１の出力
端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２７より
第２の出力信号ＯＵＴ（１）が出力されていることとなる。

なお第１のパルス出力回路１０＿１～第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒともいう）の他に、上
記実施の形態で説明した４端子の薄膜トランジスタを用いることができる。図１０（Ｃ）
に上記実施の形態で説明した４端子の薄膜トランジスタ２８のシンボルについて示す。図
１０（Ｃ）に示す薄膜トランジスタ２８のシンボルは、上記実施の形態３、６のいずれか
一で説明した４端子の薄膜トランジスタを意味し、図面等で以下用いることとする。なお
、本明細書において、薄膜トランジスタが半導体層を介して二つのゲート電極を有する場
合、半導体層より下方のゲート電極を下方のゲート電極、半導体層に対して上方のゲート
電極を上方のゲート電極とも呼ぶ。薄膜トランジスタ２８は、下方のゲート電極に入力さ
れる第１の制御信号Ｇ１及び上方のゲート電極に入力される第２の制御信号Ｇ２によって
、Ｉｎ端子とＯｕｔ端子間の電気的な制御を行うことのできる素子である。

酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。図１０（Ｃ）に示す薄膜トラ
ンジスタ２８のしきい値電圧は、薄膜トランジスタ２８のチャネル形成領域の上下にゲー
ト絶縁膜を介してゲート電極を設け、上部及び／または下部のゲート電極の電位を制御す
ることにより所望の値に制御することができる。

次に、パルス出力回路の具体的な回路構成の一例について、図１０（Ｄ）で説明する。

第１のパルス出力回路１０＿１は、第１のトランジスタ３１～第１３のトランジスタ４３
を有している（図１０（Ｄ）参照）。また、上述した第１の入力端子２１～第５の入力端
子２５、及び第１の出力端子２６、第２の出力端子２７に加え、第１の高電源電位ＶＤＤ
が供給される電源線５１、第２の高電源電位ＶＣＣが供給される電源線５２、低電源電位
ＶＳＳが供給される電源線５３から、第１のトランジスタ３１～第１３のトランジスタ４
３に信号、または電源電位が供給される。ここで図１０（Ｄ）の各電源線の電源電位の大
小関係は、第１の電源電位ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電
位ＶＣＣは第３の電源電位ＶＳＳより大きい電位とする。なお、第１のクロック信号（Ｃ
Ｋ１）～第４のクロック信号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す
信号であるが、ＨレベルのときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線
５１の電位ＶＤＤを、電源線５２の電位ＶＣＣより高くすることにより、動作に影響を与
えることなく、トランジスタのゲート電極に印加される電位を低く抑えることができ、ト
ランジスタのしきい値のシフトを低減し、劣化を抑制することができる。なお図１０（Ｄ
）に図示するように、第１のトランジスタ３１～第１３のトランジスタ４３のうち、第１
のトランジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９には、図１０
（Ｃ）で示した４端子の薄膜トランジスタ２８を用いることが好ましい。第１のトランジ
スタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソースまたは
ドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によって
切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号に対
する応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作を低
減することができるトランジスタである。そのため、図１０（Ｃ）で示した４端子の薄膜
トランジスタ２８を用いることによりしきい値電圧を制御することができ、誤動作がより
低減できるパルス出力回路とすることができる。なお図１０（Ｄ）では第１の制御信号Ｇ
１及び第２の制御信号Ｇ２が同じ制御信号としたが、異なる制御信号が入力される構成と
してもよい。

図１０（Ｄ）において第１のトランジスタ３１は、第１端子が電源線５１に電気的に接続
され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極（
下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されてい
る。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子が
第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジス
タ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子が
第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続
されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、第
２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、第
１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電
極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の入
力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線５
２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のトラ
ンジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上方
のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ３
７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８の
第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が
第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子が
第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気的
に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子２
２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジス
タ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端子
が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に電
気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２に
電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２１
に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極が
第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ４
１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気
的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジス
タ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端子
が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、
ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート
電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５３
に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極が
第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電気
的に接続されている。

図１０（Ｄ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする（図１１（Ａ）参照）。

図１１（Ａ）に、図１０（Ｄ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。

具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。

なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重畳した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。

なお図１０（Ｄ）、図１１（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。

ここで、図１１（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１１（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１１（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。

なお、図１１（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。

ゲート電極に第２の電源電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブ
ートストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２
端子であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして
、第１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。その
ため、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間
ともに、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタ
の劣化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９
のトランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電
位は上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないように
することができる。つまり、第９のトランジスタ３９を設けることにより、第１のトラン
ジスタ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることが
できる。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１の
ゲートとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる
第１のトランジスタ３１の劣化を抑制することができる。

なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減できる利点がある。

なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタ、ア
モルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されること
によるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給する
電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き回
す電源線の数を低減することができるため、回路の小型化を図ることが出来る。

なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８ゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。なお、図１１（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第
８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のト
ランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジス
タ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の
電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート
電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２
回生じることとなる。一方、図１１（Ａ）に示すシフトレジスタにおいて、第７のトラン
ジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７
がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジスタ３７がオフ
、第８のトランジスタ３８がオフの状態とすることによって、第２の入力端子２２及び第
３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を、第８のトラン
ジスタ３８のゲート電極の電位の低下による一回に低減することができる。そのため、第
７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に第３の
入力端子２３からクロック信号ＣＫ３が供給され、第８のトランジスタ３８のゲート電極
（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２からクロック信号ＣＫ
２が入力される結線関係とすることが好適である。なぜなら、ノードＢの電位の変動回数
が低減され、ノイズを低減することが出来るからである。

このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。

（実施の形態８）
本明細書に開示する発光装置は、さまざまな電子機器（遊技機も含む）に適用することが
できる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受
信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ
等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）
、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが
挙げられる。

図１２（Ａ）は、携帯電話機の一例を示している。携帯電話機１１００は、筐体１１０１
に組み込まれた表示部１１０２の他、操作ボタン１１０３、外部接続ポート１１０４、ス
ピーカ１１０５、マイク１１０６などを備えている。

図１２（Ａ）に示す携帯電話機１１００は、表示部１１０２を指などで触れることで、情
報を入力ことができる。また、電話を掛ける、或いはメールを作成するなどの操作は、表
示部１１０２を指などで触れることにより行うことができる。

表示部１１０２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。

例えば、電話を掛ける、或いはメールを作成する場合は、表示部１１０２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１１０２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。

また、携帯電話機１１００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１１００の向き（縦か横か）を判断して、表
示部１１０２の画面表示を自動的に切り替えるようにすることができる。

また、画面モードの切り替えは、表示部１１０２を触れること、又は筐体１１０１の操作
ボタン１１０３の操作により行われる。また、表示部１１０２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。

また、入力モードにおいて、表示部１１０２の光センサで検出される信号を検知し、表示
部１１０２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。

表示部１１０２は、イメージセンサとして機能させることもできる。例えば、表示部１１
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

表示部１１０２には、実施の形態１に示す薄膜トランジスタ４６０を複数配置するが、薄
膜トランジスタ４６０は透光性を有しているため、表示部１１０２に光センサを設ける場
合には入射光を薄膜トランジスタ４６０が妨げないため有効である。また、表示部に近赤
外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いる場合に
おいても薄膜トランジスタ４６０が遮光しないため、好ましい。

図１２（Ｂ）も携帯電話機の一例である。図１２（Ｂ）を一例とした携帯型情報端末は、
複数の機能を備えることができる。例えば電話機能に加えて、コンピュータを内蔵し、様
々なデータ処理機能を備えることもできる。

図１２（Ｂ）に示す携帯型情報端末は、筐体１８００及び筐体１８０１の二つの筐体で構
成されている。筐体１８０１には、表示パネル１８０２、スピーカ１８０３、マイクロフ
ォン１８０４、ポインティングデバイス１８０６、カメラ用レンズ１８０７、外部接続端
子１８０８などを備え、筐体１８００には、キーボード１８１０、外部メモリスロット１
８１１などを備えている。また、アンテナは筐体１８０１内部に内蔵されている。

また、表示パネル１８０２はタッチパネルを備えており、図１２（Ｂ）には映像表示され
ている複数の操作キー１８０５を点線で示している。

また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵していてもよい。

発光装置は、表示パネル１８０２に用いることができ、使用形態に応じて表示の方向が適
宜変化する。また、表示パネル１８０２と同一面上にカメラ用レンズ１８０７を備えてい
るため、テレビ電話が可能である。スピーカ１８０３及びマイクロフォン１８０４は音声
通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１８００と筐体
１８０１は、スライドし、図１２（Ｂ）のように展開している状態から重なり合った状態
とすることができ、携帯に適した小型化が可能である。

外部接続端子１８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット１８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。

図１３（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、
筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示
することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持し
た構成を示している。

テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。

なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

表示部９６０３には、実施の形態１に示す薄膜トランジスタ４６０を複数配置するため、
発光装置が特に下面射出型の場合に開口率を高くすることができる。

図１３（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォト
フレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０
３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像
データを表示させることで、通常の写真立てと同様に機能させることができる。

表示部９７０３には、実施の形態１に示す薄膜トランジスタ４６０を複数配置するため、
発光装置が特に下面射出型の場合に開口率を高くすることができる。

なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。

また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。

図１４は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されてお
り、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８
２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。

表示部９８８２及び表示部９８８３には、実施の形態１に示す薄膜トランジスタ４６０を
複数配置するため、発光装置が特に下面射出型の場合に開口率を高くすることができる。

また、図１４に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８
８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ
９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度
、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、
振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細
書に開示する薄膜トランジスタを備えた構成であればよく、その他付属設備が適宜設けら
れた構成とすることができる。図１４に示す携帯型遊技機は、記録媒体に記録されている
プログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通
信を行って情報を共有する機能を有する。なお、図１４に示す携帯型遊技機が有する機能
はこれに限定されず、様々な機能を有することができる。

図１５は、上記実施の形態を適用して形成される発光装置を、室内の照明装置３００１と
して用いた例である。実施の形態２で示した発光装置は大面積化も可能であるため、大面
積の照明装置として用いることができる。また、上記実施の形態２で示した発光装置は、
卓上照明器具３０００として用いることも可能である。なお、照明器具には天井固定型の
照明器具、卓上照明器具の他にも、壁掛け型の照明器具、車内用照明、誘導灯なども含ま
れる。

以上のように、実施の形態２、及び実施の形態３で示した発光装置は、上記のような様々
な電子機器の表示パネルに配置することができる。薄膜トランジスタ４５０を駆動回路と
して用い、薄膜トランジスタ４６０を表示パネルのスイッチング素子として用いることに
より、発光装置が特に下面射出型の場合に高い開口率を有する表示部を備えた信頼性の高
い電子機器を提供することができる。

１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
２８ 薄膜トランジスタ
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１１１ａ ゲート電極層
１１１ｂ 容量配線層
１１１ｃ ゲート電極層
１１３ 酸化物半導体層
１１５ａ 電極層
１１５ｂ 電極層
１１５ｃ 容量電極層
１２３ 酸化物半導体層
２１１ａ ゲート電極層
２１１ｂ ゲート配線層
２１１ｃ ゲート電極層
２１３ 酸化物半導体層
２１３ａ 高抵抗ソース領域
２１３ｂ 高抵抗ドレイン領域
２１５ａ ソース電極層
２１５ｂ ドレイン電極層
２１５ｃ 接続電極層
２１５ｄ 接続電極層
２１５ｅ 配線層
２１５ｆ 接続電極層
２１５ｇ 端子
２１６ 導電層
２２３ チャネル形成領域
４００ 基板
４０２ ゲート絶縁層
４０７ 酸化物絶縁層
４０８ 保護絶縁層
４１１ カラーフィルタ層
４１２ オーバーコート層
４１４ 電極
４１５ 導電層
４１６ 電極層
４１７ 端子
４１８ 導電層
４５０ 薄膜トランジスタ
４５９ 隔壁
４６０ 薄膜トランジスタ
１００１ 電極
１００２ 電極
１００３ ＥＬ層
１００４ 電荷発生層
１１００ 携帯電話機
１１０１ 筐体
１１０２ 表示部
１１０３ 操作ボタン
１１０４ 外部接続ポート
１１０５ スピーカ
１１０６ マイク
１８００ 筐体
１８０１ 筐体
１８０２ 表示パネル
１８０３ スピーカ
１８０４ マイクロフォン
１８０５ 操作キー
１８０６ ポインティングデバイス
１８０７ カメラ用レンズ
１８０８ 外部接続端子
１８１０ キーボード
１８１１ 外部メモリスロット
３０００ 卓上照明器具
３００１ 照明装置
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 画素電極
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 画素電極
４５１８ａ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
４５４０ 導電層
４５４２ 酸化物絶縁層
４５４３ オーバーコート層
４５４４ 絶縁層
４５４５ カラーフィルタ層
４５４８ 接続電極層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 電極
７００４ ＥＬ層
７００５ 電極
７００９ 隔壁
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 電極
７０１４ ＥＬ層
７０１５ 電極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１９ 隔壁
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 電極
７０２４ ＥＬ層
７０２５ 電極
７０２７ 導電膜
７０２９ 隔壁
７０３０ 接続電極層
７０３１ 酸化物絶縁層
７０３３ カラーフィルタ層
７０３４ オーバーコート層
７０３５ 保護絶縁層
７０４０ 接続電極層
７０４１ 酸化物絶縁層
７０４３ カラーフィルタ層
７０４４ オーバーコート層
７０４５ 保護絶縁層
７０５０ 接続電極層
７０５１ 酸化物絶縁層
７０５３ 平坦化絶縁層
７０５５ 保護絶縁層
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部

Claims (2)

1. 基板上に、第１のトランジスタと、容量部と、画素電極と、を有し、
   前記第１のトランジスタは、第１のゲート電極層として機能する第１の導電層の一部と、前記第１の導電層上の第１の絶縁層と、前記第１の絶縁層上の第１の酸化物半導体層と、ソース電極またはドレイン電極の一方として機能する第２の導電層の一部と、を有し、
   前記画素電極は、第３の導電層と電気的に接続され、
   前記第３の導電層の下面は、前記第１の酸化物半導体層の上面と接する領域と、前記第１の酸化物半導体層の下面よりも前記基板側に位置する領域と、を有し、
   前記画素電極上に有機化合物を含むＥＬ層が設けられ、
   前記画素電極の下にはカラーフィルタ層が設けられ、
   前記容量部は、前記画素電極と重なり、
   前記容量部の一方の電極は、前記第１の導電層の一部であり、
   前記容量部の前記一方の電極は、前記第１の酸化物半導体層と同じ層に設けられた第１の層と重なる領域を有し、
   前記第１の層は、前記第１の酸化物半導体層と同じ材料を有し、
   前記第１の層は、前記第２の導電層と同じ材料を有する導電層と接する領域を有する発光装置。
2. 基板上に、第１のトランジスタと、容量部と、画素電極と、を有し、
   前記第１のトランジスタは、第１のゲート電極層として機能する第１の導電層の一部と、前記第１の導電層上の第１の絶縁層と、前記第１の絶縁層上の第１の酸化物半導体層と、ソース電極またはドレイン電極の一方として機能する第２の導電層の一部と、を有し、
   前記画素電極は、第３の導電層と電気的に接続され、
   前記第３の導電層の下面は、前記第１の酸化物半導体層の上面と接する領域と、前記第１の酸化物半導体層の下面よりも前記基板側に位置する領域と、を有し、
   前記画素電極上に有機化合物を含むＥＬ層が設けられ、
   前記画素電極の下にはカラーフィルタ層が設けられ、
   前記容量部は、前記画素電極と重なり、
   前記容量部の一方の電極は、前記第１の導電層の一部であり、
   前記容量部の前記一方の電極は、前記第１の酸化物半導体層と同じ層に設けられた第１の層と重なる領域を有し、
   前記第１の層は、前記第１の酸化物半導体層と同じ材料を有し、
   前記第１の層は、前記第２の導電層と同じ材料を有する導電層と接する領域を有し、
   前記第１の酸化物半導体層は、Ｉｎ、Ｇａ及びＺｎを有する発光装置。

Images