JP6261937B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6261937B2
JP6261937B2 JP2013215685A JP2013215685A JP6261937B2 JP 6261937 B2 JP6261937 B2 JP 6261937B2 JP 2013215685 A JP2013215685 A JP 2013215685A JP 2013215685 A JP2013215685 A JP 2013215685A JP 6261937 B2 JP6261937 B2 JP 6261937B2
Authority
JP
Japan
Prior art keywords
film
oxide
oxide semiconductor
oxygen
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013215685A
Other languages
English (en)
Other versions
JP2014099601A (ja
JP2014099601A5 (ja
Inventor
将志 津吹
将志 津吹
了介 渡邊
了介 渡邊
典隆 石原
典隆 石原
将志 太田
将志 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013215685A priority Critical patent/JP6261937B2/ja
Publication of JP2014099601A publication Critical patent/JP2014099601A/ja
Publication of JP2014099601A5 publication Critical patent/JP2014099601A5/ja
Application granted granted Critical
Publication of JP6261937B2 publication Critical patent/JP6261937B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、酸化物半導体膜を含む多層膜の作製方法に関する。また、本発明は、電界効果トランジスタを有する半導体装置の作製方法に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコンまたは多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路（ＩＣ）などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。
例えば、酸化物半導体として、酸化亜鉛、またはＩｎ−Ｇａ−Ｚｎ系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている（特許文献１及び特許文献２参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体を用いたトランジスタにおいて、酸化物半導体膜に含まれる局在準位の一原因となる酸素欠損は、トランジスタの電気特性の不良に繋がる。
そこで、本発明の一態様は、局在準位の少ない酸化物半導体膜を作製することを課題の一とする。また、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性を向上させることを課題の一とする。
本発明の一態様は、チャネルとなる酸化物半導体膜に接するＩｎ若しくはＧａを含む酸化物膜に酸素を添加した後、加熱処理を行って、Ｉｎ若しくはＧａを含む酸化物膜に含まれる酸素をチャネルとなる酸化物半導体膜に移動させ、該酸化物半導体膜に含まれる酸素欠損量を低減することを要旨とする。
また、本発明の一態様は、Ｉｎ若しくはＧａを含む酸化物膜を形成し、酸化物膜に酸素を添加した後、該酸化物膜上に酸化物半導体膜を形成し、加熱処理を行う酸化物半導体膜を含む多層膜の作製方法である。
また、本発明の一態様は、酸化物半導体膜を形成し、酸化物半導体膜上にＩｎ若しくはＧａを含む酸化物膜を形成し、酸化物膜に酸素を添加した後、加熱処理を行う酸化物半導体膜を含む多層膜の作製方法である。
また、本発明の一態様は、Ｉｎ若しくはＧａを含む第１の酸化物膜を形成し、第１の酸化物膜に酸素を添加した後、該第１の酸化物膜上に酸化物半導体膜を形成し、酸化物半導体膜上にＩｎ若しくはＧａを含む第２の酸化物膜を形成し、加熱処理を行う酸化物半導体膜を含む多層膜の作製方法である。
また、本発明の一態様は、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に、Ｉｎ若しくはＧａを含む酸化物膜を形成し、酸化物膜に酸素を添加した後、該酸化物膜上に酸化物半導体膜を形成し、加熱処理を行い、酸化物半導体膜を含む多層膜を形成する。次に、酸化物半導体膜を含む多層膜上に一対の電極を形成することを特徴とする半導体装置の作製方法である。
また、本発明の一態様は、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に、酸化物半導体膜を形成し、酸化物半導体膜上にＩｎ若しくはＧａを含む酸化物膜を形成し、酸化物膜に酸素を添加した後加熱処理を行い、酸化物半導体膜を含む多層膜を形成する。次に、酸化物半導体膜を含む多層膜上に一対の電極を形成することを特徴とする半導体装置の作製方法である。
また、本発明の一態様は、ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に、Ｉｎ若しくはＧａを含む第１の酸化物膜を形成し、第１の酸化物膜に酸素を添加した後、該第１の酸化物膜上に酸化物半導体膜を形成し、酸化物半導体膜上にＩｎ若しくはＧａを含む第２の酸化物膜を形成し、加熱処理を行い、酸化物半導体膜を含む多層膜を形成する。次に、酸化物半導体膜を含む多層膜上に一対の電極を形成することを特徴とする半導体装置の作製方法である。
また、本発明の一態様は、シリコンを含む酸化物膜上に、Ｉｎ若しくはＧａを含む酸化物膜を形成し、Ｉｎ若しくはＧａを含む酸化物膜に酸素を添加した後、Ｉｎ若しくはＧａを含む該酸化物膜上に酸化物半導体膜を形成し、加熱処理を行い、酸化物半導体膜を含む多層膜を形成する。次に、酸化物半導体膜を含む多層膜上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法である。
また、本発明の一態様は、シリコンを含む酸化物膜上に、酸化物半導体膜を形成し、酸化物半導体膜上にＩｎ若しくはＧａを含む酸化物膜を形成し、Ｉｎ若しくはＧａを含む酸化物膜に酸素を添加した後加熱処理を行い、酸化物半導体膜を含む多層膜を形成する。次に、酸化物半導体膜を含む多層膜上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法である。
また、本発明の一態様は、シリコンを含む酸化物膜上に、Ｉｎ若しくはＧａを含む第１の酸化物膜を形成し、第１の酸化物膜に酸素を添加した後、該第１の酸化物膜上に酸化物半導体膜を形成し、酸化物半導体膜上にＩｎ若しくはＧａを含む第２の酸化物膜を形成し、加熱処理を行い、酸化物半導体膜を含む多層膜を形成する。次に、酸化物半導体膜を含む多層膜上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法である。
なお、酸化物半導体膜は、Ｉｎ若しくはＧａを含む酸化物半導体膜であり、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素である。
また、Ｉｎ若しくはＧａを含む酸化物膜、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）であり、且つ酸化物半導体膜よりも伝導帯下端のエネルギーが真空準位に近く、代表的には、Ｉｎ若しくはＧａを含む酸化物膜、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜の伝導帯下端のエネルギーと、酸化物半導体膜の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。なお、真空準位と伝導帯下端のエネルギー差を電子親和力ともいう。
また、Ｉｎ若しくはＧａを含む酸化物膜、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜、並びに酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、酸化物半導体膜と比較して、Ｉｎ若しくはＧａを含む酸化物膜、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の原子数比が高く、代表的には、酸化物半導体膜に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
Ｉｎ若しくはＧａを含む酸化物膜、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜、並びに酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）であり、Ｉｎ若しくはＧａを含む酸化物膜、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる組成を選択する。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる組成を選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなる組成を選択する。より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる組成を選択する。このとき、Ｉｎ若しくはＧａを含む酸化物膜、Ｉｎ若しくはＧａを含む第１の酸化物膜、及びＩｎ若しくはＧａを含む第２の酸化物膜において、ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
また、酸化物半導体膜を含む多層膜において、一定光電流測定法で導出される吸収係数は１×１０−３／ｃｍ未満である。
また、Ｉｎ若しくはＧａを含む酸化物膜、またはＩｎ若しくはＧａを含む第１の酸化物膜に酸素を添加する方法としては、イオン注入法、イオンドーピング法、またはプラズマ処理等がある。
本発明の一態様により、局在準位の少ない酸化物半導体膜を作製することができる。また、酸化物半導体を用いた半導体装置において、電気特性を向上させることができる。
酸化物半導体膜の作製方法の一形態を説明する図である。 酸化物半導体膜の作製方法の一形態を説明する図である。 酸化物半導体膜の作製方法の一形態を説明する図である。 トランジスタの作製方法の一形態を説明する図である。 トランジスタのバンド構造を説明する図である。 トランジスタの作製方法の一形態を説明する図である。 トランジスタのバンド構造を説明する図である。 トランジスタの一形態を説明する図である。 半導体装置の一形態を説明する図である。 半導体装置の一形態を説明する図である。 トランジスタの作製方法の一形態を説明する図である。 半導体装置の作製方法の一形態を説明する図である。 半導体装置の作製方法の一形態を説明する断面図である。 半導体装置の一形態を説明する図である。 半導体装置の作製方法の一形態を説明する図である。 試料の構造を説明する図である。 ＣＰＭの測定結果を説明する図である。 ＴＤＳの測定結果を説明する図である。 ＴＤＳの測定結果を説明する図である。 ＴＤＳの測定結果を説明する図である。 本発明の一態様に係る多層膜における酸素の拡散を説明する図である。 トランジスタに含まれる多層膜のＴｏＦ−ＳＩＭＳの結果を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。
「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、酸化物半導体膜に含まれる酸素欠損を低減する方法について、説明する。また、局在準位を低減させた酸化物半導体膜を有する多層膜を作製する方法について、説明する。
図１（Ａ）に示すように、基板１上に下地絶縁膜となる酸化絶縁膜３を形成する。次に、下地絶縁膜となる酸化絶縁膜３上にＩｎ若しくはＧａを含む酸化物膜１１を形成する。次に、Ｉｎ若しくはＧａを含む酸化物膜１１に酸素１３を添加し、図１（Ｂ）に示す酸素が添加されたＩｎ若しくはＧａを含む酸化物膜（以下、酸素が添加された酸化物膜１１ａと示す。）を形成する。
Ｉｎ若しくはＧａを含む酸化物膜１１に添加する酸素１３としては、酸素ラジカル、酸素原子、酸素イオン等のいずれか一以上がある。また、Ｉｎ若しくはＧａを含む酸化物膜１１に酸素１３を添加する方法としては、イオンドーピング法、イオン注入法等がある。
Ｉｎ若しくはＧａを含む酸化物膜１１に添加する酸素の量としては、代表的には、イオン注入法において、ドーズ量は５×１０１４／ｃｍ２以上５×１０１６／ｃｍ２以下が好ましい。後に形成される酸化物半導体膜の酸素欠損を低減できる程度の酸素を添加することが好ましく、代表的には５×１０１４／ｃｍ２以上、さらには１×１０１５／ｃｍ２以上である。一方、酸素の添加量が多ければ多い程処理時間が長くなり、量産性が低下するため、５×１０１６／ｃｍ２以下、さらには２×１０１６／ｃｍ２以下が好ましい。
また、酸素を有する雰囲気で発生させたプラズマにＩｎ若しくはＧａを含む酸化物膜１１を曝すプラズマ処理により、Ｉｎ若しくはＧａを含む酸化物膜１１に酸素を添加してもよい。酸素を有する雰囲気としては、酸素、オゾン、一酸化二窒素、二酸化窒素等の酸化性気体を有する雰囲気がある。なお、基板１側にバイアスを印加した状態で発生したプラズマにＩｎ若しくはＧａを含む酸化物膜１１を曝すことで、Ｉｎ若しくはＧａを含む酸化物膜１１への酸素添加量を増加させることが可能であり好ましい。このようなプラズマ処理を行う装置の一例として、アッシング装置がある。
ここで、Ｉｎ若しくはＧａを含む酸化物膜１１に酸素を添加したときの酸素イオンの濃度プロファイルを、図１（Ｄ）及び図１（Ｅ）を用いて説明する。ここでは、イオン注入法により酸素イオンを添加したときの濃度プロファイルを示す。図１（Ｄ）及び図１（Ｅ）において、横軸は、表面からの深さを示し、縦軸は注入された酸素イオンの濃度を示し、曲線５及び曲線６が酸素イオンの濃度プロファイルである。
図１（Ｄ）に示すように、酸素が添加された酸化物膜１１ａに酸素イオンの濃度プロファイルのピークが位置するような条件を用いて、Ｉｎ若しくはＧａを含む酸化物膜１１に酸素を添加することが好ましい。または、Ｉｎ若しくはＧａを含む酸化物膜１１と共に下地絶縁膜となる酸化絶縁膜３に酸素を添加してもよい。更には、図１（Ｅ）に示すように、下地絶縁膜となる酸化絶縁膜３に酸素イオンの濃度プロファイルのピークが位置するような条件を用いてＩｎ若しくはＧａを含む酸化物膜１１及び下地絶縁膜となる酸化絶縁膜３に酸素を添加してもよい。
以上の工程により形成された酸素が添加された酸化物膜１１ａは、化学量論的組成を満たす酸素よりも多くの酸素が含まれることが好ましい。また、酸素が添加された酸化物膜１１ａは、酸素が添加される前のＩｎ若しくはＧａを含む酸化物膜１１と比較して、膜密度が低くなる。
以下に、各構成及びその作製方法の詳細について説明する。
基板１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板１として用いてもよい。また、基板１として、可撓性基板を用いてもよい。
下地絶縁膜となる酸化絶縁膜３としては、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム、酸化窒化アルミニウム等がある。なお、下地絶縁膜となる酸化絶縁膜３として、窒化シリコン、酸化ガリウム、酸化ハフニウム、酸化イットリウム、酸化アルミニウム等を用いることで、基板１から不純物、代表的にはアルカリ金属、水、水素等の酸化物半導体膜への拡散を抑制することができる。
酸化絶縁膜３は、スパッタリング法またはＣＶＤ法を用いて形成することができる。
なお、下地絶縁膜となる酸化絶縁膜３は必要がなければ形成しなくともよい。
Ｉｎ若しくはＧａを含む酸化物膜１１については、後に形成する酸化物半導体膜１５と共に説明する。
次に、図１（Ｂ）に示すように、酸素が添加された酸化物膜１１ａ上に酸化物半導体膜１５を形成する。次に、加熱処理を行い、酸素が添加された酸化物膜１１ａに含まれる酸素の一部を酸化物半導体膜１５に移動させ、酸化物半導体膜１５に含まれる酸素欠損を当該酸素で補填し、酸化物半導体膜１５の酸素欠損量を低減させる。または、下地絶縁膜となる酸化絶縁膜３及び酸素が添加された酸化物膜１１ａに含まれる酸素の一部を酸化物半導体膜１５に移動させ、酸化物半導体膜１５に含まれる酸素欠損を当該酸素で補填し、酸化物半導体膜１５の酸素欠損量を低減させる。この結果、図１（Ｃ）に示すように、酸素欠損量が低減され、局在準位が低減された酸化物半導体膜１５ａを形成することができる。また、酸素が添加された酸化物膜１１ａは、当該加熱処理により、酸素含有量が低減されている。図１（Ｃ）において、当該酸化物膜を、Ｉｎ若しくはＧａを含む酸化物膜１１ｂと示す。また、Ｉｎ若しくはＧａを含む酸化物膜１１ｂ及び酸化物半導体膜１５ａの多層膜を多層膜１７と示す。
以下に、各構成及びその作製方法の詳細について説明する。
酸化物半導体膜１５は、Ｉｎ若しくはＧａを含む酸化物半導体膜であり、代表的にはＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）がある。
なお、酸化物半導体膜１５がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１５は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
Ｉｎ若しくはＧａを含む酸化物膜１１は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）であり、且つ酸化物半導体膜１５よりも伝導帯下端のエネルギーが真空準位に近く、代表的には、Ｉｎ若しくはＧａを含む酸化物膜１１の伝導帯下端のエネルギーと、後に形成される酸化物半導体膜の伝導帯下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下である。
Ｉｎ若しくはＧａを含む酸化物膜１１がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、Ｉｎ若しくはＧａを含む酸化物膜１１、及び酸化物半導体膜１５がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、酸化物半導体膜１５と比較して、Ｉｎ若しくはＧａを含む酸化物膜１１に含まれるＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）の原子数比が高く、代表的には、酸化物半導体膜１５に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、Ｉｎ若しくはＧａを含む酸化物膜１１、及び酸化物半導体膜１５がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）の場合、Ｉｎ若しくはＧａを含む酸化物膜１１をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１５をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、Ｉｎ若しくはＧａを含む酸化物膜１１において、ｙ１がｘ１以上であると、当該酸化物半導体膜を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、当該酸化物半導体膜を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
例えば、Ｉｎ若しくはＧａを含む酸化物膜１１としてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６、酸化物半導体膜１５としてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、Ｉｎ若しくはＧａを含む酸化物膜１１、及び酸化物半導体膜１５の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のものを用いればよい。
酸化物半導体膜１５において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜１５において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１５におけるシリコンや炭素の濃度、またはＩｎ若しくはＧａを含む酸化物膜１１と、酸化物半導体膜１５との界面近傍のシリコンや炭素の濃度を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
Ｉｎ若しくはＧａを含む酸化物膜１１、及び酸化物半導体膜１５は、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法等を用いて形成することができる。
スパッタリング法でＩｎ若しくはＧａを含む酸化物膜１１、及び酸化物半導体膜１５を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、ターゲットは、形成するＩｎ若しくはＧａを含む酸化物膜１１、及び酸化物半導体膜１５の組成にあわせて、適宜選択すればよい。
なお、Ｉｎ若しくはＧａを含む酸化物膜１１、及び酸化物半導体膜１５を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１００℃以上４５０℃以下、さらに好ましくは１７０℃以上３５０℃以下として、加熱しながらＩｎ若しくはＧａを含む酸化物膜１１及び酸化物半導体膜１５を形成してもよい。
なお、酸化物半導体膜１５として後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を形成する場合、Ｉｎ若しくはＧａを含む酸化物膜１１は加熱せずに成膜することが好ましい。Ｉｎ若しくはＧａを含む酸化物膜１１は加熱することで、多結晶構造となりやすく、多結晶構造のＩｎ若しくはＧａを含む酸化物膜１１上に酸化物半導体膜１５を形成すると、酸化物半導体膜１５の結晶性がランダムとなるためである。
酸化物半導体膜１５を形成した後に行う加熱処理の温度は、酸素が添加された酸化物膜１１ａから酸化物半導体膜１５へ酸素が移動する温度範囲が好ましく、代表的には、２５０℃以上基板歪み点未満、好ましくは３００℃以上５５０℃以下、更に好ましくは３５０℃以上５１０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気または乾燥空気（露点が−８０℃以下、好ましくは−１００℃以下である空気）で加熱してもよい。なお、上記乾燥空気の他、不活性ガス及び酸素に水素、水などが含まれないことが好ましく、代表的には露点が−８０℃以下、好ましくは−１００℃以下であることが好ましい。処理時間は３分〜２４時間とする。
以上の工程により、酸化物半導体膜の酸素欠損を低減することができる、また、局在準位が低減された酸化物半導体膜１５ａを有する多層膜１７を作製することができる。
なお、局在準位が低減された酸化物半導体膜を有する多層膜１７において、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満、さらに好ましくは５×１０−５／ｃｍ未満となる。吸収係数は、酸素欠損及び不純物の混入に由来する局在準位に応じたエネルギー（波長により換算）と正の相関があるため、多層膜１７における局在準位が極めて少ない。
なお、ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールと呼ばれる吸収係数分を除くことにより、局在準位よる吸収係数を以下の式から算出することができる。なお、アーバックテールとは、ＣＰＭ測定によって得られた吸収係数のカーブにおいて一定の傾きを有する領域をいい、当該傾きをアーバックエネルギーという。
Figure 0006261937
ここで、α（Ｅ）は、各エネルギーにおける吸収係数を表し、αｕは、アーバックテールによる吸収係数を表す。
本実施の形態においては、酸化物半導体膜は、酸化物半導体膜を構成する金属元素の一以上を有する酸化物膜、即ちＩｎ若しくはＧａを含む酸化物膜と接するため、Ｉｎ若しくはＧａを含む酸化物膜と酸化物半導体膜との界面における界面準位が極めて少ない。このため、Ｉｎ若しくはＧａを含む酸化物膜から酸化物半導体膜へ酸素が移動する際、界面準位において酸素が捕獲されにくく、効率よくＩｎ若しくはＧａを含む酸化物膜に含まれる酸素を酸化物半導体膜へ移動させることが可能である。また、酸化物半導体膜へ移動した酸素は、酸化物半導体膜に含まれる酸素欠損を補填するため、酸化物半導体膜に含まれる局在準位を低減することができる。
また、酸化物半導体膜は、Ｉｎ若しくはＧａを含む酸化物膜と接する。即ち、Ｉｎ若しくはＧａを含む酸化物膜を介して、酸化絶縁膜上に酸化物半導体膜が設けられており、酸化物半導体膜における第１４族元素の一つであるシリコンや炭素の濃度を低減することができる。このため、酸化物半導体膜の酸素欠損量を低減することが可能であり、酸化物半導体膜の局在準位を低減することができる。
＜変形例１＞
酸化絶縁膜３として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜で形成してもよい。このようにすることで、過剰に含まれる当該酸素を、Ｉｎ若しくはＧａを含む酸化物膜１１、更には酸化物半導体膜に移動させ、酸素欠損を補填することが可能となり、酸化物半導体膜の酸素欠損量をさらに低減することが可能である。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜は、ＣＶＤ法またはスパッタリング法等により形成することができる。また、ＣＶＤ法またはスパッタリング法等により酸化絶縁膜を形成した後、イオン注入法、イオンドーピング法、プラズマ処理などを用いて当該酸化絶縁膜に酸素を添加してもよい。
＜変形例２＞
本実施の形態では、図１（Ｂ）において、酸化物半導体膜１５を形成した後、加熱処理を行って、酸素が添加された酸化物膜１１ａに含まれる酸素の一部を酸化物半導体膜１５へ移動させたが、この代わりに、酸化物半導体膜１５の成膜温度を１７０℃以上基板歪み点未満とすることで、酸化物半導体膜１５を成膜しながら、酸素が添加された酸化物膜１１ａに含まれる酸素の一部を酸化物半導体膜１５へ移動させることが可能であるため、工程数を削減することができる。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる方法で、酸化物半導体膜に含まれる酸素欠損を低減する方法について、説明する。また、局在準位を低減させた酸化物半導体膜を有する多層膜を作製する方法について、説明する。ここでは、酸化物半導体膜を形成した後、該酸化物半導体膜に酸素を供給するためのＩｎ若しくはＧａを含む酸化物膜を形成する点が実施の形態１と異なる。
図２（Ａ）に示すように、基板１上に下地絶縁膜となる酸化絶縁膜３を形成する。次に、酸化絶縁膜３上に酸化物半導体膜２１を形成する。次に、酸化物半導体膜２１上にＩｎ若しくはＧａを含む酸化物膜２３を形成する。次に、Ｉｎ若しくはＧａを含む酸化物膜２３に酸素２５を添加し、図２（Ｂ）に示す酸素が添加されたＩｎ若しくはＧａを含む酸化物膜（以下、酸素が添加された酸化物膜２３ａと示す。）を形成する。
酸化物半導体膜２１及びＩｎ若しくはＧａを含む酸化物膜２３としてそれぞれ、実施の形態１に示す酸化物半導体膜１５及びＩｎ若しくはＧａを含む酸化物膜１１と同様の材料及び形成方法を適宜用いることができる。
また、Ｉｎ若しくはＧａを含む酸化物膜２３に添加する酸素２５として、実施の形態１に示す酸素１３と同様の材料及び添加方法を適宜用いることができる。
ここで、Ｉｎ若しくはＧａを含む酸化物膜２３に酸素を添加したときの酸素イオンの濃度プロファイルを、図２（Ｄ）を用いて説明する。ここでは、イオン注入法により酸素イオンを添加したときの濃度プロファイルを図２（Ｄ）に示す。図２（Ｄ）において、横軸は、表面からの深さを示し、縦軸は注入された酸素イオンの濃度を示し、曲線７が酸素イオンの濃度プロファイルである。
図２（Ｄ）に示すように、酸素が添加された酸化物膜２３ａに酸素イオンの濃度プロファイルのピークが位置するような条件を用いて、Ｉｎ若しくはＧａを含む酸化物膜２３に酸素を添加することが好ましい。
なお、酸化物半導体膜２１が非晶質構造の場合は、酸化物半導体膜２１に酸素が添加することで、酸化物半導体膜２１への酸素含有量を高めることができる。また、酸化物半導体膜２１が結晶性を有する場合、代表的には、単結晶構造、多結晶構造、または後述するＣＡＡＣ−ＯＳの場合、酸化物半導体膜２１の結晶性を維持するために、酸化物半導体膜２１への酸素２５の添加量を極めて少なくすることが好ましい。
次に加熱処理を行い、酸素が添加された酸化物膜２３ａに含まれる酸素の一部を酸化物半導体膜２１に移動させ、酸化物半導体膜２１に含まれる酸素欠損を当該酸素で補填し、酸化物半導体膜２１の酸素欠損量を低減する。この結果、図２（Ｃ）に示すように、酸素欠損量が低減され、局在準位が低減された酸化物半導体膜２１ａを形成することができる。また、酸素が添加された酸化物膜２３ａは、当該加熱処理により、酸素含有量が低減されている。図２（Ｃ）において、当該酸化物膜を、Ｉｎ若しくはＧａを含む酸化物膜２３ｂと示す。また、酸化物半導体膜２１ａ及びＩｎ若しくはＧａを含む酸化物膜２３ｂの多層膜を多層膜２７と示す。
なお、局在準位が低減された酸化物半導体膜を有する多層膜２７において、ＣＰＭ測定で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満、さらに好ましくは５×１０−５／ｃｍ未満である。
以上の工程により、酸化物半導体膜の酸素欠損を低減することができる、また、局在準位が低減された酸化物半導体膜２１ａを有する多層膜２７を作製することができる。
本実施の形態においては、酸化物半導体膜は、酸化物半導体膜を構成する金属元素の一以上を有する酸化物膜、即ちＩｎ若しくはＧａを含む酸化物膜と接するため、Ｉｎ若しくはＧａを含む酸化物膜と酸化物半導体膜との界面における界面準位が極めて少ない。このため、Ｉｎ若しくはＧａを含む酸化物膜から酸化物半導体膜へ酸素が移動する際、界面準位において酸素が捕獲されにくく、効率よくＩｎ若しくはＧａを含む酸化物膜に含まれる酸素を酸化物半導体膜へ移動させることが可能である。また、酸化物半導体膜へ移動した酸素は、酸化物半導体膜に含まれる酸素欠損を補填するため、酸化物半導体膜に含まれる局在準位を低減することができる。
＜変形例＞
Ｉｎ若しくはＧａを含む酸化物膜２３上に実施の形態１で示した酸化絶縁膜３と同様の酸化絶縁膜を形成した後、該酸化絶縁膜及びＩｎ若しくはＧａを含む酸化物膜２３に酸素２５を添加してもよい。この場合、Ｉｎ若しくはＧａを含む酸化物膜２３に酸素イオンの濃度プロファイルのピークが位置するように、酸素の添加条件を制御しながら酸素２５を添加することが好ましい。この結果、Ｉｎ若しくはＧａを含む酸化物膜２３の厚さが薄くとも、Ｉｎ若しくはＧａを含む酸化物膜２３に選択的に酸素２５を添加することが可能である。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる方法で、酸化物半導体膜に含まれる酸素欠損を低減する方法について、説明する。また、局在準位を低減させた酸化物半導体膜を有する多層膜を作製する方法について、説明する。ここでは、実施の形態１において、酸化物半導体膜を形成した後、該酸化物半導体膜上にＩｎ若しくはＧａを含む酸化物膜を形成した後、加熱処理を行う点が実施の形態１と異なる。また、下地絶縁膜である酸化絶縁膜上にＩｎ若しくはＧａを含む酸化物膜を形成し、該Ｉｎ若しくはＧａを含む酸化物膜に酸素を添加した後、酸化物半導体膜を形成する点が実施の形態２と異なる。
図３（Ａ）に示すように、実施の形態１と同様に、基板１上に下地絶縁膜となる酸化絶縁膜３を形成する。次に、酸化絶縁膜３上にＩｎ若しくはＧａを含む酸化物膜３１を形成した後、Ｉｎ若しくはＧａを含む酸化物膜３１に酸素３３を添加し、図３（Ｂ）に示す酸素が添加されたＩｎ若しくはＧａを含む酸化物膜（以下、酸素が添加された酸化物膜３１ａと示す。）を形成する。
Ｉｎ若しくはＧａを含む酸化物膜３１として、実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１１と同様の材料及び形成方法を適宜用いることができる。なお、Ｉｎ若しくはＧａを含む酸化物膜３１がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、Ｉｎ若しくはＧａを含む酸化物膜３１に添加する酸素３３として、実施の形態１に示す酸素１３と同様の材料及び添加方法を適宜用いることができる。
次に、図３（Ｂ）に示すように、酸素が添加された酸化物膜３１ａ上に酸化物半導体膜３５を形成する。次に、酸化物半導体膜３５上に、Ｉｎ若しくはＧａを含む酸化物膜３７を形成する。
酸化物半導体膜３５として、実施の形態１に示す酸化物半導体膜１５と同様の材料及び形成方法を適宜用いることができる。Ｉｎ若しくはＧａを含む酸化物膜３７として、実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１１と同様の材料及び形成方法を用いることができる。
次に、加熱処理を行い、酸素が添加された酸化物膜３１ａに含まれる酸素の一部を酸化物半導体膜３５に移動させ、酸化物半導体膜３５に含まれる酸素欠損を当該酸素で補填し、酸化物半導体膜３５の酸素欠損量を低減する。この結果、図３（Ｃ）に示すように、酸素欠損量が低減され、局在準位が低減された酸化物半導体膜３５ａを形成することができる。また、酸素が添加された酸化物膜３１ａは、当該加熱処理により、酸素含有量が低減されている。図３（Ｃ）において、当該酸化物膜を、Ｉｎ若しくはＧａを含む酸化物膜３１ｂと示す。また、Ｉｎ若しくはＧａを含む酸化物膜３１ｂ、酸化物半導体膜３５ａ、及びＩｎ若しくはＧａを含む酸化物膜３７の多層膜を多層膜３９と示す。なお、加熱処理により、酸化物半導体膜３５と共に、Ｉｎ若しくはＧａを含む酸化物膜３７に酸素が移動する場合もある。
なお、局在準位が低減された酸化物半導体膜を有する多層膜３９において、ＣＰＭ測定で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満、さらに好ましくは５×１０−５／ｃｍ未満である。
以上の工程により、局在準位が低減された酸化物半導体膜を作製することができる。また、局在準位が低減された酸化物半導体膜を有する多層膜を作製することができる。本実施の形態においては、酸化物半導体膜は、酸化物半導体膜を構成する金属元素の一以上を有する酸化物膜、即ちＩｎ若しくはＧａを含む酸化物膜と接するため、Ｉｎ若しくはＧａを含む酸化物膜と酸化物半導体膜との界面における界面準位が極めて少ない。このため、Ｉｎ若しくはＧａを含む酸化物膜から酸化物半導体膜へ酸素が移動する際、界面準位において酸素が捕獲されにくく、効率よくＩｎ若しくはＧａを含む酸化物膜に含まれる酸素を酸化物半導体膜へ移動させることが可能である。また、酸化物半導体膜へ移動した酸素は、酸化物半導体膜に含まれる酸素欠損を補填するため、酸化物半導体膜に含まれる局在準位を低減することができる。
また、酸化物半導体膜は、Ｉｎ若しくはＧａを含む酸化物膜と接する。即ち、Ｉｎ若しくはＧａを含む酸化物膜を介して、酸化絶縁膜上に酸化物半導体膜が設けられているため、酸化物半導体膜における第１４族元素の一つであるシリコンや炭素の濃度を低減することができる。このため、酸化物半導体膜の酸素欠損量を低減することが可能であり、酸化物半導体膜の局在準位を低減することができる。
＜変形例＞
本実施の形態では、酸化物半導体膜３５の下に設けられたＩｎ若しくはＧａを含む酸化物膜３１に酸素３３を添加したが、この代わりに、酸化物半導体膜３５の上に設けられたＩｎ若しくはＧａを含む酸化物膜３７に酸素を添加した後、加熱処理を行って、酸化物半導体膜３５に酸素の一部を移動させ、酸化物半導体膜３５に含まれる酸素欠損を当該酸素で補填し、酸化物半導体膜３５の酸素欠損量を低減してもよい。
さらには、Ｉｎ若しくはＧａを含む酸化物膜３７上に、下地絶縁膜となる酸化絶縁膜３と同様の酸化絶縁膜を形成した後、該酸化絶縁膜及びＩｎ若しくはＧａを含む酸化物膜３７に酸素３３を添加してもよい。この結果、Ｉｎ若しくはＧａを含む酸化物膜３７の厚さが薄くとも、Ｉｎ若しくはＧａを含む酸化物膜３７に選択的に酸素３３を添加することが可能である。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態４）
膜中に酸素欠損が含まれている酸化物半導体を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体に含まれる酸素欠損に起因して電荷が生じてしまい、低抵抗化するためである。また、酸化物半導体膜に酸素欠損が含まれると、経時変化やストレス試験（代表的には、光ゲートＢＴ（Ｂｉａｓ−Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験等）により、トランジスタの電気特性、代表的にはしきい値電圧が変動してしまうという問題がある。そこで、本実施の形態では、しきい値電圧の変動が少なく、信頼性の高い半導体装置の作製方法について説明する。代表的には、実施の形態１乃至実施の形態３に示す局在準位の少ない酸化物半導体膜を有する多層膜を用いて半導体装置を作製する。
本実施の形態では、ボトムゲート構造のトランジスタの作製方法について説明する。また、酸化物半導体膜の作製方法として、実施の形態２を用いて説明する。
図４（Ａ）に示すように、基板１０１上にゲート電極１０３を形成し、少なくともゲート電極１０３上にゲート絶縁膜１０４を形成する。次に、ゲート絶縁膜１０４上に酸化物半導体膜１０５を形成し、酸化物半導体膜１０５上にＩｎ若しくはＧａを含む酸化物膜１０７を形成する。次に、実施の形態２と同様に、Ｉｎ若しくはＧａを含む酸化物膜１０７に酸素１０９を添加し、図４（Ｂ）に示す酸素が添加されたＩｎ若しくはＧａを含む酸化物膜（以下、酸素が添加された酸化物膜１０７ａと示す。）を形成する。
基板１０１は、実施の形態１に示す基板１に列挙した基板を適宜用いることができる。
ここでは、基板１０１としてガラス基板を用いる。
ゲート電極１０３は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極１０３は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の膜、または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極１０３は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
また、ゲート電極１０３とゲート絶縁膜１０４との間に、Ｉｎ−Ｇａ−Ｚｎ系酸化窒化物膜、Ｉｎ−Ｓｎ系酸化窒化物膜、Ｉｎ−Ｇａ系酸化窒化物膜、Ｉｎ−Ｚｎ系酸化窒化物膜、Ｓｎ系酸化窒化物膜、Ｉｎ系酸化窒化物膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧を正の電圧の方向に変動させることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化窒化物膜を用いる場合、少なくとも酸化物半導体膜１０５より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸化窒化物膜を用いる。
ゲート電極１０３の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチングして、ゲート電極１０３を形成する。この後、マスクを除去する。
なお、ゲート電極１０３は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。
ここでは、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、ゲート電極１０３を形成する。
ゲート絶縁膜１０４は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。また、ゲート絶縁膜１０４として、加熱により酸素が脱離する酸化絶縁物を用いてもよい。ゲート絶縁膜１０４に加熱により酸素が脱離する膜を用いることで、酸化物半導体膜１０５及びゲート絶縁膜１０４の界面における界面準位を低減することが可能であり、電気特性の劣化の少ないトランジスタを得ることができる。また、ゲート絶縁膜１０４に、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１０５からの酸素の外部への拡散と、外部から酸化物半導体膜１０５への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
また、ゲート絶縁膜１０４として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜１０４の厚さは、５ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
ゲート絶縁膜１０４は、ＣＶＤ法又はスパッタリング法などの各種成膜方法を用いて形成することができる。
ここでは、ゲート絶縁膜１０４として、ＣＶＤ法により厚さ４００ｎｍの窒化シリコン膜及び厚さ５０ｎｍの酸化窒化シリコン膜を積層して形成する。
酸化物半導体膜１０５は、実施の形態１の酸化物半導体膜１５と同様の材料及び形成方法を用いる。なお、酸化物半導体膜１０５は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上であるため、後に形成されるトランジスタのオフ電流を低減することができる。
酸化物半導体膜１０５の厚さは、１ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
ここでは、酸化物半導体膜１０５としてスパッタリング法により、厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を形成する。
Ｉｎ若しくはＧａを含む酸化物膜１０７は、実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１１と同様の材料及び形成方法を適宜用いることができる。
Ｉｎ若しくはＧａを含む酸化物膜１０７の厚さは、１ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜は、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面において、酸化物半導体膜にとってトラップ中心や再結合中心のような欠陥準位、あるいはキャリアの流れを阻害するバリアを形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜及びＩｎ若しくはＧａを含む酸化物膜の間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０−７Ｐａ〜１×１０−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。
ここでは、Ｉｎ若しくはＧａを含む酸化物膜１０７としてスパッタリング法により、厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を形成する。
Ｉｎ若しくはＧａを含む酸化物膜１０７に添加する酸素１０９として、実施の形態１に示す酸素１３と同様の材料及び添加方法を適宜用いることができる。
ここでは、加速電圧を５ｋｅＶとして、ドーズ量が２×１０１６／ｃｍ２の酸素イオンをイオン注入法によりＩｎ若しくはＧａを含む酸化物膜１０７に添加する。
つぎに、実施の形態１と同様に、加熱処理を行い、酸素が添加された酸化物膜１０７ａに含まれる酸素を酸化物半導体膜１０５に移動させ、酸化物半導体膜１０５に含まれる酸素欠損を当該酸素で補填し、酸化物半導体膜１０５の酸素欠損量を低減する。この結果、図４（Ｃ）に示すように、酸素欠損量が低減され、局在準位が低減された酸化物半導体膜１０５ａを形成することができる。また、酸素が添加された酸化物膜１０７ａは、当該加熱処理により、酸素含有量が低減されている。図４（Ｃ）において、当該酸化物膜を、Ｉｎ若しくはＧａを含む酸化物膜１０７ｂと示す。
ここでは、窒素雰囲気において、４５０℃で１時間の加熱処理を行った後、乾燥空気雰囲気において、４５０℃で１時間の加熱処理を行う。
次に、酸化物半導体膜１０５ａ上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜１０５ａ及び酸素が添加された酸化物膜１０７ｂの一部をエッチングすることで、図４（Ｄ）に示すように、ゲート絶縁膜１０４上であって、ゲート電極１０３の一部と重なるように、酸化物半導体膜１１１及び酸素が添加された酸化物膜１１３からなる多層膜１１４を形成する。この後、マスクを除去する。
なお、局在準位が低減された酸化物半導体膜を有する多層膜において、ＣＰＭ測定で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満、さらに好ましくは５×１０−５／ｃｍ未満である。ゲート絶縁膜１０４に接する多層膜１１４の局在準位が低減されているため、該局在準位におけるキャリア、酸化物半導体膜においては電子のトラップを低減することが可能であり、後に形成されるトランジスタのオン電流を増大させると共に、電界効果移動度を高めることができる。
次に、図４（Ｅ）に示すように、一対の電極１１５、１１７を形成する。
一対の電極１１５、１１７は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
一対の電極１１５、１１７の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上にフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜をエッチングして、一対の電極１１５、１１７を形成する。この後、マスクを除去する。
ここでは、厚さ５０ｎｍのタングステン膜、厚さ４００ｎｍのアルミニウム膜、及び厚さ１００ｎｍのチタン膜を順にスパッタリング法により積層する。次に、チタン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜、アルミニウム膜、及びチタン膜をドライエッチングして、一対の電極１１５、１１７を形成する。
なお、一対の電極１１５、１１７を形成した後、エッチング残渣を除去するため、洗浄処理をすることが好ましい。この洗浄処理を行うことで、一対の電極１１５、１１７の短絡を抑制することができる。当該洗浄処理は、ＴＭＡＨ（Ｔｅｔｒａｍｅｔｈｙｌａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）溶液などのアルカリ性の溶液、希フッ酸、シュウ酸、リン酸などの酸性の溶液を用いて行うことができる。
次に、図４（Ｆ）に示すように、ゲート絶縁膜１０４、多層膜１１４、及び一対の電極１１５、１１７上に保護膜を形成する。保護膜は、ゲート絶縁膜１０４に適用できる材料及び形成方法を適宜用いて形成することができる。ここでは、酸化絶縁膜１１９、酸化絶縁膜１２１、及び窒化絶縁膜１２３を積層形成する。
ここでは、酸化絶縁膜１１９として厚さ５０ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成し、酸化絶縁膜１２１として厚さ３５０ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成した後、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。次に、窒化絶縁膜１２３として、厚さ１００ｎｍの窒化シリコン膜をＣＶＤ法により形成する。
以上の工程によりトランジスタを作製することができる。
ここで、図４（Ｆ）の多層膜１１４近傍の一点鎖線Ａ−Ｂにおけるバンド構造について、図５を用いて説明する。
ここで、図４（Ｆ）の多層膜１１４近傍の一点鎖線Ａ−Ｂにおけるバンド構造について、図５（Ａ）を用いて説明し、トランジスタにおけるキャリアの流れについて、図５（Ｂ）及び図５（Ｃ）を用いて説明する。
図５（Ａ）は、例えば、酸化物半導体膜１１１としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、Ｉｎ若しくはＧａを含む酸化物膜１１３としてエネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を用いる。なお、エネルギーギャップは、分光エリプソメータを用いて測定することができる。
また、酸化物半導体膜１１１の伝導帯の下端をＥｃ＿１１１とし、Ｉｎ若しくはＧａを含む酸化物膜１１３の伝導帯の下端をＥｃ＿１１３とする。また、ゲート絶縁膜１０４の伝導帯の下端をＥｃ＿１０４とし、酸化絶縁膜１１９の伝導帯の下端をＥｃ＿１１９とする。
図５（Ａ）に示すように、多層膜１１４において、酸化物半導体膜１１１及びＩｎ若しくはＧａを含む酸化物膜１１３の界面近傍における伝導帯の下端が連続的に変化している。酸化物半導体膜１１１及びＩｎ若しくはＧａを含む酸化物膜１１３の間で酸素が相互的に移動することでこのような形状となる。また、多層膜１１４において、酸化物半導体膜１１１における伝導帯の下端のエネルギーが最も低く、当該領域がチャネル領域となる。
ここで、トランジスタにおいて、キャリアである電子の流れる様子について、図５（Ｂ）及び図５（Ｃ）を用いて説明する。なお、図５（Ｂ）及び図５（Ｃ）において、酸化物半導体膜１１１を流れる電子量を鎖線矢印の大きさで表す。
Ｉｎ若しくはＧａを含む酸化物膜１１３と酸化絶縁膜１１９の界面近傍においては、不純物及び欠陥によりトラップ準位１１８が形成される。このため、例えば、図５（Ｂ）に示すように、トランジスタのチャネル領域が酸化物半導体膜１１１の単層である場合、酸化物半導体膜１１１において、キャリアである電子はゲート絶縁膜１０４側において主に流れるが、酸化絶縁膜１１９側においても少量流れる。この結果、酸化物半導体膜１１１に流れる電子の一部がトラップ準位１１８に捕獲されてしまう。
一方、本実施の形態に示すトランジスタは、図５（Ｃ）に示すように、酸化物半導体膜１１１と酸化絶縁膜１１９の間にＩｎ若しくはＧａを含む酸化物膜１１３が設けられているため、酸化物半導体膜１１１とトラップ準位１１８との間に隔たりがある。この結果、酸化物半導体膜１１１を流れる電子がトラップ準位１１８に捕獲されにくい。トラップ準位１１８に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１１１とトラップ準位１１８との間に隔たりがあるため、トラップ準位１１８における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
また、Ｉｎ若しくはＧａを含む酸化物膜１１３に添加された酸素が酸化物半導体膜１１１に移動することで、酸化物半導体膜１１１の酸素欠損を低減することができる。
これらの結果、多層膜１１４において、一定光電流測定法で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満、さらに好ましくは５×１０−５／ｃｍ未満となる。
なお、酸化物半導体膜１１１とＩｎ若しくはＧａを含む酸化物膜１１３との界面近傍における伝導帯の下端のエネルギー差ΔＥ１が小さいと、酸化物半導体膜１１１を流れるキャリアがＩｎ若しくはＧａを含む酸化物膜１１３の伝導帯の下端を乗り越え、トラップ準位に捕獲されてしまう。このため、酸化物半導体膜１１１とＩｎ若しくはＧａを含む酸化物膜１１３との伝導帯の下端のエネルギー差ΔＥ１は、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすることが好ましい。
以上の工程により、酸化物半導体膜の局在準位が低減され、優れた電気特性を有するトランジスタを作製することができる。また、経時変化やストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
＜変形例１＞
酸化物半導体膜１１１において、不純物を低減し高純度化することで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。また、水素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
そこで、酸化物半導体膜１１１は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１１１において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１１１の水素濃度を低減する方法としては、図４（Ｂ）において酸素が添加された酸化物膜１０７ａから酸化物半導体膜１０５へ酸素を移動させる加熱処理によって、酸化物半導体膜１０５ａの水素濃度を低減することができる。即ち、本実施の形態においては、一度の加熱処理によって、酸化物半導体膜の酸素欠損を低減すると共に、水素濃度を低減することができる。
また、酸化物半導体膜１１１は、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流を増大させることがある。このため、酸化物半導体膜１１１のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
ゲート絶縁膜１０４の一部に窒化絶縁膜を設けることで、酸化物半導体膜１１１のアルカリ金属またはアルカリ土類金属の濃度を低減することができる。
また、酸化物半導体膜１１１に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
このように、不純物（水素、窒素、アルカリ金属、またはアルカリ土類金属等）をできる限り低減させ、高純度化させた酸化物半導体膜１１１を有することで、トランジスタがノーマリーオン特性となることを抑制でき、トランジスタのオフ電流を極めて低減することができる。従って、良好な電気特性を有する半導体装置を作製できる。また、信頼性を向上させた半導体装置を作製することができる。
なお、高純度化された酸化物半導体膜を用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入又は容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流の測定を行った。当該測定では、上記トランジスタに高純度化された酸化物半導体膜をチャネル領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流が得られることが分かった。従って、高純度化された酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さい。
＜変形例２＞なお、本実施の形態では、一対の電極１１５、１１７を多層膜１１４及び酸化絶縁膜１１９の間に設けたが、ゲート絶縁膜１０４及び多層膜１１４の間に、一対の電極１１５、１１７を設けてもよい。
＜変形例３＞
本実施の形態に示す、酸化絶縁膜１１９、酸化絶縁膜１２１、及び窒化絶縁膜１２３に用いることが可能な絶縁膜について、以下に説明する。
酸化絶縁膜１１９及び酸化絶縁膜１２１の一方又は双方は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜を用いてもよい。このようにすることで、酸化絶縁膜に含まれる当該酸素を酸化物半導体膜に移動させ、さらに酸素欠損を補填することが可能となる。例えば、昇温脱離ガス分析（以下、ＴＤＳ分析とする。）によって測定される酸素分子の放出量が、１．０×１０１８分子／ｃｍ３以上ある酸化絶縁膜を用いることで、当該酸化物半導体膜に含まれる酸素欠損を補填することができる。
また、酸化絶縁膜１１９は多層膜１１４と接することから、多層膜１１４との界面準位が低くなる酸化絶縁膜であると、さらにトランジスタの電気特性が向上する。例えば、酸化絶縁膜１１９は酸化絶縁膜１２１よりも膜中の欠陥密度が低い酸化絶縁膜であることが好ましい。具体的には、電子スピン共鳴測定によるｇ値＝２．００１（Ｅ´−ｃｅｎｔｅｒ）のスピン密度が３．０×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５．０×１０１６ｓｐｉｎｓ／ｃｍ３以下の酸化絶縁膜である。なお、電子スピン共鳴測定によるｇ値＝２．００１のスピン密度は、酸化絶縁膜１１９に含まれるダングリングボンドの存在量に対応する。
酸化絶縁膜１１９の厚さは、５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、好ましくは１０ｎｍ以上３０ｎｍ以下とすることができる。酸化絶縁膜１２１の厚さは、３０ｎｍ以上５００ｎｍ以下、好ましくは１５０ｎｍ以上４００ｎｍ以下とすることができる。
なお、酸化絶縁膜１１９及び酸化絶縁膜１２１の一方又は双方を、酸化窒化シリコン又は窒化酸化シリコンなど、窒素を含む酸化絶縁膜とする場合、ＳＩＭＳより得られる窒素濃度は、ＳＩＭＳ検出下限以上３×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２０ａｔｏｍｓ／ｃｍ３以下とすることが好ましい。このようにすることで、トランジスタに含まれる酸化物半導体膜１１１への窒素の移動量を少なくすることができる。また、このようにすることで、窒素を含む酸化絶縁膜自体の欠陥量を少なくすることができる。
窒化絶縁膜１２３として、水素含有量が少ない窒化絶縁膜を設けてもよい。当該窒化絶縁膜としては、例えば、ＴＤＳ分析によって測定される水素分子の放出量が、５．０×１０２１ａｔｏｍｓ／ｃｍ３未満であり、好ましくは３．０×１０２１ａｔｏｍｓ／ｃｍ３未満であり、さらに好ましくは１．０×１０２１ａｔｏｍｓ／ｃｍ３未満である窒化絶縁膜が好ましい。
窒化絶縁膜１２３は、外部から水素や水などの不純物の侵入を抑制する機能を発揮できる厚さとする。例えば、５０ｎｍ以上２００ｎｍ以下、好ましくは５０ｎｍ以上１５０ｎｍ以下、さらに好ましくは５０ｎｍ以上１００ｎｍ以下とすることができる。
酸化絶縁膜１１９に酸化物半導体膜１１１との界面準位が低くなる酸化絶縁膜を適用する場合、酸化絶縁膜１１９は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスのシリコンを含む堆積性気体及び酸化性気体を導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する条件である。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素などがある。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、酸化絶縁膜１１９に含まれる水素含有量を低減することが可能であると共に、酸化絶縁膜１１９に含まれるダングリングボンドを低減することができる。酸化絶縁膜１２１から移動する酸素は、酸化絶縁膜１１９に含まれるダングリングボンドによって捕獲される場合があるため、酸化絶縁膜１１９に含まれるダングリングボンドが低減されていると、酸化絶縁膜１２１に含まれる酸素を効率よく多層膜１１４へ移動させ、多層膜１１４の酸化物半導体膜１１１に含まれる酸素欠損をさらに補填することが可能である。この結果、当該酸化物半導体膜に混入する水素量を低減できると共に酸化物半導体膜に含まれる酸素欠損を低減させることが可能である。
酸化絶縁膜１２１を上記の酸素過剰領域を含む酸化絶縁膜又は化学量論的組成を満たす酸素よりも多くの酸素を含む酸化絶縁膜とする場合、酸化絶縁膜１２１は以下の形成条件を用いて形成できる。なお、ここでは当該酸化絶縁膜として、酸化シリコン膜又は酸化窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する、ことである。
酸化絶縁膜１２１の原料ガスは、酸化絶縁膜１１９に適用できる原料ガスとすることができる。
酸化絶縁膜１２１の形成条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化絶縁膜１２１中における酸素含有量が化学量論的組成よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化絶縁膜を形成することができる。また、多層膜１１４上に酸化絶縁膜１１９が設けられている。このため、酸化絶縁膜１２１の形成工程において、酸化絶縁膜１１９が多層膜１１４の保護膜となる。この結果、パワー密度の高い高周波電力を用いて酸化絶縁膜１２１を形成しても、多層膜１１４へのダメージを抑制できる。
窒化絶縁膜１２３を水素含有量が少ない窒化絶縁膜で設ける場合、以下の形成条件を用いて形成できる。なお、ここでは当該窒化絶縁膜として、窒化シリコン膜を形成する場合について記載する。当該形成条件は、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下とし、好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられた電極に高周波電力を供給する、ことである。
窒化絶縁膜１２３の原料ガスとしては、シリコンを含む堆積性気体、窒素、及びアンモニアを用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シランなどがある。また、窒素の流量は、アンモニアの流量に対して５倍以上５０倍以下、好ましくは１０倍以上５０倍以下とすることが好ましい。なお、原料ガスとしてアンモニアを用いることで、シリコンを含む堆積性気体及び窒素の分解を促すことができる。これは、アンモニアがプラズマエネルギーや熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積性気体分子の結合及び窒素分子の結合の分解に寄与するためである。このようにすることで、水素含有量が少なく、外部から水素や水などの不純物の侵入を抑制することが可能な窒化シリコン膜を形成することができる。
なお、窒化絶縁膜１２３は、水素や水のブロッキング膜として機能するため、酸化絶縁膜１１９及び酸化絶縁膜１２１を形成した後、加熱処理を行い、酸化絶縁膜１１９及び酸化絶縁膜１２１に含まれる水素や水を脱離させた後、窒化絶縁膜１２３を形成することが好ましい。当該加熱処理は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
＜変形例４＞
本実施の形態に示すトランジスタに設けられる一対の電極１１５、１１７として、タングステン、チタン、アルミニウム、銅、モリブデン、クロム、またはタンタル単体若しくは合金等の酸素と結合しやすい導電材料を用いることが好ましい。この結果、多層膜１１４に含まれる酸素と一対の電極１１５、１１７に含まれる導電材料とが結合し、多層膜１１４において、酸素欠損領域が形成される。また、多層膜１１４に一対の電極１１５、１１７を形成する導電材料の構成元素の一部が混入する場合もある。これらの結果、多層膜１１４において、一対の電極１１５、１１７と接する領域近傍に、低抵抗領域１２９ａ、１２９ｂが形成される（図８を参照。なお、図８は、図４（Ｆ）の多層膜１１４の拡大断面図である。）。当該低抵抗領域１２９ａ、１２９ｂは、導電性が高いため、多層膜１１４と一対の電極１１５、１１７との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、しきい値電圧の変動が少なく、信頼性の高い半導体装置の作製方法について説明する。代表的には、実施の形態１乃至実施の形態３に示す局在準位の少ない酸化物半導体膜を有する多層膜を用いて半導体装置を作製する。
本実施の形態では、トップゲート構造のトランジスタの作製方法について説明する。また、酸化物半導体膜の作製方法として、実施の形態３を用いて説明する。
図６（Ａ）に示すように、基板１３１上に下地絶縁膜である酸化絶縁膜１３３を形成し、酸化絶縁膜１３３上にＩｎ若しくはＧａを含む酸化物膜１３５を形成する。次に、実施の形態３と同様に、Ｉｎ若しくはＧａを含む酸化物膜１３５に酸素１３７を添加し、図６（Ｂ）に示す酸素が添加されたＩｎ若しくはＧａを含む酸化物膜（以下、酸素が添加された酸化物膜１３５ａと示す。）を形成する。
基板１３１は、実施の形態１に示す基板１に列挙した基板を適宜用いることができる。
ここでは、基板１３１としてガラス基板を用いる。
酸化絶縁膜１３３は、実施の形態１及びその変形例１に示す酸化絶縁膜３と同様の材料及び形成方法を適宜用いることができる。
ここでは、酸化絶縁膜１３３としてスパッタリング法により厚さ３００ｎｍの酸化シリコン膜を用いる。
Ｉｎ若しくはＧａを含む酸化物膜１３５として、実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１１と同様の材料及び形成方法を用いることができる。
Ｉｎ若しくはＧａを含む酸化物膜１３５の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
ここでは、Ｉｎ若しくはＧａを含む酸化物膜１３５としてスパッタリング法により、厚さ５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を形成する。
Ｉｎ若しくはＧａを含む酸化物膜１３５に添加する酸素１３７として、実施の形態１に示す酸素１３と同様の材料及び添加方法を適宜用いることができる。
ここでは、加速電圧を５ｋｅＶとして、ドーズ量が２×１０１６／ｃｍ２の酸素イオンをイオン注入法によりＩｎ若しくはＧａを含む酸化物膜１３５に添加する。
次に、図６（Ｂ）に示すように、酸素が添加された酸化物膜１３５ａ上に酸化物半導体膜１３９を形成する。次に、酸化物半導体膜１３９上に、Ｉｎ若しくはＧａを含む酸化物膜１４１を形成する。
酸化物半導体膜１３９として、実施の形態１に示す酸化物半導体膜１５と同様の材料及び形成方法を適宜用いることができる。酸化物半導体膜１３９の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
Ｉｎ若しくはＧａを含む酸化物膜１４１として、実施の形態１に示すＩｎ若しくはＧａを含む酸化物膜１１と同様の材料及び形成方法を用いることができる。Ｉｎ若しくはＧａを含む酸化物膜１４１の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
ここでは、酸化物半導体膜１３９としてスパッタリング法により、厚さ１５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を形成する。
ここでは、Ｉｎ若しくはＧａを含む酸化物膜１４１としてスパッタリング法により、厚さ５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）を形成する。
つぎに、実施の形態１と同様に、加熱処理を行い、酸素が添加された酸化物膜１３５ａに含まれる酸素を酸化物半導体膜１３９に移動させ、酸化物半導体膜１３９に含まれる酸素欠損を当該酸素で補填し、酸化物半導体膜１３９の酸素欠損量を低減する。この結果、図６（Ｃ）に示すように、酸素欠損量が低減され、局在準位が低減された酸化物半導体膜１３９ａを形成することができる。また、酸素が添加された酸化物膜１３５ａは、当該加熱処理により、酸素含有量が低減されている。図６（Ｃ）において、当該酸化物膜を、Ｉｎ若しくはＧａを含む酸化物膜１３５ｂと示す。
ここでは、窒素雰囲気において、４５０℃で１時間の加熱処理を行った後、乾燥空気雰囲気において、４５０℃で１時間の加熱処理を行う。
次に、Ｉｎ若しくはＧａを含む酸化物膜１４１上にフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて、Ｉｎ若しくはＧａを含む酸化物膜１３５ｂ、酸化物半導体膜１３９ａ、及びＩｎ若しくはＧａを含む酸化物膜１４１の一部をエッチングすることで、図６（Ｄ）に示すように、Ｉｎ若しくはＧａを含む酸化物膜１４３、酸化物半導体膜１４５、及びＩｎ若しくはＧａを含む酸化物膜１４７からなる多層膜１４８を形成する。この後、マスクを除去する。
なお、局在準位が低減された酸化物半導体膜を有する多層膜において、ＣＰＭ測定で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満、さらに好ましくは５×１０−５／ｃｍ未満である。酸化絶縁膜１３３及び酸化物半導体膜１４５の間にＩｎ若しくはＧａを含む酸化物膜１４３が設けられており、酸化物半導体膜１４５及び後に形成されるゲート絶縁膜１５３の間にＩｎ若しくはＧａを含む酸化物膜１４７が設けられている。酸化物半導体膜１４５の一部はチャネル領域として機能する。また、Ｉｎ若しくはＧａを含む酸化物膜１４３と、Ｉｎ若しくはＧａを含む酸化物膜１４７は、酸化物半導体膜１４５を構成する金属元素の一以上を有する。このため、Ｉｎ若しくはＧａを含む酸化物膜１４３と酸化物半導体膜１４５との間、酸化物半導体膜１４５とＩｎ若しくはＧａを含む酸化物膜１４７との間それぞれの界面における局在準位が低減されているため、該局在準位におけるキャリア、酸化物半導体膜においては電子のトラップを低減することが可能であり、後に形成されるトランジスタのオン電流を増大させると共に、電界効果移動度を高めることができる。
次に、図６（Ｅ）に示すように、多層膜１４８上に一対の電極１４９、１５１を形成する。次に、多層膜１４８及び一対の電極１４９、１５１上にゲート絶縁膜１５３を形成する。次に、ゲート絶縁膜１５３上にであって、多層膜１４８と重なる領域にゲート電極１５５を形成する。次に、加熱処理を行った後、ゲート絶縁膜１５３及びゲート電極１５５上に保護膜１５７を形成する。
一対の電極１４９、１５１は、実施の形態４に示す一対の電極１１５、１１７と同様の材料及び形成方法を適宜用いることができる。
ここでは、厚さ１００ｎｍのタングステン膜を形成した後、タングステン膜上にフォトリソグラフィ工程によりマスクを形成し、当該マスクを用いてタングステン膜をドライエッチングして、一対の電極１４９、１５１を形成する。
ゲート絶縁膜１５３は、実施の形態４に示すゲート絶縁膜１０４と同様の材料及び形成方法を適宜用いることができる。
ここでは、プラズマＣＶＤ法により、厚さ３０ｎｍの酸化窒化シリコン膜を用いてゲート絶縁膜１５３を形成する。
ゲート電極１５５は、実施の形態４に示すゲート電極１０３と同様の材料及び形成方法を適宜用いることができる。
ここでは、厚さ１５ｎｍの窒化タンタル膜及び厚さ１３５ｎｍのタングステン膜をスパッタリング法により順に形成する。次に、フォトリソグラフィ工程によりマスクを形成し、当該マスクを用いて窒化タンタル膜及びタングステン膜をドライエッチングして、ゲート電極１５５を形成する。
加熱処理は、代表的には、１５０℃以上基板歪み点未満、好ましくは２５０℃以上５００℃以下、更に好ましくは３００℃以上４５０℃以下とする。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
保護膜１５７は、実施の形態４に示す保護膜と同様の材料及び形成方法を適宜用いることができる。
ここでは、スパッタリング法により厚さ７０ｎｍの酸化アルミニウム膜を形成し、ＣＶＤ法により厚さ３００ｎｍの酸化窒化シリコン膜を形成して、保護膜１５７を形成する。
次に、図６（Ｆ）に示すように、保護膜１５７に開口を形成した後、一対の電極１４９、１５１に接続する配線１５９、１６１を形成する。
配線１５９、１６１は、一対の電極１４９、１５１と同様に形成することができる。または、ダマシン法により形成することができる。
以上の工程によりトランジスタを作製することができる。
ここで、図６（Ｆ）の多層膜１４８近傍の一点鎖線Ａ−Ｂにおけるバンド構造について、図７（Ａ）を用いて説明し、トランジスタにおけるキャリアの流れについて、図７（Ｂ）を用いて説明する。
図７（Ａ）に示すバンド構造において、例えば、Ｉｎ若しくはＧａを含む酸化物膜１４７（Ｉｎ：Ｇａ：Ｚｎ＝１：６：４）として、エネルギーギャップが３．８ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。酸化物半導体膜１４５としてエネルギーギャップが３．１５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。Ｉｎ若しくはＧａを含む酸化物膜１４７（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２）として、エネルギーギャップが３．５ｅＶであるＩｎ−Ｇａ−Ｚｎ酸化物を用いる。
また、Ｉｎ若しくはＧａを含む酸化物膜１４３の伝導帯の下端をＥｃ＿１４３とし、酸化物半導体膜１４５の伝導帯の下端をＥｃ＿１４５とし、Ｉｎ若しくはＧａを含む酸化物膜１４７の伝導帯の下端をＥｃ＿１４７とする。また、酸化絶縁膜１３３の伝導帯の下端をＥｃ＿１３３とし、ゲート絶縁膜１５３の伝導帯の下端をＥｃ＿１５３とする。
図７（Ａ）に示すように、多層膜１４８において、Ｉｎ若しくはＧａを含む酸化物膜１４３と酸化物半導体膜１４５との界面近傍、及び酸化物半導体膜１４５とＩｎ若しくはＧａを含む酸化物膜１４７との界面近傍の伝導帯の下端が連続的に変化している。このような伝導帯の下端を有する構造を、Ｕ字型の井戸（Ｕ Ｓｈａｐｅ Ｗｅｌｌ）構造とも呼べる。Ｉｎ若しくはＧａを含む酸化物膜１４３、酸化物半導体膜１４５、及びＩｎ若しくはＧａを含む酸化物膜１４７の間で酸素が相互的に移動することでこのような形状となる。また、多層膜１４８において、酸化物半導体膜１４５における伝導帯の下端のエネルギーが最も低く、当該領域がチャネル領域となる。
ここで、本実施の形態のトランジスタにおいて、キャリアである電子の流れる様子について、図７（Ｂ）を用いて説明する。なお、図７（Ｂ）において、酸化物半導体膜１４５を流れる電子量を鎖線矢印の大きさで表す。
酸化絶縁膜１３３とＩｎ若しくはＧａを含む酸化物膜１４３との界面近傍においては、不純物及び欠陥によりトラップ準位１６３が形成される。また、Ｉｎ若しくはＧａを含む酸化物膜１４７とゲート絶縁膜１５３との界面近傍においては、不純物及び欠陥によりトラップ準位１６５が形成される。本実施の形態に示す多層膜１４８においては、酸化物半導体膜１４５と酸化絶縁膜１３３の間にＩｎ若しくはＧａを含む酸化物膜１４３が設けられているため、酸化物半導体膜１４５とトラップ準位１６３との間に隔たりがある。また、酸化物半導体膜１４５とゲート絶縁膜１５３の間にＩｎ若しくはＧａを含む酸化物膜１４７が設けられているため、酸化物半導体膜１４５とトラップ準位１６５との間に隔たりがある。この結果、酸化物半導体膜１４５を流れる電子がトラップ準位１６３、１６５に捕獲されにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位１６３、１６５に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１４５とトラップ準位１６３、１６５との間に隔たりがあるため、トラップ準位１６３、１６５における電子の捕獲を低減することが可能であり、しきい値電圧の変動が低減する。
また、Ｉｎ若しくはＧａを含む酸化物膜１４３に添加された酸素が酸化物半導体膜１４５に移動することで、酸化物半導体膜１４５の酸素欠損を低減することができる。
これらの結果、多層膜１４８において、一定光電流測定法で導出される吸収係数は、１×１０−３／ｃｍ未満、好ましくは１×１０−４／ｃｍ未満、さらに好ましくは５×１０−５／ｃｍ未満となる。
なお、Ｉｎ若しくはＧａを含む酸化物膜１４３と酸化物半導体膜１４５の界面近傍における伝導帯の下端のエネルギー差ΔＥ２、及び酸化物半導体膜１４５とＩｎ若しくはＧａを含む酸化物膜１４７との界面近傍における伝導帯の下端のエネルギー差ΔＥ３がそれぞれ小さいと、酸化物半導体膜１４５を流れるキャリアがＩｎ若しくはＧａを含む酸化物膜１４３、１４７の伝導帯の下端を乗り越え、トラップ準位１６３、１６５に捕獲されてしまう。このため、Ｉｎ若しくはＧａを含む酸化物膜１４３と酸化物半導体膜１４５との伝導帯の下端のエネルギー差ΔＥ２、及び酸化物半導体膜１４５とＩｎ若しくはＧａを含む酸化物膜１４７との伝導帯の下端のエネルギー差ΔＥ３をそれぞれ、それぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすることが好ましい。
なお、Ｉｎ若しくはＧａを含む酸化物膜１４３と酸化物半導体膜１４５との界面近傍におけるエネルギー差ΔＥ２と比較して、酸化物半導体膜１４５とＩｎ若しくはＧａを含む酸化物膜１４７との界面近傍におけるエネルギー差ΔＥ３を小さくすることで、酸化物半導体膜１４５と、一対の電極１４９、１５１との間の抵抗を低減できるため、トランジスタのオン電流をより増大させると共に、電界効果移動度をより高めることができる。
なお、ここでは、エネルギー差ΔＥ２よりエネルギー差ΔＥ３の方が小さいが、トランジスタの電気特性にあわせて、エネルギー差ΔＥ２及びエネルギー差ΔＥ３が同じ、またはエネルギー差ΔＥ２よりエネルギー差ΔＥ３が大きくなるように、Ｉｎ若しくはＧａを含む酸化物膜１４３、酸化物半導体膜１４５、及びＩｎ若しくはＧａを含む酸化物膜１４７の構成元素及び組成を適宜選択することができる。
以上の工程により、酸化物半導体膜の局在準位が低減され、優れた電気特性を有するトランジスタを作製することができる。また、経時変化やストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
＜変形例１＞
実施の形態４の変形例１で示した酸化物半導体膜１１１と同様に、酸化物半導体膜１４５において、不純物を低減し高純度化することで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。
＜変形例２＞
本実施の形態では、一対の電極１４９、１５１を多層膜１４８及びゲート絶縁膜１５３の間に設けたが、酸化絶縁膜１３３及び多層膜１４８の間に、一対の電極１４９、１５１を設けてもよい。
＜変形例３＞
本実施の形態に示すゲート絶縁膜１５３として、実施の形態４の変形例３に示す酸化絶縁膜１１９、酸化絶縁膜１２１、及び窒化絶縁膜１２３を適宜用いることが可能である。
＜変形例４＞
本実施の形態に示す図６（Ｄ）に示す多層膜１４８の形成工程において、Ｉｎ若しくはＧａを含む酸化物膜１３５ｂ、酸化物半導体膜１３９ａ、及びＩｎ若しくはＧａを含む酸化物膜１４１をエッチングする際、エッチング残渣が多層膜１４８の側面に付着する場合がある。多層膜１４８の側面の付着物は、Ｉｎ若しくはＧａを含む酸化物であり、Ｉｎ若しくはＧａを含む酸化物膜１４３、１４７と同等の組成、若しくはより絶縁性が高い。多層膜１４８に含まれる酸化物半導体膜１４５のチャネル幅方向の側壁において、酸化物半導体膜１４５とゲート電極１５５との間には、当該付着物及びゲート絶縁膜１５３が設けられるため、酸化物半導体膜１４５とゲート電極との間隔が広くなる。この結果、当該領域におけるリーク電流低減することが可能である。
＜変形例５＞
また、図９（Ａ）に示すように、一対の電極１４９、１５１上に導電膜１７１、１７３を設けてもよい。一対の電極１４９、１５１をタングステン、チタン、アルミニウム、銅等の酸素と結合しやすい導電材料を用いて形成する場合、ゲート絶縁膜１５３の酸素が当該導電材料と結合してしまい、一対の電極１４９、１５１の抵抗が上昇してしまう。この結果、トランジスタのオン電流が小さくなってしまう。そこで、一対の電極１４９、１５１の表面及び側面を覆うように導電膜１７１、１７３を設けることで、一対の電極１４９、１５１の抵抗上昇を抑制することができる。
導電膜１７１、１７３としては、窒化タンタル、窒化チタン、ルテニウム等を用いて形成すればよい。一対の電極１４９、１５１の上面及び側面を覆うように導電膜１７１，１７３を形成することで、トランジスタのオン電流を増大させることができる。
なお、電子ビーム露光などの細線加工に適した方法を用いてレジストマスク加工を行い、該レジストマスクを用いて導電膜をエッチングして導電膜１７２、１７４を形成することで、図９（Ｂ）に示すように、チャネル長が極めて小さい、代表的にはチャネル長が３０ｎｍ以下のトランジスタを作製することができる。なお、当該レジストマスクとしては、ポジ型レジストを用いることで、露光領域を最小限にすることが可能であり、チャネル長が３０ｎｍ以下のトランジスタを作製することができる。
また、図９（Ｂ）に示すように、一対の電極１４９、１５１とゲート電極１５５とが重畳しないようなレイアウトとすることで、一対の電極１４９、１５１とゲート電極１５５との寄生容量を低減できるため、トランジスタの電界効果移動度を高めることができる。
また、一対の電極１４９、１５１として、タングステン、チタン、アルミニウム、銅等の酸素と結合しやすい導電材料を用いることで、多層膜１４８の酸素と一対の電極１４９、１５１に含まれる導電材料とが結合し、多層膜１４８において酸素欠損領域が形成される。当該領域は、導電性が高くなるため、多層膜１４８と一対の電極１４９、１５１との接触抵抗を低減することが可能であり、トランジスタのオン電流を増大させることが可能である。
＜変形例６＞
図１０（Ａ）乃至図１０（Ｃ）に、トランジスタ１８０の上面図及び断面図を示す。図１０（Ａ）はトランジスタ１８０の上面図であり、図１０（Ｂ）は、図１０（Ａ）の一点鎖線Ａ−Ｂ間の断面図であり、図１０（Ｃ）は、図１０（Ａ）の一点鎖線Ｃ−Ｄ間の断面図である。なお、図１０（Ａ）では、明瞭化のため、トランジスタ１８０の構成要素の一部（例えば、基板１３１、酸化絶縁膜１３３、ゲート絶縁膜１５３、Ｉｎ若しくはＧａを含む酸化物膜１８５、保護膜１５７など）を省略している。
図１０に示すトランジスタ１８０は、基板１３１上に設けられる酸化絶縁膜１３３と、酸化絶縁膜１３３上に形成される多層膜１８４と、多層膜１８４に接する一対の電極１４９、１５１と、酸化絶縁膜１３３、多層膜１８４、及び一対の電極１４９、１５１に接するＩｎ若しくはＧａを含む酸化物膜１８５と、Ｉｎ若しくはＧａを含む酸化物膜１８５に接する一対の導電膜１８７、１８９と、Ｉｎ若しくはＧａを含む酸化物膜１８５及び一対の導電膜１８７、１８９を覆うゲート絶縁膜１５３と、Ｉｎ若しくはＧａを含む酸化物膜１８５及びゲート絶縁膜１５３を介して多層膜１８４と重なるゲート電極１５５とを有する。また、ゲート絶縁膜１５３及びゲート電極１５５を覆う保護膜１５７を有する。また、ゲート絶縁膜１５３、Ｉｎ若しくはＧａを含む酸化物膜１８５、一対の導電膜１８７、１８９、及び保護膜１５７の開口部において、一対の電極１４９、１５１と接する配線１５９、１６１とを有してもよい。
本実施の形態に示すトランジスタにおいて、図１０（Ｂ）に示すように、酸化物半導体膜を有する多層膜１８４を、実施の形態１を用いて形成した２層構造とし、且つ、一対の電極１４９、１５１上にＩｎ若しくはＧａを含む酸化物膜１８５を有し、Ｉｎ若しくはＧａを含む酸化物膜１８５上に一対の導電膜１８７、１８９を有する構造とすることができる。なお、多層膜１８４は、酸化絶縁膜１３３上に、Ｉｎ若しくはＧａを含む酸化物膜１８１及び酸化物半導体膜１８３が積層されている。
一対の導電膜１８７、１８９は、変形例５に示す導電膜１７１、１７３と同様の材料及び作製方法を適宜用いることができる。
多層膜１８４と一対の導電膜１８７、１８９の間に、Ｉｎ若しくはＧａを含む酸化物膜１８５を設けることで、一対の導電膜１８７、１８９のエッチング工程において、多層膜１８４のオーバーエッチングを防ぐことができる。
また、図１０（Ｂ）に示すように、多層膜１８４と、ゲート電極１５５との間に、ゲート絶縁膜１５３と共に、Ｉｎ若しくはＧａを含む酸化物膜１８５を有するため、図１０（Ｃ）に示すように、トランジスタのチャネル幅方向における多層膜１８４の端部において、多層膜１８４と、ゲート電極１５５との間のリーク電流を低減することが可能である。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、実施の形態４及び実施の形態５と異なる構造のトランジスタについて、図１１を用いて説明する。本実施の形態に示すトランジスタは、酸化物半導体膜を有する多層膜を介して対向する複数のゲート電極を有することを特徴とする。
図１１に示すトランジスタは、基板１０１上に設けられるゲート電極１０３を有する。また、基板１０１及びゲート電極１０３上に、ゲート絶縁膜１７０が形成され、ゲート絶縁膜１７０を介して、ゲート電極１０３と重なる、多層膜１４８と、多層膜１４８に接する一対の電極１４９、１５１と、を有する。また、ゲート絶縁膜１７０、多層膜１４８、及び一対の電極１４９，１５１上には、ゲート絶縁膜１５３が形成される。また、ゲート絶縁膜１５３を介して多層膜１４８と重畳するゲート電極１５５を有する。また、ゲート絶縁膜１５３、ゲート電極１５５上に保護膜１５７を設けてもよい。
本実施の形態では、多層膜１４８として、実施の形態５に示すトランジスタと同様に、実施の形態３に示す構造の多層膜を用いる。具体的には、Ｉｎ若しくはＧａを含む酸化物膜１４３、酸化物半導体膜１４５、及びＩｎ若しくはＧａを含む酸化物膜１４７が順に積層された多層膜１４８を用いている。なお、実施の形態１及び実施の形態２に示す多層膜を適宜用いることが可能である。
ゲート絶縁膜１７０は、実施の形態４に示すゲート絶縁膜１０４と同様に形成することができる。また、実施の形態４に示すゲート絶縁膜１０４を形成した後、平坦化することで、図１１に示すゲート絶縁膜１７０を形成することができる。
本実施の形態に示すトランジスタは多層膜１４８を介して対向するゲート電極１０３及びゲート電極１５５を有する。ゲート電極１０３とゲート電極１５５に異なる電位を印加することで、トランジスタのしきい値電圧を制御することができる。または、ゲート電極１０３及びゲート電極１５５に同電位を印加してもよい。または、ゲート電極１５５の電位を定電位としてもよく、また接地電位としてもよい。
本実施の形態においては、酸化物半導体膜は、酸化物半導体膜を構成する金属元素の一以上を有する酸化物膜、即ちＩｎ若しくはＧａを含む酸化物膜と接するため、Ｉｎ若しくはＧａを含む酸化物膜と酸化物半導体膜との界面における界面準位が極めて少ない。このため、Ｉｎ若しくはＧａを含む酸化物膜から酸化物半導体膜へ酸素が移動する際、界面準位における酸素の捕獲が生じにくいため、効率よくＩｎ若しくはＧａを含む酸化物膜に含まれる酸素を酸化物半導体膜へ移動させることが可能である。また、酸化物半導体膜へ移動した酸素は、酸化物半導体膜に含まれる酸素欠損を補填するため、酸化物半導体膜に含まれる局在準位を低減することができる。
また、酸化物半導体膜は、Ｉｎ若しくはＧａを含む酸化物膜と接する。即ち、Ｉｎ若しくはＧａを含む酸化物膜を介して、酸化絶縁膜上に酸化物半導体膜が設けられているため、酸化物半導体膜における第１４族元素の一つであるシリコンや炭素の濃度を低減することができる。このため、酸化物半導体膜の酸素欠損量を低減することが可能であり、酸化物半導体膜の局在準位を低減することができる。
また、本実施の形態に示すトランジスタは、酸化物半導体膜を有する多層膜を介して２つのゲート電極が対向するため、容易にトランジスタの電気特性を制御することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、上記実施の形態で説明した半導体装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、非晶質酸化物半導体、単結晶酸化物半導体、及び多結晶酸化物半導体とすることができる。また、酸化物半導体膜は、結晶部分を有する酸化物半導体（ＣＡＡＣ−ＯＳ）で構成されていてもよい。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満又は３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）又は上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面又は上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状又は六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面又は上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、又は加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面又は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面又は上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳの形成方法としては、三つ挙げられる。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜することで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、酸化物半導体膜にＣＡＡＣ−ＯＳを適用したトランジスタは、良好な信頼性を有する。
また、ＣＡＡＣ−ＯＳを成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の被成膜面の加熱温度（例えば基板加熱温度）を高めることで、被成膜面に到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、被成膜面の温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上１００体積％以下とする。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末を所定のｍｏｌ数で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、当該加圧処理は、冷却（又は放冷）しながら行ってもよいし、加熱しながら行ってもよい。なお、Ｘ、Ｙ及びＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末及びＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３又は３：１：２である。なお、粉末の種類、及びその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
なお、本実施の形態に示す構成などは、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
上記実施の形態で一例を示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう。）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。本実施の形態では、上記実施の形態で一例を示したトランジスタを用いた表示装置の例について、図１２及び図１３を用いて説明する。なお、図１３（Ａ）及び図１３（Ｂ）は、図１２（Ｂ）中でＭ−Ｎの一点鎖線で示した部位の断面構成を示す断面図である。
図１２（Ａ）において、第１の基板９０１上に設けられた画素部９０２を囲むようにして、シール材９０５が設けられ、第２の基板９０６によって封止されている。図１２（Ａ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３、及び走査線駆動回路９０４が実装されている。また、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）９１８、９１８ｂから供給されている。
図１２（Ｂ）及び図１２（Ｃ）において、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４とを囲むようにして、シール材９０５が設けられている。また画素部９０２と、走査線駆動回路９０４の上に第２の基板９０６が設けられている。よって画素部９０２と、走査線駆動回路９０４とは、第１の基板９０１とシール材９０５と第２の基板９０６とによって、表示素子と共に封止されている。図１２（Ｂ）及び図１２（Ｃ）においては、第１の基板９０１上のシール材９０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体または多結晶半導体で形成された信号線駆動回路９０３が実装されている。図１２（Ｂ）及び図１２（Ｃ）においては、信号線駆動回路９０３、走査線駆動回路９０４、または画素部９０２に与えられる各種信号及び電位は、ＦＰＣ９１８から供給されている。
また図１２（Ｂ）及び図１２（Ｃ）においては、信号線駆動回路９０３を別途形成し、第１の基板９０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、またはワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図１２（Ａ）は、ＣＯＧ方法により信号線駆動回路９０３、走査線駆動回路９０４を実装する例であり、図１２（Ｂ）は、ＣＯＧ方法により信号線駆動回路９０３を実装する例であり、図１２（Ｃ）は、ＴＡＢ方法により信号線駆動回路９０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書における表示装置とは、画像表示デバイスまたは表示デバイスを指す。また、表示装置の代わりに光源（照明装置含む。）として機能させることができる。また、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう。）、発光素子（発光表示素子ともいう。）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。図１３（Ａ）に、表示素子として液晶素子を用いた液晶表示装置の例を示し、図１３（Ｂ）に、表示素子として発光素子を用いた発光表示装置の例を示す。
図１３（Ａ）及び図１３（Ｂ）で示すように、半導体装置は接続端子電極９１５及び端子電極９１６を有しており、接続端子電極９１５及び端子電極９１６はＦＰＣ９１８が有する端子と異方性導電剤９１９を介して、電気的に接続されている。
接続端子電極９１５は、第１の電極９３０と同じ導電膜から形成され、端子電極９１６は、トランジスタ９１０、９１１の一対の電極と同じ導電膜で形成されている。
また、第１の基板９０１上に設けられた画素部９０２と、走査線駆動回路９０４は、トランジスタを複数有しており、図１３（Ａ）及び図１３（Ｂ）では、画素部９０２に含まれるトランジスタ９１０と、走査線駆動回路９０４に含まれるトランジスタ９１１とを例示している。図１３（Ａ）では、トランジスタ９１０及びトランジスタ９１１上には絶縁膜９２４が設けられ、図１３（Ｂ）では、絶縁膜９２４の上にさらに平坦化膜９２１が設けられている。なお、絶縁膜９２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ９１０、トランジスタ９１１として、上記実施の形態で示したトランジスタを適宜適用することができる。トランジスタ９１０及びトランジスタ９１１として、実施の形態１乃至実施の形態３のいずれか一に示す多層膜９２６を用いることで、高画質な表示装置を作製することができる。
また、図１３（Ｂ）では、平坦化膜９２１上において、駆動回路用のトランジスタ９１１の多層膜のチャネル領域と重なる位置に導電膜９１７が設けられている例を示している。本実施の形態では、導電膜９１７を第１の電極９３０と同じ導電膜で形成する。導電膜９１７を酸化物半導体膜のチャネル領域と重なる位置に設けることによって、ＢＴストレス試験前後におけるトランジスタ９１１のしきい値電圧の変動量をさらに低減することができる。また、導電膜９１７の電位は、トランジスタ９１１のゲート電極と同じでもよいし、異なっていても良く、導電膜９１７を第２のゲート電極として機能させることもできる。また、導電膜９１７の電位は、ＧＮＤ、０Ｖ、フローティング状態、または駆動回路の最低電位（Ｖｓｓ、例えばソース電極の電位を基準とする場合、ソース電極の電位）と同電位若しくはそれと同等電位であってもよい。
また、導電膜９１７は外部の電場を遮蔽する機能も有する。すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電膜９１７の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。導電膜９１７は、上記実施の形態で示した、いずれのトランジスタにも適用可能である。
画素部９０２に設けられたトランジスタ９１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図１３（Ａ）において、表示素子である液晶素子９１３は、第１の電極９３０、第２の電極９３１、及び液晶層９０８を含む。なお、液晶層９０８を挟持するように配向膜として機能する絶縁膜９３２、絶縁膜９３３が設けられている。また、第２の電極９３１は第２の基板９０６側に設けられ、第１の電極９３０と第２の電極９３１とは液晶層９０８を介して重なる構成となっている。
またスペーサ９３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極９３０と第２の電極９３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
第１の基板９０１及び第２の基板９０６はシール材９２５によって固定されている。シール材９２５は、熱硬化樹脂、光硬化樹脂などの有機樹脂を用いることができる。
また、上記実施の形態で用いる酸化物半導体膜を用いたトランジスタは、ドレイン電流の立ち上がりが段階的になる不良の無い電気特性を有する。このため、スイッチング特性が優れている。また、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示機能を有する半導体装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能となるため、半導体装置の部品点数を削減することができる。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であるため、画素における開口率を高めることができる。
また、表示装置において、ブラックマトリクス（遮光膜）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す。）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す。）、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
図１３（Ｂ）において、表示素子である発光素子９６３は、画素部９０２に設けられたトランジスタ９１０と電気的に接続している。なお発光素子９６３の構成は、第１の電極９３０、発光層９６１、第２の電極９３１の積層構造であるが、示した構成に限定されない。発光素子９６３から取り出す光の方向などに合わせて、発光素子９６３の構成は適宜変えることができる。
第１の電極９３０の端部上に隔壁９６０を有する。隔壁９６０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極９３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層９６１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子９６３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極９３１及び隔壁９６０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ膜等を形成することができる。また、第１の基板９０１、第２の基板９０６、及びシール材９３６によって封止された空間には充填材９６４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材で発光素子をパッケージング（封入）することが好ましい。
シール材９３６は熱硬化樹脂、光硬化樹脂などの有機樹脂や、低融点ガラスを含むフリットガラスなどを用いることができる。フリットガラスは、水や酸素などの不純物に対してバリア性が高いため好ましい。また、シール材９３６としてフリットガラスを用いる場合、図１３（Ｂ）に示すように、絶縁膜９２４上にフリットガラスを設けることで密着性を高めることができるため好ましい。
充填材９６４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極などともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン構造によって透光性、反射性を選択すればよい。
第１の電極９３０、第２の電極９３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極９３０、第２の電極９３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、またはその合金、若しくはその金属窒化物から一つ、または複数種を用いて形成することができる。
また、第１の電極９３０、第２の電極９３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体等が挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように上記実施の形態で示したトランジスタを適用することで、表示機能を有する信頼性のよい半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態では、下部に第１の半導体材料を用いたトランジスタを有し、上部に第２の半導体材料を用いたトランジスタを有する半導体装置であって、第１の半導体材料を用いたトランジスタに半導体基板を用いた構造及びその作製方法について、図１４及び図１５を用いて説明する。第１の半導体材料を用いたトランジスタに用いられる半導体基板としては、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を用いることが可能であり、ここでは、半導体基板として単結晶シリコン基板を用いる。また、第２の半導体材料を用いたトランジスタとしては、実施の形態４または実施の形態５に示す酸化物半導体膜を有する多層膜を用いたトランジスタを用いる。ここでは、実施の形態５に示す酸化物半導体膜を有する多層膜を用いたトランジスタを用いて説明する。
はじめに、半導体装置の構造について図１４を用いて説明する。
半導体基板３０１を用いて形成されるトランジスタ３０５は、ｎチャネル型トランジスタ（ＮＭＯＳＦＥＴ）であり、トランジスタ３０６は、ｐチャネル型トランジスタ（ＰＭＯＳＦＥＴ）である。トランジスタ３０５及びトランジスタ３０６は、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）３０３によって他の素子と絶縁分離されている。ＳＴＩ３０３を用いることにより、ＬＯＣＯＳによる素子分離法で発生する素子分離部のバーズビークを抑制することができ、素子分離部の縮小等が可能となる。一方で、構造の微細化小型化が要求されない半導体装置においてはＳＴＩ３０３の形成は必ずしも必要ではなく、ＬＯＣＯＳ等の素子分離手段を用いることもできる。
トランジスタ３０５は、半導体基板３０１中に設けられたチャネル領域３０７と、チャネル領域３０７を挟むように設けられた不純物領域３０９（ソース領域及びドレイン領域ともいう。）と、チャネル領域３０７上に設けられたゲート絶縁膜３１１と、ゲート絶縁膜３１１上にチャネル領域と重畳するように設けられたゲート電極３１３とを有する。ゲート電極３１３は単層または多層とすることができる。なお、ゲート電極３１３を、加工精度を高めるための第１の材料からなる第１の導電膜と、低抵抗化を目的とした第２の材料からなる第２の導電膜との積層構造としてもよい。
また、不純物領域３０９とチャネル領域３０７の間には、不純物領域３０９と異なる不純物領域３１５が設けられている。該不純物領域３１５は、導入された不純物の濃度によって、ＬＤＤ領域やエクステンション領域としてチャネル領域近傍の電界分布を制御する機能を果たす。ゲート電極３１３の側壁にはサイドウォール３１７を有する。サイドウォール３１７を用いることで、不純物領域３１５を形成することができる。
トランジスタ３０６は、ｎウェル領域３０４中に設けられたチャネル領域３０８と、チャネル領域３０８を挟むように設けられた不純物領域３１０（ソース領域及びドレイン領域ともいう）と、チャネル領域３０８上に設けられたゲート絶縁膜３１２と、ゲート絶縁膜３１２上にチャネル領域と重畳するように設けられたゲート電極３１４とを有する。ゲート電極３１４は単層または多層とすることができる。
また、不純物領域３１０とチャネル領域３０８の間には、不純物領域３１０と異なる不純物領域３１６が設けられている。該不純物領域３１６は、導入された不純物の濃度によって、ＬＤＤ領域やエクステンション領域としてチャネル領域近傍の電界分布を制御する機能を果たす。ゲート電極３１４の側壁にはサイドウォール３１８を有する。サイドウォール３１８を用いることで、不純物領域３１０を形成することができる。
トランジスタ３０５及びトランジスタ３０６上には絶縁膜３２１及び絶縁膜３２３が設けられる。また、絶縁膜３２１及び絶縁膜３２３には開口部が設けられ、当該開口部に不純物領域３０９及び不純物領域３１０に接続するコンタクトプラグ３２５が設けられる。コンタクトプラグ３２５は、トランジスタ３０５及びトランジスタ３０６のソース電極やドレイン電極としても機能する。また、コンタクトプラグ３２５は、絶縁膜３２３上であって、絶縁膜３２７に埋め込まれている配線３２９と接続する。
絶縁膜３２１には保護膜としての機能を持たせることができ、外部からチャネル領域への不純物の侵入を防止することができる。また、絶縁膜３２１をＣＶＤ法による窒化シリコン等の材料とすることで、チャネル領域に単結晶シリコンを用いた場合には加熱処理によって水素化を行うことができる。また、絶縁膜３２１に引張応力または圧縮応力を有する絶縁膜を用いることで、チャネル領域を構成する半導体材料に歪みを与えることができる。ｎチャネル型のトランジスタの場合にはチャネル領域となるシリコン材料に引張応力を、ｐチャネル型のトランジスタの場合にはチャネル領域となるシリコン材料に圧縮応力を付加することで、各トランジスタの移動度を向上させることができる。
絶縁膜３２３及び絶縁膜３２７は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、炭素を添加した酸化シリコン（ＳｉＯＣ）、フッ素を添加した酸化シリコン（ＳｉＯＦ）、Ｓｉ（ＯＣ２Ｈ５）４を原料とした酸化シリコンであるＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ）、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、ＯＳＧ（Ｏｒｇａｎｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、有機ポリマー系の材料等の絶縁体を用いることができる。特に半導体装置の微細化を進める場合には、配線間の寄生容量が顕著になり信号遅延が増大するため酸化シリコンの比誘電率（ｋ＝４．０〜４．５）では高く、ｋが３．０以下の材料を用いることが好ましい。また、該絶縁膜に開口部を設け、当該開口部に導電膜を埋め込んだ後にＣＭＰ処理してコンタクトプラグを形成するため、絶縁膜には機械的強度が要求される。この機械的強度が確保できる限りにおいて、これらを多孔質（ポーラス）化させて低誘電率化することができる。
コンタクトプラグ３２５は、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。
配線３２９は、例えば、銅、アルミニウム等の低抵抗な導電性材料を用いることが好ましい。低抵抗な導電性材料を用いることで、配線３２９を伝播する信号の配線遅延を低減することができる。配線３２９に銅を用いる場合には、半導体基板３０１のチャネル領域への銅の拡散を防止するため、絶縁膜３２３及び配線３２９の間にバリア膜を形成することが好ましい。バリア膜として、例えば窒化タンタル、窒化タンタルとタンタルとの積層、窒化チタン、窒化チタンとチタンとの積層等による膜を用いることができるが、配線材料の拡散防止機能、及び配線材料や下地膜等との密着性が確保される程度においてこれらの材料からなる膜に限られない。
絶縁膜３２７及び配線３２９上には絶縁膜３３１及びバリア膜３３２が積層され、バリア膜３３２上に絶縁膜３３３が形成され、絶縁膜３３３に配線３３５ａ〜３３５ｃが埋め込まれている。
配線３３５ａ及び配線３３５ｂは、絶縁膜３３１及びバリア膜３３２に埋め込まれたコンタクトプラグ（図示しない。）により、配線３２９のいずれかと接続する。
バリア膜３３２は、水素、水、及び酸素のブロッキング効果を有する絶縁膜で形成することが好ましく、代表的には、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコン等がある。
なお、ここでは、絶縁膜３３１上にバリア膜３３２を設けたが、トランジスタ３０５及びトランジスタ３０６と、絶縁膜３４３との間であれば、いずれに設けてもよい。
絶縁膜３３３及び配線３３５ａ〜３３５ｃ上には、絶縁膜３４３が設けられる。また、絶縁膜３４３には開口部が設けられ、当該開口部に配線３３５ａ及び配線３３５ｂに接続するコンタクトプラグ３４５ａ及びコンタクトプラグ３４５ｂが設けられる。
絶縁膜３４３、コンタクトプラグ３４５ａ及びコンタクトプラグ３４５ｂ上に、トランジスタ３４９が設けられる。トランジスタ３４９は、実施の形態４乃至実施の形態６に示すトランジスタを適宜用いることができる。ここでは、トランジスタ３４９は、酸化物半導体膜を有する多層膜３５１と、酸化物半導体膜を有する多層膜３５１に接する一対の電極３５３、３５５と、酸化物半導体膜を有する多層膜３５１及び一対の電極３５３、３５５を覆うゲート絶縁膜３５７と、ゲート絶縁膜３５７を介して酸化物半導体膜を有する多層膜３５１と重畳するゲート電極３５９とを有する。
また、トランジスタ３４９上には、絶縁膜３６５が積層されている。また、絶縁膜３６５上に絶縁膜３６７を有してもよい。
絶縁膜３４３は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化窒化絶縁膜、さらには水の含有量が低減され、且つ、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化窒化絶縁膜を用いることができる。
コンタクトプラグ３４５ａ及びコンタクトプラグ３４５ｂは、コンタクトプラグ３２５と同様の材料及び形成方法を適宜用いることができる。なお、トランジスタ３４９の電極３５３及び配線３３５ａはコンタクトプラグ３４５ａを介して接続し、電極３５５及び配線３３５ｂはコンタクトプラグ３４５ｂを介して接続する。
絶縁膜３６５は実施の形態５に示す保護膜１５７と同様の材料を適宜用いることができる。
絶縁膜３６７は、絶縁膜３２３の材料を適宜用いることができる。
本実施の形態に示す半導体装置は、第１の半導体材料を用いたトランジスタ３０５、３０６と、第２の半導体材料を用いたトランジスタ３４９とが積層されており、第２の半導体材料を用いたトランジスタ３４９は、酸化物半導体膜を有する多層膜３５１を有し、多層膜３５１における局在準位が低減されている。このため、優れた電気特性を有するトランジスタを作製することができる。また、経時変化やストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
次に、図１４に示す半導体装置の作製方法について、図１５を用いて説明する。
図１５（Ａ）に示すように、公知のＭＯＳトランジスタの作製方法を用いて、半導体基板３０１にトランジスタ３０５及びトランジスタ３０６を形成する。
次に、スパッタリング法またはＣＶＤ法により、トランジスタ３０５及びトランジスタ３０６上に絶縁膜３２１となる絶縁膜を形成し、絶縁膜３２１となる絶縁膜上に、スパッタリング法、ＣＶＤ法、スピンコート法（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ：ＳＯＧともいう）を含む塗布法等により絶縁膜３２３となる絶縁膜を形成する。なお、絶縁膜３２３となる絶縁膜は、ＣＭＰ法等の平坦化処理等により、表面が平坦であることが好ましい。
次に、絶縁膜３２１となる絶縁膜及び絶縁膜３２３となる絶縁膜に開口部を形成し、不純物領域３０９及び不純物領域３１０の一部を露出させると共に、当該開口部を充填するようにコンタクトプラグ３２５を形成する。コンタクトプラグ３２５は、スパッタリング法、ＣＶＤ法、電解メッキ法等により導電膜を形成した後、ＣＭＰ法、エッチング法等により平坦化処理を行い、導電膜の表面の不要な部分を除去して形成することができる。
次に、絶縁膜３２３上に絶縁膜３２７及び配線３２９を形成する。
絶縁膜３２７の形成方法について、以下に示す。絶縁膜３２１または絶縁膜３２３の材料を適宜用いて、スパッタリング法、ＣＶＤ法、スピンコート法を含む塗布法等により、絶縁膜３２７となる絶縁膜を形成する。次に、絶縁膜３２７となる絶縁膜の一部を除去し、コンタクトプラグ３２５の一部を露出する開口部を形成すると共に、絶縁膜３２７を形成する。
配線３２９は、コンタクトプラグ３２５及び絶縁膜３２７上に、スパッタリング法、ＣＶＤ法、電解メッキ法等により導電膜を形成した後、ＣＭＰ法、エッチング法等により平坦化処理を行い、導電膜を分離することで、形成できる。
なお、デュアルダマシン法を用いて、コンタクトプラグ３２５及び配線３２９を同時に形成してもよい。
次に、絶縁膜３２７及び配線３２９上に絶縁膜３３１を形成し、絶縁膜３３１上にバリア膜３３２を形成する。なお、図示しないが、絶縁膜３３１及びバリア膜３３２のそれぞれには開口部が設けられており、当該開口部を充填するコンタクトプラグを形成する。
絶縁膜３３１は、絶縁膜３２３と同様の形成方法を用いて形成することができる。
バリア膜３３２はスパッタリング法またはＣＶＤ法により形成することができる。
次に、バリア膜３３２上に絶縁膜３３３及び配線３３５ａ〜３３５ｃを形成する。絶縁膜３３３及び配線３３５ａ〜３３５ｃはそれぞれ、絶縁膜３２７及び配線３２９と同様に形成することができる。
絶縁膜３３３及び配線３３５ａ〜配線３３５ｃ上に絶縁膜３４２を形成する。絶縁膜３４２は、実施の形態１の変形例１に示す酸化絶縁膜３と同様に形成することができる。
次に、絶縁膜３４２の一部を除去して開口部を形成することで、絶縁膜３４３を形成する。次に、開口部を充填するコンタクトプラグ３４５ａ及びコンタクトプラグ３４５ｂを形成する（図１５（Ｂ）参照。）。
コンタクトプラグ３４５ａ及びコンタクトプラグ３４５ｂは、コンタクトプラグ３２５と同様に形成することができる。
次に、絶縁膜３４３、コンタクトプラグ３４５ａ及びコンタクトプラグ３４５ｂ上にトランジスタ３４９を形成する。トランジスタ３４９は、実施の形態４または実施の形態５に示す作製方法を適宜用いて形成することができる。
トランジスタ３４９上に、絶縁膜３６５を形成し、絶縁膜３６５上に絶縁膜３６７を形成する（図１５（Ｃ）参照。）。
絶縁膜３６５は、スパッタリング法、ＣＶＤ法を用いて形成することができる。絶縁膜３６７は、塗布法、印刷法等を用いて形成することができる。
以上のように、半導体装置の下部に設けられた第１の半導体材料を用いたトランジスタ３０５またはトランジスタ３０６は、複数のコンタクトプラグ及び複数の配線を介して、上部に設けられた第２の半導体材料を用いたトランジスタ３４９と電気的に接続する。半導体装置を以上のような構成とすることで、高速動作性能を有する第１の半導体材料を用いたトランジスタと、オフ電流が極めて小さい第２の半導体材料を用いたトランジスタとを組み合わせ、低消費電力化が可能な高速動作の論理回路を有する半導体装置、一例としては記憶装置、中央演算処理装置（ＣＰＵ）等を作製することができる。
このような半導体装置は、既述の構成に限らず、発明の趣旨を逸脱しない範囲において、任意に変更が可能である。例えば、説明においては第１の半導体材料を用いたトランジスタと、第２の半導体材料を用いたトランジスタの間の配線層は２層として説明したが、これを１層あるいは３層以上とすることもでき、また配線を用いることなく、コンタクトプラグのみによって両トランジスタを直接接続することもできる。この場合、例えばシリコン貫通電極（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ：ＴＳＶ）技術を用いることもできる。また、配線は銅等の材料を絶縁膜中に埋め込むことで形成する場合について説明したが、例えばバリア膜、配線材料層、及びバリア膜の三層構造としてフォトリソグラフィ工程により配線パターンに加工したものを用いてもよい。
特に、銅配線を第１の半導体材料を用いたトランジスタ３０５及びトランジスタ３０６と第２の半導体材料を用いたトランジスタ３４９との間の階層に形成する場合には、第２の半導体材料を用いたトランジスタ３４９の製造工程において付加する熱処理の影響を十分考慮する必要がある。換言すれば、第２の半導体材料を用いたトランジスタ３４９の製造工程において付加する熱処理の温度を配線材料の性質に適合するように留意する必要がある。例えば、トランジスタ３４９の構成部材に対して高温で熱処理を行った場合、銅配線では熱応力が発生し、これに起因したストレスマイグレーションなどの不都合が生じるためである。
本実施の形態に示すトランジスタ３４９に含まれる酸化物半導体膜を有する多層膜３５１は、局在準位が低減されている。このため、優れた電気特性を有するトランジスタを作製することができる。また、経時変化やストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
（実施の形態１０）
上記実施の形態で開示された、酸化物半導体膜、Ｉｎ若しくはＧａを含む酸化物膜はスパッタ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法により形成してもよい。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使っても良い。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時またはその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された酸化物半導体膜、Ｉｎ若しくはＧａを含む酸化物膜を形成することができ、例えば、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジエチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、（ＣＨ３）３Ｉｎである。また、トリメチルガリウムの化学式は、（ＣＨ３）３Ｇａである。また、ジエチル亜鉛の化学式は、（ＣＨ３）２Ｚｎである。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（化学式（Ｃ２Ｈ５）３Ｇａ）を用いることもでき、ジエチル亜鉛に代えてジメチル亜鉛（化学式（Ｃ２Ｈ５）２Ｚｎ）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
（実施の形態１１）
本実施の形態では、実施の形態１乃至５で説明したトランジスタを用いることのできる電子機器の例について説明する。
実施の形態４乃至実施の形態９で説明した半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビ、デスクトップ型またはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルＣＤプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、ＩＣチップ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、エアコンディショナーなどの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存用冷凍庫、放射線測定器、透析装置等の医療機器、などが挙げられる。また、煙感知器、ガス警報装置、防犯警報装置などの警報装置も挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が挙げられる。
実施の形態４乃至実施の形態９で説明した半導体装置は、オフ電流が極めて小さいトランジスタを有するため、半導体装置において長期間のデータの保持が可能である。この結果、半導体装置において書込み回数を削減することが可能であると共に、書込みを行わないときには電源をオフ状態とすることが可能である。よって、当該半導体装置を電子機器に備えることで、電子機器の消費電力を低減することが可能である。
また、本実施の形態に示す構成及び方法などは、他の実施の形態及び実施例に示す構成及び方法などと適宜組み合わせて用いることができる。
本実施例では、酸化物半導体膜を有する多層膜の局在準位について、一定光電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）によって評価した。
はじめに、ＣＰＭ測定を行った試料１の構造及びその作製方法について以下に説明する。
試料１の構造について、図１６を用いて説明する。試料１には、ガラス基板７０１上に電極７０３が設けられ、電極７０３上に絶縁膜７０５が設けられる。絶縁膜７０５上にＩｎ若しくはＧａを含む酸化物膜７０７が設けられ、Ｉｎ若しくはＧａを含む酸化物膜７０７上に酸化物半導体膜７０９が設けられる。酸化物半導体膜７０９上に一対の電極７１１、７１３が設けられ、酸化物半導体膜７０９上にＩｎ若しくはＧａを含む酸化物膜７１５が設けられ、Ｉｎ若しくはＧａを含む酸化物膜７１５上に絶縁膜７１７が設けられる。
また、Ｉｎ若しくはＧａを含む酸化物膜７１５及び絶縁膜７１７に設けられた開口７２１により、電極７１１が露出する。Ｉｎ若しくはＧａを含む酸化物膜７１５及び絶縁膜７１７に設けられた開口７２３により、電極７１３が露出する。絶縁膜７０５、Ｉｎ若しくはＧａを含む酸化物膜７１５、及び絶縁膜７１７に設けられた開口７２５により、電極７０３が露出する。
次に、試料１の作製方法について説明する。
ガラス基板７０１上に、スパッタリング法により厚さ１００ｎｍのタングステン膜を形成した後、フォトリソグラフィ工程により形成したマスクを用いて該タングステン膜をエッチングして、電極７０３を形成した。
ガラス基板７０１及び電極７０３上に絶縁膜７０５を形成した。ここでは、絶縁膜７０５として、ＣＶＤ法により厚さ１００ｎｍの酸化窒化シリコン膜を形成した。
絶縁膜７０５上にスパッタリング法により、Ｉｎ若しくはＧａを含む酸化物膜を形成した。ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法により厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成した。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加した。
次に、Ｉｎ若しくはＧａを含む酸化物膜にイオン注入法により酸素を添加した。ここでは、加速電圧を５ｋｅＶとし、ドーズ量が１×１０１６／ｃｍ２の酸素イオンをＩｎ若しくはＧａを含む酸化物膜に注入した。
次に、Ｉｎ若しくはＧａを含む酸化物膜上に、スパッタリング法により、酸化物半導体膜を形成した。ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成した。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加した。
次に、酸化物半導体膜上にフォトリソグラフィ工程によりマスクを形成した後、Ｉｎ若しくはＧａを含む酸化物膜及び酸化物半導体膜をそれぞれエッチングして、Ｉｎ若しくはＧａを含む酸化物膜７０７及び酸化物半導体膜７０９を形成した。
次に、加熱処理を行い、Ｉｎ若しくはＧａを含む酸化物膜７０７に含まれる酸素の一部を酸化物半導体膜７０９に移動させ、酸化物半導体膜７０９の酸素欠損量を低減した。ここでは、窒素雰囲気において、４５０℃で１時間の加熱処理を行った後、乾燥空気雰囲気において、４５０℃で１時間加熱処理を行った。
次に、酸化物半導体膜７０９上に一対の電極７１１、７１３を形成した。ここでは、スパッタリング法により厚さ１００ｎｍのタングステン膜を形成した後、フォトリソグラフィ工程により形成したマスクを用いて該タングステン膜をエッチングして、一対の電極７１１、７１３を形成した。
次に、絶縁膜７０５、Ｉｎ若しくはＧａを含む酸化物膜７０７、酸化物半導体膜７０９、一対の電極７１１、７１３上にＩｎ若しくはＧａを含む酸化物膜７１５を形成した後、ＣＶＤ法により絶縁膜７１７を形成した。
Ｉｎ若しくはＧａを含む酸化物膜７１５としては、ここでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法により厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成した。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板の温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加した。
ここでは、絶縁膜７１７として、スパッタリング法により厚さ３００ｎｍの酸化シリコン膜を形成した。
次に、加熱処理を行った。ここでは、乾燥空気雰囲気において、３００℃で１時間の加熱処理を行った。
次に、絶縁膜７１７上にフォトリソグラフィ工程によりマスクを形成した後、絶縁膜７０５、Ｉｎ若しくはＧａを含む酸化物膜７１５、及び絶縁膜７１７の一部をエッチングして、開口７２１、７２３、７２５を形成し、電極７０３、一対の電極７１１、７１３を露出させた。
以上の工程により、試料１を作製した。
次に、試料１をＣＰＭ測定した。ＣＰＭ測定では、試料である酸化物半導体膜７０９に接して設けられた一対の電極７１１、７１３の間に電圧を印加した状態で光電流値が一定となるように一対の電極の間の試料面に照射する光量を調整し、照射光量から吸収係数を導出することを各波長にて行うものである。ＣＰＭ測定において、測定対象物に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、測定対象物の欠陥密度を導出することができる。図１７（Ａ）に試料１の測定結果を示す。曲線７３３は、試料の吸収係数のカーブを示し、曲線７３１は、分光光度計を用いて光学的に測定した吸収係数を示し、鎖線７３５は曲線７３３の接線を示す。図１７（Ａ）の破線丸で囲んだエネルギー範囲においてＣＰＭ測定で導出した吸収係数（曲線７３３）から、アーバックテール（鎖線７３５）の吸収係数分を差し引き、当該エネルギー範囲における吸収係数の積分値を導出した結果を図１７（Ｂ）に示す。
図１７（Ａ）において、横軸は光エネルギーを表し、縦軸は吸収係数を表す。また、図１７（Ｂ）において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。なお、図１７（Ｂ）の縦軸において、酸化物半導体膜の伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。図１７（Ｂ）において、実線で示す曲線は試料１の局在準位に相当し、エネルギーが１．５ｅＶ以上２．３ｅＶ以下の範囲において、局在準位に起因する吸収が確認された。エネルギー毎の値を積分すると、試料１における吸収係数は、４．３６×１０−５／ｃｍであった。
ここで得られた局在準位は、不純物や欠陥に起因する準位と考えられる。従ってＩｎ若しくはＧａを含む酸化物膜７０７及び酸化物半導体膜７０９は、不純物や欠陥に起因する準位が極めて少ないことがわかった。即ち、Ｉｎ若しくはＧａを含む酸化物膜７０７及び酸化物半導体膜７０９を用いてトランジスタを作製することで、トランジスタのオン電流を増大させると共に、電界効果移動度を高めることができる。また、経時変化やストレス試験による電気特性の変動の少ない、信頼性の高いトランジスタを作製することができる。
本実施例では、酸素が添加されたＩｎ若しくはＧａを含む酸化物膜において、加熱による水素分子、水分子、及び酸素分子放出量を評価した結果について説明する。
はじめに、評価した試料の作製方法を説明する。作製した試料は、試料２乃至試料６である。
試料２及び試料３の作製方法について説明する。
基板として、シリコンウェハを用いた。塩化水素を含む酸素雰囲気において、基板を９５０℃で加熱して、基板表面に、厚さ１００ｎｍの塩素を含む酸化シリコン膜を形成した。
次に、塩素を含む酸化シリコン膜上に厚さ３００ｎｍの酸化窒化シリコン膜をＣＶＤ法により形成した。この後、ＣＭＰ処理により酸化窒化シリコン膜の表面を平坦化処理した。
次に、スパッタリング法により、Ｉｎ若しくはＧａを含む酸化物膜として、厚さ３０ｎｍのＩｎ−Ｇａ−Ｚｎ系酸化物膜を形成した。ここでは、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用い、スパッタガスとして流量１５ｓｃｃｍの酸素及び流量３０ｓｃｃｍのアルゴンを圧力０．４Ｐａのチャンバーに導入し、基板温度を２００℃とし、供給電力を０．５ｋＷとした。
以上の工程により試料２を作製した。
次に、試料２に含まれるＩｎ若しくはＧａを含む酸化物膜に酸素を添加して、酸素が添加されたＩｎ若しくはＧａを含む酸化物膜を形成した。ここでは、イオン注入法を用い、加速電圧を５ｋｅＶとし、ドーズ量が１×１０１６／ｃｍ２の酸素イオンをＩｎ若しくはＧａを含む酸化物膜に注入した。
以上の工程により試料３を作製した。
ここで、試料２及び試料３のＩｎ若しくはＧａを含む酸化物膜の膜密度をＸ線反射率分析法（ＸＲＲ：Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｍｅｔｒｙ Ａｎａｌｙｓｉｓ）を用いて測定したところ、試料２の膜密度は５．８ｇ／ｃｍ３であり、試料３の膜密度は５．６ｇ／ｃｍ３であった。このことから、酸化物半導体膜に酸素を添加することで、膜密度が低下することがわかる。
次に、試料２及び試料３についてＴＤＳ分析を行った。試料２及び試料３において、基板温度に対する水素分子の放出量をそれぞれ図１８（Ａ）及び図１８（Ｂ）に示し、水分子の放出量をそれぞれ図１８（Ｃ）及び図１８（Ｄ）に示し、酸素分子の放出量をそれぞれ図１８（Ｅ）及び図１８（Ｆ）に示す。
図１８（Ａ）及び図１８（Ｂ）より、試料２及び試料３においては、水素分子の放出量は同様の傾向を示す。図１８（Ｃ）及び図１８（Ｄ）より、試料２と比較すると試料３において、３００℃付近の水分子の放出量が多い。図１８（Ｅ）及び図１８（Ｆ）より、試料２においては、基板を加熱してもＩｎ若しくはＧａを含む酸化物膜から酸素が放出されないが、試料３においては、３５０℃以上５１０℃以下において、酸素分子が放出されていることがわかる。
また、外部に放出される分子の総量は、ＴＤＳ分析の結果を示す曲線の積分値に相当する。そこで、外部に放出される酸素分子の放出総量を求めた結果、試料２では６．８×１０１３個／ｃｍ２であり、試料３では、２．１×１０１４個／ｃｍ２であった。
以上のことから、Ｉｎ若しくはＧａを含む酸化物膜に酸素を添加した後、加熱することで、Ｉｎ若しくはＧａを含む酸化物膜から酸素が放出されることがわかる。
次に、試料２において、基板上に形成した厚さ３００ｎｍの酸化窒化シリコン膜に、酸素を添加した後、該酸化窒化シリコン膜上にＩｎ若しくはＧａを含む酸化物膜を形成した試料を試料４とする。
また、試料３において、基板上に形成した厚さ３００ｎｍの酸化窒化シリコン膜に、酸素を添加した後、該酸化窒化シリコン膜上にＩｎ若しくはＧａを含む酸化物膜を形成した試料を試料５とする。
ここでは、イオン注入法を用い、加速電圧を６０ｋｅＶとし、ドーズ量が２×１０１６／ｃｍ２の酸素イオンを酸化窒化シリコン膜に注入した。
次に、試料４及び試料５についてＴＤＳ分析を行った。試料４及び試料５において、基板温度に対する水素分子の放出量をそれぞれ図１９（Ａ）及び図１９（Ｂ）に示し、水分子の放出量をそれぞれ図１９（Ｃ）及び図１９（Ｄ）に示し、酸素分子の放出量をそれぞれ図１９（Ｅ）及び図１９（Ｆ）に示す。
図１９（Ａ）及び図１９（Ｂ）より、試料４及び試料５においては、水素分子の放出量は同様の傾向を示す。図１９（Ｃ）及び図１９（Ｄ）より、試料４と比較すると試料５において、３００℃付近の水分子の放出量が多い。図１９（Ｅ）及び図１９（Ｆ）より、試料４においては、基板を加熱してもＩｎ若しくはＧａを含む酸化物膜から酸素が放出されないが、試料５においては、３５０℃以上５１０℃以下において、酸素分子が放出されていることがわかる。
また、外部に放出される酸素分子の放出総量を求めた結果、試料４では５．９×１０１３個／ｃｍ２であり、試料５では、１．７×１０１４個／ｃｍ２であった。
以上のことから、Ｉｎ若しくはＧａを含む酸化物膜に酸素を添加した後、加熱することで、Ｉｎ若しくはＧａを含む酸化物膜から酸素が放出されることがわかる。また、図１８（Ｆ）と図１９（Ｆ）を比較すると、酸素分子の放出量が同等であるため、酸素が添加された酸化窒化シリコン膜から放出される酸素分子量は少なく、主にＩｎ若しくはＧａを含む酸化物膜から酸素分子が放出されていることがわかる。
なお、試料４においてＩｎ若しくはＧａを含む酸化物膜を形成しない試料、即ち基板上に酸化窒化シリコン膜を形成し、該酸化窒化シリコン膜に酸素を添加した試料を試料６とする。
次に、試料６についてＴＤＳ分析を行った。試料６において、基板温度に対する水素分子の放出量を図２０（Ａ）に示し、水分子の放出量を図２０（Ｂ）に示し、酸素分子の放出量を図２０（Ｃ）に示す。
また、外部に放出される酸素分子の放出総量を求めた結果、試料６では９．２×１０１５個／ｃｍ２であった。
図２０（Ｂ）及び図２０（Ｃ）に示すように、試料２乃至試料５と比較すると試料６においては、水分子及び酸素分子それぞれの放出量が増えていることがわかる。このことから、試料２乃至試料５において、酸化窒化シリコン膜上に形成されたＩｎ若しくはＧａを含む酸化物膜は、水分子及び酸素分子の放出を防ぐブロッキング効果を有することがわかる。
本実施例では、加熱処理によって多層膜中の酸素が、３５０℃または４５０℃の加熱処理後に拡散する様子を図２１を用いて説明する。
図２１に、多層膜のうち、いずれかの膜を１８Ｏ２ガスを用いて成膜した試料について、ＳＩＭＳを行い、深さ方向における１８Ｏの濃度分布を測定した結果を示す。
ここで、Ｉｎ若しくはＧａを含む酸化物膜４０１ａは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。
また、酸化物半導体膜４０１ｂは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。
また、Ｉｎ若しくはＧａを含む酸化物膜４０１ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した。
ここで、図２１（Ａ）は、Ｉｎ若しくはＧａを含む酸化物膜４０１ａに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料のＩｎ若しくはＧａを含む酸化物膜４０１ａおよび酸化物半導体膜４０１ｂの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、細実線）と比べ、３５０℃加熱処理後（３５０℃加熱後と表記、中実線）および４５０℃加熱処理後（４５０℃加熱後と表記、太実線）では、１８ＯがＩｎ若しくはＧａを含む酸化物膜４０１ａから酸化物半導体膜４０１ｂまで拡散していることがわかった。
また、図２１（Ｂ）は、酸化物半導体膜４０１ｂに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料の酸化物半導体膜４０１ｂおよびＩｎ若しくはＧａを含む酸化物膜４０１ｃの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、細実線）と比べ、３５０℃加熱処理後（３５０℃加熱後と表記、中実線）および４５０℃加熱処理後（４５０℃加熱後と表記、太実線）では、１８Ｏが酸化物半導体膜４０１ｂからＩｎ若しくはＧａを含む酸化物膜４０１ｃまで拡散していることがわかった。
また、図２１（Ｃ）は、酸化物半導体膜４０１ｂに１８Ｏ２ガスを用い、そのほかの層には１８Ｏ２ガスを用いていない試料のＩｎ若しくはＧａを含む酸化物膜４０１ａおよび酸化物半導体膜４０１ｂの界面を含む深さ方向における１８Ｏの濃度分布である。加熱処理なし（ａｓ−ｄｅｐｏと表記、細実線）および３５０℃加熱処理後（３５０℃加熱後と表記、中実線）と比べ、４５０℃加熱処理後（４５０℃加熱後と表記、太実線）では、１８Ｏが酸化物半導体膜４０１ｂからＩｎ若しくはＧａを含む酸化物膜４０１ａまで拡散していることがわかった。
図２１に示すように、多層膜中で酸素は相互に拡散し合うことがわかる。
本実施例では、本発明の一態様であるトランジスタに含まれる多層膜のシリコン濃度について説明する。ここでは、当該多層膜をＳＩＭＳ測定で評価した結果について説明する。
まず、ＳＩＭＳ測定した試料について説明する。
シリコンウエハ上に厚さ１０ｎｍのＩｎ若しくはＧａを含む酸化物膜８１を形成し、Ｉｎ若しくはＧａを含む酸化物膜８１上に厚さ１０ｎｍの酸化物半導体膜８２を形成し、酸化物半導体膜８２上に厚さ１０ｎｍのＩｎ若しくはＧａを含む酸化物膜８３を形成することで多層膜を形成した。
本実施例において、Ｉｎ若しくはＧａを含む酸化物膜８１は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
また、酸化物半導体膜８２は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用いて、スパッタリング法にて成膜した酸化物半導体膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を３００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
また、Ｉｎ若しくはＧａを含む酸化物膜８３は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］）であるターゲットを用いて、スパッタリング法にて形成した酸化物膜である。なお、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を２００℃とし、ＤＣ電力を０．５ｋＷ印加することで形成した。
多層膜を形成した後、加熱処理を行わない試料と、４５０℃にて２時間の加熱処理を行った試料を準備した。加熱処理を行わない試料を試料７とし、加熱処理を行った試料を試料８とした。
試料７及び試料８について、飛行時間二次イオン質量分析（ＴｏＦ−ＳＩＭＳ：Ｔｉｍｅ−ｏｆ−ｆｌｉｇｈｔ ｓｅｃｏｎｄａｒｙ ｉｏｎ ｍａｓｓ ｓｐｅｃｔｒｏｓｃｏｐｙ）を行い、深さ方向のＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を測定した。図２２（Ａ）に、試料７における多層膜の深さ方向のＳｉＯ３の二次イオン強度から換算したＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を示し、図２２（Ｂ）に試料８における多層膜の深さ方向のＳｉＯ３の二次イオン強度から換算したＳｉ濃度［ａｔｏｍｓ／ｃｍ３］を示す。
図２２（Ａ）及び図２２（Ｂ）より、シリコンウエハとＩｎ若しくはＧａを含む酸化物膜８１との界面、およびＩｎ若しくはＧａを含む酸化物膜８３の上面において、Ｓｉ濃度が高くなることがわかった。また、酸化物半導体膜８２のＳｉ濃度がＴｏＦ−ＳＩＭＳの検出下限である１×１０１８ａｔｏｍｓ／ｃｍ３程度であることがわかった。これは、Ｉｎ若しくはＧａを含む酸化物膜８１およびＩｎ若しくはＧａを含む酸化物膜８３が設けられることにより、シリコンウエハや表面汚染などに起因したシリコンが酸化物半導体膜８２にまで影響することがなくなるためであると考察できる。
また、図２２（Ａ）及び図２２（Ｂ）に示す結果より、加熱処理によってシリコンの拡散は起こりにくく、成膜時の混合が主であることがわかる。
以上より、本実施例に示すような多層膜を用いることで、安定した電気特性を有するとトランジスタを作製することができる。
１ 基板
３ 酸化絶縁膜
１１ 酸化物膜
１１ａ 酸化物膜
１１ｂ 酸化物膜
１３ 酸素
１５ 酸化物半導体膜
１５ａ 酸化物半導体膜
１７ 多層膜
２１ 酸化物半導体膜
２１ａ 酸化物半導体膜
２３ 酸化物膜
２３ａ 酸化物膜
２３ｂ 酸化物膜
２５ 酸素
２７ 多層膜
３１ 酸化物膜
３１ａ 酸化物膜
３１ｂ 酸化物膜
３２ 酸化物半導体膜
３３ 酸素
３５ 酸化物半導体膜
３５ａ 酸化物半導体膜
３７ 酸化物膜
３９ 多層膜
５０ トランジスタ
６０ トランジスタ
８１ 酸化物膜
８２ 酸化物半導体膜
８３ 酸化物膜
１０１ 基板
１０３ ゲート電極
１０４ ゲート絶縁膜
１０５ 酸化物半導体膜
１０５ａ 酸化物半導体膜
１０７ 酸化物膜
１０７ａ 酸化物膜
１０７ｂ 酸化物膜
１０９ 酸素
１１１ 酸化物半導体膜
１１３ 酸化物膜
１１４ 多層膜
１１５ 電極
１１７ 電極
１１８ トラップ準位
１１９ 酸化絶縁膜
１２１ 酸化絶縁膜
１２３ 窒化絶縁膜
１２７ ゲート絶縁膜
１２８ 絶縁膜
１２９ａ 低抵抗領域
１２９ｂ 低抵抗領域
１３１ 基板
１３３ 酸化絶縁膜
１３５ 酸化物膜
１３５ａ 酸化物膜
１３５ｂ 酸化物膜
１３７ 酸素
１３９ 酸化物半導体膜
１３９ａ 酸化物半導体膜
１４１ 酸化物膜
１４３ 酸化物膜
１４５ 酸化物半導体膜
１４７ 酸化物膜
１４８ 多層膜
１４９ 電極
１５１ 電極
１５３ ゲート絶縁膜
１５５ ゲート電極
１５７ 保護膜
１５９ 配線
１６１ 配線
１６３ トラップ準位
１６５ トラップ準位
１７０ ゲート絶縁膜
１７１ 導電膜
１７２ 導電膜
１７３ 導電膜
１７４ 導電膜
１８０ トランジスタ
１８１ 酸化物膜
１８３ 酸化物半導体膜
１８４ 多層膜
１８５ 酸化物膜
１８７ 導電膜
１８９ 導電膜
３０１ 半導体基板
３０３ ＳＴＩ
３０４ ｎウェル領域
３０５ トランジスタ
３０６ トランジスタ
３０７ チャネル領域
３０８ チャネル領域
３０９ 不純物領域
３１０ 不純物領域
３１１ ゲート絶縁膜
３１２ ゲート絶縁膜
３１３ ゲート電極
３１４ ゲート電極
３１５ 不純物領域
３１６ 不純物領域
３１７ サイドウォール
３１８ サイドウォール
３２１ 絶縁膜
３２３ 絶縁膜
３２５ コンタクトプラグ
３２７ 絶縁膜
３２９ 配線
３３１ 絶縁膜
３３２ バリア膜
３３３ 絶縁膜
３３５ａ 配線
３３５ｂ 配線
３３５ｃ 配線
３４２ 絶縁膜
３４３ 絶縁膜
３４５ａ コンタクトプラグ
３４５ｂ コンタクトプラグ
３４９ トランジスタ
３５１ 多層膜
３５３ 電極
３５５ 電極
３５７ ゲート絶縁膜
３５９ ゲート電極
３６５ 絶縁膜
３６７ 絶縁膜
４０１ａ 酸化物膜
４０１ｂ 酸化物半導体膜
４０１ｃ 酸化物膜
７０１ ガラス基板
７０３ 電極
７０５ 絶縁膜
７０７ 酸化物膜
７０９ 酸化物半導体膜
７１１ 電極
７１３ 電極
７１５ 酸化物膜
７１７ 絶縁膜
７２１ 開口
７２３ 開口
７２５ 開口
７３１ 曲線
７３３ 曲線
７３５ 鎖線
９０１ 基板
９０２ 画素部
９０３ 信号線駆動回路
９０４ 走査線駆動回路
９０５ シール材
９０６ 基板
９０８ 液晶層
９１０ トランジスタ
９１１ トランジスタ
９１３ 液晶素子
９１５ 接続端子電極
９１６ 端子電極
９１７ 導電膜
９１８ ＦＰＣ
９１９ 異方性導電剤
９２１ 平坦化膜
９２３ 絶縁膜
９２４ 絶縁膜
９２５ シール材
９２６ 多層膜
９３０ 電極
９３１ 電極
９３２ 絶縁膜
９３３ 絶縁膜
９３５ スペーサ
９３６ シール材
９６０ 隔壁
９６１ 発光層
９６３ 発光素子
９６４ 充填材

Claims (2)

  1. 基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に酸化物半導体膜を形成し、
    前記酸化物半導体膜上に、Ｉｎ若しくはＧａを含む酸化物膜を形成し、
    前記Ｉｎ若しくはＧａを含む酸化物膜に酸素を添加し、
    前記酸化物半導体膜および前記Ｉｎ若しくはＧａを含む酸化物膜に加熱処理を行い、
    前記加熱処理後に、前記酸化物半導体膜および前記Ｉｎ若しくはＧａを含む酸化物膜をエッチングして、前記酸化物半導体膜および前記Ｉｎ若しくはＧａを含む酸化物膜からなる多層膜を形成し、
    前記多層膜上に、ソース電極およびドレイン電極を形成し、
    前記ソース電極上および前記ドレイン電極上に酸化絶縁膜を形成し、
    前記酸化絶縁膜は、前記Ｉｎ若しくはＧａを含む酸化物膜と接することを特徴とする、半導体装置の作製方法。
  2. 請求項１において、
    前記Ｉｎ若しくはＧａを含む酸化物膜の伝導帯の下端と、前記酸化物半導体膜の伝導帯の下端とは、連続的に変化していることを特徴とする、半導体装置の作製方法。
JP2013215685A 2012-10-19 2013-10-16 半導体装置の作製方法 Expired - Fee Related JP6261937B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013215685A JP6261937B2 (ja) 2012-10-19 2013-10-16 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012232079 2012-10-19
JP2012232079 2012-10-19
JP2013215685A JP6261937B2 (ja) 2012-10-19 2013-10-16 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2014099601A JP2014099601A (ja) 2014-05-29
JP2014099601A5 JP2014099601A5 (ja) 2016-11-17
JP6261937B2 true JP6261937B2 (ja) 2018-01-17

Family

ID=50485696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013215685A Expired - Fee Related JP6261937B2 (ja) 2012-10-19 2013-10-16 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US9595435B2 (ja)
JP (1) JP6261937B2 (ja)
KR (1) KR102220279B1 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
US9893192B2 (en) 2013-04-24 2018-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI573226B (zh) * 2013-07-26 2017-03-01 鴻海精密工業股份有限公司 薄膜電晶體基板及其製作方法
KR102232133B1 (ko) 2013-08-22 2021-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6440457B2 (ja) 2013-11-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置
TWI666770B (zh) 2013-12-19 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置
JP6444714B2 (ja) 2013-12-20 2018-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
CN104157610A (zh) * 2014-08-20 2014-11-19 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及其结构
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US9768317B2 (en) 2014-12-08 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and electronic device
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102549926B1 (ko) 2015-05-04 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법, 및 전자기기
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN105609422B (zh) * 2016-03-04 2019-04-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
WO2017149428A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US20170301699A1 (en) 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102391754B1 (ko) * 2016-05-20 2022-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
JP6724713B2 (ja) * 2016-10-19 2020-07-15 日本製鉄株式会社 光変換部材及びその製造方法、太陽電池モジュールと太陽電池セル
JP6856398B2 (ja) * 2017-02-10 2021-04-07 株式会社半導体エネルギー研究所 表示装置の作製方法
KR102639769B1 (ko) * 2018-11-22 2024-02-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
EP3663433A1 (en) * 2018-12-04 2020-06-10 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method and system for depositing a p-type oxide layer on a substrate
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
EP4130335A4 (en) 2020-04-01 2024-07-03 Adeka Corporation Material for formation of thin film for use in atomic layer deposition and method for producing thin film
KR102434935B1 (ko) * 2020-09-04 2022-08-22 한양대학교 산학협력단 반도체 산화물막 및 그 제조 방법, 그리고 이를 포함하는 트랜지스터
JP2023149085A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
KR20240154594A (ko) 2022-03-30 2024-10-25 가부시키가이샤 재팬 디스프레이 박막 트랜지스터 및 전자 기기
JPWO2023189004A1 (ja) 2022-03-30 2023-10-05
KR20240151197A (ko) 2022-03-30 2024-10-17 가부시키가이샤 재팬 디스프레이 박막 트랜지스터 및 전자 기기
JP2023149086A (ja) 2022-03-30 2023-10-13 株式会社ジャパンディスプレイ 半導体装置の製造方法
JPWO2023223657A1 (ja) 2022-05-19 2023-11-23
CN119137750A (zh) 2022-05-26 2024-12-13 株式会社日本显示器 半导体装置
DE112023001821T5 (de) 2022-06-10 2025-01-16 Idemitsu Kosan Co., Ltd. Dünnschichttransistor und elektronische vorrichtung
JP2024008440A (ja) 2022-07-08 2024-01-19 株式会社ジャパンディスプレイ 半導体装置
JP2024011504A (ja) 2022-07-14 2024-01-25 株式会社ジャパンディスプレイ 半導体装置
CN119604968A (zh) 2022-08-01 2025-03-11 株式会社日本显示器 层叠结构体及薄膜晶体管
KR20250023567A (ko) 2022-08-01 2025-02-18 가부시키가이샤 재팬 디스프레이 산화물 반도체막, 박막 트랜지스터, 및 전자 기기
WO2024029437A1 (ja) 2022-08-01 2024-02-08 株式会社ジャパンディスプレイ 薄膜トランジスタおよび電子機器
JP2024039361A (ja) 2022-09-09 2024-03-22 株式会社ジャパンディスプレイ 半導体装置
JP2024040960A (ja) 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置
JP2024048269A (ja) 2022-09-27 2024-04-08 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2024051551A (ja) 2022-09-30 2024-04-11 株式会社ジャパンディスプレイ 半導体装置
JP2024053987A (ja) 2022-10-04 2024-04-16 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2024077307A (ja) 2022-11-28 2024-06-07 株式会社ジャパンディスプレイ 半導体装置
DE112023004831T5 (de) 2023-01-19 2025-09-04 Idemitsu Kosan Co., Ltd. Laminierte struktur, dünnschichttransistor und elektronische vorrichtung
DE112023004843T5 (de) 2023-01-19 2025-09-11 Idemitsu Kosan Co., Ltd. Oxidhalbleiterfilm, dünnschichttransistor und elektronische vorrichtung
JP2024121394A (ja) 2023-02-27 2024-09-06 株式会社ジャパンディスプレイ 半導体装置
DE112024000530T5 (de) 2023-03-17 2025-11-06 Idemitsu Kosan Co., Ltd. Dünnschichttransistor und elektronische vorrichtung
DE112024000552T5 (de) 2023-03-17 2025-12-11 Idemitsu Kosan Co., Ltd. Dünnschichttransistor und elektronische vorrichtung
KR20250119632A (ko) 2023-03-17 2025-08-07 가부시키가이샤 재팬 디스프레이 산화물 반도체막, 적층 구조체, 박막 트랜지스터 및 전자 기기
JP2024139917A (ja) 2023-03-28 2024-10-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2024139916A (ja) 2023-03-28 2024-10-10 株式会社ジャパンディスプレイ 半導体装置、表示装置、及び半導体装置の製造方法
JP2024145782A (ja) 2023-03-31 2024-10-15 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2024145744A (ja) 2023-03-31 2024-10-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の作製方法
JP2024163588A (ja) 2023-05-12 2024-11-22 株式会社ジャパンディスプレイ 半導体装置
JP2024163719A (ja) 2023-05-12 2024-11-22 株式会社ジャパンディスプレイ 半導体装置及びその製造方法
JP2025012144A (ja) 2023-07-12 2025-01-24 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025058431A (ja) 2023-09-28 2025-04-09 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
JP2025058604A (ja) 2023-09-28 2025-04-09 株式会社ジャパンディスプレイ 放射線検出装置
JP2025060044A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059912A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059540A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025059955A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
JP2025059911A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059541A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置及び表示装置
JP2025059551A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059891A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 半導体装置
JP2025059883A (ja) 2023-09-29 2025-04-10 株式会社ジャパンディスプレイ 表示装置
JP2025140590A (ja) 2024-03-14 2025-09-29 株式会社ジャパンディスプレイ 半導体装置
CN120376403A (zh) * 2025-06-25 2025-07-25 北京大学深圳研究生院 一种半导体有源层结构及其制备方法

Family Cites Families (161)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5319961B2 (ja) 2008-05-30 2013-10-16 富士フイルム株式会社 半導体素子の製造方法
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI535037B (zh) * 2008-11-07 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
CN101840936B (zh) 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101610606B1 (ko) 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105070715B (zh) 2009-10-21 2018-10-19 株式会社半导体能源研究所 半导体装置
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
CN109390215B (zh) 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
KR20180001562A (ko) 2010-02-26 2018-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102341927B1 (ko) * 2010-03-05 2021-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN104851810B (zh) 2010-04-23 2018-08-28 株式会社半导体能源研究所 半导体装置的制造方法
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132548A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101877377B1 (ko) 2010-04-23 2018-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR102390961B1 (ko) 2010-04-23 2022-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011142467A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011152286A1 (en) * 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN107195686B (zh) * 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP5898527B2 (ja) * 2011-03-04 2016-04-06 株式会社半導体エネルギー研究所 半導体装置
US9166055B2 (en) * 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102084274B1 (ko) * 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102388690B1 (ko) 2012-05-31 2022-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014025002A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI709244B (zh) 2012-09-24 2020-11-01 日商半導體能源研究所股份有限公司 半導體裝置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2014099601A (ja) 2014-05-29
US20140113405A1 (en) 2014-04-24
US9595435B2 (en) 2017-03-14
KR20140050542A (ko) 2014-04-29
KR102220279B1 (ko) 2021-02-24

Similar Documents

Publication Publication Date Title
JP6261937B2 (ja) 半導体装置の作製方法
JP7642739B2 (ja) 半導体装置
JP6727380B2 (ja) 半導体装置
KR102582722B1 (ko) 반도체 장치
KR102229728B1 (ko) 반도체 장치 및 그 제작 방법
JP2023144004A (ja) 半導体装置
JP6224931B2 (ja) 半導体装置
TWI661542B (zh) 顯示裝置
JP6306832B2 (ja) 半導体装置および半導体装置の作製方法
JP6969881B2 (ja) 半導体装置、及び電子機器
JP6376788B2 (ja) 半導体装置およびその作製方法
KR20150137988A (ko) 반도체 장치 및 그 제작 방법, 및 전자 기기
JP2017130647A (ja) トランジスタ、半導体装置、および電子機器
KR20140052869A (ko) 반도체 장치와 그 제작 방법
KR20150022684A (ko) 반도체 장치
JP6329779B2 (ja) 半導体装置
JP2017112374A (ja) トランジスタ、半導体装置、および電子機器
JP6193786B2 (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170831

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171213

R150 Certificate of patent or registration of utility model

Ref document number: 6261937

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees