JP6727380B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6727380B2
JP6727380B2 JP2019108710A JP2019108710A JP6727380B2 JP 6727380 B2 JP6727380 B2 JP 6727380B2 JP 2019108710 A JP2019108710 A JP 2019108710A JP 2019108710 A JP2019108710 A JP 2019108710A JP 6727380 B2 JP6727380 B2 JP 6727380B2
Authority
JP
Japan
Prior art keywords
oxide
layer
film
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2019108710A
Other languages
English (en)
Other versions
JP2019176174A (ja
Inventor
山崎　舜平
舜平 山崎
慎平 松田
慎平 松田
将志 太田
将志 太田
典隆 石原
典隆 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019176174A publication Critical patent/JP2019176174A/ja
Application granted granted Critical
Publication of JP6727380B2 publication Critical patent/JP6727380B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

本発明の一態様は、半導体装置、発光装置、蓄電装置、それらの駆動方法、又はそれらの
製造方法に関する。また、本発明の一態様は、酸化物半導体の容量を測定する測定装置又
はその製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、トランジスタ、半導体回路、記憶装置、撮像装置、表示装置、電気光学装
置、及び電子機器等は、全て半導体装置ともいえる。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集
積回路（ＩＣ）や表示装置のような電子デバイスに広く応用されている。トランジスタに
適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料
として酸化物半導体が注目されている（非特許文献１〜３）。
例えば、トランジスタの活性層として、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜
鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが特許文献１に開示されている。
また、酸化物半導体は製造プロセス中において酸素が脱離し、酸素欠損を形成することが
特許文献２に開示されている。
特開２００６−１６５５２８号公報 特開２０１１−２２２７６７号公報
Ｔ． Ｃ． Ｆｕｎｇ ｅｔ． ａｌ．， ＡＭ−ＦＰＤ ０８ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ ｐ．２５１ Ｍ．Ｆｕｊｉｉ ｅｔ． ａｌ．， Ｊｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ． ４８ （２００９） ０４Ｃ０９１ Ｈｙｕｎ−Ｊｏｏｎｇ Ｃｈｕｎｇ ｅｔ． ａｌ．，Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ａｎｄ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｌｅｔｔｅｒｓ，１１（３），Ｈ５１−Ｈ５４（２００８）
酸化物半導体層中に生じた酸素欠損は局在準位を生成し、該酸化物半導体層を用いたトラ
ンジスタ等の半導体装置の電気特性低下の原因となる。
また、酸化物半導体層中の、酸化物半導体層と絶縁層が積層する界面近傍では、酸素欠損
に起因する界面準位が生成されやすい。界面準位の増加は、キャリアの散乱や捕獲を生じ
、トランジスタの電界効果移動度の低下や、オフ電流が増加する原因となる。また、界面
準位密度の増加は、トランジスタのしきい値電圧を変動させ、電気特性のばらつきが増加
する原因となる。よって、界面準位密度の増加は、トランジスタの電気特性を劣化させ、
トランジスタの信頼性を低下させる。
本発明の一態様は、局在準位密度の低い酸化物半導体を提供することを目的の一とする。
または、本発明の一態様は、電気特性のばらつきが小さい半導体装置を提供することを目
的の一とする。または、本発明の一態様は、信頼性が高く安定した電気特性を有する半導
体装置を提供することを目的の一とする。または、本発明の一態様は、電気特性が良好な
半導体装置を提供することを目的の一とする。または、本発明の一態様は、オフ電流の低
い半導体装置を提供することを目的の一とする。または、本発明の一態様は、消費電力の
低い半導体装置を提供することを目的の一とする。または、本発明の一態様は、ノーマリ
ーオフになりやすい半導体装置を提供することを目的の一とする。または、本発明の一態
様は、新規な半導体装置を提供することを目的の一とする。または、本発明の一態様は、
酸化物半導体の容量を測定することを目的の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項等の記載から、自ずと明らかとなるものであり、明細書、図面
、請求項等の記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、島状の第１の酸化物層と、第１の酸化物層上の、チャネルを形成する
島状の酸化物半導体層と、酸化物半導体層の上面と接する第１のソース電極及び第１のド
レイン電極と、第１のソース電極と電気的に接続される、第１のソース電極上の第２のソ
ース電極と、第１のドレイン電極と電気的に接続される、第１のドレイン電極上の第２の
ドレイン電極と、第１のソース電極及び第１のドレイン電極上の第２の酸化物層と、第２
のソース電極、第２のドレイン電極、及び第２の酸化物層上のゲート絶縁層と、ゲート絶
縁層を介して酸化物半導体層と重畳するゲート電極と、を有する半導体装置である。第２
のソース電極、第２のドレイン電極、及び第２の酸化物層が、酸化物半導体層の上面とそ
れぞれ接していてもよい。
本発明の一態様は、酸素を含む絶縁層と、酸素を含む絶縁層の上面と接する島状の第１の
酸化物層と、第１の酸化物層上の、チャネルを形成する島状の酸化物半導体層と、酸化物
半導体層の上面と接する第１のソース電極及び第１のドレイン電極と、第１のソース電極
と電気的に接続される第２のソース電極と、第１のドレイン電極と電気的に接続される第
２のドレイン電極と、第１のソース電極、第１のドレイン電極、第２のソース電極、及び
第２のドレイン電極上の第２の酸化物層と、第２の酸化物層上のゲート絶縁層と、ゲート
絶縁層を介して酸化物半導体層と重畳するゲート電極と、を有し、第２のソース電極、第
２のドレイン電極、及び第２の酸化物層が、酸化物半導体層の上面とそれぞれ接する半導
体装置である。
本発明の一態様は、酸素を含む絶縁層と、酸素を含む絶縁層の上面と接する島状の第１の
酸化物層と、第１の酸化物層上の、チャネルを形成する島状の酸化物半導体層と、酸化物
半導体層の上面と接する第１のソース電極及び第１のドレイン電極と、第１のソース電極
及び第１のドレイン電極上の第２の酸化物層と、第２の酸化物層上の第２のソース電極及
び第２のドレイン電極と、第２のソース電極、第２のドレイン電極、及び第２の酸化物層
上のゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層と重畳するゲート電極と、を
有し、第２のソース電極は、第１のソース電極と電気的に接続され、第２のドレイン電極
は、第１のドレイン電極と電気的に接続する半導体装置である。第２のソース電極及び第
２のドレイン電極が、第２の酸化物層の上面とそれぞれ接していてもよい。第２の酸化物
層が、酸化物半導体層の上面と接していてもよい。
上記各構成において、酸素を含む絶縁層と第２の酸化物層とは、酸化物半導体層の外側に
おいて接する領域を有することが好ましい。
上記各構成において、酸素を含む絶縁層と第１の酸化物層との間に第３の酸化物層を有し
、第３の酸化物層は、第１の酸化物層を構成する金属元素と同じ金属元素を１種類以上有
することが好ましい。このとき、第３の酸化物層の電子親和力は、第１の酸化物層の電子
親和力よりも小さいことが好ましい。
上記各構成において、第１の酸化物層又は第２の酸化物層の少なくとも一方は、酸化物半
導体層を構成する金属元素と同じ金属元素を１種類以上有することが好ましい。
上記各構成において、第１の酸化物層の電子親和力又は第２の酸化物層の電子親和力の少
なくとも一方は、酸化物半導体層の電子親和力よりも小さいことが好ましい。
上記各構成において、第２の酸化物層の上面に接する第４の酸化物層を有し、第４の酸化
物層は、第２の酸化物層を構成する金属元素と同じ金属元素を１種類以上有することが好
ましい。特に、第４の酸化物層の電子親和力は、第２の酸化物層の電子親和力よりも小さ
いことが好ましい。
上記各構成において、第１のソース電極及び第１のドレイン電極は、第２のソース電極及
び第２のドレイン電極よりも、酸素と結合しやすい材料（酸化電位が低い材料）からなる
ことが好ましい。
上記各構成において、ゲート絶縁層が、酸化ハフニウム膜もしくは酸化アルミニウム膜を
有することが好ましい。または、ゲート絶縁層（又はゲート電極）上に保護絶縁層を有し
、ゲート絶縁層が、酸化シリコン膜又は酸化窒化シリコン膜を有し、保護絶縁層が、窒化
シリコン膜又は酸化アルミニウム膜を有することが好ましい。
また、本発明の一態様は、酸化物半導体層の容量を測定する測定装置であって、第１の電
極上の第１の絶縁層と、第１の絶縁層上の酸化物半導体層と、酸化物半導体層上の第２の
電極と、酸化物半導体層上の第２の絶縁層と、第２の絶縁層上の第３の電極と、を有し、
第１の電極は酸化物半導体層と重なる領域を有し、第１の電極は第３の電極と重なる領域
を有し、酸化物半導体層は第３の電極と重なる領域を有する測定装置である。
本発明の一態様により、局在準位密度の低い酸化物半導体を提供することができる。また
、本発明の一態様により、電気特性のばらつきが小さい半導体装置を提供することができ
る。また、本発明の一態様により、信頼性が高く安定した電気特性を有する半導体装置を
提供することができる。また、本発明の一態様により、電気特性が良好な半導体装置を提
供することができる。
半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 半導体装置の一例を示す図。 積層体のエネルギーバンド構造を説明する図。 半導体装置の作製方法の一例を示す図。 ターゲットの作製方法を示すフローを説明する図。 酸化物半導体の劈開面を説明する図。 スパッタリング用ターゲットから剥離するスパッタリング粒子の様子を示した模式図。 ＡＣ電源によるスパッタリング、及びスパッタリング粒子を説明する図。 基板加熱有無でのスパッタリング粒子の堆積状態を説明する図。 酸化物半導体膜のＣＰＭ測定結果を示す図。 酸化物半導体膜のＣＰＭ測定結果を示す図。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像。 ＣＡＡＣ−ＯＳ膜の電子線回折パターン。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像及びＸ線回折スペクトル。 ＣＡＡＣ−ＯＳ膜の電子線回折パターン。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像及びＸ線回折スペクトル。 ＣＡＡＣ−ＯＳ膜の電子線回折パターン。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像及びＸ線回折スペクトル。 ＣＡＡＣ−ＯＳ膜の電子線回折パターン。 ナノ結晶酸化物半導体膜の断面ＴＥＭ像及び電子線回折パターン。 ナノ結晶酸化物半導体膜の平面ＴＥＭ像及び電子線回折パターン。 電子線回折強度分布の概念図。 石英ガラス基板の電子線回折パターン。 ナノ結晶酸化物半導体膜の電子線回折パターン。 ナノ結晶酸化物半導体膜の断面ＴＥＭ像。 ナノ結晶酸化物半導体膜のＸ線回折分析結果。 半導体装置の一例を示すブロック図。 半導体装置の一例を示すブロック図。 半導体装置の一例を示す図。 表示装置の一例を説明する図。 表示装置の一例を説明する図。 表示装置に適用可能な画素回路の一例を説明する図。 タッチセンサを説明する図。 タッチセンサを説明する回路図。 タッチセンサを説明する断面図。 表示モジュールを説明する図。 電子機器の一例を示す図。 測定装置の一例を示す図。 測定装置の一例を示す図。 ＣＶ特性を説明する図。 測定装置の一例を示す図。 測定装置の一例を示す図。 測定装置の一例を示す図。 測定装置の一例を示す図。 測定装置の一例を示す図。 測定装置の一例を示す図。 測定装置の一例を示す図。 ＣＶ測定の結果を示す図。 ＣＶ測定の結果を示す図。 ＣＶ測定の結果を示す図。 ＣＶ測定の結果を示す図。 測定装置の一例を示す図。 ＣＶ測定の結果を示す図。 ＣＶ測定の結果を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し
得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の
記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同
一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の
機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面等において示す各構成の、位置、大きさ、範囲等は、理解の簡単のため、実際
の位置、大きさ、範囲等を表していない場合がある。このため、開示する発明は、必ずし
も、図面等に開示された位置、大きさ、範囲等に限定されない。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるた
めに付すものであり、数的に限定するものではない。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物
理的な接続部分がなく、配線が延在しているだけの場合もある。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合等には入れ替わることがあ
る。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用
いることができるものとする。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合等も含む。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置について図１〜図７を用いて説明する。
本発明の一態様の半導体装置は、絶縁表面上の第１の酸化物層と、第１の酸化物層上の酸
化物半導体層と、酸化物半導体層上の第１のソース電極及び第１のドレイン電極と、第１
のソース電極上の第２のソース電極と、第１のドレイン電極上の第２のドレイン電極と、
第１のソース電極及び第１のドレイン電極上の第２の酸化物層と、第２のソース電極、第
２のドレイン電極、及び第２の酸化物層上の、第２の酸化物層の上面と接するゲート絶縁
層と、ゲート絶縁層を介して酸化物半導体層と重畳するゲート電極と、を有する。第１の
ソース電極と第２のソース電極は電気的に接続し、第１のドレイン電極と第２のドレイン
電極は電気的に接続する。第１のソース電極及び第１のドレイン電極は、それぞれ酸化物
半導体層の上面と接する。
なお、本発明の一態様では、第２のソース電極及び第２のドレイン電極上に第２の酸化物
層を有する。このとき、第２のソース電極、第２のドレイン電極、及び第２の酸化物層は
、それぞれ酸化物半導体層の上面と接していてもよい。また、本発明の別の一態様では、
第２の酸化物層上に第２のソース電極及び第２のドレイン電極を有する。このとき、第２
のソース電極及び第２のドレイン電極は第２の酸化物半導体層の上面と接していてもよい
。また、第２の酸化物層は、酸化物半導体層の上面と接していてもよい。
まず、本発明の一態様の半導体装置の構成例を挙げる。
＜半導体装置の構成例１＞
図１（Ａ）に、本発明の一態様のトランジスタの平面図を示す。図１（Ａ）に示す一点鎖
線Ｖ１−Ｗ１間の断面図を図１（Ｂ）に示し、一点鎖線Ｘ１−Ｙ１間の断面図を図１（Ｃ
）に示す。また、図１（Ｃ）に示す領域１０２の拡大図を図１（Ｄ）に示す。なお、図１
（Ａ）では、明瞭化のために一部の構成要素の記載を省略している。
図１（Ａ）〜（Ｃ）に示すトランジスタ１００は、基板１０１上の絶縁層１０３と、絶縁
層１０３上の酸化物層１０５ａと、酸化物層１０５ａ上の酸化物半導体層１０５ｂと、酸
化物半導体層１０５ｂ上のソース電極１０７ａ及びドレイン電極１０７ｂと、ソース電極
１０７ａ上のソース電極１０９ａと、ドレイン電極１０７ｂ上のドレイン電極１０９ｂと
、ソース電極１０９ａ及びドレイン電極１０９ｂ上の酸化物層１０５ｃと、酸化物層１０
５ｃ上のゲート絶縁層１１１と、ゲート絶縁層１１１上のゲート電極１１３と、を有する
。
酸化物半導体層１０５ｂには、チャネルが形成される。ソース電極１０７ａ及びドレイン
電極１０７ｂは、酸化物層１０５ａ及び酸化物半導体層１０５ｂの側面と接する領域をそ
れぞれ有する。ソース電極１０７ａ、ドレイン電極１０７ｂ、ソース電極１０９ａ、ドレ
イン電極１０９ｂ、及び酸化物層１０５ｃは、酸化物半導体層１０５ｂの上面と接する領
域をそれぞれ有する。ゲート電極１１３は、ゲート絶縁層１１１を介して酸化物半導体層
１０５ｂと重畳する領域を有する。ソース電極１０７ａとソース電極１０９ａは電気的に
接続する。ドレイン電極１０７ｂとドレイン電極１０９ｂは電気的に接続する。
また、図１（Ａ）中の一点鎖線Ｖ１−Ｗ１で示す部位では、酸化物層１０５ａ及び酸化物
半導体層１０５ｂが酸化物層１０５ｃで覆われている（図１（Ｂ））。
本明細書中では、トランジスタ１００における酸化物層１０５ａ、酸化物半導体層１０５
ｂ、及び酸化物層１０５ｃをまとめて積層体１０６ａとも記す。なお、本明細書における
積層体の境界は明瞭でない場合があるため、図中では破線で示す。
積層体１０６ａ中の、ソース電極１０７ａ及びドレイン電極１０７ｂと重なる一部の領域
には、低抵抗領域１０８ａ及び低抵抗領域１０８ｂが形成されている（図１（Ｃ）（Ｄ）
）。図１（Ｃ）（Ｄ）では、酸化物半導体層１０５ｂの上面、並びに酸化物層１０５ａ及
び酸化物半導体層１０５ｂの側面に、低抵抗領域を有する場合を示す。なお、積層体中の
低抵抗領域の境界は明瞭でない場合があるため、図中では破線で示す。
なお、トランジスタ１００において、チャネル長とは、ソース電極１０９ａ及びドレイン
電極１０９ｂの間隔のことをいう。また、トランジスタ１００において、チャネルとは、
ソース電極１０９ａ及びドレイン電極１０９ｂの間における酸化物半導体層１０５ｂのこ
とをいう。
なお、ソース電極及びドレイン電極の形成によって、酸化物半導体層１０５ｂの上面がえ
ぐれたエッチング領域が生じることがあるが、理解を容易にするために図面では省略する
場合がある。
＜半導体装置の構成例２＞
図２（Ａ）に、本発明の一態様のトランジスタの平面図を示す。図２（Ａ）に示す一点鎖
線Ｖ２−Ｗ２間の断面図を図２（Ｂ）に示し、一点鎖線Ｘ２−Ｙ２間の断面図を図２（Ｃ
）に示す。なお、図２（Ａ）では、明瞭化のために一部の構成要素の記載を省略している
。
図２（Ａ）〜（Ｃ）に示すトランジスタ１２０は、基板１０１上の絶縁層１０３と、絶縁
層１０３上の酸化物層１０５ｄと、酸化物層１０５ｄ上の酸化物層１０５ａと、酸化物層
１０５ａ上の酸化物半導体層１０５ｂと、酸化物半導体層１０５ｂ上のソース電極１０７
ａ及びドレイン電極１０７ｂと、ソース電極１０７ａ上のソース電極１０９ａと、ドレイ
ン電極１０７ｂ上のドレイン電極１０９ｂと、ソース電極１０９ａ及びドレイン電極１０
９ｂ上の酸化物層１０５ｃと、酸化物層１０５ｃ上の酸化物層１０５ｅと、酸化物層１０
５ｅ上のゲート絶縁層１１１と、ゲート絶縁層１１１上のゲート電極１１３と、を有する
。
酸化物半導体層１０５ｂには、チャネルが形成される。ソース電極１０７ａ及びドレイン
電極１０７ｂは、酸化物層１０５ｄ、酸化物層１０５ａ、及び酸化物半導体層１０５ｂの
側面と接する領域をそれぞれ有する。ソース電極１０７ａ、ドレイン電極１０７ｂ、ソー
ス電極１０９ａ、ドレイン電極１０９ｂ、及び酸化物層１０５ｃは、酸化物半導体層１０
５ｂの上面と接する領域をそれぞれ有する。ゲート電極１１３は、ゲート絶縁層１１１を
介して酸化物半導体層１０５ｂと重畳する領域を有する。ソース電極１０７ａとソース電
極１０９ａは電気的に接続する。ドレイン電極１０７ｂとドレイン電極１０９ｂは電気的
に接続する。
また、図２（Ａ）中の一点鎖線Ｖ２−Ｗ２で示す部位では、酸化物層１０５ｄ、酸化物層
１０５ａ及び酸化物半導体層１０５ｂが酸化物層１０５ｃ及び酸化物層１０５ｅで覆われ
ている（図２（Ｂ））。
本明細書中では、トランジスタ１２０における酸化物層１０５ｄ、酸化物層１０５ａ、酸
化物半導体層１０５ｂ、酸化物層１０５ｃ、及び酸化物層１０５ｅをまとめて積層体１０
６ｂとも記す。
積層体１０６ｂ中の、ソース電極１０７ａ及びドレイン電極１０７ｂと重なる一部の領域
には、低抵抗領域１０８ａ及び低抵抗領域１０８ｂが形成されている。
＜半導体装置の構成例３＞
図３（Ａ）に、本発明の一態様のトランジスタの平面図を示す。図３（Ａ）に示す一点鎖
線Ｖ３−Ｗ３間の断面図を図３（Ｂ）に示し、一点鎖線Ｘ３−Ｙ３間の断面図を図３（Ｃ
）に示す。なお、図３（Ａ）では、明瞭化のために一部の構成要素の記載を省略している
。
図３（Ａ）〜（Ｃ）に示すトランジスタ１４０は、基板１０１上の絶縁層１０３と、絶縁
層１０３上の酸化物層１０５ａと、酸化物層１０５ａ上の酸化物半導体層１０５ｂと、酸
化物半導体層１０５ｂ上のソース電極１０７ａ及びドレイン電極１０７ｂと、ソース電極
１０７ａ及びドレイン電極１０７ｂ上の酸化物層１０５ｃと、酸化物層１０５ｃ上のソー
ス電極１０９ａ及びドレイン電極１０９ｂと、酸化物層１０５ｃ、ソース電極１０９ａ及
びドレイン電極１０９ｂ上のゲート絶縁層１１１と、ゲート絶縁層１１１上のゲート電極
１１３と、を有する。トランジスタ１４０は、ゲート電極１１３上の絶縁層１１５や、絶
縁層１１５上の導電層１１７ａ及び導電層１１７ｂを構成に含めてもよい。
酸化物半導体層１０５ｂには、チャネルが形成される。ソース電極１０７ａ及びドレイン
電極１０７ｂは、酸化物層１０５ａ及び酸化物半導体層１０５ｂの側面と接する領域をそ
れぞれ有する。ソース電極１０７ａ、ドレイン電極１０７ｂ、及び酸化物層１０５ｃは、
酸化物半導体層１０５ｂの上面と接する領域をそれぞれ有する。ゲート電極１１３は、ゲ
ート絶縁層１１１を介して酸化物半導体層１０５ｂと重畳する領域を有する。ソース電極
１０７ａとソース電極１０９ａは、導電層１１７ａを介して電気的に接続する。ドレイン
電極１０７ｂとドレイン電極１０９ｂは、導電層１１７ｂを介して電気的に接続する。
また、図３（Ａ）中の一点鎖線Ｖ３−Ｗ３で示す部位では、酸化物層１０５ａ及び酸化物
半導体層１０５ｂが酸化物層１０５ｃで覆われている（図３（Ｂ））。
本明細書中では、トランジスタ１４０における酸化物層１０５ａ、酸化物半導体層１０５
ｂ、及び酸化物層１０５ｃをまとめて積層体１０６ａとも記す。
積層体１０６ａ中の、ソース電極１０７ａ及びドレイン電極１０７ｂと重なる一部の領域
には、低抵抗領域１０８ａ及び低抵抗領域１０８ｂが形成されている。
＜半導体装置の構成例４＞
図４（Ａ）に、本発明の一態様のトランジスタの平面図を示す。図４（Ａ）に示す一点鎖
線Ｖ４−Ｗ４間の断面図を図４（Ｂ）に示し、一点鎖線Ｘ４−Ｙ４間の断面図を図４（Ｃ
）に示す。なお、図４（Ａ）では、明瞭化のために一部の構成要素の記載を省略している
。
図４（Ａ）〜（Ｃ）に示すトランジスタ１６０は、基板１０１上の絶縁層１０３と、絶縁
層１０３上の酸化物層１０５ｄと、酸化物層１０５ｄ上の酸化物層１０５ａと、酸化物層
１０５ａ上の酸化物半導体層１０５ｂと、酸化物半導体層１０５ｂ上のソース電極１０７
ａ及びドレイン電極１０７ｂと、ソース電極１０７ａ及びドレイン電極１０７ｂ上の酸化
物層１０５ｃと、酸化物層１０５ｃ上の酸化物層１０５ｅと、酸化物層１０５ｅ上のソー
ス電極１０９ａ及びドレイン電極１０９ｂと、ソース電極１０９ａ、ドレイン電極１０９
ｂ、及び酸化物層１０５ｅ上のゲート絶縁層１１１と、ゲート絶縁層１１１上のゲート電
極１１３と、を有する。トランジスタ１６０は、ゲート電極１１３上の絶縁層１１５や、
絶縁層１１５上の導電層１１７ａ及び導電層１１７ｂを構成に含めてもよい。
酸化物半導体層１０５ｂには、チャネルが形成される。ソース電極１０７ａ及びドレイン
電極１０７ｂは、酸化物層１０５ｄ、酸化物層１０５ａ、及び酸化物半導体層１０５ｂの
側面と接する領域をそれぞれ有する。ソース電極１０７ａ、ドレイン電極１０７ｂ、及び
酸化物層１０５ｃは、酸化物半導体層１０５ｂの上面と接する領域をそれぞれ有する。ゲ
ート電極１１３は、ゲート絶縁層１１１を介して酸化物半導体層１０５ｂと重畳する領域
を有する。ソース電極１０７ａとソース電極１０９ａは、導電層１１７ａを介して電気的
に接続する。ドレイン電極１０７ｂとドレイン電極１０９ｂは、導電層１１７ｂを介して
電気的に接続する。
また、図４（Ａ）中の一点鎖線Ｖ４−Ｗ４で示す部位では、酸化物層１０５ｄ、酸化物層
１０５ａ及び酸化物半導体層１０５ｂが酸化物層１０５ｃ及び酸化物層１０５ｅで覆われ
ている（図４（Ｂ））。
本明細書中では、トランジスタ１６０における酸化物層１０５ｄ、酸化物層１０５ａ、酸
化物半導体層１０５ｂ、酸化物層１０５ｃ、及び酸化物層１０５ｅをまとめて積層体１０
６ｂとも記す。
積層体１０６ｂ中の、ソース電極１０７ａ及びドレイン電極１０７ｂと重なる一部の領域
には、低抵抗領域１０８ａ及び低抵抗領域１０８ｂが形成されている。
次に、各構成例について、より詳細に説明する。
１）酸化物半導体層中の不純物濃度の低減
酸化物半導体層１０５ｂにチャネルが形成されるトランジスタに安定した電気特性を付与
するためには、酸化物半導体層１０５ｂ中の不純物濃度を低減することが有効である。
上記に挙げた各半導体装置は、酸化物層１０５ａ及び酸化物層１０５ｃを有することで、
ゲート絶縁層１１１や絶縁層１０３、基板１０１等に含まれる成分が酸化物半導体層１０
５ｂに入り込むことを抑制できる。具体的には、水素、窒素、炭素、シリコン等の不純物
の酸化物半導体層１０５ｂへの混入を抑制することで、トランジスタの電気特性の変動を
抑制できる。
ゲート絶縁層と酸化物半導体層との界面にチャネルが形成される場合、該界面で界面散乱
が起こり、トランジスタの電界効果移動度が低くなる。このような観点からも、酸化物半
導体層１０５ｂをゲート絶縁層１１１と接しないように形成し、チャネルをゲート絶縁層
１１１から離すことは好ましい。トランジスタのチャネルをゲート絶縁層１１１と離すこ
とで、安定した電気特性を有し、高い電界効果移動度を有するトランジスタとすることが
できる。
特に、チャネルが形成される酸化物半導体層に接して、該酸化物半導体層を構成する金属
元素と同じ金属元素を１種類以上含む酸化物層を形成することが好ましい。このような酸
化物層と酸化物半導体層の積層は、その界面に界面準位が生成されにくい。したがって、
チャネルが形成される酸化物半導体層を、２つの酸化物層で挟むことで、該酸化物半導体
層の上側界面と下側界面に、界面準位が生成されにくくすることができる。具体的には、
チャネルが形成される酸化物半導体層１０５ｂの上層と下層に接して、酸化物半導体層１
０５ｂを構成する金属元素と同じ金属元素を１種類以上含む酸化物層１０５ａ及び酸化物
層１０５ｃを形成することが好ましい。
また、酸化物層１０５ａ及び酸化物層１０５ｃに、電子親和力が酸化物半導体層１０５ｂ
の電子親和力よりも小さい材料を用いることが好ましい。このような構造とすることで、
チャネルに流れる電子は、酸化物半導体層１０５ｂと接する酸化物層内にほとんど移動す
ることなく、主として酸化物半導体層１０５ｂ内を移動する。よって、酸化物層の外側に
形成される絶縁層と酸化物層の界面に準位が存在したとしても、当該準位は電子の移動に
ほとんど影響しない。
すなわち、酸化物層と絶縁層の界面近傍には、不純物や欠陥に起因したトラップ準位が形
成され得るものの、絶縁層と酸化物半導体層の間に酸化物層が介在することにより、酸化
物半導体層を当該トラップ準位から遠ざけることができる。
また、構成例２、４に示す半導体装置のように、酸化物半導体層と接する酸化物層と絶縁
層の間に、さらに酸化物層を設ける（酸化物層１０５ｄや酸化物層１０５ｅを設ける）こ
とで、酸化物半導体層を上記トラップ準位からより遠ざけることができる。なお、酸化物
半導体層と接する酸化物層と絶縁層の間に設ける酸化物層は、酸化物半導体層と接する酸
化物層を構成する金属元素と同じ金属元素を、１種類以上含むことが好ましい。また、酸
化物半導体層と接する酸化物層と絶縁層の間に設ける酸化物層の電子親和力は、酸化物半
導体層と接する酸化物層の電子親和力よりも小さいことが好ましい。
２）酸化物半導体層中の酸素欠陥の低減
酸化物半導体を用いてトランジスタを作製する場合、酸化物半導体のキャリアの供給源の
一つとして、酸素欠損が挙げられる。トランジスタのチャネルが形成される酸化物半導体
に酸素欠損が多く存在すると、チャネル形成領域中に電子を生じさせてしまい、トランジ
スタのノーマリーオン化、リーク電流の増大、ストレス印加によるしきい値電圧のシフト
など、電気特性の不良を引き起こす要因となる。
そのため、酸化物半導体を用いた半導体装置において安定した電気特性を得るためには、
酸化物半導体層の酸素欠損を低減する措置を講じることが求められる。
そこで、本発明の一態様の半導体装置では、酸化物半導体層の上下に設けられた酸素を含
む絶縁層から酸化物半導体層へ酸素を供給することで、酸素欠損を補填する。
本発明の一態様の半導体装置が有する各絶縁層は、酸素を含むことが好ましい。酸素を含
む絶縁層は、積層体に酸素を供給する役割を担うことができる。特に、本発明の一態様の
半導体装置が過剰酸素を含む絶縁層を有すると、過剰酸素によって積層体（又は酸化物半
導体層）の酸素欠損を低減することができるため好ましい。
なお、本明細書等における”過剰酸素”とは、加熱処理により酸化物層中、酸化物半導体
層中、酸化物絶縁層中（例えば、酸化シリコン膜中や酸化窒化シリコン膜中）等を移動可
能な酸素、化学量論的組成より過剰に存在する酸素、又は酸素の不足によるＶｏ（酸素ベ
ーカンシー（空孔））を充填する機能を有する酸素をいう。また、過剰酸素を含む絶縁層
は、加熱処理によって酸素を放出する絶縁層である。
ここで、加熱処理によって酸素を放出する膜は、膜の表面温度が１００℃以上７００℃以
下、好ましくは１００℃以上５００℃以下の加熱処理で行われる昇温脱離ガス分析（ＴＤ
Ｓ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）にて１×１０
１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上又は１×１０２０ａ
ｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数に換算）を放出することもある。
または、加熱処理によって酸素を放出する膜は、過酸化ラジカルを含むこともある。例え
ば、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であ
る。なお、過酸化ラジカルを含む膜は、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓ
ｐｉｎ Ｒｅｓｏｎａｎｃｅ）にて、ｇ値が２．０１近傍に非対称の信号を有することも
ある。
過剰酸素を含む絶縁層は、例えば、過剰酸素を含む酸化シリコン（ＳｉＯＸ（Ｘ＞２））
膜であってもよい。過剰酸素を含む酸化シリコン（ＳｉＯＸ（Ｘ＞２））膜は、シリコン
原子数の２倍より多い酸素原子を単位体積当たりに含む領域を有する。単位体積当たりの
シリコン原子数及び酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏ
ｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値で
ある。
３）ソース又はドレインと酸化物半導体層との接触抵抗の上昇の抑制
上述の理由からトランジスタのチャネルをゲート絶縁層と離すために酸化物層を設けるこ
とで、酸化物層を介して酸化物半導体層とソース又はドレインが接続すると、ソースとド
レインの間の抵抗が上昇してしまう。しかし、上記の各半導体装置では、ソース電極１０
７ａ及びドレイン電極１０７ｂが、酸化物半導体層１０５ｂとそれぞれ接するため、ソー
スとドレインの間の抵抗の上昇を防ぐことができる。
さらに、ソース電極１０７ａ及びドレイン電極１０７ｂの少なくとも酸化物半導体層１０
５ｂと接する部分に、酸化物半導体層１０５ｂ（さらには酸化物層）の一部から酸素を奪
い酸素欠損を生じさせることが可能な材料を用いることが好ましい。酸化物半導体層１０
５ｂ（さらには酸化物層）中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域
はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域は低抵抗領域として作用
させることができる。
酸化物半導体層や酸化物層から酸素を奪い、酸素欠損を生じさせることが可能な材料の一
例として、タングステン、チタン等を挙げることができる。その他、酸素と結合しやすい
（又は酸化電位の低い）アルミニウム、銅、モリブデン、クロム、又はタンタル等の単体
もしくは合金も、ソース電極１０７ａ及びドレイン電極１０７ｂとして好適に用いること
ができる。特に、融点が高いタングステンを用いることが好ましい。なお、酸素と結合し
やすい（又は酸化電位の低い）導電材料には、酸素が拡散しやすい材料も含まれる。
ソース電極１０７ａ及びドレイン電極１０７ｂには、積層体を構成する材料に比べて酸素
と結合しやすい（又は酸化電位の低い）導電材料を用いることが好ましい。
また、積層体を構成する材料や厚さによっては、積層体のソース電極１０７ａ及びドレイ
ン電極１０７ｂと重畳する領域全体が低抵抗領域１０８ａ及び低抵抗領域１０８ｂとなる
こともありうる。
酸化物半導体層１０５ｂ（さらには酸化物層）に低抵抗領域１０８ａ及び低抵抗領域１０
８ｂが形成されることにより、ソース電極１０７ａ及びドレイン電極１０７ｂと酸化物半
導体層１０５ｂの接触抵抗を低減することができる。よって、電界効果移動度や、しきい
値電圧のばらつき等の、トランジスタの電気特性を良好なものとすることができる。
チャネル長が極めて短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ型
化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、ト
ランジスタの電気特性には、しきい値電圧の変動や、ソースとドレインが導通状態となり
オン状態とオフ状態の制御ができない等の現象が現れる。そのため、チャネル長が極めて
短いトランジスタを形成する場合は、ソース電極及びドレイン電極に酸素と結合しやすい
（又は酸化電位の低い）導電材料を用いることは好ましくない。
そこで、本発明の一態様の半導体装置では、チャネル長を定めるソース電極１０９ａ及び
ドレイン電極１０９ｂに、酸素と結合しにくい（又は酸化電位の高い）導電材料を用いる
。ソース電極１０９ａは、積層体と接し、ソース電極１０７ａと電気的に接続する。ドレ
イン電極１０９ｂは、積層体と接し、ドレイン電極１０７ｂと電気的に接続する。
ソース電極１０９ａ及びドレイン電極１０９ｂには、積層体を構成する材料に比べて酸素
と結合しにくい（又は酸化電位の高い）導電材料を用いることが好ましい。または、ソー
ス電極１０９ａ及びドレイン電極１０９ｂには、ソース電極１０７ａ及びドレイン電極１
０７ｂを構成する材料に比べて酸素と結合しにくい（又は酸化電位の高い）導電材料を用
いることが好ましい。
ソース電極１０９ａは、積層体と接するソース電極１０７ａの端部を越えて、酸化物半導
体層１０５ｂとゲート電極１１３とが重畳する領域に延伸し、ドレイン電極１０９ｂは、
積層体と接するドレイン電極１０７ｂの端部を越えて、酸化物半導体層１０５ｂとゲート
電極１１３とが重畳する領域に延伸する。
ソース電極１０９ａ及びドレイン電極１０９ｂにおける上記延伸部分は、積層体と接して
いる。例えば、図１（Ｃ）に示すトランジスタ１００において、ソース電極１０９ａの上
記延伸部分の酸化物半導体層１０５ｂと接する先端部分から、ドレイン電極１０９ｂの上
記延伸部分の酸化物半導体層１０５ｂと接する先端部分までの間隔がチャネル長である。
ソース電極１０９ａ及びドレイン電極１０９ｂを形成するための酸素と結合しにくい（又
は酸化電位の高い）導電材料としては、例えば、窒化タンタル、窒化チタン等の導電性窒
化物、又はチタン、ルテニウム等を用いることが好ましい。なお、酸素と結合しにくい（
又は酸化電位の高い）導電材料には、酸素が拡散しにくい材料も含まれる。窒化タンタル
、窒化チタン等の導電性窒化物は、水素を吸蔵する可能性がある。よって、積層体と接し
て導電性窒化物を設けることで、積層体中の水素濃度を低減することができる。
上記酸素と結合しにくい（又は酸化電位の高い）導電材料をソース電極１０９ａ及びドレ
イン電極１０９ｂに用いることによって、チャネルに酸素欠損が形成されることを抑制す
ることができ、チャネルのｎ型化を抑えることができる。したがって、チャネル長が極め
て短いトランジスタであっても良好な電気特性を得ることができる。
なお、上記酸素と結合しにくい（又は酸化電位の高い）導電材料のみでソース電極及びド
レイン電極を形成すると、酸化物半導体層１０５ｂとの接触抵抗が高くなりすぎることか
ら、酸化物半導体層１０５ｂと接するソース電極１０７ａ及びドレイン電極１０７ｂを形
成し、さらに、ソース電極１０７ａと電気的に接続するソース電極１０９ａ、及びドレイ
ン電極１０７ｂと電気的に接続するドレイン電極１０９ｂを形成することが好ましい。
このとき、ソース電極１０７ａ及びドレイン電極１０７ｂと酸化物半導体層１０５ｂとの
接触面積を大きくして酸素欠損を生成することによって形成された低抵抗領域１０８ａ及
び低抵抗領域１０８ｂによりコンタクト抵抗を下げ、ソース電極１０９ａ及びドレイン電
極１０９ｂと積層体との接触面積は小さくすることが好ましい。ソース電極１０９ａ及び
ドレイン電極１０９ｂと積層体との接触面積が大きいとトランジスタの電気特性を低下さ
せる場合があるためである。
ソース電極１０９ａとドレイン電極１０９ｂとの間隔は、ソース電極１０７ａとドレイン
電極１０７ｂとの間隔より小さい値とすることができ、例えば、３０ｎｍ以下としても良
好なトランジスタの電気特性を得ることができる。
＜半導体装置のその他の構成例＞
上記半導体装置とは異なる構成の本発明の一態様の半導体装置について説明する。なお、
上記半導体装置と同様の構成、効果を有する部分については、先の説明を参酌できる。
図５（Ａ）に示すトランジスタ１６１は、トランジスタ１００とほぼ同様の構成を有する
が、ソース電極１０７ａ及びドレイン電極１０７ｂの断面形状が異なる。具体的には、ト
ランジスタ１６１では、ソース電極１０７ａ及びドレイン電極１０７ｂの端部が階段形状
を有する。
ソース電極１０７ａ及びドレイン電極１０７ｂ（これと同じ膜で形成される他の電極又は
配線を含む）の端部の断面形状を複数段の階段形状とすることで、その上に被覆する膜の
被覆性を向上させることができる。これにより、ゲート絶縁層１１１の絶縁耐圧を向上さ
せることができる。また、半導体装置の信頼性を向上させることができる。なお、ソース
電極１０７ａ及びドレイン電極１０７ｂに限らず、各層の端部の断面形状を順テーパー形
状又は階段形状とすることで、該端部を覆って形成する層が、該端部で途切れてしまう現
象（段切れ）を防ぎ、被覆性を良好なものとすることができる。
本発明の一態様において、ソース電極１０７ａ及びドレイン電極１０７ｂの端部が階段形
状を有する場合、その段差の数は問わない。トランジスタ１６１では、２つの段差を有す
る場合を一例として示した。
レジストマスクを用いてソース電極１０７ａ及びドレイン電極１０７ｂを形成した後、酸
素プラズマ等により該レジストマスクを縮小させて、縮小したレジストマスクを用いたエ
ッチングを行うことで、端部の断面形状を階段形状にすることができる。レジストマスク
の縮小とエッチングとを複数回行うことで、段差の数を増やすことができる。
上記ではそれぞれトップゲート構造のトランジスタを示したが、本発明の一態様のトラン
ジスタの構造はトップゲート構造に限られない。図５（Ｂ）に、本発明の一態様のボトム
ゲート構造のトランジスタ１６２を示す。トランジスタ１６２は、基板１０１上の絶縁層
１０３と、絶縁層１０３上のゲート電極１１３と、ゲート電極１１３上のゲート絶縁層１
１１と、ゲート絶縁層１１１上の酸化物層１０５ａと、酸化物層１０５ａ上の酸化物半導
体層１０５ｂと、酸化物半導体層１０５ｂ上のソース電極１０７ａ及びドレイン電極１０
７ｂと、ソース電極１０７ａ上のソース電極１０９ａと、ドレイン電極１０７ｂ上のドレ
イン電極１０９ｂと、ソース電極１０９ａ及びドレイン電極１０９ｂ上の酸化物層１０５
ｃと、酸化物層１０５ｃ上の絶縁層１１４と、を有する。
酸化物半導体層１０５ｂには、チャネルが形成される。ソース電極１０７ａ及びドレイン
電極１０７ｂは、酸化物層１０５ａ及び酸化物半導体層１０５ｂの側面と接する領域をそ
れぞれ有する。ソース電極１０７ａ、ドレイン電極１０７ｂ、ソース電極１０９ａ、ドレ
イン電極１０９ｂ、及び酸化物層１０５ｃは、酸化物半導体層１０５ｂの上面と接する領
域をそれぞれ有する。ゲート電極１１３は、ゲート絶縁層１１１を介して酸化物半導体層
１０５ｂと重畳する領域を有する。ソース電極１０７ａとソース電極１０９ａは電気的に
接続する。ドレイン電極１０７ｂとドレイン電極１０９ｂは電気的に接続する。なお、図
５（Ｂ）では、平坦化処理が施されたゲート絶縁層１１１上に酸化物層１０５ａを形成す
る場合を示したが、本発明の一態様はこれに限られない。
図５（Ｃ）に示すトランジスタ１６３は、基板１０１上の絶縁層１０３と、絶縁層１０３
上のゲート電極１２３と、ゲート電極１２３上のゲート絶縁層１２１と、ゲート絶縁層１
２１上の酸化物層１０５ａと、酸化物層１０５ａ上の酸化物半導体層１０５ｂと、酸化物
半導体層１０５ｂ上のソース電極１０７ａ及びドレイン電極１０７ｂと、ソース電極１０
７ａ上のソース電極１０９ａと、ドレイン電極１０７ｂ上のドレイン電極１０９ｂと、ソ
ース電極１０９ａ及びドレイン電極１０９ｂ上の酸化物層１０５ｃと、酸化物層１０５ｃ
上のゲート絶縁層１１１と、ゲート絶縁層１１１上のゲート電極１１３と、ゲート電極１
１３上の絶縁層１１４と、を有する。
酸化物半導体層１０５ｂには、チャネルが形成される。ソース電極１０７ａ及びドレイン
電極１０７ｂは、酸化物層１０５ａ及び酸化物半導体層１０５ｂの側面と接する領域をそ
れぞれ有する。ソース電極１０７ａ、ドレイン電極１０７ｂ、ソース電極１０９ａ、ドレ
イン電極１０９ｂ、及び酸化物層１０５ｃは、酸化物半導体層１０５ｂの上面と接する領
域をそれぞれ有する。ゲート電極１１３は、ゲート絶縁層１１１を介して酸化物半導体層
１０５ｂと重畳する領域を有する。ゲート電極１２３は、ゲート絶縁層１２１を介して酸
化物半導体層１０５ｂと重畳する領域を有する。ソース電極１０７ａとソース電極１０９
ａは電気的に接続する。ドレイン電極１０７ｂとドレイン電極１０９ｂは電気的に接続す
る。
トランジスタ１６３では、ゲート電極１１３又はゲート電極１２３の一方をゲート電極と
して機能させ、他方をバックゲート電極として機能させることができる。一般に、バック
ゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネルを
挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させるこ
とができる。バックゲート電極の電位は、ゲート電極と同電位としてもよく、ＧＮＤ電位
や、任意の電位としてもよい。バックゲート電極の電位を変化させることで、トランジス
タのしきい値電圧を変化させることができる。
また、ゲート電極とバックゲート電極は導電膜で形成されるため、トランジスタの外部で
生じる電場が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気
に対する静電遮蔽機能）も有する。すなわち、静電気等の外部の電場の影響によりトラン
ジスタの電気的な特性が変動することを防止することができる。また、バックゲート電極
を設けることで、バイアス−熱ストレス試験（ＢＴ試験）前後におけるトランジスタのし
きい値電圧の変化量を低減することができる。
バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から
半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、ト
ランジスタのしきい値電圧がシフトする等の電気特性の劣化を防ぐことができる。
本明細書中では、トランジスタ１６１、トランジスタ１６２、及びトランジスタ１６３に
おける酸化物層１０５ａ、酸化物半導体層１０５ｂ、及び酸化物層１０５ｃをまとめて積
層体１０６ａとも記す。積層体１０６ａ中の、ソース電極１０７ａ及びドレイン電極１０
７ｂと重なる一部の領域には、低抵抗領域１０８ａ及び低抵抗領域１０８ｂが形成されて
いる。
図６に示すトランジスタ１６４は、トランジスタ１００とほぼ同様の構成を有するが、ソ
ース電極及びドレイン電極の断面形状が異なる。具体的には、ソース電極及びドレイン電
極の端部は、垂直に切り立った断面形状に比べて、側面が傾斜しており、前端部が先細る
ようにして終端させる断面形状であるほうが好ましい。すなわち、ソース電極及びドレイ
ン電極の断面は、酸化物半導体層１０５ｂと接する下端部と、下端部よりも外側に設けら
れた上端部と、を有し、下端部及び上端部のいずれか一方又は双方が、曲率を持って形成
される構造である。ソース電極及びドレイン電極の側面を上述した構造とすることで、ソ
ース電極及びドレイン電極より上方に形成する層（酸化物層１０５ｃやゲート絶縁層１１
１）の被覆性を向上させることができる。これにより、ゲート絶縁層１１１の絶縁耐圧を
向上させることができる。また、半導体装置の信頼性を向上させることができる。
このような断面形状のソース電極及びドレイン電極は、レジストマスク加工を行い、その
後エッチング処理を行うことで形成できる。レジストマスク加工は、例えば、電子ビーム
露光によって行うことができる。また、エッチング処理は、例えば、高密度プラズマ源で
ある誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍ
ａ）を備えるドライエッチング装置を用いて行うことができる。例えば、ＩＣＰ＝２００
０Ｗ、Ｂｉａｓ＝５０Ｗ、圧力＝０．６７Ｐａ、ＣＦ４／Ｏ２＝６０／４０ｓｃｃｍ、基
板温度＝４０℃のエッチング条件や、ＩＣＰ＝２０００Ｗ、Ｂｉａｓ＝５０Ｗ、圧力０．
６７Ｐａ、ＣＦ４＝１００ｓｃｃｍ、基板温度＝４０℃のエッチング条件を用いることが
できる。
＜半導体装置の材料＞
本発明の一態様の半導体装置の各構成要素について説明する。各絶縁層、ソース電極及び
ドレイン電極については先の記載も合わせて参照できる。なお、半導体装置の各構成要素
は単膜であっても多層膜であってもよい。
［基板］
基板１０１は、単なる支持材料に限らず、他のトランジスタ等のデバイスが形成された基
板であってもよい。この場合、トランジスタのゲート電極、ソース電極、ドレイン電極の
少なくとも一つは、上記の他のデバイスと電気的に接続されていてもよい。
基板１０１として用いる基板に大きな制限はないが、少なくとも後の加熱処理に耐えうる
程度の耐熱性を有していることが必要となる。例えばバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基板、サファイア基板等を用
いることができる。
また、基板１０１としてシリコン基板や炭化シリコン基板等の単結晶半導体基板、多結晶
半導体基板、シリコンゲルマニウム基板等の化合物半導体基板等を用いてもよい。また、
ＳＯＩ基板、半導体基板上に半導体素子が設けられたもの等を用いることができる。
なお、基板１０１として、可撓性基板（フレキシブル基板）を用いてもよい。可撓性基板
を用いる場合、可撓性基板上に、トランジスタや容量素子等を直接作製してもよいし、他
の作製基板上にトランジスタや容量素子等を作製し、その後可撓性基板に剥離、転置して
もよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板とトランジス
タや容量素子等との間に、剥離層を設けるとよい。
［絶縁層］
絶縁層１０３、絶縁層１１４、絶縁層１１５、ゲート絶縁層１１１、及びゲート絶縁層１
２１について説明する。
絶縁層１０３は、下地層として機能し、基板１０１からの不純物元素の拡散を抑制するこ
とができる。なお、基板１０１と、後に設ける酸化物層との絶縁性が確保できるようであ
れば、絶縁層１０３を設けない構成とすることもできる。
絶縁層１１４は、保護絶縁層として機能し、外部からの不純物元素の拡散を抑制すること
ができる。
絶縁層１１５は、平坦化機能を有し、トランジスタ起因の表面凹凸を低減することができ
る。絶縁層１１５には、後述する無機材料のほかに、ポリイミド、アクリル、ベンゾシク
ロブテン系樹脂等の有機材料や低誘電率材料（ｌｏｗ−ｋ材料）を用いることができる。
なお、酸化物層１０５ｃや酸化物層１０５ｅをゲート絶縁層の一部と見なすこともできる
。酸化物層とゲート絶縁層を積層することで、ソース電極及びドレイン電極と、ゲート電
極間の絶縁耐圧を向上させることができる。よって、信頼性の高い半導体装置を実現でき
る。
半導体装置が有する各絶縁層は、窒化アルミニウム、酸化アルミニウム、窒化酸化アルミ
ニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化ガリウム、窒化シリコン、酸化
シリコン、窒化酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム
、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル等か
ら選ばれた材料を、単層で又は積層して形成する。なお、本明細書中において、窒化酸化
とは、その組成として、酸素よりも窒素の含有量が多いものであって、酸化窒化とは、そ
の組成として、窒素よりも酸素の含有量が多いものを示す。なお、各元素の含有量は、例
えば、ＲＢＳ等を用いて測定することができる。
また、積層体と接する絶縁層を２層構造とし、積層体に接する側の絶縁層として、加熱に
より酸素を放出する絶縁層を用いてもよい。積層体と接する側の絶縁層として、加熱によ
り酸素を放出する絶縁層を用いることで、積層体に酸素を供給できるため好ましい。また
、積層体に接しない側の絶縁層に、酸素、水素、水等のブロッキング効果を有する絶縁層
を用いることで、積層体からの酸素の外部への拡散と、外部から積層体への水素、水等の
侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁層には、酸
化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イット
リウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の材料を用いる
ことができる。
また、絶縁層には、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウ
ムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（Ｈｆ
ＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウム等のｈｉｇｈ−ｋ材料を用いても
よい。
半導体装置が有する各絶縁層は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅ
ａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉ
ｏｎ）、パルスレーザー堆積法（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ：Ｐ
ＬＤ法）、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＭＯＣＶＤ
（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ
）法等を適宜用いて形成することができる。
絶縁層１０３の厚さは、例えば、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上
３００ｎｍ以下とすればよい。ゲート絶縁層の厚さは、１ｎｍ以上４００ｎｍ以下、好ま
しくは１０ｎｍ以上３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とする
。絶縁層１１４の厚さは、例えば、１０ｎｍ以上３００ｎｍ以下、好ましくは３０ｎｍ以
上２００ｎｍ以下とすればよい。
絶縁層１０３や絶縁層１１４は、例えば、窒化シリコン膜と酸化シリコン膜とを有する多
層膜としてもよい。このとき、酸化物半導体層（又は積層体）に近い側に酸化シリコン膜
を配置する。この場合、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化
シリコン膜は窒化酸化シリコン膜でも構わない。
酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、
ＥＳＲにてｇ値が２．００１の信号に由来するスピンのスピン密度が３×１０１７ｓｐｉ
ｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐｉｎｓ／ｃｍ３以下である酸化シリコン
膜を用いる。また、酸化シリコン膜は、過剰酸素を含む酸化シリコン膜であると、酸化物
半導体層（又は積層体）に酸素を供給できるため好ましい。窒化シリコン膜は水素及びア
ンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、ＴＤ
Ｓにて測定すればよい。また、窒化シリコン膜は、酸素を（ほとんど）透過しない窒化シ
リコン膜であると、酸化物半導体層（又は積層体）からの酸素の脱離を抑制できる。
なお、ゲート絶縁層を薄くすると、トンネル効果等に起因するゲートリークが問題となる
場合がある。ゲートリークの問題を解消するには、ゲート絶縁層に、前述のｈｉｇｈ−ｋ
材料を用いるとよい。ｈｉｇｈ−ｋ材料をゲート絶縁層に用いることで、電気的特性を確
保しつつ、ゲートリークを抑制するために膜厚を大きくすることが可能になる。なお、ｈ
ｉｇｈ−ｋ材料を含む層と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化
シリコン、酸化アルミニウム等のいずれかを含む層との積層構造としてもよい。
例えば、ゲート絶縁層が、積層体に接する層として酸化ハフニウム膜を有すると、半導体
装置のゲートリークを抑制できるため、好ましい。具体的には、トランジスタ１００やト
ランジスタ１４０において、酸化物層１０５ｃと接するゲート絶縁層１１１として、酸化
ハフニウム膜を設ければよい。または、トランジスタ１２０やトランジスタ１６０におい
て、酸化物層１０５ｅと接するゲート絶縁層１１１として、酸化ハフニウム膜を設ければ
よい。酸化ハフニウム膜は、ＭＯＣＶＤ法を用いて形成してもよい。
また、積層体上に酸化アルミニウム膜を設けることで、積層体に含まれる水素を酸化アル
ミニウム膜に拡散させ、積層体に含まれる水素を低減させることが好ましい。言い換える
と、積層体上に酸化アルミニウム膜を設けることで、酸化アルミニウム膜が積層体に含ま
れる水素をゲッタリングすることが好ましい。特に、酸化アルミニウム膜が過剰酸素を含
む絶縁膜であることが好ましい。
また、ゲート絶縁層１１１として、スパッタリング法を用いて形成した酸化シリコン膜を
用い、絶縁層１１４として、スパッタリング法を用いて形成した酸化アルミニウム膜、窒
化シリコン膜又は窒化酸化シリコン膜を用いることが好ましい。特に、該酸化シリコン膜
が過剰酸素を含む絶縁膜であることが好ましい。
本発明の一態様の半導体装置が有する積層体において、水素、窒素、炭素、シリコン、及
び主成分以外の金属元素は不純物となる。積層体中の不純物濃度を低減するためには、近
接するゲート絶縁層及び絶縁層１０３中の不純物濃度も低減することが好ましい。
［積層体］
積層体１０６ａは、酸化物層１０５ａと、酸化物層１０５ａ上の酸化物半導体層１０５ｂ
と、酸化物半導体層１０５ｂ上の酸化物層１０５ｃと、を有する。積層体１０６ｂは、酸
化物層１０５ｄと、酸化物層１０５ｄ上の酸化物層１０５ａと、酸化物層１０５ａ上の酸
化物半導体層１０５ｂと、酸化物半導体層１０５ｂ上の酸化物層１０５ｃと、酸化物層１
０５ｃ上の酸化物層１０５ｅと、を有する。
酸化物層１０５ａ、酸化物層１０５ｃ、酸化物層１０５ｄ、及び酸化物層１０５ｅは、そ
れぞれ独立に、絶縁性を示す酸化物層であってもよいし、半導体特性を示す酸化物（酸化
物半導体）層であってもよい。
積層体が有する各酸化物層及び酸化物半導体層は、ＩｎもしくはＧａの一方、又は両方を
含む。代表的には、Ｉｎ−Ｇａ酸化物（ＩｎとＧａを含む酸化物）、Ｉｎ−Ｚｎ酸化物（
ＩｎとＺｎを含む酸化物）、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｉｎと、元素Ｍと、Ｚｎを含む酸化
物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆから選ばれた１
種類以上の元素）が挙げられ、さらにＳｎ、Ｓｃ、又はＧｄ等を含んでいてもよい。
積層体が有する各酸化物層中及び酸化物半導体層中のインジウムやガリウム等の含有量は
、飛行時間型二次イオン質量分析法（ＴｏＦ−ＳＩＭＳ）や、Ｘ線電子分光法（ＸＰＳ）
で比較できる。積層体が有する各酸化物層及び酸化物半導体層それぞれの界面は、ＳＴＥ
Ｍ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃ
ｏｐｙ）を用いて観察することができる。
酸化物半導体層１０５ｂは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上であるため、トランジスタがオフ状態のときのリーク電流
（以下、オフ電流ともいう）を低減することができる。
また、酸化物半導体層１０５ｂに接する酸化物層１０５ａ及び酸化物層１０５ｃは、酸化
物半導体層１０５ｂを構成する金属元素と同じ金属元素を１種類以上含む材料により形成
されることが好ましい。このような材料を用いると、酸化物層１０５ａ及び酸化物層１０
５ｃと、酸化物半導体層１０５ｂとの間に界面準位を生じにくくすることができる。よっ
て、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動度を
向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減する
ことが可能となる。
同様に、酸化物層１０５ａに接する酸化物層１０５ｄは、酸化物層１０５ａを構成する金
属元素と同じ金属元素を１種類以上含む材料により形成されることが好ましい。このよう
な材料を用いると、酸化物層１０５ａと酸化物層１０５ｄとの間に界面準位を生じにくく
することができる。
同様に、酸化物層１０５ｃに接する酸化物層１０５ｅは、酸化物層１０５ｃを構成する金
属元素と同じ金属元素を１種類以上含む材料により形成されることが好ましい。このよう
な材料を用いると、酸化物層１０５ｃと酸化物層１０５ｅとの間に界面準位を生じにくく
することができる。
酸化物層１０５ａ及び酸化物半導体層１０５ｂの形成を、途中で大気に曝すことなく、不
活性ガス雰囲気、酸化性ガス雰囲気、又は減圧下に維持し、連続して行うことにより、酸
化物層１０５ａ及び酸化物半導体層１０５ｂの界面準位をさらに生じにくくすることがで
きる。酸化物層１０５ｄ及び酸化物層１０５ａの形成や、酸化物層１０５ｃ及び酸化物層
１０５ｅの形成においても同様である。
酸化物層１０５ｃや酸化物層１０５ｅをソース電極及びドレイン電極上に設けることで、
外部から侵入した水等の不純物が酸化物半導体層１０５ｂに到達しにくくすることができ
る。
各酸化物層の厚さは、例えば、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎ
ｍ以下とする。また、酸化物半導体層１０５ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好
ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
また、酸化物半導体層１０５ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物層１０５ａもＩｎ
−Ｍ−Ｚｎ酸化物であるとき、酸化物層１０５ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［
原子数比］、酸化物半導体層１０５ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］
とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくなる酸化物層１０５ａ及び酸化物半導体
層１０５ｂを選択する。なお、元素ＭはＩｎよりも酸素との結合力が強い金属元素であり
、例えばＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、Ｎｄ又はＨｆ等が挙げられる
。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなる酸化物層１０５ａ
及び酸化物半導体層１０５ｂを選択する。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よ
りも２倍以上大きくなる酸化物層１０５ａ及び酸化物半導体層１０５ｂを選択する。より
好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きくなる酸化物層１０５ａ及び酸
化物半導体層１０５ｂを選択する。酸化物層１０５ａを上記構成とすることにより、酸化
物層１０５ａを、酸化物半導体層１０５ｂよりも酸素欠損が生じにくい層とすることがで
きる。
また、酸化物半導体層１０５ｂがＩｎ−Ｍ−Ｚｎ酸化物であり、酸化物層１０５ｃもＩｎ
−Ｍ−Ｚｎ酸化物であるとき、酸化物半導体層１０５ｂをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：
ｚ２［原子数比］、酸化物層１０５ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］
とすると、ｙ３／ｘ３がｙ２／ｘ２よりも大きくなる酸化物半導体層１０５ｂ及び酸化物
層１０５ｃを選択する。好ましくは、ｙ３／ｘ３がｙ２／ｘ２よりも１．５倍以上大きく
なる酸化物半導体層１０５ｂ及び酸化物層１０５ｃを選択する。さらに好ましくは、ｙ３
／ｘ３がｙ２／ｘ２よりも２倍以上大きくなる酸化物半導体層１０５ｂ及び酸化物層１０
５ｃを選択する。より好ましくは、ｙ３／ｘ３がｙ２／ｘ２よりも３倍以上大きくなる酸
化物半導体層１０５ｂ及び酸化物層１０５ｃを選択する。酸化物層１０５ｃを上記構成と
することにより、酸化物層１０５ｃを、酸化物半導体層１０５ｂよりも酸素欠損が生じに
くい層とすることができる。
同様に、酸化物層１０５ａ及び酸化物層１０５ｄがＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸
化物層１０５ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物層１０５ｄを
Ｉｎ：Ｍ：Ｚｎ＝ｘ４：ｙ４：ｚ４［原子数比］とすると、ｙ４／ｘ４がｙ１／ｘ１より
も大きくなる酸化物層１０５ａ及び酸化物層１０５ｄを選択する。好ましくは、ｙ４／ｘ
４がｙ１／ｘ１よりも１．５倍以上、さらに好ましくは、ｙ４／ｘ４がｙ１／ｘ１よりも
２倍以上、より好ましくは、ｙ４／ｘ４がｙ１／ｘ２よりも３倍以上大きくなる酸化物層
１０５ａ及び酸化物層１０５ｄを選択する。
同様に、酸化物層１０５ｃ及び酸化物層１０５ｅがＩｎ−Ｍ−Ｚｎ酸化物であるとき、酸
化物層１０５ｃをＩｎ：Ｍ：Ｚｎ＝ｘ３：ｙ３：ｚ３［原子数比］、酸化物層１０５ｅを
Ｉｎ：Ｍ：Ｚｎ＝ｘ５：ｙ５：ｚ５［原子数比］とすると、ｙ５／ｘ５がｙ３／ｘ３より
も大きくなる酸化物層１０５ｃ及び酸化物層１０５ｅを選択する。好ましくは、ｙ５／ｘ
５がｙ３／ｘ３よりも１．５倍以上、さらに好ましくは、ｙ５／ｘ５がｙ３／ｘ３よりも
２倍以上、より好ましくは、ｙ５／ｘ５がｙ３／ｘ３よりも３倍以上大きくなる酸化物層
１０５ｃ及び酸化物層１０５ｅを選択する。
なお、酸化物層１０５ａ、酸化物層１０５ｃ、酸化物層１０５ｄ、又は酸化物層１０５ｅ
がＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの和を１００ａｔｏｍｉｃ％とすると、好
ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましく
はＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上である。また、酸化物半
導体層１０５ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、ＩｎとＭの和を１００ａｔｏｍｉｃ
％とすると、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、
さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満である。
例えば、Ｉｎ又はＧａを含む酸化物層１０５ａ及び酸化物層１０５ｃとしてＩｎ：Ｇａ：
Ｚｎ＝１：３：２、１：３：４、１：６：２、１：６：４、１：６：１０、１：９：６、
又は１：９：０［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体層１０５ｂ
としてＩｎ：Ｇａ：Ｚｎ＝１：１：１又は３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸
化物を用いることができる。また、例えば、Ｉｎ又はＧａを含む酸化物層１０５ａ、酸化
物層１０５ｃ、酸化物層１０５ｄ、及び酸化物層１０５ｅとしてＩｎ：Ｇａ：Ｚｎ＝１：
３：２、１：３：４、１：６：２、１：６：４、１：６：１０、１：９：６、又は１：９
：０［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用い、酸化物半導体層１０５ｂとしてＩｎ
：Ｇａ：Ｚｎ＝１：１：１又は３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用い
ることができる。なお、酸化物層１０５ａ、酸化物層１０５ｃ、酸化物層１０５ｄ、酸化
物層１０５ｅ、及び酸化物半導体層１０５ｂの原子数比はそれぞれ、誤差として上記の原
子数比のプラスマイナス２０％の変動を含む。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比のも
のを用いればよい。
積層体を用いたトランジスタに安定した電気特性を付与するためには、酸化物半導体層１
０５ｂ中の酸素欠損及び不純物濃度を低減し、酸化物半導体層１０５ｂを真性又は実質的
に真性と見なせる半導体層とすることが好ましい。また、酸化物半導体層１０５ｂ中のチ
ャネル形成領域が真性又は実質的に真性と見なせることが好ましい。
トランジスタのチャネルが形成される酸化物半導体層１０５ｂにおいて、欠陥、代表的に
は酸素欠損はできる限り低減されていることが好ましい。例えば、磁場の向きを膜面に対
して平行に印加した電子スピン共鳴法によるｇ値＝１．９３のスピン密度（酸化物半導体
に含まれる欠陥密度に相当）は、測定器の検出下限以下まで低減されていることが好まし
い。酸化物半導体に含まれる欠陥、代表的には酸素欠損をできる限り低減することで、ト
ランジスタがノーマリーオン特性となることを抑制することができ、半導体装置の電気特
性及び信頼性を向上させることができる。また、半導体装置の消費電力を低減することが
できる。
トランジスタのしきい値電圧のマイナス方向への変動は酸素欠損だけではなく、酸化物半
導体に含まれる水素（水などの水素化合物を含む）によっても引き起こされることがある
。酸化物半導体に含まれる水素は金属原子と結合した酸素と反応して水になると共に、酸
素が脱離した格子（又は酸素が脱離した部分）に欠損（酸素欠損）を形成する。また、水
素の一部が酸素と反応することで、キャリアである電子を生成してしまう。従って、水素
が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。
また、酸化物半導体層１０５ｂにおいて、水素、窒素、炭素、シリコン、及び主成分以外
の金属元素は不純物となる。酸化物半導体層１０５ｂ中の不純物濃度を低減するためには
、近接する酸化物層１０５ａ中及び酸化物層１０５ｃ中の不純物濃度も酸化物半導体層１
０５ｂと同程度まで低減することが好ましい。さらには、酸化物層１０５ｄ中及び酸化物
層１０５ｅ中の不純物濃度も酸化物半導体層１０５ｂと同程度まで低減することが好まし
い。
例えば、酸化物半導体層１０５ｂ中で水素及び窒素は、ドナー準位を形成し、キャリア密
度を増大させてしまう。また、酸化物半導体層１０５ｂにシリコンが高い濃度で含まれる
ことにより、酸化物半導体層１０５ｂにシリコンに起因する不純物準位が形成される。該
不純物準位は、トラップとなり、トランジスタの電気特性を劣化させることがある。
以上のことから、本発明の一態様では、酸化物半導体層１０５ｂのキャリア密度を、１×
１０１７／ｃｍ３未満、１×１０１５／ｃｍ３未満、又は１×１０１３／ｃｍ３未満とす
る。
また、本発明の一態様では、酸化物半導体層１０５ｂの一部又は全ての水素濃度を、二次
イオン分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅ
ｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔ
ｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、本発明の一態様では、酸化物半導体層１０５ｂの一部又は全ての窒素濃度を、ＳＩ
ＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましく
は５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、本発明の一態様では、酸化物半導体層１０５ｂの一部又は全ての炭素濃度を、ＳＩ
ＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましく
は５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、本発明の一態様では、酸化物半導体層１０５ｂの一部又は全てのシリコン濃度を、
ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔ
ｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ま
しくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、本発明の一態様では、酸化物半導体層１０５ｂにおいて、ＴＤＳによるｍ／ｚが２
（水素分子等）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚ
が２８である気体分子（原子）及びｍ／ｚが４４である気体分子（原子）の放出量が、そ
れぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とする。
また、本発明の一態様では、酸化物半導体層１０５ｂにおいて、ＳＩＭＳにより得られる
アルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好
ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金
属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電
流を増大させることがある。
このように、不純物（水素、窒素、アルカリ金属又はアルカリ土類金属など）をできる限
り低減させ、酸化物半導体層１０５ｂを高純度化させた酸化物半導体層とすることで、エ
ンハンスメント型となり、トランジスタがノーマリーオン特性となることを抑制でき、ト
ランジスタのオフ電流を極めて低減することができる。従って、良好な電気特性に有する
半導体装置を作製できる。また、信頼性を向上させた半導体装置を作製することができる
。
以下では、酸化物半導体膜の構造について説明する。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
まずは、ＣＡＡＣ−ＯＳ膜について説明する。
ＣＡＡＣ−ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔ
ｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶部同士の境界、即ち結
晶粒界（グレインバウンダリーともいう）を確認することができない。そのため、ＣＡＡ
Ｃ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察
）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう）又は上面の凹凸を反
映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面又は上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥ
Ｍ観察）すると、結晶部において、金属原子が三角形状又は六角形状に配列していること
を確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない
。
なお、ＣＡＡＣ−ＯＳ膜に対し、電子回折を行うと、配向性を示すスポット（輝点）が観
測される。
断面ＴＥＭ観察及び平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有してい
ることがわかる。
なお、ＣＡＡＣ−ＯＳ膜に含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体
内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎ
ｍ未満、５ｎｍ未満又は３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし
、ＣＡＡＣ−ＯＳ膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域を
形成する場合がある。例えば、平面ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以
上又は１０００μｍ２以上となる結晶領域が観察される場合がある。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装
置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜
のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが
現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属される
ことから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に概略
垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは
、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化
物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）と
して試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に
帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５
６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸及びｂ軸の配向は不規
則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面又は上面の法線ベクトルに平行な方
向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列し
た金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、又は加熱処理などの結晶化処理を行っ
た際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面又は上
面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状を
エッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面又は
上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。
例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部
の割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物
が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成され
ることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法
による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れ
る場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性
を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍に
ピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
（又は分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原
子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物
は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性又は実
質的に高純度真性と呼ぶ。高純度真性又は実質的に高純度真性である酸化物半導体膜は、
キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化
物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリ
ーオンともいう）になることが少ない。また、高純度真性又は実質的に高純度真性である
酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いた
トランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸
化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く
、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準
位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合があ
る。
また、ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
酸化物半導体層１０５ｂをＣＡＡＣ−ＯＳ膜とするためには、酸化物半導体層１０５ｂが
形成される表面が非晶質であると好ましい。酸化物半導体層１０５ｂが形成される表面が
結晶質であると、酸化物半導体層１０５ｂの結晶性が乱れやすく、ＣＡＡＣ−ＯＳ膜が形
成されにくい。
また、酸化物半導体層１０５ｂが形成される表面はＣＡＡＣ−ＯＳ膜と同様の結晶質を有
していてもよい。酸化物半導体層１０５ｂが形成される表面がＣＡＡＣ−ＯＳ膜と同様の
結晶質を有している場合は、酸化物半導体層１０５ｂもＣＡＡＣ−ＯＳ膜になりやすい。
よって、酸化物半導体層１０５ｂをＣＡＡＣ−ＯＳ膜とするためには、酸化物層１０５ａ
が非晶質であるか、ＣＡＡＣ−ＯＳ膜と同様の結晶質であると好ましい。
また、酸化物半導体層１０５ｂがＣＡＡＣ−ＯＳ膜であるとき、酸化物半導体層１０５ｂ
上に形成される酸化物層１０５ｃは、ＣＡＡＣ−ＯＳ膜と同様の結晶質となりやすい。た
だし、酸化物層１０５ｃは結晶質に限定されず、非晶質であっても構わない。
積層体を用いたトランジスタにおいて、酸化物半導体層１０５ｂはチャネルが形成される
層であるため、酸化物半導体層１０５ｂが高い結晶性を有すると、トランジスタに安定し
た電気特性を付与できるため好ましい。
次に、多結晶酸化物半導体膜について説明する。
多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒を確認することができる。多結
晶酸化物半導体膜に含まれる結晶粒は、例えば、ＴＥＭによる観察像で、２ｎｍ以上３０
０ｎｍ以下、３ｎｍ以上１００ｎｍ以下又は５ｎｍ以上５０ｎｍ以下の粒径であることが
多い。また、多結晶酸化物半導体膜は、ＴＥＭによる観察像で、結晶粒界を確認できる場
合がある。
多結晶酸化物半導体膜は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位
が異なっている場合がある。また、多結晶酸化物半導体膜に対し、ＸＲＤ装置を用いて構
造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有する多結晶酸化物半導体膜のｏｕｔ
−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピーク、２θが３６°近傍の
ピーク、又はそのほかのピークが現れる場合がある。
多結晶酸化物半導体膜は、高い結晶性を有するため、高い電子移動度を有する場合がある
。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有する
。ただし、多結晶酸化物半導体膜は、結晶粒界に不純物が偏析する場合がある。また、多
結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、結晶粒界が
キャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体膜を用い
たトランジスタは、ＣＡＡＣ−ＯＳ膜を用いたトランジスタと比べて、電気特性の変動が
大きく、信頼性の低いトランジスタとなる場合がある。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することができ
ない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下
、又は１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以
下、又は１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ
）を有する酸化物半導体膜を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄ
ｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ−ＯＳ膜は、例えば、ＴＥＭに
よる観察像では、結晶粒界を明確に確認できない場合がある。
ｎｃ−ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、ｎｃ−ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、ｎｃ−ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装
置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示
すピークが検出されない。また、ｎｃ−ＯＳ膜に対し、結晶部よりも大きいプローブ径（
例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう）を行うと
、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳ膜に対し、結晶
部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を
行うと、スポットが観測される。また、ｎｃ−ＯＳ膜に対しナノビーム電子回折を行うと
、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−
ＯＳ膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測さ
れる場合がある。
ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ−ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ−ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−Ｏ
Ｓ膜は、ＣＡＡＣ−ＯＳ膜と比べて欠陥準位密度が高くなる。
従って、ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、キャリア密度が高くなる場合があ
る。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、
ｎｃ−ＯＳ膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また、
ｎｃ−ＯＳ膜は、ＣＡＡＣ−ＯＳ膜と比べて、欠陥準位密度が高いため、キャリアトラッ
プが多くなる場合がある。従って、ｎｃ−ＯＳ膜を用いたトランジスタは、ＣＡＡＣ−Ｏ
Ｓ膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジス
タとなる。ただし、ｎｃ−ＯＳ膜は、比較的不純物が多く含まれていても形成することが
できるため、ＣＡＡＣ−ＯＳ膜よりも形成が容易となり、用途によっては好適に用いるこ
とができる場合がある。そのため、ｎｃ−ＯＳ膜を用いたトランジスタを有する半導体装
置は、生産性高く作製することができる場合がある。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、ＴＥＭによる観察像で、結晶部を確認することができない。
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
非晶質酸化物半導体膜は、水素などの不純物を高い濃度で含む酸化物半導体膜である。ま
た、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。
不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜は、キャリアトラップやキャリア
発生源が多い酸化物半導体膜である。
従って、非晶質酸化物半導体膜は、ｎｃ−ＯＳ膜と比べて、さらにキャリア密度が高くな
る場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオ
ンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジス
タに好適に用いることができる場合がある。非晶質酸化物半導体膜は、欠陥準位密度が高
いため、キャリアトラップが多くなる場合がある。従って、非晶質酸化物半導体膜を用い
たトランジスタは、ＣＡＡＣ−ＯＳ膜やｎｃ−ＯＳ膜を用いたトランジスタと比べて、電
気特性の変動が大きく、信頼性の低いトランジスタとなる。
次に、単結晶酸化物半導体膜について説明する。
単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）
酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結
晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少な
い。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャ
リアトラップが少なくなる場合がある。従って、単結晶酸化物半導体膜を用いたトランジ
スタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜は、欠陥が少ないと密度が高くなる。また、酸化物半導体膜は、結
晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと
密度が高くなる。単結晶酸化物半導体膜は、ＣＡＡＣ−ＯＳ膜よりも密度が高い。また、
ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導
体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶
質酸化物半導体膜よりも密度が高い。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡ
ＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、微結晶酸化物半導体、
非晶質酸化物半導体の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶
質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域、ＣＡＡ
Ｃ−ＯＳの領域、のいずれか二種以上の領域を有する場合がある。また、混合膜は、例え
ば、非晶質酸化物半導体の領域、微結晶酸化物半導体の領域、多結晶酸化物半導体の領域
、ＣＡＡＣ−ＯＳの領域、のいずれか二種以上の領域の積層構造を有する場合がある。
［ゲート電極、ソース電極、ドレイン電極］
半導体装置が有する電極について説明する。具体的には、ゲート電極（ゲート電極１１３
やゲート電極１２３）、ソース電極（ソース電極１０７ａやソース電極１０９ａ）、及び
ドレイン電極（ドレイン電極１０７ｂやドレイン電極１０９ｂ）について説明する。
半導体装置が有する電極（ゲート電極や、ソース電極及びドレイン電極）を形成するため
の導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル
、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マ
グネシウム、ジルコニウム、ベリリウム等から選ばれた金属元素、上述した金属元素を成
分とする合金、又は上述した金属元素を組み合わせた合金等を用いることができる。また
、リン等の不純物元素を含有させた多結晶シリコンに代表される半導体、ニッケルシリサ
イド等のシリサイドを用いてもよい。導電膜の形成方法は特に限定されず、蒸着法、ＣＶ
Ｄ法、スパッタリング法、スピンコート法等の各種形成方法を用いることができる。
また、半導体装置が有する電極は、インジウム錫酸化物（ＩＴＯ）、酸化タングステンを
含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含
むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸
化ケイ素を添加したインジウム錫酸化物等の酸素を含む導電性材料を適用することもでき
る。また、上記酸素を含む導電性材料と、上記金属元素を含む材料の積層構造とすること
もできる。
また、半導体装置が有する電極としては、例えば、シリコンを含むアルミニウム膜の単層
構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積
層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜
上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜
を積層し、さらにその上にチタン膜を形成する三層構造等が挙げられる。また、アルミニ
ウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウ
ムから選ばれた元素の膜、又は複数組み合わせた合金膜、もしくは窒化物膜を用いてもよ
い。
また、ゲート電極とゲート絶縁層との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ
−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導
体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化物（ＩｎＮ、ＺｎＮ
等）膜等を設けてもよい。これらは５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親
和力よりも大きい値を有するため、チャネルが形成される半導体層に酸化物半導体を用い
たトランジスタのしきい値電圧を正の電圧の方向に変動させることができ、所謂ノーマリ
ーオフ特性のスイッチング素子を実現できる。例えば、ゲート電極とゲート絶縁層との間
に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を設ける場合、少なくとも酸化物半導体層１０
５ｂより高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜
を設ける。
なお、ゲート電極の厚さは、１０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３０
０ｎｍ以下とすればよい。ソース電極１０７ａ及びドレイン電極１０７ｂの厚さは、１０
ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ以上３００ｎｍ以下とすればよい。ソース
電極１０９ａ及びドレイン電極１０９ｂの厚さは、好ましくは５ｎｍ以上５００ｎｍ以下
、より好ましくは１０ｎｍ以上３００ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎ
ｍ以下とする。
また、ソース電極１０７ａとソース電極１０９ａを電気的に接続する導電層１１７ａ、及
びドレイン電極１０７ｂとドレイン電極１０９ｂを電気的に接続する導電層１１７ｂも、
上記に挙げた半導体装置が有する電極を形成するための導電性材料を用いて形成できる。
≪積層体のエネルギーバンド構造≫
本実施の形態における積層体の機能及びその効果について、図７に示すエネルギーバンド
構造図を用いて説明する。
本発明の一態様の半導体装置が有する積層体では、酸化物半導体層の伝導帯（コンダクシ
ョンバンドともいう）の下端が最も低いエネルギー準位をとる、井戸型構造（ウェル構造
とも呼ぶ）を構成し、酸化物半導体層にチャネルが形成されるような構造とする。そのた
めには、酸化物半導体層は、真空準位からの伝導帯の下端までの深さ（電子親和力とも表
現できる）が積層体を構成する各酸化物層よりも大きいとよい。具体的には、酸化物半導
体層は、該各酸化物層よりも電子親和力が０．２ｅＶ以上大きいとよい。
図７（Ａ）は、積層体１０６ａを有する本発明の一態様の半導体装置における絶縁層１０
３からゲート絶縁層１１１までの間のエネルギーバンド構造を示している。図７（Ａ）中
、Ｅｃ１８３、Ｅｃ１８５ａ、Ｅｃ１８５ｂ、Ｅｃ１８５ｃ、Ｅｃ１８１は、それぞれ、
絶縁層１０３、酸化物層１０５ａ、酸化物半導体層１０５ｂ、酸化物層１０５ｃ、ゲート
絶縁層１１１の伝導帯下端のエネルギーを示している。
図７（Ｂ）は、積層体１０６ｂを有する本発明の一態様の半導体装置における絶縁層１０
３からゲート絶縁層１１１までの間のエネルギーバンド構造を示している。図７（Ｂ）中
、Ｅｃ１８３、Ｅｃ１８５ｄ、Ｅｃ１８５ａ、Ｅｃ１８５ｂ、Ｅｃ１８５ｃ、Ｅｃ１８５
ｅ、Ｅｃ１８１は、それぞれ、絶縁層１０３、酸化物層１０５ｄ、酸化物層１０５ａ、酸
化物半導体層１０５ｂ、酸化物層１０５ｃ、酸化物層１０５ｅ、ゲート絶縁層１１１の伝
導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（電子親和力ともいう）は、真空準位
と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう）からエネルギーギ
ャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ（ＨＯＲＩ
ＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ−３００）を用いて測定できる。また、真空準位と
価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅ
ｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置（ＰＨＩ社 Ｖｅｒ
ｓａＰｒｏｂｅ）を用いて測定できる。
絶縁層１０３とゲート絶縁層１１１は絶縁物であるため、Ｅｃ１８３とＥｃ１８１は、Ｅ
ｃ１８５ａ〜Ｅｃ１８５ｅよりも真空準位に近い（電子親和力が小さい）。
図７（Ａ）（Ｂ）において、Ｅｃ１８５ａは、Ｅｃ１８５ｂよりも真空準位に近い。具体
的には、Ｅｃ１８５ａは、Ｅｃ１８５ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０
．１ｅＶ以上又は０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は
０．４ｅＶ以下真空準位に近い。
また、図７（Ａ）（Ｂ）において、Ｅｃ１８５ｃは、Ｅｃ１８５ｂよりも真空準位に近い
。具体的には、Ｅｃ１８５ｃは、Ｅｃ１８５ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以
上、０．１ｅＶ以上又は０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以
下又は０．４ｅＶ以下真空準位に近い。
また、図７（Ｂ）において、Ｅｃ１８５ｄは、Ｅｃ１８５ａよりも真空準位に近い。具体
的には、Ｅｃ１８５ｄは、Ｅｃ１８５ａよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０
．１ｅＶ以上又は０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は
０．４ｅＶ以下真空準位に近い。
また、図７（Ｂ）において、Ｅｃ１８５ｅは、Ｅｃ１８５ｃよりも真空準位に近い。具体
的には、Ｅｃ１８５ｅは、Ｅｃ１８５ｃよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０
．１ｅＶ以上又は０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下又は
０．４ｅＶ以下真空準位に近い。
また、図７（Ａ）（Ｂ）では、酸化物層１０５ａと酸化物半導体層１０５ｂとの間、及び
酸化物半導体層１０５ｂと酸化物層１０５ｃとの間において、伝導帯下端のエネルギーは
連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんどない。
さらに、図７（Ｂ）では、酸化物層１０５ｄと酸化物層１０５ａとの間、及び酸化物層１
０５ｃと酸化物層１０５ｅとの間において、伝導帯下端のエネルギーは連続的に変化する
。即ち、これらの界面においても、準位は存在しないか、ほとんどない。
従って、図７（Ａ）（Ｂ）のようなエネルギーバンド構造を有する積層体１０６ａ、積層
体１０６ｂにおいて、電子は酸化物半導体層１０５ｂを主として移動することになる。そ
のため、積層体の外側である絶縁層との界面に準位が存在したとしても、当該準位は電子
の移動にほとんど影響しない。また、積層体を構成する層と層との間に準位が存在しない
か、ほとんどないため、当該領域において電子の移動を阻害することもない。従って、酸
化物半導体層１０５ｂは高い電子移動度を有する。
なお、図７（Ａ）に示すように、酸化物層１０５ａと絶縁層１０３の界面、及び酸化物層
１０５ｃとゲート絶縁層１１１の界面近傍には、不純物や欠陥に起因したトラップ準位１
９１が形成され得るものの、酸化物層１０５ａ及び酸化物層１０５ｃがあることにより、
酸化物半導体層１０５ｂと当該トラップ準位とを遠ざけることができる。
同様に、図７（Ｂ）に示すように、酸化物層１０５ｄと絶縁層１０３の界面、及び酸化物
層１０５ｅとゲート絶縁層１１１の界面近傍には、不純物や欠陥に起因したトラップ準位
１９１が形成され得るものの、酸化物層１０５ａ、酸化物層１０５ｃ、酸化物層１０５ｄ
、及び酸化物層１０５ｅがあることにより、酸化物半導体層１０５ｂと当該トラップ準位
とを遠ざけることができる。
ただし、図７（Ａ）において、Ｅｃ１８５ａ又はＥｃ１８５ｃと、Ｅｃ１８５ｂとのエネ
ルギー差が小さい場合、酸化物半導体層１０５ｂの電子が、該エネルギー差を越えてトラ
ップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマ
イナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
Ｅｃ１８５ａ及びＥｃ１８５ｃと、Ｅｃ１８５ｂとのエネルギー差を、それぞれ０．１ｅ
Ｖ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低
減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
同様に、図７（Ｂ）において、Ｅｃ１８５ｄ又はＥｃ１８５ｅと、Ｅｃ１８５ｂとのエネ
ルギー差が小さい場合、酸化物半導体層１０５ｂの電子が、該エネルギー差を越えてトラ
ップ準位に達することがある。
Ｅｃ１８５ｄ及びＥｃ１８５ｅと、Ｅｃ１８５ｂとのエネルギー差を、それぞれ０．１ｅ
Ｖ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低
減され、トランジスタの電気特性を良好なものとすることができるため、好ましい。
図７（Ａ）のようなエネルギーバンド構造を有する積層体１０６ａとしては、例えば、酸
化物層１０５ａ及び酸化物層１０５ｃを、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、
又は１：９：６［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化物半導体層
１０５ｂを、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１又は３：１：２［原子数比］のＩｎ−Ｇａ−
Ｚｎ酸化物を用いて形成する積層体が挙げられる。
つまり、積層体の各層をＩｎ−Ｍ−Ｚｎ酸化物を用いて形成する場合、伝導帯下端のエネ
ルギーを真空準位に近づけたい層ほど、Ｉｎに対する元素Ｍの原子数比が大きいＩｎ−Ｍ
−Ｚｎ酸化物を用いればよい。
また、図７（Ｃ）（Ｄ）に示すように、酸化物層１０５ａの伝導帯下端のエネルギーと酸
化物層１０５ｃの伝導帯下端のエネルギーは、異なっていてもよい。
図７（Ｃ）のようなエネルギーバンド構造を有する積層体１０６ａとしては、例えば、酸
化物層１０５ｃを、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物
を用いて形成し、酸化物層１０５ａを、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、又は１：６：４
［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化物半導体層１０５ｂを、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：１：１、又は３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を
用いて形成する積層体が挙げられる。また、酸化物層１０５ｃを、Ｉｎ：Ｇａ：Ｚｎ＝１
：６：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化物層１０５ａを、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化
物半導体層１０５ｂを、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又は３：１：２［原子数比］の
Ｉｎ−Ｇａ−Ｚｎ酸化物を用いて形成する積層体が挙げられる。
また、図７（Ｄ）のようなエネルギーバンド構造を有する積層体１０６ａとしては、例え
ば、酸化物層１０５ａを、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ
酸化物を用いて形成し、酸化物層１０５ｃを、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、又は１：
６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化物半導体層１０５ｂ
を、Ｉｎ：Ｇａ：Ｚｎ＝１：１：、又は３：１：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化
物を用いて形成する積層体が挙げられる。また、酸化物層１０５ａを、Ｉｎ：Ｇａ：Ｚｎ
＝１：６：４の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化物層１０５ｃを
、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、
酸化物半導体層１０５ｂを、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又は３：１：２［原子数比
］のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成する積層体が挙げられる。
図７（Ｂ）のようなエネルギーバンド構造を有する積層体１０６ｂとしては、例えば、酸
化物層１０５ｄ及び酸化物層１０５ｅを、Ｉｎ：Ｇａ：Ｚｎ＝１：９：６の原子数比のＩ
ｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化物層１０５ａ及び酸化物層１０５ｃを、Ｉｎ
：Ｇａ：Ｚｎ＝１：３：２、又は１：６：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用
いて形成し、酸化物半導体層１０５ｂを、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又は３：１：
２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成する積層体が挙げられる。また、
酸化物層１０５ｄ及び酸化物層１０５ｅを、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４の原子数比の
Ｉｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化物層１０５ａ及び酸化物層１０５ｃを、Ｉ
ｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いて形成し、酸化
物半導体層１０５ｂを、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、又は３：１：２［原子数比］の
Ｉｎ−Ｇａ−Ｚｎ酸化物を用いて形成する積層体が挙げられる。
なお、各酸化物層のバンドギャップは、酸化物半導体層１０５ｂのバンドギャップよりも
広いほうが好ましい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置の作製方法について図８〜図１３を用い
て説明する。
＜半導体装置の作製方法例＞
本発明の一態様の半導体装置の作製方法の一例として、トランジスタ１００の作製方法の
一例を、図８を用いて説明する。
［絶縁層の形成］
まず、基板１０１上に絶縁層１０３を形成する。上述の通り、絶縁層１０３は、積層体へ
の酸素の供給源となりえる酸素を含む材料で形成することが好ましく、過剰酸素を含む膜
であることが好ましい。
絶縁層１０３に酸素を過剰に含有させるためには、例えば、酸素雰囲気下にて絶縁層１０
３の成膜を行えばよい。または、成膜後の絶縁層１０３に酸素を導入して酸素を過剰に含
有させてもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁層１０３に酸素（少なくとも酸素ラジカル、酸素原子、酸素イオン
のいずれかを含む）を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法と
しては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラ
ズマ処理等を用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、酸
素、一酸化二窒素、二酸化窒素、二酸化炭素、一酸化炭素等を用いることができる。また
、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。
ここでは、基板１０１としてガラス基板を用い、絶縁層１０３として窒化シリコン膜、第
１の酸化シリコン膜、及び第２の酸化シリコン膜の多層膜を用いる場合について例示する
。
まず、基板１０１上に窒化シリコン膜を形成する。窒化シリコン膜は、ＣＶＤ法の一種で
あるプラズマＣＶＤ法によって形成することが好ましい。具体的には、基板温度を１８０
℃以上４００℃以下、好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性
ガス、窒素ガス及びアンモニアガスを用いて圧力２０Ｐａ以上２５０Ｐａ以下、好ましく
は４０Ｐａ以上２００Ｐａ以下として、高周波電力を供給することで成膜すればよい。
なお、窒素ガスはアンモニアガスの流量の５倍以上５０倍以下、好ましくは１０倍以上５
０倍以下とする。なお、アンモニアガスを用いることで、シリコンを含む堆積性ガス及び
窒素ガスの分解を促すことができる。これは、アンモニアガスがプラズマエネルギー及び
熱エネルギーによって解離し、解離することで生じるエネルギーが、シリコンを含む堆積
性ガスの結合、及び窒素ガスの結合の分解に寄与するためである。
従って、上述の方法によって、水素ガス及びアンモニアガスの放出量が少ない窒化シリコ
ン膜を成膜することができる。また、水素の含有量が少ないため、緻密となり、水素、水
及び酸素を透過しない、又はほとんど透過しない窒化シリコン膜を形成することができる
。
次に、第１の酸化シリコン膜を形成する。第１の酸化シリコン膜は、プラズマＣＶＤ法に
よって形成することが好ましい。具体的には、基板温度を１６０℃以上３５０℃以下、好
ましくは１８０℃以上２６０℃以下とし、シリコンを含む堆積性ガス及び酸化性ガスを用
いて圧力を１００Ｐａ以上２５０Ｐａ以下、好ましくは１００Ｐａ以上２００Ｐａ以下と
して、電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、好ましくは０．２５Ｗ／ｃ
ｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給することで成膜する。
上述の方法によれば、プラズマ中でのガスの分解効率が高まり、酸素ラジカルが増加し、
ガスの酸化が進むため、過剰酸素を含む第１の酸化シリコン膜を成膜することができる。
続いて、第２の酸化シリコン膜を形成する。第２の酸化シリコン膜は、プラズマＣＶＤ法
によって形成することが好ましい。具体的には、基板温度を１８０℃以上４００℃以下、
好ましくは２００℃以上３７０℃以下とし、シリコンを含む堆積性ガス及び酸化性ガスを
用いて圧力を２０Ｐａ以上２５０Ｐａ以下、好ましくは４０Ｐａ以上２００Ｐａ以下とし
て、電極に高周波電力を供給することで形成する。なお、シリコンを含む堆積性ガスの代
表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性ガスとし
ては、酸素、オゾン、亜酸化窒素、二酸化窒素等がある。
なお、シリコンを含む堆積性ガスに対する酸化性ガスの流量を１００倍以上とすることで
、第２の酸化シリコン膜中の水素含有量を低減し、かつダングリングボンドを低減するこ
とができる。
以上のようにして、第１の酸化シリコン膜よりも欠陥密度の小さい第２の酸化シリコン膜
を成膜する。即ち、第２の酸化シリコン膜は、ＥＳＲにてｇ値が２．００１の信号に由来
するスピンの密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下、好ましくは５×１０１６ｓｐ
ｉｎｓ／ｃｍ３以下とすることができる。
また、窒化シリコン膜形成後に、窒化シリコン膜に酸素を添加する処理を行ってもよい。
また、第１の酸化シリコン膜形成後に、第１の酸化シリコン膜に酸素を添加する処理を行
ってもよい。また、第２の酸化シリコン膜形成後に、第２の酸化シリコン膜に酸素を添加
する処理を行ってもよい。
［積層体の形成１］
次に、絶縁層１０３上に、酸化物層１０５ａ及び酸化物半導体層１０５ｂを形成する。
酸化物層１０５ａ及び酸化物半導体層１０５ｂは、スパッタリング法、塗布法、パルスレ
ーザー堆積法、レーザーアブレーション法等を用いてそれぞれ形成することができる。
スパッタリング法でＩｎ又はＧａを含む酸化物層１０５ａ及び酸化物半導体層１０５ｂを
形成する場合、プラズマを発生させるための電源装置は、高周波（ＲＦ）電源装置、交流
（ＡＣ）電源装置、直流（ＤＣ）電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガ
スを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比
を高めることが好ましい。スパッタリングガスは不純物濃度の少ないガスを用いる。具体
的には、露点が−８０℃以下、好ましくは−１００℃以下、さらに好ましくは−１２０℃
以下であるスパッタリングガスを用いる。
また、ターゲットは、形成する酸化物層１０５ａ及び酸化物半導体層１０５ｂの組成にあ
わせて、適宜選択すればよい。
なお、酸化物層１０５ａ及び酸化物半導体層１０５ｂの形成を、基板温度を１００℃以上
５００℃以下、さらに好ましくは１７０℃以上３５０℃以下として、加熱しながら行って
もよい。
本実施の形態では、スパッタリング法により非晶質を有する酸化物層１０５ａと、結晶質
を有する酸化物半導体層１０５ｂと、を形成する。まず、絶縁層１０３上に、酸化物層１
０５ａとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物膜を
形成する。次に、酸化物層１０５ａ上に、酸化物半導体層１０５ｂとしてＩｎ：Ｇａ：Ｚ
ｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物膜を形成する。
また、結晶質を有する酸化物半導体層１０５ｂは、ＣＡＡＣ−ＯＳを有することが好まし
い。ＣＡＡＣ−ＯＳの形成方法は後述する。
チャネルが形成される半導体層にＣＡＡＣ−ＯＳを適用したトランジスタは、可視光や紫
外光の照射による電気特性の変動が小さい。よって、チャネルが形成される半導体層にＣ
ＡＡＣ−ＯＳを適用したトランジスタは、良好な信頼性を有する。
また、スパッタリング法により成膜される酸化物半導体層中（又は積層体中）には、水素
又は水、水酸基を含む化合物等が含まれていることがある。水素や水等は、ドナー準位を
形成しやすいため、酸化物半導体にとっては不純物である。したがって、スパッタリング
法を用いて、酸化物半導体層を成膜する際、できる限り酸化物半導体層に含まれる水素濃
度を低減させることが好ましい。また、スパッタリング法を用いて、酸化物層を成膜する
際も、できる限り酸化物層に含まれる水素濃度を低減させることが好ましい。
酸化物半導体層や酸化物層の成膜時に、スパッタリング装置の処理室のリークレートを１
×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中におけ
る酸化物半導体層中又は酸化物層中に、アルカリ金属、水素化物等の不純物が混入するこ
とを低減できる。また、排気系として吸着型の真空ポンプ（例えば、クライオポンプ等）
を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基を含む化合
物、又は水素化物等の不純物が逆流することを低減できる。
また、ターゲットの純度を、９９．９９％以上とすることで、酸化物半導体層や酸化物層
に混入するアルカリ金属、水素原子、水素分子、水、水酸基、又は水素化物等を低減する
ことができる。また、当該ターゲットを用いることで、酸化物半導体層中や酸化物層中の
、リチウム、ナトリウム、カリウム等のアルカリ金属の濃度を低減することができる。ま
た、ターゲットに含まれるシリコンの濃度は、１×１０１８ａｔｏｍｓ／ｃｍ３以下とす
ることが好ましい。
酸化物層１０５ａ中及び酸化物半導体層１０５ｂ中の水分又は水素等の不純物をさらに低
減（脱水化又は脱水素化）し、酸化物層１０５ａ及び酸化物半導体層１０５ｂを高純度化
するために、酸化物層１０５ａ及び酸化物半導体層１０５ｂに対して、加熱処理を行うこ
とが好ましい。例えば、減圧雰囲気下、窒素や希ガス等の不活性雰囲気下、酸化性雰囲気
下、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計
を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１
ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、酸化物層１０５ａ及び酸化
物半導体層１０５ｂに加熱処理を施す。なお、酸化性雰囲気とは、酸素、オゾン又は窒化
酸素等の酸化性ガスを１０ｐｐｍ以上含有する雰囲気をいう。また、不活性雰囲気とは、
前述の酸化性ガスが１０ｐｐｍ未満であり、その他、窒素又は希ガスで充填された雰囲気
をいう。
加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えば
よい。処理時間は３分以上２４時間以内とする。２４時間を超える加熱処理は生産性の低
下を招くため好ましくない。
加熱処理に用いる加熱装置に特別な限定はなく、抵抗発熱体等の発熱体からの熱伝導又は
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、電気炉や、ＬＲ
ＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、
メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウム
ランプ、高圧水銀ランプ等のランプから発する光（電磁波）の輻射により、被処理物を加
熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。
加熱処理を行うことによって、酸化物層１０５ａ及び酸化物半導体層１０５ｂから水素（
水、水酸基を含む化合物）等の不純物を放出させることができる。これにより、酸化物層
１０５ａ中及び酸化物半導体層１０５ｂ中の不純物を低減し、酸化物層１０５ａ及び酸化
物半導体層１０５ｂを高純度化することができる。また、特に、酸化物層１０５ａ及び酸
化物半導体層１０５ｂから不安定なキャリア源である水素を脱離させることができるため
、トランジスタのしきい値電圧がマイナス方向へ変動することを抑制させることができる
。さらに、トランジスタの信頼性を向上させることができる。
また、酸化性ガスを含む雰囲気で加熱処理を行うことにより、不純物の放出と同時に酸化
物層１０５ａ及び酸化物半導体層１０５ｂの酸素欠損を低減することができる。不活性ガ
ス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、
１％以上又は１０％以上含む雰囲気で加熱処理を行ってもよい。
スパッタリング法により酸化物層１０５ａ及び酸化物半導体層１０５ｂを形成した後、酸
化物半導体層１０５ｂ上にレジストマスクを形成し、該レジストマスクを用いて、酸化物
層１０５ａ及び酸化物半導体層１０５ｂを所望の形状にエッチングし、島状の酸化物層１
０５ａ及び酸化物半導体層１０５ｂを形成する（図８（Ａ））。
本実施の形態で用いるレジストマスクの形成は、フォトリソグラフィ法、印刷法、インク
ジェット法等を適宜用いて行うことができる。レジストマスクをインクジェット法で形成
するとフォトマスクを使用しないため、製造コストを低減できる。
酸化物層１０５ａ及び酸化物半導体層１０５ｂのエッチングは、ドライエッチング法でも
ウェットエッチング法でもよく、両方を用いてもよい。ウェットエッチング法により、酸
化物層１０５ａ及び酸化物半導体層１０５ｂのエッチングを行う場合は、エッチング液と
して、燐酸と酢酸と硝酸を混ぜた溶液や、シュウ酸を含む溶液や、リン酸を含む溶液等を
用いることができる。また、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
また、ドライエッチング法で酸化物層１０５ａ及び酸化物半導体層１０５ｂのエッチング
を行う場合のエッチングガスとして、塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化
珪素（ＳｉＣｌ４）もしくは四塩化炭素（ＣＣｌ４）等を代表とする塩素系ガスを用いる
ことができる。また、ドライエッチング法で酸化物層１０５ａ及び酸化物半導体層１０５
ｂのエッチングを行う場合のプラズマ源として、容量結合型プラズマ（ＣＣＰ：Ｃａｐａ
ｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、ＩＣＰ、電子サイクロトロン共鳴
（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）プラズマ、ヘ
リコン波励起プラズマ（ＨＷＰ：Ｈｅｌｉｃｏｎ Ｗａｖｅ Ｐｌａｓｍａ）、マイクロ
波励起表面波プラズマ（ＳＷＰ：Ｓｕｒｆａｃｅ Ｗａｖｅ Ｐｌａｓｍａ）等を用いる
ことができる。特に、ＩＣＰ、ＥＣＲ、ＨＷＰ、及びＳＷＰは、高密度のプラズマを生成
することができる。ドライエッチング法で行うエッチング（以下、「ドライエッチング処
理」ともいう）は、所望の加工形状にエッチングできるように、エッチング条件（コイル
型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）
を適宜調節して行う。
本実施の形態では、酸化物層１０５ａ及び酸化物半導体層１０５ｂのエッチングを、エッ
チングガスとして塩素（Ｃｌ２）と三塩化硼素（ＢＣｌ３）を用いた、ドライエッチング
処理により行う。
なお、エッチング条件によっては、島状に加工した酸化物層１０５ａ及び酸化物半導体層
１０５ｂと重畳していない領域の絶縁層１０３がエッチングされる場合がある。
エッチング処理終了後に、レジストマスクを除去する。なお、前述した加熱処理は、酸化
物層１０５ａ及び酸化物半導体層１０５ｂを島状に加工した後に行ってもよい。
酸化物半導体のバンドギャップは２ｅＶ以上あるため、チャネルが形成される半導体層に
酸化物半導体を用いたトランジスタは、オフ電流を極めて小さくすることができる。具体
的には、チャネル長が３μｍ、チャネル幅が１０μｍのトランジスタにおいて、オフ電流
を１×１０−２０Ａ未満、好ましくは１×１０−２２Ａ未満、さらに好ましくは１×１０
−２４Ａ未満とすることができる。即ち、オンオフ比が２０桁以上１５０桁以下とするこ
とができる。
［ソース電極及びドレイン電極の形成］
次に、島状に加工した酸化物層１０５ａ及び酸化物半導体層１０５ｂ上に、ソース電極１
０７ａ及びドレイン電極１０７ｂとなる導電膜を形成し、該導電膜上にレジストマスクを
形成する。
ここでは、導電膜としてスパッタリング法により、タングステン膜を形成する。
次に、レジストマスクを用いて、導電膜の一部を選択的にエッチングし、ソース電極１０
７ａ及びドレイン電極１０７ｂ（これと同じ膜で形成される他の電極又は配線を含む）を
形成する（図８（Ｂ））。導電膜のエッチングは、ドライエッチング法でもウェットエッ
チング法でもよく、両方を用いてもよい。その後、レジストマスクを除去する。
ソース電極１０７ａ及びドレイン電極１０７ｂ（これと同じ膜で形成される他の電極又は
配線を含む）は、その端部をテーパー形状とすることが好ましい。具体的には、端部のテ
ーパー角θを、８０°以下、好ましくは６０°以下、さらに好ましくは４５°以下とする
。
次に、ソース電極１０７ａ及びドレイン電極１０７ｂ上に、ソース電極１０９ａ及びドレ
イン電極１０９ｂとなる導電膜を形成し、該導電膜上にレジストマスクを形成する。
ここでは、導電膜としてスパッタリング法により、窒化タンタル膜を形成する。
次に、レジストマスクを用いて、導電膜の一部を選択的にエッチングし、ソース電極１０
９ａ及びドレイン電極１０９ｂ（これと同じ膜で形成される他の電極又は配線を含む）を
形成する（図８（Ｃ））。その後、レジストマスクを除去する。
なお、チャネル長が極めて短いトランジスタを形成する場合は、電子ビーム露光等の細線
加工に適した方法を用いてレジストマスクを形成し、エッチング処理を行うことによって
、ソース電極１０９ａ及びドレイン電極１０９ｂを形成すればよい。なお、当該レジスト
マスクとしては、ポジ型レジストを用いれば、露光領域を最小限にすることができ、スル
ープットを向上させることができる。このような方法を用いれば、チャネル長を３０ｎｍ
以下とするトランジスタを作製することができる。
［積層体の形成２］
次に、ソース電極１０９ａ、ドレイン電極１０９ｂ、及び酸化物半導体層１０５ｂの一部
に接して酸化物層１０５ｃを形成する。酸化物層１０５ｃは、上述の酸化物層１０５ａの
形成方法を参酌して形成できる。
本実施の形態では、スパッタリング法により非晶質を有する酸化物層１０５ｃを形成する
。具体的には、酸化物層１０５ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２［原子数比］のＩ
ｎ−Ｇａ−Ｚｎ酸化物を形成する。
［ゲート絶縁層の形成］
次に、酸化物層１０５ｃ上にゲート絶縁層１１１を形成する。ゲート絶縁層１１１は、上
述の絶縁層１０３の形成方法を参酌して形成できる。上述の通り、ゲート絶縁層１１１は
、積層体への酸素の供給源となりえる酸素を含む材料で形成することが好ましく、過剰酸
素を含む膜であることが好ましい。
ここでは、ゲート絶縁層１１１として、プラズマＣＶＤ法により酸化窒化シリコン膜を形
成する。
［ゲート電極の形成］
次に、ゲート絶縁層１１１上にゲート電極１１３となる導電膜を形成し、該導電膜上にレ
ジストマスクを形成する。
ここでは、導電膜としてスパッタリング法により、ゲート絶縁層１１１上に窒化タンタル
膜を形成し、窒化タンタル膜上に窒化タンタル膜よりも厚いタングステン膜を形成する。
次に、レジストマスクを用いて、導電膜の一部を選択的にエッチングし、ゲート電極１１
３（これと同じ膜で形成される他の電極又は配線を含む）を形成する（図８（Ｄ））。導
電膜のエッチング終了後、レジストマスクを除去する。
次に、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは
３００℃以上５００℃以下で行えばよい。加熱処理の雰囲気は、不活性ガス雰囲気や、酸
化性ガスを１０ｐｐｍ以上、１％以上又は１０％以上含む雰囲気、又は減圧状態で行う。
また、不活性ガス雰囲気中で加熱処理した後に、脱離した酸素を補うために酸化性ガスを
１０ｐｐｍ以上、１％以上又は１０％以上含む雰囲気で加熱処理を行ってもよい。加熱処
理により、過剰酸素を含む絶縁層（絶縁層１０３、ゲート絶縁層１１１等、半導体装置を
構成する絶縁層の少なくともいずれか）から過剰酸素が放出され、酸化物半導体層（又は
積層体）の酸素欠損を低減することができる。なお、積層体中では、酸素欠損が隣接する
酸素原子を捕獲していくことで、見かけ上移動する。従って、過剰酸素は、酸化物層１０
５ａ、酸化物層１０５ｃ等を介して酸化物半導体層１０５ｂに達することができる。
以上のようにして、本発明の一態様の半導体装置を作製できる。
＜ＣＡＡＣ−ＯＳの形成方法＞
以下に、ＣＡＡＣ−ＯＳの形成方法を、３つ例示する。
第１の方法は、成膜温度を１００℃以上４５０℃以下として酸化物半導体膜を成膜するこ
とで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法
線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第２の方法は、酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃以下の加
熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクト
ル又は表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。
第３の方法は、一層目の酸化物半導体膜を薄い厚さで成膜した後、２００℃以上７００℃
以下の加熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、酸化物半導
体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は表面の法線ベクトルに平行
な方向に揃った結晶部を形成する方法である。
ここで、第１の方法を用いて、ＣＡＡＣ−ＯＳを形成する方法について説明する。
≪スパッタリング用ターゲットの作製方法≫
まず、図９を用いて、上述したスパッタリング用ターゲットの作製方法を示す。
図９（Ａ）では、スパッタリング用ターゲットとなる複数の金属元素を含む酸化物粉末を
作製する。まずは、工程Ｓ１０１にて酸化物粉末を秤量する。
ここでは、複数の金属元素を含む酸化物粉末として、Ｉｎ、Ｍ及びＺｎを含む酸化物粉末
（Ｉｎ−Ｍ−Ｚｎ酸化物粉末ともいう）を作製する場合について説明する。具体的には、
原料としてＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末及びＺｎＯＺ酸化物粉末を用意する。
なお、Ｘ、Ｙ及びＺは任意の正数であり、例えばＸは１．５、Ｙは１．５、Ｚは１とすれ
ばよい。もちろん、上記の酸化物粉末は一例であり、所望の組成とするために適宜酸化物
粉末を選択すればよい。なお、Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ
、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ又はＬｕである。本実施の形
態では三種の酸化物粉末を用いた例を示すが、これに限定されない。例えば、本実施の形
態を四種以上の酸化物粉末を用いた場合に適用しても構わないし、一種又は二種の酸化物
粉末を用いた場合に適用しても構わない。
次に、ＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末及びＺｎＯＺ酸化物粉末を所定のｍｏｌ数
比で混合する。
所定のｍｏｌ数比としては、例えば、ＩｎＯＸ酸化物粉末、ＭＯＹ酸化物粉末及びＺｎＯ
Ｚ酸化物粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：
１：２、３：１：４、１：３：２、１：３：４、１：３：６、１：３：８、１：３：１０
、１：３：１２、１：６：４、１：６：６、１：６：８、１：６：１０、１：６：１２、
１：６：１４、１：６：１６、１：６：２０又は３：１：２とする。このようなｍｏｌ数
比とすることで、後に結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得
やすくなる。
次に、工程Ｓ１０２にて、所定のｍｏｌ数比で混合したＩｎＯＸ酸化物粉末、ＭＯＹ酸化
物粉末及びＺｎＯＺ酸化物粉末に対し第１の焼成を行うことでＩｎ−Ｍ−Ｚｎ酸化物を得
る。
なお、第１の焼成は、不活性雰囲気、酸化性雰囲気又は減圧雰囲気で行い、温度は４００
℃以上１７００℃以下、好ましくは９００℃以上１５００℃以下とする。第１の焼成の時
間は、例えば３分以上２４時間以下、好ましくは３０分以上１７時間以下、さらに好まし
くは３０分以上５時間以下で行えばよい。第１の焼成を前述の条件で行うことで、主たる
反応以外の余分な反応を抑制でき、Ｉｎ−Ｍ−Ｚｎ酸化物中に含まれる不純物濃度を低減
することができる。そのため、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶性を高めることができる。
また、第１の焼成は、温度又は／及び雰囲気を変えて、複数回行ってもよい。例えば、第
１の雰囲気にて第１の温度でＩｎ−Ｍ−Ｚｎ酸化物を保持した後、第２の雰囲気にて第２
の温度で保持しても構わない。具体的には、第１の雰囲気を不活性雰囲気又は減圧雰囲気
として、第２の雰囲気を酸化性雰囲気とすると好ましい。これは、第１の雰囲気にてＩｎ
−Ｍ−Ｚｎ酸化物に含まれる不純物を低減する際にＩｎ−Ｍ−Ｚｎ酸化物中に酸素欠損が
生じることがあるためである。そのため、第２の雰囲気にて得られるＩｎ−Ｍ−Ｚｎ酸化
物中の酸素欠損を低減することが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物中の不純物濃度を低減
し、かつ酸素欠損を低減することにより、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶性を高めることが
できる。
次に、工程Ｓ１０３にて、Ｉｎ−Ｍ−Ｚｎ酸化物を粉砕することでＩｎ−Ｍ−Ｚｎ酸化物
粉末を得る。
Ｉｎ−Ｍ−Ｚｎ酸化物は、ａ−ｂ面に平行な面の表面構造を多く含む。そのため、得られ
るＩｎ−Ｍ−Ｚｎ酸化物粉末は、ａ−ｂ面に平行な上面及び下面を有する平板状の結晶粒
を多く含むことになる。また、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶は六方晶となることが多いた
め、前述の平板状の結晶粒は内角が１２０°である概略正六角形の面を有する六角柱状で
あることが多い。
次に、得られたＩｎ−Ｍ−Ｚｎ酸化物粉末の粒径を工程Ｓ１０４にて確認する。ここでは
、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さら
に好ましくは２μｍ以下となっていることを確認する。なお、工程Ｓ１０４を省略し、粒
径フィルターを用いて、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましく
は２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末のみを選り分けてもよい。Ｉｎ−Ｍ−Ｚｎ
酸化物粉末を、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ
以下に選り分けることで、確実にＩｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径を３μｍ以下、好
ましくは２．５μｍ以下、さらに好ましくは２μｍ以下とすることができる。
工程Ｓ１０４にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が所定の値を超えた場合、工程
Ｓ１０３に戻り、再びＩｎ−Ｍ−Ｚｎ酸化物粉末を粉砕する。
以上のようにして、平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましく
は２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末を得ることができる。なお、平均粒径が３
μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚ
ｎ酸化物粉末を得ることで、後に作製するスパッタリング用ターゲットに含まれる結晶粒
の粒径を小さくすることができる。
次に、図９（Ｂ）では、図９（Ａ）に示すフローチャートで得られたＩｎ−Ｍ−Ｚｎ酸化
物粉末を用いてスパッタリング用ターゲットを作製する。
工程Ｓ１１１にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形する。ここで、成形
とは、型に均一な厚さで敷き詰めることをいう。具体的には、型にＩｎ−Ｍ−Ｚｎ酸化物
粉末を導入し、外部から振動を与えることで成形すればよい。または、型にＩｎ−Ｍ−Ｚ
ｎ酸化物粉末を導入し、ローラーなどを用いて均一な厚さに成形すればよい。なお、工程
Ｓ１１１では、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に水と、分散剤と、バインダとを混合したスラ
リーを成形してもよい。その場合、型にスラリーを流し込んだ後で、型の底面から吸引す
ることで成形すればよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は
自然乾燥により行うと成形体にひびが入りにくいため好ましい。その後、３００℃以上７
００℃以下の温度で加熱処理することで、自然乾燥では取りきれなかった残留水分などを
除去する。
ａ−ｂ面に平行な上面及び下面を有する平板状の結晶粒を多く含むＩｎ−Ｍ−Ｚｎ酸化物
粉末を型に敷き詰めて成形することで、結晶粒のａ−ｂ面と平行な面が上を向いて並べら
れる。従って、得られたＩｎ−Ｍ−Ｚｎ酸化物粉末を敷き詰めて成形することで、ａ−ｂ
面に平行な面の表面構造の割合を増加させることができる。なお、型は、金属製又は酸化
物製とすればよく、矩形又は丸形の上面形状を有する。
次に、工程Ｓ１１２にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に対し第１の加圧処理を行う。その
後、工程Ｓ１１３にて、第２の焼成を行い、板状Ｉｎ−Ｍ−Ｚｎ酸化物を得る。第２の焼
成は第１の焼成と同様の条件及び方法で行えばよい。第２の焼成を行うことで、Ｉｎ−Ｍ
−Ｚｎ酸化物の結晶性を高めることができる。
なお、第１の加圧処理は、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を押し固めることができればよく、
例えば、型と同種で設けられたおもりなどを用いて行えばよい。または、圧縮空気などを
用いて高圧で押し固めてもよい。そのほか、様々な技術を用いて第１の加圧処理を行うこ
とができる。なお、第１の加圧処理は、第２の焼成と同時に行っても構わない。
第１の加圧処理の後に平坦化処理を行ってもよい。平坦化処理は、化学機械研磨（ＣＭＰ
：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などを用いれば
よい。
こうして得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物は、結晶性の高い多結晶酸化物となる。
次に、工程Ｓ１１４にて、得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物の厚さを確認する。板状Ｉ
ｎ−Ｍ−Ｚｎ酸化物が所望の厚さより薄い場合は、工程Ｓ１１１に戻り、板状Ｉｎ−Ｍ−
Ｚｎ酸化物上にＩｎ−Ｍ−Ｚｎ酸化物粉末を敷き詰め、成形する。板状Ｉｎ−Ｍ−Ｚｎ酸
化物が所望の厚さである場合は、当該板状Ｉｎ−Ｍ−Ｚｎ酸化物を以て、スパッタリング
用ターゲットとする。以下は、板状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚さより薄かった場合
について説明する。
次に、工程Ｓ１１２にて、板状Ｉｎ−Ｍ−Ｚｎ酸化物、及び板状Ｉｎ−Ｍ−Ｚｎ酸化物上
のＩｎ−Ｍ−Ｚｎ酸化物粉末に対し第２の加圧処理を行う。その後、工程Ｓ１１３にて、
第３の焼成を行い、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の分だけ厚さの増した板状Ｉｎ−Ｍ−Ｚｎ
酸化物を得る。厚さの増した板状Ｉｎ−Ｍ−Ｚｎ酸化物は、板状Ｉｎ−Ｍ−Ｚｎ酸化物を
種結晶として結晶成長させて得られるため、結晶性の高い多結晶酸化物となる。
なお、第３の焼成は第２の焼成と同様の条件及び方法で行えばよい。また、第２の加圧処
理は第１の加圧処理と同様の条件及び方法で行えばよい。第２の加圧処理は、第３の焼成
と同時に行っても構わない。
再び、工程Ｓ１１４にて、得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物の厚さを確認する。
以上の工程によって、結晶の配向性を高めつつ徐々に板状Ｉｎ−Ｍ−Ｚｎ酸化物を厚くす
ることができる。
この板状Ｉｎ−Ｍ−Ｚｎ酸化物を厚くする工程をｎ回（ｎは自然数）繰り返すことで、所
望の厚さ（ｔ）、例えば２ｍｍ以上２０ｍｍ以下、好ましくは３ｍｍ以上２０ｍｍ以下の
板状Ｉｎ−Ｍ−Ｚｎ酸化物を得ることができる。当該板状Ｉｎ−Ｍ−Ｚｎ酸化物を以て、
スパッタリング用ターゲットとする。
その後、平坦化処理を行ってもよい。
なお、得られたスパッタリング用ターゲットに対し、第４の焼成を行っても構わない。第
４の焼成は第１の焼成と同様の条件及び方法で行えばよい。第４の焼成を行うことで、さ
らに結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得ることができる。
以上のようにして、ａ−ｂ面に平行な劈開面を有する複数の結晶粒を有し、複数の結晶粒
の平均粒径が小さい多結晶を含むスパッタリング用ターゲットを作製することができる。
なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる
。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具
体的には、スパッタリング用ターゲットの相対密度が９０％以上、９５％以上、又は９９
％以上とできる。なお、スパッタリング用ターゲットの相対密度とは、スパッタリング用
ターゲットと同一組成の物質の気孔のない状態における密度との比をいう。
≪Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶の劈開面≫
次に、図１０を用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子
数比］）の結晶の劈開面について説明する。
図１０（Ａ）に、結晶のａ−ｂ面と平行に見たときのＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造
を示す。また、スパッタリング時にイオンが衝突した後の結晶構造を図１０（Ｂ）に示す
。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶は、図１０（Ｂ）に示すガリウム原子又
は／及び亜鉛原子並びに酸素原子を有する層と、ガリウム原子又は／及び亜鉛原子並びに
酸素原子を有する層と、の間で劈開する。これは、当該層においてマイナスの電荷を有す
る酸素原子同士が近距離にあるためである。このように、劈開面はａ−ｂ面に平行な面と
なる。
すなわち、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶粒を含むスパッタリング用ターゲットの表面に
イオンが衝突すると、結晶のａ−ｂ面に平行な面に沿って劈開し、ａ−ｂ面に平行な上面
及び下面を有する平板状のスパッタリング粒子が剥離する。
また、図１０に示したＩｎ−Ｇａ−Ｚｎ酸化物の結晶は、ａ−ｂ面に垂直な方向から見て
、正三角形又は正六角形に金属原子が配列するため、前述の平板状の結晶粒は内角が１２
０°である正六角形の面を有する六角柱状となりやすい。
≪スパッタリング用ターゲット≫
スパッタリング用ターゲットは、好ましくは相対密度が９０％以上、９５％以上、又は９
９％以上である。
また、スパッタリング用ターゲットは、高純度のターゲットが好ましく、例えば、ターゲ
ット中のシリコン濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８
ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする
。また、ターゲット中の炭素濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５
×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３
未満とすればよい。
スパッタリング用ターゲット中にシリコンや炭素が高濃度で含まれると、形成された半導
体膜の結晶性を低下させることがある。
スパッタリング用ターゲットに含まれる多結晶酸化物は、例えばＩｎ、Ｍ（ＭはＧａ、Ｓ
ｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ
、Ｔｍ、Ｙｂ又はＬｕ）及びＺｎを含む酸化物であればよい。
また、当該多結晶酸化物に含まれるＩｎ、Ｍ及びＺｎの原子数比は、化学量論的組成の近
傍となることが好ましい。多結晶酸化物に含まれるＩｎ、Ｍ及びＺｎの原子数比が化学量
論的組成の近傍となることによって、当該多結晶酸化物の結晶性を高めることができる。
なお、近傍と記載したように、プラスマイナス１０％の範囲で原子数比と化学量論的組成
とがずれていても構わない。
Ｉｎ、Ｍ及びＺｎを含む多結晶酸化物に含まれる結晶粒は、劈開面を、ＭとＺｎとを含む
第１の面と、ＭとＺｎとを含む第２の面との間に有する。
≪スパッタリング粒子が堆積する様子に関するモデル≫
次に、酸化物層又は酸化物半導体層をスパッタリング法で形成する際に、スパッタリング
粒子が堆積する様子に関するモデルについて図１１〜図１３を用いて説明する。
図１１（Ａ）は、スパッタリング用ターゲット６００にイオン６０１が衝突し、スパッタ
リング粒子６０２が剥離する様子を示した模式図である。なお、スパッタリング粒子６０
２は、六角形の面がａ−ｂ面と平行な面である六角柱状であってもよいし、三角形の面が
ａ−ｂ面と平行な面である三角柱状であってもよい。その場合、六角形又は三角形の面と
垂直な方向がｃ軸方向である（図１１（Ｂ））。スパッタリング粒子６０２は、酸化物の
種類によっても異なるが、ａ−ｂ面と平行な面の直径（円相当径）が１ｎｍ以上３０ｎｍ
以下、又は１ｎｍ以上１０ｎｍ以下程度となる。なお、イオン６０１は、酸素の陽イオン
を用いる。また、酸素の陽イオンに加えて、アルゴンの陽イオンを用いてもよい。なお、
アルゴンの陽イオンに代えて、その他の希ガスの陽イオンを用いてもよい。
イオン６０１として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減す
ることができる。従って、イオン６０１がスパッタリング用ターゲット６００の表面に衝
突した際に、スパッタリング用ターゲット６００の結晶性が低下すること、又は非晶質化
することを抑制できる。
剥離されたスパッタリング粒子６０２は、正に帯電させることが好ましい。ただし、スパ
ッタリング粒子６０２が、正に帯電するタイミングは特に問わない。具体的には、スパッ
タリング粒子６０２がプラズマに曝されることで正に帯電する場合がある。または、イオ
ン６０１の衝突時に電荷を受け取ることで正に帯電する場合がある。または、酸素の陽イ
オンであるイオン６０１がスパッタリング粒子６０２の側面、上面又は下面に結合するこ
とで正に帯電する場合がある。
スパッタリング粒子６０２は、六角形状の面における角部に正の電荷を有する。六角形状
の面の角部に正の電荷を有することで、正の電荷同士が反発し合い、平板状の形状を維持
することができる。
スパッタリング粒子６０２の六角形状の面における角部が、正の電荷を有するためには、
ＤＣ電源を用いることが好ましい。なお、ＲＦ電源、ＡＣ電源を用いることもできる。た
だし、ＲＦ電源は、大面積の基板へ成膜可能なスパッタリング装置への適用が困難である
。また、以下に示す観点からＡＣ電源よりもＤＣ電源が好ましいと考えられる。
ＡＣ電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰り
返す。図１２（Ａ）に示す期間Ａでは、図１２（Ｂ１）に示すようにターゲット１がカソ
ードとして機能し、ターゲット２がアノードとして機能する。また、図１２（Ａ）に示す
期間Ｂでは、図１２（Ｂ２）に示すようにターゲット１がアノードとして機能し、ターゲ
ット２がカソードとして機能する。期間Ａと期間Ｂとを合わせると、２０μ秒以上５０μ
秒以内であり、期間Ａと期間Ｂを一定周期で繰り返している。
スパッタリング粒子６０２は、正に帯電している場合、互いに反発し合うことにより、平
板状の形状を維持することができる。ただし、ＡＣ電源を用いた場合、瞬間的に電界がか
からない時間が生じるため、スパッタリング粒子６０２に帯電していた電荷が消失して、
スパッタリング粒子の構造が崩れてしまうことがある（図１２（Ｃ））。従って、ＡＣ電
源を用いるよりも、ＤＣ電源を用いる方が好ましいことがわかる。
以下に、酸化物半導体層をスパッタリング法で形成する際に、スパッタリング粒子が被成
膜面に堆積する様子について、図１３を用いて説明する。なお、図１３（Ａ）は、基板を
加熱して成膜した場合を示し、図１３（Ｂ）は、基板を加熱せずに成膜した場合を示す。
図１３（Ａ）に示すように、基板を加熱している場合、スパッタリング粒子６０２は被成
膜面６０３において、他のスパッタリング粒子６０２が堆積していない領域に移動し、マ
イグレーションすることで既に堆積している粒子の横に結合することで堆積していく。こ
のように、スパッタリング粒子６０２は、平板面が上を向くように敷き詰められる。堆積
したスパッタリング粒子６０２は、被成膜面６０３に垂直な方向にｃ軸が揃っており、Ｃ
ＡＡＣ−ＯＳ膜となる。また、堆積して得られる酸化物膜は厚さが均一で、結晶の配向の
揃った酸化物膜となる。
当該メカニズムによって得られるＣＡＡＣ−ＯＳ膜は、非晶質表面、非晶質絶縁膜表面、
非晶質酸化物膜表面などであっても、高い結晶性を有する。被成膜面６０３は絶縁表面を
有すると好ましい。被成膜面６０３が絶縁表面を有することにより、被成膜面６０３に堆
積したスパッタリング粒子６０２から正の電荷が消失しにくくなる。ただし、スパッタリ
ング粒子６０２の堆積速度が正の電荷の消失よりも遅い場合は、被成膜面６０３が導電性
を有していても構わない。また、被成膜面６０３は、非晶質表面、非晶質絶縁表面である
と好ましい。
また、スパッタリング時の不純物混入を低減することで、不純物によって結晶状態が崩れ
ることを抑制できる。例えば、成膜室内に存在する不純物（水素、水、二酸化炭素など）
を低減すればよい。また、成膜ガス中の不純物を低減すればよい。具体的には、露点が−
８０℃以下、好ましくは−１００℃以下、さらに好ましくは−１２０℃以下である成膜ガ
スを用いる。また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラ
ズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好まし
くは１００体積％とする。
以上のような方法でスパッタリング用ターゲットを使用することで、厚さが均一であり、
結晶の配向の揃った酸化物膜を成膜することができる。当該酸化物膜を、本発明の一態様
の半導体装置が有する積層体の各酸化物層や酸化物半導体層として好適に用いることがで
きる。
図１３（Ｂ）に示すように、基板を加熱しない場合、スパッタリング粒子６０２は被成膜
面６０３に不規則に降り注ぐ。従って、スパッタリング粒子６０２は、既に他のスパッタ
リング粒子６０２が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得
られる酸化物膜は厚さが均一でなく、結晶の配向もバラバラになる。このようにして得ら
れた酸化物膜では、平板状のスパッタリング粒子６０２が有する結晶性がある程度維持さ
れるため、結晶部を有する酸化物膜となる。
なお、上述したようにスパッタリング粒子６０２は、例えば、ａ−ｂ面と平行な面の直径
が１ｎｍ以上３０ｎｍ以下、又は１ｎｍ以上１０ｎｍ以下程度であり、成膜された酸化物
膜に含まれる結晶部は、スパッタリング粒子６０２よりも小さくなることがある。例えば
、１０ｎｍ以下、又は５ｎｍ以下の結晶部を有する酸化物となることがある。このような
結晶部を有する酸化物膜を、ナノ結晶酸化物膜と呼ぶ。
ナノ結晶酸化物膜は、巨視的には無秩序な原子配列を有する膜と同等である。このため、
測定範囲の広い（例えば、スパッタリング粒子６０２よりも大きいビーム径を有する）Ｘ
線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）による分析では配向を示すピー
クが検出されない場合がある。また、スパッタリング粒子６０２よりも大きいビーム径を
有する電子線によって得られる電子線回折パターンでは、ハローパターン（ハローリング
又はハローともいわれる）が観測される場合がある。この場合、例えば、電子線のビーム
径をスパッタリング粒子６０２より十分に小さい径としてナノ結晶酸化物膜を測定するこ
とで得られる極微電子線回折パターンでは、スポット（輝点）を観測することができる。
ナノ結晶酸化物膜も、本発明の一態様の半導体装置が有する積層体の各酸化物層や酸化物
半導体層として好適に用いることができる。
なお、酸化物半導体層（又は積層体）を形成した後、膜中の水素や水分を除去するために
熱処理を行うことが好ましい。例えば、脱水や脱水素のために、窒素雰囲気で４５０℃、
１時間の熱処理を行うとよい。また、酸化物半導体層（又は積層体）中の酸素欠損を低減
させるため、例えば窒素及び酸素雰囲気で４５０℃、１時間等の熱処理をさらに行うとよ
い。
本発明の一態様の半導体装置を構成する金属膜、半導体膜、無機絶縁膜などの様々な膜は
スパッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱Ｃ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成してもよい
。熱ＣＶＤ法の例としてＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ
Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）法を使ってもよい。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
熱ＣＶＤ法は、チャンバー内を大気圧又は減圧下とし、原料ガスと酸化剤を同時にチャン
バー内に送り、基板近傍又は基板上で反応させて基板上に堆積させることで成膜を行って
もよい。
また、ＡＬＤ法は、チャンバー内を大気圧又は減圧下とし、反応のための原料ガスが順次
にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例
えば、それぞれのスイッチングバルブ（高速バルブとも呼ぶ）を切り替えて２種類以上の
原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料
ガスと同時又はその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の
原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリ
アガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。
また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層
を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子
層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるま
で複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さ
は、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が
可能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、金属膜、半導体膜、無機絶縁膜など様々な
膜を形成することができ、例えば、ＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、
トリメチルインジウム、トリメチルガリウム、及びジエチル亜鉛を用いる。なお、トリメ
チルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガリウムの化学
式は、Ｇａ（ＣＨ３）３である。また、ジエチル亜鉛の化学式は、Ｚｎ（ＣＨ３）２であ
る。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガ
リウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジエチル亜鉛に代えてジメチ
ル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液
体（ハフニウムアルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム（Ｔ
ＤＭＡＨ））を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用
いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４
である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなど
がある。
例えば、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含
む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ
２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）
３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイ
ソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−
ヘプタンジオナート）などがある。
例えば、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着さ
せ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６
ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代え
てＳｉＨ４ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ
＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入して
ＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ
層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成す
る。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａ
Ｏ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物
層を形成してもよい。なお、Ｏ３ガスにかえてＡｒ等の不活性ガスでバブリングして得ら
れたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、
Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（
ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３
）２ガスを用いてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、主に酸化物半導体について説明する。まず、酸化物半導体とシリコン
半導体を対比して説明する。次に、酸化物半導体膜の局在準位について説明する。さらに
、酸化物半導体膜の電子線回折パターンについて説明する。
＜酸化物半導体とシリコン半導体の対比＞
結晶状態における酸化物半導体（ＯＳ）及びシリコン（Ｓｉ）の対比を表１に示す。
酸化物半導体の結晶状態には、例えば表１に示すように、非晶質酸化物半導体（ａ−ＯＳ
、ａ−ＯＳ：Ｈ）、微結晶酸化物半導体（ｎｃ−ＯＳ、μｃ−ＯＳ）、多結晶酸化物半導
体（多結晶ＯＳ）、連続結晶酸化物半導体（ＣＡＡＣ−ＯＳ）、単結晶酸化物半導体（単
結晶ＯＳ）などがある。なお、シリコンの結晶状態には、例えば表１に示すように、非晶
質シリコン（ａ−Ｓｉ、ａ−Ｓｉ：Ｈ）、微結晶シリコン（ｎｃ−Ｓｉ、μｃ−Ｓｉ）、
多結晶シリコン（多結晶Ｓｉ）、連続結晶シリコン（ＣＧ（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒ
ａｉｎ）シリコン）、単結晶シリコン（単結晶Ｓｉ）などがある。
各結晶状態における酸化物半導体に対し、ビーム径を１０ｎｍφ以下に収束させた電子線
を用いる電子線回折（極微電子線回折）を行うと、以下のような電子線回折パターン（極
微電子線回折パターン）が観測される。非晶質酸化物半導体では、ハローパターンが観測
される。微結晶酸化物半導体では、スポット又は／及びリングパターンが観測される。多
結晶酸化物半導体、連続結晶酸化物半導体、及び単結晶酸化物半導体では、それぞれスポ
ットが観測される。
なお、極微電子線回折パターンより、微結晶酸化物半導体は、結晶部がナノメートル（ｎ
ｍ）からマイクロメートル（μｍ）の径であることがわかる。多結晶酸化物半導体は、結
晶部と結晶部との間に粒界を有し、境界が不連続であることがわかる。連続結晶酸化物半
導体は、結晶部と結晶部との間に境界が観測されず、連続的に繋がることがわかる。
各結晶状態の酸化物半導体の密度について説明する。非晶質酸化物半導体の密度は低い。
微結晶酸化物半導体の密度は中程度である。連続結晶酸化物半導体の密度は高い。即ち、
連続結晶酸化物半導体の密度は微結晶酸化物半導体の密度より高く、微結晶酸化物半導体
の密度は非晶質酸化物半導体の密度より高い。
各結晶状態の酸化物半導体に存在するＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）の特
徴を説明する。非晶質酸化物半導体はＤＯＳが高い。微結晶酸化物半導体はＤＯＳがやや
低い。連続結晶酸化物半導体はＤＯＳが低い。単結晶酸化物半導体はＤＯＳが極めて低い
。即ち、単結晶酸化物半導体は連続結晶酸化物半導体よりＤＯＳが低く、連続結晶酸化物
半導体は微結晶酸化物半導体よりＤＯＳが低く、微結晶酸化物半導体は非晶質酸化物半導
体よりＤＯＳが低い。
＜酸化物半導体膜の局在準位＞
次に、酸化物半導体膜の局在準位について説明する。具体的には、ナノ結晶酸化物半導体
膜とＣＡＡＣ−ＯＳ膜をそれぞれＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ
ｍｅｔｈｏｄ）測定で評価した結果について説明する。
各測定試料は、ガラス基板上に設けられた酸化物半導体膜と、該酸化物半導体膜に接する
一対の電極と、酸化物半導体膜及び一対の電極を覆う絶縁膜と、を有する。
まず、ナノ結晶酸化物半導体膜をＣＰＭ測定で評価した結果について説明する。
測定試料に含まれるナノ結晶酸化物半導体膜の形成方法について説明する。
Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲッ
トを用い、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、
圧力を０．４Ｐａとし、基板温度を室温とし、ＤＣ電力を０．５ｋＷ印加する条件を用い
たスパッタリング法により、第１の酸化物半導体膜を形成した。なお、第１の酸化物半導
体膜はナノ結晶酸化物半導体膜である。
また、第１の酸化物半導体膜を、４５０℃の窒素雰囲気で１時間加熱した後、４５０℃の
酸素雰囲気で１時間加熱することで、第１の酸化物半導体膜に含まれる水素を脱離させる
処理及び第１の酸化物半導体膜に酸素を供給する処理を行い、第２の酸化物半導体膜を形
成した。なお、第２の酸化物半導体膜はナノ結晶酸化物半導体膜である。
次に、第１の酸化物半導体膜を有する測定試料、及び第２の酸化物半導体膜を有する測定
試料についてＣＰＭ測定を行った。具体的には、酸化物半導体膜に接して設けた一対の電
極間に電圧を印加した状態で光電流値が一定となるように端子間の測定試料面に照射する
光量を調整し、所望の波長の範囲において照射光量から吸収係数を導出した。
各測定試料をＣＰＭ測定して得られた吸収係数からバンドテイル起因の吸収係数を除いた
吸収係数、即ち欠陥に起因する吸収係数を図１４に示す。図１４において、横軸は吸収係
数を表し、縦軸は光エネルギーを表す。なお、図１４の縦軸において、酸化物半導体膜の
伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。また、図１４におい
て、各曲線は吸収係数と光エネルギーの関係を示す曲線であり、欠陥準位に相当する。
図１４（Ａ）は、第１の酸化物半導体膜を有する測定試料の測定結果であり、欠陥準位に
よる吸収係数は、５．２８×１０−１ｃｍ−１であった。図１４（Ｂ）は、第２の酸化物
半導体膜を有する測定試料の測定結果であり、欠陥準位による吸収係数は、１．７５×１
０−２ｃｍ−１であった。
従って、加熱処理により、酸化物半導体膜に含まれる欠陥を低減することができることが
わかった。
なお、第１の酸化物半導体膜及び第２の酸化物半導体膜に関し、Ｘ線反射率法（ＸＲＲ：
Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）を用いた膜密度の測定を行った。第１の酸化
物半導体膜の膜密度は、５．９ｇ／ｃｍ３であり、第２の酸化物半導体膜の膜密度は６．
１ｇ／ｃｍ３であった。
従って、加熱処理により、酸化物半導体膜の膜密度を高めることができることがわかった
。
即ち、酸化物半導体膜において、膜密度が高い程、膜中に含まれる欠陥が少ないことがわ
かる。
次に、ＣＡＡＣ−ＯＳ膜をＣＰＭ測定で評価した結果について説明する。
測定試料に含まれるＣＡＡＣ−ＯＳ膜の形成方法について説明する。
Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲッ
トを用い、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、
圧力を０．４Ｐａとし、基板温度を４００℃とし、ＤＣ電力を０．５ｋＷ印加する条件を
用いたスパッタリング法により、第３の酸化物半導体膜を形成した。次に、４５０℃の窒
素雰囲気で１時間加熱した後、４５０℃の酸素雰囲気で１時間加熱して、第３の酸化物半
導体膜に含まれる水素を脱離させる処理及び第３の酸化物半導体膜に酸素を供給する処理
を行った。なお、第３の酸化物半導体膜はＣＡＡＣ−ＯＳ膜である。
次に、第３の酸化物半導体膜を有する測定試料についてＣＰＭ測定を行った。具体的には
、酸化物半導体膜に接して設けた一対の電極間に電圧を印加した状態で光電流値が一定と
なるように端子間の試料面に照射する光量を調整し、所望の波長の範囲において照射光量
から吸収係数を導出した。
測定試料をＣＰＭ測定して得られた吸収係数からバンドテイル起因の吸収係数を除いた吸
収係数、即ち欠陥に起因する吸収係数を図１５に示す。図１５において、横軸は吸収係数
を表し、縦軸は光エネルギーを表す。なお、図１５の縦軸において、第３の酸化物半導体
膜の伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。また、図１５に
おいて、各曲線は吸収係数と光エネルギーの関係を示す曲線であり、欠陥準位に相当する
。
図１５に示す曲線において、欠陥準位による吸収係数は、５．８６×１０−４ｃｍ−１で
あった。即ち、ＣＡＡＣ−ＯＳ膜は、欠陥準位による吸収係数が１×１０−３ｃｍ−１未
満、好ましくは１×１０−４ｃｍ−１未満であり、欠陥準位密度の低い膜である。
なお、酸化物半導体膜に関し、Ｘ線反射率法を用いた膜密度の測定を行った。酸化物半導
体膜の膜密度は、６．３ｇ／ｃｍ３であった。即ち、ＣＡＡＣ−ＯＳ膜は、膜密度の高い
膜である。
＜ＣＡＡＣ−ＯＳ膜の電子線回折パターン＞
次に、ＣＡＡＣ−ＯＳ膜の電子線回折パターンについて、図１６〜図２４を用いて説明す
る。
本実施の形態に用いるＣＡＡＣ−ＯＳ膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ
＝１：１：１［原子数比］）であるターゲット、及び酸素を含む成膜ガスを用いたスパッ
タリング法で形成したＩｎ−Ｇａ−Ｚｎ酸化物膜である。当該ＣＡＡＣ−ＯＳ膜の作製方
法等の詳細な説明は、先の実施の形態を参照することができる。
図１９（Ａ）は、ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像であり、図１９（Ｂ）は、Ｘ線回折ス
ペクトルである。
ＣＡＡＣ−ＯＳ膜は様々な形態があり、図１９（Ｂ）に示すような２θ＝３１°近傍に結
晶成分を示すピークＡが現れる。なお、当該ピークは明瞭に現れない場合もある。
図１９（Ａ）に示す断面ＴＥＭ像は、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ
−９０００ＮＡＲ」）を用い、加速電圧３００ｋＶ、倍率２００万倍で撮影した画像であ
る。
図１９（Ａ）のＣＡＡＣ−ＯＳ膜に同心円で示す領域において、電子線のビーム径をそれ
ぞれ変えて、電子線回折を行った結果を図２０（Ａ）〜（Ｄ）に示す。図２０（Ａ）〜（
Ｄ）に示す電子線回折パターンは、透過型電子顕微鏡（日立ハイテクノロジーズ製「ＨＦ
−２０００」）を用い、加速電圧を２００ｋＶ、電子線のビーム径をそれぞれ１ｎｍφ、
２０ｎｍφ、５０ｎｍφ、７０ｎｍφとした電子線回折パターンである。なお、ビーム径
を約１ｎｍφとした場合の電子線回折での測定範囲は、５ｎｍφ以上１０ｎｍφ以下であ
る。
電子線のビーム径が１ｎｍφにおいては、明瞭なスポット（輝点）によるパターンの形成
を確認することができる。電子線のビーム径を大きくしていくとスポットがやや不明瞭に
なるが、回折パターンは確認することができ、膜全体としてはＣＡＡＣ−ＯＳ膜である、
又はＣＡＡＣ−ＯＳ膜を含む膜であるということができる。
図２１（Ａ）（Ｂ）は、図１９（Ａ）の断面ＴＥＭ観察に用いたＣＡＡＣ−ＯＳ膜を４５
０℃でアニールした後の断面ＴＥＭ像とＸ線回折スペクトルである。
図２１（Ａ）のＣＡＡＣ−ＯＳ膜に同心円で示す領域において、電子線のビーム径を１ｎ
ｍφ、２０ｎｍφ、５０ｎｍφ、７０ｎｍφとして、電子線回折を行った結果を図２２（
Ａ）〜（Ｄ）に示す。図２０に示した結果と同様に、電子線のビーム径が１ｎｍφにおい
ては、明瞭なスポットによるパターンの形成を確認することができる。また、電子線のビ
ーム径を大きくしていくとスポットがやや不明瞭になるが、回折パターンは確認すること
ができ、膜全体としてはＣＡＡＣ−ＯＳ膜である、又はＣＡＡＣ−ＯＳ膜を含む膜である
ということができる。
図２３（Ａ）（Ｂ）は、図１９（Ａ）の断面ＴＥＭ観察に用いたＣＡＡＣ−ＯＳ膜とは異
なるＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像とＸ線回折スペクトルである。
ＣＡＡＣ−ＯＳ膜は、図２３（Ｂ）に示すように２θ＝３１°近傍に結晶成分を示すピー
クＡが現れるとともに、スピネル結晶構造に由来するピークＢが現れる場合もある。
図２３（Ａ）のＣＡＡＣ−ＯＳ膜に同心円で示す領域において、電子線のビーム径を１ｎ
ｍφ、２０ｎｍφ、５０ｎｍφ、９０ｎｍφとして、電子線回折を行った結果を図２４（
Ａ）〜（Ｄ）に示す。電子線のビーム径が１ｎｍφにおいては、明瞭なスポットによるパ
ターンの形成を確認することができる。また、電子線のビーム径を大きくしていくとスポ
ットがやや不明瞭になるが、回折パターンは確認することができる。また、ビーム径９０
ｎｍφでは、より明瞭なスポットを確認することができる。したがって、膜全体としては
ＣＡＡＣ−ＯＳ膜である、又はＣＡＡＣ−ＯＳ膜を含む膜であるということができる。
図１６に、図１９（Ａ）や図２３（Ａ）の断面ＴＥＭ観察に用いたＣＡＡＣ−ＯＳ膜とは
異なるＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像を示す。また、図１７に図１６のポイント１〜ポ
イント４において電子線回折を用いて測定した電子線回折パターンを示す。
図１７に示す電子線回折パターンは、図２０（Ａ）〜（Ｄ）の際と同様の透過型電子顕微
鏡を用い、加速電圧を２００ｋＶ、ビーム径を約１ｎｍφ又は約５０ｎｍφとした電子線
回折パターンである。
図１６に示すポイント１（膜表面側）、ポイント２（膜中央）、ポイント３（膜下地側）
における電子線回折パターンが図１７（Ａ）〜（Ｃ）にそれぞれ対応しており、電子ビー
ム径を約１ｎｍφとした電子線回折パターンである。また、図１６に示すポイント４（膜
全体）における電子線回折パターンが図１７（Ｄ）であり、電子ビーム径を約５０ｎｍφ
とした電子線回折パターンである。
ポイント１（膜表面側）及びポイント２（膜中央）の電子線回折パターンは、スポットに
よるパターンの形成が確認できるが、ポイント３（膜下地側）では、ややパターンが崩れ
ている。これは、ＣＡＡＣ−ＯＳ膜の膜厚方向において、結晶状態が異なることを示唆し
ている。なお、ポイント４（膜全体）においては、スポットによるパターンの形成が確認
できることから、膜全体としてはＣＡＡＣ−ＯＳ膜である、又は、ＣＡＡＣ−ＯＳ膜を含
む膜であるということができる。
図１８は、図１６におけるポイント１（膜表面側）の近傍の拡大写真である。層間絶縁膜
である酸化窒化シリコン（ＳｉＯＮ）膜との界面までＣＡＡＣ−ＯＳ膜の配向性を示す明
瞭な格子像を確認することができる。
＜ナノ結晶酸化物半導体膜の電子線回折パターン＞
次に、ナノ結晶酸化物半導体膜の電子線回折パターンについて、図２５〜図３１を用いて
説明する。
ナノ結晶酸化物半導体膜は、極微電子線回折を用いた電子線回折パターンにおいて、非晶
質状態を示すハローパターンとも、特定の面に配向した結晶状態を示す規則性を有するス
ポット（輝点）とも異なり、方向性を持たないスポットが観察される酸化物半導体膜であ
る。
図２５（Ａ）にナノ結晶酸化物半導体膜の断面ＴＥＭ像を示す。また、図２５（Ｂ）〜（
Ｄ）に図２５（Ａ）のポイント１〜３において極微電子線回折を用いて測定した電子線回
折パターンをそれぞれ示す。
図２５では、ナノ結晶酸化物半導体膜の一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物膜を石英ガ
ラス基板上に膜厚５０ｎｍで成膜した試料を用いる。図２５に示すナノ結晶酸化物半導体
膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］である酸化物ターゲットを
用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力を０．４Ｐａ、ＤＣ電源を０．５ｋＷ
、基板温度を室温とした。そして、成膜したナノ結晶酸化物半導体膜を１００ｎｍ以下（
例えば、４０ｎｍ±１０ｎｍ）の幅に薄片化し、断面ＴＥＭ像及び極微電子線回折による
電子線回折パターンを得た。
図２５（Ａ）に示す断面ＴＥＭ像は、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ
−９０００ＮＡＲ」）を用い、加速電圧３００ｋＶ、倍率２００万倍で撮影した。また、
図２５（Ｂ）〜（Ｄ）は、透過型電子顕微鏡（日立ハイテクノロジーズ製「ＨＦ−２００
０」）を用い、加速電圧を２００ｋＶ、ビーム径を約１ｎｍφとして、極微電子線回折に
よって得られた電子線回折パターンである。なお、ビーム径を約１ｎｍφとした場合の極
微電子線回折での測定範囲は５ｎｍφ以上１０ｎｍφ以下である。
図２５（Ｂ）に示すように、ナノ結晶酸化物半導体膜は、極微電子線回折を用いた電子線
回折パターンにおいて、円周状に配置された複数のスポットが観察される。換言すると、
ナノ結晶酸化物半導体膜では、円周状（同心円状）に分布した複数のスポットが観察され
るともいえる。または、円周状に分布した複数のスポットが複数の同心円を形成するとも
いえる。
また、石英ガラス基板との界面近傍である図２５（Ｄ）、及びナノ結晶酸化物半導体膜の
膜厚方向中央部の図２５（Ｃ）においても、図２５（Ｂ）と同様に円周状に分布した複数
のスポットが観察される。図２５（Ｃ）において、メインスポットから円周状のスポット
までの距離は、３．８８／ｎｍから４．９３／ｎｍであった。面間隔に換算すると、０．
２０３ｎｍから０．２５７ｎｍである。
図２５の極微電子線回折パターンより、ナノ結晶酸化物半導体膜は、面方位が不規則であ
って且つ大きさの異なる結晶部が複数混在する膜であることがわかる。
次いで、図２６（Ａ）にナノ結晶酸化物半導体膜の平面ＴＥＭ像を示す。また、図２６（
Ｂ）に図２６（Ａ）において円で囲んだ領域を、制限視野電子線回折を用いて測定した電
子線回折パターンを示す。
図２６では、ナノ結晶酸化物半導体膜の一例として、Ｉｎ−Ｇａ−Ｚｎ酸化物膜を石英ガ
ラス基板上に膜厚３０ｎｍで成膜した試料を用いる。図２６に示すナノ結晶酸化物半導体
膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］である酸化物ターゲットを
用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力を０．４Ｐａ、ＤＣ電源を０．５ｋＷ
、基板温度を室温とした。そして、試料を薄片化し、ナノ結晶酸化物半導体膜の平面ＴＥ
Ｍ像及び電子線回折による電子線回折パターンを得た。
図２６（Ａ）に示す平面ＴＥＭ像は、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ
−９０００ＮＡＲ」）を用い、加速電圧を３００ｋＶ、倍率５０万倍として撮影した。ま
た、図２６（Ｂ）は、制限視野を３００ｎｍφとした電子線回折によって得られた電子線
回折パターンである。なお、電子線の広がりを考慮すると、測定範囲は、３００ｎｍφ以
上である。
図２６（Ｂ）に示すように、ナノ結晶酸化物半導体膜は、極微電子線回折よりも測定範囲
の広い制限視野電子線回折を用いた電子線回折パターンでは、極微電子線回折によって観
察された複数のスポットがみられず、ハローパターンが観察される。
次に、図２７に、図２５及び図２６の電子線回折パターンにおける回折強度の分布を概念
的に示す。図２７（Ａ）は、図２５（Ｂ）〜（Ｄ）に示す極微電子線回折パターンにおけ
る回折強度の分布の概念図である。また、図２７（Ｂ）は、図２６（Ｂ）に示す制限視野
電子線回折パターンにおける回折強度の分布の概念図である。また、図２７（Ｃ）は単結
晶構造又は多結晶構造の電子線回折パターンにおける回折強度の分布の概念図である。
図２７において、縦軸は各スポットの分布を表す電子線回折強度（任意単位）、横軸はメ
インスポットからの距離を示す。
図２７（Ｃ）に示す単結晶構造又は多結晶構造においては、結晶部が配向する面の面間隔
（ｄ値）に応じた、メインスポットからの特定の距離にスポットがみられる。
一方、図２５に示すようにナノ結晶酸化物半導体膜の極微電子線回折パターンで観察され
る複数のスポットによって形成された円周状の領域は、比較的大きい幅を有する。よって
、図２７（Ａ）は、離散的な分布を示す。また、極微電子線回折パターンにおいて、同心
円状の領域間に明確なスポットとはならないものの、輝度の高い領域が存在することがわ
かる。
また、図２７（Ｂ）に示すように、ナノ結晶酸化物半導体膜の制限視野電子線回折パター
ンにおける電子線回折強度分布は、連続的な強度分布を示す。図２７（Ｂ）は、図２７（
Ａ）に示す電子線回折強度分布を広範囲で観察した結果と近似可能であるため、複数のス
ポットが重なってつながり、連続的な強度分布が得られたものと考察できる。
図２７（Ａ）〜（Ｃ）に示すように、ナノ結晶酸化物半導体膜は、面方位が不規則であっ
て且つ大きさの異なる結晶部が複数混在する膜であり、且つ、その結晶部は、制限視野電
子線回折パターンにおいてはスポットが観察されない程度に、極微細であることが示唆さ
れる。
複数のスポットが観察された図２５において、ナノ結晶酸化物半導体膜は５０ｎｍ以下に
薄片化されている。また電子線のビーム径は１ｎｍφに収束されているため、その測定範
囲は５ｎｍ以上１０ｎｍ以下である。よって、ナノ結晶酸化物半導体膜に含まれる結晶部
は５０ｎｍ以下であり、例えば、１０ｎｍ以下、又は５ｎｍ以下であることが推測される
。
ここで、図２８に、石英ガラス基板における極微電子線回折パターンを示す。測定条件は
、図２５（Ｂ）〜（Ｄ）に示す電子線回折パターンと同様とした。
図２８に示すように、非晶質構造を有する石英ガラス基板では、特定のスポットを有さず
、メインスポットから輝度が連続的に変化するハローパターンが観測される。このように
、非晶質構造を有する膜においては、極微小な領域の電子線回折を行ったとしても、ナノ
結晶酸化物半導体膜で観察されるような円周状に分布した複数のスポットが観察されない
。従って、図２５（Ｂ）〜（Ｄ）で観察される円周状に分布した複数のスポットは、ナノ
結晶酸化物半導体膜に特有のものであることが確認される。
また、図２９に、図２５（Ａ）に示すポイント２にビーム径を約１ｎｍφに収束した電子
線を１分間照射した後に、測定を行った電子線回折パターンを示す。
図２９に示す電子線回折パターンは、図２５（Ｃ）に示す電子線回折パターンと同様に、
円周状に分布した複数のスポットが観察され、両者の測定結果に特段の相違点は確認され
ない。このことは、図２５（Ｃ）の電子線回折パターンで確認された結晶部は、酸化物半
導体膜の成膜時から存在していることを意味しており、収束した電子線を照射したことで
結晶部が形成されたものではないことを意味する。
次に、図３０に、図２５（Ａ）に示す断面ＴＥＭ像の部分拡大図を示す。図３０（Ａ）（
Ｂ）は、それぞれ、図２５（Ａ）のポイント１近傍（ナノ結晶酸化物半導体膜表面）、ポ
イント２近傍（ナノ結晶酸化物半導体膜の膜厚方向中央部）を、倍率８００万倍で観察し
た断面ＴＥＭ像である。
図３０に示す断面ＴＥＭ像からは、ナノ結晶酸化物半導体膜において結晶構造が明確には
確認できない。
また、図２５及び図２６の観察に用いた、石英ガラス基板上にナノ結晶酸化物半導体膜が
成膜された試料をＸＲＤにより分析した。図３１にｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いて
ＸＲＤスペクトルを測定した結果を示す。
図３１において、縦軸はＸ線回折強度（任意単位）であり、横軸は回折角２θ（ｄｅｇ．
）である。なお、ＸＲＤスペクトルの測定は、Ｂｒｕｋｅｒ ＡＸＳ社製Ｘ線回折装置Ｄ
−８ ＡＤＶＡＮＣＥを用いた。
図３１に示すように、２θ＝２０〜２３°近傍に石英に起因するピークが観察されるもの
の、ナノ結晶酸化物半導体膜に含まれる結晶部に起因するピークは確認できない。
図３０及び図３１の結果からも、ナノ結晶酸化物半導体膜に含まれる結晶部は、極微細な
結晶部であることが示唆される。
以上示したように、本実施の形態で示したナノ結晶酸化物半導体膜では、測定範囲の広い
ＸＲＤによる分析では配向を示すピークが検出されず、また、測定範囲の広い制限視野電
子線回折によって得られる電子線回折パターンでは、ハローパターンが観測される。よっ
て、該ナノ結晶酸化物半導体膜は、巨視的には無秩序な原子配列を有する膜と同等である
といえる。しかしながら、電子線のビーム径が十分に小さい径（例えば、１０ｎｍφ以下
）の極微電子線回折によってナノ結晶酸化物半導体膜を測定することで、得られる極微電
子線回折パターンではスポットを観測することができる。よって、本実施の形態で示した
ナノ結晶酸化物半導体膜は、面方位の不規則な極微な結晶部（例えば、粒径が１０ｎｍ以
下、又は５ｎｍ以下、又は３ｎｍ以下の結晶部）が凝集して形成された膜と推測できる。
また、極微細な結晶部を含有するナノ結晶領域は、ナノ結晶酸化物半導体膜の膜厚方向の
全領域において含まれる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、上述したトランジスタを用いた半導体装置について例示する。
＜マイクロコンピュータを搭載した電子機器＞
上述したトランジスタは、様々な電子機器に搭載されるマイクロコンピュータに用いるこ
とができる。以下では、マイクロコンピュータを搭載した電子機器の例として警報装置（
特に、火災報知器）の構成及び動作について、図３２及び図３３を用いて説明する。
なお、本明細書中において、火災報知器とは、火災の発生を急報する装置全般を示すもの
であり、例えば、住宅用火災警報器や、自動火災報知設備や、当該自動火災報知設備に用
いられる火災感知器等も火災報知器に含むものとする。
［警報装置の構成例］
図３２に示す警報装置は、マイクロコンピュータ５００を少なくとも有する。ここで、マ
イクロコンピュータ５００は、警報装置の内部に設けられている。マイクロコンピュータ
５００は、高電位電源線ＶＤＤと電気的に接続されたパワーゲートコントローラ５０３と
、高電位電源線ＶＤＤ及びパワーゲートコントローラ５０３と電気的に接続されたパワー
ゲート５０４と、パワーゲート５０４と電気的に接続されたＣＰＵ（Ｃｅｎｔｒａｌ Ｐ
ｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）５０５と、パワーゲート５０４及びＣＰＵ５０５と電気
的に接続された検出部５０９と、が設けられる。また、ＣＰＵ５０５には、揮発性記憶部
５０６と不揮発性記憶部５０７と、が含まれる。
また、ＣＰＵ５０５は、インターフェース５０８を介してバスライン５０２と電気的に接
続されている。インターフェース５０８もＣＰＵ５０５と同様にパワーゲート５０４と電
気的に接続されている。インターフェース５０８のバス規格としては、例えば、Ｉ２Ｃバ
ス等を用いることができる。また、警報装置には、インターフェース５０８を介してパワ
ーゲート５０４と電気的に接続される発光素子５３０が設けられる。
発光素子５３０は指向性の強い光を放出するものが好ましく、例えば、エレクトロルミネ
ッセンス（ＥＬ：Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）を利用する発光素子、ＬＥ
Ｄ等を用いることができる。ＥＬを利用する発光素子は、発光材料が有機化合物であるか
、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機Ｅ
Ｌ素子と呼ばれている。
パワーゲートコントローラ５０３はタイマーを有し、当該タイマーに従ってパワーゲート
５０４を制御する。パワーゲート５０４は、パワーゲートコントローラ５０３の制御に従
って、ＣＰＵ５０５、検出部５０９及びインターフェース５０８に高電位電源線ＶＤＤか
ら供給される電源を供給又は遮断する。ここで、パワーゲート５０４としては、例えば、
トランジスタ等のスイッチング素子を用いることができる。
このようなパワーゲートコントローラ５０３及びパワーゲート５０４を用いることにより
、光量を測定する期間に検出部５０９、ＣＰＵ５０５及びインターフェース５０８への電
源供給を行い、測定期間の合間には検出部５０９、ＣＰＵ５０５及びインターフェース５
０８への電源供給を遮断することができる。このように警報装置を動作させることにより
、上記の各構成に常時電源供給を行う場合より消費電力の低減を図ることができる。
また、パワーゲート５０４としてトランジスタを用いる場合、不揮発性記憶部５０７には
、極めてオフ電流の低いトランジスタ、例えば上記実施の形態で説明したトランジスタを
用いることが好ましい。このようなトランジスタを用いることにより、パワーゲート５０
４で電源を遮断する際にリーク電流を低減し、消費電力の低減を図ることができる。
警報装置に直流電源５０１を設け、直流電源５０１から高電位電源線ＶＤＤに電源を供給
してもよい。直流電源５０１の高電位側の電極は、高電位電源線ＶＤＤと電気的に接続さ
れ、直流電源５０１の低電位側の電極は、低電位電源線ＶＳＳと電気的に接続される。低
電位電源線ＶＳＳはマイクロコンピュータ５００に電気的に接続される。ここで、高電位
電源線ＶＤＤは、高電位Ｈが与えられている。また、低電位電源線ＶＳＳは、例えば接地
電位（ＧＮＤ）等の低電位Ｌが与えられている。
直流電源５０１として電池を用いる場合は、例えば、高電位電源線ＶＤＤと電気的に接続
された電極と、低電位電源線ＶＳＳに電気的に接続された電極と、当該電池を保持するこ
とができる筐体と、を有する電池ケースを筐体に設ける構成とすればよい。なお、警報装
置は、必ずしも直流電源５０１を設けなくてもよく、例えば、当該警報装置の外部に設け
られた交流電源から配線を介して電源を供給する構成としてもよい。
また、上記電池として、二次電池、例えば、リチウムイオン二次電池（リチウムイオン蓄
電池、リチウムイオン電池、又はリチウムイオンバッテリーとも呼ぶ）を用いることもで
きる。また、当該二次電池を充電できるように太陽電池を設けることが好ましい。
検出部５０９は、異常に係る物理量を計測して計測値をＣＰＵ５０５に送信する。異常に
係る物理量は、警報装置の用途によって異なり、火災報知器として機能する警報装置では
、火災に係る物理量を計測する。故に、検出部５０９には、火災に係る物理量として光量
を計測し、煙の存在を感知する。
検出部５０９は、パワーゲート５０４と電気的に接続された光センサ５１１と、パワーゲ
ート５０４と電気的に接続されたアンプ５１２と、パワーゲート５０４及びＣＰＵ５０５
と電気的に接続されたＡＤコンバータ５１３と、を有する。発光素子５３０、光センサ５
１１、アンプ５１２及びＡＤコンバータ５１３は、パワーゲート５０４が検出部５０９に
電源を供給したときに動作する。
光センサ５１１は、少なくとも、フォトダイオード等の光電変換素子を有する。
光電変換素子は光電変換を行うことができる半導体膜を用いて作製することができ、例え
ば、シリコンやゲルマニウム等を用いることができる。シリコンとゲルマニウムでは吸収
できる電磁波の波長が異なるため、当該半導体膜にシリコンを用いた場合は、可視光を検
知するセンサとして機能し、当該半導体膜にゲルマニウムを用いた場合は、赤外線を検知
するセンサとして機能する。
以上のように、マイクロコンピュータ５００に、光センサ５１１を含む検出部５０９を内
蔵して設けることができるので、部品数を削減し、警報装置の筐体を縮小することができ
る。
上述したＩＣチップを含む火災報知器には、上述したトランジスタを用いた複数の回路を
組み合わせ、それらを１つのＩＣチップに搭載したＣＰＵ５０５が用いられる。
［ＣＰＵの構成例］
図３３はＣＰＵの具体的な構成を示すブロック図である。
図３３（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈ
ｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、イ
ンストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコ
ントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインター
フェース１１９８（Ｂｕｓ Ｉ／Ｆ）、書き換え可能なＲＯＭ１１９９、及びＲＯＭイン
ターフェース１１８９（ＲＯＭ Ｉ／Ｆ）を有している。基板１１９０は、半導体基板、
ＳＯＩ基板、ガラス基板等を用いる。ＲＯＭ１１９９及びＲＯＭインターフェース１１８
９は、別チップに設けてもよい。もちろん、図３３（Ａ）に示すＣＰＵは、その構成を簡
略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有して
いる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクション
デコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタ
ラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ
１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントロー
ラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制
御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御する
ための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラ
ム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク
状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアド
レスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９
２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、及びレ
ジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイ
ミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号Ｃ
ＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各
種回路に供給する。
図３３（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レ
ジスタ１１９６のメモリセルとして、上記実施の形態で説明したトランジスタを用いるこ
とができる。
図３３（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１
からの指示に従い、レジスタ１１９６における保持動作の選択を行う。すなわち、レジス
タ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか
、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの
保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行
われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書
き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することが
できる。
電源停止に関しては、図３３（Ｂ）又は図３３（Ｃ）に示すように、メモリセル群と、電
源電位ＶＤＤ又は電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け
ることにより行うことができる。以下に図３３（Ｂ）及び図３３（Ｃ）の回路の説明を行
う。
図３３（Ｂ）及び図３３（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチン
グ素子に、上記実施の形態で説明したトランジスタを用いた記憶装置である。
図３３（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、複数のメモリセル１１４
２を有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には
、上記実施の形態で説明したトランジスタを用いることができる。メモリセル群１１４３
が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、ハイレベルの
電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル
１１４２には、信号ＩＮの電位と、ローレベルの電源電位ＶＳＳの電位が与えられている
。
図３３（Ｂ）では、スイッチング素子１１４１として、上記実施の形態で説明したトラン
ジスタを用いており、該トランジスタは、そのゲート電極に与えられる信号ＳｉｇＡによ
りスイッチングが制御される。
なお、図３３（Ｂ）では、スイッチング素子１１４１としてトランジスタを一つだけ有す
る構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッ
チング素子１１４１として機能するトランジスタを複数有している場合、上記複数のトラ
ンジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列
が組み合わされて接続されていてもよい。
また、図３３（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有
する各メモリセル１１４２への、ハイレベルの電源電位ＶＤＤの供給が制御されているが
、スイッチング素子１１４１により、ローレベルの電源電位ＶＳＳの供給が制御されてい
てもよい。
また、図３３（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイ
ッチング素子１１４１を介して、ローレベルの電源電位ＶＳＳが供給されている、記憶装
置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メ
モリセル１１４２への、ローレベルの電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、電源電位ＶＤＤ又は電源電位ＶＳＳの与えられているノード間に、スイ
ッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合に
おいてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体
的には、例えば、パーソナルコンピュータのユーザーが、キーボード等の入力装置への情
報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電
力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐ
ｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌ
ｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
［半導体装置の構成例］
不揮発性記憶部を有するマイクロコンピュータに適用可能な半導体装置の構成例について
、図３４を用いて説明する。
図３４に示す半導体装置は、ｐ型の半導体基板４０１に形成された素子分離層４０３を有
し、ゲート絶縁層４０７、ゲート電極４０９、ｎ型の不純物領域４１１ａ、及びｎ型の不
純物領域４１１ｂを有するｎ型のトランジスタ４５１を有し、トランジスタ４５１上に絶
縁層４１５及び絶縁層４１７が形成されている。
半導体基板４０１において、トランジスタ４５１は素子分離層４０３により他の半導体素
子（図示せず）と分離されている。素子分離層４０３は、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘ
ｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ
Ｉｓｏｌａｔｉｏｎ）法等を用いて形成することができる。
なお、トランジスタ４５１において、ゲート電極４０９の側面に側壁絶縁層（サイドウォ
ール絶縁層）を設け、ｎ型の不純物領域４１１ａ、及びｎ型の不純物領域４１１ｂに不純
物濃度が異なる領域を設けてもよい。
また、絶縁層４１５及び絶縁層４１７の一部を選択的にエッチングした開口部には、コン
タクトプラグ４１９ａ及びコンタクトプラグ４１９ｂが形成されている。絶縁層４１７、
コンタクトプラグ４１９ａ及びコンタクトプラグ４１９ｂ上に、絶縁層４２１が設けられ
ている。絶縁層４２１の一部を選択的にエッチングした開口部には、少なくとも一部がコ
ンタクトプラグ４１９ａと重畳する配線４２３ａと、少なくとも一部がコンタクトプラグ
４１９ｂと重畳する配線４２３ｂが形成されている。配線４２３ａはコンタクトプラグ４
１９ａに接続し、配線４２３ｂはコンタクトプラグ４１９ｂに接続されている。
また、絶縁層４２１、配線４２３ａ及び配線４２３ｂ上に、スパッタリング法又はＣＶＤ
法等によって形成された絶縁層４２０が設けられている。また、絶縁層４２０上に絶縁層
４２２が形成され、絶縁層４２２の一部を選択的にエッチングした開口部には、少なくと
も一部が積層体４０６と重畳する電極４２４が形成されている。なお、積層体４０６は、
酸化物半導体層を含む。また、電極４２４は、トランジスタ４５２のバックゲート電極と
して機能し、トランジスタ４５２のしきい値電圧の制御を行うことができる。さらに、絶
縁層４２２の一部を選択的にエッチングした開口部には、少なくとも一部がドレイン電極
４１６ｂ又はドレイン電極４２６ｂと重畳する電極４６０が形成されている。
絶縁層４２２、電極４２４、及び電極４６０上には、スパッタリング法又はＣＶＤ法等に
より形成された絶縁層４２５が設けられており、絶縁層４２５上には、トランジスタ４５
２が設けられている。
トランジスタ４５２は、上記実施の形態で説明したトランジスタを適用することができる
。上記実施の形態で説明したトランジスタは、電気特性の変動が抑制されており、電気的
に安定である。よって、図３４で示す本実施の形態の半導体装置を、信頼性の高い半導体
装置とすることができる。
なお、図３４では、トランジスタ４５２として、上記実施の形態に示したトランジスタ１
００と同様の構造を有するトランジスタを用いる場合について例示している。
トランジスタ４５２は、絶縁層４２５上の積層体４０６と、積層体４０６（に含まれる酸
化物半導体層）上のソース電極４１６ａ及びドレイン電極４１６ｂと、ソース電極４１６
ａ上のソース電極４２６ａと、ドレイン電極４１６ｂ上のドレイン電極４２６ｂと、積層
体４０６上のゲート絶縁層４１２と、ゲート絶縁層４１２上のゲート電極４０４と、を有
する。また、トランジスタ４５２を覆う絶縁層４１８、絶縁層４４５及び絶縁層４４６が
設けられ、絶縁層４４６上に、ドレイン電極４１６ｂに接続する配線４４９と、ソース電
極４１６ａに接続する配線４５６を有する。配線４４９は、トランジスタ４５２のドレイ
ン電極とｎ型のトランジスタ４５１のゲート電極４０９とを電気的に接続するノードとし
て機能する。
また、本実施の形態においては、配線４４９がドレイン電極４１６ｂに接続する構成につ
いて例示したが、これに限定されず、例えば、ドレイン電極４２６ｂに接続する構成とし
てもよい。また、配線４５６がソース電極４１６ａに接続する構成について例示したが、
これに限定されず、例えば、ソース電極４２６ａに接続する構成としてもよい。
ドレイン電極４１６ｂ又はドレイン電極４２６ｂと電極４６０が、絶縁層４２５を介して
重畳する部分が容量素子４５３として機能する。電極４６０には、例えばＶＳＳが供給さ
れる。
なお、容量素子４５３は必ずしも設ける必要はなく、例えば、ｎ型のトランジスタ４５１
等の寄生容量が十分大きい場合、容量素子４５３を設けない構成としてもよい。
トランジスタ４５１は、単結晶シリコン等、酸化物半導体とは異なる半導体を用いて形成
されるため、十分な高速動作が可能となる。このため、当該トランジスタを読み出し用の
トランジスタとして用いることで、情報の読み出しを高速に行うことができる。
トランジスタ４５２には、極めてオフ電流の低いトランジスタを用いることが好ましい。
本実施の形態では、極めてオフ電流の低いトランジスタとして、酸化物半導体を含むトラ
ンジスタを例示した。
＜表示装置＞
上述したトランジスタは、表示装置に用いることができる。また、上述したトランジスタ
を用いて、トランジスタを含む駆動回路の一部又は全体を画素部と同じ基板上に一体形成
し、システムオンパネルを形成することができる。上述したトランジスタを用いることが
可能な表示装置の構成例について、図３５〜図３７を用いて説明する。
表示装置に設けられる表示素子としては液晶素子、発光素子等を用いることができる。発
光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的
には無機ＥＬ素子、有機ＥＬ素子等を含む。また、電子インク等、電気的作用によりコン
トラストが変化する表示媒体も表示素子として適用することができる。以下では、表示装
置の一例として、液晶素子を用いた表示装置及びＥＬ素子を用いた表示装置について説明
する。
［液晶表示装置とＥＬ表示装置］
図３５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むように
して、シール材４００５が設けられている。画素部４００２は、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって封止されている。図３５（Ａ）において
は、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域
に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路
４００３、及び走査線駆動回路４００４が実装されている。また、信号線駆動回路４００
３、走査線駆動回路４００４、又は画素部４００２に与えられる各種信号及び電位は、Ｆ
ＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、ＦＰＣ４０１
８ｂから供給されている。
図３５（Ｂ）及び図３５（Ｃ）において、第１の基板４００１上に設けられた画素部４０
０２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられてい
る。画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって封止されている。図３５（Ｂ）及び図３５（Ｃ）
においては、第１の基板４００１上のシール材４００５によって囲まれている領域とは異
なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線
駆動回路４００３が実装されている。図３５（Ｂ）及び図３５（Ｃ）においては、信号線
駆動回路４００３、走査線駆動回路４００４、又は画素部４００２に与えられる各種信号
及び電位は、ＦＰＣ４０１８から供給されている。
また図３５（Ｂ）及び図３５（Ｃ）においては、信号線駆動回路４００３を別途形成し、
第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線
駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の
一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンデ
ィング、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ
Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）等を用いることができる。図３
５（Ａ）は、ＣＯＧにより信号線駆動回路４００３、走査線駆動回路４００４を実装する
例であり、図３５（Ｂ）は、ＣＯＧにより信号線駆動回路４００３を実装する例であり、
図３５（Ｃ）は、ＴＣＰにより信号線駆動回路４００３を実装する例である。
なお、本明細書中における表示装置とは、コネクター、例えばＦＰＣやＴＣＰ等が取り付
けられたモジュール、ＴＣＰ等の先にプリント配線板が設けられたモジュール、又は表示
素子にＣＯＧによりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含む
ものとする。
また、第１の基板４００１上に設けられた画素部４００２及び走査線駆動回路４００４は
、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用すること
ができる。
図３６（Ａ）（Ｂ）は、図３５（Ｂ）に示す一点鎖線Ｎ１−Ｎ２間の断面図である。図３
６（Ａ）（Ｂ）で示すように、半導体装置は電極４０１５を有しており、電極４０１５は
ＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている
。また、電極４０１５は、絶縁層４０２０、及び絶縁層４０２２に形成された開口を介し
て配線４０１４と電気的に接続されている。
電極４０１５は、第１の電極４０３０と同じ導電層から形成され、配線４０１４は、トラ
ンジスタ４０１０、及びトランジスタ４０１１のソース電極及びドレイン電極と同じ導電
層で形成されている。
また、図３６（Ａ）では、電極４０１５と配線４０１４が、絶縁層４０２０及び絶縁層４
０２２に形成された一つの開口を介して接続しているが、図３６（Ｂ）では、絶縁層４０
２０及び絶縁層４０２２に形成された複数の開口を介して接続している。開口を複数形成
することで、電極４０１５の表面に凹凸が形成されるため、後に形成される電極４０１５
と異方性導電層４０１９の接触面積を増やすことができる。よって、ＦＰＣ４０１８と電
極４０１５の接続を良好なものとすることができる。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は
、トランジスタを複数有しており、図３６（Ａ）（Ｂ）では、画素部４００２に含まれる
トランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを
例示している。図３６（Ａ）では、トランジスタ４０１０、トランジスタ４０１１上には
絶縁層４０２０が設けられ、図３６（Ｂ）では、絶縁層４０２０の上にさらに平坦化層４
０２１が設けられている。なお、絶縁層４０２３は下地層として機能する絶縁層であり、
絶縁層４０２２はゲート絶縁層として機能する絶縁層である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、上記実施の形
態で示したトランジスタを適用することができる。
上記実施の形態で例示したトランジスタは、電気特性の変動が抑制されており、電気的に
安定である。よって、図３６（Ａ）及び図３６（Ｂ）で示す本実施の形態の半導体装置を
信頼性の高い半導体装置とすることができる。
なお、図３６（Ａ）（Ｂ）では、トランジスタ４０１０、トランジスタ４０１１として、
上記実施の形態に示したトランジスタ１００と同様の構造を有するトランジスタを用いる
場合について例示している。また、図３６（Ｂ）では、トランジスタ４０１０として、上
記実施の形態に示したトランジスタ１００と同様の構造を有するトランジスタを用いる場
合について例示している。また、図３６（Ｂ）では、トランジスタ４０１１として、上記
実施の形態に示したトランジスタ１６３と同様の構造を有するトランジスタを用いる場合
について例示している。具体的には、絶縁層４０２３を介して、トランジスタ４０１１の
酸化物半導体層のチャネル形成領域と重なる位置に導電層４０１７を設ける構成例を示し
ている。導電層４０１７はバックゲート電極として機能することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図３６（Ａ）は、表示素子として液晶素子を用いた液晶表示装置の一例である。図３６（
Ａ）において、表示素子である液晶素子４０１３は、第１の電極４０３０、第２の電極４
０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜とし
て機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極４０３１は第
２の基板４００６側に設けられ、第１の電極４０３０と第２の電極４０３１とは液晶層４
００８を介して重畳する構成を有する。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ
であり、第１の電極４０３０と第２の電極４０３１との間隔（セルギャップ）を制御する
ために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半
導体層を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著し
く変動して設計範囲を逸脱する恐れがある。よって酸化物半導体層を用いるトランジスタ
を有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の酸化物半導体層
を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下
、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
また、上述の酸化物半導体を用いたトランジスタは、比較的高い電界効果移動度が得られ
るため、高速駆動が可能である。よって、表示機能を有する半導体装置の画素部に上記ト
ランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に
駆動回路部又は画素部を作り分けて作製することが可能となるため、半導体装置の部品点
数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モード等を用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モード等を用いることがで
きる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の
方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計とい
われる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材等の光学部材（光学基板）等は適宜設ける。例えば、偏光基板及び位相差基板に
よる円偏光を用いてもよい。また、光源としてバックライト、サイドライト等を用いても
よい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明の一態
様はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
また、表示装置に含まれる表示素子として、ＥＬを利用する発光素子（有機ＥＬ素子や無
機ＥＬ素子）を適用することができる。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリ
ア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出構造や、基板側の面から発光を取り出す下面射出構造や、基板側及び基板とは反
対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も
適用することができる。
図３６（Ｂ）は、表示素子として発光素子を用いたＥＬ表示装置（発光装置ともいう）の
一例である。表示素子である発光素子４５１３は、画素部４００２に設けられたトランジ
スタ４０１０と電気的に接続している。なお発光素子４５１３の構成は、第１の電極４０
３０、電界発光層４５１１、第２の電極４０３１の積層構造であるが、この構成に限定さ
れない。発光素子４５１３から取り出す光の方向等に合わせて、発光素子４５１３の構成
は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極４０３０上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでもよい。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極４
０３１及び隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、
窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化
酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）等を形成するこ
とができる。また、第１の基板４００１、第２の基板４００６、及びシール材４００５に
よって封止された空間には充填材４５１４が設けられ密封されている。このように外気に
曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫
外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴン等の不活性な気体の他に、紫外線硬化樹脂又は熱
硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）又はＥＶＡ（エチ
レンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい
。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタ等の光学フィルムを適宜設けてもよい
。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反
射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
表示素子に電圧を印加する第１の電極及び第２の電極（画素電極、共通電極、対向電極等
ともいう）においては、取り出す光の方向、電極が設けられる場所、及び電極のパターン
構造によって透光性、反射性を選択すればよい。
第１の電極４０３０、第２の電極４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸
化ケイ素を添加したインジウム錫酸化物等の透光性を有する導電性材料を用いることがで
きる。
また、第１の電極４０３０、第２の電極４０３１はタングステン（Ｗ）、モリブデン（Ｍ
ｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）
、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（
Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又は
その合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる
。
また、第１の電極４０３０、第２の電極４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、
いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン又はそ
の誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニ
リン、ピロール、又はチオフェンの２種以上からなる共重合体若しくはその誘導体等があ
げられる。
また、トランジスタは静電気等により破壊されやすいため、駆動回路保護用の保護回路を
設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
上記実施の形態で示したトランジスタを適用することで、表示機能を有する信頼性のよい
半導体装置を提供することができる。
［画素回路の一例］
図３７に、表示装置に適用可能な画素回路の一例を示す。図３７（Ａ）は、液晶表示装置
に適用可能な画素回路の一例を示す回路図である。図３７（Ａ）に示す画素回路は、トラ
ンジスタ８５１と、キャパシタ８５２と、一対の電極間に液晶の充填された液晶素子８５
３とを有する。
トランジスタ８５１では、ソース又はドレインの一方が信号線８５５に電気的に接続され
、ゲートが走査線８５４に電気的に接続されている。
キャパシタ８５２では、一方の電極がトランジスタ８５１のソース又はドレインの他方に
電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
液晶素子８５３では、一方の電極がトランジスタ８５１のソース又はドレインの他方に電
気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。なお
、上述のキャパシタ８５２の他方の電極が電気的に接続する配線に与えられる共通電位と
、液晶素子８５３の他方の電極に与えられる共通電位は、異なる電位であってもよい。
図３７（Ｂ）は、ＥＬ表示装置に適用可能な画素回路の一例を示す回路図である。
図３７（Ｂ）に示す画素回路は、スイッチ素子８４３と、トランジスタ８４１と、キャパ
シタ８４２と、発光素子８１９と、を有する。
トランジスタ８４１のゲートはスイッチ素子８４３の一方の電極及びキャパシタ８４２の
一方の電極と電気的に接続される。トランジスタ８４１のソースは発光素子８１９の一方
の電極と電気的に接続される。トランジスタ８４１のドレインはキャパシタ８４２の他方
の電極と電気的に接続され、高電源電圧ＶＤＤが与えられる。また、スイッチ素子８４３
の他方の電極は信号線８４４と電気的に接続される。発光素子８１９の他方の電極は低電
源電圧ＶＳＳ、接地電位ＧＮＤ等の、高電源電位ＶＤＤより小さい電位とする。
なお、ここで高電源電圧ＶＤＤとは、高電圧側の電源電位のことをいう。また、低電源電
圧ＶＳＳとは、低電圧側の電源電位のことをいう。なお、接地電位ＧＮＤを高電源電圧又
は低電源電圧として用いることもできる。例えば高電源電圧が接地電位の場合には、低電
源電圧は接地電位より低い電圧であり、低電源電圧が接地電位の場合には、高電源電圧は
接地電位より高い電圧である。
なお、トランジスタ８４１は、上述した酸化物半導体層を含む積層体を用いたトランジス
タを用いる。当該トランジスタは、安定した電気特性を有する。そのため、表示品位の高
いＥＬ表示装置とすることができる。
スイッチ素子８４３としては、トランジスタを用いると好ましい。トランジスタを用いる
ことで、画素の面積を小さくでき、解像度の高いＥＬ表示装置とすることができる。また
、スイッチ素子８４３として、上述した酸化物半導体層を含む積層体を用いたトランジス
タを用いてもよい。スイッチ素子８４３として当該トランジスタを用いることで、トラン
ジスタ８４１と同一工程によってスイッチ素子８４３を作製することができ、ＥＬ表示装
置の生産性を高めることができる。
［タッチセンサ及び表示モジュールの一例］
表示装置と組み合わせることができるタッチセンサ及び表示モジュールについて、図３８
〜図４１を用いて説明する。
図３８（Ａ）はタッチセンサ９００の構成例を示す分解斜視図であり、図３８（Ｂ）はタ
ッチセンサ９００の電極の構成例を示す平面図である。また、図３９は、タッチセンサ９
００の構成例を示す断面図である。
図３８に示すタッチセンサ９００は、基板９１１上に、Ｘ軸方向に配列された複数の導電
層９１０と、Ｘ軸方向と交差するＹ軸方向に配列された複数の導電層９２０とが形成され
ている。図３８に示すタッチセンサ９００は、複数の導電層９１０が形成された平面図と
、複数の導電層９２０の平面図と、を分離して表示されている。
また、図３９は、図３８に示すタッチセンサ９００の導電層９１０と導電層９２０との交
差部分の等価回路図である。図３９に示すように、導電層９１０と導電層９２０の交差す
る部分には、容量９４０が形成される。
また、導電層９１０及び導電層９２０は、複数の四辺形状の導電膜が接続された構造を有
している。複数の導電層９１０及び複数の導電層９２０は、導電膜の四辺形状の部分の位
置が重ならないように、配置されている。導電層９１０と導電層９２０の交差する部分に
は、導電層９１０と導電層９２０が接触しないように間に絶縁膜が設けられている。
また、図４０は、図３８に示すタッチセンサ９００の導電層９１０と導電層９２０との接
続構造の一例を説明する断面図であり、導電層９１０ａ、導電層９１０ｂ、及び導電層９
１０ｃと導電層９２０とが交差する部分の断面図を一例として示す。
図４０に示すように、導電層９１０は、１層目の導電層９１０ａ及び導電層９１０ｂ、並
びに、絶縁層９１３上の２層目の導電層９１０ｃにより構成される。導電層９１０ａと導
電層９１０ｂは、導電層９１０ｃにより電気的に接続されている。導電層９２０は、１層
目の導電層により形成される。導電層９１０、導電層９２０及び電極９１５を覆って絶縁
層９１４が形成されている。絶縁層９１３や絶縁層９１４として、例えば、酸化窒化シリ
コン膜を形成すればよい。なお、基板９１１と導電層９１０及び電極９１５の間に絶縁膜
でなる下地層を形成してもよい。下地層としては、例えば、酸化窒化シリコン膜を形成す
ることができる。
導電層９１０と導電層９２０は、可視光に対して透光性を有する導電材料で形成される。
例えば、透光性を有する導電材料として、酸化珪素を含む酸化インジウムスズ、酸化イン
ジウムスズ、酸化亜鉛、酸化インジウム亜鉛、ガリウムを添加した酸化亜鉛等がある。
導電層９１０ａは、電極９１５に接続されている。電極９１５は、ＦＰＣとの接続用端子
を構成する。導電層９２０も、導電層９１０と同様、他の電極９１５に接続される。電極
９１５は、例えば、タングステン膜から形成することができる。
電極９１５とＦＰＣとを電気的に接続するために、電極９１５上の絶縁層９１３及び絶縁
層９１４には開口が形成されている。絶縁層９１４上には、基板９１２が接着剤又は接着
フィルム等により貼り付けられている。接着剤又は接着フィルムにより基板９１１側を表
示パネルのカラーフィルタ基板に取り付けることで、タッチパネルが構成される。
次に、表示モジュールについて、図４１を用いて説明を行う。
図４１に示す表示モジュール９５０は、上部カバー９５１と下部カバー９５２との間に、
ＦＰＣ９５３に接続されたタッチパネル９５４、ＦＰＣ９５５に接続された表示パネル９
５６、バックライトユニット９５７、フレーム９５９、プリント基板９６０、バッテリー
９６１を有する。
上部カバー９５１及び下部カバー９５２は、タッチパネル９５４及び表示パネル９５６の
サイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル９５４は、抵抗膜方式又は静電容量方式のタッチパネルを表示パネル９５６
に重畳して用いることができる。また、表示パネル９５６の対向基板（封止基板）に、タ
ッチパネル機能を持たせるようにすることも可能である。また、表示パネル９５６の各画
素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライトユニット９５７は、光源９５８を有する。光源９５８は、バックライトユニ
ット９５７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム９５９は、表示パネル９５６の保護機能の他、プリント基板９６０の動作により
発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム９５
９は、放熱板としての機能を有していてもよい。
プリント基板９６０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処
理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよ
いし、別途設けたバッテリー９６１による電源であってもよい。バッテリー９６１は、商
用電源を用いる場合には、省略可能である。
また、表示モジュール９５０は、偏光板、位相差板、プリズムシートなどの部材を追加し
て設けてもよい。
＜電子機器＞
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、テレビ、モニタ等の表示装置、照明装置、デスクトップ型
或いはノート型のパーソナルコンピュータ、ワードプロセッサ、ＤＶＤ（Ｄｉｇｉｔａｌ
Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）等の記録媒体に記憶された静止画又は動画を再生する
画像再生装置、ポータブルＣＤプレイヤー、ラジオ、テープレコーダ、ヘッドホンステレ
オ、ステレオ、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲー
ム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカ
メラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯
器、電気洗濯機、電気掃除機、エアコンディショナー等の空調設備、食器洗い器、食器乾
燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、ＤＮＡ保存
用冷凍庫、放射線測定器、透析装置等の医療機器、災、煙、漏電、ガス漏れ等を検知する
検知装置、近接センサ、赤外線センサ、振動センサ、放射線センサ、人感センサ等の各種
センサ等が挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカ
レータ、産業用ロボット、電力貯蔵システム等の産業機器も挙げられる。また、石油を用
いたエンジンや、非水系二次電池からの電力を用いて電動機により推進する移動体等も、
電気機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車（ＥＶ）
、内燃機関と電動機を併せ持ったハイブリッド車（ＨＥＶ）、プラグインハイブリッド車
（ＰＨＥＶ）、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を
含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型又は大型船舶、潜
水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船が
挙げられる。電子機器の具体例を図４２に示す。
図４２（Ａ）において、表示装置８０００は、ＴＶ放送受信用の表示装置に相当し、筐体
８００１、表示部８００２、スピーカー部８００３、ＣＰＵ８００４等を有する。上述し
たトランジスタを用いたＣＰＵが含まれることで、表示装置８０００を省電力化できる。
また、上述したトランジスタを用いた表示装置を表示部８００２に用いることで、表示装
置８０００の画質を高めることが可能である。
図４２（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイ
クロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述した
トランジスタを用いることができる。
図４２（Ａ）において、室内機８２００及び室外機８２０４を有するエアコンディショナ
ーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は
、筐体８２０１、送風口８２０２、マイクロコンピュータ８２０３等を有する。図４２（
Ａ）において、マイクロコンピュータ８２０３が、室内機８２００に設けられている場合
を例示しているが、マイクロコンピュータ８２０３は室外機８２０４に設けられていても
よい。または、室内機８２００と室外機８２０４の両方に、マイクロコンピュータ８２０
３が設けられていてもよい。マイクロコンピュータ８２０３に上述したトランジスタを用
いることで、エアコンディショナーを省電力化できる。
図４２（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたマ
イクロコンピュータが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、
冷蔵室用扉８３０２、冷凍室用扉８３０３、マイクロコンピュータ８３０４等を有する。
図４２（Ａ）では、マイクロコンピュータ８３０４が、筐体８３０１の内部に設けられて
いる。マイクロコンピュータ８３０４に上述したトランジスタを用いることで、電気冷凍
冷蔵庫８３００を省電力化できる。
図４２（Ｂ）（Ｃ）に、電気自動車の例を示す。電気自動車９７００には、二次電池９７
０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整
されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡ
Ｍ、マイクロコンピュータ等を有する処理装置９７０４によって制御される。上述したト
ランジスタを用いたマイクロコンピュータが含まれることで、電気自動車９７００を省電
力化できる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、又は電動機と内燃機関と、を
組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報
（加速、減速、停止等）や走行時の情報（上り坂や下り坂等の情報、駆動輪にかかる負荷
情報等）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０
２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネル
ギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、
図示していないが、直流を交流に変換するインバータも内蔵される。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本実施の形態では酸化物半導体の容量及び比誘電率を測定する半導体装置（測定装置とも
いう）を説明する。
＜比較例の測定装置＞
ＭＩＳ（Ｍｅｔａｌ（金属）、Ｉｎｓｕｌａｔｏｒ（絶縁膜）、Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ（半導体））構造において、半導体の容量を測定する場合、図４３に示す測定装置２
００のような測定装置が用いられる。測定装置２００は、第１の電極２０１上の第１の絶
縁層２０２と、第１の絶縁層２０２上の半導体層２０３と、半導体層２０３上の第２の電
極２０４と、を有する。
通常、第１の電極２０１にプラス電圧（Ｖ＞０〔Ｖ〕）を印加し、第２の電極２０４に基
準電位（ＧＮＤ）を印加したときは、第１の絶縁層２０２側の半導体層２０３表面には電
子が分布する。このとき、第１の絶縁層２０２の容量が測定される。
次に、第１の電極２０１にマイナス電圧（Ｖ＜０〔Ｖ〕）を印加したときは、半導体層２
０３には、キャリアが除かれた空乏層が形成される。このとき、第１の絶縁層２０２の容
量及び半導体層２０３に形成された空乏層の容量が測定される。
なお、ＭＩＳ構造の容量ＣＴｏｔａｌは以下の数式で表される。ＣＳｅｍｉは半導体の容
量を表し、ＣＩｎｓｕは絶縁膜の容量を表す。
しかし、半導体層２０３が酸化物半導体の場合、測定装置２００で半導体層２０３の容量
を測定できない。半導体層２０３が酸化物半導体の場合に予想されるＣＶ特性を図４５（
Ａ）に示す。
図４５（Ａ）では、第１の電極２０１にプラス電圧を印加したときの容量値Ｃ１と、第１
の電極２０１にマイナス電圧を印加したときの容量値Ｃ２との間に差がみられない。
酸化物半導体はＴｉ（チタン）やＷ（タングステン）等の金属を有する電極と接すると、
ｎ型の導電性が付与される。測定装置２００では、半導体層２０３は第２の電極２０４と
接している。よって、半導体層２０３はｎ型の導電性を有していると予測できる。その他
、酸化物半導体は容易にｎ型の導電性が付与される。酸化物半導体がｎ型の導電性を有す
ると、半導体層２０３にはキャリアが除かれた空乏層が形成されない。そのため、半導体
層２０３が酸化物半導体の場合、測定装置２００では半導体の容量を測定することができ
ない。
＜本発明の一態様の測定装置＞
そこで、本実施の形態では、酸化物半導体の容量を測定できる測定装置２１０を説明する
（図４４（Ａ））。図４４（Ａ）は測定装置２１０の断面図である。
測定装置２１０は、第１の電極２１１上の第１の絶縁層２１２と、第１の絶縁層２１２上
の酸化物半導体層２１３と、酸化物半導体層２１３上の第２の電極２１４と、酸化物半導
体層２１３上の第２の絶縁層２１５と、第２の絶縁層２１５上の第３の電極２１６と、を
有する。第１の電極２１１は酸化物半導体層２１３と重なる領域を有する。第１の電極２
１１は第３の電極２１６と重なる領域を有する。酸化物半導体層２１３は第３の電極２１
６と重なる領域を有する。また、測定装置２１０は支持基板２１７に設けられる。
酸化物半導体層２１３は、第２の電極２１４と接する領域２１８を有している。領域２１
８では、酸化物半導体はｎ型の導電性を有する。しかし、酸化物半導体層２１３が第２の
電極２１４と接していない領域２２０では、ｎ型の導電性が付与されていない部分を有す
る（図４４（Ｂ））。そのため、酸化物半導体層２１３には、キャリアが除かれた空乏層
が形成され、容量を測定することができる。
例えば、第１の電極２１１にプラス電圧を印加し、第２の電極２１４及び第３の電極２１
６に基準電位を印加すると、第１の絶縁層２１２側の酸化物半導体層２１３表面には電子
が分布する。このとき、第１の絶縁層２１２の容量（ＣＩｎｓｕ１）が測定される。
次に、第１の電極２１１にマイナス電圧を印加すると、酸化物半導体層２１３には空乏層
が形成される。このとき、第１の絶縁層２１２の容量（ＣＩｎｓｕ１）、酸化物半導体層
２１３の容量（ＣＳｅｍｉ）及び第２の絶縁層２１５の容量（ＣＩｎｓｕ２）が測定され
る。
なお、測定装置２１０の容量ＣＴｏｔａｌは以下の数式で表される。ＣＳｅｍｉは酸化物
半導体層２１３の容量を表し、ＣＩｎｓｕ１は第１の絶縁層２１２の容量を表し、ＣＩｎ
ｓｕ２は第２の絶縁層２１５の容量を表す。
測定装置２１０で容量を測定した場合には、図４５（Ｂ）に示すような測定結果が得られ
ると予想される。
一般に、容量（Ｃ）は以下の式で表される。εｒは比誘電率、ε０は真空の誘電率、Ｓは
面積、ｄは膜厚を示す。
第１の絶縁層２１２及び第２の絶縁層２１５には比誘電率が公知の絶縁物を用いる。これ
によりＣＴｏｔａｌを測定することによって、酸化物半導体層２１３の容量（ＣＳｅｍｉ
）を求めることができる。そして上記式より酸化物半導体層２１３の比誘電率を求めるこ
とができる。
ここで測定装置２１０によってＣＴｏｔａｌが測定できる理由を考察する。
領域２１８の酸化物半導体はｎ型の導電性が付与されている。領域２１８内のキャリア（
ｅ）は、第１の電極２１１に印加されたマイナス電圧に反発し、酸化物半導体層２１３の
中央へ動くことはない（図４６）。よって、酸化物半導体層２１３において第２の電極２
１４と接していない領域２２０、すなわち第１の電極２１１、酸化物半導体層２１３及び
第３の電極２１６が重なる領域２２０は、空乏層が形成される部分を有する。
仮に酸化物半導体層２１３の一部がｎ型化していても、酸化物半導体層２１３内のキャリ
ア（ｅ）は、第１の電極２１１に印加されたマイナス電圧に反発して領域２１８へ動く（
図４６）。よって、第１の電極２１１、酸化物半導体層２１３及び第３の電極２１６が重
なる領域２２０は、空乏層が形成される部分を有する。
したがって測定装置２１０によってＣＴｏｔａｌが測定できる。
本発明の一態様の測定装置は図４４（Ａ）に示す構成に限られない。例えば、第２の電極
２１４を複数設けてもよい。図４７（Ａ）に示す測定装置２２１では第２の電極２１４を
２つ設けている。また図４７（Ｂ）に示す測定装置２２２のように、酸化物半導体層２１
３及び第３の電極２１６をそれぞれ島状に加工してもよい。さらに、第１の電極２１１を
島状に加工してもよい。また、図４８に示す測定装置２２３のように、第２の電極２１４
をコの字型に形成してもよい。なお、図４８では測定装置を構成要素に分解し、斜め方向
からみている。
図４９に示す測定装置２２４のように、第２の電極２１４が酸化物半導体層２１３の下に
設けられてもよい。また図４７（Ａ）の測定装置２２１や図４７（Ｂ）の測定装置２２２
においても、第２の電極２１４を酸化物半導体層２１３の下に設けてもよい。
なお、図４４では、領域２１８におけるすべての酸化物半導体において、ｎ型の導電性が
付与されている。しかし、領域２１８はｎ型の導電性が付与された酸化物半導体を有して
いればよい。例えば、領域２１８の表面部分や表面近傍部分のみにおいてｎ型の導電性が
付与されてもよい。領域２１８の表面から深さ１０ｎｍ程度において、ｎ型の導電性が付
与されてもよい。
本発明の一態様の測定装置では、第１の電極２１１には、第２の電極２１４及び第３の電
極２１６よりも高い電位又は低い電位となるように電圧を印加する。
第１の電極２１１に、第２の電極２１４及び第３の電極２１６よりも高い電位となるよう
な電圧を印加すると、第１の絶縁層２１２側の酸化物半導体層２１３表面には電子が分布
する。上記した、第１の電極２１１にプラス電圧を印加し、第２の電極２１４及び第３の
電極２１６に基準電位（ＧＮＤ）を印加すること、に相当する。
第１の電極２１１に、第２の電極２１４及び第３の電極２１６よりも低い電位となるよう
な電圧を印加すると、酸化物半導体層２１３には空乏層が形成される。上記した、第１の
電極２１１にマイナス電圧を印加し、第２の電極２１４及び第３の電極２１６に基準電位
（ＧＮＤ）を印加すること、に相当する。
本発明の一態様の測定装置では、第２の電極２１４と第３の電極２１６とが電気的に接続
されていてもよい（図５０（Ａ））。また、第２の電極２１４及び第３の電極２１６には
、例えば基準電位（ＧＮＤ）が印加されていてもよい（図５０（Ｂ））。
本発明の一態様の測定装置では、第３の電極２１６に、第１の電極２１１及び第２の電極
２１４よりも高い電位又は低い電位となるように電圧を印加してもよい。
第３の電極２１６に、第１の電極２１１及び第２の電極２１４よりも高い電位となるよう
な電圧を印加すると、第２の絶縁層２１５側の酸化物半導体層２１３表面には電子が分布
する。このときは第２の絶縁層２１５の容量が測定される。
第３の電極２１６に、第１の電極２１１及び第２の電極２１４よりも低い電位となるよう
な電圧を印加すると、酸化物半導体層２１３には空乏層が形成される。このとき、第１の
絶縁層２１２の容量（ＣＩｎｓｕ１）、酸化物半導体層２１３の容量（ＣＳｅｍｉ）及び
第２の絶縁層２１５の容量（ＣＩｎｓｕ２）の合成容量が測定される。
本発明の一態様の測定装置では、第１の電極２１１と第２の電極２１４とが電気的に接続
されていてもよい（図５１（Ａ））。また、第１の電極２１１及び第２の電極２１４には
、例えば基準電位（ＧＮＤ）が印加されていてもよい（図５１（Ｂ））。
＜測定装置の材料＞
本発明の一態様の測定装置の各構成要素について説明する。なお、測定装置の各構成要素
は単膜であっても多層膜であってもよい。
［電極］
第１の電極２１１、第２の電極２１４、及び第３の電極２１６は、実施の形態１にて例示
したゲート電極、ソース電極及びドレイン電極を形成するための材料を用いて作製できる
。
［絶縁層］
第１の絶縁層２１２及び第２の絶縁層２１５は、それぞれ、実施の形態１にて例示した絶
縁層を形成するための材料を用いて作製できる。第１の絶縁層２１２及び第２の絶縁層２
１５に用いる材料の比誘電率は既に知られていることが好ましい。
［酸化物半導体層］
酸化物半導体層２１３は、実施の形態１にて例示した酸化物半導体層を形成するための材
料を用いて作製できる。
［支持基板］
支持基板２１７は、実施の形態１にて例示した基板と同様の材料を用いて作製できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では、本発明の一態様の測定装置及び比較例の測定装置を用いて酸化物半導体層
の容量を測定した結果について説明する。
＜本発明の一態様の測定装置＞
本発明の一態様の測定装置である測定装置３００を図５２に示す。測定装置３００は図４
７（Ｂ）に示す測定装置２２２及び図４８に示す測定装置２２３と類似の構成である。
測定装置３００の作製方法を説明する。本実施例では、酸化物半導体層３０３と第２の絶
縁層３０５の膜厚をそれぞれ２通り設定し、計４種類の測定装置を作製した。
支持基板３０７であるガラス基板上に、スパッタリング法にて第１の電極３０１を形成し
た。ここでは、第１の電極３０１としてタングステン膜を用いた。タングステン膜は、タ
ングステンをスパッタリングターゲットとし、ＤＣスパッタリング法を用いて膜厚１００
ｎｍとなるように形成した。
次に、第１の電極３０１上に第１の絶縁層３０２を形成した。ここでは、ＰＥＣＶＤ法を
用いて酸化窒化シリコン膜を膜厚１００ｎｍとなるように形成した。なお、第１の絶縁層
３０２の比誘電率は４．１である。
次に、第１の絶縁層３０２上に酸化物半導体層３０３を形成した。ここではＩｎ：Ｇａ：
Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットをスパッタリングターゲットとし、Ｄ
Ｃスパッタリング法で酸化物半導体層３０３を形成した。成膜条件は、基板温度３００℃
、成膜ガスＡｒ：Ｏ２＝３０ｓｃｃｍ：１５ｓｃｃｍ、成膜電力０．５ｋＷ、成膜圧力０
．４Ｐａ、電極−基板間距離６０ｍｍとした。酸化物半導体層３０３の膜厚は１００ｎｍ
又は３００ｎｍとした。
次に、酸化物半導体層３０３上に第２の電極３０４を形成した。第２の電極３０４はコの
字型の形状になるように形成した。ここでは、第２の電極３０４としてタングステン膜を
用いた。タングステン膜は、タングステンをスパッタリングターゲットとし、ＤＣスパッ
タリング法を用いて膜厚１００ｎｍとなるように形成し、その後加工して第２の電極３０
４を形成した。
次に、酸化物半導体層３０３上に第２の絶縁層３０５を形成した。ここでは第２の絶縁層
３０５として酸化シリコン膜を用いた。酸化シリコン膜は、酸化シリコンをスパッタリン
グターゲットとし、ＤＣスパッタリング法を用いて形成した。第２の絶縁層３０５の膜厚
は１００ｎｍ又は３００ｎｍとした。なお、第２の絶縁層３０５の比誘電率は３．９であ
る。
次に、加熱処理を行った。加熱処理は、窒素及び酸素雰囲気下で３００℃、１時間の条件
で行った。
次に、第２の絶縁層３０５上に第３の電極３０６を形成した。ここでは、第３の電極３０
６として酸化シリコンを添加したインジウム錫酸化物膜を用いた。第３の電極３０６は、
ＤＣスパッタリング法を用いて形成した。第３の電極３０６の膜厚は１５０ｎｍとした。
第１の電極３０１に直流電圧と交流電圧を印加して、ＣＶ（Ｃａｐａｃｉｔａｎｃｅ Ｖ
ｏｌｔａｇｅ）測定を行った。測定周波数は、１ｋＨｚ、２ｋＨｚ、５ｋＨｚとした。第
２の電極３０４及び第３の電極３０６には基準電位（ＧＮＤ）を印加した。
ＣＶ測定結果を図５３〜図５６に示す。図５３は、酸化物半導体層３０３の膜厚が１００
ｎｍ、第２の絶縁層３０５の膜厚が１００ｎｍのときのＣＶ測定結果を示す。図５４は、
酸化物半導体層３０３の膜厚が１００ｎｍ、第２の絶縁層３０５の膜厚が３００ｎｍのと
きのＣＶ測定結果を示す。図５５は、酸化物半導体層３０３の膜厚が３００ｎｍ、第２の
絶縁層３０５の膜厚が１００ｎｍのときのＣＶ測定結果を示す。図５６は、酸化物半導体
層３０３の膜厚が３００ｎｍ、第２の絶縁層３０５の膜厚が３００ｎｍのときのＣＶ測定
結果を示す。
図５３〜図５６に示す通り、本発明の一態様の測定装置３００では、第１の電極３０１に
マイナス電圧（Ｖ＜０〔Ｖ〕）を印加した際に容量値が有限の値として測定できている。
なお、第１の電極３０１にマイナス電圧（Ｖ＜０〔Ｖ〕）を印加した際の容量値は、測定
周波数によらなかった。この容量値は、第１の絶縁層３０２の容量、第２の絶縁層３０５
の容量、及び酸化物半導体層３０３の容量の合成容量の値である。
上記の通り、第１の絶縁層３０２の比誘電率は４．１、第２の絶縁層３０５の比誘電率は
３．９である。第１の電極３０１にマイナス電圧（Ｖ＜０〔Ｖ〕）を印加した際の容量値
から第１の絶縁層３０２の容量及び第２の絶縁層３０５の容量を除くことで酸化物半導体
の容量を算出し、比誘電率を求めた（表２）。
酸化物半導体層３０３の比誘電率は１１．８２（図５３）、１３．２３（図５４）、１７
．６５（図５５）、１５．９６（図５６）であった（表２）。
非特許文献１、２において、デバイスシミュレーションに用いている酸化物半導体の比誘
電率は１０（非特許文献１）、１２（非特許文献２）であった。非特許文献３に記載され
た比誘電率（２９８Ｋ）は１２．４であった。よって、本発明の一態様の測定装置３００
を用いて求めた酸化物半導体の比誘電率には十分な信頼性があることがわかった。
＜比較例１＞
測定装置３１０を図５７（Ａ）に示す。測定装置３１０は、第１の電極３１１、第１の絶
縁層３１２、酸化物半導体層３１３及び第２の電極３１４を有する。測定装置３１０は、
図４３に示す測定装置２００と類似する。
測定装置３１０の作製方法を説明する。
支持基板３１７であるガラス基板上に、第３の絶縁層３１８として酸化窒化シリコン膜を
形成した。
第３の絶縁層３１８上にスパッタリング法にて第１の電極３１１を形成した。ここでは第
１の電極３１１としてタングステン膜を用いた。タングステン膜は、タングステンをスパ
ッタリングターゲットとし、ＤＣスパッタリング法を用いて１００ｎｍ形成した。タング
ステン膜は加工して島状にした。
第１の電極３１１上に第１の絶縁層３１２を形成した。ここではＰＥＣＶＤ法を用いて酸
化窒化シリコン膜を１００ｎｍ形成した。
第１の絶縁層３１２上に酸化物半導体層３１３を形成した。ここではＩｎ：Ｇａ：Ｚｎ＝
１：１：１［原子数比］の酸化物ターゲットをスパッタリングターゲットとし、ＤＣスパ
ッタリング法で酸化物半導体層３１３を形成した。成膜条件は、基板温度３００℃、成膜
ガスＡｒ：Ｏ２＝３０ｓｃｃｍ：１５ｓｃｃｍ、成膜電力０．５ｋＷ、成膜圧力０．４Ｐ
ａとした。酸化物半導体層３１３の膜厚は４０ｎｍとした。
次に、加熱処理を行った。加熱処理は、大気中で３５０℃、１時間の条件で行った。
酸化物半導体層３１３上に第２の電極３１４を形成した。ここでは第２の電極３１４とし
てチタン膜を用いた。チタン膜は、チタンをスパッタリングターゲットとし、ＤＣスパッ
タリング法を用いて１００ｎｍ形成し、その後加工して島状にした。
第１の電極３１１に直流電圧と交流電圧を印加して、ＣＶ測定を行った。測定周波数は１
ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、１ＭＨｚとした。
ＣＶ測定結果を図５８に示す。
図５８をみると、どの測定周波数においても、第１の電極３１１にマイナス電圧（Ｖ＜０
〔Ｖ〕）を印加した際の容量値と、プラス電圧（Ｖ＞０〔Ｖ〕）を印加した際の容量値と
の差がみられない。よって測定装置３１０では酸化物半導体層３１３の容量を測定できな
いことがわかった。
これは酸化物半導体層３１３が第２の電極３１４と接することで、酸化物半導体層３１３
の導電率が向上したためであると考察できる。
＜比較例２＞
測定装置３２０を図５７（Ｂ）に示す。測定装置３２０は、第１の電極３２１、第１の絶
縁層３２２、酸化物半導体層３２３及び第２の電極３２４を有する。測定装置３２０では
、第２の電極３２４が第１の電極３２１と重なっていない。
測定装置３２０の作製方法を説明する。
支持基板３２７であるガラス基板上に、第３の絶縁層３２８として、窒化シリコン膜を形
成し、さらに酸化窒化シリコン膜を形成した。
第３の絶縁層３２８上にスパッタリング法にて第１の電極３２１を形成した。ここでは第
１の電極３２１としてタングステン膜を用いた。タングステン膜は、タングステンをスパ
ッタリングターゲットとし、ＤＣスパッタリング法を用いて１００ｎｍ形成した。タング
ステン膜は加工して島状にした。
第１の電極３２１上に第１の絶縁層３２２を形成した。ここでは高密度プラズマを用いた
ＣＶＤ法を用いて酸化窒化シリコン膜を１００ｎｍ形成した。
第１の絶縁層３２２上に酸化物半導体層３２３を形成した。ここではＩｎ：Ｇａ：Ｚｎ＝
１：１：１［原子数比］の酸化物ターゲットをスパッタリングターゲットとし、ＤＣスパ
ッタリング法で酸化物半導体層３２３を形成した。成膜条件は、基板温度３００℃、成膜
ガスＯ２（１００％）、成膜圧力０．６Ｐａとした。酸化物半導体層３２３の膜厚は３０
ｎｍとした。
次に、加熱処理を行った。加熱処理は、ＧＲＴＡ装置を用いて、窒素雰囲気下（Ｎ２（１
００％））で６５０℃、６分間の条件で行った。
酸化物半導体層３２３上に第２の電極３２４を形成した。ここでは第２の電極３２４とし
てチタン膜、アルミニウム膜及びチタン膜を有する積層膜を用いた。スパッタリング法を
用いてチタン膜を１００ｎｍ形成し、アルミニウム膜を２００ｎｍ形成し、チタン膜を１
００ｎｍ形成した。その後、積層膜を加工して島状にした。
第１の電極３２１に直流電圧と交流電圧を印加して、ＣＶ測定を行った。測定周波数は１
ｋＨｚ、１０ｋＨｚ、１００ｋＨｚ、１ＭＨｚとした。
ＣＶ測定結果を図５９に示す。
図５９をみると、どの測定周波数においても、第１の電極３２１にマイナス電圧（Ｖ＜０
〔Ｖ〕）を印加した際に容量値がほぼ０（ゼロ）になった。測定装置３２０では酸化物半
導体層３２３の容量を測定できないことがわかった。
これは第１の電極３２１が、第２の電極３２４と重なっていないからであると考察できる
。
前述の通り、容量（Ｃ）は以下の式で表される。εｒは比誘電率、ε０は真空の誘電率、
Ｓは面積、ｄは膜厚を示す。
測定装置３２０では、第１の電極３２１が、第２の電極３２４と重なっていないため、上
記式においてＳが小さい。このため容量値がほぼ０（ゼロ）になったと考察できる。
Ｃ１ 容量値
Ｃ２ 容量値
ＣＬＫ１ 基準クロック信号
ＣＬＫ２ 内部クロック信号
Ｓ１０１ 工程
Ｓ１０２ 工程
Ｓ１０３ 工程
Ｓ１０４ 工程
Ｓ１１１ 工程
Ｓ１１２ 工程
Ｓ１１３ 工程
Ｓ１１４ 工程
１００ トランジスタ
１０１ 基板
１０２ 領域
１０３ 絶縁層
１０５ａ 酸化物層
１０５ｂ 酸化物半導体層
１０５ｃ 酸化物層
１０５ｄ 酸化物層
１０５ｅ 酸化物層
１０６ａ 積層体
１０６ｂ 積層体
１０７ａ ソース電極
１０７ｂ ドレイン電極
１０８ａ 低抵抗領域
１０８ｂ 低抵抗領域
１０９ａ ソース電極
１０９ｂ ドレイン電極
１１１ ゲート絶縁層
１１３ ゲート電極
１１４ 絶縁層
１１５ 絶縁層
１１７ａ 導電層
１１７ｂ 導電層
１２０ トランジスタ
１２１ ゲート絶縁層
１２３ ゲート電極
１４０ トランジスタ
１６０ トランジスタ
１６１ トランジスタ
１６２ トランジスタ
１６３ トランジスタ
１６４ トランジスタ
１９１ トラップ準位
２００ 測定装置
２０１ 第１の電極
２０２ 第１の絶縁層
２０３ 半導体層
２０４ 第２の電極
２１０ 測定装置
２１１ 第１の電極
２１２ 第１の絶縁層
２１３ 酸化物半導体層
２１４ 第２の電極
２１５ 第２の絶縁層
２１６ 第３の電極
２１７ 支持基板
２１８ 領域
２２０ 領域
２２１ 測定装置
２２２ 測定装置
２２３ 測定装置
２２４ 測定装置
３００ 測定装置
３０１ 第１の電極
３０２ 第１の絶縁層
３０３ 酸化物半導体層
３０４ 第２の電極
３０５ 第２の絶縁層
３０６ 第３の電極
３０７ 支持基板
３１０ 測定装置
３１１ 第１の電極
３１２ 第１の絶縁層
３１３ 酸化物半導体層
３１４ 第２の電極
３１７ 支持基板
３１８ 第３の絶縁層
３２０ 測定装置
３２１ 第１の電極
３２２ 第１の絶縁層
３２３ 酸化物半導体層
３２４ 第２の電極
３２７ 支持基板
３２８ 第３の絶縁層
４０１ 半導体基板
４０３ 素子分離層
４０４ ゲート電極
４０６ 積層体
４０７ ゲート絶縁層
４０９ ゲート電極
４１１ａ 不純物領域
４１１ｂ 不純物領域
４１２ ゲート絶縁層
４１５ 絶縁層
４１６ａ ソース電極
４１６ｂ ドレイン電極
４１７ 絶縁層
４１８ 絶縁層
４１９ａ コンタクトプラグ
４１９ｂ コンタクトプラグ
４２０ 絶縁層
４２１ 絶縁層
４２２ 絶縁層
４２３ａ 配線
４２３ｂ 配線
４２４ 電極
４２５ 絶縁層
４２６ａ ソース電極
４２６ｂ ドレイン電極
４４５ 絶縁層
４４６ 絶縁層
４４９ 配線
４５１ トランジスタ
４５２ トランジスタ
４５３ 容量素子
４５６ 配線
４６０ 電極
５００ マイクロコンピュータ
５０１ 直流電源
５０２ バスライン
５０３ パワーゲートコントローラ
５０４ パワーゲート
５０５ ＣＰＵ
５０６ 揮発性記憶部
５０７ 不揮発性記憶部
５０８ インターフェース
５０９ 検出部
５１１ 光センサ
５１２ アンプ
５１３ ＡＤコンバータ
５３０ 発光素子
６００ スパッタリング用ターゲット
６０１ イオン
６０２ スパッタリング粒子
６０３ 被成膜面
８１９ 発光素子
８４１ トランジスタ
８４２ キャパシタ
８４３ スイッチ素子
８４４ 信号線
８５１ トランジスタ
８５２ キャパシタ
８５３ 液晶素子
８５４ 走査線
８５５ 信号線
９００ タッチセンサ
９１０ 導電層
９１０ａ 導電層
９１０ｂ 導電層
９１０ｃ 導電層
９１１ 基板
９１２ 基板
９１３ 絶縁層
９１４ 絶縁層
９１５ 電極
９２０ 導電層
９４０ 容量
９５０ 表示モジュール
９５１ 上部カバー
９５２ 下部カバー
９５３ ＦＰＣ
９５４ タッチパネル
９５５ ＦＰＣ
９５６ 表示パネル
９５７ バックライトユニット
９５８ 光源
９５９ フレーム
９６０ プリント基板
９６１ バッテリー
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１４ 配線
４０１５ 電極
４０１７ 導電層
４０１８ ＦＰＣ
４０１８ｂ ＦＰＣ
４０１９ 異方性導電層
４０２０ 絶縁層
４０２１ 平坦化層
４０２２ 絶縁層
４０２３ 絶縁層
４０３０ 第１の電極
４０３１ 第２の電極
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４５１０ 隔壁
４５１１ 電界発光層
４５１３ 発光素子
４５１４ 充填材
８０００ 表示装置
８００１ 筐体
８００２ 表示部
８００３ スピーカー部
８００４ ＣＰＵ
８１００ 警報装置
８１０１ マイクロコンピュータ
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ マイクロコンピュータ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ マイクロコンピュータ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (1)

  1. チャネルを形成する島状の酸化物半導体層と、
    前記酸化物半導体層の上面と接する第１のソース電極及び第１のドレイン電極と、
    前記第１のソース電極と電気的に接続される第２のソース電極と、
    前記第１のドレイン電極と電気的に接続される第２のドレイン電極と、
    前記第１のソース電極、前記第１のドレイン電極、前記第２のソース電極、及び前記第２のドレイン電極上の第２の酸化物層と、
    前記第２の酸化物層上のゲート絶縁層と、
    前記ゲート絶縁層を介して前記酸化物半導体層と重畳するゲート電極と、を有し、
    前記第２の酸化物層の電子親和力は、前記酸化物半導体層の電子親和力よりも小さく、
    前記第１のソース電極及び前記第１のドレイン電極は、前記第２のソース電極及び前記第２のドレイン電極よりも、酸素と結合しやすい材料を有し、
    前記第２のソース電極、前記第２のドレイン電極、及び前記第２の酸化物層が、前記酸化物半導体層の上面とそれぞれ接する半導体装置。
JP2019108710A 2012-12-28 2019-06-11 半導体装置 Expired - Fee Related JP6727380B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012287533 2012-12-28
JP2012287533 2012-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018082168A Division JP6541832B2 (ja) 2012-12-28 2018-04-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2019176174A JP2019176174A (ja) 2019-10-10
JP6727380B2 true JP6727380B2 (ja) 2020-07-22

Family

ID=51016139

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2013264831A Expired - Fee Related JP6329762B2 (ja) 2012-12-28 2013-12-24 半導体装置
JP2018082168A Expired - Fee Related JP6541832B2 (ja) 2012-12-28 2018-04-23 半導体装置
JP2019108710A Expired - Fee Related JP6727380B2 (ja) 2012-12-28 2019-06-11 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2013264831A Expired - Fee Related JP6329762B2 (ja) 2012-12-28 2013-12-24 半導体装置
JP2018082168A Expired - Fee Related JP6541832B2 (ja) 2012-12-28 2018-04-23 半導体装置

Country Status (2)

Country Link
US (1) US9343578B2 (ja)
JP (3) JP6329762B2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6376788B2 (ja) * 2013-03-26 2018-08-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
US9653487B2 (en) 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
US9397118B2 (en) * 2014-06-30 2016-07-19 International Business Machines Corporation Thin-film ambipolar logic
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016066788A (ja) * 2014-09-19 2016-04-28 株式会社半導体エネルギー研究所 半導体膜の評価方法および半導体装置の作製方法
US20160155759A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
JP6708433B2 (ja) * 2015-02-24 2020-06-10 株式会社半導体エネルギー研究所 半導体装置
CN107406966B (zh) 2015-03-03 2020-11-20 株式会社半导体能源研究所 氧化物半导体膜、包括该氧化物半导体膜的半导体装置以及包括该半导体装置的显示装置
WO2016139556A1 (ja) * 2015-03-03 2016-09-09 株式会社半導体エネルギー研究所 酸化物半導体膜、該酸化物半導体膜を有する半導体装置、及び該半導体装置を有する表示装置
TWI686870B (zh) * 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
US10096715B2 (en) * 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
KR102545253B1 (ko) * 2015-05-28 2023-06-19 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6584196B2 (ja) * 2015-07-31 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
WO2017100132A1 (en) * 2015-12-10 2017-06-15 Ioneer, Llc Apparatus and method for determining parameters of process operation
CN108713225B (zh) * 2016-03-02 2021-04-13 夏普株式会社 有源矩阵基板以及具备有源矩阵基板的液晶显示装置
JP6782087B2 (ja) * 2016-03-28 2020-11-11 株式会社日本マイクロニクス シート治具、ステージ、製造装置、及び二次電池の製造方法
US20170373194A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor
TW201813095A (zh) 2016-07-11 2018-04-01 半導體能源硏究所股份有限公司 半導體裝置
TW202343784A (zh) 2016-07-11 2023-11-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN109791950A (zh) * 2016-10-21 2019-05-21 株式会社半导体能源研究所 半导体装置
US10401439B2 (en) * 2017-02-27 2019-09-03 Honeywell International Inc. System and method for a cavity magnetometer using a pound-drever-hall detector
JP7395488B2 (ja) 2018-09-13 2023-12-11 株式会社半導体エネルギー研究所 半導体装置
JP7374918B2 (ja) 2018-10-12 2023-11-07 株式会社半導体エネルギー研究所 半導体装置
CN112671956B (zh) * 2019-10-16 2023-06-30 北京小米移动软件有限公司 电子设备的人体距离检测模组、电子设备及其控制方法
JP2022072129A (ja) * 2020-10-29 2022-05-17 株式会社ジャパンディスプレイ 半導体装置の製造方法
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US8586979B2 (en) 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
WO2009128424A1 (ja) 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN102598248B (zh) 2009-10-21 2015-09-23 株式会社半导体能源研究所 半导体器件
KR101812683B1 (ko) 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN105206514B (zh) 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011068028A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, semiconductor device, and method for manufacturing the same
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011081009A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102244389B1 (ko) * 2010-01-22 2021-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8436403B2 (en) 2010-02-05 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor provided with sidewall and electronic appliance
WO2011105198A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102141064B1 (ko) 2010-04-02 2020-08-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180122756A (ko) * 2010-04-02 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011222767A (ja) 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
US8779433B2 (en) 2010-06-04 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102939659B (zh) 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
KR101995851B1 (ko) * 2010-07-02 2019-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012142562A (ja) 2010-12-17 2012-07-26 Semiconductor Energy Lab Co Ltd 半導体記憶装置
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013080900A1 (en) 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
TWI799011B (zh) 2012-09-14 2023-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6220641B2 (ja) * 2012-11-15 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI620323B (zh) * 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US9343578B2 (en) 2016-05-17
JP6541832B2 (ja) 2019-07-10
JP2018152572A (ja) 2018-09-27
JP2014143408A (ja) 2014-08-07
JP6329762B2 (ja) 2018-05-23
JP2019176174A (ja) 2019-10-10
US20140183530A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
JP6727380B2 (ja) 半導体装置
JP6875475B2 (ja) 発光装置
JP7285302B2 (ja) 半導体装置
KR102220279B1 (ko) 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9647095B2 (en) Semiconductor device and method for manufacturing the same
JP2024054233A (ja) 半導体装置
JP6395409B2 (ja) 半導体装置およびその作製方法
JP2023144004A (ja) 半導体装置
US11929438B2 (en) Oxide semiconductor and transistor
JP6278671B2 (ja) 半導体装置
JP2018078344A (ja) 半導体装置の作製方法
JP6376788B2 (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200609

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200630

R150 Certificate of patent or registration of utility model

Ref document number: 6727380

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees