JP6232104B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6232104B2
JP6232104B2 JP2016112705A JP2016112705A JP6232104B2 JP 6232104 B2 JP6232104 B2 JP 6232104B2 JP 2016112705 A JP2016112705 A JP 2016112705A JP 2016112705 A JP2016112705 A JP 2016112705A JP 6232104 B2 JP6232104 B2 JP 6232104B2
Authority
JP
Japan
Prior art keywords
transistor
layer
semiconductor layer
oxide semiconductor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016112705A
Other languages
English (en)
Other versions
JP2016181713A (ja
Inventor
慎也 笹川
慎也 笹川
求 倉田
求 倉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016181713A publication Critical patent/JP2016181713A/ja
Application granted granted Critical
Publication of JP6232104B2 publication Critical patent/JP6232104B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

開示する発明の技術分野は、半導体装置及びその作製方法に関する。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のよ
うな電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシ
リコン系半導体材料、酸化物半導体等が知られている。
トランジスタの動作の高速化を達成するために、トランジスタの微細化が求められている
。例えば、特許文献１では、チャネル層の厚さを１０ｎｍ程度以下とした酸化物半導体を
用いた薄膜トランジスタが開示され、非特許文献１では、チャネル長を２μｍ〜１００μ
ｍとした酸化物半導体を用いた薄膜トランジスタが開示されている。
特開２０１０−２１１７０号公報
Ｔ． Ｋａｗａｍｕｒａ，Ｈ． Ｕｃｈｉｙａｍａ，Ｓ． Ｓａｉｔｏ，Ｈ． Ｗａｋａｎａ，Ｔ． Ｍｉｎｅ， ａｎｄ Ｍ． Ｈａｔａｎｏ、「Ｌｏｗ−Ｖｏｌｔａｇｅ Ｏｐｅｒａｔｉｎｇ Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ ＴＦＴｓ」、ＩＤＷ’０９、ｐ．１６８９−１６９２
トランジスタを微細化する場合には、製造工程において発生する不良が大きな問題となる
。例えば、ソース電極、ドレイン電極、又はゲート電極等の配線上にトランジスタの半導
体層、又はゲート絶縁層を成膜する場合、該配線は半導体層と比較して大きな膜厚を有す
るため、微細化に伴う半導体層又はゲート絶縁層の膜厚の縮小によって、半導体層又はゲ
ート絶縁層の被覆性が低下し、断線や接続不良などが生じうる。
特に、チャネル長（Ｌ）の短い微細なトランジスタを作製するときは、パターンの解像度
を向上させるために、フォトリソグラフィの光源としてｉ線（３６５ｎｍ）以下の波長の
短い光を用いることが好ましい。しかしながら、フォトリソグラフィの光源としてｉ線を
用いる場合、ｇ線（４３６ｎｍ）等のより波長の長い光を用いる場合と比較して、パター
ン端部をテーパ形状とすることが困難であるため、配線上に形成される薄膜の被覆性がよ
り低下しやすい。
そこで、開示する発明の一態様は、不良を抑制しつつ微細化された半導体装置の提供を課
題の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供を目
的の一とする。
本発明の一態様の半導体装置は、膜厚の大きい配線（ゲート電極、ソース電極またはドレ
イン電極）の周縁に突出部を設ける。また、該配線の作製において、導電層のハーフエッ
チング、レジストマスクの縮小及び縮小したレジストマスクを用いたエッチングを行うこ
とで、フォトリソグラフィの光源として３６５ｎｍ以下の波長の短い光を用いた場合であ
っても、配線周縁をテーパ形状とすることが可能である。より具体的には、例えば以下の
構成を採用することができる。
本発明の一態様は、半導体層を形成し、半導体層上に、単層でなる第１の導電層を形成し
、第１の導電層上に、３６５ｎｍ以下の波長の光を用いて第１のレジストマスクを形成し
、第１のレジストマスクを用いて第１の導電層をエッチングして、凹部を有する第２の導
電層とし、第１のレジストマスクを縮小させて第２のレジストマスクを形成し、第２のレ
ジストマスクを用いて第２の導電層をエッチングして、周縁に突出部を有し、且つ突出部
はテーパ形状であるソース電極及びドレイン電極を形成し、ソース電極及びドレイン電極
上に、半導体層の一部と接するゲート絶縁層を形成し、ゲート絶縁層上の半導体層と重畳
する位置にゲート電極を形成する半導体装置の作製方法である。
また、本発明の一態様は、第１の導電層を形成し、第１の導電層上に、３６５ｎｍ以下の
波長の光を用いて第１のレジストマスクを形成し、第１のレジストマスクを用いて第１の
導電層をエッチングして、凹部を有する第２の導電層を形成し、第１のレジストマスクを
縮小させて第２のレジストマスクを形成し、第２のレジストマスクを用いて第２の導電層
をエッチングして、周縁に突出部を有し、且つ突出部はテーパ形状であるソース電極及び
ドレイン電極を形成し、ソース電極及びドレイン電極上に、半導体層を形成し、半導体層
上にゲート絶縁層を形成し、ゲート絶縁層上の半導体層と重畳する位置にゲート電極を形
成する半導体装置の作製方法である。
上記の半導体装置の作製方法において、半導体層として、酸化物半導体層を用いるのが好
ましい。
また、本発明の他の一態様は、チャネル形成領域を少なくとも含む半導体層と、半導体層
の一部と接し、単層でなるソース電極及びドレイン電極と、ソース電極及びドレイン電極
上に設けられ、チャネル形成領域と接するゲート絶縁層と、ゲート絶縁層を介して、チャ
ネル形成領域と重畳するゲート電極と、を有し、チャネル形成領域のチャネル長は２μｍ
未満であり、ソース電極及びドレイン電極は、周縁に突出部をそれぞれ有し、突出部はテ
ーパ形状である半導体装置である。
また、上記の半導体装置において、ゲート絶縁層は、少なくとも突出部において、ソース
電極及びドレイン電極とそれぞれ接してもよい。
または、上記の半導体装置において、半導体層は、少なくとも突出部において、ソース電
極及びドレイン電極とそれぞれ接してもよい。
また、上記の半導体装置のいずれかにおいて、ソース電極における突出部は、ドレイン電
極における突出部と同じ幅及び同じ膜厚を有していてもよい。
また、本発明の他の一態様は、単層でなるゲート電極と、ゲート電極上に接して設けられ
たゲート絶縁層と、少なくともチャネル形成領域を含み、ゲート絶縁層を介してゲート電
極と重畳する半導体層と、半導体層の一部とそれぞれ接するソース電極及びドレイン電極
と、を有し、チャネル形成領域において、キャリアが流れる方向の長さは２μｍ未満であ
り、ゲート電極は、周縁に突出部を有し、突出部はテーパ形状である半導体装置である。
また、上記の半導体装置において、ゲート絶縁層は、少なくとも突出部において、ゲート
電極と接していてもよい。
また、上記の半導体装置のいずれかにおいて、半導体層は、酸化物半導体層であるのが好
ましい。
ここで半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。例えば
、表示装置や記憶装置、集積回路などは半導体装置に含まれうる。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」又は
「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極」
との表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外し
ない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに「電極」や「配線」の用語は、複数の「電極」や「配線
」が一体となって形成されている場合等も含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や
、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため
、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることがで
きるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
なお、本明細書等において、「同じ」との用語は、最終結果が顕著には変化しないように
幾分変更された合理的な逸脱を含むものとする。例えば、同一工程で成膜された膜の膜厚
は、同じ膜厚とし、成膜工程におけるばらつきは許容されるものとする。
開示する発明の一態様によって、不良を抑制しつつ、又は良好な特性を維持しつつ、微細
化を達成した半導体装置を提供することができる。
開示する発明の一態様によって、微細化に伴う問題点を解消することができるため、結果
として、トランジスタサイズを十分に小さくすることが可能になる。トランジスタサイズ
を十分に小さくすることで、半導体装置の占める面積が小さくなり、一基板あたりの半導
体装置の生産数が増大する。これにより、半導体装置の製造コストを低減することができ
る。また、チャネル長の縮小による、動作の高速化、低消費電力化などの効果を得ること
もできる。
半導体装置の構成例を示す平面図及び断面図。 半導体装置の構成例を示す平面図及び断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の応用例を示す図。 半導体装置の応用例を示す図。 半導体装置の応用例を示す図。 半導体装置を用いた電子機器を示す図。 実施例で作製したサンプルの作製工程を示す断面図。 実施例で作製した導電層のＳＴＥＭ写真。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下
の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではない。また、異なる実施の形態及
び実施例に係る構成は適宜組み合わせて実施することができる。また、以下に説明する発
明の構成において、同一部分及び同様な機能を有する部分には同一の符号を用い、その繰
り返しの説明は省略する。
なお、図面等において示す各構成の位置、大きさ、範囲などは、理解の簡単のため実際の
位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずし
も図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混
同を避けるために付すものであり、数的に限定するものではないことを付記する。
（実施の形態１）
本実施の形態では、開示する発明の一態様に係る半導体装置の構成およびその作製方法に
ついて、図面を参照して説明する。
〈半導体装置の構成例〉
図１及び図２に半導体装置の構成例を示す。
本実施の形態で示すトランジスタに含まれる半導体層としては、非晶質（アモルファスと
もいう）半導体、多結晶半導体、微結晶（セミアモルファス若しくはマイクロクリスタル
ともいう）半導体等を用いることができる。以下、本実施の形態においては、半導体層と
して酸化物半導体層を用いる例を示す。酸化物半導体を用いることにより、トランジスタ
のオフ電流を低減することができる。また、非晶質シリコンなどと比較して、オン電流お
よび電界効果移動度を高めることが出来る。また、トランジスタの劣化を抑制することが
できる。これにより、消費電力が小さく、高速動作が可能なトランジスタとすることがで
きる。但し、本発明の実施の形態はこれに限られない。
図１（Ａ）は、トランジスタ１６０の平面図であり、図１（Ｂ）は、図１（Ａ）の線分Ａ
１−Ｂ１における断面図である。また、図１（Ｃ）は、図１（Ａ）の線分Ｃ１−Ｄ１にお
ける断面図である。
図１に示すトランジスタ１６０は、被形成表面を有する基体１００上に、チャネル形成領
域を少なくとも含む酸化物半導体層１４４と、酸化物半導体層１４４の一部とそれぞれ接
するソース電極１４２ａ及びドレイン電極１４２ｂと、ソース電極１４２ａ及びドレイン
電極１４２ｂ上に設けられ、酸化物半導体層１４４のチャネル形成領域と接するゲート絶
縁層１４６と、ゲート絶縁層１４６を介して、酸化物半導体層１４４のチャネル形成領域
と重畳するゲート電極１４８と、を有する。ソース電極１４２ａ及びドレイン電極１４２
ｂは周縁に、階段形状の段差を有する。
なお、ゲート電極１４８などを覆うように、絶縁層を設けてもよく、当該絶縁層をトラン
ジスタ１６０の構成要素に含めてもよい。
トランジスタ１６０のチャネル長Ｌは、２μｍ未満とすることが好ましく、１０ｎｍ以上
３５０ｎｍ（０．３５μｍ）以下とすると、より好ましい。また、酸化物半導体層１４４
の膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２０ｎｍ以下、より好ましく
は３ｎｍ以上１５ｎｍ以下とする。これにより、高速かつ低消費電力な半導体装置が実現
される。
図１（Ｂ）に示すトランジスタ１６０のチャネル長方向の断面図において、ソース電極１
４２ａは、酸化物半導体層１４４と接する領域にその他の領域（基体１００と接する領域
）と比較して膜厚の小さい突出部１４５ａを有しており、突出部１４５ａはテーパ形状で
ある。また、ドレイン電極１４２ｂも同様に、酸化物半導体層１４４と接する領域にその
他の領域（基体１００と接する領域）と比較して膜厚の小さい突出部１４５ｂを有してお
り、突出部１４５ｂはテーパ形状である。ソース電極１４２ａ及びドレイン電極１４２ｂ
の端部がそれぞれ階段形状の段差を有しており、該階段形状の断面がテーパ形状を有して
いると言い換えることもできる。
突出部１４５ａ及び突出部１４５ｂにおいて、テーパ角は、例えば、３０°以上６０°以
下とすることができる。なお、テーパ角とは、テーパ形状を有する層（例えば、ソース電
極１４２ａ）を、その断面（基体１００の表面と直交する面）に垂直な方向から観察した
際に、当該層の側面と底面がなす傾斜角を示す。
一般的に、トップゲート型のトランジスタのゲート絶縁層は、ソース電極及びドレイン電
極の端部を覆う領域において、該電極の膜厚に起因する段差（カバレッジ）を有し、段差
部分においては、その他の領域と比較して局所的に膜厚が小さくなる。このような膜厚の
小さい領域では、絶縁破壊耐圧が低いため、該領域に電界が集中して、トランジスタの破
壊の原因となることがある。また、膜厚の小さい領域からゲートリークが発生する可能性
がある。
しかしながら、図１に示すトランジスタ１６０においては、ソース電極１４２ａ及びドレ
イン電極１４２ｂの周縁に膜厚の小さい突出部１４５ａ及び突出部１４５ｂをそれぞれ設
け、周縁の膜厚を段階的に小さくすることで、ゲート絶縁層１４６の被覆性を向上させ、
断線や接続不良を防止することができる。また、これによって、ゲート絶縁層１４６にお
いて、局所的に膜厚の小さい領域が形成されることを抑制することができるため、トラン
ジスタ１６０の絶縁破壊耐圧を向上させるとともに、ゲートリークの発生を抑制すること
ができる。
さらに、トランジスタ１６０のソース電極１４２ａにおける突出部１４５ａの膜厚は、そ
の他の領域よりも小さく、同様にドレイン電極１４２ｂにおける突出部１４５ｂの膜厚は
、その他の領域よりも小さい。すなわち、突出部１４５ａ及び突出部１４５ｂにおいては
、電荷の流れに垂直な断面の面積が小さくなっている。抵抗は断面積に反比例するから、
ソース電極１４２ａ及びドレイン電極１４２ｂにおける突出部１４５ａ及び突出部１４５
ｂは、その他の領域と比較して高抵抗な領域である。トランジスタ１６０は、ソース電極
１４２ａ又はドレイン電極１４２ｂの高抵抗な領域と、酸化物半導体層１４４のチャネル
形成領域とが接することで、ソースとドレイン間の電界を緩和することができるため、ト
ランジスタサイズの縮小に伴う短チャネル効果を抑制することができる。
また、酸化物半導体層１４４は水素などの不純物が十分に除去されることにより、または
、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体
的には、例えば、酸化物半導体層１４４の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以
下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔ
ｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体層１４４中の水素濃度は、二次イ
オン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）で測定されるものである。
このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠
乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体層１４４では、
水素等のドナーに起因するキャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×
１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。また、
例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値
）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０
ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導
体を用いることで、極めて優れたオフ電流特性のトランジスタ１６０を得ることができる
。
なお、非特許文献１などに開示されているように、キャリア密度が２×１０１９／ｃｍ３
と大きいｎ型の酸化物半導体を用いる場合には、チャネル長が２μｍ〜１００μｍといっ
た比較的大きいサイズのトランジスタは実現されうるが、このような材料を、微細化（チ
ャネル長が２μｍ未満）されたトランジスタに用いると、そのしきい値電圧は大幅にマイ
ナスシフトして、ノーマリーオフ型のトランジスタを実現することが極めて困難になる。
一方で、高純度化され、真性化または実質的に真性化された酸化物半導体のキャリア密度
は、少なくとも１×１０１４／ｃｍ３未満であり、上述のようにノーマリーオン化の問題
が発生しないため、チャネル長が２μｍ未満のトランジスタを容易に実現することが可能
である。
酸化物半導体層１４４は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質な
どの状態をとる。酸化物半導体層１４４は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎ
ｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とするの
が好ましい。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜
は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当
該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界
は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリ
ーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移
動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角
形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または
金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸お
よびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８
５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５
°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡ
Ｃ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形
成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡ
ＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶
質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成
面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。な
お、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクト
ルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、また
は成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動
を低減することが可能である。よって、当該トランジスタは、信頼性が高い。
図２に示すトランジスタ１６２は、トランジスタ１６０の変形例であり、トランジスタ１
６０に類似した構造を有する。図２（Ａ）は、トランジスタ１６２の平面図であり、図２
（Ｂ）は、図２（Ａ）の線分Ａ２−Ｂ２における断面図である。また、図２（Ｃ）は、図
２（Ａ）の線分Ｃ２−Ｄ２における断面図である。
トランジスタ１６２は、被形成表面を有する基体１００上に、チャネル形成領域を少なく
とも含む酸化物半導体層１４４と、酸化物半導体層１４４の一部とそれぞれ接するソース
電極１４２ａ及びドレイン電極１４２ｂと、ソース電極１４２ａ及びドレイン電極１４２
ｂ上に設けられ、酸化物半導体層１４４のチャネル形成領域と接するゲート絶縁層１４６
と、ゲート絶縁層１４６を介して、酸化物半導体層１４４のチャネル形成領域と重畳する
ゲート電極１４８と、を有する。ソース電極１４２ａ及びドレイン電極１４２ｂは周縁に
、階段形状の段差を有する。
また、図１（Ｂ）に示すトランジスタ１６０のチャネル長方向の断面図と同様に、図２（
Ｂ）に示すトランジスタ１６２のチャネル長方向の断面図においても、ソース電極１４２
ａは、酸化物半導体層１４４の下面と接する領域に、その他の領域（酸化物半導体層１４
４と接しない領域）と比較して膜厚の小さい突出部１４５ａを有しており、突出部１４５
ａはテーパ形状である。また、ドレイン電極１４２ｂも同様に、酸化物半導体層１４４の
下面と接する領域に、その他の領域（酸化物半導体層１４４と接しない領域）と比較して
膜厚の小さい突出部１４５ｂを有しており、突出部１４５ｂはテーパ形状である。
また、ソース電極１４２ａ又はドレイン電極１４２ｂが周縁に突出部１４５ａ又は突出部
１４５ｂとして階段形状の段差を有するため、ソース電極１４２ａ及びドレイン電極１４
２ｂ上に接して設けられる酸化物半導体層１４４も階段形状の段差を有する構造となる。
トランジスタ１６２のチャネル長Ｌは、２μｍ未満とすることが好ましく、１０ｎｍ以上
３５０ｎｍ（０．３５μｍ）以下とすると、より好ましい。また、酸化物半導体層１４４
の膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２０ｎｍ以下、より好ましく
は３ｎｍ以上１５ｎｍ以下とする。これにより、高速かつ低消費電力な半導体装置が実現
される。
図２におけるトランジスタ１６２と、図１におけるトランジスタ１６０の相違点は、ソー
ス電極及びドレイン電極の配置である。トランジスタ１６０では、酸化物半導体層１４４
の上面の一部及び側面において、ソース電極１４２ａ及びドレイン電極１４２ｂとそれぞ
れ接する。一方、トランジスタ１６２では、酸化物半導体層１４４の下面の一部において
ソース電極１４２ａ及びドレイン電極１４２ｂとそれぞれ接する。
図２に示すトランジスタ１６２において、ソース電極１４２ａ及びドレイン電極１４２ｂ
の周縁に膜厚の小さい突出部１４５ａ及び突出部１４５ｂをそれぞれ設け、端部の膜厚を
段階的に小さくすることで、酸化物半導体層１４４及びゲート絶縁層１４６の被覆性を向
上させ、断線や接続不良を防止することができる。また、これによって、酸化物半導体層
１４４及びゲート絶縁層１４６において、局所的に膜厚の小さい領域が形成されることを
抑制することができるため、トランジスタ１６２の絶縁破壊耐圧を向上させるとともに、
ゲートリークの発生を抑制することができる。
さらに、トランジスタ１６２のソース電極１４２ａにおける突出部１４５ａの膜厚は、そ
の他の領域よりも小さく、同様にドレイン電極１４２ｂにおける突出部１４５ｂの膜厚は
、その他の領域よりも小さいため、ソース電極１４２ａ及びドレイン電極１４２ｂにおけ
る突出部１４５ａ及び突出部１４５ｂは、その他の領域と比較して高抵抗な領域である。
トランジスタ１６２は、ソース電極１４２ａ又はドレイン電極１４２ｂの高抵抗な領域に
おいて酸化物半導体層１４４のチャネル形成領域と接することで、ソースとドレイン間の
電界を緩和することができ、トランジスタサイズの縮小に伴う短チャネル効果を抑制する
ことができる。
〈トランジスタの作製工程の例〉
以下、図３及び図４を用いて、本実施の形態に係るトランジスタの作製工程の例について
説明する。
〈トランジスタ１６０の作製工程〉
図１に示すトランジスタ１６０の作製方法の例について、図３を参照して説明する。
まず、被形成表面を有する基体１００上に、酸化物半導体層を形成し、当該酸化物半導体
層を加工して、酸化物半導体層１４４を形成する。
なお、基体１００に使用することができる基板に大きな制限はないが、少なくとも、後の
加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、
セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、絶
縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも
可能であり、これらの基板上に半導体素子が設けられていてもよい。また、基体１００上
に下地膜が設けられていても良い。
酸化物半導体層１４４は、少なくともＩｎ、Ｇａ、Ｓｎ及びＺｎから選ばれた一種以上の
元素を含有する。例えば、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化
物半導体や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓ
ｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系酸
化物半導体や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−
Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓ
ｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、Ｉｎ−Ｇａ−Ｏ系の材
料、一元系金属の酸化物であるＩｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚｎ
−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＩｎとＧａと
ＳｎとＺｎ以外の元素、例えばＳｉＯ２を含ませてもよい。
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム（Ｉｎ）、ガリウ
ム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、その組成比は問わ
ない。
また、酸化物半導体層は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｚｎ、Ｇａ、Ａｌ、Ｍｎ及びＣｏから選ばれた一ま
たは複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、また
はＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、用いるターゲットの充填率は、９０％以上１００％以下、好ましくは９５％以上９
９．９％以下とする。充填率の高いターゲットを用いることにより、成膜した酸化物半導
体層を緻密な膜とすることができるためである。
また、酸化物半導体層１４４の膜厚は、３ｎｍ以上３０ｎｍ以下とするのが望ましい。酸
化物半導体層１４４の膜厚を大きくしすぎると（例えば５０ｎｍ以上）、トランジスタが
ノーマリーオンとなる恐れがあるためである。
酸化物半導体層は、水素、水、水酸基又は水素化物などの不純物が混入しにくい方法で作
製するのが望ましい。例えば、スパッタリング法などを用いて作製することができる。
成膜の雰囲気は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または、希ガ
スと酸素の混合雰囲気下などとすればよい。また、酸化物半導体層への水素、水、水酸基
、水素化物などの混入を防ぐために、水素、水、水酸基、水素化物などの不純物が十分に
除去された高純度ガスを用いた雰囲気とすることが望ましい。
例えば、酸化物半導体層は、次のように形成することができる。
まず、減圧状態に保持された成膜室内に基板を保持し、基板温度が、２００℃を超えて５
００℃以下、好ましくは３００℃を超えて５００℃以下、より好ましくは３５０℃以上４
５０℃以下となるように加熱する。
次に、成膜室内の残留水分を除去しつつ、水素、水、水酸基、水素化物などの不純物が十
分に除去された高純度ガスを導入し、上記ターゲットを用いて基板上に酸化物半導体層を
成膜する。成膜室内の残留水分を除去するためには、排気手段として、クライオポンプ、
イオンポンプ、チタンサブリメーションポンプなどの吸着型の真空ポンプを用いることが
望ましい。また、排気手段は、ターボポンプにコールドトラップを加えたものであっても
よい。クライオポンプを用いて排気した成膜室は、例えば、水素、水、水酸基または水素
化物などの不純物（より好ましくは炭素原子を含む化合物も）などが除去されているため
、当該成膜室で成膜した酸化物半導体層に含まれる水素、水、水酸基または水素化物など
の不純物の濃度を低減することができる。
成膜中の基板温度が低温（例えば、１００℃以下）の場合、酸化物半導体に水素原子を含
む物質が混入するおそれがあるため、基板を上述の温度で加熱することが好ましい。基板
を上述の温度で加熱して、酸化物半導体層の成膜を行うことにより、基板温度は高温とな
るため、水素結合は熱により切断され、水素原子を含む物質が酸化物半導体層に取り込ま
れにくい。したがって、基板が上述の温度で加熱された状態で、酸化物半導体層の成膜を
行うことにより、酸化物半導体層に含まれる水素、水、水酸基または水素化物などの不純
物の濃度を十分に低減することができる。また、スパッタリングによる損傷を軽減するこ
とができる。
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタを行い、酸化物半導体層の被形成表面に付着している粉
状物質（パーティクル、ごみともいう）を除去することが好ましい。逆スパッタとは、基
板に電圧を印加し、基板近傍にプラズマを形成して、基板側の表面を改質する方法である
。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。
酸化物半導体層の加工は、所望の形状のマスクを酸化物半導体層上に形成した後、当該酸
化物半導体層をエッチングすることによって行うことができる。上述のマスクは、フォト
リソグラフィなどの方法を用いて形成することができる。または、インクジェット法など
の方法を用いてマスクを形成しても良い。なお、酸化物半導体層のエッチングは、ドライ
エッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いても
よい。
また、酸化物半導体層１４４（あるいは島状に加工前の酸化物半導体層）に対して、熱処
理（第１の熱処理）を行うのが好ましい。熱処理を行うことによって、酸化物半導体層１
４４中に含まれる水素原子を含む物質をさらに除去することができる。熱処理の温度は、
不活性ガス雰囲気下、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下
、または基板の歪み点未満とする。不活性ガス雰囲気としては、窒素、または希ガス（ヘ
リウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれな
い雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネ
オン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（
９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とする。
熱処理を行うことによって不純物を低減した、酸化物半導体層を形成することで、極めて
優れた特性のトランジスタを実現することができる。
ところで、上述の熱処理には水素や水などを除去する効果があるため、当該熱処理を、脱
水化処理や、脱水素化処理などと呼ぶこともできる。当該熱処理は、例えば、酸化物半導
体層を島状に加工する前、ゲート絶縁膜の形成後などのタイミングにおいて行うことも可
能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても
良い。
次に、酸化物半導体層１４４上に、ソース電極およびドレイン電極（これと同じ層で形成
される配線を含む）を形成するための導電層１４０を単層構造で形成する（図３（Ａ）参
照）。
導電層１４０は、ＰＶＤ法や、ＣＶＤ法を用いて形成することができる。また、導電層１
４０の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タン
グステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。
マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれ
か、またはこれらを複数組み合わせた材料を用いてもよい。
また、導電層１４０は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化
物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化イ
ンジウム酸化亜鉛合金、または、これらの金属酸化物材料にシリコン若しくは酸化シリコ
ンを含有させたものを用いることができる。
次いで、導電層１４０上にレジストマスク１５０ａ及びレジストマスク１５０ｂを形成す
る（図３（Ｂ）参照）。例えば、導電層１４０上にレジストを塗布した後、露光機にフォ
トマスクを設置し、レジストに光を投影して露光する。その後、レジストを現像すること
でレジストマスク１５０ａ及びレジストマスク１５０ｂを形成することができる。
トランジスタ１６０のチャネル長を微細に形成するため、露光装置の光源としては波長３
６５ｎｍ以下の光を用いることができる。例えば、高圧水銀灯のスペクトル光であるｉ線
（波長３６５ｎｍ）、またはＫｒＦレーザ光（波長２４８ｎｍ）やＡｒＦレーザ光（波長
１９３ｎｍ）などの可視光から紫外領域の波長の光を好ましく用いることができる。
レジストマスク１５０ａ及びレジストマスク１５０ｂを形成後、当該マスクを用いて導電
層１４０をハーフエッチングして（すなわち、導電層１４０が基板を覆う状態でエッチン
グを止め）、凹部を有する導電層１４１を形成する。
次いで、レジストマスク１５０ａ及びレジストマスク１５０ｂを後退（縮小）させること
で、レジストマスク１５２ａ及びレジストマスク１５２ｂを形成する（図３（Ｃ）参照）
。レジストマスクを後退（縮小）させるには、酸素プラズマによるアッシング等を行えば
よい。レジストマスクを後退（縮小）させることにより、導電層１４１の一部が露出する
。
次いで、レジストマスク１５２ａ及びレジストマスク１５２ｂを用いて導電層１４１をエ
ッチングすることで、ソース電極１４２ａ及びドレイン電極１４２ｂを形成する（図３（
Ｄ）参照）。また、レジストマスク１５２ａ及びレジストマスク１５２ｂから露出した導
電層１４１の一部がエッチングされることで、ソース電極１４２ａ及びドレイン電極１４
２ｂの周縁に突出部１４５ａ及び突出部１４５ｂがそれぞれ形成される。
なお、上述したとおり、微細化された（チャネル長が２μｍ未満の）トランジスタを作製
するときは、パターンの解像度を向上させるために、フォトリソグラフィの光源として３
６５ｎｍ以下の波長の短い光を用いることが好ましい。しかしながら、フォトリソグラフ
ィの露光に３６５ｎｍ以下の光を用いる場合、パターン端部をテーパ形状とすることが困
難である。本実施の形態で示す半導体装置の作製方法では、導電層のエッチング処理を複
数回に分けておこなうことで、ソース電極１４２ａ及びドレイン電極１４２ｂの突出部１
４５ａ及び突出部１４５ｂをテーパ形状とすることが可能である。
なお、ソース電極１４２ａにおける突出部１４５ａは、ドレイン電極１４２ｂにおける突
出部１４５ｂと同じ幅及び同じ膜厚を有している。
次に、ソース電極１４２ａ、ドレイン電極１４２ｂを覆い、かつ、酸化物半導体層１４４
の一部と接するように、ゲート絶縁層１４６を形成する。
ゲート絶縁層１４６は、加熱により酸素の一部が放出する酸化物絶縁層を用いて形成する
のが好ましい。加熱により酸素の一部が放出する酸化物絶縁層としては、化学量論比を満
たす酸素よりも多くの酸素を含む酸化物絶縁層を用いることが好ましい。加熱により酸素
の一部が放出する酸化物絶縁層は、加熱により酸化物半導体層１４４に酸素を拡散させる
ことができる。ゲート絶縁層１４６に用いることが可能な酸化物絶縁層は、代表的には、
酸化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、酸化
窒化アルミニウム層、酸化ガリウム層、酸化ハフニウム層、酸化イットリウム層等を用い
ることができる。
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱
処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５
０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行え
ばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層１４６が酸素を含む場合、酸化物半導体層１４４
に酸素を供給し、該酸化物半導体層１４４の酸素欠損を補填して、ｉ型（真性半導体）ま
たはｉ型に限りなく近い酸化物半導体層を形成することもできる。
なお、本実施の形態では、ゲート絶縁層１４６の形成後に第２の熱処理を行っているが、
第２の熱処理のタイミングはこれに限定されない。例えば、ゲート電極の形成後に第２の
熱処理を行っても良い。また、第２の熱処理に第１の熱処理を兼ねさせても良い。
上述のように、第１の熱処理と第２の熱処理を適用することで、酸化物半導体層１４４を
、その水素原子を含む物質が極力含まれないように高純度化することができる。
次に、ゲート電極（これと同じ層で形成される配線を含む）を形成するための導電層を形
成し、当該導電層を加工して、ゲート電極１４８を形成する（図３（Ｅ）参照）。
ゲート電極１４８は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅
、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合金材料を用いて形
成することができる。なお、ゲート電極１４８は、単層構造としても良いし、積層構造と
しても良い。
以上により、トランジスタ１６０が完成する。
〈トランジスタ１６２の作製工程〉
図２に示すトランジスタ１６２の作製工程の例について、図４を参照して説明する。なお
、トランジスタ１６２の作製工程は、多くの部分でトランジスタ１６０と共通している。
したがって、以下においては、重複する部分の説明は省略することがある。
まず、被形成表面を有する基体１００上に、導電層１４０を成膜する（図４（Ａ）参照）
。
次いで、導電層１４０上にレジストマスク１５０ａ及びレジストマスク１５０ｂを形成す
る。その後、当該マスクを用いて導電層１４０をハーフエッチングして（すなわち、導電
層１４０が基板を覆う状態でエッチングを止め）、凹部を有する導電層１４１を形成する
（図４（Ｂ）参照）。
次いで、レジストマスク１５０ａ及びレジストマスク１５０ｂを後退（縮小）させること
で、レジストマスク１５２ａ及びレジストマスク１５２ｂを形成する（図４（Ｃ）参照）
。レジストマスク１５２ａ及びレジストマスク１５２ｂを用いて導電層１４１をエッチン
グすることで、周縁に突出部１４５ａを有するソース電極１４２ａと、周縁に突出部１４
５ｂを有するドレイン電極１４２ｂと、を形成する（図４（Ｄ）参照）。
レジストマスク１５２ａ及びレジストマスク１５２ｂを除去したのち、酸化物半導体層を
形成し、当該酸化物半導体層を加工して、島状の酸化物半導体層１４４を形成する。なお
、酸化物半導体層形成前に、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理
を行い、酸化物半導体層の成膜面に付着した水などを除去してもよい。また、このプラズ
マ処理によって、ソース電極１４２ａ及びドレイン電極１４２ｂの周縁における段差をよ
り縮小することができるため、当該ソース電極１４２ａ及びドレイン電極１４２ｂ上に成
膜される酸化物半導体層１４４及びゲート絶縁層１４６等の被覆性をより向上させること
ができる。なお、プラズマ処理を行った場合、当該プラズマ処理に続けて大気に触れるこ
となく、酸化物半導体層を形成することが望ましい。
次に、ソース電極１４２ａ、ドレイン電極１４２ｂを覆い、かつ、酸化物半導体層１４４
の一部と接するように、ゲート絶縁層１４６を形成する。次に、ゲート電極（これと同じ
層で形成される配線を含む）を形成するための導電層を形成し、当該導電層を加工して、
ゲート電極１４８を形成する（図４（Ｅ）参照）。
以上により、トランジスタ１６２が完成する。
なお、トランジスタ１６０及びトランジスタ１６２のソース電極１４２ａ及びドレイン電
極１４２ｂは、それぞれ一つの突出部を有するが、本発明の実施の形態はこれに限られる
ものではない。
例えば、レジストマスクの後退（縮小）と後退（縮小）したレジストマスクを用いたエッ
チングを複数回行うことで、ソース電極１４２ａ及びドレイン電極１４２ｂの周縁に膜厚
の異なる複数の突出部を階段状に形成してもよい。但し、膜厚の異なる複数の突出部を階
段状に形成する場合、ソース電極１４２ａにおけるｎ段目（ｎ≧１、膜厚の最も小さい突
出部を１段目とする）の突出部は、ドレイン電極１４２ｂにおけるｎ段目の突出部を同じ
膜厚及び同じ幅を有する。なお、階段状とは、複数の面が曲面をもって接続される場合も
含むものとする。また、膜厚の異なる複数の突出部を形成する場合、該複数の突出部のそ
れぞれはテーパ形状を有するのが好ましい。
また、ゲート電極１４８の周縁に突出部を設けてもよい。ゲート電極１４８の周縁に突出
部を設けることで、ゲート電極１４８上に形成される絶縁層の被覆性を向上させることが
できる。これによって、ゲート電極１４８と、ゲート電極１４８上に設けられる配線とに
起因する該絶縁層への電界の集中を防止することができるため、トランジスタの劣化又は
破壊をより防止することが可能となる。但し、ゲート電極１４８の周縁に突出部を設ける
場合には、ゲート電極１４８を上述の材料から選ばれた単層の電極とする。
また、本実施の形態は、ボトムゲート型のトランジスタへの適用も可能である。図５にボ
トムゲート型のトランジスタの構成例を示す。
図５（Ａ）に示すトランジスタ１７０は、基体１００上に、ゲート電極１４９と、ゲート
電極１４９に接して設けられたゲート絶縁層１４６と、ゲート絶縁層１４６上に設けられ
たソース電極１４２ａ及びドレイン電極１４２ｂと、ソース電極１４２ａ及びドレイン電
極１４２ｂの一部と接し、ゲート絶縁層１４６を介してゲート電極１４９と重畳する酸化
物半導体層１４４と、を有する。
トランジスタ１７０のチャネル長Ｌは、２μｍ未満とすることが好ましく、１０ｎｍ以上
３５０ｎｍ（０．３５μｍ）以下とすると、より好ましい。また、酸化物半導体層１４４
の膜厚は、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２０ｎｍ以下、より好ましく
は３ｎｍ以上１５ｎｍ以下とする。これにより、高速動作可能かつ低消費電力な半導体装
置が実現される。
図５（Ｂ）に示すトランジスタ１７２は、基体１００上に、ゲート電極１４９と、ゲート
電極１４９に接して設けられたゲート絶縁層１４６と、ゲート絶縁層１４６を介してゲー
ト電極１４９と重畳する酸化物半導体層１４４と、酸化物半導体層１４４の一部と接する
ソース電極１４２ａ及びドレイン電極１４２ｂと、を有する。
トランジスタ１７０及びトランジスタ１７２において、ゲート電極１４９は、前述の材料
から選択された単層で構成され、周縁にその他の領域と比較して膜厚の小さい突出部１４
７を有する。これによって、ゲート絶縁層１４６の被覆性を向上させ、断線や接続不良を
防止することができる。また、ゲート絶縁層１４６において、局所的に膜厚の小さい領域
が形成されることを抑制することができるため、トランジスタ１７０及びトランジスタ１
７２の絶縁破壊耐圧を向上させるとともに、ゲートリークの発生を抑制することができる
。なお、突出部１４７は、突出部１４５ａ及び突出部１４５ｂと同様に作製することが可
能である。また、膜厚の異なる複数の突出部を階段状に形成してもよい。
また、トランジスタ１７０は、ソース電極１４２ａ及びドレイン電極１４２ｂの周縁にそ
れぞれ突出部１４５ａ及び突出部１４５ｂを有する。これによって、酸化物半導体層１４
４の被覆性を向上させることができる。
なお、トランジスタ１７２においてソース電極１４２ａ及びドレイン電極１４２ｂの周縁
には必ずしも突出部１４５ａ及び突出部１４５ｂを設ける必要はない。但し、突出部１４
５ａ及び突出部１４５ｂを設けることで、酸化物半導体層１４４上に設けられる絶縁層（
図示しない）の被覆性を向上させることができるため、好ましい。
本実施の形態で示すトランジスタ１６０、トランジスタ１６２、トランジスタ１７０及び
トランジスタ１７２は、膜厚の大きい配線（ゲート電極、ソース電極またはドレイン電極
）の周縁に突出部を形成することで、該配線に接して設けられる絶縁層のカバレッジ不良
を防止している。これによって、該絶縁層おいて局所的に膜厚の薄い領域が形成されるこ
とがなく、膜厚の薄い領域に電界が集中することに起因するトランジスタの破壊を防止す
ることができる。
また、微細化された（チャネル長が２μｍ未満の）トランジスタの作製工程において、フ
ォトリソグラフィの露光に３６５ｎｍ以下の光を用いた場合であっても、ゲート電極、ソ
ース電極またはドレイン電極の周縁に形成される突出部をテーパ形状とすることが可能で
ある。
なお、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）を示す。本実施の
形態では、実施の形態１で示す酸化物半導体を用いたトランジスタと、酸化物半導体以外
の材料を用いたトランジスタとを同一基板上に形成する。
図６は、半導体装置の構成の一例である。図６（Ａ）には、半導体装置の断面を、図６（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図６（Ａ）は、図６（Ｂ）のＥ
１−Ｅ２及びＦ１−Ｆ２における断面に相当する。また、図６（Ｃ）には、上記半導体装
置をメモリ素子として用いる場合の回路図の一例を示す。図６（Ａ）及び図６（Ｂ）に示
される半導体装置は、下部に第１の半導体材料を用いたトランジスタを有し、上部に第２
の半導体材料を用いたトランジスタを有する。本実施の形態では、第１の半導体材料を用
いたトランジスタを酸化物半導体以外の半導体材料を用いたトランジスタ２６０とし、第
２の半導体材料を用いたトランジスタを、実施の形態１で示した酸化物半導体を用いたト
ランジスタ１６０とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、
ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いるこ
とができ、単結晶半導体を用いるのが好ましい。このような半導体材料を用いたトランジ
スタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタ１６０は、
その特性により長時間の電荷保持を可能とする。なお、第２の半導体材料を用いたトラン
ジスタとしては、実施の形態１で示したトランジスタの構成を適宜用いることが可能であ
る。
図６におけるトランジスタ２６０は、半導体材料（例えば、シリコンなど）を含む基板３
０１に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設け
られた不純物領域１１８と、不純物領域１１８に接する金属化合物領域１２４と、チャネ
ル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けら
れたゲート電極１０９と、を有する。
半導体材料を含む基板３０１は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
トランジスタ２６０の金属化合物領域１２４の一部には、電極１２６が接続されている。
ここで、電極１２６は、トランジスタ２６０のソース電極やドレイン電極として機能する
。また、トランジスタ２６０を囲むように素子分離絶縁層１０６が設けられており、トラ
ンジスタ２６０を覆うように絶縁層１２８が設けられている。なお、高集積化を実現する
ためには、図６に示すようにトランジスタ２６０がサイドウォール絶縁層を有しない構成
とすることが望ましい。一方で、トランジスタ２６０の特性を重視する場合には、ゲート
電極１０９の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物
領域１１８を設けても良い。
トランジスタ２６０は公知の技術を用いて作製することができる。半導体材料として、例
えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウム
ヒ素等を用いたトランジスタ２６０は、高速動作が可能であるという特徴を有する。この
ため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出
しを高速に行うことができる。
トランジスタ２６０を形成した後、トランジスタ１６０及び容量素子１６４の形成前の処
理として、絶縁層１２８にＣＭＰ処理を施して、ゲート電極１０９の上面を露出させる。
ゲート電極１０９の上面を露出させる処理としては、ＣＭＰ処理の他にエッチング処理な
どを適用することも可能であるが、トランジスタ１６０の特性を向上させるために、絶縁
層１２８の表面は可能な限り平坦にしておくことが望ましい。
平坦化された絶縁層１２８上に酸化物半導体層１４４を形成後、露出したゲート電極１０
９、電極１２６、絶縁層１２８、及び酸化物半導体層１４４等を覆う導電層を設ける。そ
して実施の形態１で示した方法と同様に、当該導電層を加工することでソース電極１４２
ａ及びドレイン電極１４２ｂを形成する。形成されたソース電極１４２ａは、トランジス
タ２６０のゲート電極１０９と電気的に接続される。また、ドレイン電極１４２ｂは、ト
ランジスタ２６０の電極１２６と電気的に接続される。
また、図６に示す半導体装置においては、ゲート絶縁層１４６を介してソース電極１４２
ａと少なくとも一部が重畳するように導電層１５８が設けられる。導電層１５８は、ゲー
ト電極１４８と同じ工程で形成され、容量素子１６４の一方の電極として機能する。
また、ゲート電極１４８及び導電層１５８の上には絶縁層１５０が設けられている。そし
て、絶縁層１５０上には配線１５４が設けられ、当該配線１５４は絶縁層１５０、ゲート
絶縁層１４６などに形成された開口を介してドレイン電極１４２ｂと接続されている。こ
こで、配線１５４は、少なくともトランジスタ１６０の酸化物半導体層１４４の一部と重
畳するように設けられる。また、配線１５４を覆うように絶縁層１５６が設けられている
。
また、図６に示す半導体装置において、トランジスタ２６０と、トランジスタ１６０とは
、少なくとも一部が重畳するように設けられている。特に、トランジスタ２６０のソース
領域またはドレイン領域と酸化物半導体層１４４の一部が重畳するように設けられている
のが好ましい。また、配線１５４は、少なくとも酸化物半導体層１４４の一部と重畳する
ように設けられている。また、トランジスタ１６０や容量素子１６４が、トランジスタ２
６０と重畳するように設けられている。
例えば、容量素子１６４の導電層１５８は、トランジスタ２６０のゲート電極１０９と少
なくとも一部が重畳して設けられている。このような、平面レイアウトを採用することに
より、半導体装置の高集積化を図ることができる。例えば、当該半導体装置を用いてメモ
リセルを構成する場合、最小加工寸法をＦとして、メモリセルの占める面積を１５Ｆ２〜
２５Ｆ２とすることが可能である。
図６（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図６（Ｃ）において、トランジスタ１６０のソース電極またはドレイン電極の一方と、容
量素子１６４の電極の一方と、トランジスタ２６０のゲート電極と、は電気的に接続され
ている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ２６
０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも
呼ぶ）とトランジスタ２６０のドレイン電極とは、電気的に接続されている。また、第３
の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６０のソース電極
またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第
２の信号線とも呼ぶ）と、トランジスタ１６０のゲート電極とは、電気的に接続されてい
る。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の
電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６０は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６０をオフ状態とすることで、トランジスタ１６０のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ２６０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６０がオン状態となる電位にして、トランジスタ１６０をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６０がオフ状態となる電位にして、トランジスタ
１６０をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６０のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１６０は異なる状態をとる。一般に、トランジスタ１
６０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１６０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１６０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ２６０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ２６０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ２６０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６０がオン状態
となる電位にして、トランジスタ１６０をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６０がオフ状態となる電位にして
、トランジスタ１６０をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６０は、高純度化され、真性化された酸化物半導体層
１４４を用いることで、トランジスタ１６０のオフ電流を十分に低減することができる。
そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持す
ることが可能な半導体装置が得られる。また、チャネル長（Ｌ）の微細化されたトランジ
スタ１６０を用いることで、半導体装置の集積度を向上させることができる。
また、本実施の形態において示す半導体装置では、トランジスタ２６０とトランジスタ１
６０を重畳させることで、集積度が十分に高められた半導体装置が実現される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図７を参
照して説明する。ここでは、中央演算処理装置（ＣＰＵ）について説明する。
ＣＰＵのブロック図の一例を図７に示す。図７に示されるＣＰＵ１１０１は、タイミング
コントロール回路１１０２、命令解析デコーダー１１０３、レジスタアレイ１１０４、ア
ドレスロジックバッファ回路１１０５、データバスインターフェイス１１０６、ＡＬＵ（
Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）１１０７、命令レジスタ１１０８などよ
り構成されている。
これらの回路は、インバータ回路、抵抗、容量、先の実施の形態に示したトランジスタな
どを用いて作製する。先の実施の形態に示すトランジスタを用いることにより、トランジ
スタの短チャネル効果を抑制し、且つ微細化を達成することができる。
以下に、ＣＰＵ１１０１が有する、それぞれの回路について簡単に説明する。タイミング
コントロール回路１１０２は外部からの命令を受け取り、それを内部用の情報に変換し、
他のブロックに送り出す。また、内部の動作に応じて、メモリデータの読み込み、書き込
みなどの指示を外部に与える。命令解析デコーダー１１０３は外部の命令を内部用の命令
に変換する機能を有する。レジスタアレイ１１０４はデータを一時的に保管する機能を有
する。アドレスロジックバッファ回路１１０５は外部メモリのアドレスを指定する機能を
有する。データバスインターフェイス１１０６は、外部のメモリまたはプリンタなどの機
器にデータを出し入れする機能を有する。ＡＬＵ１１０７は演算を行う機能を有する。命
令レジスタ１１０８は命令を一時的に記憶しておく機能を有する。このような回路の組み
合わせによってＣＰＵは構成されている。
ＣＰＵ１１０１の少なくとも一部に、先の実施の形態に示したトランジスタを用いること
により、トランジスタの短チャネル効果を抑制し、且つ微細化を達成することができるの
で、ＣＰＵ１１０１の高集積化を図ることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図８を参
照して説明する。ここでは、対象物の情報を読み取るイメージセンサ機能を有する半導体
装置の一例について説明する。なお、回路図においては、酸化物半導体を用いたトランジ
スタであることを示すために、ＯＳの符号を併せて付す場合がある。
図８（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図８（Ａ）はフォ
トセンサの等価回路であり、図８（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード１２０２は、一方の電極がフォトダイオードリセット信号線１２１２に
、他方の電極がトランジスタ１２０４のゲートに電気的に接続されている。トランジスタ
１２０４は、ソース電極又はドレイン電極の一方がフォトセンサ基準信号線１２１８に、
ソース電極又はドレイン電極の他方がトランジスタ１２０６のソース電極又はドレイン電
極の一方に電気的に接続されている。トランジスタ１２０６は、ゲート電極がゲート信号
線１２１４に、ソース電極又はドレイン電極の他方がフォトセンサ出力信号線１２１６に
電気的に接続されている。
ここで、図８（Ａ）に示す、トランジスタ１２０４、トランジスタ１２０６は酸化物半導
体を用いたトランジスタが適用される。ここで、酸化物半導体を用いたトランジスタとし
て、先の実施の形態で示したトランジスタを用いることができる。先の実施の形態に示し
たトランジスタは、オフ状態でのリーク電流を極めて小さくすることができるので、フォ
トセンサの光検出精度を向上させることができる。さらに、先の実施の形態に示すトラン
ジスタを用いることにより、トランジスタの短チャネル効果を抑制し、且つ微細化を達成
することができるので、フォトダイオードの面積を増大させ、フォトセンサの光検出精度
を向上させることができる。
図８（Ｂ）は、フォトセンサにおけるフォトダイオード１２０２及びトランジスタ１２０
４に示す断面図であり、絶縁表面を有する基板１２２２（ＴＦＴ基板）上に、センサとし
て機能するフォトダイオード１２０２及びトランジスタ１２０４が設けられている。フォ
トダイオード１２０２、トランジスタ１２０４の上には接着層１２２８を用いて基板１２
２４が設けられている。また、トランジスタ１２０４上には、絶縁層１２３４、層間絶縁
層１２３６、層間絶縁層１２３８が設けられている。
また、トランジスタ１２０４のゲート電極と電気的に接続されるように、該ゲート電極と
同じ層にゲート電極１２４０が設けられている。ゲート電極１２４０は、絶縁層１２３４
及び層間絶縁層１２３６に設けられた開口を介して、層間絶縁層１２３６上に設けられた
電極層１２４２と電気的に接続されている。フォトダイオード１２０２は、電極層１２４
２上に形成されているので、フォトダイオード１２０２とトランジスタ１２０４とは、ゲ
ート電極１２４０および電極層１２４２を介して電気的に接続されている。
フォトダイオード１２０２は、電極層１２４２側から順に、第１半導体層１２２６ａ、第
２半導体層１２２６ｂ及び第３半導体層１２２６ｃを積層した構造を有している。つまり
、フォトダイオード１２０２は、第１半導体層１２２６ａで電極層１２４２と電気的に接
続されている。また、第３半導体層１２２６ｃにおいて、層間絶縁層１２３８上に設けら
れた電極層１２４４と電気的に接続されている。
ここでは、第１半導体層１２２６ａとしてｎ型の導電型を有する半導体層と、第２半導体
層１２２６ｂとして高抵抗な半導体層（Ｉ型半導体層）、第３半導体層１２２６ｃとして
ｐ型の導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層１２２６ａは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモ
ルファスシリコン膜により形成する。第１半導体層１２２６ａの形成には、１５族の不純
物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形
成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ
６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不
純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用
いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不
純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合
にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はス
パッタリング法等を用いればよい。第１半導体層１２２６ａの膜厚は２０ｎｍ以上２００
ｎｍ以下となるよう形成することが好ましい。
第２半導体層１２２６ｂは、ｉ型半導体層（真性半導体層）であり、アモルファスシリコ
ン膜により形成する。第２半導体層１２２６ｂの形成には、半導体材料ガスを用いて、ア
モルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シ
ラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３
、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層１２２６ｂの形成は、ＬＰＣＶ
Ｄ法、気相成長法、スパッタリング法等により行っても良い。第２半導体層１２２６ｂの
膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層１２２６ｃはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成することができる。第３半導体層１２２６ｃの形成には１３
族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ
法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または
、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい
。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン
注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法
等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい
。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長
法、又はスパッタリング法等を用いればよい。第３半導体層１２２６ｃの膜厚は１０ｎｍ
以上５０ｎｍ以下となるよう形成することが好ましい。
また、第１半導体層１２２６ａ、第２半導体層１２２６ｂ、及び第３半導体層１２２６ｃ
は、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セ
ミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ
）半導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び
水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の
希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪
素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、
更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６
等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよ
い。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、基
板１２２４側の面からフォトダイオード１２０２が入射光１２３０を受け、電気信号に変
換する例を示す。また、受光面とした半導体層側とは逆の導電型を有する半導体層側から
の光は外乱光となるため、電極層１２４２は遮光性を有する導電膜を用いるとよい。また
、ｎ型の半導体層側を受光面として用いることもできる。
また、入射光１２３０を基板１２２４側の面から入射させることにより、トランジスタ１
２０４の酸化物半導体層は、該トランジスタ１２０４のゲート電極によって、入射光１２
３０を遮光することができる。
絶縁層１２３４、層間絶縁層１２３６、層間絶縁層１２３８としては、絶縁性材料を用い
て、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレ
ー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷
等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて
形成することができる。
絶縁層１２３４としては、無機絶縁材料としては、酸化シリコン層、酸化窒化シリコン層
、窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、酸化窒化アルミニウム層
、窒化アルミニウム層、又は窒化酸化アルミニウム層などの酸化物絶縁層又は窒化物絶縁
層の、単層又は積層を用いることができる。またμ波（２．４５ＧＨｚ）を用いた高密度
プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。
層間絶縁層１２３６、層間絶縁層１２３８としては、表面凹凸を低減するため平坦化絶縁
膜として機能する絶縁層が好ましい。層間絶縁層１２３６、層間絶縁層１２３８としては
、例えばポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱
性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率
材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボ
ロンガラス）等の単層、又は積層を用いることができる。
フォトダイオード１２０２は、入射光１２３０を検出することによって、被検出物の情報
を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源
を用いることができる。
以上に示すフォトセンサにおいて、酸化物半導体を用いたトランジスタとして、先の実施
の形態で示したトランジスタを用いることができる。先の実施の形態に示したトランジス
タは、オフ状態でのリーク電流を極めて小さくすることができるので、フォトセンサの光
検出精度を向上させることができる。さらに、先の実施の形態に示すトランジスタを用い
ることにより、トランジスタの短チャネル効果を抑制し、且つ微細化を達成することがで
きるので、フォトダイオードの面積を増大させ、フォトセンサの光検出精度を向上させる
ことができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み
合わせて用いることができる。
（実施の形態５）
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図９を用いて説明する。本実施の形態では、コンピュータ、携帯電話機（携帯電
話、携帯電話装置ともいう）、携帯情報端末（携帯型ゲーム機、音響再生装置なども含む
）、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置（テレビ
、またはテレビジョン受信機ともいう）などの電子機器に、上述の半導体装置を適用する
場合について説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、筐体６０１、筐体６０２、表
示部６０３、キーボード６０４などによって構成されている。筐体６０１と筐体６０２の
少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そのため、例え
ば、高速、かつ低消費電力なノート型のパーソナルコンピュータが実現される。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体６１１には、表示部６１３と、外部
インターフェイス６１５と、操作ボタン６１４等が設けられている。また、携帯情報端末
を操作するスタイラス６１２などを備えている。本体６１１内には、先の実施の形態に示
す半導体装置が設けられている。そのため、例えば、高速、かつ低消費電力な携帯情報端
末が実現される。
図９（Ｃ）は、電子ペーパーを実装した電子書籍６２０であり、筐体６２１と筐体６２３
の２つの筐体で構成されている。筐体６２１および筐体６２３には、それぞれ表示部６２
５および表示部６２７が設けられている。筐体６２１と筐体６２３は、軸部６３７により
接続されており、該軸部６３７を軸として開閉動作を行うことができる。また、筐体６２
１は、電源６３１、操作キー６３３、スピーカー６３５などを備えている。筐体６２１、
筐体６２３の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。そ
のため、例えば、高速、かつ低消費電力な電子書籍が実現される。
図９（Ｄ）は、携帯電話機であり、筐体６４０と筐体６４１の２つの筐体で構成されてい
る。さらに、筐体６４０と筐体６４１は、スライドし、図９（Ｄ）のように展開している
状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、
筐体６４１は、表示パネル６４２、スピーカー６４３、マイクロフォン６４４、操作キー
６４５、ポインティングデバイス６４６、カメラ用レンズ６４７、外部接続端子６４８な
どを備えている。また、筐体６４０は、携帯電話機の充電を行う太陽電池セル６４９、外
部メモリスロット６５０などを備えている。また、アンテナは、筐体６４１に内蔵されて
いる。筐体６４０と筐体６４１の少なくとも一には、先の実施の形態に示す半導体装置が
設けられている。そのため、例えば、高速、かつ低消費電力な携帯電話機が実現される。
図９（Ｅ）は、デジタルカメラであり、本体６６１、表示部６６７、接眼部６６３、操作
スイッチ６６４、表示部６６５、バッテリー６６６などによって構成されている。本体６
６１内には、先の実施の形態に示す半導体装置が設けられている。そのため、例えば、高
速、かつ低消費電力なデジタルカメラが実現される。
図９（Ｆ）は、テレビジョン装置６７０であり、筐体６７１、表示部６７３、スタンド６
７５などで構成されている。テレビジョン装置６７０の操作は、筐体６７１が備えるスイ
ッチや、リモコン操作機６８０により行うことができる。筐体６７１およびリモコン操作
機６８０には、先の実施の形態に示す半導体装置が搭載されている。そのため、例えば、
高速、かつ低消費電力なテレビジョン装置が実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭
載されている。このため、半導体装置の微細化による高速化、低消費電力化が実現された
電子機器が得られる。
本実施例では、実施の形態１に示した半導体装置の作製方法を適用して導電層を加工した
例を示す。
本実施例においては、図１に示すトランジスタ１６０に対応した構造を作製した。図１０
を用いてサンプルの作製方法を示す。
はじめにガラス基板４００上に、下地膜として、膜厚３００ｎｍの酸化シリコン層４０２
を、スパッタリング法を用いて成膜した。その後、半導体層として島状の酸化物半導体層
４０４を形成した。酸化物半導体層４０４は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系のターゲットを用
い、スパッタ法により形成した。また、その膜厚は、３０ｎｍとした。また、半導体層上
に導電層としてタングステン層４０６を１００ｎｍの膜厚で成膜した（図１０（Ａ）参照
）。
得られたタングステン層４０６を、レジストマスク４１０を用いて第１のエッチングを行
い、凹部を有するタングステン層４０８を形成した（図１０（Ｂ１）参照）。なお、レジ
ストマスク４１０の作製には、光源として、波長３６５ｎｍの光を呈するｉ線を用いた。
また、エッチング装置としては、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐ
ｌａｓｍａ）などの高密度プラズマ源を用いたドライエッチング装置を用いた。
第１のエッチングは、チャンバー内の圧力を０．６７Ｐａ、基板温度を４０℃とし、上部
電極のコイルに３０００ＷのＲＦ（１３．５６ＭＨｚ）電力を印加し、基板側の電極に１
４０Ｗの電力を印加して、１０秒間のエッチングを行った。また、エッチングガスは、Ｃ
Ｆ４、Ｃｌ２及びＯ２の混合ガスとして、流量をそれぞれ５５ｓｃｃｍ、４５ｓｃｃｍ及
び５５ｓｃｃｍとした。
次いで、レジストマスク４１０を縮小して、レジストマスク４１２とした。レジストマス
ク４１０の縮小には、第１のエッチングと同じチャンバー内にて圧力を３．０Ｐａとし、
基板温度を４０℃とし、上部電極のコイルに２０００ＷのＲＦ電力を印加し、基板側の電
極を０Ｗとして、Ｏ２ガスを流量１００ｓｃｃｍで流して、酸素プラズマによるアッシン
グを行った。アッシングの時間は１５秒とした。
その後、縮小したレジストマスク４１２を用いて第２のエッチングを行い、周縁に突出部
を有するタングステン層４１４を得た（図１０（Ｃ１）参照）。第２のエッチングは、チ
ャンバー内の圧力を０．６７Ｐａ、基板温度を４０℃とし、上部電極のコイルに３０００
ＷのＲＦ電力を印加し、基板側の電極に１４０Ｗの電力を印加して、１５秒間のエッチン
グを行った。また、エッチングガスは、ＣＦ４、Ｃｌ２及びＯ２の混合ガスとして、流量
をそれぞれ５５ｓｃｃｍ、４５ｓｃｃｍ及び５５ｓｃｃｍとした。
その後、レジストマスク４１２を除去した（図１０（Ｄ１）参照）。
また、比較例として、レジストマスク４１０を用いて１度のエッチング処理によって酸化
物半導体層４０４を露出させ、タングステン層４１６を作製した（図１０（Ｂ２）参照）
。その後、レジストマスク４１０を除去した（図１０（Ｃ２）参照）。
図１１（Ａ）にエッチング加工後のタングステン層４１４端部（図１０（Ｄ１）において
点線で囲んだ領域）のＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅ
ｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像を示す。
また、図１１（Ｂ）に、比較例として作製したタングステン層４１６（図１０（Ｃ２）に
おいて点線で囲んだ領域）端部のＳＴＥＭ像を示す。
図１１（Ｂ）より、ｉ線を用いて作製したレジストマスクを使用した場合、タングステン
層４０６を１度のエッチング処理によってパターン加工すると、端部にテーパ形状が形成
されずに、タングステン層４１６の側面と底面が略垂直となることが示された。このよう
な導電層上に薄膜を成膜すると、断線や接続不良が発生しやすく、また、当該薄膜におい
て局所的に膜厚の小さい領域が形成されることが懸念される。
また、図１１（Ａ）より、実施の形態１に示す作製方法を適用することで、ｉ線を用いて
作製したレジストマスクを使用した場合であっても、タングステン層４１４の端部に突出
部４１５が形成されることが示された。また、該突出部４１５はテーパ形状であった。
以上より、本発明の一態様の半導体装置の作製方法を適用することで、フォトリソグラフ
ィに３６５ｎｍ以下の光を用いた場合であっても、配線の周縁に形成される突出部をテー
パ形状とすることが可能であることが示された。
１００ 基体
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１０９ ゲート電極
１１６ チャネル形成領域
１１８ 不純物領域
１２４ 金属化合物領域
１２６ 電極
１２８ 絶縁層
１４０ 導電層
１４１ 導電層
１４２ａ ソース電極
１４２ｂ ドレイン電極
１４４ 酸化物半導体層
１４５ａ 突出部
１４５ｂ 突出部
１４６ ゲート絶縁層
１４７ 突出部
１４８ ゲート電極
１４９ ゲート電極
１５０ 絶縁層
１５０ａ レジストマスク
１５０ｂ レジストマスク
１５２ａ レジストマスク
１５２ｂ レジストマスク
１５４ 配線
１５６ 絶縁層
１５８ 導電層
１６０ トランジスタ
１６２ トランジスタ
１６４ 容量素子
１７０ トランジスタ
１７２ トランジスタ
２６０ トランジスタ
３０１ 基板
４００ ガラス基板
４０２ 酸化シリコン層
４０４ 酸化物半導体層
４０６ タングステン層
４０８ タングステン層
４１０ レジストマスク
４１２ レジストマスク
４１４ タングステン層
４１５ 突出部
４１６ タングステン層
６０１ 筐体
６０２ 筐体
６０３ 表示部
６０４ キーボード
６１１ 本体
６１２ スタイラス
６１３ 表示部
６１４ 操作ボタン
６１５ 外部インターフェイス
６２０ 電子書籍
６２１ 筐体
６２３ 筐体
６２５ 表示部
６２７ 表示部
６３１ 電源
６３３ 操作キー
６３５ スピーカー
６３７ 軸部
６４０ 筐体
６４１ 筐体
６４２ 表示パネル
６４３ スピーカー
６４４ マイクロフォン
６４５ 操作キー
６４６ ポインティングデバイス
６４７ カメラ用レンズ
６４８ 外部接続端子
６４９ 太陽電池セル
６５０ 外部メモリスロット
６６１ 本体
６６３ 接眼部
６６４ 操作スイッチ
６６５ 表示部
６６６ バッテリー
６６７ 表示部
６７０ テレビジョン装置
６７１ 筐体
６７３ 表示部
６７５ スタンド
６８０ リモコン操作機
１１０１ ＣＰＵ
１１０２ タイミングコントロール回路
１１０３ 命令解析デコーダー
１１０４ レジスタアレイ
１１０５ アドレスロジックバッファ回路
１１０６ データバスインターフェイス
１１０７ ＡＬＵ
１１０８ 命令レジスタ
１２０２ フォトダイオード
１２０４ トランジスタ
１２０６ トランジスタ
１２１２ フォトダイオードリセット信号線
１２１４ ゲート信号線
１２１６ フォトセンサ出力信号線
１２１８ フォトセンサ基準信号線
１２２２ 基板
１２２４ 基板
１２２６ａ 半導体層
１２２６ｂ 半導体層
１２２６ｃ 半導体層
１２２８ 接着層
１２３０ 入射光
１２３４ 絶縁層
１２３６ 層間絶縁層
１２３８ 層間絶縁層
１２４０ ゲート電極
１２４２ 電極層
１２４４ 電極層

Claims (2)

  1. ゲート電極と、
    前記ゲート電極上のゲート絶縁層と、
    前記ゲート絶縁層上の酸化物半導体層と、を有し、
    前記ゲート電極の端部は、下部が突出しており、
    前記ゲート絶縁層は、前記突出している下部と接するように設けられており、
    前記下部の膜厚は、前記ゲート電極のその他の部分の膜厚と比較して小さく、
    前記下部の側面は第１のテーパ角を有するテーパ形状を有し、
    前記ゲート電極の上部の側面は、第２のテーパ角を有するテーパ形状を有し、
    前記第１のテーパ角と、前記第２のテーパ角とは異なる角度であることを特徴とする半導体装置。
  2. 請求項１において、
    前記第１のテーパ角は、前記第２のテーパ角より小さいことを特徴とする半導体装置。
JP2016112705A 2011-01-28 2016-06-06 半導体装置 Active JP6232104B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011016343 2011-01-28
JP2011016343 2011-01-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012013334A Division JP5948065B2 (ja) 2011-01-28 2012-01-25 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017171784A Division JP2018011072A (ja) 2011-01-28 2017-09-07 表示装置

Publications (2)

Publication Number Publication Date
JP2016181713A JP2016181713A (ja) 2016-10-13
JP6232104B2 true JP6232104B2 (ja) 2017-11-15

Family

ID=46576598

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2012013334A Expired - Fee Related JP5948065B2 (ja) 2011-01-28 2012-01-25 半導体装置
JP2016112705A Active JP6232104B2 (ja) 2011-01-28 2016-06-06 半導体装置
JP2017171784A Withdrawn JP2018011072A (ja) 2011-01-28 2017-09-07 表示装置
JP2020001171A Active JP7026149B2 (ja) 2011-01-28 2020-01-08 半導体装置
JP2022020169A Active JP7293424B2 (ja) 2011-01-28 2022-02-14 半導体装置
JP2023093925A Pending JP2023111970A (ja) 2011-01-28 2023-06-07 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012013334A Expired - Fee Related JP5948065B2 (ja) 2011-01-28 2012-01-25 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2017171784A Withdrawn JP2018011072A (ja) 2011-01-28 2017-09-07 表示装置
JP2020001171A Active JP7026149B2 (ja) 2011-01-28 2020-01-08 半導体装置
JP2022020169A Active JP7293424B2 (ja) 2011-01-28 2022-02-14 半導体装置
JP2023093925A Pending JP2023111970A (ja) 2011-01-28 2023-06-07 半導体装置

Country Status (6)

Country Link
US (2) US8987727B2 (ja)
JP (6) JP5948065B2 (ja)
KR (4) KR102233959B1 (ja)
DE (1) DE112012000601T5 (ja)
TW (1) TWI573196B (ja)
WO (1) WO2012102314A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011125806A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
US9786793B2 (en) 2012-03-29 2017-10-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor layer including regions with different concentrations of resistance-reducing elements
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6220597B2 (ja) * 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6283191B2 (ja) * 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) * 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6246549B2 (ja) * 2012-10-17 2017-12-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI600157B (zh) 2012-11-16 2017-09-21 半導體能源研究所股份有限公司 半導體裝置
DE112013006219T5 (de) * 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US9368636B2 (en) 2013-04-01 2016-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a plurality of oxide semiconductor layers
JP6326312B2 (ja) * 2014-07-14 2018-05-16 株式会社ジャパンディスプレイ 表示装置
WO2016021320A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板およびその製造方法
WO2016021318A1 (ja) * 2014-08-07 2016-02-11 シャープ株式会社 アクティブマトリクス基板、液晶パネル、および、アクティブマトリクス基板の製造方法
TWI570899B (zh) 2014-09-10 2017-02-11 群創光電股份有限公司 薄膜電晶體基板
KR102430573B1 (ko) * 2015-05-14 2022-08-08 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함한 백플레인 기판
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
EP3676876A4 (en) * 2017-08-31 2021-04-07 BOE Technology Group Co., Ltd. THIN FILM TRANSISTOR, ARRAY SUBSTRATE, DISPLAY DEVICE AND METHOD OF MANUFACTURING A THIN FILM TRANSISTOR

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0828511B2 (ja) * 1987-03-10 1996-03-21 富士通株式会社 薄膜トランジスタの製造方法
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02271320A (ja) * 1989-04-12 1990-11-06 Toshiba Corp 電子装置
JPH0437035A (ja) * 1990-06-01 1992-02-07 Fuji Xerox Co Ltd 薄膜半導体装置
JPH04188770A (ja) * 1990-11-22 1992-07-07 Casio Comput Co Ltd 薄膜トランジスタ
JP3093314B2 (ja) * 1991-04-26 2000-10-03 株式会社東芝 薄膜トランジスタ及びその製造方法
GB9113979D0 (en) 1991-06-28 1991-08-14 Philips Electronic Associated Thin-film transistors and their manufacture
JP2564725B2 (ja) * 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH05190508A (ja) * 1992-01-14 1993-07-30 Matsushita Electric Ind Co Ltd 薄膜のエッチング方法および積層薄膜のエッチング方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3204473B2 (ja) * 1993-03-19 2001-09-04 ホーヤ株式会社 クロム膜製電極の形成方法
JPH07297185A (ja) * 1994-04-20 1995-11-10 Matsushita Electric Ind Co Ltd 金属配線およびそれを用いた薄膜トランジスタとｔｆｔ液晶表示装置と金属配線の形成方法
JPH07312425A (ja) * 1994-05-18 1995-11-28 Hitachi Ltd 薄膜トランジスタ、それに関連するテーパエッチング方法および多層膜形成方法ならびに画像表示装置
JP2713174B2 (ja) * 1994-07-05 1998-02-16 日本電気株式会社 アクティブマトリクス基板の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0918006A (ja) * 1995-07-03 1997-01-17 Citizen Watch Co Ltd 薄膜トランジスタおよびその製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100219519B1 (ko) * 1997-01-10 1999-09-01 윤종용 페로일렉트릭 플로팅 게이트 램을 구비하는 반도체 메모리 디바이스 및 그 제조방법
JP4187819B2 (ja) * 1997-03-14 2008-11-26 シャープ株式会社 薄膜装置の製造方法
JP2985124B2 (ja) * 1997-06-12 1999-11-29 株式会社日立製作所 液晶表示装置
JPH1140772A (ja) * 1997-07-22 1999-02-12 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2002110702A (ja) 1997-08-28 2002-04-12 Nec Corp 化合物半導体装置の製造方法
JP3209169B2 (ja) * 1997-11-28 2001-09-17 日本電気株式会社 ゲート電極の形成方法
JPH11233789A (ja) * 1998-02-12 1999-08-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR100301803B1 (ko) * 1998-06-05 2001-09-22 김영환 박막트랜지스터 및 그의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000171834A (ja) * 1998-10-02 2000-06-23 Hitachi Ltd 液晶表示装置とその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4160094B2 (ja) 1998-11-17 2008-10-01 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2000305104A (ja) * 1999-04-19 2000-11-02 Hitachi Ltd 液晶表示装置及びその製造方法
KR100331849B1 (ko) * 1999-08-16 2002-04-09 박종섭 전하결합소자 및 그의 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TW525216B (en) * 2000-12-11 2003-03-21 Semiconductor Energy Lab Semiconductor device, and manufacturing method thereof
JP4737828B2 (ja) * 2000-12-21 2011-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2002368226A (ja) * 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
EP1394597B1 (en) * 2002-09-02 2011-03-23 Samsung Electronics Co., Ltd. Contact structure of semiconductor device, manufacturing method thereof, thin film transistor array panel including contact structure, and manufacturing method thereof
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006032473A (ja) * 2004-07-13 2006-02-02 Canon Inc 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006332209A (ja) * 2005-05-24 2006-12-07 Sharp Corp 薄膜トランジスタ基板及びその製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
US8035103B2 (en) * 2005-08-11 2011-10-11 Sharp Kabushiki Kaisha Circuit board, electronic device, and method for producing circuit board
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7229863B2 (en) * 2005-10-25 2007-06-12 Chunghwa Picture Tubes, Ltd. Method for fabricating thin film transistors
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP5022683B2 (ja) 2006-11-30 2012-09-12 株式会社東芝 半導体装置の製造方法
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR20080052107A (ko) * 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
JP2008159717A (ja) * 2006-12-21 2008-07-10 Sharp Corp エッチング方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP2009200355A (ja) * 2008-02-22 2009-09-03 Sharp Corp Ｔｆｔ基板、ｔｆｔ基板の製造方法、及び液晶表示装置
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009267296A (ja) * 2008-04-30 2009-11-12 Mitsubishi Electric Corp 金属配線の製造方法、ｔｆｔの製造方法、及びそれを用いて製造されたｔｆｔ
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010021170A (ja) 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5372435B2 (ja) * 2008-09-02 2013-12-18 株式会社ジャパンディスプレイ 表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI574423B (zh) * 2008-11-07 2017-03-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8450144B2 (en) * 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI485851B (zh) * 2009-03-30 2015-05-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
TWI476816B (zh) * 2009-06-26 2015-03-11 羅門哈斯電子材料有限公司 自我對準間隔之多重圖案化方法
JP5507133B2 (ja) * 2009-07-03 2014-05-28 富士フイルム株式会社 ボトムゲート構造の薄膜トランジスタの製造方法
KR101830195B1 (ko) * 2009-12-18 2018-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그것의 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
KR101984218B1 (ko) 2019-05-30
US20150179775A1 (en) 2015-06-25
KR20210034703A (ko) 2021-03-30
JP2018011072A (ja) 2018-01-18
JP2012169610A (ja) 2012-09-06
KR20190058722A (ko) 2019-05-29
KR20200051069A (ko) 2020-05-12
US20120193625A1 (en) 2012-08-02
TWI573196B (zh) 2017-03-01
JP2016181713A (ja) 2016-10-13
KR20140006896A (ko) 2014-01-16
JP7293424B2 (ja) 2023-06-19
WO2012102314A1 (en) 2012-08-02
JP7026149B2 (ja) 2022-02-25
KR102233959B1 (ko) 2021-03-29
TW201236085A (en) 2012-09-01
JP2020065074A (ja) 2020-04-23
DE112012000601T5 (de) 2014-01-30
US8987727B2 (en) 2015-03-24
KR102111015B1 (ko) 2020-05-14
JP5948065B2 (ja) 2016-07-06
US9299815B2 (en) 2016-03-29
JP2022060338A (ja) 2022-04-14
JP2023111970A (ja) 2023-08-10

Similar Documents

Publication Publication Date Title
JP6232104B2 (ja) 半導体装置
JP6302010B2 (ja) 処理装置及び処理装置の作製方法
JP6201007B2 (ja) 半導体装置
JP5789398B2 (ja) 半導体装置の作製方法
JP5789115B2 (ja) 半導体装置
JP5739257B2 (ja) 半導体装置の作製方法
JP5567886B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171020

R150 Certificate of patent or registration of utility model

Ref document number: 6232104

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250