JP6122977B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP6122977B2
JP6122977B2 JP2016007012A JP2016007012A JP6122977B2 JP 6122977 B2 JP6122977 B2 JP 6122977B2 JP 2016007012 A JP2016007012 A JP 2016007012A JP 2016007012 A JP2016007012 A JP 2016007012A JP 6122977 B2 JP6122977 B2 JP 6122977B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
semiconductor film
oxygen
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016007012A
Other languages
English (en)
Other versions
JP2016106412A (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016106412A publication Critical patent/JP2016106412A/ja
Application granted granted Critical
Publication of JP6122977B2 publication Critical patent/JP6122977B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数十〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。金属酸化物は多様に存在しさまざまな用途に用いら
れている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１及び特許文献２）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
しかし、酸化物半導体はデバイス作製工程において、電子供与体を形成する水素や水の混
入などが生じると、その電気伝導度が変化する恐れがある。このような現象は、酸化物半
導体を用いたトランジスタにとって電気的特性の変動要因となる。
このような問題に鑑み、酸化物半導体膜を用いた半導体装置に安定した電気的特性を付与
し、信頼性の高い半導体装置を作製することを課題の一とする。
開示する発明の一態様は、ゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成
し、ゲート絶縁層上に膜厚が２ｎｍ以上１５ｎｍ以下の薄い第１の酸化物半導体膜を形成
し、第１の加熱処理を行って第１の酸化物半導体膜の表面から内部に向かって結晶成長さ
せて第１の結晶層を形成し、第１の結晶層上に第１の酸化物半導体膜よりも厚い第２の酸
化物半導体膜を形成し、第２の加熱処理を行って第１の結晶層からその上の第２の酸化物
半導体膜表面に向かって結晶成長させて第２の結晶層を形成し、第１の結晶層及び第２の
結晶層の積層上にソース電極層およびドレイン電極層を形成し、第２の結晶層を形成した
後、さらに酸素ドープ処理を行って第２の結晶層に酸素原子を供給する工程を有すること
を特徴とする半導体装置の作製方法である。
なお、上記作製方法において、第１の加熱処理または第２の加熱処理により、結晶化させ
ることによって、高密度な酸化物半導体膜を得ることができる。そして、高密度な酸化物
半導体膜に対して酸素ドープ処理を行って、酸化物半導体膜中に酸素原子を供給し、酸素
原子が供給された酸化物半導体膜に熱処理を行う。
また、開示する発明の別の一態様は、ゲート電極層を形成し、ゲート電極層上にゲート絶
縁層を形成し、ゲート絶縁層にハロゲンドープ処理を行い、ゲート絶縁層上に膜厚が２ｎ
ｍ以上１５ｎｍ以下の薄い第１の酸化物半導体膜を形成し、第１の加熱処理を行って第１
の酸化物半導体膜の表面から内部に向かって結晶成長させて第１の結晶層を形成し、第１
の結晶層上に第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成し、第２の加
熱処理を行って第１の結晶層からその上の第２の酸化物半導体膜表面に向かって結晶成長
させて第２の結晶層を形成し、第１の結晶層及び第２の結晶層の積層上にソース電極層お
よびドレイン電極層を形成することを特徴とする半導体装置の作製方法である。
なお、上記作製方法において、第１の加熱処理条件によっては、ゲート絶縁層の酸素が抜
けてしまう恐れがあるため、第１の加熱処理よりも前に、質量の大きい塩素をゲート絶縁
層に添加してゲート絶縁層における酸素の低減を防ぐことが有用である。さらに、第２の
加熱処理後、酸素ドープ処理を行ってもよい。
本明細書において、ハロゲン元素とは周期表において第１７族元素（フッ素（Ｆ）、塩素
（Ｃｌ）、臭素（Ｂｒ）、ヨウ素（Ｉ）など）のことを意味し、代表的には、フッ素、塩
素を用いることができ、用いるハロゲン元素は一種でも複数種でもよい。
ハロゲン元素を含むガス雰囲気下でのハロゲンドープ処理によってゲート絶縁層にハロゲ
ン元素を添加する。なお、上記の「ハロゲンドープ」とは、塩素やフッ素に代表されるハ
ロゲンをバルクに添加することを言う。例えば、ハロゲンとして塩素を用いる場合、少な
くとも、塩素ラジカル、塩素原子、塩素イオン、のいずれかをバルクに添加する。なお、
当該「バルク」の用語は、ハロゲンを、薄膜表面のみでなく薄膜内部に添加することを明
確にする趣旨で用いている。また、「ハロゲンドープ」には、プラズマ化したハロゲンを
バルクに添加する「ハロゲンプラズマドープ」が含まれる。また、ハロゲン元素は、ゲー
ト絶縁層の成膜時に含ませて成膜することもできる。
また、上記各作製方法において、第１の結晶層は、その表面に対して垂直方向にｃ軸配向
をしていることを特徴の一つとしている。また、上記作製方法において、第２の結晶層は
、第２の結晶層の表面に対して垂直方向にｃ軸配向をしていることを特徴の一つとしてい
る。
なお、上記の「酸素ドープ」とは、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イ
オン、のいずれかを含む）をバルクに添加することを言う。なお、当該「バルク」の用語
は、酸素を、薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている
。また、「酸素ドープ」には、プラズマ化した酸素をバルクに添加する「酸素プラズマド
ープ」が含まれる。
上記の酸素ドープ処理によって、酸化物半導体膜の膜中（バルク中）、絶縁膜の膜中（バ
ルク中）、酸化物半導体膜と絶縁膜の界面、のいずれかには少なくとも化学量論比を超え
る量の酸素が存在する。酸素の量は、好ましくは化学量論比の１倍を超えて４倍まで（４
倍未満）、より好ましくは、１倍を超えて２倍まで（２倍未満）である。ここで、化学量
論比を超える酸素過剰な酸化物の一例として、その組成が見かけ上、ＩｎａＧａｂＺｎｃ
ＳｉｄＡｌｅＭｇｆＯｇ（ａ，ｂ，ｃ，ｄ，ｅ，ｆ，及びｇは０以上）で表されるとき、
２ｇ＞３ａ＋３ｂ＋２ｃ＋４ｄ＋３ｅ＋２ｆ、を満たす酸化物が挙げられる。上記以外の
組成を有する酸化物であっても同様に考えればよい。なお、酸素ドープ処理によって添加
された酸素は、酸化物半導体の格子間に存在する場合もある。
また、上記ハロゲンドープ処理を行う半導体装置の作製方法により得られる本発明の一
態様は、ゲート電極層上にハロゲン元素を含むゲート絶縁層と、ゲート絶縁層上に、表面
に対して平行方向にａ−ｂ面を有し、表面に対して垂直方向にｃ軸配向をしている第１の
結晶層と、第１の結晶層上に接し、且つ、表面に対して垂直方向にｃ軸配向をしている第
２の結晶層と、第１の結晶層及び第２の結晶層の積層上にソース電極層およびドレイン電
極層とを有し、第１の結晶層及び第２の結晶層は、酸化物半導体膜であることを特徴とす
る半導体装置である。
なお、第１の結晶層及び第２の結晶層である酸化物半導体膜は、四元系金属酸化物である
Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ
系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ
−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や
、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚ
ｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系
の材料、Ｉｎ−Ｇａ−Ｏ系の材料や、単元系金属酸化物であるＩｎ−Ｏ系の材料やＳｎ−
Ｏ系の材料などがある。また、上記の材料にＳｉＯ２を含ませてもよい。ここで、例えば
、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（
Ｚｎ）を有する酸化物、という意味であり、その組成比は特に問わない。また、ＩｎとＧ
ａとＺｎ以外の元素を含んでいてもよい。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、上記半導体装置の作製方法において、ゲート絶縁層、及び／又は第１の結晶層、及
び／又は第２の結晶層、及び／又は絶縁層を作製する際に、成膜室の排気は吸着型の真空
ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリ
メーションポンプを用いることが好ましい。上記吸着型の真空ポンプは、ゲート絶縁層、
及び／又は酸化物半導体膜、及び／又は絶縁層に含まれる水素、水、水酸基又は水素化物
の量を低減するように作用する。
結晶化させて高密度化させた酸化物半導体膜を有するトランジスタは、バイアス−熱スト
レス（ＢＴ）試験前後においてもトランジスタのしきい値電圧の変化量が低減でき、安定
した電気的特性を有する酸化物半導体を用いた半導体装置を提供することができる。
本発明の一態様を示す工程断面図。 本発明の一態様を示す工程断面図。 本発明の一態様を示す断面図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
本実施の形態では、半導体装置の作製方法について、図１を用いて説明する。
まず、絶縁表面を有する基板１００上に導電膜を形成した後、フォトリソグラフィ工程に
よりゲート電極層１１２を形成する（図１（Ａ）参照）。なお、レジストマスクをインク
ジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
基板１００の材質等に大きな制限はないが、少なくとも、後の熱処理に耐える程度の耐熱
性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板などを、基板１００として用いることができる。また、シリコンや炭化シリ
コンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半
導体基板、ＳＯＩ基板などを適用することも可能であり、これらの基板上に半導体素子が
設けられたものを、基板１００として用いてもよい。
下地膜となる絶縁膜を基板１００とゲート電極層１１２との間に設けてもよい。下地膜は
、基板１００からの不純物元素の拡散を防止する機能を有し、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層１１２は、プラズマＣＶＤ法又はスパッタリング法等により、モリブ
デン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等
の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成するこ
とができる。
次いで、ゲート電極層１１２上にゲート絶縁層１０２を形成する（図１（Ａ）参照）。
ゲート絶縁層１０２には、後に形成される酸化物半導体膜とはエッチング（酸化物半導体
膜の選択的なエッチング）におけるエッチングレートが大きく異なる絶縁材料を用いるこ
とが好ましい。ゲート絶縁層１０２は、プラズマＣＶＤ法又はスパッタリング法等により
、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウ
ム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム
、又はこれらの混合材料を用いて単層で又は積層して形成することができる。ただし、ト
ランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウム、酸化タンタ
ル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、
ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフ
ニウムシリケート、窒素が添加されたハフニウムアルミネート、などの比誘電率が高い材
料を採用しても良い。なお、水素や水などが混入しにくいという点では、スパッタリング
法が好適である。
また、ゲート絶縁層１０２として、上記材料からなる絶縁膜と、酸化ガリウム膜との積層
を用いてもよい。
次に、ゲート絶縁層１０２に対して、ハロゲン１８０による処理（ハロゲンドープ処理や
、ハロゲンプラズマドープ処理ともいう）を行い、ゲート絶縁層１０２中にハロゲンを含
有させる（図１（Ｂ）参照）。ハロゲン１８０は、塩素やフッ素などを用いることができ
る。塩素やフッ素などのハロゲンは電気陰性度が大きいため、トランジスタの劣化の原因
となる水素イオンを、捕獲することができる。また、ゲート絶縁層１０２に塩素などのハ
ロゲンを含有させることで、ゲート絶縁層１０２中の水素を固定化し、ゲート絶縁層１０
２中から、後の工程でゲート絶縁層１０２上に接して形成される酸化物半導体膜への水素
の拡散を防ぐことができる。よって、トランジスタに光照射が行われ、またはＢＴストレ
スが与えられても、トランジスタ特性の劣化は抑制され、または低減される。
ここで、塩素は、フッ素に比べて原子半径が大きく、拡散係数が小さいので、水素イオン
をゲート絶縁層１０２中に固定しやすい。特に後に行う加熱処理の際に、塩素の方がフッ
素より動きにくいので、より効果的に水素イオンを捕獲しておくことができる。よって、
ハロゲン１８０としては、塩素を用いるのが好ましい。本実施の形態においてはハロゲン
１８０として塩素を用いる。ハロゲン１８０として塩素を用いる場合、ハロゲン１８０に
は、少なくとも、塩素ラジカル、塩素原子、塩素イオン、のいずれかが含まれている。
上述のハロゲン１８０による処理は、プラズマ発生装置やオゾン発生装置によって行うこ
とができる。より具体的には、例えば、半導体装置に対してエッチング処理を行うことが
できる装置や、レジストマスクに対してアッシングを行うことができる装置などを用いて
ハロゲン１８０を発生させ、ゲート絶縁層１０２を処理することができる。なお、ハロゲ
ンの添加は、ゲート絶縁層１０２の表面に与えるダメージが最小限となる条件で行うこと
が好ましい。
なお、ハロゲンの添加をより好適に行うためには、ハロゲンによる処理時に基板には電気
的なバイアスを加えておくことが望ましい。基板に印加するバイアスを大きくすることで
、より深くまでハロゲンを添加することができる。
ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ
）装置を用いて塩素を添加する場合、プラズマ発生源であるＩＣＰコイルに１ｋＷ以上１
０ｋＷ以下の高周波電源を印加し、プラズマを発生させた状態を一定時間（３０秒以上６
００秒以下）維持することが好ましい。例えば、ＩＣＰパワー６０００Ｗ、バイアスパワ
ー２５０Ｗ、塩素ガス流量を５００ｓｃｃｍ、処理室内の圧力を１．３Ｐａ、処理時間６
０秒、という条件で塩素ドープ処理を行えばよい。
また、電界で加速したハロゲンイオンを照射して、ハロゲンを添加してもよい。また、μ
波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤを用いてハロゲンを添
加してもよい。μ波を用いた高密度プラズマＣＶＤを用いた場合、酸化物半導体積層への
ハロゲン添加時にダメージがほとんどない。
また、塩素に代表されるハロゲンと同時に酸素を添加しても良い。
次いで、ゲート絶縁層１０２上にゲート電極層１１２と重畳するように厚さ２ｎｍ以上１
５ｎｍ以下の第１の酸化物半導体膜１０８ａを形成する（図１（Ｃ）参照）。なお、第１
の酸化物半導体膜１０８ａは、酸化物半導体膜の成膜後に結晶化のための第１の加熱処理
を行い結晶化させた膜である。
本実施の形態では、酸化物半導体ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ター
ゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］））を用いて、基
板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋ
Ｗ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化
物半導体層を成膜する。本実施の形態では、後に加熱処理を行い意図的に結晶化させるた
め、結晶化が生じやすい酸化物半導体ターゲットを用いることが好ましい。また、第１の
酸化物半導体層の成膜において、減圧状態に保持された成膜室内に被成膜基板を保持し、
基板温度を１００℃以上６００℃以下好ましくは２００℃以上５００℃以下、さらに好ま
しくは３００℃以上５００℃以下として成膜する。結晶化させるための第１の加熱処理は
、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃以下とする。また、加熱
時間は１分以上２４時間以下とする。こうして、第１の加熱処理によって表面から結晶成
長した結晶層を有する第１の酸化物半導体膜１０８ａを形成する。
第１の酸化物半導体膜１０８ａの結晶層は、表面から内部に向かって結晶成長し、２ｎｍ
以上１０ｎｍ以下の平均厚さを有する板状結晶である。また、表面に形成される結晶層は
、表面に対して垂直方向にｃ軸配向をしている。
なお、第１の加熱処理においては、窒素、酸素、またはヘリウム、ネオン、アルゴン等の
希ガスに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する
窒素、酸素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９
９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐ
ｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。また、Ｈ２Ｏが２０ｐｐ
ｍ以下の乾燥空気雰囲気下で第１の加熱処理を行っても良い。
次いで、第１の酸化物半導体膜１０８ａ上に、少なくとも第１の酸化物半導体膜１０８ａ
よりも膜厚の厚く、１０μｍ以下の膜厚範囲の第２の酸化物半導体膜１０８ｂを形成する
（図１（Ｄ）参照。）。また、第２の酸化物半導体層の成膜において、減圧状態に保持さ
れた成膜室内に被成膜基板を保持し、基板温度を１００℃以上６００℃以下好ましくは２
００℃以上５００℃以下、さらに好ましくは３００℃以上５００℃以下として成膜する。
なお、第２の酸化物半導体膜１０８ｂは、酸化物半導体膜の成膜後に結晶化のための第２
の加熱処理を行い結晶化させた膜である。第２の加熱処理により、第１の酸化物半導体膜
１０８ａの結晶層を種として結晶成長を行う。第２の加熱処理の温度は、４５０℃以上８
５０℃以下、好ましくは５５０℃以上６５０℃以下とする。また、加熱時間は１分以上２
４時間以下とする。
また、第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂは、同一成分を含
む材料を用いること、あるいは同一の結晶構造かつ近似した格子定数（格子定数の差が１
％以下）を有することが好ましい。同一成分を含む材料を用いる場合、後に行われる結晶
化において第１の酸化物半導体膜１０８ａの結晶層を種として結晶成長が行いやすくなる
。また、同一成分を含む材料である場合には、密着性などの界面物性や電気的特性も良好
である。
なお、第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂからなる酸化物半
導体積層のうち、ゲート絶縁層の凹凸と重なる領域は結晶粒界があり、多結晶体となる。
また、酸化物半導体積層のうち、チャネル形成領域となる領域は、少なくとも平坦面を有
し、第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂが同じｃ軸配向をし
ている結晶構造である。また、酸化物半導体積層のうち、チャネル形成領域も多結晶のａ
軸或いはｂ軸の向きがずれることもありうる。
次に、第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂからなる酸化物半
導体積層を加工して島状の酸化物半導体膜を形成する（図１（Ｅ）参照）。
酸化物半導体積層の加工は、所望の形状のマスクを第２の酸化物半導体膜１０８ｂ上に形
成した後、当該酸化物半導体膜をエッチングすることによって行うことができる。上述の
マスクは、フォトリソグラフィなどの方法を用いて形成することができる。
次に、必要があれば、酸化物半導体積層に対して、酸素による処理（酸素ドープ処理や、
酸素プラズマドープ処理ともいう）を行ってもよい。なお、酸素の添加をより好適に行う
ためには、基板には電気的なバイアスを加えておくことが望ましい。また、酸素ドープ処
理を行った酸化物半導体積層に熱処理を行ってもよい。当該熱処理の温度は、２５０℃以
上７００℃以下、好ましくは４００℃以上６００℃以下、または基板の歪み点未満とする
。また、酸素ドープ処理と熱処理を繰り返して行っても良い。当該処理を繰り返して行う
ことにより、トランジスタの信頼性をさらに高めることができる。なお、繰り返しの回数
は適宜設定することができる。
次いで、ゲート絶縁層１０２および酸化物半導体積層上に、ソース電極層およびドレイン
電極層（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、当該
導電膜を加工して、ソース電極１０４ａおよびドレイン電極１０４ｂを形成する（図１（
Ｆ）参照）。なお、ここで形成されるソース電極層１０４ａの端部とドレイン電極層１０
４ｂの端部との間隔によって、トランジスタのチャネル長Ｌが決定されることになる。
ソース電極層１０４ａおよびドレイン電極層１０４ｂに用いる導電膜としては、例えば、
Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述し
た元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン
膜）等がある。また、Ａｌ、Ｃｕなどの金属膜の下側または上側の一方または双方にＴｉ
、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブ
デン膜、窒化タングステン膜）を積層させた導電膜を用いても良い。
また、いわゆる多階調マスクによって形成されたレジストマスクを用いてエッチング工程
を行ってもよい。多階調マスクを用いて形成されたレジストマスクは、複数の膜厚を有す
る形状となり、アッシングによってさらに形状を変形させることができるため、異なるパ
ターンに加工する複数のエッチング工程に用いることが可能である。このため、一枚の多
階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスク
を形成することができる。つまり、工程の簡略化が可能となる。
次に、第２の酸化物半導体膜１０８ｂの一部と接し、かつ、ソース電極層１０４ａおよび
ドレイン電極層１０４ｂを覆う絶縁膜１１０ａ、絶縁膜１１０ｂを形成する（図１（Ｆ）
参照）。
絶縁膜１１０ａは、第２の酸化物半導体膜１０８ｂと同種の成分でなる絶縁材料を用いる
と特に好ましい。このような材料は酸化物半導体膜との相性が良く、これを絶縁膜１１０
ａに用いることで、第２の酸化物半導体膜１０８ｂとの界面の状態を良好に保つことがで
きるからである。ここで、「第２の酸化物半導体膜１０８ｂと同種の成分」とは、第２の
酸化物半導体膜１０８ｂの構成金属元素から選択される一または複数の元素を含むことを
意味する。例えば、第２の酸化物半導体膜１０８ｂがＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半
導体材料によって構成される場合、同種の成分でなる絶縁材料としては酸化ガリウムなど
がある。
また、絶縁膜１１０ａは酸素を含有していることが好ましく、化学量論比を超える程度、
好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有
していることが好ましい。このように絶縁膜１１０ａが過剰な酸素を有することにより、
第２の酸化物半導体膜１０８ｂおよび第２の酸化物半導体膜１０８ｂとの界面に酸素を供
給し、酸素の欠損を低減することができる。
また、絶縁膜１１０ｂは、ゲート絶縁層１０２と同様に形成することができる。すなわち
、絶縁膜１１０ｂは、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコ
ン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウ
ム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することが
できる。
また、絶縁膜１１０ｂは酸素を含有していることが好ましく、化学量論比を超える程度、
好ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有
していることが好ましい。このように絶縁膜１１０ｂが過剰な酸素を有することにより、
第２の酸化物半導体膜１０８ｂおよび第２の酸化物半導体膜１０８ｂとの界面に酸素を供
給し、酸素の欠損を低減することができる。
以上の工程でトランジスタ１２０が形成される。
図１（Ｆ）に示すトランジスタ１２０は、基板１００上のゲート電極層１１２、ゲート絶
縁層１０２、第１の酸化物半導体膜１０８ａ、第２の酸化物半導体膜１０８ｂ、ソース電
極層１０４ａ、ドレイン電極層１０４ｂ、絶縁膜１１０ａ、絶縁膜１１０ｂを含む。
図１（Ｆ）に示すトランジスタ１２０において、ゲート絶縁層１０２に対してハロゲンド
ープ処理が行われ、第１の酸化物半導体膜１０８ａ、及び第２の酸化物半導体膜１０８ｂ
は、少なくとも第２の酸化物半導体膜１０８ｂの一部が結晶化して得られた結晶層の表面
に対して垂直方向にｃ軸配向をしており、信頼性が高められたトランジスタ１２０が実現
する。
また、トランジスタ１２０において、ゲート絶縁層１０２にハロゲンを含有させることに
より、塩素やフッ素などのハロゲンは、酸化物半導体積層中の金属（Ｚｎ、Ｇａ、Ｉｎ）
よりも電気陰性度が大きいので、酸化物半導体積層中のＭ−Ｈ結合から水素原子を奪うこ
とができる。このようにして、酸化物半導体積層とゲート絶縁層１０２の界面に添加され
た塩素やフッ素などのハロゲンは、トランジスタ１２０の劣化の原因となる酸化物半導体
積層中のＭ−Ｈ結合から脱離した水素イオンを、捕獲することもできる。
（実施の形態２）
本実施の形態では、実施の形態１と一部異なる工程例を図２を用いて説明する。なお、図
２において、図１と同一の箇所には同じ符号を用いる。
まず、実施の形態１と同様に、絶縁表面を有する基板１００上に導電膜を形成した後、フ
ォトリソグラフィ工程によりゲート電極層１１２を形成する。そして、ゲート電極層１１
２上にゲート絶縁層１０２を形成する（図２（Ａ）参照）。
なお、必要があれば、実施の形態１と同様にゲート絶縁層１０２形成後にハロゲンドープ
処理を行ってもよい。また、成膜時にハロゲン元素をゲート絶縁層１０２中に含有させて
もよい。その場合、例えばテトラフルオロシランと酸素を用いてプラズマＣＶＤ法により
フッ素を含む酸化珪素膜を形成し、ゲート絶縁層１０２として用いる。また、予め成膜室
をＣｌＦ３やＮＦ３等のフッ素化合物系ガスを用いてクリーニングを行った後、ゲート絶
縁層１０２の形成を行うことで、成膜室の内壁に吸着したフッ素や塩素などを意図的にゲ
ート絶縁層１０２中に取り込ませてもよい。
次いで、ゲート絶縁層１０２上にゲート電極層１１２と重畳するように厚さ２ｎｍ以上１
５ｎｍ以下の第１の酸化物半導体膜１０８ａを形成する（図２（Ｂ）参照）。なお、第１
の酸化物半導体膜１０８ａは、実施の形態１と同様に、酸化物半導体膜の成膜後に結晶化
のための第１の加熱処理を行い結晶化させた膜である。
次いで、第１の酸化物半導体膜１０８ａ上に、少なくとも第１の酸化物半導体膜１０８ａ
よりも膜厚の厚く、１０μｍ以下の膜厚範囲の第２の酸化物半導体膜１０８ｂを形成する
（図２（Ｃ）参照。）。なお、第２の酸化物半導体膜１０８ｂは、実施の形態１と同様に
、酸化物半導体膜の成膜後に結晶化のための第２の加熱処理を行い結晶化させた膜である
。
次に、第１の酸化物半導体膜１０８ａと第２の酸化物半導体膜１０８ｂからなる酸化物半
導体積層を加工して島状の酸化物半導体膜を形成する（図２（Ｄ）参照）。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当
該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、
フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット
法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでも
よい。もちろん、これらを組み合わせて用いてもよい。
なお、酸化物半導体積層は必ずしも島状に加工しなくてもよい。
次に、第２の酸化物半導体膜１０８ｂに対して、酸素１８２による処理（酸素ドープ処理
や、酸素プラズマドープ処理ともいう）を行う（図２（Ｅ）参照）。ここで、酸素１８２
には、少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかが含まれている。
酸化物半導体積層に酸素ドープ処理を行うことにより、酸化物半導体積層中、酸化物半導
体積層界面近傍、または、酸化物半導体積層中および該界面近傍に酸素を含有させること
ができる。この場合、酸素の含有量は、酸化物半導体積層の化学量論比を超える程度、好
ましくは、化学量論比の１倍を超えて２倍まで（１倍より大きく２倍未満）、とする。あ
るいは、酸素の含有量は、単結晶の場合の酸素の量をＹとして、Ｙを超える程度、好まし
くは、Ｙを超えて２Ｙまでとすることもできる。あるいは、酸素の含有量は、酸素ドープ
処理を行わない場合の絶縁膜中の酸素の量Ｚを基準として、Ｚを超える程度、好ましくは
、Ｚを超えて２Ｚまでとすることもできる。なお、上述の好ましい範囲に上限が存在する
のは、酸素の含有量を多くしすぎると、水素吸蔵合金（水素貯蔵合金）のように、かえっ
て酸化物半導体積層が水素を取り込んでしまう恐れがあるためである。なお、酸化物半導
体積層において酸素の含有量は水素の含有量より大きくなる。
化学式がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表現される材料の場合、例えば、ｍ＝１
（ＩｎＧａＺｎＯ４）の結晶構造を基準にすれば、ＩｎＧａＺｎＯｘにおいてｘは４を越
えて８まで、また、ｍ＝２（ＩｎＧａＺｎ２Ｏ５）の結晶構造を基準にすれば、ＩｎＧａ
Ｚｎ２Ｏｘにおいてｘは５を越えて１０まで、が許容される。なお、このような酸素過剰
領域は、酸化物半導体積層の一部（界面を含む）に存在していればよい。
なお、酸化物半導体膜において、酸素は主たる成分材料の一つである。このため、酸化物
半導体膜中の酸素濃度を、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃ
ｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物
半導体膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。
ところで、酸素には１７Ｏや１８Ｏといった同位体が存在し、自然界におけるこれらの存
在比率はそれぞれ酸素原子全体の０．０３７％、０．２０４％程度であることが知られて
いる。つまり、酸化物半導体膜中におけるこれら同位体の濃度は、ＳＩＭＳなどの方法に
よって見積もることができる程度になるから、これらの濃度を測定することで、酸化物半
導体膜中の酸素濃度をより正確に見積もることが可能な場合がある。よって、これらの濃
度を測定することで、酸化物半導体膜に意図的に酸素が添加されたか否かを判別しても良
い。
例えば、１８Ｏの濃度を基準に用いると、酸化物半導体膜において、酸素が添加された領
域における酸素の同位体の濃度Ｄ１（１８Ｏ）と、酸素が添加されていない領域における
酸素の同位体の濃度Ｄ２（１８Ｏ）との間には、Ｄ１（１８Ｏ）＞Ｄ２（１８Ｏ）が成立
するといえる。
また、酸化物半導体積層に添加される酸素１８２の少なくとも一部は、酸化物半導体積層
中において不対結合手を有することが好ましい。不対結合手を有することにより、膜中に
残存しうる水素と結合して、水素を固定化（非可動イオン化）することができるためであ
る。
上述の酸素１８２は、プラズマ発生装置やオゾン発生装置によって発生させることができ
る。より具体的には、例えば、半導体装置に対してエッチング処理を行うことができる装
置や、レジストマスクに対してアッシングを行うことができる装置などを用いて酸素１８
２を発生させ、酸化物半導体積層を処理することができる。また、電界で加速した酸素イ
オンを照射して、酸素を添加してもよい。また、μ波（例えば周波数２．４５ＧＨｚ）を
用いた高密度プラズマＣＶＤを用いて酸素を添加してもよい。μ波を用いた高密度プラズ
マＣＶＤを用いた場合、酸化物半導体積層への酸素添加時にダメージがほとんどない。
なお、酸素の添加をより好適に行うためには、酸素添加時に基板には電気的なバイアスを
加えておくことが望ましい。例えば、ＩＣＰ装置を用いて酸素を添加する場合、ＩＣＰコ
イルに印加する高周波電力は、１ｋＷ以上１０ｋＷ以下とし、基板ステージに基板バイア
ス１０００Ｗを加えればよい。
なお、酸素ドープ処理を行った酸化物半導体積層に熱処理を行ってもよい。当該熱処理の
温度は、２５０℃以上７００℃以下、好ましくは４００℃以上６００℃以下、または基板
の歪み点未満とする。
当該熱処理により、酸素と酸化物半導体材料に含まれる水素との反応によって生成された
水、水酸化物（ＯＨ）などを酸化物半導体膜から除去することができる。また、上述の酸
素ドープ処理において、酸化物半導体積層などに混入した水素なども当該熱処理で除去す
ることができる。熱処理は、水、水素などが十分に低減された窒素、酸素、超乾燥空気（
ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合
の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましく
は１０ｐｐｂ以下の空気）、希ガス（アルゴン、ヘリウムなど）などの雰囲気下で行えば
よく、特に酸素を含む雰囲気で行うことが好ましい。また、熱処理装置に導入する窒素、
酸素、または希ガスの純度は、６Ｎ（９９．９９９９％）以上（即ち不純物濃度を１ｐｐ
ｍ以下）とするのが好ましく、７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を０．
１ｐｐｍ以下）とすると、より好ましい。
また、酸素ドープ処理と熱処理を繰り返して行っても良い。当該処理を繰り返して行うこ
とにより、トランジスタの信頼性をさらに高めることができる。なお、繰り返しの回数は
適宜設定することができる。
本実施の形態に係る上記の熱処理においては、酸素を含む雰囲気下で酸化物半導体積層を
加熱するのが望ましい。したがって、上述の結晶化処理によって減少してしまう可能性の
ある酸素を、酸化物半導体積層へ供給することも可能である。この意味において、当該熱
処理を、加酸化（加酸素化）と呼ぶこともできる。また、結晶化処理は、酸化物半導体中
に含まれる水素を含む不純物（水、ＯＨなど）を脱離させる脱水化（または脱水素化）と
も呼ぶこともできる。
なお、加酸化を目的とする熱処理のタイミングは、酸化物半導体積層の形成後であれば特
に限定されない。例えば、後述する絶縁膜１１０ａの形成後に加酸化を目的とする熱処理
を行っても良い。または、ゲート電極層の形成後に加酸化を目的とする熱処理を行っても
良い。または、脱水化等を目的とする熱処理に続けて加酸化を目的とする熱処理を行って
も良いし、脱水化等を目的とする熱処理に加酸化を目的とする熱処理を兼ねさせても良い
し、加酸化を目的とする熱処理に脱水化等を目的とする熱処理を兼ねさせても良い。
上述のように、脱水化等を目的とする熱処理と、酸素ドープ処理または加酸化を目的とす
る熱処理とを適用することで、酸化物半導体積層を、その主成分以外の不純物が極力含ま
れないように高純度化することができる。高純度化された酸化物半導体積層中にはドナー
に由来するキャリアが極めて少ない（ゼロに近い）。
なお、本実施の形態においては、結晶化等を目的とする熱処理を行い、酸化物半導体積層
を島状に加工し、酸素ドープ処理を行い、加酸化を目的とする熱処理を行ったが、これら
の工程はこの順番に限られるものではない。
次いで、ゲート絶縁層１０２および酸化物半導体積層上に、ソース電極層およびドレイン
電極層（これと同じ層で形成される配線を含む）を形成するための導電膜を形成し、当該
導電膜を加工して、ソース電極層１０４ａおよびドレイン電極層１０４ｂを実施の形態１
と同様に形成する（図２（Ｆ）参照）。
次に、第２の酸化物半導体膜１０８ｂの一部と接し、かつ、ソース電極層１０４ａおよび
ドレイン電極層１０４ｂを覆う絶縁膜１１０ａ、絶縁膜１１０ｂを実施の形態１と同様に
形成する（図２（Ｆ）参照）。
以上の工程でトランジスタ１３０が形成される。トランジスタ１３０は、酸化物半導体積
層を結晶化し、さらに酸素ドープ処理によって酸化物半導体膜中の酸素の含有量を増大さ
せることで、電気的バイアスストレスや熱ストレスに起因する劣化を抑制し、光による劣
化を低減することができる。
なお、上述の説明は、島状に加工された酸化物半導体積層に対して酸素ドープ処理を行う
例についてのものだが、開示する発明の一態様はこれに限定されない。例えば、結晶化お
よび酸素ドープ処理を行った後に、酸化物半導体積層を島状に加工しても良いし、ソース
電極層１０４ａおよびドレイン電極層１０４ｂを形成した後に酸素ドープ処理を行っても
良い。
（実施の形態３）
本実施の形態では、図１に示すトランジスタ１２０や、図２に示すトランジスタ１３０の
変形例として、トランジスタ１４０、トランジスタ１５０の断面図を示す。
図３（Ａ）に示すトランジスタ１４０は、基板１００上のゲート電極層１１２、ゲート絶
縁層１０２、第１の酸化物半導体膜１０８ａ、第２の酸化物半導体膜１０８ｂ、ソース電
極層１０４ａ、ドレイン電極層１０４ｂ、絶縁膜１１０ａ、絶縁膜１１０ｂを含む点で、
トランジスタ１２０と共通している。トランジスタ１４０とトランジスタ１２０との相違
は、第２のゲート絶縁層１０３と、上述の構成要素を覆う絶縁膜１１４の有無である。す
なわち、トランジスタ１４０は、第２のゲート絶縁層１０３と、絶縁膜１１４を有してい
る。その他の構成要素については図１のトランジスタ１２０と同様であるから、詳細は、
図１に関する記載を参酌することができる。
なお、第２のゲート絶縁層１０３は、第１の酸化物半導体膜１０８ａと同種の成分でなる
絶縁材料を用いると特に好ましい。このような材料は第１の酸化物半導体膜１０８ａとの
相性が良く、これを第２のゲート絶縁層１０３に用いることで、第１の酸化物半導体膜１
０８ａとの界面の状態を良好に保つことができるからである。ここで、「第１の酸化物半
導体膜１０８ａと同種の成分」とは、第１の酸化物半導体膜１０８ａの構成金属元素から
選択される一または複数の元素を含むことを意味する。例えば、第１の酸化物半導体膜１
０８ａがＩｎ−Ｇａ−Ｚｎ系の酸化物半導体材料によって構成される場合、同種の成分で
なる絶縁材料としては酸化ガリウムなどがある。
なお、絶縁膜１１４は、例えば、酸化シリコン、窒化シリコン、酸化アルミニウム、窒化
アルミニウム、酸化ガリウム、これらの混合材料、などを用いて形成することができる。
特に、絶縁膜１１４として窒化シリコン膜を用いる場合には、添加された酸素の外部への
放出を防ぐことができると共に、酸化物半導体積層への外部からの水素等の混入を効果的
に抑制することができるため好適である。特に絶縁膜１１４において、水素の含有量は、
窒素の含有量の１０分の１以下とし、好ましくは１×１０２０ｃｍ−３未満とし、さらに
好ましくは５×１０１８ｃｍ−３未満とする。なお、絶縁膜１１４上に、ソース電極層１
０４ａやドレイン電極層１０４ｂ、ゲート電極層１１２などと接続される配線を形成して
も良い。
図３（Ｂ）に示すトランジスタ１５０は、基板１００上のゲート電極層１１２、ゲート絶
縁層１０２、第１の酸化物半導体膜１０８ａ、第２の酸化物半導体膜１０８ｂ、ソース電
極層１０４ａ、ドレイン電極層１０４ｂ、絶縁膜１１０ａ、絶縁膜１１０ｂを含む点で、
トランジスタ１２０と共通している。トランジスタ１５０とトランジスタ１２０との相違
は、第２のゲート電極層１０５の有無である。すなわち、トランジスタ１５０は、第２の
ゲート電極層１０５を有している。その他の構成要素については図１のトランジスタ１２
０と同様であるから、詳細は、図１に関する記載を参酌することができる。
なお、第２のゲート電極層１０５は、バックゲートとして機能させることのできる電極層
であり、そのバックゲートの電位は、固定電位、例えば０Ｖや、接地電位とすることがで
き、実施者が適宜決定すればよい。また、酸化物半導体積層の上下にゲート電極層を設け
たトランジスタ１５０とすることによって、トランジスタの信頼性を調べるためのＢＴ試
験前後におけるトランジスタのしきい値電圧の変化量を低減することができる。即ち、酸
化物半導体膜の上下にゲート電極層を設けることによって、信頼性を向上することができ
る。また、バックゲートに加えるゲート電圧を制御することによって、しきい値電圧を制
御することもできる。また、第２のゲート電極層１０５に遮光性の導電膜を用いれば、酸
化物半導体積層の遮光膜としても機能させることができ、信頼性を向上させることもでき
る。
本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。
（実施の形態４）
実施の形態１乃至３のいずれか一で例示したトランジスタを用いて表示機能を有する半導
体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回
路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成す
ることができる。
図４（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図４（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図４（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図４（Ｂ）（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図４（Ｂ）（Ｃ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図４（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図４（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至３のいずれか一で例示したトランジスタを適用することができる
。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図５及び図６を用いて説明する。図５及び図６は、図４（
Ｂ）のＭ−Ｎにおける断面図に相当する。
図５及び図６で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図５及び図６では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図６では、トランジスタ４０１０、４０１１上に、絶縁層４０２１が設けられてい
る。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１
乃至３のいずれか一で示したトランジスタを適用することができる。トランジスタ４０１
０、トランジスタ４０１１は、電気的特性変動が抑制されており、電気的に安定である。
よって、図５及び図６で示す本実施の形態の半導体装置として信頼性の高い半導体装置を
提供することができる。
また、本実施の形態では、絶縁層上において駆動回路用のトランジスタ４０１１の酸化物
半導体膜のチャネル形成領域と重なる位置には導電層を設けてもよい。導電層を酸化物半
導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるト
ランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電
層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良
く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、
０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含
む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。
導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な
特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図５に表示素子として液晶素子を用いた液晶表示装置の例を示す。図５において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
またスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサ
であり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお
スペーサ４０３５の形状は、柱状に限定されるものではなく、例えば、球状のスペーサを
用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー
相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光
学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設け
なくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる
静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減すること
ができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本実施の形態で用いるトランジスタは、オフ状態における電流値（オフ電流値）を低くす
ることもできる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源
オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なく
することができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため
、高速駆動が可能である。よって、液晶表示装置の画素部に上記トランジスタを用いるこ
とで、高画質な画像を提供することができる。また、上記トランジスタは、同一基板上に
駆動回路部または画素部に作り分けて作製することができるため、液晶表示装置の部品点
数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法で
ある。
図６に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図６
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられて
おり、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極
層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と
電気的に接続される。
なお、図５及び図６において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等
の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記
有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リ
ンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材
料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層４０３０及び第２の電極層４０３１（画素電極層
、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設け
られる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。
）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有
する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように、実施の形態１乃至３のいずれか一で例示したトランジスタを適用すること
で、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明
する。
図７（Ａ）は電子書籍（Ｅ−ｂｏｏｋともいう）であり、筐体９６３０、表示部９６３１
、操作キー９６３２、太陽電池９６３３、充放電制御回路９６３４を有することができる
。図７（Ａ）に示した電子書籍は、様々な情報（静止画、動画、テキスト画像など）を表
示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した
情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御す
る機能、等を有することができる。なお、図７（Ａ）では充放電制御回路９６３４の一例
としてバッテリー９６３５、ＤＣＤＣコンバータ（以下、コンバータと略記）９６３６を
有する構成について示している。実施の形態４で示した半導体装置を表示部９６３１に適
用することにより、信頼性の高い電子書籍とすることができる。
図７（Ａ）に示す構成とすることにより、表示部９６３１として半透過型、又は反射型の
液晶表示装置を用いる場合、比較的明るい状況下での使用も予想され、太陽電池９６３３
による発電、及びバッテリー９６３５での充電を効率よく行うことができ、好適である。
なお太陽電池９６３３は、筐体９６３０の空きスペース（表面や裏面）に適宜設けること
ができるため、効率的なバッテリー９６３５の充電を行う構成とすることができるため好
適である。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を
図れる等の利点がある。
また図７（Ａ）に示す充放電制御回路９６３４の構成、及び動作について図７（Ｂ）にブ
ロック図を示し説明する。図７（Ｂ）には、太陽電池９６３３、バッテリー９６３５、コ
ンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１に
ついて示しており、バッテリー９６３５、コンバータ９６３６、コンバータ９６３７、ス
イッチＳＷ１乃至ＳＷ３が充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。
太陽電池９６３３で発電した電力は、バッテリー９６３５を充電するための電圧となるよ
うコンバータ９６３６で昇圧または降圧がなされる。そして、表示部９６３１の動作に太
陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９
６３７で表示部９６３１に必要な電圧に昇圧または降圧をすることとなる。また、表示部
９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー
９６３５の充電を行う構成とすればよい。
次いで外光により太陽電池９６３３により発電がされない場合の動作の例について説明す
る。バッテリー９６３５に蓄電された電力は、スイッチＳＷ３をオンにすることでコンバ
ータ９６３７により昇圧または降圧がなされる。そして、表示部９６３１の動作にバッテ
リー９６３５からの電力が用いられることとなる。
なお太陽電池９６３３については、充電手段の一例として示したが、他の手段によるバッ
テリー９６３５の充電を行う構成であってもよい。また他の充電手段を組み合わせて行う
構成としてもよい。
図８（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２
、表示部３００３、キーボード３００４などによって構成されている。実施の形態４で示
した半導体装置を表示部３００３に適用することにより、信頼性の高いノート型のパーソ
ナルコンピュータとすることができる。
図８（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外
部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の
付属品としてスタイラス３０２２がある。実施の形態４で示した半導体装置を表示部３０
２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができ
る。
図８（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０
１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３
は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこ
とができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図８（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図８（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態４で
示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、信頼性の高
い電子書籍２７００とすることができる。
また、図８（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源スイッチ２７２１、操作キー２７２３、スピーカー２７２５な
どを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部
と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、
筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入
部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能
を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図８（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成され
ている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン
２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル
２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０
１内部に内蔵されている。実施の形態４で示した半導体装置を表示パネル２８０２に適用
することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図８（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
８（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図８（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接
眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６など
によって構成されている。実施の形態４で示した半導体装置を表示部（Ａ）３０５７、表
示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビデオカメラとするこ
とができる。
図８（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐
体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示す
ることが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した
構成を示している。実施の形態４で示した半導体装置を表示部９６０３に適用することに
より、信頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
１００ 基板
１０２ ゲート絶縁層
１０３ 第２のゲート絶縁層
１０４ａ ソース電極層
１０４ｂ ドレイン電極層
１０５ 第２のゲート電極層
１０８ａ 第１の酸化物半導体膜
１０８ｂ 第２の酸化物半導体膜
１１０ａ 絶縁膜
１１０ｂ 絶縁膜
１１２ ゲート電極層
１１４ 絶縁膜
１２０ トランジスタ
１３０ トランジスタ
１４０ トランジスタ
１５０ トランジスタ
１８０ ハロゲン
１８２ 酸素

Claims (4)

  1. 基板上に絶縁層を形成する工程と、
    前記絶縁層に対しプラズマ処理を行う工程と、
    前記絶縁層上に、第１の酸化物半導体膜と、前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、を有する酸化物半導体積層を形成する工程と、
    前記酸化物半導体積層上に酸化物膜を形成する工程と、を有し、
    前記プラズマ処理において、前記絶縁層にハロゲンが添加され、
    前記第１の酸化物半導体膜は、前記第１の酸化物半導体膜の表面に垂直な方向に沿うようにｃ軸配向した結晶を有し、
    前記第２の酸化物半導体膜は、前記第２の酸化物半導体膜の表面に垂直な方向に沿うようにｃ軸配向した結晶を有し、
    前記酸化物膜は、前記第２の酸化物半導体膜を構成する金属元素から選ばれた、一又は複数の元素を含むことを特徴とする半導体装置の作製方法。
  2. 請求項１において、
    前記プラズマ処理において、前記絶縁層に酸素が添加されることを特徴とする半導体装置の作製方法。
  3. 請求項１又は２において、
    前記プラズマ処理は、高密度プラズマＣＶＤを用いて行われることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記第１の酸化物半導体膜及び前記第２の酸化物半導体膜の各々は、Ｉｎ、Ｇａ、及びＺｎを有し、
    前記酸化物膜は、Ｇａを有することを特徴とする半導体装置の作製方法。
JP2016007012A 2010-05-21 2016-01-18 半導体装置の作製方法 Expired - Fee Related JP6122977B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010117020 2010-05-21
JP2010117020 2010-05-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011112149A Division JP2012009843A (ja) 2010-05-21 2011-05-19 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JP2016106412A JP2016106412A (ja) 2016-06-16
JP6122977B2 true JP6122977B2 (ja) 2017-04-26

Family

ID=44971758

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011112149A Withdrawn JP2012009843A (ja) 2010-05-21 2011-05-19 半導体装置およびその作製方法
JP2016007012A Expired - Fee Related JP6122977B2 (ja) 2010-05-21 2016-01-18 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011112149A Withdrawn JP2012009843A (ja) 2010-05-21 2011-05-19 半導体装置およびその作製方法

Country Status (2)

Country Link
US (3) US8629438B2 (ja)
JP (2) JP2012009843A (ja)

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101291488B1 (ko) * 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN105140101B (zh) 2009-11-28 2018-11-16 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
CN103250256B (zh) * 2010-12-17 2017-04-19 株式会社半导体能源研究所 氧化物材料及半导体器件
JP5284544B2 (ja) * 2010-12-20 2013-09-11 シャープ株式会社 半導体装置および表示装置
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR102801852B1 (ko) 2011-06-08 2025-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102084274B1 (ko) * 2011-12-15 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2013111756A1 (en) * 2012-01-25 2013-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI605597B (zh) * 2012-01-26 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20130221345A1 (en) * 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9553200B2 (en) * 2012-02-29 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6059566B2 (ja) 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102295737B1 (ko) 2012-05-10 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
JP6289822B2 (ja) * 2012-05-31 2018-03-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20150029000A (ko) * 2012-06-29 2015-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104508549B (zh) * 2012-08-03 2018-02-06 株式会社半导体能源研究所 半导体装置
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014025002A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
TWI657539B (zh) 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI831522B (zh) 2012-09-14 2024-02-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI627750B (zh) 2012-09-24 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI782259B (zh) * 2012-10-24 2022-11-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI624949B (zh) * 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102136992B1 (ko) * 2013-07-12 2020-07-24 삼성디스플레이 주식회사 박막 트랜지스터와 이를 포함하는 박막 트랜지스터 표시판 및 유기 발광 표시 장치
KR20150012874A (ko) * 2013-07-26 2015-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법 및 평판 표시 장치용 백플레인의 제조 방법.
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
US20150177311A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Methods and Systems for Evaluating IGZO with Respect to NBIS
CN104752516A (zh) * 2013-12-27 2015-07-01 昆山工研院新型平板显示技术中心有限公司 氧化物半导体薄膜晶体管及其制造方法
US9337030B2 (en) 2014-03-26 2016-05-10 Intermolecular, Inc. Method to grow in-situ crystalline IGZO using co-sputtering targets
EP2927934B1 (en) * 2014-03-31 2017-07-05 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN103996717B (zh) * 2014-05-07 2015-08-26 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
JP6305294B2 (ja) * 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
JP6392061B2 (ja) * 2014-10-01 2018-09-19 東京エレクトロン株式会社 電子デバイス、その製造方法、及びその製造装置
WO2016063159A1 (en) * 2014-10-20 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, module, and electronic device
KR20240046304A (ko) * 2015-03-03 2024-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
JP6705663B2 (ja) * 2015-03-06 2020-06-03 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP6283710B2 (ja) * 2016-05-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN105957872A (zh) 2016-07-18 2016-09-21 京东方科技集团股份有限公司 阵列基板的制作方法、阵列基板及显示装置
CN110634390A (zh) * 2019-09-20 2019-12-31 武汉天马微电子有限公司 一种显示面板及显示装置
CN115274693A (zh) * 2022-07-08 2022-11-01 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法、移动终端
CN115954273B (zh) * 2023-03-13 2023-06-16 山东科技大学 一种气相碘掺杂的金属氧化物薄膜晶体管及制备方法

Family Cites Families (171)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2721157B2 (ja) 1987-03-26 1998-03-04 株式会社東芝 半導体装置
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0888174A (ja) * 1994-05-31 1996-04-02 Sanyo Electric Co Ltd 半導体装置，半導体装置の製造方法，薄膜トランジスタ，薄膜トランジスタの製造方法，表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3565983B2 (ja) * 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10335325A (ja) 1997-05-29 1998-12-18 Seiko Epson Corp 酸化硅素膜形成方法
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000026119A (ja) 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP4030193B2 (ja) * 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (en) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Polycrystalline semiconductor material and method of manufacture thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP3859148B2 (ja) 2002-10-31 2006-12-20 信越半導体株式会社 Ｚｎ系半導体発光素子の製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
US7002179B2 (en) * 2003-03-14 2006-02-21 Rohm Co., Ltd. ZnO system semiconductor device
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
WO2006051993A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20070287221A1 (en) 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5099739B2 (ja) 2006-10-12 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP5324837B2 (ja) * 2007-06-22 2013-10-23 株式会社半導体エネルギー研究所 表示装置の作製方法
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
JP5309387B2 (ja) * 2007-09-28 2013-10-09 株式会社日立製作所 半導体層とこの半導体層を用いた半導体装置および表示装置
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP5430248B2 (ja) 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR20100023151A (ko) 2008-08-21 2010-03-04 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그 제조방법
JP5627071B2 (ja) 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5339825B2 (ja) 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI606520B (zh) 2008-10-31 2017-11-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5185838B2 (ja) 2009-01-05 2013-04-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5403464B2 (ja) * 2009-08-14 2014-01-29 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
KR101672072B1 (ko) 2009-09-04 2016-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101291488B1 (ko) 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065244A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102667809B1 (ko) 2009-11-28 2024-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
CN105140101B (zh) 2009-11-28 2018-11-16 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR102450889B1 (ko) 2009-12-04 2022-10-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102333270B1 (ko) 2009-12-04 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
KR101929190B1 (ko) 2010-03-05 2018-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011132556A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN105321961B (zh) 2010-04-23 2018-10-02 株式会社半导体能源研究所 半导体装置的制造方法
CN105390402B (zh) 2010-04-23 2018-09-07 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN111326435B (zh) 2010-04-23 2023-12-01 株式会社半导体能源研究所 半导体装置的制造方法
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101806271B1 (ko) 2010-05-14 2017-12-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8685787B2 (en) 2010-08-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20120064665A1 (en) 2010-09-13 2012-03-15 Semiconductor Energy Laboratory Co., Ltd. Deposition apparatus, apparatus for successive deposition, and method for manufacturing semiconductor device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
US20160079399A1 (en) 2016-03-17
JP2016106412A (ja) 2016-06-16
JP2012009843A (ja) 2012-01-12
US20110284848A1 (en) 2011-11-24
US8629438B2 (en) 2014-01-14
US9142648B2 (en) 2015-09-22
US9601602B2 (en) 2017-03-21
US20140113408A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
JP6122977B2 (ja) 半導体装置の作製方法
JP7285985B2 (ja) 半導体装置
JP6360224B2 (ja) 半導体装置
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
JP6239022B2 (ja) 半導体装置の作製方法
JP6113888B2 (ja) 半導体装置の作製方法
JP5634634B2 (ja) 半導体装置の作製方法
CN102906881B (zh) 半导体装置
JP5723216B2 (ja) 半導体装置の作製方法
JP6042093B2 (ja) 半導体装置の作製方法
JP2019192921A (ja) 半導体装置の作製方法
JP6212583B2 (ja) 半導体装置
JP2012009837A (ja) 半導体装置及びその作製方法
JP2013118393A (ja) 半導体装置
JP2015179877A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170403

R150 Certificate of patent or registration of utility model

Ref document number: 6122977

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees