JP5202842B2 - 三次元集積回路構造及びこれを作る方法 - Google Patents

三次元集積回路構造及びこれを作る方法 Download PDF

Info

Publication number
JP5202842B2
JP5202842B2 JP2006517574A JP2006517574A JP5202842B2 JP 5202842 B2 JP5202842 B2 JP 5202842B2 JP 2006517574 A JP2006517574 A JP 2006517574A JP 2006517574 A JP2006517574 A JP 2006517574A JP 5202842 B2 JP5202842 B2 JP 5202842B2
Authority
JP
Japan
Prior art keywords
layer
substrate
gate
fld
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006517574A
Other languages
English (en)
Other versions
JP2007525004A (ja
Inventor
リー，サン−ユン
Original Assignee
リー，サン−ユン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030047515A external-priority patent/KR100904771B1/ko
Application filed by リー，サン−ユン filed Critical リー，サン−ユン
Publication of JP2007525004A publication Critical patent/JP2007525004A/ja
Application granted granted Critical
Publication of JP5202842B2 publication Critical patent/JP5202842B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
    • H10B20/25—One-time programmable ROM [OTPROM] devices, e.g. using electrically-fusible links
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H10B63/34—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors of the vertical channel field-effect transistor type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は一般に三次元集積回路(ＩＣ)構造、従って製造方法に関し、そして特に、半導体基板を色々な能動そして／又は受動装置が作られる薄いアッド‐オン半導体層との結合に関する。
図１に示す如く、従来技術の三次元ＩＣはハイブリッドＩＣと称する。従来のハイブリッドＩＣの実施方法は一般に以下を含む。即ちベース半導体基板２０１及び誘電層２０２から構成される第一ＩＣの提供、またベース半導体基板２０３及び誘電層２０４から構成される第二ＩＣの提供、これらのＩＣ又は個別チップの堆積及び結合、及び半導体基板を貫通する米国特許６、６００、１７３に示すような深いビア２５５の実施又は米国特許６、３５５、５０１に示すような微小段差の提供である。
なお図１に関して、堆積される半導体基板２０３の装置は基板２０３上に配置される誘電層２０４の相互接続ラインにより通常接続される。同様に堆積基板２０３の下に配置される誘電層２０２の相互接続ラインはベース基板２０１の装置と接続するために使用される。堆積基板２０３の装置は下部電極を有せず、むしろ上部側からの接点を有する。
従来の実施で結合するためのウエハーはチップの位置決め印を必要とする。ウエハーの位置決め印は写真処理に使用される位置決め印とは異なる。従って三次元ＩＣで使用される「ハイブリッドＩＣ技術」は別型の多チップパッケージ（ＭＣＰ）と考えられる。「ハイブリッドＩＣ技術」の主目的は高速の装置作動を容易にするため、パッケージ相互接続で使用される相互接続を減少させることである。
また図１に関して、従来技術の三次元ＩＣの実施は一般に以下のようなことを特徴とする、即ち各ＩＣ層は分離処理により実施され、各ＩＣは三次元ＩＣになるため結合及び堆積される、各ＩＣ層は半導体基板（例えば２０１、２０３）を有し、それぞれ装置（例えば２１１、２１２）を保持している。また一般に装置は電気的共通基板２４１、２４２又はウエル２４３を共有する。ＳＯＩを使用する従来の実施は電気的共通基板を有していないが、このような実施は物理的に共通の半導体基板を有する。更に従来実施の堆積ＩＣは各堆積ＩＣにおいて装置上にだけ誘電層、相互接続ライン及びビアを有する。
別の従来の試みは、例えばレーザーを使用して誘電層上に配置される溶融多結晶又はアモルファス半導体層により形成される。装置は次に多結晶またはアモルファス層から形成された単結晶半導体層を使用して形成される。また別の従来の試みでは、単結晶エピタキシャル層は、誘電層が下にある単結晶層へそれを通して一部露出した孔を有する誘電層上に成長する。
しかし上に述べたレーザー再結晶およびエピタキシャル処理は共に多くの半導体装置に必要な低温処理と両立しない高温操作を必要とするような欠点を有し、そして更にこの方法で形成された単結晶半導体層は多くの欠点を有し、従ってこれらの方法は広くは使用されない。
簡単には、多くの垂直方向の半導体装置は電気装置そしてまたは相互接続を含む分離して作られた基板に付加される。多くの垂直方向の半導体装置は互いに物理的に分離し、従って同一半導体本体内又は半導体基板内には配置されない。
この発明の一つの側面において、多くの垂直方向の半導体装置は、基板への取り付けに続いて個別のドープされたスタック構造を生成するためにエッチングされるいくつかのドープされた半導体領域を含む薄い層として分離して作られた基板へ付加される。この発明の他の実施例では、多くの垂直方向の半導体装置が分離して作られた基板への取り付けに先立ち製作される。
この発明の別の側面では、ドープされたスタック構造は、これに限定しないがダイオード、キャパシタ、ｎ型ＭＯＳＦＥＴ、ｐ型ＭＯＳＦＥＴ、バイポーラトランジスタ、及び浮遊ゲートトランジスタを含む広い範囲の半導体装置のベースを形成する。
この発明の別の側面では、強誘電体メモリー装置、強磁性体メモリー装置、カルコニゲド位相変更装置、及び同様の構造が分離して作られる基板と結合して使用されるため堆積できるアッド‐オン層に形成される。
この発明のまだ更なる側面で、堆積できるアッド‐オン層は最低一層の電気的相互接続ラインを含む。
この発明による三次元ＩＣを図２に示す。この発明の実施例は装置集積技術を提供する。
ここで「一つの実施例」、「実施例」又は同様の語句への言及は実施例に関連して述べられる特別な特徴、構造、動作、又は特徴がこの発明の最低一つの実施例に含まれることを意味する。こうしてここでこのような慣用句又は語句の出現は全てが必ずしも同じ実施例に言及している訳ではない。さらに色々な特別の特徴、構造、動作、又は特徴は一つ以上の実施例で適切な方法で結合される。
（専門用語）
「ＡＳＩＣ」は「特殊な集積回路の応用」を意味する。「ＳｏＣ」は「チップ上のシステム」を意味し、「ＳｏＣｓ」はＳｏＣの複数形を意味する。ＳｏＣはＡＳＩＣであってもよいが、必ずしもそうである必要はない。ＡＳＩＣはＳｏＣであってもよいが、必ずしもそうである必要はない。
ここで使用される「バックバイアス」という表現は、電界効果トランジスタ（ＦＥＴ）の基板、又は本体へ加えられる電圧を意味する。バックバイアスは代わって基板バイアス又は逆バイアスを意味する。
「電導型」という表現は半導体製造業界ではよく知られている。電導型は一般にｎ型及びｐ型を意味する。ドナー型不純物をドープされる半導体領域はｎ型領域を形成する。アクセプタ型不純物をドープされる半導体領域はｐ型領域を形成する。
チップ、半導体装置、集積回路、ＬＳＩ装置、モノリシック集積回路、ＡＳＩＣ、ＳｏＣ、マイクロエレクトロニック装置と云う言葉、及び同様の表現はこの業界では時々同じ意味で使用される。マイクロエレクトロニック装置はその他を包含し、最も広い言葉と考えられる。これらのマイクロエレクトロニック装置に関し、信号は一般に物理的な電導接続を経由してこれらと他の回路素子の間で結合される。接続点は時には入力、出力、端子、ライン、ピン、パッド、ポート、インターフェース、又は同様の変形体又は結合体と呼ぶ。
ここで使用される「装置」と言う言葉は、電圧が異なる特徴を有する一つ以上の回路素子を云う。「装置」はこれに限定されないが、ＦＥＴ（ｎ型及びｐ型）ダイオード及びバラクターを含む。
「垂直方向装置」という表現は、それらの装置を通って流れる電流がベース基板へほぼ垂直であるようなベース基板に対しての方向を有する装置を意味する。
ここで使用されるＦＥＴは金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）を意味する。これらのトランジスタは絶縁ゲート電界効果トランジスタ （ＩＧＦＥＴ）としても知られる。ＦＥＴは一般にゲート、ソース、ドレーンを有する３端子装置として記述される。ＦＥＴは更に、ＦＥＴ本体を考慮する場合、４端子装置として記述される。
ソース及びドレーン端子はＦＥＴの端子を意味し、その間に導通がゲート端子へ加えられる電圧から発生する電界の影響下での半導体表面の反転に続き、電界の影響下で起こる。
頭文字「ＳＯＩ」は一般に「絶縁体上珪素」を意味する。この分野の専門家が認識するように、ＳＯＩ層は色々な方法で形成することができる。他の記述がなければ、「ＳＯＩ層」はここでは三次元スタックがＳＯＩ層および先に作られたウエハー又は同様の型の基板から形成されるように、別の先に作られたウエハー又は同様の型の基板へ壁開し、そして結合することができる半導体ウエハーの比較的薄い単結晶部分を意味する。この文脈でＳＯＩ層はそれ自身が最低装置そして／または相互接続を含み、そして既に装置そして／又は相互接続を含む半導体基板への接合に適する、取り付け層又は堆積可能なアッド‐オン構造として考えられる。堆積可能なアッド‐オン層として、単結晶層は互いに垂直に隣り合った一つ以上のドープ領域を有するようにドープされる。この開示目的のため、ドープされた領域は、ｐ型およびｎ型領域は勿論のこと固有領域を含む。個別の半導体構造はそれらの構造を電気的に絶縁するためドープされたスタックの一部を通してエッチングすることにより形成される。このような個別構造の間のスペースは、そこにギャップまたは間隔を持たずに層を再形成するように誘電材料にて充填し、これにより機械的安定性を提供し、そして付加的な堆積層を支持する。
ここで使用される三次元ＩＣという表現は、装置そして／またはその上に作られる相互接続構造を有する半導体基板、及び又装置そして／又は相互接続を有する最低一つの
ＳＯＩ層を含み、ここで半導体基板及びＳＯＩ層は堆積され、そして互いに接合されるところの三次元集積回路を意味する。
米国特許６、６００、１７３、米国特許５、５６３、０８４、及び米国特許６、３５５、５０１の開示は、堆積する個別に作動するＩＣを含む圧縮技術としての三次元ＩＣの形成を示す。しかしこの発明の実施例は個別に作動するＩＣを使用せず、むしろ図２に示すように層転移の前の装置形成なしに、接合ＳＯＩ技術及び薄い単結晶半導体層１２４を使用して、装置組み立て技術を提供する。単結晶半導体層１２４はＳＯＩ技術により形成されるため、それはここでは単にＳＯＩを意味する。
図３の半導体層１０４を含む薄いフィルムの意味はｐ型、ｎ型又はｉ（固有）型のような拡散層、及び誘電層又は金属層のような物理的に区分できる層を含む薄膜単結晶半導体層である。図４ｂの「非多装置形成」半導体層１２４の意味も、ＳＯＩの薄い層１２４は、絶縁構造、金属パターン、多装置用相互接続を有しないし、個別装置用分離不純物領域も有しないことである。
図２に示すように、この発明による装置１１１、１１２、１１３は隔離１３５により分離され、そして充填された誘電材料１３３に浮遊構造を有する。ここで使用されるように、装置１１１、１１２、１１３は浮遊装置（ＦＬＤ）を意味する。このような浮遊装置は代わってドープされたスタック構造又は垂直方向の半導体装置を意味する。
この発明の実施例は、電気的共通領域が設置される共有ウエル１４２又は基板１４３を有する従来の接合ＩＣと異なる。更にこの発明の実施例は一つのＩＣ層の全ての装置が下部酸化物の下の基板により支持される従来のＳＯＩＩＣ基板に見出される物理的支持層を有していない。この発明の図解実施例において、ＦＬＤ１１２，１１３を含む第二ＩＣ層はＦＬＤＩＣ層１０２と呼ばれ、そしてＦＬＤ１１３を含む第一ＩＣ層はＦＬＤＩＣ層１０１と呼ばれる。ＦＬＤＩＣ層１０１の上下に配置される中間層の誘電（ＩＬＤ）層は相互接続ライン１３２及びビア又は接点１３１を有する。相互接続ライン１３２及びビア１３１は、ＦＬＤを直接又は間接的にＦＬＤＩＣ層内で接続させ、又は装置をＦＬＤＩＣ層から別のＦＬＤＩＣ層へ又はベース基板１０３へ接続される。
図２に示すように、下部誘電層１５１へ接合される基板はベース基板１０３と呼ばれ、ベース基板１０３上の第一ＦＬＤＩＣ層は第一ＦＬＤ層１０１と呼ばれ、そして次のＦＬＤＩＣ層は第二ＦＬＤＩＣ層１０２と呼ばれる。
図２は多ＦＬＤＩＣ層１０１、１０２及び一つのベース半導体基板１０３を示す。破線１３４は二つのＩＬＤ層の境界又はインターフェースを示す。第一ＩＬＤ層１５１は相互接続ライン及びビアを有し、そしてベース半導体基板１０３は第一ＦＬＤＩＣ層１０１とのこれらの相互接続ライン及びビアを共有する。ビアのいくつかは第一ＩＬＤ層１５１から第二ＦＬＤＩＣ層１０２へ直接接続される。第二ＩＬＤ層１５２の相互接続ライン及びバイアスも第一及び第二ＦＬＤＩＣ層１０１、１０２により共有される。相互接続ライン及びビアのこの共有の仕組みはこの発明の実施例の利点である。
また図２に関して浮遊装置１１１、１１２、１１３に対する電極形成は各浮遊装置１１１、１１２、１１３の上部及び下部への直接接続による。又この発明の色々な実施例において、垂直分離型の単一又は複数の中間電極１２３を有する浮遊装置が構築される。これらの電極はＦＬＤ層の上部そして／または下部上に配置されるＩＬＤ層内の相互接続ラインへ接続することができる。
図２において、もし論理ＩＣがベース半導体基板１０３で実施され、メモリー装置が第一ＦＬＤＩＣ層１０１で実施され、そして画像検出器が第二ＦＬＤＩＣ層１０２で実施されるならば、一つの半導体基板は、難しくそして高価なＳｏＣ構造又は半導体処理を使用せずに、異なる型の個別に最適化された装置を集積化できる。
図３は取り付けベース基板のないＦＬＤＩＣ層を有する三次元ＩＣ構造を示す。図３の構造を得る一つの方法において、第一にＩＬＤ層１５３はベース基板の上部上に配置され、次にＳＯＩ層１２４はＩＬＤ層１５３上に形成され、次に装置はＳＯＩ層１２４を使用して実施され、次に相互接続ライン１３２及びビア１３１を含む別のＩＬＤ層１５４が単結晶半導体装置１０４の上部上に配置され、次にベース基板がＩＬＤ層１５３から取り外される。ベース基板（表示なし）は、プラスチック、セラミック、ガラス、金属、又は半導体材料のような平坦な表面の平坦な基板である。ベース基板は２５０〜６５０℃の範囲の処理温度に耐えられるべきであり、この範囲は「非高温半導体処理温度」と考えられる。
また図３に関して、本発明の実施例は第一ＩＤＬ層１５３の下部そして／または第二ＩＬＤ層１５４の上部に配置されたパッケージ（表示なし）に接続されるパッドを有する。下部パッド１４６は例えばはんだを利用してパッケージへ接続できる。上部パッド１４５は例えばワイヤーを使用してパッケージへ接続できる。この発明によるこのようなパッド構造はパッケージの金型領域及び集積度を下げる。
この発明の色々な実施例は浮遊装置のための物理的支持基板を必要としない。又ベース基板なしに色々な実施例が相互接続ライン、ビア及びＦＬＤと共に存在する。
この発明の色々な実施例は誘電体隔離領域により分離される浮遊装置を提供する。これらの電気的に分離された構造は従来技術の試みに一般的に見出される寄生装置を有していない。
この発明の色々な実施例は直接又は間接的に接続される浮遊装置を提供する。
この発明の色々な実施例において、ＳＯＩ層を半導体基板と組み合わせることには、フォトリソグラフィ処理で使用されるような同型のウエハー位置決め構造を必要とせず、むしろウエハー位置決め構造はウエハー位置決め印又は段差型位置決め構造として実施される。代わってウエハー位置決め構造なしに、ＳＯＩ層は転移ＳＯＩ層が水平分割される隔離構造又は相互接続ラインのような多装置用構造を有していないので、簡単なノッチ位置決めで転移できる。転移ＳＯＩ層は垂直に分割される数個の層を有するだけである。
この発明の色々な実施例はＦＬＤの上下両方の浮遊装置の相互接続を提供する。
従来技術は一般に水平方向のＭＯＳＦＥＴを使用する。従来の垂直ＭＯＳＦＥＴの場合に、接点及び相互接続の実施は困難で、そして処理は垂直及び水平ＭＯＳＦＥＴの間で互換性がない。しかしこの発明の実施例はＭＯＳＦＥＴを含む垂直装置を容易に実施することができ、そして従来の試みに比べ相互接続及び接点を低接触抵抗で実施することは容易である。
従来方法で論理装置を実施するために、個別装置は接続の必要がある。しかしこの発明のいくつかの実施例においてＦＬＤ論理装置は、この発明の実施例がＳＯＩ装置の形を含み、そしてウエルは必要でないので、相互接続ラインなしで垂直接続された個別装置を使用して形成できる。
この発明の色々な実施例においてＦＬＤは上部、下部、及び中間部領域で直接接触の金属電極を有することができる。金属電極領域は隔離エッチングにより形成されるＦＬＤの単結晶半導体の上部及び下部寸法と同一である。従って装置の電圧降下は少なくすることができる。
図４ａ〜ｄは図３で示すそれのような三次元ＩＣ製作の処理流れを説明する。基板１８０上のマスク位置決め印（表示なし）の形成の後、単又は多ＩＬＤ層１３３が誘電層１５３、及び電導材料が形成される相互接続ライン１３２及びビア１３１に形成される。ここで誘電層１５３からなる各ＩＬＤ層１３３の境界線を破線１３４として示す。ベース基板１８０は２５０℃〜６５０℃の範囲で半導体処理温度に耐えるべきである。電圧／電流を伝え、そしてアルミ及び銅、耐熱金属、珪素、又は高ドーピングした低抵抗多結晶／アモルファス半導体材料のような金属である低電気抵抗材料の伝導体が形成される。一旦直接又は間接でＦＬＤへ接続されたビア１３１が誘電層１５３に形成されると、ＦＬＤの下部電極１２１として使用される金属層が配置され、そして必要ならば、中間接合層１２０である別の金属層を実施することができる。中間接合層１２０用に使用される金属は、一般に誘電層１５３上の金属層より低い融点を有する。金属１２０はＳＯＩ基板１９０接合処理における表面の微細粗度による間隔を防ぐため表面平坦化のための低温における望ましいリフロー特性を有することが要求される。もし誘電層１５３の相互接続ライン１３２がアルミならば、中間接合層１２０の金属は、アルミの融点６６０℃より下の２５０℃〜６５０℃の範囲の融点を有する必要がある。ここに中間接合層となれる金属の表及び融点があり、アルミ合金２０４℃〜６７４℃、亜鉛４２０℃、亜鉛合金３７７℃〜４８４℃、鉛３２８℃、タリウム３０４℃、テルリウム４４５℃、はんだ２６８℃〜５７９℃、及びスズ合金２２３℃〜４２２℃である。
図４ｂはＳＯＩ基板１９０を示す。ＦＬＤを実施するため、ドーピング層が単結晶半導体層１２４に形成され、ここでドーピング層が、限定されないが、イオン注入又は単結晶半導体層１２４形成のためのエピタキシャル層成長の間の不純物混合を含む適当な方法により形成される。金属層１２１は単結晶半導体層１２４上に形成され、そして中間接合層１２０が金属層１２１上に形成される。この発明の標準的な実施例において、金属層１２１及び接合層１２０は全表面上に形成されるブランケット層として形成される。ＳＯＩ基板１９０は単結晶半導体基板であり、そしてＦＬＤ単結晶半導体層１２４のための材料である。ＳＯＩ基板１９０は、珪素及びゲルマニウムのような単ソース半導体か又はＳｉＧｅ、ＧａＡｓ、ＧａＰ、及びＩｎＰのような複合半導体である。又ＳＯＩ基板１９０は単ソース半導体及び化合物半導体の組み合わせである。接合前に、ＳＯＩ基板が、表面粗度を除去するため低温融点で高リフロー率を有する中間接合層を有することがよりよい。
ＳＯＩ基板１９０は、例えばスマートカット（Ｓｍａｒｔ Ｃｕｔ）（米国特許５、８８２、９８７）、エルトラン（ＥＬＴＲＡＮ）（米国特許５、３７１、０３７）又はＳｉＧｅｎ技術を使用したある所望深さに多孔性の又は変形層である取り外し層１９１を有する。取り外し層１９１は半導体格子における欠陥領域で、そして誘電層１５３と接合の後、ＳＯＩ基板１９０はＦＬＤを形成する単結晶層１２４を除いて除去される。
図４ｃは図４ａの誘電層１５３及び図４ｂのＳＯＩ基板の接合の断面図である。図４ｂに示すＳＯＩ基板１９０は上下が逆で、そして図４ａの誘電層１５３上に接合される。接合処理の間に、接合強度を増加させそして接合接触面の間の間隙を除去するため熱処理と共に圧力が加えられる。代わって、金による共晶接合又は軟質金属薄膜による熱圧着接合は中間層接合処理として使用できる。接合処理で使用される中間接合層１２０を含む金属層１２１はＦＬＤの下部電極として使用される。
図４ｄに関して、ＳＯＩ基板１９０は、ＦＬＤが実装される場所で誘電層１５３上にＳＯＩ層１２４を除去した後に取り外され、次に隔離構造１３５がＦＬＤ層の全面又は一部で実施される。ＳＯＩ基板１９０は取り外し層１９１を使用して取り外され、そしてウエハージェットがＳＯＩ基板取り外しのために使用される。取り外し層１９１なしに、ボンド・エッチバック法（米国特許５、０１３、６８１）を使用して、浮遊装置が実施される場所でＳＯＩ層１２４が取り外される。このＳＯＩ層も堆積可能なアッド‐オン層と称する。ＳＯＩ基板１９０はエッチング又は研磨にて除去できる。又取り扱い基板を使用してＳＯＩ基板１９０を取り扱い基板と接合し、ＳＯＩ基板１９０は取り扱い基板から取り外され、そしてＳＯＩ層１２４を除去し、次にＳＯＩ層は取り扱い基板から誘電層へ転移される。取り扱い基板はベース基板に使用されるものと同種の基板である。又取り扱い基板はＳＯＩ基板からの単結晶半導体層を一時的に保持するため真空を使用し、次にＳＯＩ層の誘電層への転移が真空を開放することにより容易に行える。真空表面はＳＯＩ層を保護する厚い誘電層を有するのがよりよい。取り扱い基板の役割は損傷なくＳＯＩ層をＳＯＩ基板から誘電層へ転移することである。又米国特許６、３５５、５０１で説明するようにＳＯＩ基板及び取り扱い基板はポリアミドを使用して接合できる。一旦ＳＯＩ基板が分離されると、化学機械研磨（ＣＭＰ）が転移されたＳＯＩ層の表面粗度を下げるために使用される。
一旦単結晶半導体層（即ちＳＯＩ層）が転移されると、個別浮遊装置を作るための隔離が実施される。隔離形成のためトレンチ技術が使用される。又同時にケガキ線上部の上のＳＯＩ層は、これが続く金型切断操作を容易にするため除去されることになる。ＦＬＤの下部電極１２１はトレンチ隔離処理の間に自動的に実施される。下部電極１２１の形成方法は図７ａ〜７ｃに関連して下に説明する。一旦ＳＯＩ層が転送されると、マスク位置決め印がマスク位置決め印上のＳＯＩ層を除去することによりベース基板１８０上に露出し、次に露出したマスク位置決め印を使用して、マスク上のＦＬＤパターン及び１３１により誘電層上のパターンは位置決めすることができる。電流が垂直方向に流れる垂直ＦＬＤは中間電極を有する。上部電極及び相互接続ラインと接続する相互接続ライン及び接点は従来の半導体処理方法により形成される。
上で説明した方法を使用して、多ＦＬＤは堆積でき、従ってＩＣ集積度を増加することができる。本発明の色々な実施例は、従って単結晶半導体層を有するＳＯＩ基板及び相互接続ライン及びビアを有する誘電層の接合時にはウエハー又はチップ位置決め印又はウエハー位置決めのための微細段差を必要としない。本発明の色々な実施例は従来の写真処理で使用されるマスク位置決め印により実施することができる。隔離構造は誘電材料及び中間電極材料により充填される。隔離構造における誘電及び中間電極の形成方法は図８ａ〜８ｄで説明される。図４ａ〜４ｄの処理の後、従来の半導体処理に従い、ＩＬＤ、相互接続ライン及びビアが実施され、そしてベース基板は取り外され、次にそれは図３に示す構造になる。
図４で、ＳＯＩ基板１９０の上部にあるｎ+層は直接金属層１２１へ接続される。しかし図５ａに見る如く、別の誘電体１８９がＳＯＩ基板１９０の上部及び金属層１２１の間に形成され、次に誘電層１５３へ転送される。この場合下部電極１２１はゲート誘電体１８９を有するゲート電極として使用できる。又別の下部電極１２１ｃがＦＬＤの下部電極を接続するために使用される。
ＦＬＤＩＣ層は一つ以上のＳＯＩ層を有する。図３及び５に示すＦＬＤＩＣ層は単一ＳＯＩ層を有する。図５ｂは一つのＦＬＤＩＣ層１０５を構成する多ＳＯＩ層１２４、１２８を示す。図５ｂに示すように、ＳＯＩ層１２４とＳＯＩ層１２８の間にはビアはない。もしビアが図２に示すように多ＳＯＩ層の間に存在すれば、一つのＦＬＤＩＣ層１０１及びもう一つのＦＬＤＩＣ層１０２は分離し区分できる。多ＳＯＩ層は順次に既に転移されたＳＯＩ層１２４上に別のＳＯＩ層１２８を付加することにより実施される。図５ｂに示す多ＳＯＩ層１２４、１２８は多ＳＯＩ層１２４、１２８を電気的に分離する誘電層１３８を有する。従って多ＳＯＩ層１２４、１２８は各ＳＯＩ層で電気的に分離した、異なる型の装置を有する。例えば一つのＳＯＩ層はｐ型ＭＯＳＦＥＴを有し、そしてもう一つのＳＯＩ層はメモリー装置になる。
ＦＬＤは従来の半導体装置である。ＭＯＳＦＥＴ、バイポーラトランジスタ、ダイオード、キャパシタ、及び抵抗、画像検出器（例えば電荷結合装置（ＣＣＤ）又は能動画素検出器（ＡＰＳ））、又はマイクロエレクトロメカニカルシステム（ＭＥＭＳ）などである。ＦＬＤは円形柱の形（図１３ａ参照）、長方形柱（図１３ｂ参照）、又は多角形柱、又は円筒柱である。もしＦＬＤの幅が狭くなれば、柱構造の縦横比が増加し、そしてぐらつき又は接合された誘電層から取り外される。このような現象を防止するためＦＬＤは上部は狭い幅で下部は広い幅の台形型である。
ＦＬＤは、製造過程で使用される温度に応じて高温装置（ＨＴ）と低温装置（ＬＴ）に分割できる。同様に装置作動方向によりＦＬＤは垂直装置（Ｖ）と水平装置（Ｈ）に分割でき、ここで「Ｖ」及び「Ｈ」は主な装置の電流方向が「垂直」及び「水平」方向を意味する。
ＦＬＤ処理温度は８００℃より上の高温及び６５０℃より下の低温に分割できる。この開示で我々は高温処理で製造した装置をＨＴ−ＦＬＤと呼び、そして低温処理で製造された装置をＬＴ‐ＦＬＤと呼び、又は単にＦＬＤと呼ぶ、何故ならばこの発明による利点は低い処理温度で三次元ＩＣの実施だからである。ＨＦ−ＦＬＤは注入イオンの熱的活性化のため高温で処理でき、そして垂直又は水平装置となる。ＨＴ−ＦＬＤを実施するため図４に示す誘電層１５３の相互接続１３２及びビア１３１は銅又はタンタル、モリブデン又はタングステンのような耐熱金属であるべきである。又ＨＦ−ＦＬＤで使用されるベース基板は８００℃以上に耐えるべきである。
ＬＴ−ＦＬＤ又はＦＬＤは装置作動に必要な不純物層が誘電層への転移の前にＳＯＩ基板に形成されているため、イオン注入、イオン注入のための熱処理及び写真処理は必要でない。もし高温がＦＬＤ処理の間に必要であれば、他の層上に存在する装置の特徴が変化する。変化の早期予想に基づく装置工程制御は大変難しい。従って本発明の実施例は工程変更のない装置を有するベース半導体基板の上部の上に実施することができる。この発明の利点は低コストの工程がイオン注入及び写真処理が必要でないため得られることである。又本発明の色々な実施例は、高温処理、耐熱金属、アルミを必要とせず、低融点でそして半導体で広く使用されるアルミが使えることである。又ＬＴ‐ＦＬＤは従来の製造工程より容易に金属ゲート及び高ｋ誘電材料を使用できる。
ＬＴ−ＦＬＤの標準的な形は垂直不純物接合は既にＳＯＩ基板に形成されており、そして下部電極を実施することは容易であるため、ＶＦＬＤ（垂直ＦＬＤ）である。しかし低温でＨＦＬＤ（水平ＦＬＤ）はイオン注入なしで実施できる。ＨＦＬＤ（水平ＦＬＤ）はＭＥＳＦＥＴ、ＭＯＳＦＥＴ、ダイオード又は水平バイポーラトランジスタの形である。図６ａに示すように、一旦ＳＯＩ層の一部がＰＲ（フォトレジスト）又はハードマスク１７１を使用してエッチングされれば、図６は形成される。図６ｂはショットキーダイオードを形成する金属ゲートを持ったＭＥＳＦＥＴ型ＨＦＬＤを示す。又下部電極１２１はゲート電極として使用できる。図６ｂは図２のＦＬＤ１１３である。もしゲート１７２がその下に誘電層を有するならば、ＦＬＤはＭＯＳＦＥＴとなる。もし図６ｂのゲート１７２が抵抗接点を有し、そしてｎ型領域がｐ型領域に切り替えられればそれは水平バイポーラトランジスタとなる。もしｎ＋領域が陽極でそしてｐ型領域が陰極であれば、それは水平バイポーラトランジスタから水平ダイオードになる。又ゲートなしに、ＦＬＤはｎ型領域のみを使用して抵抗になることができる。
ＶＦＬＤ（又はＬＴ−ＦＬＤ）はＭＥＳＦＥＴ、ＭＯＳＦＥＴ、ダイオード、キャパシタ、抵抗、バイポーラ、サイリスタの形か、又は単一装置に代わって回路を実施するＦＬＤ装置の異なる型の垂直接続の形をとる。ベース半導体基板の最適水平装置及び最適ＶＦＬＤ、ＳｏＣの組み合わせは性能及び価格の面で最適である。
図１に示す従来技術の垂直装置２１２とは異なり、ＶＦＬＤに電極、接点、及び相互接続ラインの形成及び接続を実施することは容易である。この開示で「電極」はゲート誘電材料にて装置又はゲートへ直接接続される電気部品を意味する。「接点」は通常垂直形の電極及び相互接続ラインの間の接続部品を意味する。米国特許５、４１４、２８８、米国特許６、０２７、９７５、米国特許６、３３７、２４７、及び米国特許６、４４９、１８６における垂直装置は、ソース／ドレーン及び接点形成のための空間を提供するために使用される水平に延びたドーピング領域を有するべきである。従って従来技術では延びたソース／ドレーン領域は抵抗及び寄生キャパシタを増加させる。図２に示すように、電極はＦＬＤ１１１の上部１２２及び下部１２１に形成される。ＶＦＬＤの場合、中間電極１２３はＦＬＤの上部及び下部において相互接続ラインへ接続される。更に中間電極は部分相互接続として使用される。三次元ＩＣに対するこの非常に柔軟な相互接続の仕組みは三次元ＩＣを形成するための従来の試みでは可能でない。
ＦＬＤの下部はＩＬＤ層１５１のビア１３１へも直接接続される金属層１２１へ接続される。従ってＦＬＤの下部は既に予め形成される電極及び接点を有する。ＦＬＤ１１１の下部電極１２１を誘電層１５１のビア１３１を経由して接続するため、それらは位置決めが必要である。この技術で使用される位置決めの仕組みは従来の写真位置決め印（表示なし）により行われる。しかし写真処理は不整合余裕を有し、そして下部電極１２１及びビア１３１は整合余裕内で位置決めされるべきである。一般に図２に示すように相互接続ラインをＩＬＤ層の異なるレベルでビア１３１を通して接続するため、相互接続ラインの幅はビア１３１の寸法より広い必要がある。写真マスク及びエッチング処理による写真処理は相互接続ライン１３２及びビア１３１の形成のため必要である。
図７ａ及び７ｂに関して、ＦＬＤの下部部分１２４ｚ及びビア１３１の間の位置決めに使用される下部電極１２１の形成は自己位置決め技術を使用し、従って処理の写真マスク型を必要としない。ＳＯＩ基板接合処理で使用される金属層の一部はＦＬＤの下部部分の延長であり、そして金属層の他の部分は下部電極１２１になる。図７ａに示すようにエッチングマスク１７３を使用して破線により表示される層１２２及び１２４の部分はエッチングで除かれる。図７ｂは下部電極１２１をビア１３１より広くすることを可能にするスペーサー型エッチングマスクを示す。もしエッチングマスクがＦＬＤより高く配置され、そして例えば乾式エッチング処理よりエッチングされるならば下部電極１２１の幅は例えばＦＬＤの高さの二倍以上になる。下部電極１２１の幅は、ハードマスクの厚さ、ＦＬＤの高さ、ＦＬＤの幅、及びスペーサー１８２のエッチング量により制御される。もしＦＬＤの幅が写真処理余裕より大きい場合は、より広い下部電極１２１は必要でない。
図８ａ〜８ｄに関して、この発明による中間電極は以下のように実施できる。最初に平坦な中間電極法又は平坦な電極方法がある。電極材料配置及び平坦化のためのＣＭＰ操作の後、乾式エッチングが、図８ａに示す平坦な電極１２３を提供するために行われる。平坦な電極１２３のパターン形成は乾式エッチング処理の前後で実施される。設置される電極材料はＶＦＬＤの高さより厚い。又処理のこの点でエッチング停止層１２２はＳＯＩ層１２４の損傷を防ぐためＦＬＤの上部の上に必要である。エッチング停止１２２は一般に多酸化物、窒化物又は金属層の組み合わせである。図８ａで、誘電材料１３３ａは平坦電極１２３の形成に似た方法で配置され、平坦化されそして乾式エッチングがされる。誘電材料１３３ａは下部電極１２１及び平坦電極１２３の間の寄生キャパシタンスを低下させる。
第二は図８ｂに示すようなスペーサー１２３を使用する方法である。もしスペーサー中間電極又はスペーサー電極の幅が広い場合、スペーサー電極との電気的接触を得ることは容易である。しかし高集積度を達成することは困難である。もし幅が狭ければ、スペーサー法は写真又はＣＰＭ処理を必要としない。
第三の方法はダミーＦＬＤ（即ち、装置として作動しないＦＬＤ）を使用するスペーサー法である。図８ｃに示すように、ダミーＦＬＤ１２４ａはＦＬＤに接近して設置され、そして中間電極１２３のために使用されるスペーサーの幅を増加させる。中間電極１２３へ接続される接点１２３ａはダミーＦＬＤ１２４ａの上部の上に設置されるため、接点形成のための余裕は増加する。図８ｃに示すように、ＦＬＤ及びダミーＦＬＤ１２４ａの間のスペースはスペーサー膜の厚さの二倍より小さくあるべきである。
第四の方法は図８ｄに示すように中間電極１２３をＦＬＤの上部へ延長する薄いスペーサー法である。中間上の接点形成領域をカバーし、そして残りの領域をエッチングし、中間電極材料の配置の後、我々は図８ｄの構造を得る。この方法は薄いスペーサー厚によい。上部電極と中間のそれの間の寄生キャパシタンスを減らすため、厚い誘電層が上部電極上に使用される。
中間電極はＶＦＬＤの中間領域の全体又は一部を取り囲む。又多中間電極は一つのＦＬＤに形成できる。
ＳＯＩ層がＳＯＩ基板から転送された後、電極材料１２２はＳＯＩ層へ配置され、そしてＦＬＤにパターンをつけた後、上部電極は図７ａに示す如く実施される。接点１２２ａの寸法が上部電極１２２の寸法より小さい場合、従来の半導体写真／エッチング技術が図８ｄに示すように使用できる。しかしもしＦＬＤ幅が接点１２２ａの形成のための写真処理のずれ余裕より小さい場合、又は接点１２２ａの寸法がＦＬＤ領域より大きい場合、接点１２２ａのための写真／エッチング処理は中間電極への短絡を起こす。従ってこの開示は、接点１２２ａ形成の間に写真／エッチングのための処理エラー余裕を増加させるこの発明によるいくつかの構造を記述する。第一にエッチング処理余裕を提供するため上部電極形成材料の厚さを増加させることである。第二に図９ａに示すように平坦化技術でエッチング停止層１８４を使用することである。第三に図９ｂに示すようにスペーサー技術でエッチング停止層１８４を使用することであり、ここでエッチング停止層１８４は接点１２２ａ形成の間に誘電層１３３ｃに比べ遅いエッチング率を有する。例えば、もし誘電層１３３ｃが酸化物膜であれば、エッチング停止層１８４は窒化物である。
この開示で我々は低温で実施され、そして垂直操作を有するＶＦＬＤに以下のような注釈を付ける。即ち
ＭＯＳＦＥＴ ＶＭＦＬＤ、ＭＥＳＦＥＴ ＶＭＥＦＬＤ、ダイオードＶＤＦＬＤ、抵抗ＶＲＦＬＤ、キャパシタＶＣＦＬＤ、バイポーラＶＢＦＬＤ及びサイリスタＶＴＦＬＤである。
ＶＤＦＬＤは図１０ａに示すように垂直ｐ−ｎ又はｐ−ｉ−ｎ接合ダイオードとして実施される。又図１０ｂは上部電極１２２及びＳＯＩ１２４の間のショットキー接合を有する垂直ショットキー接合を有する垂直ショットキーダイオードを示す。又図１０ｃに示すように金属中間電極１２３は三次元ショットキーダイオードのために使用される。図１０に示すＶＤＦＬＤは、電流は中間電極１２３の陽極から上部及び下部電極の陰極へ進むので、図１０ｂの電流駆動能力に比べ二倍の能力を有する。
ＶＣＦＬＤには二つの型がある。一つは単結晶半導体に形成される空乏層領域を使用するＭＯＳキャパシタ型又は空乏層キャパシタであり、そしてもう一つ又は誘電キャパシタは空乏層領域なしで誘電接触面に電荷を蓄積する。もし半導体のドーピング濃度が低ければ、空乏層が半導体領域に存在する。もしドーピング濃度が高ければ半導体領域に存在する。もしドーピング濃度が高ければそれは誘電キャパシタ、空乏層のないＶＣＦＬＤになる。ＶＣＦＬＤは図１１ａ及び１１ｂに示す。図１１ａにおいて、ｎ型単結晶を取り囲むゲート誘電体半導体及びｎ型半導体を接続する電極がある。一般に全キャパシタンスは電極領域に比例するので、取り囲みゲート１２３ｂはＶＣＦＬＤの全キャパシタンスを増加させる。ゲート誘電層なしに、ショットキーダイオードを形成する金属ゲートは逆バイアスを持ったキャパシタとして使用できる。
半導体が柱構造を有する場合、ＶＣＦＬＤのキャパシタンスは増加した半導体及びゲート接触面領域のため増加する。又図１１ｂに示すようにゲート１２３ｂ、１２３ｃ及びゲート誘電層はＶＣＦＬＤ上に繰り返し堆積され、そして堆積キャパシタ及びＶＣＦＬＤは並列に接続され次にキャパシタンスは増加する。この型のキャパシタはＤＲＡＭで使用される堆積キャパシタと同一構造を有する。図１１ｂの接点１２１ａは堆積キャパシタのゲートと下部電極１２１を接続する。
バイポーラ型ＶＢＦＬＤを図１２に示す。コレクタ１２４ｃ、１２４ｄ、ベース１２４ｂ、及びエミッタ１２４ａから構成される不純物領域はＳＯＩ基板に実施され、次に転移される。エミッタ１２４ａ及びコレクター１２４ｄを構成する電極は下部１２１及び上部１２２に形成され、そしてベース１２４ｂ電極１２３はＦＬＤの中間に形成される。エミッター１２４ａはＶＢＦＬＤの上部又は下部に配置されても、エミッターは図解実施例でＶＢＦＬＤの下部にある。この場合、エミッターは単結晶半導体１２４ａ〜１２４ｄが転移される前に、ＳＯＩ基板の上部に実施される。従って正確な接合制御は、エミッター１２４ａ及びベース１２４ｂ領域が形成される時可能となる。又ＳｉＧｅヘテロ接合ベースは可能で、そして多結晶半導体がエミッター領域の一部として使用できる。更にエミッターは、ＶＢＦＬＤの下部に配置されるため、エミッターはＳＯＩ層転移処理の後平坦化処理の間に厚さ変動を避けることができる。もし取り扱い基板がＳＯＩ層転移に使用されるならば、エミッターはＦＬＤの上部に配置される。
この発明によると、低いコレクター直列抵抗を得るために、ＶＢＦＬＤは、コレクター接点と埋設層を接続する埋没層及び高ドーピングコレクター領域を必要としない。この発明の色々な実施例は従来の試みに比べ、より低いコレクター直列抵抗を提供する。又ベース直列抵抗はＶＢＦＬＤの中間に形成された取り囲みベース電極１２３はベース領域に広い接触表面を有するため、高ドーピング固有ベース領域なしに低くすることができる。更にＶＢＦＬＤは高速作動を防ぐ寄生キャパシタを有しない。更にＶＢＦＬＤは基板を有していないため、ベースコレクター基板の寄生バイポーラトランジスタはこの発明の実施例に存在しない。従来の実施は深くそして浅いトレンチ隔離が必要な一方、ＶＢＦＬＤは一つの隔離構造１３５を必要とするだけである。図１１において、もしベース中間電極１２３がベース領域からコレクター領域へ延びているならば、低ドーピングのコレクター領域１２４CはＶＢＦＬＤの高速作動を可能にするベース電極を持ったショットキーダイオードを形成する。
ＭＯＳＦＥＴ型ＶＭＦＬＤは図８ａ〜８ｄ及び図９ａ〜９ｂに示す。垂直ＭＯＳＦＥＴは小さい空間で高集積度を有する。この発明によるＭＯＳＦＥＴのチャネル長は写真及びエッチング処理限界により限定されるのではなく、むしろドーピング層の厚さにより決定される。又ＶＭＦＬＤは、チャネル幅が同一チャネル長を有する従来構造に比べ取り囲みゲートで容易に増加できるため、高い駆動電流を有することができる。
しかし従来技術の垂直ＭＯＳＦＥＴは、欠点が多いため使用されない。米国特許５、４１４、２８８、及び米国特許６、０２７、９７５に示す垂直トランジスタは露出単結晶領域のエピタキシャル成長により形成される。この技術はエピタキシャル成長のための困難な製造技術及び高温操作を必要とするため低温半導体処理にはよくない。
米国特許６、３３７、２４７、及び米国特許６、４４９、１８６に示す柱型取り囲みゲートトランジスタ（ＳＧＴ）は最適水平装置と共存することは困難で、そして柱型トランジスタによるイオン注入の間にシャドウ効果を起こす。またＳＧＴは、それがソース／ドレーン及びゲート領域での電極形成に問題があるので、高集積密度を有していない。従ってこれらの試みはＳｏＣ形成に適していない。
ＶＭＦＬＤは、電圧降下及び寄生抵抗による電流減少を減らす直接接続された下部電極を有する。又ＶＭＦＬＤはＦＬＤ幅の制御で容易に完全又は部分的空乏層モードになり、ここで空乏層モードも操作電圧及びゲート誘電体定数により制御できる。ＳＯＩ基板より取り外された表面は高ドーピングのソース／ドレーン領域となるため、従来技術の水平装置とは異なり、小さな表面欠陥があっても、ゲート酸化物品質、装置動作、及び製造には僅かしか影響はない。
ＶＭＦＬＤはチャネル領域に不純物分布の傾斜を有し、そして電界は段階的不純物によるチャネル領域に形成され、ここで誘導された電界は電流の流れを加速し、そして段階的不純物が短チャネル効果（ＳＥＣ）を削減する。段階的不純物はイオン注入またはエピタキシャル処理により容易に形成できる訳ではない。ソース側からドレーン側へのチャネル領域における不純物濃度の増加は非対称動作を行う。更にＬＤＤ（低ドーピングドレーン）がドレーン側のみで選択的に形成できる。高傾斜イオン注入及び装置配置での困難のため、従来技術での水平ＭＯＳＦＥＴの段階的チャネルの実施は困難である。
ＭＯＳＦＥＴ型ＶＦＬＤ又はＶＭＦＬＤは米国特許５、３３０、９３５、及び米国特許５、４４３、８６３に示すように６５０℃より下で実施されるゲート誘電層を有する。誘電層は熱酸化物、堆積酸化物、酸化窒化物、又はＯＮＯ及びＮＯ（窒素酸化物）のような酸化物及び窒化物の組み合わせである。適当な誘電材料は６５０℃以上を要求する高温処理膜を除いて使用できる。この発明の実施例の別の利点は、限定しないが、ゲート誘電層にＡｌ2Ｏ3，ＺｒＯ2，ＨｆＯ2，Ｙ2Ｏ3，Ｌａ2Ｏ3，Ｔａ2Ｏ5，ＴｉＯ2及びＢＳＴのようなの高誘電定数（高ｋ）を使用することにより容易であることである。.ＭＯＳＦＥＴの従来の製造において、高温熱活性操作はソース／ドレーンイオン注入の後に必要である。この時点で高ｋ材料の特性は変更できる。しかしＶＭＦＬＤ処理は高温処理を必要とせず、それで高ｋ材料は安定状態で使用できる。またもしＡＬＤ（原子層配置）がゲート誘電層を提供するために使用されると、ほぼ一様な層が得られる。
この発明によると、閾電圧はゲートの誘電体の厚さそして／またはＦＬＤの幅を変化させることにより制御できる。もし異なるゲートの誘電体厚さが使用されるか又は異なる誘電定数材料がＶＭＦＬＤで使用されるならば、多くの操作電圧及び閾電圧が同じＳＯＩ層で実施でき、そしてそれはＳｏＣに有効である。又ＶＭＦＬＤは低温で製造され、そして取り囲みゲートが使用されるので、従来技術による製造の試みに比べ金属ゲートを使用することは容易である。
従来技術において、デジタル応用に対し、ＭＯＳＦＥＴは電圧又は電流状態により「オフ」又は「オン」状態のどちらかにある。図１３ａに示すＶＭＦＬＤは多くのゲートが一つのソース／ドレーンを共有し、多くの状態を有する多レベル（ＭＬ）ＶＭＦＬＤである。ＶＭＦＬＤの電流駆動能力はゲート領域に比例する。従って同じゲート寸法の単なる多ゲートは電流の漸増のために使用される。又ＶＭＦＬＤの同じゲート寸法の多くのゲートがＭＬ−ＶＭＦＬＤに使用される。図１３ｂは二つの「Ｗ」寸法のゲート及び二つの「３Ｗ」寸法のゲートを有するＭＬ−ＶＭＦＬＤを示し、ここで「Ｗ」は定数でそして「３Ｗ」は「Ｗ」値の三倍を意味する。これらの四つの異なるゲートの組み合わせの使用して、ＭＬ−ＶＭＦＬＤは「０」から「８」の９個の異なる電流値を有することができる。もし同じ寸法のゲートがＭＬ−ＶＭＦＬＤに使用されると、８個のゲートは図１３ａに示すように９個の異なる値が必要である。ＭＬ−ＦＬＤは記憶装置又はデジタル論理装置への応用に使用される。多レベル用中間電極はベース電極としてバイポーラトランジスタに使用される。
ＦＬＤを含む三次元ＩＣはＭＯＳＦＥＴ又はバイポーラトランジスタのような単一装置の形を有するだけでなく、単一ＦＬＤ層に形成された多くの装置を有する。図１４は単一インバータ型ＶＦＬＤを示す。インバータを構成する。ｐ−ＭＯＳＦＥＴ及びｎ−ＭＯＳＦＥＴは異なるウエルを必要とせず、従ってこのインバータは高集積度を有する。ｐ−ＭＯＳＦＥＴ及びｎ−ＭＯＳＦＥＴのゲートを共に接続する接点１２３ｆはインバータの入力端子となる。Ｐ−ＭＯＳＦＥＴ及びｎ−ＭＯＳＦＥＴのドレーンは共に接続されそして電極１２３ｇ及び接点１２３ｈへ接続される。図１４でｐ+-ｐ-ｐ+型ｐ−ＭＯＳＦＥＴは空乏層モードのＭＯＳＦＥＴである。またｐ-ＭＯＳＦＥＴはｐ+-ｎ-ｐ+型でありそしてこの場合ｎ領域は基準電圧を必要とする。図１４に示すように、ＦＬＤ隔離構造に使用される誘電層を貫通する接点はＦＬＤ層の上又は下の相互接続ラインへ接続される。
一つだけのＳＯＩ層を使用する図１４に示すＦＬＤインバータへ加え、ＦＬＤインバータが図５ｂに示すように二つのＳＯＩ層を使用して実施することができる。この場合一つのＳＯＩ層はｎ−ＭＯＳＦＥＴを有し、そして他方のＳＯＩ層はｐ−ＭＯＳＦＥＴを有する。
この発明によるとメモリー装置は多くのＦＬＤを使用して実施することができる。
ベース半導体基板上の二つのインバータ及び二つのパストランジスタを使用して、６−トランジスタＳＲＡＭセルが図１５ｂに示すように実施できる。二つのインバータはＶＦＬＤで、そしてワードライン及びビットラインを有する二つのトランジスタはベース半導体基板上にある。図１５ａ及び１５ｂは夫々上部及び下部接点の相互接続ラインを示す。二つのＦＬＤインバータは各インバータの入力を出力へ接続してラッチされる。一つのインバータ接点１２２ａ、１２３ｈ、１２３ｆ、１３１の相手は下線付き１２２ａ、１２３ｈ、１２３ｆ、１３１で示す。従ってこの様なＳＲＡＭセルは高集積度を有する。特にベース半導体基板はＳＲＡＭセルにおけるｐ−ＭＯＳＦＥＴのためのｎ-ウエルを必要としないので、ベース半導体基板の集積度は高い。もし４個のパストランジスタが使用される場合、２ポートＳＲＡＭが実施できる。
この発明によるＳＲＡＭを実施するためには多くの方法がある。第一の方法はベース半導体基板上の４個のｎ−ＭＯＳＦＥＴ及び２個のｐ−ＭＯＳＦＥＴ型ＦＬＤの使用による。第二の方法はベース半導体基板上の２個のｐ−ＭＯＳＦＥＴ、及び４個のｎ−ＭＯＳＦＥＴ型ＦＬＤの配置による。第三の方法は２個のｐ−ＭＯＳＦＥＴ型ＦＬＤをＳＯＩ層上に及び４個のｎ−ＭＯＳＦＥＴ型ＦＬＤを別のＳＯＩ基板上に配置することによる。第四の方法はベース半導体基板上の４個のｎ−ＭＯＳＦＥＴ型ＦＬＤ又は４個のｎ−ＭＯＳＦＥＴのいずれかを有する。４トランジスタＳＲＡＭセルの使用により、そして抵抗がＦＬＤ層上に形成されるか、又は多結晶半導体抵抗が使用される。
サイリスタを使用する従来技術のＳＲＡＭセルは同じ半導体基板上に垂直サイリスタ及び水平ＭＯＳＦＥＴを有する複雑な構造を有する。従ってこのＳＲＡＭは他の装置とのプロセス非互換性を有し、そしてそれはＳｏＣ応用にはよくない。図１６ａはこの発明によるゲート１２３ｊを有するＶＴＦＬＤＳＲＡＭセルを示す。中間電極ゲート１２３ｊはワードライン２に使用され、そして上部電極は基準電圧へ接続される。ＶＴＦＬＤはベース半導体基板上の水平アクセストランジスタへ接続され、従って各装置は最適化され、そして高集積度がＳｏＣ応用へ提供される。アクセストランジスタのゲートはワードラインに使用される。図１６ｂは図１６ａに示す別構造のＳＲＡＭセルを示し、これが垂直にアクセストランジスタ１６１ｃ及びサイリスタを接続し、そして最終的にＶＦＬＤＳＲＡＭセルを形成する。サイリスタゲート１２３ｊ及びアクセストランジスタゲート１２３ｉは全て中間電極である。図１６ａのＶＴＦＬＤは米国特許６、２２５、１６５Ｂ、及び米国特許６、１７２、８９９に示すＳＲＡＭセルと同じである。この発明によるダイナミックランダムアクセスメモリー（ＤＲＡＭ）セルは一つのトランジスタ及び一つのキャパシタを有し、ここでトランジスタはベース半導体基板上か又はＦＬＤＩＣ層上のＶＭＦＬＤであり、トランジスタの浮遊ソースは別ＦＬＤＩＣ層上のＶＣＦＬＤへ接続される。ＶＣＦＬＤは図１１ａ〜１１ｂに示す。また一つのＦＬＤＩＣ層を構成する多ＳＯＩ層から、トランジスタを有する一つのＳＯＩ層及びキャパシタを有するもう一つのＳＯＩ層は接続されＤＲＡＭ構成を形成する。別のＶＦＬＤＤＲＡＭ構造はＳＯＩ層内でトランジスタ及びキャパシタの直列接続を有する。図１７ａはそれと直列接続されるｎ型ＭＯＳＦＥＴ及び空乏層キャパシタを有するＤＲＡＭ構造を示す。上部電極１２２はビットラインへ接続され、そして中間電極１２３はワードラインへ接続される。図１７ａにおいて、下部電極１２１へ接続される浮遊ｎ＋ソース１２４ｅ及びｐ領域１２４ｆの間に形成される空乏層領域はｎ型ＭＯＳＦＥＴより広い幅を有し、ここでより広い半導体領域は図７ａ〜７ｃに示すような付加的写真処理操作無しにスペーサー技術を使用し実施することができる。図１７ｂで浮遊ソース及び誘電キャパシタを有するＭＯＳＦＥＴは並列に接続され、ここで浮遊ソースｐ領域は基準電圧ソース（表示なし）へ接続される。図１７ｂで下部電極１２１はビットラインへ接続され、そして中間電極１２３はワードラインへ接続される。
この発明による不揮発性ＦＬＤメモリー構造を図１８ａ〜１８ｆに示す。図１８ａは二つのゲートを有し、ここで一つの浮遊ゲートはゲート誘電層１８３ｂでｐ型チャネル領域を囲み、そしてビアへ接続される制御ゲート１２３は別ゲートの誘電層１８３ｃで浮遊ゲート１２３ｋを取り囲む。図１８ｂは分割ゲートの不揮発性メモリー装置を示し、ここで浮遊ゲート１２３ｋはｐ型チャネル領域の一部を含み、そしてチャネル領域の残り及び浮遊ゲート１２３ｋは制御ゲート１２３により取り囲まれる。図１８ｃは浮遊ゲート１２３ｋ、制御ゲート１２３、及びデータ消去のために設計される消去ゲート３２３の３個のゲートを有する。図１８ｄはＯＮＯゲートの誘電層１８３を有する浮遊ゲートのない不揮発性メモリー装置ＶＦＬＤを示し、ここで情報は電流の流れにより異なる場所３０にストアーされる。図１８ｅはｐ型バルク領域１２４上のバルク接点１２２ｃを持ったフラッシュメモリーＦＬＤ構造を示す。ＶＭＦＬＤは一方の側にはゲート誘電層のないバルク接点及び他方の側にはゲート誘電層のあるゲート接点を有する。
この発明の実施例の利点の一つは、不揮発性メモリーはＦＬＤ内に多ビット情報をストアーするＭＬ‐ＶＭＦＬＤである。図１８ｆに示すように、一つのソース／ドレーンを有するＦＬＤは８個の分離ゲートを有し、次に一つのＦＬＤは８個の多ビットメモリ−セルを有する。図１８ｆはバルク接点１２２ｃを有し、そして残りの接点はＦＬＤを形成するＳＯＩ層のソース／ドレーンへ接続される。図１８ｅでは、点線”７５６”が上部ＦＬＤからむき出しになったＦＬＤバルク領域の境界線を示す。ＳＯＩ領域１２４上の残りの接点１２２ａはソース／ドレーンへ接続される。もし図１８ａから１８ｃの不揮発性メモリー、ソース及びドレーンが異なるドーピング濃度を有すれば、多ビット不揮発性メモリーはＥＴＯＸに似た装置操作により達成できる。
この発明の一つの実施例で、ＦＬＤメモリー装置は同じ又は異なるＦＬＤＩＣ層上に冗長性を有する
この発明の一つの実施例は図１９ａ〜1９ｂに示すようにＦＬＤＩＣにブロック領域を有し、ここで各ブロックは異なる型のＦＬＤを有する。図１９ａ及び１９ｂはＦＬＤＩＣの上面図で、そして各チップ４４１はケガキ線により区分される。たとえば一つのＦＬＤＩＣ層は４個のブロック４１３a〜４１３ｄを有し、ここで第一ブロックはプログラマブルＦＰＧＡを有し、第二ブロックはフラッシュメモリーを有し、第三ブロックはバイポーラ装置を有し、そして第四ブロックはＳＲＡＭを有する。各ブロックは異なる装置型には異なる不純物接合を要求し、ここで不純物接合はＬＴ-ＦＬＤの場合、ＳＯＩ層転移処理の前に形成されるべきである。ブロックＦＬＤ形成にはＳＯＩ基板及びベース基板にウエハー位置決め印が必要である。この場合ウエハーのずれを考慮してオーバーレイエラー補正領域（ＯＥＣＡ）４１２を有することがよりよく、ここでＯＥＣＡは数ミクロンから数百ミクロンの隔たりを有する。
図２０ａは、強誘電膜７１０を使用したキャパシタを持った不揮発性メモリーセル７００及びキャパシタへ直列接続されるＶＭＦＬＤを示す。強誘電膜７００を使用した不揮発性メモリーはＦＲＡＭ（強誘電ランダムアクセスメモリー）と呼ばれる.従来の強誘電体は（ＰｂＺｒ）ＴｉＯ３（ＰＺＴと称す）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴと称す）及びＹＭｎＯ３である。もし電界がこのような強誘電体に加えられると強誘電体は分極特性を有する。図２０ａでＦＲＡＭセル７００は強誘電キャパシタとＶＭＦＬＤを直接接続する。ＶＭＦＬＤのゲート１２３はワードライン（ＷＬ）で、そしてドレーンはビットライン（ＢＬ）であり、そしてソースは強誘電キャパシタへ接続され、そしてもう一つの電極１２２ａは駆動ライン（ＤＬ又はプレートライン）へ接続される。
図２０ｂはＦＲＡＭメモリーセル７００の等価回路を示し、ここでセンスアンプ７７０用論理装置は一般にベース基板上で実施され、そしてＶＭＦＬＤを含むＦＲＡＭセル７００はＳＯＩ層内で実施される。
図２０ｃは図２０ａに示す二つのＦＲＡＭセルを使用した一つのメモリービットを示し、ここでセンスアンプ７００用論理装置は一般にベース基板１０３上で実施され、そしてＶＭＦＬＤを含むＦＲＡＭセル７００がＳＯＩ層内で実施される。
図２１ａは強誘電膜７１０及びキャパシタへ並列接続されたＶＭＦＬＤを使用したキャパシタを持った不発性メモリーセル７３０を示す。並列接続ＦＲＡＭはより速い速度で作動し、そして直列接続されたＦＲＡＭセルに比べより低い電力消費を有する。一つの中間電極１２３はＷＬである。もう一つの中間電極１２３ａは加えられた基準電圧を有し、そして強誘電キャパシタ及びＶＦＬＤを並列接続するため定電流状態を保持する。
図２１ｂはＦＲＡＭセル７３０の等価回路である。ＦＲＡＭセル７３０は連結しバイトを形成する。
強誘電膜７１０を使用したキャパシタは図２０ａ及び２１ａのＶＦＬＤの上部に設置される。しかし強誘電膜７１０を使用したキャパシタはＶＦＬＤの下部に設置できる。又ＶＦＬＤはＭＯＳＦＥＴ、バイポーラ、又は他の型のトランジスタでもよい、
図２２ａ及び２２ｂはＶＦＬＤ構造の一部としての強誘電膜７１０を有する不揮発性ＶＭＦＬＤ７５０を示す。図２２ａにおいてＦＲＡＭはゲート誘電層１８３及びゲート電極１２３の間に設定された強誘電膜７１０を有する.これは金属強誘電絶縁珪素（ＭＦＩＳ）と呼ばれる。ゲート誘電層１８３は標準的ＭＯＳＦＥＴゲート誘電層でそして例えば二酸化珪素又は酸化窒素化合物で形成することができる。もし図２２ａにゲート誘電層１８３がなく、そして強誘電膜７１０がゲート誘電層として使用されるならば、装置は金属強誘電珪素（ＭＦＭＩＳ）型ＦＲＡＭとなる。
図２２ｂで、強誘電膜７１０はＶＭＦＬＤの浮遊ゲート１２３ｋ及び制御ゲート１２３の間に配置され、そしてそれは金属強誘電金属絶縁珪素（ＭＦＭＩＳ）型ＦＲＡＭ７６０ＦＬＤを形成する。
図２０〜２２の図解実施例で使用される強誘電膜７１０は低温ＦＬＤのため６６０℃より下で実施すべきである。
図２３ａは、ＶＭＦＬＤ及び直列接続されたＭＪＴ磁気トンネル接合スタック８１０を使用した、不揮発性ＭＲＡＭ磁気抵抗性ランダムアクセスメモリー８００セル構造を示す。図２３ａでＭＪＴ８１０はＩＬＤ１３３及びＦＬＤ１２４の下に形成され設置される。
図２３ｂもＭＪＴ８１０を使用したＭＲＡＭセル８５０を示す。ＭＪＴ８１０はＦＬＤ１２４より上に形成され設置される。
ＭＪＴ８１０は印加磁界により色々な電気抵抗特性を有し、ここで電気抵抗はＭＪＴ８１０の分極により変化する。ＭＪＴ８１０は多くの薄膜層から構成される。一般に一つの磁気ファイルは印加磁界により分極される自由層である。もう一方の磁気膜はピン層であり、そして一般に反強磁性層である交換層と共に使用される。ピン層は印加磁界により分極される。従って膜スタックは磁気トンネル接合スタック（ＭＪＴ）と呼ばれる。ＭＪＴは二つの磁気膜及び誘電膜を有する構造に限定されない。ＭＪＴは異なる薄い層の組み合わせを有する。ＭＪＴは堆積層により二つの型に分類され、一つは非磁性材料を使用した巨大磁気抵抗（ＧＭＲ）で、そしてもう一つは酸化層のような誘電層を使用したトンネル磁気抵抗（ＴＭＲ）である。図２３ａ及び２３ｂに示すＶＦＬＤはＭＯＳＦＥＴ、バイポーラ、又はＭＥＳＦＥＴである。
図２４は反転構造の位相変更膜（ＲＳＰＣＦ）９１０及び直列接続ＶＦＬＤを使用したオボニック統合メモリー（ＯＵＭ）９００セル構造を示す。図２４でＲＳＰＣＦ９１０はＦＬＤ１２４形成後に実施され、そしてＦＬＤ１２４より上に配置される。又ＲＳＰＣＦ９１０はＦＬＤ１２４の形成前に実施され、そしてＦＬＤ１２４（表示無し）より下へ設置される。ＲＳＰＣＦ９１０は、電流量及び時間、言換えればＲＳＰＣＦへ加えられる温度によるアモルファス又は多結晶層を有し、ここで多結晶は低い電気抵抗を有する。
ＲＳＰＣＦ９１０はカルコゲニド及び周期律表のＶI元素の合金である。従ってＲＳＰＣＦ９１０はＧｅ‐Ｓｂ‐Ｔｅ、ＧａＳｂ、ＩｎＳｂ、ＩｎＳｅ、Ｓｂ２Ｔｅ３、ＧｅＴｅ、Ｇｅ２Ｓｂ２Ｔｅ５、ＩｎＳｂＴｅ、ＧａＳｅＴｅ、ＳｂＳｂ２Ｔｅ４、ＩｎＳｂＧｅ、ＡｇＩｎＳｂＴｅ、（ＧｅＳｎ）ＳｂＴｅ、ＧｅＳｂ（ＳｅＴｅ）又はＴｅ８１Ｇｅ１５Ｓｂ２Ｓ２の合金である。ＲＳＰＣＦ９１０へ接続される電極９１０ａは６５０℃で安定なＴｉＡＩＮ又はＴｉＷである。図２４に示すＶＦＬＤはＭＯＳＦＥＴ、バイポーラ装置又はＭＥＳＦＥＴである。
図２５は融合又は反融合層３１０及び直列接続ＶＦＬＤを使用したプログラマブルリードオンリーメモリー（ＰＲＯＭ）セル構造を示す。図２５で融合又は反融合層３１０はＦＬＤ形成後にＦＬＤ１２４上に形成される。又融合又は反融合層３１０はＦＬＤ形成前にＦＬＤ１２４の下に形成される。反融合層３１０は高い電気抵抗を有する。しかしもし高いプログラミング電圧／電流が反融合層へ加えられれば、それは低い電気抵抗になる。ＰＲＯＭは一般に再プログラム可能ではない。
ＰＲＯＭはアプリケーション‐スぺシフィック集積回路（ＡＳＩＣ）フィールドプログラマブルゲートアレー（ＦＰＧＡ）、又はプログラマブルロジックアレー（ＰＬＡ）で使用される。
反融合層はＯＮＯ層、金属酸化物層、カルコゲニド層、又は非ドーピングアモルファス珪素層から形成されるが、しかしこれらの材料に限定されない。融合層はニクロム又は多結晶珪素から形成されるが、しかしこれらの材料に限定されない。融合又は反融合のための電極３０１ａ、３０１ｂは高温で安定なＴｉＷから形成される。
図２５でＶＦＬＤはＭＯＳＦＥＴ、バイポーラトランジスタ、ＭＥＳＦＥＴ又はダイオードである。
図２６はＶＦＬＤ１２４だけを有するＤＲＡＭ４００セル構造を示す．ＳＯＩ層を使用したＶＭＦＬＤ１２４は、印加バイアスなしで図２６に示すように浮遊体ｐ領域を有し、そして電荷は短時間（即ち更新時間）浮遊体に蓄積される。電荷は読み取り可能又は書き込み可能データとなる。
図２７ａはＶＭＦＬＤ及び直列接続された不揮発性ＶＦＬＤメモリーを有する電気的消去可プログラム読取専用メモリー（ＥＥＰＲＯＭ）５００セル構造を示す。不揮発性メモリーは浮遊ゲート及び制御ゲートの二つのゲートを有する。しかしこれは珪素酸化物窒素酸化物（ＳＯＮＯＳ）型不揮発性メモリーである。図２７ａに示すような選択ラインに接続されるＭＯＳＦＥＴが不揮発性メモリーの上に配置される。しかしこれらの装置の位置は反転できる。
図２７ｂは一つのＥＥＰＲＯＭセルの等価回路である。
図２８は高電圧で作動する出力ＶＭＦＬＤ６００である。従来の低出力ＶＭＦＬＤに比べ出力ＶＭＦＬＤは数μｍから数百μｍの範囲のＳＯＩ層厚さを有し、そしてゲート誘電層の厚さは１０分の１ｎｍから数千ｎｍの範囲を有する。作動電圧は７Ｖから１０００Ｖの範囲である。又ＦＬＤは空乏層領域の延長と電界の減少に役立つ台形を有し、従って作動電圧を増加させる
電力ＶＭＦＬＤ６００は水平ＭＯＳＦＥＴについて多くの利点を有する。従来の水平ＭＯＳＦＥＴは作動電圧を増加させるために長いチャネル長を有する必要がある。しかしそれは低い集積度のため高価になる。しかし電力ＶＭＦＬＤ６００のチャネル長はチャネル長がＳＯＩ層の垂直高さにより決定されるため、集積度を変化させない。又電力ＶＭＦＬＤは取り囲みゲートを有するため、それは抵抗が低くそしてその電流駆動能力は従来の水平ＭＯＳＦＥＴの二倍以上である。従って図２８の電力ＶＭＦＬＤは外側二重拡散ＭＯＳ（ＬＤＭＯＳ）及びトレンチＭＯＳのような他の従来の電力装置を置換する。又ベース基板の低電圧装置と電力ＶＭＦＬＤを一つのチップに組み合わせることにより、アナログ及びデジタル信号を一つのチップで扱うスマートパワー又はスマートＭＯＳを達成できる。
もし図２８の電力ＶＭＦＬＤが二重拡散ドレーンを有するれば、それは図２９に示すような装置になる。二重拡散領域は高ドーピングドレーン領域への空乏層領域拡大を防ぎ、そして高電圧で装置が作動できるようにする。
図２８及び図２９は、もしゲート誘電層が低温熱酸化物、高ｋ誘電体及びＣＶＤ誘電体の組み合わせを有する場合、装置の信頼性は増加し、そして半導体１２４とゲート誘電層１８３の間の接触面のトラップは減少する。又電流駆動能力は増加しそしてオンレジスタンスは減少する。
（結論）
この発明は上に記述した実施例に限定されるのではなく、しかし追加の請求項の範囲内でのいずれか及び全ての実施例を包含することは理解すべきである。
従来技術による三次元集積回路と呼ばれる堆積集積回路の断面図である。 ベース半導体基板を含むこの発明の実施例の断面図である。 ベース半導体の無いこの発明の実施例の断面図である。 この発明によるＳＯＩ層を使用して３次元ＩＣ構造を形成する処理の流れを図解する。 この発明によるＳＯＩ層を使用して３次元ＩＣ構造を形成する処理の流れを図解する。 この発明によるＳＯＩ層を使用して３次元ＩＣ構造を形成する処理の流れを図解する。 この発明によるＳＯＩ層を使用して３次元ＩＣ構造を形成する処理の流れを図解する。 ＳＯＩ層の下部は直接接続される電極を有しないこの発明の実施例の断面図である。 多堆積ＳＯＩ層を含むこの発明の実施例の断面図である。 ＳＯＩ層に組み込まれた垂直方向よりもむしろ水平方向の装置を有するこの発明の実施例の断面図である。 ＳＯＩ層に組み込まれた垂直方向よりもむしろ水平方向の装置を有するこの発明の実施例の断面図である。 直接接続された下部電極を有するそれらの装置とＳＯＩ層に組み込まれた垂直方向装置を生成するこの発明による処理の流れを図解する。 直接接続された下部電極を有するそれらの装置とＳＯＩ層に組み込まれた垂直方向装置を生成するこの発明による処理の流れを図解する。 平坦な中間電極を持った垂直装置を有するこの発明の実施例の断面図である。 スペーサー中間電極を持った垂直装置を有するこの発明の実施例の断面図である。 隣接するダミー垂直装置へ延びるスペーサー中間電極を持った垂直装置を有するこの発明の実施例の断面図である。 垂直装置の上部へ延びる中間電極を持った垂直装置を有するこの発明の実施例の断面図である。 図８ｄに示す構造の上面図である。 上部接点電極のための平坦なエッチ停止層を持った垂直装置を有するこの発明の実施例の断面図である。 上部接点電極のためのスペーサーエッチング停止層を持った垂直装置を有するこの発明の実施例の断面図である。 垂直方向のｐ‐ｎ接合ダイオードを有するこの発明の実施例の断面図である。 垂直方向ショットキーダイオードを有するこの発明の実施例の断面図である。 中間電極に配置されたショットキー接点を持った垂直方向ショットキーダイオードを有するこの発明の実施例の断面図である。 空乏層領域により形成された垂直方向キャパシタを有するこの発明の実施例の断面図である。 電極間の誘電層により形成された垂直方向キャパシタを有するこの発明の実施例の断面図である。 垂直方向バイポーラトランジスタを有するこの発明の実施例の断面図である。 多ビット作動用の８個のゲート又は可変ゲート幅を持ったＭＯＳＦＥＴを形成する垂直装置を有するこの発明の実施例の上面図である。 多ビット作動用の４個の異なる寸法のゲート又は可変ゲート幅を持ったＭＯＳＦＥＴを形成する垂直装置を有するこの発明の実施例の断面図である。 垂直方向インバータを有するこの発明の実施例の断面図である。 この発明によるＳＲＡＭセルの上部及び下部レイアウトを図解する。 この発明によるＳＲＡＭセルの上部及び下部レイアウトを図解する。 ＳＲＡＭセルの一部として垂直方向サイリスタを有するこの発明の実施例の断面図である。 ＳＯＩ層に垂直に配置されたそして直列接続されたサイリすタおよびＭＯＳＦＥＴの両方を有するこの発明の実施例の断面図である。 ＳＯＩ層の空乏層キャパシタ及びＭＯＳＦＥＴの垂直接続を持った垂直ＤＲＡＭセルを有するこの発明の実施例の断面図である。 ＳＯＩ層の誘電体キャパシタ及びＭＯＳＦＥＴの垂直接続を持った垂直ＤＲＡＭセルを有するこの発明の実施例の断面図である。 ＳＯＩ層の浮遊ゲート及び制御ゲートを含む垂直不揮発性メモリー（ＮＶＭ）セルを有するこの発明の実施例の断面図である。 ＳＯＩ層のチャネル領域を一部カバーする浮遊ゲート、及びＳＯＩ層のチャネル領域の浮遊ゲート及び残りをカバーする制御ゲートを含む垂直ＮＶＭを有するこの発明の実施例の断面図である。 ＳＯＩ層の浮遊ゲート、制御ゲート、及び消去ゲートを持った垂直ＮＶＭセルを有するこの発明の実施例の断面図である。 ＳＯＩ層の酸化物‐窒化物‐酸化物（ＯＮＯ）ゲートを持った垂直ＮＶＭを有するこの発明の実施例の断面図である。 ＳＯＩ層に全て配置された浮遊ゲート、制御ゲート、及びバルク接点を持った垂直ＮＶＭを有するこの発明の実施例の断面図である。 ＳＯＩ層に8個のゲートをもった図18ａの構造の上面図である。 異なる型の装置を含む多くのブロックを有するＳＯＩ層レイアウトを図解する。 異なる型の装置を含む多くのブロックを有するＳＯＩ層レイアウトを図解する。 ＳＯＩ層に共に配置された強誘電材料を使用するキャパシタに直列接続されたＭＯＳＦＥＴを含む垂直ＮＶＭセルを有するこの発明の実施例の断面図である。 図２０ａに図解された装置で形成された標準的なメモリー回路を図解する。 図２０ａに図解された装置で形成された別の標準的なメモリー回路を図解する。 図２０ａに図解された構造を含む垂直ＮＶＭセルを有するこの発明の実施例の断面図である。 図２１ａに示す構造から形成された標準的なメモリー回路を図解する。 ＳＯＩ層にＭＯＳＦＥＴを持った垂直ＮＶＭを含み、そしてゲート及びゲート誘電層の間に強誘電材料を使用するこの発明の実施例の断面図である。 ＳＯＩ層にＭＯＳＦＥＴを持った垂直ＮＶＭを含み、そして浮遊ゲート及び制御ゲートの間に強誘電材料を使用するこの発明の実施例の断面図である。 ＭＯＳＦＥＴの下部で強誘電材料へ直列接続されたＳＯＩ層にＭＯＳＦＥＴを有する垂直方向ＮＶＭを含むこの発明の実施例の断面図である。 ＭＯＳＦＥＴ上部の強磁性材料へ直列接続されたＳＯＩ層のＭＯＳＦＥＴを有する垂直方向ＮＶＭを含むこの発明の実施例の断面図である。 カルコゲニ材料から形成された抵抗に直列接続されたＳＯＩ層に配置されたＭＯＳＦＥＴを有する垂直方向ＮＶＭセルを含むこの発明の実施例の断面図である。 使用される材料により融合又は反融合のいずれかとして機能する構造に直列接続されたＳＯＩ層に配置されたＭＯＳＦＥＴを有する垂直方向ＮＶＭを含むこの発明の実施例の断面図である。 本体接点なしにＳＯＩ層にＭＯＳＦＥＴを有する垂直揮発性メモリーセルを含むこの発明の実施例の断面図である。 図１８ａに示すそれのような浮遊ゲートトランジスタと直列接続されたＭＯＳＦＥＴを有する垂直方向ＮＶＭセルを含むこの発明の実施例の断面図である。 図２７ａに示す構造のための等価回路の概略図である。 ＳＯＩ層に配置された高電圧ＭＯＳＦＥＴを含むこの発明の実施例の断面図である。 低ドーピングチャネル領域を有するＳＯＩ層に配置された高電圧ＭＯＳＦＥＴを含むこの発明の実施例の断面図である。
符号の説明
１０１、１０２、１０５：ＦＬＤＩＣ層
１０３：ベース基板
１０４：単結晶半導体装置
１１１、１１２、１１３：ＦＬＤ
１２０：中間接合層
１２１、１２２：下部電極
１２２、１２２ａ：上部電極
１２３：中間電極
１２４、１２８：ＳＯＩ層
１２３ａ、１２３ｆ、１２３ｈ、１３１：接点
１２３ａ、１２３ｆ、１２３ｈ、１３１：接点（上記の相手）
１２３ｂ：エッチング停止
１２３ｃ：ゲート
１２３ｊ：サイリスタ電極
１２３ｉ：トランジスタ電極
１２４ａ：エミッター
１２４ｂ：ベース
１２４ｃ、１２４ｄ：コレクター
１２４ｅ：浮遊ソース
１３１：接点／バイアス
１３２：相互接続ライン
１３３、１３３ａ：誘電材料
１３４：境界
１３５：隔離
１３８、１３３ｃ：誘電層
１４２：共有ウエル
１４３：基板
１４５：上パッド
１４６：下パッド
１５１、１５２、１５３：ＩＬＤ層
１６１ｃ：トランジスタ
１７１：ハードマスク
１７２：ゲート
１７３：エッチングマスク
１８０：ベース基板
１８２：スペーサー
１８３、１８３ｂ、１８３ｃ、１８９：誘電層
１８４：エッチング停止層
１９０：ＳＯＩ基板
１９１：取り外し層
２０１、２０３：ベース半導体基板
２０２、２０４、２４１、２４２：誘電層
２１１、２１２：保持装置
２４３：ウエル
２５５：ビア
３０１ａ、３０１ｂ：溶融／反溶融電極
３１０：溶融／反溶融層
３２３：消去ゲート
４００：ＤＲＡＭ
４１２：補正領域（ＯＥＣＡ）
４１３ａ、４１３ｂ、４１３ｃ、４１３ｄ：ブロックＦＬＤＩＣ層
４４１：チップ
５００：ＥＥＰＲＯＭ
６００：ＶＭＦＬＤ
７００、７１０：強誘電膜
７３０：ＦＲＡＭセル
７６０：絶縁体珪素型ＦＲＡＭ（ＭＦＭＩＳ）
７７０：センスアンプ
８００：セル構造
８１０：ＭＪＴ
８５０：ＭＲＡＭセル
９１０：ＲＳＰＣＦ



Claims (13)

  1. その中に形成される電気装置を有し、更に基板上に配置された最低一つの誘電層及び最低一つの相互接続層を有する基板の提供、誘電材料により互いに分離された、堆積可能なアッド‐オン層内に配置された多くの垂直方向半導体装置を含む第一の堆積可能なアッド‐オン層の提供、及び堆積可能なアッド‐オン層を基板から最も離れた基板層へ取り付けることからなり、
    前記基板と前記堆積可能なアッド−オン層を別々に形成した後、前記堆積可能なアッド−オン層の上下を逆にして、前記基板から最も離れた基板層へ取り付けることを含み、
    前記基板と前記堆積可能なアッド−オン層は互いに接合される面の全面に、それぞれ金属層が形成されており、さらに、前記金属層より融点の低い金属からなる中間接合層が前記金属層上の全面にそれぞれ形成され、前記基板と前記堆積可能なアッド−オン層の接合が前記中間接合層を用いて行われ、その後、前記金属層および前記中間接合層は電極として形成されることを特徴とする半導体構造の形成方法。
  2. 多くの垂直方向半導体装置が最低一つのｎ‐ｐ‐ｎスタックを含む請求項１の方法。
  3. ｎ‐ｐ‐ｎスタック上のゲート誘電体の形成及びゲート誘電体上のゲート電極の形成から更になる請求項２の方法。
  4. ゲート電極はｎ型ＭＯＳＦＥＴを形成するように、それがｎ‐ｐ‐ｎスタックの最低ｐ領域に隣接するようにゲート誘電体上に配置される請求項３の方法。
  5. 多くの垂直方向半導体装置が最低一つのｐ‐ｎ‐ｐスタックを含む請求項１の方法。
  6. ｐ‐ｎ‐ｐスタック上のゲート誘電体の形成及びゲート誘電体上のゲート電極の形成から更になる請求項５の方法。
  7. ゲート電極が、ｐ型ＭＯＳＦＥＴを形成するように、それはｐ‐ｎ‐ｐスタックの最低ｎ領域に隣接するようにゲート誘電体上に配置される請求項６の方法。
  8. 多くの垂直方向半導体装置が最低一つの浮遊ゲート不揮発性メモリー装置を含む請求項１の方法。
  9. 垂直方向消去ゲートは最低一つの浮遊ゲート不揮発性メモリー装置に隣接し配置される請求項８の方法。
  10. 第一の堆積可能なアッド‐オン層の上に第二の堆積可能なアッド‐オン層を取り付けることから更になる請求項１の方法。
  11. 請求項１〜１０のいずれか１項に記載の方法によって製造された半導体構造であって、
    最上層を有し、その中に配置された電気装置を有し、更にその上に形成された多くの誘電体及び相互接続ラインを有する基板、及び最上層の基板上に配置された多くの垂直方向半導体装置からなり、ここで多くの垂直方向半導体装置の各々がその下部側に配置された第一の金属電極及びその上部側に配置された第二の金属電極を有し、そして多くの垂直方向半導体装置が誘電材料が配置される領域により互いに分離されることからなる、半導体構造。
  12. 垂直方向半導体装置は第一電導型の第一ドーピング領域、第一電導型に対向する第二電導型の第一部分に隣接する第二ドーピング領域、及び最低第二ドーピング領域により第一ドーピング領域から分離した第三ドーピング領域からなる請求項１１の半導体構造。
  13. 第二ドーピング領域の最低一部分上に配置されたゲート誘電層、及びゲート誘電層上に配置されたゲート電極からなり、ここで第一及び第三ドーピング領域は第一及び第二金属電極を通して電気接続され、そして第二ドーピング領域は直接の電気接点を備えない請求項１２の半導体構造。
JP2006517574A 2003-06-24 2004-06-23 三次元集積回路構造及びこれを作る方法 Expired - Fee Related JP5202842B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20030040920 2003-06-24
KR10-2003-0040920 2003-06-24
KR1020030047515A KR100904771B1 (ko) 2003-06-24 2003-07-12 3차원 집적회로 구조 및 제작 방법
KR10-2003-0047515 2003-07-12
PCT/US2004/020122 WO2005010934A2 (en) 2003-06-24 2004-06-23 Three-dimensional integrated circuit structure and method of making same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2011218346A Division JP5294517B2 (ja) 2003-06-24 2011-09-30 アッド‐オン層形成方法
JP2012135533A Division JP2012253358A (ja) 2003-06-24 2012-06-15 半導体構造

Publications (2)

Publication Number Publication Date
JP2007525004A JP2007525004A (ja) 2007-08-30
JP5202842B2 true JP5202842B2 (ja) 2013-06-05

Family

ID=33543620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006517574A Expired - Fee Related JP5202842B2 (ja) 2003-06-24 2004-06-23 三次元集積回路構造及びこれを作る方法

Country Status (4)

Country Link
US (2) US7052941B2 (ja)
EP (1) EP1636831B1 (ja)
JP (1) JP5202842B2 (ja)
WO (1) WO2005010934A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714498B2 (en) 2018-09-14 2020-07-14 Toshiba Memory Corporation Semiconductor memory device

Families Citing this family (494)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058142B2 (en) * 1996-11-04 2011-11-15 Besang Inc. Bonded semiconductor structure and method of making the same
US7470598B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Semiconductor layer structure and method of making the same
US8779597B2 (en) * 2004-06-21 2014-07-15 Sang-Yun Lee Semiconductor device with base support structure
US8018058B2 (en) * 2004-06-21 2011-09-13 Besang Inc. Semiconductor memory device
US20050280155A1 (en) * 2004-06-21 2005-12-22 Sang-Yun Lee Semiconductor bonding and layer transfer method
EP1312120A1 (en) 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dense arrays and charge storage devices, and methods for making same
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US8071438B2 (en) * 2003-06-24 2011-12-06 Besang Inc. Semiconductor circuit
US7632738B2 (en) * 2003-06-24 2009-12-15 Sang-Yun Lee Wafer bonding method
US8471263B2 (en) 2003-06-24 2013-06-25 Sang-Yun Lee Information storage system which includes a bonded semiconductor structure
US20100190334A1 (en) * 2003-06-24 2010-07-29 Sang-Yun Lee Three-dimensional semiconductor structure and method of manufacturing the same
US7473596B2 (en) 2003-12-19 2009-01-06 Micron Technology, Inc. Methods of forming memory cells
US7190616B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. In-service reconfigurable DRAM and flash memory device
US7060592B2 (en) * 2004-09-15 2006-06-13 United Microelectronics Corp. Image sensor and fabricating method thereof
US20060102963A1 (en) * 2004-11-15 2006-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Passive device and method for forming the same
WO2006079952A1 (en) * 2005-01-25 2006-08-03 Nxp B.V. Fabrication of phase-change resistor using a backend process
US20060177173A1 (en) * 2005-02-04 2006-08-10 Sioptical, Inc. Vertical stacking of multiple integrated circuits including SOI-based optical components
US20060186450A1 (en) * 2005-02-24 2006-08-24 Texas Instruments Inc. Integrated high voltage capacitor and a method of manufacture therefor
US7470991B2 (en) * 2005-02-24 2008-12-30 Texas Instruments Incorporated Integrated high voltage capacitor having capacitance uniformity structures and a method of manufacture therefor
US20110001172A1 (en) * 2005-03-29 2011-01-06 Sang-Yun Lee Three-dimensional integrated circuit structure
US8455978B2 (en) 2010-05-27 2013-06-04 Sang-Yun Lee Semiconductor circuit structure and method of making the same
US8367524B2 (en) 2005-03-29 2013-02-05 Sang-Yun Lee Three-dimensional integrated circuit structure
KR100663360B1 (ko) * 2005-04-20 2007-01-02 삼성전자주식회사 박막 트랜지스터를 갖는 반도체 소자들 및 그 제조방법들
EP1717861B1 (en) * 2005-04-27 2010-08-25 STMicroelectronics Srl Vertical MOSFET transistor operating as a selector in nonvolatile memory devices
US7638855B2 (en) * 2005-05-06 2009-12-29 Macronix International Co., Ltd. Anti-fuse one-time-programmable nonvolatile memory
US8044437B1 (en) * 2005-05-16 2011-10-25 Lsi Logic Corporation Integrated circuit cell architecture configurable for memory or logic elements
US20060273298A1 (en) * 2005-06-02 2006-12-07 Matrix Semiconductor, Inc. Rewriteable memory cell comprising a transistor and resistance-switching material in series
US20060273370A1 (en) * 2005-06-07 2006-12-07 Micron Technology, Inc. NROM flash memory with vertical transistors and surrounding gates
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US7687400B2 (en) 2005-06-14 2010-03-30 John Trezza Side stacking apparatus and method
US8456015B2 (en) 2005-06-14 2013-06-04 Cufer Asset Ltd. L.L.C. Triaxial through-chip connection
US7388273B2 (en) * 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
US7838997B2 (en) 2005-06-14 2010-11-23 John Trezza Remote chip attachment
US7560813B2 (en) 2005-06-14 2009-07-14 John Trezza Chip-based thermo-stack
US7786592B2 (en) 2005-06-14 2010-08-31 John Trezza Chip capacitive coupling
US7851348B2 (en) 2005-06-14 2010-12-14 Abhay Misra Routingless chip architecture
JP5253158B2 (ja) * 2005-06-14 2013-07-31 キューファー アセット リミテッド． エル．エル．シー． ポストおよびペネトレーション相互接続
US7781886B2 (en) 2005-06-14 2010-08-24 John Trezza Electronic chip contact structure
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
US7453755B2 (en) * 2005-07-01 2008-11-18 Sandisk 3D Llc Memory cell with high-K antifuse for reverse bias programming
US7426128B2 (en) * 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
US7482615B2 (en) * 2005-07-21 2009-01-27 International Business Machines Corporation High performance MOSFET comprising stressed phase change material
US7776715B2 (en) * 2005-07-26 2010-08-17 Micron Technology, Inc. Reverse construction memory cell
US7579615B2 (en) * 2005-08-09 2009-08-25 Micron Technology, Inc. Access transistor for memory device
US20070034922A1 (en) * 2005-08-11 2007-02-15 Micron Technology, Inc. Integrated surround gate multifunctional memory device
JP2007087548A (ja) * 2005-09-26 2007-04-05 Nec Lcd Technologies Ltd メモリ回路
US8513066B2 (en) * 2005-10-25 2013-08-20 Freescale Semiconductor, Inc. Method of making an inverted-T channel transistor
US7494849B2 (en) * 2005-11-03 2009-02-24 Cswitch Inc. Methods for fabricating multi-terminal phase change devices
CN1992173B (zh) * 2005-11-30 2010-04-21 硅起源股份有限公司 用于注入键合衬底以便导电的方法和结构
US7345899B2 (en) * 2006-04-07 2008-03-18 Infineon Technologies Ag Memory having storage locations within a common volume of phase change material
US7687397B2 (en) 2006-06-06 2010-03-30 John Trezza Front-end processed wafer having through-chip connections
US7781797B2 (en) * 2006-06-29 2010-08-24 International Business Machines Corporation One-transistor static random access memory with integrated vertical PNPN device
KR100791071B1 (ko) * 2006-07-04 2008-01-02 삼성전자주식회사 일회 프로그래머블 소자, 이를 구비하는 전자시스템 및 그동작 방법
DE102006037510B3 (de) * 2006-08-10 2008-04-10 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
US7582549B2 (en) 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
US8866194B2 (en) * 2006-09-28 2014-10-21 Semiconductor Components Industries, Llc Semiconductor device
JP5341327B2 (ja) * 2006-09-28 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
CN101553903B (zh) * 2006-10-17 2012-08-29 丘费尔资产股份有限公司 晶片通孔形成方法
US20080113505A1 (en) * 2006-11-13 2008-05-15 Sparks Terry G Method of forming a through-substrate via
US7593248B2 (en) * 2006-11-16 2009-09-22 Aptina Imaging Corporation Method, apparatus and system providing a one-time programmable memory device
US7875840B2 (en) * 2006-11-16 2011-01-25 Aptina Imaging Corporation Imager device with anti-fuse pixels and recessed color filter array
US8283718B2 (en) * 2006-12-16 2012-10-09 Spansion Llc Integrated circuit system with metal and semi-conducting gate
US7705613B2 (en) * 2007-01-03 2010-04-27 Abhay Misra Sensitivity capacitive sensor
KR100891799B1 (ko) * 2007-02-06 2009-04-07 삼성전기주식회사 교류전원용 발광소자
US7598163B2 (en) * 2007-02-15 2009-10-06 John Callahan Post-seed deposition process
US7803693B2 (en) * 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US7705632B2 (en) * 2007-02-15 2010-04-27 Wyman Theodore J Ted Variable off-chip drive
US7670874B2 (en) * 2007-02-16 2010-03-02 John Trezza Plated pillar package formation
JP5114968B2 (ja) * 2007-02-20 2013-01-09 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100819560B1 (ko) * 2007-03-26 2008-04-08 삼성전자주식회사 상전이 메모리소자 및 그 제조방법
US7850060B2 (en) * 2007-04-05 2010-12-14 John Trezza Heat cycle-able connection
US7748116B2 (en) * 2007-04-05 2010-07-06 John Trezza Mobile binding in an electronic connection
US7704788B2 (en) * 2007-04-06 2010-04-27 Samsung Electronics Co., Ltd. Methods of fabricating multi-bit phase-change memory devices and devices formed thereby
US20080261392A1 (en) * 2007-04-23 2008-10-23 John Trezza Conductive via formation
US7960210B2 (en) * 2007-04-23 2011-06-14 Cufer Asset Ltd. L.L.C. Ultra-thin chip packaging
US7842999B2 (en) * 2007-05-17 2010-11-30 Elpida Memory, Inc. Semiconductor memory device and method of manufacturing the same
JP4690438B2 (ja) * 2007-05-31 2011-06-01 エルピーダメモリ株式会社 半導体記憶装置及びその製造方法、並びに、データ処理システム
US7932167B2 (en) * 2007-06-29 2011-04-26 International Business Machines Corporation Phase change memory cell with vertical transistor
JP5298470B2 (ja) * 2007-07-11 2013-09-25 三菱電機株式会社 半導体装置、半導体装置の製造方法
US8247861B2 (en) * 2007-07-18 2012-08-21 Infineon Technologies Ag Semiconductor device and method of making same
US20090026524A1 (en) * 2007-07-27 2009-01-29 Franz Kreupl Stacked Circuits
US7847586B2 (en) * 2007-08-20 2010-12-07 Northern Lights Semiconductor Corp. Integrate circuit chip with magnetic devices
JP2009064860A (ja) * 2007-09-05 2009-03-26 Renesas Technology Corp 半導体装置
US20090086521A1 (en) * 2007-09-28 2009-04-02 Herner S Brad Multiple antifuse memory cells and methods to form, program, and sense the same
US7518398B1 (en) * 2007-10-04 2009-04-14 Xilinx, Inc. Integrated circuit with through-die via interface for die stacking
US8415783B1 (en) 2007-10-04 2013-04-09 Xilinx, Inc. Apparatus and methodology for testing stacked die
US8133745B2 (en) * 2007-10-17 2012-03-13 Magic Technologies, Inc. Method of magnetic tunneling layer processes for spin-transfer torque MRAM
US8183628B2 (en) 2007-10-29 2012-05-22 Unisantis Electronics Singapore Pte Ltd. Semiconductor structure and method of fabricating the semiconductor structure
US8035126B2 (en) * 2007-10-29 2011-10-11 International Business Machines Corporation One-transistor static random access memory with integrated vertical PNPN device
US20090109582A1 (en) * 2007-10-30 2009-04-30 Jack Michael D Method of protecting circuits using integrated array fuse elements and process for fabrication
KR100855403B1 (ko) * 2007-11-27 2008-08-29 주식회사 동부하이텍 이미지센서 및 그 제조방법
US7902051B2 (en) * 2008-01-07 2011-03-08 International Business Machines Corporation Method for fabrication of single crystal diodes for resistive memories
US8217380B2 (en) * 2008-01-09 2012-07-10 International Business Machines Corporation Polysilicon emitter BJT access device for PCRAM
US8598650B2 (en) * 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
WO2009095998A1 (ja) * 2008-01-29 2009-08-06 Unisantis Electronics (Japan) Ltd. 半導体記憶装置
JP5317343B2 (ja) 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
US8378425B2 (en) * 2008-01-29 2013-02-19 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device
US7906818B2 (en) * 2008-03-13 2011-03-15 Micron Technology, Inc. Memory array with a pair of memory-cell strings to a single conductive pillar
US7973555B1 (en) 2008-05-28 2011-07-05 Xilinx, Inc. Configuration interface to stacked FPGA
US7974119B2 (en) 2008-07-10 2011-07-05 Seagate Technology Llc Transmission gate-based spin-transfer torque memory unit
JP4751432B2 (ja) * 2008-09-26 2011-08-17 シャープ株式会社 半導体記憶装置
KR101124857B1 (ko) * 2008-09-30 2012-03-27 주식회사 동부하이텍 이미지센서 및 그 제조방법
US8395206B2 (en) 2008-10-09 2013-03-12 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
KR101502585B1 (ko) * 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법
US7936580B2 (en) 2008-10-20 2011-05-03 Seagate Technology Llc MRAM diode array and access method
US9030867B2 (en) 2008-10-20 2015-05-12 Seagate Technology Llc Bipolar CMOS select device for resistive sense memory
US7936583B2 (en) 2008-10-30 2011-05-03 Seagate Technology Llc Variable resistive memory punchthrough access method
US7825478B2 (en) 2008-11-07 2010-11-02 Seagate Technology Llc Polarity dependent switch for resistive sense memory
US8178864B2 (en) 2008-11-18 2012-05-15 Seagate Technology Llc Asymmetric barrier diode
TWI418027B (zh) * 2008-11-28 2013-12-01 Powerchip Technology Corp 相變化記憶裝置及其製造方法
US8203869B2 (en) 2008-12-02 2012-06-19 Seagate Technology Llc Bit line charge accumulation sensing for resistive changing memory
US8278167B2 (en) 2008-12-18 2012-10-02 Micron Technology, Inc. Method and structure for integrating capacitor-less memory cell with logic
US8837204B2 (en) 2009-02-15 2014-09-16 NDEP Technologies Ltd. Four-transistor and five-transistor BJT-CMOS asymmetric SRAM cells
KR20100111531A (ko) 2009-04-07 2010-10-15 삼성전자주식회사 다이오드를 갖는 메모리 장치 및 그 제조 방법
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US7964916B2 (en) 2009-04-14 2011-06-21 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
JP4487221B1 (ja) * 2009-04-17 2010-06-23 日本ユニサンティスエレクトロニクス株式会社 半導体装置
US7968876B2 (en) 2009-05-22 2011-06-28 Macronix International Co., Ltd. Phase change memory cell having vertical channel access transistor
US8350316B2 (en) 2009-05-22 2013-01-08 Macronix International Co., Ltd. Phase change memory cells having vertical channel access transistor and memory plane
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8208285B2 (en) * 2009-07-13 2012-06-26 Seagate Technology Llc Vertical non-volatile switch with punchthrough access and method of fabrication therefor
US8158964B2 (en) 2009-07-13 2012-04-17 Seagate Technology Llc Schottky diode switch and memory units containing the same
US8183126B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Patterning embedded control lines for vertically stacked semiconductor elements
US8063654B2 (en) * 2009-07-17 2011-11-22 Xilinx, Inc. Apparatus and method for testing of stacked die structure
JP4987926B2 (ja) * 2009-09-16 2012-08-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US8294212B2 (en) * 2009-09-18 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for SRAM bit cell with low standby current, low supply voltage and high speed
US8399935B2 (en) * 2009-09-18 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded SRAM memory for low power applications
JP5356970B2 (ja) * 2009-10-01 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US9892972B2 (en) * 2009-10-12 2018-02-13 Monolithic 3D Inc. 3D semiconductor device and structure
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US8841777B2 (en) 2010-01-12 2014-09-23 International Business Machines Corporation Bonded structure employing metal semiconductor alloy bonding
KR20120130763A (ko) * 2010-02-05 2012-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR101810261B1 (ko) * 2010-02-10 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8288795B2 (en) * 2010-03-02 2012-10-16 Micron Technology, Inc. Thyristor based memory cells, devices and systems including the same and methods for forming the same
US9608119B2 (en) 2010-03-02 2017-03-28 Micron Technology, Inc. Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures
US8513722B2 (en) * 2010-03-02 2013-08-20 Micron Technology, Inc. Floating body cell structures, devices including same, and methods for forming same
US9646869B2 (en) * 2010-03-02 2017-05-09 Micron Technology, Inc. Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices
US8507966B2 (en) 2010-03-02 2013-08-13 Micron Technology, Inc. Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same
WO2011111662A1 (ja) 2010-03-08 2011-09-15 日本ユニサンティスエレクトロニクス株式会社 固体撮像装置
US8487357B2 (en) 2010-03-12 2013-07-16 Unisantis Electronics Singapore Pte Ltd. Solid state imaging device having high sensitivity and high pixel density
CN101834152B (zh) * 2010-04-20 2012-08-22 中国科学院上海微系统与信息技术研究所 三维立体堆叠的电阻转换存储器的制造方法
US8723335B2 (en) 2010-05-20 2014-05-13 Sang-Yun Lee Semiconductor circuit structure and method of forming the same using a capping layer
KR101669244B1 (ko) 2010-06-08 2016-10-25 삼성전자주식회사 에스램 소자 및 그 제조방법
JP5066590B2 (ja) 2010-06-09 2012-11-07 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置とその製造方法
JP5087655B2 (ja) 2010-06-15 2012-12-05 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
KR101134819B1 (ko) 2010-07-02 2012-04-13 이상윤 반도체 메모리 장치의 제조 방법
US8455919B2 (en) * 2010-07-19 2013-06-04 Micron Technology, Inc. High density thyristor random access memory device and method
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
WO2012015550A2 (en) 2010-07-30 2012-02-02 Monolithic 3D, Inc. Semiconductor device and structure
JP5075959B2 (ja) * 2010-09-14 2012-11-21 株式会社東芝 抵抗変化メモリ
US8617952B2 (en) * 2010-09-28 2013-12-31 Seagate Technology Llc Vertical transistor with hardening implatation
US11482440B2 (en) * 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US9613844B2 (en) * 2010-11-18 2017-04-04 Monolithic 3D Inc. 3D semiconductor device having two layers of transistors
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11217472B2 (en) * 2010-12-16 2022-01-04 Monolithic 3D Inc. 3D semiconductor device and structure with multiple isolation layers
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11133351B2 (en) * 2010-10-11 2021-09-28 Monolithic 3D Inc. 3D semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11335731B1 (en) * 2010-10-11 2022-05-17 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) * 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US10896931B1 (en) * 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) * 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10825864B2 (en) * 2010-10-11 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US12080743B2 (en) 2010-10-13 2024-09-03 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US12094892B2 (en) 2010-10-13 2024-09-17 Monolithic 3D Inc. 3D micro display device and structure
US8361856B2 (en) 2010-11-01 2013-01-29 Micron Technology, Inc. Memory cells, arrays of memory cells, and methods of forming memory cells
US8329567B2 (en) 2010-11-03 2012-12-11 Micron Technology, Inc. Methods of forming doped regions in semiconductor substrates
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11862503B2 (en) * 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11804396B2 (en) * 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12100611B2 (en) * 2010-11-18 2024-09-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US12033884B2 (en) * 2010-11-18 2024-07-09 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11342214B1 (en) * 2010-11-18 2022-05-24 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355380B2 (en) * 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11610802B2 (en) * 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11164770B1 (en) * 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11854857B1 (en) * 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11569117B2 (en) * 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11482438B2 (en) * 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11094576B1 (en) * 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US12068187B2 (en) 2010-11-18 2024-08-20 Monolithic 3D Inc. 3D semiconductor device and structure with bonding and DRAM memory cells
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11521888B2 (en) * 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
CN102487087B (zh) * 2010-12-01 2014-08-13 张家港丽恒光微电子科技有限公司 应用于三维片上集成系统的薄膜晶体管的制造方法
US8648426B2 (en) 2010-12-17 2014-02-11 Seagate Technology Llc Tunneling transistors
US8780614B2 (en) * 2011-02-02 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8598621B2 (en) 2011-02-11 2013-12-03 Micron Technology, Inc. Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor
US8975680B2 (en) 2011-02-17 2015-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and method manufacturing semiconductor memory device
US8450175B2 (en) 2011-02-22 2013-05-28 Micron Technology, Inc. Methods of forming a vertical transistor and at least a conductive line electrically coupled therewith
US8952418B2 (en) 2011-03-01 2015-02-10 Micron Technology, Inc. Gated bipolar junction transistors
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8519431B2 (en) 2011-03-08 2013-08-27 Micron Technology, Inc. Thyristors
US9673102B2 (en) * 2011-04-01 2017-06-06 Micron Technology, Inc. Methods of forming vertical field-effect transistor with self-aligned contacts for memory devices with planar periphery/array and intermediate structures formed thereby
US8148174B1 (en) * 2011-05-03 2012-04-03 Avalanche Technology, Inc. Magnetic tunnel junction (MTJ) formation with two-step process
US8313960B1 (en) * 2011-05-03 2012-11-20 Avalanche Technology, Inc. Magnetic tunnel junction (MTJ) formation using multiple etching processes
US9673823B2 (en) 2011-05-18 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
EP4047647A3 (en) 2011-05-24 2023-03-08 Sony Group Corporation Semiconductor device
JP5383744B2 (ja) * 2011-05-24 2014-01-08 株式会社日立製作所 磁気メモリ
US8569831B2 (en) 2011-05-27 2013-10-29 Micron Technology, Inc. Integrated circuit arrays and semiconductor constructions
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
KR101758759B1 (ko) 2011-07-18 2017-07-17 삼성전자주식회사 무선통신 시스템에서 채널 정보 피드백 방법 및 장치
US8772848B2 (en) 2011-07-26 2014-07-08 Micron Technology, Inc. Circuit structures, memory circuitry, and methods
US8609492B2 (en) 2011-07-27 2013-12-17 Micron Technology, Inc. Vertical memory cell
US8866121B2 (en) 2011-07-29 2014-10-21 Sandisk 3D Llc Current-limiting layer and a current-reducing layer in a memory device
US8659001B2 (en) 2011-09-01 2014-02-25 Sandisk 3D Llc Defect gradient to boost nonvolatile memory performance
US8564034B2 (en) 2011-09-08 2013-10-22 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
JP2013065638A (ja) 2011-09-15 2013-04-11 Elpida Memory Inc 半導体装置
US8669601B2 (en) 2011-09-15 2014-03-11 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device having pillar-shaped semiconductor
CN102306655B (zh) * 2011-09-29 2013-03-06 清华大学 一种三维存储器阵列结构及其制造方法
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) * 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8637413B2 (en) 2011-12-02 2014-01-28 Sandisk 3D Llc Nonvolatile resistive memory element with a passivated switching layer
US8772175B2 (en) 2011-12-19 2014-07-08 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8916478B2 (en) 2011-12-19 2014-12-23 Unisantis Electronics Singapore Pte. Ltd. Method for manufacturing semiconductor device and semiconductor device
US8698119B2 (en) 2012-01-19 2014-04-15 Sandisk 3D Llc Nonvolatile memory device using a tunnel oxide as a current limiter element
JP2013161878A (ja) 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
JP5830400B2 (ja) * 2012-02-02 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
US8686386B2 (en) 2012-02-17 2014-04-01 Sandisk 3D Llc Nonvolatile memory device using a varistor as a current limiter element
US8748938B2 (en) 2012-02-20 2014-06-10 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US8754421B2 (en) * 2012-02-24 2014-06-17 Raytheon Company Method for processing semiconductors using a combination of electron beam and optical lithography
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) * 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9036391B2 (en) 2012-03-06 2015-05-19 Micron Technology, Inc. Arrays of vertically-oriented transistors, memory arrays including vertically-oriented transistors, and memory cells
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
CN102751436A (zh) * 2012-06-12 2012-10-24 清华大学 垂直选择管、存储单元、三维存储器阵列及其操作方法
US9006060B2 (en) 2012-08-21 2015-04-14 Micron Technology, Inc. N-type field effect transistors, arrays comprising N-type vertically-oriented transistors, methods of forming an N-type field effect transistor, and methods of forming an array comprising vertically-oriented N-type transistors
US9129896B2 (en) 2012-08-21 2015-09-08 Micron Technology, Inc. Arrays comprising vertically-oriented transistors, integrated circuitry comprising a conductive line buried in silicon-comprising semiconductor material, methods of forming a plurality of conductive lines buried in silicon-comprising semiconductor material, and methods of forming an array comprising vertically-oriented transistors
US9478550B2 (en) 2012-08-27 2016-10-25 Micron Technology, Inc. Arrays of vertically-oriented transistors, and memory arrays including vertically-oriented transistors
JP6128787B2 (ja) 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
US8686428B1 (en) * 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US12051674B2 (en) 2012-12-22 2024-07-30 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US8951893B2 (en) 2013-01-03 2015-02-10 International Business Machines Corporation Fabricating polysilicon MOS devices and passive ESD devices
US8928142B2 (en) * 2013-02-22 2015-01-06 Fairchild Semiconductor Corporation Apparatus related to capacitance reduction of a signal port
US20140241031A1 (en) 2013-02-28 2014-08-28 Sandisk 3D Llc Dielectric-based memory cells having multi-level one-time programmable and bi-level rewriteable operating modes and methods of forming the same
US9112047B2 (en) 2013-02-28 2015-08-18 Freescale Semiconductor, Inc. Split gate non-volatile memory (NVM) cell and method therefor
US8865530B2 (en) 2013-03-08 2014-10-21 International Business Machines Corporation Extremely thin semiconductor on insulator (ETSOI) logic and memory hybrid chip
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US12094965B2 (en) 2013-03-11 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US12100646B2 (en) 2013-03-12 2024-09-24 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
CN103137646A (zh) * 2013-03-15 2013-06-05 中国科学院微电子研究所 用于双极型阻变存储器交叉阵列集成方式的选通器件单元
US9111853B2 (en) 2013-03-15 2015-08-18 Micron Technology, Inc. Methods of forming doped elements of semiconductor device structures
US9006816B2 (en) 2013-03-28 2015-04-14 Stmicroelectronics, Inc. Memory device having multiple dielectric gate stacks and related methods
US8860123B1 (en) 2013-03-28 2014-10-14 Stmicroelectronics, Inc. Memory device having multiple dielectric gate stacks with first and second dielectric layers and related methods
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
EP2884542A3 (en) * 2013-12-10 2015-09-02 IMEC vzw Integrated circuit device with power gating switch in back end of line
US9129956B2 (en) * 2013-12-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Device having multiple-layer pins in memory MUX1 layout
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US12094829B2 (en) 2014-01-28 2024-09-17 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US10006899B2 (en) * 2014-03-25 2018-06-26 Genia Technologies, Inc. Nanopore-based sequencing chips using stacked wafer technology
JP6635670B2 (ja) * 2014-04-11 2020-01-29 株式会社半導体エネルギー研究所 半導体装置
US9412736B2 (en) * 2014-06-05 2016-08-09 Globalfoundries Inc. Embedding semiconductor devices in silicon-on-insulator wafers connected using through silicon vias
WO2015195084A1 (en) * 2014-06-16 2015-12-23 Intel Corporation Embedded memory in interconnect stack on silicon die
US9985026B2 (en) * 2014-08-15 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor, integrated circuit and method of fabricating the same
WO2016031014A1 (ja) 2014-08-28 2016-03-03 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置、及び、半導体装置の製造方法
WO2016035213A1 (ja) 2014-09-05 2016-03-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
US20160118404A1 (en) * 2014-10-09 2016-04-28 Haibing Peng Three-dimensional non-volatile ferroelectric random access memory
US9589979B2 (en) * 2014-11-19 2017-03-07 Macronix International Co., Ltd. Vertical and 3D memory devices and methods of manufacturing the same
US10950722B2 (en) * 2014-12-31 2021-03-16 Stmicroelectronics, Inc. Vertical gate all-around transistor
US9431268B2 (en) 2015-01-05 2016-08-30 Lam Research Corporation Isotropic atomic layer etch for silicon and germanium oxides
US9425041B2 (en) 2015-01-06 2016-08-23 Lam Research Corporation Isotropic atomic layer etch for silicon oxides using no activation
WO2016162927A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体メモリ装置と、その製造方法
JP6378826B2 (ja) 2015-04-06 2018-08-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する柱状半導体装置と、その製造方法
WO2017006468A1 (ja) 2015-07-08 2017-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体メモリ装置と、その製造方法
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US9460770B1 (en) 2015-09-01 2016-10-04 Micron Technology, Inc. Methods of operating ferroelectric memory cells, and related ferroelectric memory cells
JP6089081B1 (ja) * 2015-09-16 2017-03-01 株式会社東芝 磁気メモリ
US12100658B2 (en) 2015-09-21 2024-09-24 Monolithic 3D Inc. Method to produce a 3D multilayer semiconductor device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10229916B2 (en) 2015-10-09 2019-03-12 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device
US10410932B2 (en) 2015-10-09 2019-09-10 Unisantis Electronics Singapore Pte. Ltd. Method for producing pillar-shaped semiconductor device
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US12120880B1 (en) 2015-10-24 2024-10-15 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12035531B2 (en) 2015-10-24 2024-07-09 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US9754660B2 (en) 2015-11-19 2017-09-05 Samsung Electronics Co., Ltd. Semiconductor device
JP6286612B2 (ja) * 2015-12-18 2018-02-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． Ｓｇｔを有する半導体装置及びその製造方法
US10128253B2 (en) * 2016-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. Two-port SRAM structure
US10043796B2 (en) * 2016-02-01 2018-08-07 Qualcomm Incorporated Vertically stacked nanowire field effect transistors
FR3049761B1 (fr) * 2016-03-31 2018-10-05 Soitec Procede de fabrication d'une structure pour former un circuit integre monolithique tridimensionnel
JP6097434B2 (ja) * 2016-04-28 2017-03-15 ルネサスエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
US10079235B2 (en) * 2016-08-31 2018-09-18 Micron Technology, Inc. Memory cells and memory arrays
US10438838B2 (en) * 2016-09-01 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and related method
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
KR101928629B1 (ko) 2016-12-01 2018-12-12 한양대학교 산학협력단 2단자 수직형 1t-디램 및 그 제조 방법
US10361128B2 (en) 2017-01-11 2019-07-23 International Business Machines Corporation 3D vertical FET with top and bottom gate contacts
CN110192280A (zh) 2017-01-12 2019-08-30 美光科技公司 存储器单元、双晶体管单电容器存储器单元阵列、形成双晶体管单电容器存储器单元阵列的方法及用于制造集成电路的方法
US9875784B1 (en) * 2017-04-13 2018-01-23 Qualcomm Incorporated Three-dimensional (3D) ferroelectric dipole metal-oxide semiconductor ferroelectric field-effect transistor (MOSFeFET) system, and related methods and systems
WO2018227086A1 (en) * 2017-06-08 2018-12-13 Silicet, LLC Structure, method, and circuit for electrostatic discharge protection utilizing a rectifying contact
CN110603640B (zh) * 2017-07-17 2023-06-27 美光科技公司 存储器电路系统
JP2019057554A (ja) * 2017-09-20 2019-04-11 東芝メモリ株式会社 記憶装置
US10896979B2 (en) * 2017-09-28 2021-01-19 International Business Machines Corporation Compact vertical injection punch through floating gate analog memory and a manufacture thereof
US10833078B2 (en) * 2017-12-04 2020-11-10 Tokyo Electron Limited Semiconductor apparatus having stacked gates and method of manufacture thereof
US10468293B2 (en) * 2017-12-28 2019-11-05 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US11222970B2 (en) 2017-12-28 2022-01-11 Integrated Silicon Solution, (Cayman) Inc. Perpendicular magnetic tunnel junction memory cells having vertical channels
US10658425B2 (en) 2017-12-28 2020-05-19 Spin Memory, Inc. Methods of forming perpendicular magnetic tunnel junction memory cells having vertical channels
US10460778B2 (en) 2017-12-29 2019-10-29 Spin Memory, Inc. Perpendicular magnetic tunnel junction memory cells having shared source contacts
US10283411B1 (en) * 2018-01-02 2019-05-07 International Business Machines Corporation Stacked vertical transistor device for three-dimensional monolithic integration
US10790271B2 (en) * 2018-04-17 2020-09-29 International Business Machines Corporation Perpendicular stacked field-effect transistor device
US10840254B2 (en) 2018-05-22 2020-11-17 Macronix International Co., Ltd. Pitch scalable 3D NAND
WO2019226341A1 (en) 2018-05-25 2019-11-28 Lam Research Corporation Thermal atomic layer etch with rapid temperature cycling
KR20210019121A (ko) 2018-07-09 2021-02-19 램 리써치 코포레이션 전자 여기 원자 층 에칭
US10607938B1 (en) * 2018-10-26 2020-03-31 International Business Machines Corporation Power distribution networks for monolithic three-dimensional semiconductor integrated circuit devices
CN111293137A (zh) * 2018-12-07 2020-06-16 中国科学院上海微系统与信息技术研究所 基于二维cmos的三维mram存储结构及其制作方法
US11985806B2 (en) * 2018-12-26 2024-05-14 Micron Technology, Inc. Vertical 2-transistor memory cell
CN111435658B (zh) * 2019-01-14 2023-05-23 联华电子股份有限公司 形成存储器堆叠结构的方法
US11107827B2 (en) 2019-02-28 2021-08-31 International Business Machines Corporation Integration of split gate metal-oxide-nitride-oxide-semiconductor memory with vertical FET
CN111755445A (zh) * 2019-03-29 2020-10-09 长鑫存储技术有限公司 半导体结构的制作方法
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11228174B1 (en) 2019-05-30 2022-01-18 Silicet, LLC Source and drain enabled conduction triggers and immunity tolerance for integrated circuits
US10971447B2 (en) * 2019-06-24 2021-04-06 International Business Machines Corporation BEOL electrical fuse
US10998316B2 (en) 2019-07-26 2021-05-04 SK Hynix Inc. Vertical memory device and method for fabricating vertical memory device
US11398516B2 (en) * 2019-08-29 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive contact for ion through-substrate via
US11735525B2 (en) 2019-10-21 2023-08-22 Tokyo Electron Limited Power delivery network for CFET with buried power rails
US11411025B2 (en) 2019-10-23 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D ferroelectric memory
DE102020119199A1 (de) 2019-10-23 2021-04-29 Taiwan Semiconductor Manufacturing Co. Ltd. 3d-ferroelektrikum-speicher
US11751384B2 (en) * 2019-11-01 2023-09-05 SK Hynix Inc. Semiconductor memory device and manufacturing method of the semiconductor memory device
US10892362B1 (en) 2019-11-06 2021-01-12 Silicet, LLC Devices for LDMOS and other MOS transistors with hybrid contact
FR3105748B1 (fr) * 2019-12-26 2022-09-02 Aledia Dispositif pour traitement par laser et procédé de traitement au laser
US11302865B2 (en) * 2019-12-26 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase-change memory with two-portioned phase-change layer
US11476248B2 (en) * 2019-12-26 2022-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and fabrication thereof
KR102226206B1 (ko) * 2020-02-06 2021-03-11 포항공과대학교 산학협력단 이중 pn 접합을 포함하는 메모리 소자 및 그 구동방법
US11508817B2 (en) * 2020-05-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation layer for epitaxial semiconductor process
DE102020125995A1 (de) * 2020-05-28 2021-12-02 Taiwan Semiconductor Manufacturing Co. Ltd. Passivierungsschicht für epitaktischen halbleiterprozess
US11430797B2 (en) 2020-06-30 2022-08-30 Qualcomm Incorporated Package embedded programmable resistor for voltage droop mitigation
US11527623B2 (en) * 2020-07-28 2022-12-13 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11522053B2 (en) 2020-12-04 2022-12-06 Amplexia, Llc LDMOS with self-aligned body and hybrid source
KR20210030306A (ko) 2021-02-25 2021-03-17 삼성전자주식회사 반도체 메모리 장치
CN113053900B (zh) * 2021-03-22 2023-01-20 长鑫存储技术有限公司 半导体结构及其制造方法
CN113078625B (zh) * 2021-03-24 2023-02-17 重庆邮电大学 一种基于硫系化合物的浪涌保护阵列及制备方法
CN113206099B (zh) * 2021-05-06 2024-05-28 长江先进存储产业创新中心有限责任公司 半导体器件及其制备方法
CN113345487B (zh) * 2021-06-04 2024-06-07 长江先进存储产业创新中心有限责任公司 存储器、存储器系统及存储器的制造方法
TWI805372B (zh) * 2022-01-27 2023-06-11 旺宏電子股份有限公司 記憶體結構
CN115548150B (zh) * 2022-10-13 2024-09-06 隆基绿能科技股份有限公司 太阳能电池组件

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296428A (en) * 1979-06-28 1981-10-20 Rockwell International Corporation Merged field effect transistor circuit and fabrication process
US4400715A (en) * 1980-11-19 1983-08-23 International Business Machines Corporation Thin film semiconductor device and method for manufacture
US4740826A (en) * 1985-09-25 1988-04-26 Texas Instruments Incorporated Vertical inverter
JPH04192368A (ja) * 1990-11-23 1992-07-10 Sony Corp 縦チャンネルｆｅｔ
US5216263A (en) * 1990-11-29 1993-06-01 Xerox Corporation High density, independently addressable, surface emitting semiconductor laser-light emitting diode arrays
JP2991489B2 (ja) * 1990-11-30 1999-12-20 株式会社東芝 半導体装置
FR2747506B1 (fr) * 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US7470598B2 (en) * 2004-06-21 2008-12-30 Sang-Yun Lee Semiconductor layer structure and method of making the same
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6162705A (en) * 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
JP4032454B2 (ja) * 1997-06-27 2008-01-16 ソニー株式会社 三次元回路素子の製造方法
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6667511B1 (en) * 1997-12-18 2003-12-23 Advanced Micro Devices, Inc. NAND type core cell structure for a high density flash memory device having a unique select gate transistor configuration
US5943574A (en) * 1998-02-23 1999-08-24 Motorola, Inc. Method of fabricating 3D multilayer semiconductor circuits
US6194290B1 (en) * 1998-03-09 2001-02-27 Intersil Corporation Methods for making semiconductor devices by low temperature direct bonding
US6057212A (en) * 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US6423614B1 (en) * 1998-06-30 2002-07-23 Intel Corporation Method of delaminating a thin film using non-thermal techniques
US6242324B1 (en) * 1999-08-10 2001-06-05 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating singe crystal materials over CMOS devices
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
US6391658B1 (en) * 1999-10-26 2002-05-21 International Business Machines Corporation Formation of arrays of microelectronic elements
JP2003514399A (ja) * 1999-11-15 2003-04-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 少なくとも１つのコンデンサおよびそれに接続された少なくとも１つのトランジスタを有する回路構造
US6525415B2 (en) 1999-12-28 2003-02-25 Fuji Xerox Co., Ltd. Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor
JP2001250913A (ja) * 1999-12-28 2001-09-14 Mitsumasa Koyanagi ３次元半導体集積回路装置及びその製造方法
US6871396B2 (en) * 2000-02-09 2005-03-29 Matsushita Electric Industrial Co., Ltd. Transfer material for wiring substrate
JP3735855B2 (ja) * 2000-02-17 2006-01-18 日本電気株式会社 半導体集積回路装置およびその駆動方法
US6635552B1 (en) * 2000-06-12 2003-10-21 Micron Technology, Inc. Methods of forming semiconductor constructions
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US6355501B1 (en) 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
JP3940596B2 (ja) * 2001-05-24 2007-07-04 松下電器産業株式会社 照明光源
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US7138685B2 (en) * 2002-12-11 2006-11-21 International Business Machines Corporation Vertical MOSFET SRAM cell
US6821826B1 (en) * 2003-09-30 2004-11-23 International Business Machines Corporation Three dimensional CMOS integrated circuits having device layers built on different crystal oriented wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10714498B2 (en) 2018-09-14 2020-07-14 Toshiba Memory Corporation Semiconductor memory device

Also Published As

Publication number Publication date
WO2005010934A3 (en) 2005-05-06
US7052941B2 (en) 2006-05-30
US20040262635A1 (en) 2004-12-30
EP1636831A4 (en) 2008-12-31
WO2005010934A2 (en) 2005-02-03
EP1636831B1 (en) 2015-04-01
EP1636831A2 (en) 2006-03-22
US20060275962A1 (en) 2006-12-07
JP2007525004A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
JP5202842B2 (ja) 三次元集積回路構造及びこれを作る方法
JP5294517B2 (ja) アッド‐オン層形成方法
JP7331119B2 (ja) 複数の機能性チップを伴う三次元ｎａｎｄメモリデバイスの集積
JP7242908B2 (ja) バックサイドアイソレーション構造体を備えた３次元メモリデバイス
KR102371571B1 (ko) 메모리 다이를 통한 로직 신호 라우팅을 갖는 3차원 메모리 디바이스 및 그의 제조 방법들
US10896931B1 (en) 3D semiconductor device and structure
US11569215B2 (en) Three-dimensional memory device with vertical field effect transistors and method of making thereof
JP2022535515A (ja) ３次元ｎａｎｄのためのキャパシタを形成するための構造および方法
US7378702B2 (en) Vertical memory device structures
JP2022534538A (ja) ディープアイソレーション構造体を備えた３次元メモリデバイス
JP5440617B2 (ja) 半導体装置およびその製造方法
JP2022534615A (ja) ３次元ｎａｎｄのためのビットラインドライバーのアイソレーションのための構造および方法
US10388568B2 (en) 3D semiconductor device and system
US11963352B2 (en) Three-dimensional memory device with vertical field effect transistors and method of making thereof
US20230335521A1 (en) Three-dimensional nand memory device and method of forming the same
US20190067110A1 (en) 3d semiconductor device and system
JPH0613628A (ja) 半導体装置およびその作製方法
US20180350689A1 (en) 3d semiconductor device and system
US20190109049A1 (en) 3d semiconductor device and system
US20190057903A1 (en) 3d semiconductor device and system
US10290682B2 (en) 3D IC semiconductor device and structure with stacked memory
US20220336532A1 (en) Method to produce 3d semiconductor devices and structures with memory
JPH06163921A (ja) 不揮発性半導体記憶装置
US20190148234A1 (en) Method for producing a 3d memory device
US11469271B2 (en) Method to produce 3D semiconductor devices and structures with memory

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110726

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110802

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110826

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110930

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120319

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120327

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120419

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120518

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121102

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130213

R150 Certificate of patent or registration of utility model

Ref document number: 5202842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees