JP6378826B2 - Sgtを有する柱状半導体装置と、その製造方法 - Google Patents

Sgtを有する柱状半導体装置と、その製造方法 Download PDF

Info

Publication number
JP6378826B2
JP6378826B2 JP2017511450A JP2017511450A JP6378826B2 JP 6378826 B2 JP6378826 B2 JP 6378826B2 JP 2017511450 A JP2017511450 A JP 2017511450A JP 2017511450 A JP2017511450 A JP 2017511450A JP 6378826 B2 JP6378826 B2 JP 6378826B2
Authority
JP
Japan
Prior art keywords
layer
conductor layer
wiring conductor
contact hole
sgt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017511450A
Other languages
English (en)
Other versions
JPWO2016163045A1 (ja
Inventor
舛岡 富士雄
富士雄 舛岡
原田 望
望 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2015/060763 external-priority patent/WO2016162927A1/ja
Priority claimed from PCT/JP2015/069689 external-priority patent/WO2017006468A1/ja
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Publication of JPWO2016163045A1 publication Critical patent/JPWO2016163045A1/ja
Application granted granted Critical
Publication of JP6378826B2 publication Critical patent/JP6378826B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2252Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251Diffusion into or out of group IV semiconductors
    • H01L21/2254Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/764Air gaps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221Three dimensional integrated circuits stacked in different levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • H01L23/5283Cross-sectional geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41741Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666Vertical transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827Vertical transistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B10/00Static random access memory [SRAM] devices
    • H10B10/12Static random access memory [SRAM] devices comprising a MOSFET load element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Materials Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、SGTを有する柱状半導体装置と、その製造方法に関する。
近年、LSI(Large Scale Integration)に3次元構造トランジスタが使われている。その中で、柱状半導体装置であるSGT(Surrounding Gate Transistor)は、高集積な半導体装置を提供する半導体素子として注目されている。また、SGTを有する半導体装置の更なる高集積化、高性能化が求められている。
通常のプレナー型MOSトランジスタでは、チャネルが半導体基板の上表面に沿う水平方向に存在する。これに対して、SGTのチャネルは、半導体基板の上表面に対して垂直な方向に存在する(例えば、特許文献1、非特許文献1を参照)。このため、SGTはプレナー型MOSトランジスタと比べ、半導体装置の高密度化が可能である。
図8に、NチャネルSGTの構造模式図を示す。P型又はi型(真性型)の導電型を有するSi柱100(以下、シリコン半導体柱を「Si柱」と称する。)内の上下の位置に、一方がソースとなる場合に、他方がドレインとなるN層101a、101b(以下、ドナー不純物を高濃度で含む半導体領域を「N層」と称する。)が形成されている。このソース、ドレインとなるN層101a、101b間のSi柱100の部分がチャネル領域102となる。このチャネル領域102を囲むようにゲート絶縁層103が形成されている。このゲート絶縁層103を囲むようにゲート導体層104が形成されている。SGTでは、ソース、ドレインとなるN層101a、101b、チャネル領域102、ゲート絶縁層103、ゲート導体層104が、単一のSi柱100内に形成される。このため、平面視において、SGTの占有面積は、プレナー型MOSトランジスタの単一のソース又はドレインN層の占有面積に相当する。そのため、SGTを有する回路チップは、プレナー型MOSトランジスタを有する回路チップと比較して、更なるチップサイズの縮小化が実現できる。
図8に示したSGTは1つのSi柱に1つのSGTが形成されている。これに対して、1つのSi柱に複数のSGTを積上げて、形成することが可能である。この場合、各SGTのソース、ドレイン半導体領域と、ゲート導体層とに、接続した、ソース、ドレイン半導体領域と垂直方向において、同じ高さに形成された各配線導体層同士が、平面視において重なりを生じる。そして、SGT回路の最終工程においては、各配線導体層は、各配線導体層上に形成したコンタクトホールを介して、上方に形成する配線金属層と接続しなければいけない。このため、SGT回路の高集積化には、配線導体層、コンタクトホール、配線金属層の形成方法が、重要となる。
特開平2−188966号公報
Hiroshi Takato, Kazumasa Sunouchi, Naoko Okabe, Akihiro Nitayama, Katsuhiko Hieda, Fumio Horiguchi, and Fujio Masuoka: IEEE Transaction on Electron Devices, Vol.38, No.3, pp.573-578 (1991) Tadashi Shibata, Susumu Kohyama and Hisakazu Iizuka: "A New Field Isolation Technology for High Density MOS LSI", Japanese Journal of Applied Physics, Vol.18, pp.263-267 (1979) T.Morimoto, T.Ohguro, H.Sasaki, M.S.Momose, T.Iinuma, I.Kunishima, K.Suguro, I.Katakabe, H.Nakajima, M.Tsuchiaki, M.Ono, Y.Katsumata, and H.Iwai: "Self-Aligned Nickel-Mono-Silicide Technology for High-Speed Deep Submicrometer Logic CMOS ULSI" IEEE Transaction on Electron Devices, Vol.42, No.5, pp.915-922 (1995)
SGTを有する柱状半導体装置の高密度化、高性能化の実現が求められている。
本発明の第1の観点に係る、SGTを有する柱状半導体装置は、
基板上に前記基板平面に垂直に形成された半導体柱と、前記半導体柱の外周を囲んで形成されたゲート絶縁層と、前記ゲート絶縁層を囲んで形成されたゲート導体層と、前記半導体柱内に形成されたソースとして機能する第1の不純物領域と、前記半導体柱内に形成されたドレインとして機能する第2の不純物領域と、を有する1個または複数個のSGT(Surrounding Gate Transistor)と、
それぞれが前記SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ平面視において互いに少なくとも部分的に重なっている、第1の配線導体層及び前記第1の配線導体層の上方に存在する少なくとも1つの第2の配線導体層と、
前記第1の配線導体層と前記第2の配線導体層との間に存在する層間絶縁層と、
前記第1の配線導体層に底部が接し、前記第2の配線導体層及び前記層間絶縁層に側面が接している、管状絶縁膜と、
前記管状絶縁膜の内部を充填して形成され、前記第1の配線導体層に接続されている引き出し導体層と、を備える、
ことを特徴とする。
前記SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ、前記第1の配線導体層及び前記第2の配線導体層と平面視において互いに少なくとも部分的に重なっており、前記第2の配線導体層の上方に存在する第3の配線導体層と、
前記第の配線導体層の最上層に底部が接する別の管状絶縁膜と、
前記別の管状絶縁膜の内部に形成され、前記引き出し導体層の上表面と、前記第の配線導体層の前記最上層の上表面とに、接続されている別の引き出し導体層と、
をさらに備える、
ことが好ましい。
平面視において、前記別の引き出し導体層は前記引き出し導体層を囲んでいる、
ことが好ましい。
平面視において、前記第2の配線導体層のうち少なくとも1つが前記引き出し導体層の全周を囲んでいる、
ことを特徴とするが好ましい。
平面視において、前記管状絶縁膜は前記第2の配線導体層のうち少なくとも1つの側面に接するよう外周方向に広がる拡張部を有する、
ことが好ましい。
本発明の第2の観点に係る、SGTを有する柱状半導体装置の製造方法は、
基板上に前記基板平面に垂直に形成された半導体柱と、前記半導体柱の外周を囲んで形成されたゲート絶縁層と、前記ゲート絶縁層を囲んで形成されたゲート導体層と、前記半導体柱内に形成された第1の不純物領域と、前記半導体柱内に形成された第2の不純物領域と、を有する1個または複数個の半導体構造体
それぞれが前記半導体構造体のいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ平面視において互いに少なくとも部分的に重なった第1の配線導体層及び前記第1の配線導体層の上方に存在する少なくとも1つの第2の配線導体層、並びに、
前記第1の配線導体層と前記第2の配線導体層との間に存在する層間絶縁層
を含む積層構造体を提供する積層構造体提供工程と、
前記第1の配線導体層の上表面又は内部まで、前記第2の配線導体層を貫通する又は前記第2の配線導体層に接し、且つ、前記層間絶縁層を貫通する又は前記層間絶縁層に接するコンタクトホールを形成するコンタクトホール形成工程と、
前記第1の配線導体層の露出面を除いて、前記コンタクトホールに面した前記積層構造体の側面に管状絶縁膜を形成する管状絶縁膜形成工程と、
前記コンタクトホール内に、前記第1の配線導体層の前記露出面に接続され、且つ、前記コンタクトホール内を充填している引き出し導体層を形成する引き出し導体層形成工程と、
を備える、
ことを特徴とする。
前記積層構造体提供工程において、SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ、前記第1の配線導体層及び前記第2の配線導体層と平面視において互いに少なくとも部分的に重なっており、前記第2の配線導体層の上方に存在する第3の配線導体層をさらに形成し、
前記コンタクトホール形成工程において、前記コンタクトホールの形成の前後のいずれかで、前記第の配線導体層の最上層の上表面又は内部まで別のコンタクトホールをさらに形成し、
前記管状絶縁膜形成工程において、前記管状絶縁膜は、前記第の配線導体層の前記最上層の露出面を除いて、前記別のコンタクトホールに面した前記積層構造体の側面に別の管状絶縁膜をさらに形成し、
前記引き出し導体層形成工程において、前記別のコンタクトホール内に、前記第の配線導体層の前記最上層の前記露出面及び前記管状絶縁膜に接続されている別の引き出し導体層をさらに形成する、
ことが好ましい。
前記コンタクトホール形成工程において、前記コンタクトホールを形成した後に前記別のコンタクトホールを形成し、
前記別のコンタクトホールは、平面視において、前記コンタクトホールの全体または一部を囲んで形成される、
ことが好ましい。
前記コンタクトホール形成工程は、
前記積層構造体上に、孔を有するマスク材料層を形成するマスク材料層形成工程と、
前記マスク材料層をマスクに前記積層構造体を垂直方向にエッチングして、前記第の配線導体層の前記最上層の上表面又は内部まで続く前記別のコンタクトホールを形成し、その後、前記積層構造体を等方エッチングして、平面視における前記別のコンタクトホールの幅を前記孔より大きくする、上部コンタクトホール形成工程と、
前記マスク材料層をマスクに前記積層構造体を垂直方向にエッチングして、前記第1の配線導体層の上表面又は内部まで、前記第2の配線導体層を貫通する又は前記第2の配線導体層に接する前記コンタクトホールを形成する下部コンタクトホール形成工程と、
前記マスク材料層を除去するマスク材料層除去工程と、を含む
ことが好ましい。
前記管状絶縁膜形成工程では、前記コンタクトホール内に絶縁材料を充填し、その後、エッチングにより、前記コンタクトホールに面した前記積層構造体の側面に絶縁膜を残しつつ、前記第1の配線導体層の前記露出面まで充填した前記絶縁材料を除去する、
ことが好ましい。
前記コンタクトホール形成工程後で前記管状絶縁膜形成工程より前に、前記第2の配線導体層のうち少なくとも1つの、前記コンタクトホールに面した側面を、平面視において、前記コンタクトホールより外側にエッチングして、該第2の配線導体層により囲まれた前記コンタクトホールの一部を拡張するコンタクトホール拡張工程をさらに備える、
ことが好ましい。
本発明によれば、高密度のSGTを有する柱状半導体装置が実現する。
本発明の第1実施形態に係るSGTを有する柱状半導体メモリ装置を説明するためのSRAMセル回路図である。 第1実施形態に係るSGTを有する柱状半導体メモリ装置を説明するためのSRAMセル模式構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第1実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 本発明の第2実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第2実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第2実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第2実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第2実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 本発明の第3実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第3実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第3実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 本発明の第4実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第4実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第4実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第4実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 第4実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 本発明の第5実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 本発明の第5実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 本発明の第6実施形態に係るSGTを有する柱状半導体装置の製造方法を説明するための平面図と断面構造図である。 従来例のSGTを示す模式構造図である。
以下、本発明の実施形態に係る、柱状半導体装置の製造方法について、図面を参照しながら説明する。
(第1実施形態)
以下、図1A、図1B、図2A〜図2Sを参照しながら、本発明の第1実施形態に係る、SGTを有する柱状半導体装置の製造方法について説明する。
図1Aに、本実施形態の柱状半導体装置である、SGTを用いたSRAMセル回路図を示す。本SRAMセル回路は2個のインバータ回路を含んでいる。1つのインバータ回路は負荷トランジスタとしてのPチャネルSGT_Pc1と、駆動トランジスタとしてのNチャネルSGT_Nc1と、から構成されている。もう1つのインバータ回路は負荷トランジスタとしてのPチャネルSGT_Pc2と、駆動トランジスタとしてのNチャネルSGT_Nc2と、から構成されている。PチャネルSGT_Pc1のゲートと、NチャネルSGT_Nc1のゲートと、PチャネルSGT_Pc2のドレインと、NチャネルSGT_Nc2のドレインとが接続されている。PチャネルSGT_Pc2のゲートと、NチャネルSGT_Nc2のゲートと、PチャネルSGT_Pc1のドレインと、NチャネルSGT_Nc1のドレインとが接続されている。
図1Aに示すように、PチャネルSGT_Pc1、Pc2のソースは電源端子Vddに接続されている。そして、NチャネルSGT_Nc1、Nc2のソースはグランド端子Vssに接続されている。選択NチャネルSGT_SN1、SN2が2つのインバータ回路の両側に配置されている。選択NチャネルSGT_SN1、SN2のゲートはワード線端子WLtに接続されている。選択NチャネルSGT_SN1のソース、ドレインはビット線端子BLtとNチャネルSGT_Nc1、PチャネルSGT_Pc1のドレインとに接続されている。選択NチャネルSGT_SN2のソース、ドレインは反転ビット線端子BLRtと、NチャネルSGT_Nc2、PチャネルSGT_Pc2のドレインとに接続されている。このように、本実施形態のSRAMセルを有する回路(以下、「SRAMセル回路」という。)は、2個のPチャネルSGT_Pc1、Pc2と、4個のNチャネルSGT_Nc1、Nc2、SN1、SN2とからなる合計6個のSGTから構成されている。そして、このSRAMセル回路は、PチャネルSGT_Pc1、NチャネルSGT_Nc1、SN1よりなる回路領域C1と、PチャネルSGT_Pc2、NチャネルSGT_Nc2、SN2よりなる回路領域C2とから構成されている。
図1Bに第1実施形態に係るSRAMセル回路の模式構造図を示す。このSRAMセル回路は3個のSi柱SP1、SP2、SP3より構成されている。
Si柱SP1には、図1AにおけるPチャネルSGT_Pc1が上部に形成され、PチャネルSGT_Pc2が下部に形成されている。PチャネルSGT_Pc1、Pc2はSi柱SP1の中間にあるSiO層Ox1で分離されている。そして、PチャネルSGT_Pc1は、チャネルであるSi柱SP1の一部と、このSi柱SP1の一部を囲むゲートGp1、ゲートGp1の上下のSi柱SP1内にあるドレインP層Pd1とソースP層Ps1より形成されている。そして、PチャネルSGT_Pc2は、チャネルであるSi柱SP1の一部、このSi柱SP1の一部を囲むゲートGp2、ゲートGp2の上下のSi柱SP1内にあるドレインP層Pd2とソースP層Ps2より形成されている。
Si柱SP2には、図1AにおけるNチャネルSGT_Nc1が上部に形成され、NチャネルSGT_Nc2が下部に形成されている。NチャネルSGT_Nc1、Nc2はSi柱SP2の中間にあるSiO層Ox2で分離されている。そして、NチャネルSGT_Nc1は、チャネルであるSi柱SP2の一部、このSi柱SP2の一部を囲むゲートGn1、ゲートGn1の上下のSi柱SP2内にあるドレインN層Nd1とソースN層Ns1より形成されている。そして、NチャネルSGT_Nc2は、チャネルであるSi柱SP2の一部、このSi柱SP2の一部を囲むゲートGn2、ゲートGn2の上下のSi柱SP2内にあるドレインN層Nd2とソースN層Ns2より形成されている。
Si柱SP3には、図1AにおけるNチャネルSGT_SN1が上部に形成され、NチャネルSGT_SN2が下部に形成されている。NチャネルSGT_SN1、SN2はSi柱SP3の中間にあるSiO層Ox3で分離されている。そして、NチャネルSGT_SN1は、チャネルであるSi柱SP3の一部、このSi柱SP3の一部を囲むゲートGs1、ゲートGs1の上下のSi柱SP3内にあるドレインN層Sd1とソースN層Ss1より形成されている。そして、NチャネルSGT_SN2は、チャネルであるSi柱SP3の一部、このSi柱SP3の一部を囲むゲートGs2、ゲートGs2の上下のSi柱SP3内にあるドレインN層Sd2とソースN層Ss2より形成されている。
図1Bに示すように、Si柱SP1、SP2、SP3の同じ高さに位置している構成要素同士が接続されている。即ち、ゲートGp1、Gn1が接続され、ドレインP層Pd1と、ドレインN層Nd1と、ドレインN層Sd1とが接続され、ドレインP層Pd2と、ドレインN層Nd2と、ドレインN層Sd2とが接続され、ゲートGp2、Gn2が接続されている。さらに、ゲートGp1、Gn1と、ドレインP層Pd2と、ドレインN層Nd2と、ドレインN層Sd2とが接続され、ゲートGp2、Gn2が、ドレインP層Pd1と、ドレインN層Nd1と、ドレインN層Sd1とが接続されている。
図1Bに示すように、Si柱SP1のソースP層Ps1、Ps2は電源端子Vddに接続され、Si柱SP2のソースN層Ns1、Ns2はグランド端子Vssに接続され、Si柱SP3のソースN層Ss1はビット線端子BLtに接続され、Si柱SP3のソースN層Ss2は反転ビット線端子BLRtに接続され、Si柱SP3のゲートGs1、Gs2はワード線端子WLtに接続されている。
図1Bに示すように、Si柱SP1、SP2、SP3の上部に、図1Aに示した回路図の回路領域C1が形成され、下部に回路領域C2が形成されている。そして、Si柱SP1、SP2、SP3の同じ高さにある構成要素同士が、Si柱の上下間の接続経路を介さないで接続されている。即ち、ゲートGp1、Gn1が、Si柱SP1、SP2の上下間の接続経路を介しないで接続され、ドレインP層Pd1、N層Nd1、Sd1が、Si柱SP1、SP2、SP3の上下間の接続経路を介しないで接続され、ドレインP層Pd2、N層Nd2、Sd2が、Si柱SP1、SP2、SP3の上下間の接続経路を介しないで接続され、同様にゲートGp2、Gn2が、Si柱SP1、SP2の上下間の接続経路を介しないで接続されている。これに対し、ゲートGp1、Gn1と、ドレインPd2、Nd2との接続は、上下間の接続配線経路を介して接続する必要がある。同様に、ゲートGp2、Gn2と、ドレインPd1、Nd1との接続は、上下間の接続配線経路を介して接続されている。
図2Aに、SGTを有する柱状半導体装置であるSRAMセル回路の製造工程を説明するための、平面図及び断面図を示す。(a)は平面図、(b)は(a)のX−X’線に沿う断面構造図、(c)は(a)のY1−Y1’線に沿う断面構造図、(d)は(a)のY2−Y2’線に沿う断面構造図を示す。
図2Aに示すように、SiO層基板1上に、積層されたi層2、SiO層3、i層4、SiO層5を形成する。
次に、図2Bに示すように、レジスト層(図示せず)をマスクに、リソグラフィ法とRIE(Reactive Ion Etching)法を用いて、平面視において円形状のSiO層5a、5b、5cを形成する。次に、レジスト層、SiO層5a、5b、5cをマスクに、RIE法を用いて、i層4、SiO層3、i層2をエッチングして、SiO層基板1上にi層2の下層を残して、Si柱6a、6b、6cを形成する。そして、レジスト層を除去する。この結果、Si柱6aは、i層2b1、SiO層3a、i層4a、SiO層5aを含み、Si柱6bは、i層2b2、SiO層3b、i層4b、SiO層5bを含み、Si柱6cは、i層2b3、SiO層3c、i層4c、SiO層5cを含む。
次に、リソグラフィ法とRIE法を用いて、下層に残存するi層2をエッチングして、Si柱6aの外周部にi層2a1を、Si柱6bの外周部にi層2a2を、Si柱6cの外周部にi層2a3を形成する。
次に、図2Cに示すように、例えば熱酸化により、Si柱6a、6b、6cとi層2a1、2a2、2a3の外周にSiO層7a、7b、7cを形成する。そして、リソグラフィ法とイオン注入法を用いて、Si柱6aの外周部のi層2a1にP層8aを形成し、Si柱6bの外周部のi層2a2にN層8bを形成し、Si柱6cの外周部のi層2a3にN層8cを形成する。そして、Si柱6a、6b、6cの下部と、i層2a1、2a2、2a3とを囲んで、SiO層10を形成する。
次に、図2Dに示すように、SiO層10より上のSiO層7a、7b、7cを除去した後に、Si柱6a、6b、6cと、SiO層10を覆って、例えばALD(Atomic Layer Deposition)法により、酸化ハフニウム(HfO)層11と、窒化チタン(TiN)層12を順次形成する。最終的に、HfO層11はSGTのゲート絶縁層となり、TiN層12はSGTのゲート導体層となる。
次に、図2Eに示すように、リソグラフィ法とRIE法を用いて、Si柱6a、6bを囲んだTiN層12aと、Si柱6cを囲んだTiN層12bを形成する。
次に、図2Fに示すように、全体を覆って、SiO層14を形成する。その後、熱処理を行い、P層8a、N層8b、8cのドナー、またはアクセプタ不純物原子をi層2a1、2a2、2a3の全体に熱拡散して、P層8aa、N層8bb、8ccを形成する。その後、Si柱6a、6b、6cの外周に窒化シリコン(SiN)層15を形成する。続いて、SiN層15上にレジスト層16を形成する。SiO層3a、3b、3cの垂直方向での位置が、レジスト層16の中央部になるように、レジスト層16を形成する。レジスト層16は、レジスト材料をSi柱6a、6b、6cとSiN層15との上表面に塗布した後、例えば200℃の熱処理を行ってレジスト材料の流動性を大きくし、レジスト材料がSi柱6a、6b、6cの外側のSiN層15上で均質に溜まるようにして形成する。続いて、フッ化水素ガス(以下、「HFガス」と称する。)を全体に供給する。続いて、例えば180℃の加熱環境とすることで、HFガスがレジスト層16内に含まれた水分によって電離され、フッ化水素イオン(HF )(以下、「HFイオン」と称する。)が形成される。このHFイオンがレジスト層16内を拡散して、レジスト層16に接触するSiO層14をエッチングする(ここでのエッチングのメカニズムは非特許文献2を参照のこと。)。一方、レジスト層16に接触していないSiO層14は、殆どエッチングされずに残存する。その後、レジスト層16を除去する。
以上の結果、図2Gに示すように、SiO層14は、SiN層15に覆われたSiO層14aと、Si柱6a、6b、6cの上部領域のSiO層14b、14c、14dとに分離される。続いて、SiO層14a、14b、14c、14d、SiN層15をマスクとして用い、TiN層12a、12bをエッチングすることで、TiN層12aが、Si柱6a、6bの下方領域のSiN層15で覆われたTiN層18aと、SiO層14bで覆われたTiN層18cと、SiO層14cで覆われたTiN層18dに分離され、TiN層12bが、Si柱6cの下方領域のSiN層15で覆われたTiN層18bと、SiO層14dで覆われたTiN層18eに分離される。次に、SiO層14a、14b、14cと、TiN層18a、18b、18c、18d、18eとをマスクとして用い、HfO層11をエッチングすることで、HfO層11が、Si柱6a、6b、6cの下方領域においてTiN層18a、18bで覆われたHfO層11aと、Si柱6a、6b、6cの上部領域でTiN層18c、18d、18eにそれぞれ覆われたHfO層11b、11c、11dとに分離される。その後、TiN層18aのSi柱6a側の露出部、TiN層18aのSi柱6b側の露出部、TiN層18b、18c、18d、18eの露出部をそれぞれ酸化することで、TiO(酸化チタン)層20a、20b、20c、20d、20e、20fを形成する。その後、TiO層20a、20b、20c、20d、20e、20f形成時にSi柱6a、6b、6c側面に形成されたSiO層(図示せず)を除去する。
次に、図2Hに示すように、例えば、SiO層基板1を配置した基板金属板と、この基板金属板から離間した対向金属板とを用意し、基板金属板に直流電圧を印加し、これら2枚の平行金属板にRF高周波電圧を印加することで対向金属板の材料原子をスパッタしてSiO層基板1上に堆積させるバイアス・スパッタ法を用いて、Ni原子をSiO層基板1の上表面に垂直な方向から入射させ、SiN層15上にNi層21aを形成する。同様に、バイアス・スパッタ法により、ボロン(B)不純物を含んだP型ポリSi層22a、SiO層23a、Ni層21b、P型ポリSi層22b、SiO層23bを順次積層する。ここで、SiO層23bの上面は、Si柱6a、6b、6cの上部を覆ったSiO層14b、14c、14dと接するように形成する。Ni原子、ポリSi原子、SiO原子は、SiO層基板1の上表面に対して垂直な方向から入射するので、Si柱6a、6b、6cの外周部側面とNi層21a、21b、P型ポリSi層22a、22b、SiO層23a、23bとの間に、密閉された空間25a、25b、25cが形成される。その後、SiN層15上に堆積されたNi層21a、21b、P型ポリSi層22a、22b、SiO層23a、23bよりなる積層膜と同時にSi柱6a、6b、6c頂部上に形成された積層膜(図示せず)を除去する。
次に、図2Iに示すように、Si柱6aを覆ったレジスト層27を形成する。その後、SiO層基板1上面より砒素(As)原子のイオン注入により、Si柱6b、6cの外周部のP型ポリSi層22a、22bをN層化してN型ポリSi層26a、26bを形成する。その後、レジスト層27を除去する。
次に、図2Jに示すように、例えば550℃の熱処理を行うことで、Ni層21a、21bのNi原子をP型ポリSi層22a、22b、N型ポリSi層26a、26b内に拡散させてニッケルシリサイド(NiSi)層28a、28bをそれぞれ形成する。NiSi層28a、28bは、P型ポリSi層22a、22b、N型ポリSi層26a、26bの体積より膨張する(この体積膨張については非特許文献3を参照のこと)。P型ポリSi層22a、22b、N型ポリSi層26a、26bはSiN層15、SiO層23a、23bにより挟まれているので、NiSi層28a、28bは、主に空間25a、25b、25c内に突出する。N型ポリSi層26a、26bに含まれているAs原子と、P型ポリSi層22a、22bとに含まれているB原子は、NiSi層28a、28bより外側に押し出される(この押し出し現象については非特許文献3を参照のこと)。この不純物原子押し出し効果により、空間25a、25b、25c内に突き出したNiSi層28a、28bの側面表層に不純物原子を多く含んだ突起部(図示せず)が形成される。そして、突起部側面がSi柱6a、6b、6c表面に接触する。
次に、図2Kに示すように、熱処理を行って、NiSi層28a、28bのシリサイド化を拡張すると共に、不純物押し出し効果により突起部からAs原子、B原子をSi柱6a、6b、6c内に拡散させる。こうして、NiSi層28aに接したSi柱6a、6b、6cの側面表層にそれぞれNiSi層30a、30b、30cが形成されると共に、B原子及びAs原子が不純物押し出し効果によりSi柱6a、6b、6c内部に拡散されてSi柱6a、6b、6c内部にそれぞれP層31a、N層31b、31cが形成される。同様に、NiSi層28bに接したSi柱6a、6b、6cの側面表層にそれぞれNiSi層32a、32b、32cが形成されると共に、B原子及びAs原子が不純物押し出し効果によりSi柱6a、6b、6c内部に拡散されてSi柱6a、6b、6c内部にそれぞれP層33a、N層33b、33cが形成される。SiO層3a、3b、3cでは、ドナー及びアクセプタ不純物原子の熱拡散が抑えられ、同時にシリサイド化も抑えられるので、P層31a、N層31b、31cと、P層33a、N層33b、33cとは、SiO層3a、3b、3cで分離される。次に、リソグラフィ法とRIE法とを用いて、NiSi層28a、28b、SiO層23a、23bを、Si柱6a、6b、6cの外周部に残存するように、パターン加工することで、NiSi層28aa、28bb、SiO層23aa、23bbをそれぞれ形成する。
次に、図2Lに示すように、SiN層15を形成した方法と同じ方法を用いることで、その上表面が、TiN層18c、18d、18eの高さ方向の中間に位置するように、SiN層35を形成する。続いて、空間25a、25b、25cを形成した方法と同じ方法を用いることで、TiN層18c、18d、18eの外周に開口部を形成する。続いて、TiN層18c、18dに接触したNiSi層36aと、TiN層18eに接触したNiSi層36bを形成する。
次に、図2Mに示すように、SiO層37を、その上表面の位置がNiSi層36a、36bの表面よりも高く、かつSi柱6a、6b、6cの頂部よりも低くなるように形成する。その後、SiO層37をマスクとして用い、Si柱6a、6b、6cの頂部のSiO層14b、14c、14d、TiN層18c、18d、18e、HfO層11b、11c、11dをエッチングする。次に、SiO層37、14b、14c、14d、TiN層18c、18d、18e、HfO層11b、11c、11dをマスクにして、リソグラフィ法とイオン注入法を用いて、Si柱6aの頂部にボロン(B)をイオン注入してP層38aを、Si柱6b、6cの頂部に砒素(As)をイオン注入してN層38b、38cをそれぞれ形成する。
図2Nに次の工程を示す。(e)は(a)におけるY3−Y3’線に沿った断面構造図である。SiO層39をCVD法、MCP法によって全体に形成する。続いて、リソグラフィ法とRIE法とを用いて、NiSi層28aa上に、SiO層39、37、NiSi層36a、SiN層35、SiO層23bb、NiSi層28bb、SiO層23aaを貫通させて、コンタクトホール40aを形成する。同じく、リソグラフィ法とRIE法とを用いて、TiN層18a上に、SiO層39、37、23aa、SiN層35、SiO層23bb、NiSi層28bb、SiO層23aa、SiN層15、SiO層14aを貫通させて、コンタクトホール40bを形成する。
次に、図2Oに示すように、NiSi層36a上に、平面視においてコンタクトホール40aを囲み、且つSiO層39、37を貫通した、コンタクトホール40aと繋がるコンタクトホール40cを形成する。同じく、NiSi層28bb上に、平面視においてコンタクトホール40bを囲み、且つSiO層39、37、SiN層35、SiO層23bbを貫通した、コンタクトホール40bと繋がるコンタクトホール40dを形成する。
次に、図2Pに示すように、ALD法を用いて、例えばSiO膜(図示せず)を全体に堆積した後、RIE法により全体をエッチングして、コンタクトホール40a底部のNiSi層28aa上と、コンタクトホール40b底部のNiSi層36a上とのSiO膜を除去して、コンタクトホール40aの内部側面にSiO層41aを残存させ、同様に、コンタクトホール40bの内部側面に、SiO層41bを残存させる。同じく、コンタクトホール40b底部のTiN層18a上と、コンタクトホール40d底部のNiSi層28bb上とのSiO膜を除去して、コンタクトホール40bの内部側面にSiO層41cを残存させ、同様にコンタクトホール40dの内部側面に、SiO層41dを残存させる。その後、コンタクトホール40a、40cを介して、NiSi層28aa、36aを接続する配線金属層42bと、コンタクトホール40b、40dを介して、TiN層18aとNiSi層28bbとを接続する配線金属層42aを形成する。これにより、配線金属層42bとNiSi層28bbは、SiO層41aにより絶縁される。同様に、配線金属層42aとNiSi層28aaは、SiO層41cにより絶縁される。
次に、図2Qに示すように、全体にSiO層44を形成する。その後、SiO層44、39を貫通させて、Si柱6aの頂部のP層38a上にコンタクトホール45aを形成し、Si柱6bの頂部のN層38b上にコンタクトホール45bを形成し、P層8aa上にコンタクトホール45cを形成し、N層8bb上にコンタクトホール45dを形成する。その後、コンタクトホール45a、45cを介して、P層38a、8aaと接続して、平面視上においてY3−Y3’線に沿った方向に繋がった、電源配線金属層VDDを形成する。さらに、コンタクトホール45b、45dを介して、N層38b、8bbと接続して、平面視上においてY1−Y1’線に沿った方向に繋がった、グランド配線金属層VSSを形成する。
次に、図2Rに示すように、全体にSiO層46を形成する。その後、TiN層18b上に、SiO層46、44、39、37、NiSi層36b、SiN層35、15、SiO層14aを貫通させて、コンタクトホール47を形成する。その後、コンタクトホール47を介して、TiN層18bとNiSi層36bとを接続する、X−X’方向に繋がったワード線配線金属層WLを形成する。
次に、図2Sに示すように、全体にSiO層48を形成する。その後、Si柱6cの頂部のN層38c上に、SiO層48、46、44、39を貫通させて、コンタクトホール49aを形成し、N層8cc上に、SiO層48、46、44、39、37、SiN層35、15、SiO層14a、HfO層11a、SiO層10、7cを貫通させて、コンタクトホール49bを形成する。その後、コンタクトホール49aを介して、N層38cと接続する、平面視上においてY2−Y2’線に沿った方向に繋がったビット線配線金属層BLを形成し、コンタクトホール49bを介してN層8ccと接続する、平面視上においてビット線配線金属層BLに並行して繋がった反転ビット線配線金属層BLRを形成する。
図2Sに示すように、Si柱6aの上部に、P層33a、38aをドレイン、ソースとし、TiN層18cをゲートとし、P層33a、38a間のSi柱6aをチャネルにしたSGT(図1BのPチャネル型SGT_Pc1に対応する)が形成され、Si柱6aの下部に、P層8aa、31aをソース、ドレインとし、TiN層18aをゲートとし、P層8aa、31a間のSi柱6aをチャネルにしたSGT(図1BのPチャネル型SGT_Pc2に対応する)が、形成される。
また、Si柱6bの上部に、N層38b、33bをソース、ドレインとし、TiN層18dをゲートとし、N層38b、33b間のSi柱6bをチャネルにしたSGT(図1BのNチャネル型SGT_Nc1に対応する)が形成され、Si柱6bの下部に、N層8bb、31bをソース、ドレインとし、TiN層18aをゲートとし、N層8bb、31b間のSi柱6aをチャネルにしたSGT(図1BのNチャネル型SGT_Nc2に対応する)が、形成される。
また、Si柱6cの上部に、N層38c、33cをソース、ドレインとし、TiN層18eをゲートとし、N層38c、33c間のSi柱6cをチャネルにしたSGT(図1BのNチャネル型SGT_SN1に対応する)が形成され、Si柱6cの下部に、N層8cc、31cをソース、ドレインとし、TiN層18bをゲートとし、N層8cc、31c間のSi柱6cをチャネルにしたSGT(図1BのNチャネル型SGT_Nc2に対応する)が、形成される。
これらSGT(図1BのSGT_Pc1、Pc2、Nc1、Nc2、SN1、SN2に対応する)が接続配線されて、図1Bに示した模式構造図と同じく、Si柱6a、6b、6cの上部に形成されたPチャネル型SGT(図1BのPチャネル型SGT_Pc1に対応する)及びNチャネル型SGT(図1BのNチャネル型SGT_Nc1、SN1に対応する)による回路領域(図1Bの回路領域C1に対応する)と、Si柱6a、6b、6cの下部に形成されたPチャネル型SGT(図1BのPチャネル型SGT_Pc2に対応する)及びNチャネル型SGT(図1BのNチャネル型SGT_Nc2、SN2に対応する)による回路領域(図1Bの回路領域C2に対応する)と、により構成されたSRAMセル回路が形成される。
第1実施形態の製造方法によれば、次のような特徴が得られる。
1.コンタクトホール40aに面したNiSi層28bbの側面にSiO層41aが形成されている。これにより、平面視において、NiSi層28aa、28bb、36aが、お互いに重なっているのにも関わらず、これらを貫通するコンタクトホール40aによって、配線金属層42bとNiSi層28bbとを絶縁しつつ、NiSi層28aaとNiSi層36aとを接続することが可能となる。これは、SRAMセル面積の縮小を可能にする。
同様に、コンタクトホール40bに面したNiSi層28aaの側面にSiO層41cが形成されている。これにより、平面視において、TiN層18a、NiSi層28aa、28bbが、お互いに重なっているのにも関わらず、これらを貫通するコンタクトホール40bによって、配線金属層42dとNiSi層28aaを絶縁しつつ、TiN層18aとNiSi層28bbとを接続することが可能となる。これは、SRAMセル面積の縮小を可能にする。
2.平面視において互いに重なった、下部配線導体層であるNiSi層28aa、中間配線導体層であるNiSi層28bb、上部配線導体層であるNiSi層36aを有する構造において、NiSi層28aa上に、NiSi層28bb、36aを貫通したコンタクトホール40aと、平面視においてコンタクトホール40aの外側を囲み、且つNiSi層36a上に配置されたコンタクトホール40cが形成されている。そして、コンタクトホール40aの内側側面に形成したSiO層41aにより配線金属層42bとNiSi層28bbとは絶縁され、NiSi層28aaの上面とNiSi層36aの上面とは配線金属層42aに接続されている。これにより、NiSi層28aaとNiSi層36aとの高密度配線が実現する。
同様に、平面視において互いに重なった、下部配線導体層であるTiN層18a、中間配線導体層であるNiSi層28aa、上部配線導体層であるNiSi層28bbを有する構造において、TiN層18a上に、NiSi層28aa、28bbを貫通したコンタクトホール40bと、平面視においてコンタクトホール40bの外側を囲み、且つNiSi層28bb上に配置されたコンタクトホール40dが形成されている。コンタクトホール40bの内側側面に形成したSiO層41cにより配線金属層42aとNiSi層28aaは絶縁され、TiN層18aの上面とNiSi層28bbの上面とは配線金属層42aに接続されている。これにより、TiN層18aとNiSi層28bbとの高密度配線が実現する。
これにより、平面視で見ると、本実施形態のSRAMセル回路領域は、3つのSi柱6a、6b、6cと、9個のコンタクトホール40c(コンタクトホール40aが重なって形成されている)、40d(コンタクトホール40bが重なって形成されている)、45a、45b、45c、45d、47、49a、49bと、により構成されている。通常、1つの半導体柱に1つのSGTを形成する場合、ソース、ドレイン、ゲートの、少なくとも3個の配線金属層へのコンタクト(コンタクトホールを介した接続)が必要である。これに対して、本実施形態では、1つの半導体柱(Si柱)において2個のSGTを形成しているにも係わらず、1つの半導体柱当たり3個のコンタクトでSRAMセル回路が形成される。これにより、高密度なSGTを有したSRAMセル回路が実現できる。このように、SGTのような柱状半導体を用いた回路においては、ソース、ドレイン、そしてゲートなどのノード(node)に繋がる配線導体層が、平面視において重なって形成され、かつ接続すべき配線導体層の間に、絶縁しなければいけない配線導体層がある場合において、本実施形態に示した配線導体層間接続は回路の高密度化に繋がる。
(第2実施形態)
以下、図3A〜図3Eを参照しながら、本発明の第2実施形態に係る、SGTを有する柱状半導体装置の製造方法について説明する。(a)は平面図、(b)は(a)のX−X’線に沿う断面構造図、(c)は(a)のY1−Y1’線に沿う断面構造図、(d)は(a)のY2−Y2’線に沿う断面構造図、(e)は(a)のY3−Y3’線に沿った断面構造図である。第2実施形態の製造方法は、以下に説明する相違点を除き、第1実施形態の図2A〜図2Sに示す工程と同様である。
図3Aに示す工程の前までは、図2Aから図2Mまでと同じ工程を行う。ただし、層間絶縁層として、SiO層37、39に換えて、SiN層52、53を形成している。そして、NiSi層36a上に重なり、SiO層51aを形成している。同じく、NiSi層36b上に重なり、SiO層51bを形成している。図3Aに示すように形成したレジスト層54をマスクにして、リソグラフィ法とRIEエッチングにより、SiO層51a上にSiN層52、53を貫通したコンタクトホール56aを形成する。同様に、SiO層23bbにSiN層53、52、35を貫通したコンタクトホール56bを形成する。
次に、図3Bに示すように、レジスト層54をマスクにして、SiN層52、53にプラズマ等方性エッチングを行って、コンタクトホール56aを広げる。そして、SiO層51aをエッチングして、コンタクトホール58aを形成する。同様に、レジスト層54をマスクにして、SiN層35、52、53にプラズマ等方性エッチングを行って、コンタクトホール56bを広げる。そして、SiO層23bbをエッチングして、コンタクトホール58bを形成する。
次に、図3Cに示すように、レジスト層54をマスクにして、垂直方向エッチングを行うRIEエッチングにより、NiSi層28aa上にNiSi層36a、SiN層35、SiO層23bb、NiSi層28bb、SiO層23aaを貫通したコンタクトホール59aを形成する。同様に、レジスト層54をマスクにして、垂直方向エッチングを行うRIEエッチングにより、TiN層18a上にNiSi層28bb、SiO層23aa、NiSi層28aa、SiN層15、SiO層14aを貫通したコンタクトホール59bを形成する。そして、レジスト層54を除去する。
次に、図3Dに示すように、ALD法により、コンタクトホール58a、58b、59a、59bの内部側面を含めて、全体にSiO層(図示せず)を堆積させる。そして、RIEエッチングにより、コンタクトホール58a、59a内の、NiSi層28aa、36a上面のSiO層を除去する。同様に、RIEエッチングにより、コンタクトホール58b、59b内の、TiN層18a及びNiSi層28bbの上面にあるSiO層を除去する。これにより、コンタクトホール58aの側面にSiO層61aが形成され、コンタクトホール59aの側面にSiO層60aが形成される。同様に、コンタクトホール58bの側面にSiO層61bが形成され、コンタクトホール59bの側面にSiO層60bが形成される。
次に、図3Eに示すように、その後、コンタクトホール58a、59aを介して、配線金属層42bを形成する。これにより、配線金属層42bを介して、NiSi層28aaと、NiSi層36aとの接続がなされる。ここでは、コンタクトホール59aの側面に形成されたSiO層60aにより、NiSi層28bbと配線金属層42bとは絶縁される。同様に、コンタクトホール58b、59bを介して、配線金属層42aを形成する。これにより、配線金属層42aを介して、TiN層18aと、NiSi層28bbとの接続がなされる。そして、コンタクトホール59bの側面に形成されたSiO層60bにより、NiSi層28aaと配線金属層42aとは絶縁される。
以後、図2Q〜図2Sと同じ工程を行うことにより、SiO層基板1上に、第1実施形態の図1Bの模式構造図と同じSRAMセル回路が形成される。
第2実施形態のSGTを有する柱状半導体装置の製造方法によれば、次のような特徴が得られる。
本実施形態では、コンタクトホール58aとコンタクトホール59aが、同じレジスト層54をエッチングマスクとして、自己整合で形成されている。同様に、コンタクトホール58bとコンタクトホール59bが、同じレジスト層54をエッチングマスクとして、自己整合で形成されている。これにより、SRAMセル回路の高集積化が図れる。
(第3実施形態)
以下、図4A〜図4Cを参照しながら、本発明の第3実施形態に係る、SGTを有する柱状半導体装置の製造方法について説明する。(a)は平面図、(b)は(a)のX−X’線に沿う断面構造図、(c)は(a)のY1−Y1’線に沿う断面構造図、(d)は(a)のY2−Y2’線に沿う断面構造図、(e)は(a)のY3−Y3’線に沿った断面構造図である。第3実施形態の製造方法は、以下に説明する相違点を除き、第1実施形態の図2A〜図2Sに示す工程と同様である。
図4Aは、第1実施形態における図2Eの工程に対応する。これ以前の工程は、第1実施形態と同じである。平面視において、矩形のTiN層63a(図2EにおけるTiN層12aはL字形である)をSi柱6a、6bを囲んで形成し、矩形のTiN層63b(図2EのTiN層12bと同じ形状)をSi柱6cを囲んで形成する。そして、第1実施形態の図2F〜図2Kに示した同じ工程を行う。
次に、図2Lに対応する図4Bの工程をおこなう。図4Bに示すように、平面視において、矩形のNiSi層64aがSi柱6a、6bを囲み、且つTiN層18c、18dに接続して形成され、矩形のNiSi層64bがSi柱6cを囲み、且つTiN層18eに接続して形成される。そして、第1実施形態の図2M〜図2Qに示した同じ工程を行う。
次に、図2Pに対応する図4Cの工程をおこなう。図4Cに示すように、TiN層63a上にNiSi層28bb、SiO層23aa、NiSi層28aa、SiN層15、SiO層14a、を貫通したコンタクトホール40cと、SiO層39、37、NiSi層64a、SiN層35、SiO層23bbを貫通したコンタクトホール40dとを形成し、コンタクトホール40cの側面にSiO層41cを形成し、コンタクトホール40dの側面にSiO層41dを形成する。そして、コンタクトホール40c、40dを介して、TiN層63aとNiSi層28bbとを接続する配線金属層42aを形成する。ここでは、コンタクトホール40cの側面に形成されたSiO層41cと、コンタクトホール40dの側面に形成されたSiO層41dにより、配線金属層42aは、NiSi層28aa、64aと絶縁される。
そして、第1実施形態の図2Q〜図2Sに示した同じ工程を行う。これにより、SiO層基板1上に、第1実施形態の図1Bの模式構造図と同じSRAMセル回路が形成される。
第3実施形態のSGTを用いた柱状半導体装置の製造方法によれば、以下の効果が奏される。
半導体装置の高密度化は、リソグラフィ法によりパターン加工される材料層の平面視形状の微細化によりおこなわれる。この場合、リソグラフィ法によりパターン加工される材料層の平面視形状は矩形、または正方形が望ましい。本実地形態では、平面視において、第1実施形態ではL字形状であったTiN層12aが、矩形のTiN層63aになる。同様に、平面視において、第1実施形態では逆L字形状であったNiSi層36aが、矩形のNiSi層64aになる。これにより、リソグラフィ法によりパターン加工される全ての材料層の平面視形状は矩形または正方形になる。これによって、SRAMセル回路の高密度化が図れる。
(第4実施形態)
以下、図5A〜図5Eを参照しながら、本発明の第4実施形態に係る、SGTを有する柱状半導体装置の製造方法について説明する。(a)は平面図、(b)は(a)のX−X’線に沿う断面構造図、(c)は(a)のY1−Y1’線に沿う断面構造図、(d)は(a)のY2−Y2’線に沿う断面構造図、(e)は(a)のY3−Y3’線に沿った断面構造図である。第4実施形態の製造方法は、以下に説明する相違点を除き、第1実施形態の図2A〜図2Sに示す工程と同様である。
図5Aは図2Oに対応する工程を示す。図5Aに示すように、NiSi層28aaに換えて、例えばCoSi層70aを形成し、NiSi層30a、30b、30cに換えて、例えばCoSi層71a、71b、71cを形成し、NiSi層36aに換えて、例えばTiN層72aを形成し、NiSi層36bに換えて、例えばTiN層72bを形成する。そして、コンタクトホール73aがSiO層23aa上に形成される(図2OではNiSi層28aa上に形成されている)。そして、コンタクトホール73bがSiO層14a上に形成される(図2OではTiN層18a上に形成されている)。
次に、図5Bに示すように、コンタクトホール73b、40dを覆ってレジスト層75aを形成する。そして、例えばNiSiをエッチングしTiNをエッチングしない反応ガスを用いた等方性プラズマエッチング法により、NiSi層28bbの露出側面をエッチングする。これにより平面視において、NiSi層28bbのコンタクトホール73aの外周形状が、エッチング前のコンタクトホール73a外周形状より広がる。
次に、図5Cに示すように、コンタクトホール73a、40cを覆ってレジスト層75bを形成する。そして、例えばCoSiをエッチングしNiSiをエッチングしない反応ガスを用いた等方性プラズマエッチング法により、CoSi層70aの露出側面をエッチングする。これにより平面視において、CoSi層70aのコンタクトホール73bの外周形状が、エッチング前のコンタクトホール73b外周形状より広がる。
次に、図5Dに示すように、ALD法を用いて、コンタクトホール73a、40c、73b、40dの内部側面、底部を含めて全体に、SiO膜(図示せず)を堆積し、そしてRIE法を用いて、このSiO膜をエッチングすることにより、コンタクトホール73a、40c、73b、40dの内部側面にSiO層77a、77bを残存させる。RIE法でSiO膜をエッチングするので、コンタクトホール73a、73bの底部(CoSi層70a、TiN層18a上)とコンタクトホール40c、40dの底部(TiN層72a、NiSi層28bb上)のSiO膜はエッチングされる。このRIEエッチングにおいては、NiSi層28aaの側面がSiO層23aa、23bbの側面より、平面視において、引っ込んでおり、同様にCoSi層70aの側面がSiO層23aa、23bbの側面より引っ込んでいるため、NiSi層28aa、CoSi層70aの側面に残存したSiO層77a、77bでは、最初に堆積されたSiO膜の厚さが、そのまま残存される。
次に、図5Eに示すように、コンタクトホール73a、40cを覆った配線金属層42bと、コンタクトホール73b、40dを覆った配線金属層42aを形成する。以後、図2Q〜図2Sまでの工程を行うことにより、第1実施形態と同じSRAMセル回路が形成される。
第4実施形態のSGTを用いた柱状半導体装置の製造方法によれば、以下の効果が奏される。
1.コンタクトホール73aの内部に面したNiSi層28aaの側面に被覆されたSiO層77aは、RIEエッチングされないで残存されるので、配線金属層42bとNiSi層28aaとの絶縁が確実に行われる。同様に、コンタクトホール73bの内部に面したCoSi層70aの側面に被覆されたSiO層77bは、RIEエッチングされないで残存されるので、配線金属層42aとCoSi層70aとの絶縁が確実に行われる。
2.NiSi層28aaの側面に被覆されたSiO層77aの厚さが、第1実施形態におけるSiO層41aの厚さと比べて、厚くなるので、TiN層72a、CoSi層70aに繋がった配線金属層42bと、NiSi層28aaとの間のカップリング容量を小さくできる。同様に、CoSi層70aの側面に被覆されたSiO層77bの厚さが、第1実施形態におけるSiO層41cの厚さと比べて、厚くなるので、TiN層18a、NiSi層28bbに繋がった配線金属層42bと、CoSi層70aとの間のカップリング容量を小さくできる。
(第5実施形態)
以下、図6A、図6Bを参照しながら、本発明の第5実施形態に係る、SGTを有する柱状半導体装置の製造方法について説明する。(a)は平面図、(b)は(a)のX−X’線に沿う断面構造図、(c)は(a)のY1−Y1’線に沿う断面構造図、(d)は(a)のY2−Y2’線に沿う断面構造図、(e)は(a)のY3−Y3’線に沿った断面構造図である。第5実施形態の製造方法は、以下に説明する相違点を除き、第1実施形態の図2A〜図2Sに示す工程と同様である。
図6Aに示すように、平面視において、NiSi層80a、80b、SiO層81a、81bを、図2KにおけるNiSi層28aa、28bb、SiO層23aa、23bbより下方に(即ち、図面下側に)広げて、下方端部が、P層8aa、N層8bb、8ccと重なるように形成する。
そして、図6B(c)に示すように、SiO層44、39、37、SiN層35、SiO層81b、NiSi層80b、SiO層81a、NiSi層80a、SiN層15、SiO層14aを貫通したコンタクトホール45dの内壁にSiO層82aを形成する。そして、コンタクトホール45dを介してN層8bbと接続するグランド配線金属層VSSを形成する。NiSi層80a、80bとグランド配線金属層VSSとは絶縁層であるSiO層82aにより絶縁される。
そして、図6B(d)に示すように、TiN層18b上に、NiSi層36b、SiN層35、SiO層81b、NiSi層80b、SiO層81a、NiSi層80a、SiN層15、SiO層14aを貫通したコンタクトホール83aを形成する。そして、NiSi層36b上に、平面視においてコンタクトホール83aの外周を囲んで、SiO層46、44、39、37を貫通したコンタクトホール83bとを形成する。そして、コンタクトホール83a、83bの内壁にSiO層82bを形成する。そして、コンタクトホール83a、83bを介して、TiN層18bと接続するワード線配線金属層WLを形成する。NiSi層80a、80bとワード線配線金属層WLとは絶縁層であるSiO層82bにより絶縁される。
そして、図6B(e)に示すように、SiO層44、39、37、SiN層35、SiO層81b、NiSi層80b、SiO層81a、NiSi層80a、SiN層15、SiO層14a、HfO層11a、SiO層10、7aを貫通したコンタクトホール45cを形成し、コンタクトホール45cの内壁にSiO層82cを形成する。そして、コンタクトホール45cを介してP層8aaと接続する電源配線金属層VDDを形成する。NiSi層80a、80bと電源配線金属層VDDとは絶縁層であるSiO層82cにより絶縁される。これにより、第1実施形態と同じく、SRAMセル回路が形成される。
第5実施形態のSGTを用いた柱状半導体装置の製造方法によれば、以下の効果が奏される。
図6B(d)に示すように、接続する上部配線導体層であるNiSi層36bと、下部配線導体層であるTiN層18bとの間を貫通するコンタクトホール83aは、接続するNiSi層36bと、TiN層18bとの間にある中間配線導体層である2つのNiSi層80a、80bを貫通している。そして、NiSi層36bと、TiN層18bと接続したワード線配線金属層WLは、SiO層82bにより、NiSi層80a、80bと絶縁されている。
同様に、図6B(e)に示すように、P層38aに繋がった上部配線導体層である電源配線金属層VDDと下部配線導体層であるP層8aaを繋ぐコンタクトホール45cが、絶縁された中間配線導体層である2つのNiSi層80a、80bを貫通している。
第1実施形態によれば、2つの接続する上部配線導体層と下部配線導体層とを繋ぐコンタクトホールが、絶縁された1つの中間配線導体層を貫通するのに対して、本実施形態では、接続する上部配線導体層と下部配線導体層を繋ぐコンタクトホールが、絶縁された2つの中間配線導体層を貫通している。これによって、回路設計に自由度が大きくできるので、更に高密度の回路設計が可能になる。
また、接続する上部配線導体層と下部配線導体層を繋ぐコンタクトホールが、絶縁された2つ以上の中間配線導体層を貫通しても、本発明を適用できる。
(第6実施形態)
以下、図7を参照しながら、本発明の第6実施形態に係る、SGTを有する柱状半導体装置の製造方法について説明する。(a)は平面図、(b)は(a)のX−X’線に沿う断面構造図、(c)は(a)のY1−Y1’線に沿う断面構造図、(d)は(a)のY2−Y2’線に沿う断面構造図、(e)は(a)のY3−Y3’線に沿った断面構造図である。第6実施形態の製造方法は、以下に説明する相違点を除き、第1実施形態の図2A〜図2Sに示す工程と同様である。
本実施形態では、NiSi層36A(図2SでのNiSi層36aに対応)とNiSi層28B(図2SのNiSi層28bbに対応)は、平面視において、NiSi層36A、28Bの側面がコンタクトホール40A(コンタクトホール40aに対応)の形成予定部分と接して又は横切って形成されている。そして、NiSi層36Aは、平面視において、NiSi層36Aの側面がコンタクトホール40C(図2Sのコンタクトホール40cに対応)の形成予定部分を横切って形成されている。この結果、図7に示すように、平面視において、NiSi層36A、28Bはコンタクトホール40Aの外周の少なくとも一部と接し、NiSi層36Aはコンタクトホール40Cと少なくとも一部が重なる。さらに、本実施形態では、図7に示すように、コンタクトホール40A、40Cの内側面にSiO層41A、41B(図2SのSiO層41a、41bに対応)が形成され、コンタクトホール40A、40Cを介して、配線金属層42B(図2Sの配線金属層42bに対応)により、NiSi層28aaとNiSi層36Aが接続されている。
同様に、NiSi層28Bは、平面視において、NiSi層28Bの側面がコンタクトホール40B(図2Sでのコンタクトホール40bに対応)の形成予定部分と接して又は横切って形成されている。そして、NiSi層28Bは、平面視において、NiSi層28Bの側面がコンタクトホール40D(図2Sのコンタクトホール40dに対応)の形成予定部分を横切って形成されている。この結果、図7に示すように、平面視において、NiSi層28Bはコンタクトホール40Bの外周の少なくとも一部と接し、NiSi層28Bはコンタクトホール40Dと少なくとも一部が重なる。さらに、本実施形態では、図7に示すように、コンタクトホール40B、40Dの内側面にSiO層41C、41D(図2SのSiO層41c、41dに対応)が形成され、コンタクトホール40B、40Dを介して、配線金属層42A(図2Sの配線金属層42aに対応)により、TiN層18aとNiSi層28Bが接続されている。
第1実施形態においては、平面視において、NiSi層28bbがコンタクトホール40a、40bを囲み、NiSi層36aがコンタクトホール40aを囲んでいる。一方、本実施形態では、平面視において、NiSi層28Bが、コンタクトホール40A、40Bの外周の少なくとも一部と接して、NiSi層36Aが、コンタクトホール40Aの外周の少なくとも一部と接して、それぞれ、形成されている。また、当然ながら、NiSi層28B、36Aがコンタクトホール40A、40Bと接しないように形成されてもよい。
これにより、コンタクトホール40AとNiSi層28B、36Aとのマスク合せ余裕寸法、及びコンタクトホール40BとNiSi層28Bとのマスク合せ余裕寸法とを大きくできる。これはSRAMセル面積の縮小に繋がる。
また、第1実施形態においては、平面視において、NiSi層36a、28aがコンタクトホール40c、40dの全体と重なって形成されている。一方、本実施形態では、平面視において、NiSi層36A、28Bがコンタクトホール40C、40Dの少なくとも一部と重なって形成されている。
これにより、コンタクトホール40C、40DとNiSi層36A、28Bとのマスク合せ余裕寸法を大きくできる。これはSRAMセル面積の縮小に繋がる。
なお、第1実施形態では、SGTを用いたSRAM回路を例として説明したが、SGTを用いた他の回路形成においても本発明を適用することができる。SGTの特徴は、回路形成において、高密度構造である。このため、例えば第1実施形態で示したように、各Si柱6a、6b、6cの内部のN層31b、31c、32b、32c、P層31a、32a、及び各Si柱6a、6b、6cの頂部のN層38b、38c、P層38aのいずれかに繋がって水平方向に配置された電源配線金属層VDD、グランド配線金属層VSS、ビット線配線金属層BL、及び反転ビット線配線金属層BLRと、各Si柱6a、6b、6cの外周を囲んだゲートTiN層18c、18d、18eに繋がって水平方向に配置された配線導体層であるNiSi層28aa、28bb、36a、36bと、水平方向に配置されたゲートTiN層18a、18bとは、平面視において一部重なって形成される。このような、平面視における配線導体層の重なりは、他のSGTを用いた回路形成においても同様に生じる。このことは、本発明に係るその他の実施形態においても同様である。
また、SGTの特徴は、半導体柱の中にソース、ドレインとなる不純物領域を形成して、半導体柱を囲んでゲート絶縁層とゲート導体層を形成しているところにある。これによって、平面視においてソース、ドレイン不純物領域とゲート絶縁層、ゲート導体層が、ほぼ半導体柱の中に集積される。ソース、ドレイン不純物領域とゲート絶縁層、ゲート導体層は、水平方向に形成された配線導体層に繋がる。第1実施形態における下部SGTのゲートTiN層18a、18bは、Si柱6a、6b、6cの外周を囲んだゲート導体層部分と、水平方向に繋がった配線導体層部分からなる。同様に、下部SGTのソースP層8aa、N層8bb、8ccは、Si柱6a、6b、6cの底部のソース不純物領域と、水平方向に繋がった配線導体層部分からなる。同様に、Si柱6a、6b、6c頂部の上部SGTのドレインP層38a、N層38b、38cは、コンタクトホール45a、45b、45cを介して水平方向に繋がった配線導体層である配線金属層VDD、VSS、BLに接続されている。本発明では、SGTに繋がる配線導体層間の接続を高密度形成できる特徴を持つ。このことは、本発明に係るその他の実施形態においても同様である。
なお、第1実施形態では、下部SGTのソースP層8aa、N層8bb、8ccを構成するSi柱6a、6b、6cの底部のソース不純物領域および互いに水平方向に繋がった配線導体層部分を、同じ材料層で形成したが、例えば配線導体層部分をシリサイドまたは金属で形成してもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第1実施形態では、平面視において下部配線導体層であるNiSi層28aaと、中間配線導体層であるNiSi層28bbと、上部配線導体層であるNiSi層36aとが重なって形成された領域にコンタクトホール40a、40cを形成した。この場合、NiSi層28aaは下部SGTのドレインN層31bに繋がっており、NiSi層28bbは上部SGTのドレインN層32bに接続され、NiSi層36aは上部SGTのゲートTiN層18dに接続されている。また、第5実施形態では下部配線導体層は下部SGTのゲートTiN層18bにつながり、中間配線導体層は下部SGTと上部SGTのドレインN層31c、33cに繋がり、上部配線導体層は上部SGTのゲートTiN層18eに繋がっている。このように、SGTを用いた回路の設計に応じて、上部配線導体層、中間配線導体層、下部配線導体層とに繋がる、SGTのソース不純物領域、ドレイン不純物領域、ゲート導体層との組み合わせは適宜変更可能である。このことは、本発明に係るその他の実施形態においても同様である。
また、第1実施形態では、SRAMセル回路の場合について説明したが、SGTに接続され水平方向に延びる複数の配線導体層が平面視において互いに部分的に重なって存在するという構成を備えるのであれば他のSGT回路、例えばDRAM回路、MRAM回路、RRAM回路などにも、第1実施形態に係る柱状半導体装置の導体配線構造を適用できる。このことは、本発明に係るその他の実施形態においても同様である。
また、縦型NAND型フラッシュメモリ回路では、半導体柱をチャネルにして、この半導体柱を囲んだトンネル酸化層、電荷蓄積層、層間絶縁層、制御導体層よりなるメモリセルが複数段、垂直方向に形成されている。これらメモリセルの両端の半導体柱には、ソースに対応するソース線不純物層と、ドレインに対応するビット線不純物層がある。また、1つのメモリセルに対して、その両側のメモリセルの一方がソースならば、他方がドレインの役割を行う。このように、縦型NAND型フラッシュメモリ回路はSGT回路の1つである。従って、本発明はNAND型フラッシュメモリ回路に対しても適用することができる。
また、第1実施形態では、コンタクトホール40a、40bは、最上層のSiO層39からNiSi層28aa、TiN層18aの上表面まで形成されているが、コンタクトホール40a、40bのオーバエッチングにより、コンタクトホール40a、40bは、SiO層39からNiSi層28aa、TiN層18aの内部まで形成されてもよいことは言うまでもない。このことは、本発明に係るその他の実施形態においても同様である。
また、第1実施形態では、Si柱6a、6b、6cのそれぞれに、2個のSGTを形成したが、1個、または3個以上を形成する回路形成においても、本発明を適用できる。このことは、本発明に係るその他の実施形態においても同様に適用可能である。
また、第1実施形態では、Ni層21a、21bのNi原子によるP型ポリSi層22a、22b、N型ポリSi層26a、26bのシリサイド化に伴ってNiSi層28a、28bを空間25a、25b、25c内へ突起させた。このNi層21a、21bの代わりに、チタン(Ti)、コバルト(Co)などの他の金属層を用いてシリサイド層の空間25a、25b、25c内への突起を行ってもよい。また、金属原子を多く含んだシリサイド層を、スパッタ蒸着などにより形成して、その後に、シリサイド層の空間25a、25b、25c内への突起を行ってもよい。また、他の方法を用いて、N層31b、31c、32b、32c、P層31a、32a、そして各Si柱6a、6b、6cの外周を囲んだゲートTiN層18c、18d、18eに繋がって水平方向に配置された配線導体層であるNiSi層28aa、28bb、36a、36bとの接続を行ってもよい。このことは、本発明に係るその他の実施形態においても同様に適用可能である。
また、第1実施形態では、コンタクトホール40a、40bの側面に面した、上部配線導体層であるNiSi層36a、28bbの側面にSiO層41a、41cが形成されるように説明したが、RIEエッチングをオーバエッチングにより、NiSi層36a、28bbの側面からSiO層41a、41cを除去されていてもよい。このことは、本発明に係るその他の実施形態においても同様に適用可能である。
また、第1実施形態では、SiO層基板1上にSi柱6a、6b、6cを形成してSRAMセル回路を形成したが、SiO層基板1の代わりにSOI(Silicon on Insulator)基板、Si基板などの他の基板を用いてもよい。Si基板の場合、Si基板表層にSi柱6a、6b、6c底部のソースまたはドレインのN層またはP層に対応したウエル構造を儲けてもよい。このことは、本発明に係るその他の実施形態においても同様に適用可能である。
また、第1実施形態における、コンタクトホール40a、40b、40c、40d、45a、45b、45c、45d、47、49a、49bに充満又は接続される配線金属層42a、42b、VDD、VSS、WL、BL、BLRは、コンタクト層、バリア層などを含む複数の導体層より構成されてもよい。また、コンタクトホール40a、40b、40c、40d、45a、45b、45c、45d、47、49a、49bの一部または全てに、例えばタングステン(W)、銅(Cu)などの金属層を埋め込み、その後に他の金属層で配線導体層を形成してもよい。このことは、本発明に係るその他の実施形態においても同様である。
また、第1実施形態では、Si柱6a、6b、6c側面表面とNiSi層28aa、28bbとの接続、Si柱6a、6b、6c内でのNiSi層30a、30b、30c、32a、32b、32cの形成、P層31a、33a、N層31b、31c、33b、33cの形成は、図2Kにおける熱処理によって行った。これら、Si柱6a、6b、6c側面表面とNiSi層28aa、28bbとの接続、Si柱6a、6b、6c内のNiSi層30a、30b、30c、32a、32b、32cの形成、P層31a、33a、N層31b、31c、33b、33cの形成は、SGTを製造する最終工程までに行われればよい。このことは、本発明に係るその他の実施形態においても同じである。
また、第1実施形態では、SiN層15、35の単体材料層を用いて説明したが、複合材料層、例えば、下部にSiO層、上部にSiN層を有する複合材料層を用いてもよい。また、SiN層15、35に換えて、HFイオンの拡散係数が小さい絶縁材料層を用いてもよい。このことは、本発明に係るその他の実施形態においても適用可能である。
また、上記各実施形態では、半導体柱、ソース、ドレインなどの半導体領域としてSi(シリコン)を用いた例について説明した。しかしこれに限られず、本発明の技術思想は、SiGeのようにSiを含んだ半導体材料、またはSi以外の半導体材料を用いた、SGTを有する半導体装置にも適用可能である。
また、第1実施形態では、ゲート導電層がTiN層18a、18b、18c、18dからなる形態とした。しかしこれに限られず、ゲート導電層は、他の金属材料からなる形態でもよい。また、ゲート導電層は、金属層と例えばポリSi層などからなる多層構造からなる形態でもよい。このことは、本発明に係るその他の実施形態においても同様に適用可能である。
また、第4実施形態では、各配線導体層として、TiN層18a、18b、CoSi層70a、NiSi層28bb、TiN層72a、72bを用いて説明したが、各配線導体層の材料の選択は、本実施形態が求める特性を満足するものであれば、ほかの材料層の組み合わせでもよい。このことは、本発明に係るその他の実施形態においても同様に適用可能である。
また、第4実施形態では、コンタクトホール73aに面するSiN層35の側面にもSiO層77aを形成したが、当該側面からSiO層を完全に除去して、NiSi層28aaの側面にのみSiO層77aを残存させてもよい。この場合でも、コンタクトホール73a内に形成される配線金属層42bはNiSi層28aaから絶縁される。このことは、本発明に係るその他の実施形態においても同様に適用可能である。
本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。上記実施例及び変形例は任意に組み合わせることができる。さらに、必要に応じて上記実施形態の構成要件の一部を除いても本発明の技術思想の範囲内となる。
[付記]
[付記1]
基板上に前記基板平面に垂直に形成された半導体柱と、前記半導体柱の外周を囲んで形成されたゲート絶縁層と、前記ゲート絶縁層を囲んで形成されたゲート導体層と、前記半導体柱内に形成されたソースとして機能する第1の不純物領域と、前記半導体柱内に形成されたドレインとして機能する第2の不純物領域と、を有する1個または複数個のSGT(Surrounding Gate Transistor)と、
それぞれが前記SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ平面視において互いに少なくとも部分的に重なっている、第1の配線導体層及び前記第1の配線導体層の上方に存在する少なくとも1つの第2の配線導体層と、
前記第1の配線導体層に底部が接し、前記第2の配線導体層に側面が接している、管状絶縁膜と、
前記管状絶縁膜の内部に形成され、前記第1の配線導体層に接続されている引き出し導体層と、を備える、
ことを特徴とするSGTを有する柱状半導体装置。
[付記2]
前記第2の配線導体層の最上層に底部が接する別の管状絶縁膜と、
前記別の管状絶縁膜の内部に形成され、前記引き出し導体層の上表面と、前記第2の配線導体層の前記最上層の上表面とに、接続されている別の引き出し導体層と、
をさらに備える、
ことを特徴とする付記1に記載のSGTを有する柱状半導体装置。
[付記3]
平面視において、前記別の引き出し導体層は前記引き出し導体層を囲んでいる、
ことを特徴とする付記2に記載のSGTを有する柱状半導体装置。
[付記4]
平面視において、前記第2の配線導体層のうち少なくとも1つが前記引き出し導体層の全周を囲んでいる、
ことを特徴とする付記2に記載のSGTを有する柱状半導体装置。
[付記5]
平面視において、前記管状絶縁膜は前記第2の配線導体層のうち少なくとも1つに面して外周方向に広がる拡張部を有する、
ことを特徴とする付記1に記載のSGTを有する柱状半導体装置。
[付記6]
基板上に前記基板平面に垂直に形成された半導体柱と、前記半導体柱の外周を囲んで形成されたゲート絶縁層と、前記ゲート絶縁層を囲んで形成されたゲート導体層と、前記半導体柱内に形成された第1の不純物領域と、前記半導体柱内に形成された第2の不純物領域と、を有する1個または複数個の半導体構造体、並びに、
それぞれが前記半導体構造体のいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ平面視において互いに少なくとも部分的に重なった第1の配線導体層及び前記第1の配線導体層の上方に存在する少なくとも1つの第2の配線導体層
を含む積層構造体を提供する積層構造体提供工程と、
前記第1の配線導体層の上表面又は内部まで、前記第2の配線導体層を貫通する又は前記第2の配線導体層に接するコンタクトホールを形成するコンタクトホール形成工程と、
前記第1の配線導体層の露出面を除いて、前記コンタクトホールに面した前記積層構造体の側面に管状絶縁膜を形成する管状絶縁膜形成工程と、
前記コンタクトホール内に、前記第1の配線導体層の前記露出面に接続されている引き出し導体層を形成する引き出し導体層形成工程と、
を備える、
ことを特徴とするSGTを有する柱状半導体装置の製造方法。
[付記7]
前記コンタクトホール形成工程において、前記コンタクトホールの形成の前後のいずれかで、前記第2の配線導体層の最上層の上表面又は内部まで別のコンタクトホールをさらに形成し、
前記管状絶縁膜形成工程において、前記管状絶縁膜は、前記第2の配線導体層の前記最上層の露出面を除いて、前記別のコンタクトホールに面した前記積層構造体の側面に別の管状絶縁膜をさらに形成し、
前記引き出し導体層形成工程において、前記別のコンタクトホール内に、前記第2の配線導体層の前記最上層の前記露出面及び前記管状絶縁膜に接続されている別の引き出し導体層をさらに形成する、
ことを特徴とする付記6に記載のSGTを有する柱状半導体装置の製造方法。
[付記8]
前記コンタクトホール形成工程において、前記コンタクトホールを形成した後に前記別のコンタクトホールを形成し、
前記別のコンタクトホールは、平面視において、前記コンタクトホールの全体または一部を囲んで形成される、
ことを特徴とする付記7に記載のSGTを有する柱状半導体装置の製造方法。
[付記9]
前記コンタクトホール形成工程は、
前記積層構造体上に、孔を有するマスク材料層を形成するマスク材料層形成工程と、
前記マスク材料層をマスクに前記積層構造体を垂直方向にエッチングして、前記第2の配線導体層の前記最上層の上表面又は内部まで続く前記別のコンタクトホールを形成し、その後、前記積層構造体を等方エッチングして、平面視における前記別のコンタクトホールの幅を前記孔より大きくする、上部コンタクトホール形成工程と、
前記マスク材料層をマスクに前記積層構造体を垂直方向にエッチングして、前記第1の配線導体層の上表面又は内部まで、前記第2の配線導体層を貫通する又は前記第2の配線導体層に接する前記コンタクトホールを形成する下部コンタクトホール形成工程と、
前記マスク材料層を除去するマスク材料層除去工程と、を含む
ことを特徴とする付記7に記載のSGTを有する柱状半導体装置の製造方法。
[付記10]
前記管状絶縁膜形成工程では、前記コンタクトホール内に絶縁材料を充填し、その後、エッチングにより、前記コンタクトホールに面した前記積層構造体の側面に絶縁膜を残しつつ、前記第1の配線導体層の前記露出面まで充填した前記絶縁材料を除去する、
ことを特徴とする付記6に記載のSGTを有する柱状半導体装置の製造方法。
[付記11]
前記コンタクトホール形成工程後で前記管状絶縁膜形成工程より前に、前記第2の配線導体層のうち少なくとも1つの、前記コンタクトホールに面した側面を、平面視において、前記コンタクトホールより外側にエッチングして、該第2の配線導体層により囲まれた前記コンタクトホールの一部を拡張するコンタクトホール拡張工程をさらに備える、
ことを特徴とする付記6に記載のSGTを有する柱状半導体装置の製造方法。
本出願は、2015年4月6日に出願された国際出願第PCT/JP2015/060763号及び2015年7月8日に出願された国際出願第PCT/JP2015/069689号に基づく優先権を主張するものである。この元となる特許出願の開示内容は参照により全体として本出願に含まれる。
本発明に係る、SGTを有る柱状半導体装置の製造方法によれば、高集積度な半導体装置が得られる。
Pc1、Pc2 PチャネルSGT
Nc1、Nc2、Nc3、Nc4、SN1、SN2 NチャネルSGT
BLt ビット線端子
BLRt 反転ビット線端子
WLt ワード線端子
Vss グランド端子
Vdd 電源端子
C1、C2 回路領域
Gp1、Gp2、Gn1、Gn2、Gs1、Gs2 ゲート
1 SiO層基板
2、2a1、2a2、2a3、2b1、2b2、2b3、4、4a、4b、4c i層
Ns1、Ns2、Nd1、Nd2、Sd1、Sd2、NS1、ND、SS1、SD1、SD2、SS2、8b、8c、8bb、8cc、31b、31c、32b、32c、33b、33c、38b、38c N
8a、8aa、38a、31a、32a、33a P
Ox1、Ox2、Ox3、3、3a、3b、3c、5、5a、5b、5c、7a、7b、7c、10、14、14a、14b、14c、14d、23a、23b、23aa、23bb、23B、37、39、41a、41b、41c、41d、41A、41B、41C、41D、44、46、48、51a、60a、60b、61a、61b、77a、77b、81a、81b、82a、82b、82c SiO
SP1、SP2、SP3、6a、6b、6c Si柱
11、11a、11b、11c、11d HfO
12、12a、12b、18a、18b、18c、18d、18e、63a、63b、72a、72a、72b TiN層
15、35、52、53 SiN層
16、27、54、75a、75b レジスト層
20a、20b、20c、20d、20e、20f TiO層
21a、21b Ni層
22a、22b P型ポリSi層
26a、26b N型ポリSi層
25a、25b、25c 空間
28a、28b、28aa、28bb、28B、30a、30b、30c、32a、32b、32c、36a、36b、36A、64a、64b、80a、80b NiSi層
70a、71a、71b、71c CoSi層
40a、40b、40c、40d、40A、40B、40C、40D、45a、45b、45c、45d、47、49a、49b、56a、56b、58a、58b、59a、59b、73a、73b、83a、83b コンタクトホール
42a、42b、42A、42B 配線金属層
VDD 電源配線金属層
VSS グランド配線金属層
WL ワード線配線金属層
BL ビット線配線金属層
BLR 反転ビット線配線金属層

Claims (13)

  1. 基板上に前記基板平面に垂直に形成された半導体柱と、前記半導体柱の外周を囲んで形成されたゲート絶縁層と、前記ゲート絶縁層を囲んで形成されたゲート導体層と、前記半導体柱内に形成されたソースとして機能する第1の不純物領域と、前記半導体柱内に形成されたドレインとして機能する第2の不純物領域と、を有する1個または複数個のSGT(Surrounding Gate Transistor)と、
    それぞれが前記SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ平面視において互いに少なくとも部分的に重なっている、第1の配線導体層及び前記第1の配線導体層の上方に存在する少なくとも1つの第2の配線導体層と、
    前記第1の配線導体層と前記第2の配線導体層との間に存在する層間絶縁層と、
    前記第1の配線導体層に底部が接し、前記第2の配線導体層及び前記層間絶縁層に側面が接している、管状絶縁膜と、
    前記管状絶縁膜の内部を充填して形成され、前記第1の配線導体層に接続されている引き出し導体層と、を備える、
    ことを特徴とするSGTを有する柱状半導体装置。
  2. 前記SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ、前記第1の配線導体層及び前記第2の配線導体層と平面視において互いに少なくとも部分的に重なっており、前記第2の配線導体層の上方に存在する第3の配線導体層と、
    前記第3の配線導体層の最上層に底部が接する別の管状絶縁膜と、
    前記別の管状絶縁膜の内部に形成され、前記引き出し導体層の上表面と、前記第3の配線導体層の前記最上層の上表面とに、接続されている別の引き出し導体層と、
    をさらに備える、
    ことを特徴とする請求項1に記載のSGTを有する柱状半導体装置。
  3. 基板上に前記基板平面に垂直に形成された半導体柱と、前記半導体柱の外周を囲んで形成されたゲート絶縁層と、前記ゲート絶縁層を囲んで形成されたゲート導体層と、前記半導体柱内に形成されたソースとして機能する第1の不純物領域と、前記半導体柱内に形成されたドレインとして機能する第2の不純物領域と、を有する1個または複数個のSGT(Surrounding Gate Transistor)と、
    それぞれが前記SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ平面視において互いに少なくとも部分的に重なっている、第1の配線導体層及び前記第1の配線導体層の上方に存在する少なくとも1つの第2の配線導体層と、
    前記第1の配線導体層と前記第2の配線導体層との間に存在する層間絶縁層と、
    前記第1の配線導体層に底部が接し、前記第2の配線導体層及び前記層間絶縁層に側面が接している、管状絶縁膜と、
    前記管状絶縁膜の内部に形成され、前記第1の配線導体層に接続されている引き出し導体層と、
    前記SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ、前記第1の配線導体層及び前記第2の配線導体層と平面視において互いに少なくとも部分的に重なっており、前記第2の配線導体層の上方に存在する第3の配線導体層と、
    前記第3の配線導体層の最上層に底部が接する別の管状絶縁膜と、
    前記別の管状絶縁膜の内部に形成され、前記引き出し導体層の上表面と、前記第3の配線導体層の前記最上層の上表面とに、接続されている別の引き出し導体層と、を備える、
    ことを特徴とするSGTを有する柱状半導体装置。
  4. 平面視において、前記別の引き出し導体層は前記引き出し導体層を囲んでいる、
    ことを特徴とする請求項2又は3に記載のSGTを有する柱状半導体装置。
  5. 平面視において、前記第2の配線導体層のうち少なくとも1つが前記引き出し導体層の全周を囲んでいる、
    ことを特徴とする請求項2又は3に記載のSGTを有する柱状半導体装置。
  6. 平面視において、前記管状絶縁膜は前記第2の配線導体層のうち少なくとも1つの側面に接するよう外周方向に広がる拡張部を有する、
    ことを特徴とする請求項1に記載のSGTを有する柱状半導体装置。
  7. 基板上に前記基板平面に垂直に形成された半導体柱と、前記半導体柱の外周を囲んで形成されたゲート絶縁層と、前記ゲート絶縁層を囲んで形成されたゲート導体層と、前記半導体柱内に形成された第1の不純物領域と、前記半導体柱内に形成された第2の不純物領域と、を有する1個または複数個の半導体構造体、
    それぞれが前記半導体構造体のいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ平面視において互いに少なくとも部分的に重なった第1の配線導体層及び前記第1の配線導体層の上方に存在する少なくとも1つの第2の配線導体層、並びに、
    前記第1の配線導体層と前記第2の配線導体層との間に存在する層間絶縁層
    を含む積層構造体を提供する積層構造体提供工程と、
    前記第1の配線導体層の上表面又は内部まで、前記第2の配線導体層を貫通する又は前記第2の配線導体層に接し、且つ、前記層間絶縁層を貫通する又は前記層間絶縁層に接するコンタクトホールを形成するコンタクトホール形成工程と、
    前記第1の配線導体層の露出面を除いて、前記コンタクトホールに面した前記積層構造体の側面に管状絶縁膜を形成する管状絶縁膜形成工程と、
    前記コンタクトホール内に、前記第1の配線導体層の前記露出面に接続され、且つ、前記コンタクトホール内を充填している引き出し導体層を形成する引き出し導体層形成工程と、
    を備える、
    ことを特徴とするSGTを有する柱状半導体装置の製造方法。
  8. 前記積層構造体提供工程において、SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ、前記第1の配線導体層及び前記第2の配線導体層と平面視において互いに少なくとも部分的に重なっており、前記第2の配線導体層の上方に存在する第3の配線導体層をさらに形成し、
    前記コンタクトホール形成工程において、前記コンタクトホールの形成の前後のいずれかで、前記第3の配線導体層の最上層の上表面又は内部まで別のコンタクトホールをさらに形成し、
    前記管状絶縁膜形成工程において、前記管状絶縁膜は、前記第3の配線導体層の前記最上層の露出面を除いて、前記別のコンタクトホールに面した前記積層構造体の側面に別の管状絶縁膜をさらに形成し、
    前記引き出し導体層形成工程において、前記別のコンタクトホール内に、前記第3の配線導体層の前記最上層の前記露出面及び前記管状絶縁膜に接続されている別の引き出し導体層をさらに形成する、
    ことを特徴とする請求項に記載のSGTを有する柱状半導体装置の製造方法。
  9. 基板上に前記基板平面に垂直に形成された半導体柱と、前記半導体柱の外周を囲んで形成されたゲート絶縁層と、前記ゲート絶縁層を囲んで形成されたゲート導体層と、前記半導体柱内に形成された第1の不純物領域と、前記半導体柱内に形成された第2の不純物領域と、を有する1個または複数個の半導体構造体、
    それぞれが前記半導体構造体のいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ平面視において互いに少なくとも部分的に重なった第1の配線導体層及び前記第1の配線導体層の上方に存在する少なくとも1つの第2の配線導体層、並びに、
    前記第1の配線導体層と前記第2の配線導体層との間に存在する層間絶縁層
    を含む積層構造体を提供する積層構造体提供工程と、
    前記第1の配線導体層の上表面又は内部まで、前記第2の配線導体層を貫通する又は前記第2の配線導体層に接し、且つ、前記層間絶縁層を貫通する又は前記層間絶縁層に接するコンタクトホールを形成するコンタクトホール形成工程と、
    前記第1の配線導体層の露出面を除いて、前記コンタクトホールに面した前記積層構造体の側面に管状絶縁膜を形成する管状絶縁膜形成工程と、
    前記コンタクトホール内に、前記第1の配線導体層の前記露出面に接続されている引き出し導体層を形成する引き出し導体層形成工程と、
    を備え、
    前記積層構造体提供工程において、SGTのいずれかの前記ゲート導体層、前記第1の不純物領域、又は前記第2の不純物領域に接続され、前記基板平面に水平に延在し、且つ、前記第1の配線導体層及び前記第2の配線導体層と平面視において互いに少なくとも部分的に重なっており、前記第2の配線導体層の上方に存在する第3の配線導体層をさらに形成し、
    前記コンタクトホール形成工程において、前記コンタクトホールの形成の前後のいずれかで、前記第3の配線導体層の最上層の上表面又は内部まで別のコンタクトホールをさらに形成し、
    前記管状絶縁膜形成工程において、前記管状絶縁膜は、前記第3の配線導体層の前記最上層の露出面を除いて、前記別のコンタクトホールに面した前記積層構造体の側面に別の管状絶縁膜をさらに形成し、
    前記引き出し導体層形成工程において、前記別のコンタクトホール内に、前記第3の配線導体層の前記最上層の前記露出面及び前記管状絶縁膜に接続されている別の引き出し導体層をさらに形成する、
    ことを特徴とするSGTを有する柱状半導体装置の製造方法。
  10. 前記コンタクトホール形成工程において、前記コンタクトホールを形成した後に前記別のコンタクトホールを形成し、
    前記別のコンタクトホールは、平面視において、前記コンタクトホールの全体または一部を囲んで形成される、
    ことを特徴とする請求項8又は9に記載のSGTを有する柱状半導体装置の製造方法。
  11. 前記コンタクトホール形成工程は、
    前記積層構造体上に、孔を有するマスク材料層を形成するマスク材料層形成工程と、
    前記マスク材料層をマスクに前記積層構造体を垂直方向にエッチングして、前記第3の配線導体層の前記最上層の上表面又は内部まで続く前記別のコンタクトホールを形成し、その後、前記積層構造体を等方エッチングして、平面視における前記別のコンタクトホールの幅を前記孔より大きくする、上部コンタクトホール形成工程と、
    前記マスク材料層をマスクに前記積層構造体を垂直方向にエッチングして、前記第1の配線導体層の上表面又は内部まで、前記第2の配線導体層を貫通する又は前記第2の配線導体層に接する前記コンタクトホールを形成する下部コンタクトホール形成工程と、
    前記マスク材料層を除去するマスク材料層除去工程と、を含む
    ことを特徴とする請求項8又は9に記載のSGTを有する柱状半導体装置の製造方法。
  12. 前記管状絶縁膜形成工程では、前記コンタクトホール内に絶縁材料を充填し、その後、エッチングにより、前記コンタクトホールに面した前記積層構造体の側面に絶縁膜を残しつつ、前記第1の配線導体層の前記露出面まで充填した前記絶縁材料を除去する、
    ことを特徴とする請求項に記載のSGTを有する柱状半導体装置の製造方法。
  13. 前記コンタクトホール形成工程後で前記管状絶縁膜形成工程より前に、前記第2の配線導体層のうち少なくとも1つの、前記コンタクトホールに面した側面を、平面視において、前記コンタクトホールより外側にエッチングして、該第2の配線導体層により囲まれた前記コンタクトホールの一部を拡張するコンタクトホール拡張工程をさらに備える、
    ことを特徴とする請求項に記載のSGTを有する柱状半導体装置の製造方法。
JP2017511450A 2015-04-06 2015-10-09 Sgtを有する柱状半導体装置と、その製造方法 Active JP6378826B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
PCT/JP2015/060763 WO2016162927A1 (ja) 2015-04-06 2015-04-06 柱状半導体メモリ装置と、その製造方法
JPPCT/JP2015/060763 2015-04-06
PCT/JP2015/069689 WO2017006468A1 (ja) 2015-07-08 2015-07-08 柱状半導体メモリ装置と、その製造方法
JPPCT/JP2015/069689 2015-07-08
PCT/JP2015/078776 WO2016163045A1 (ja) 2015-04-06 2015-10-09 Sgtを有する柱状半導体装置と、その製造方法

Publications (2)

Publication Number Publication Date
JPWO2016163045A1 JPWO2016163045A1 (ja) 2017-09-28
JP6378826B2 true JP6378826B2 (ja) 2018-08-22

Family

ID=57072210

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2017511450A Active JP6378826B2 (ja) 2015-04-06 2015-10-09 Sgtを有する柱状半導体装置と、その製造方法
JP2017544382A Active JP6503470B2 (ja) 2015-04-06 2016-06-01 柱状半導体装置の製造方法
JP2018520341A Active JP6542990B2 (ja) 2015-04-06 2016-12-28 柱状半導体装置の製造方法
JP2018559129A Active JP6793409B2 (ja) 2015-04-06 2017-12-21 柱状半導体装置の製造方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2017544382A Active JP6503470B2 (ja) 2015-04-06 2016-06-01 柱状半導体装置の製造方法
JP2018520341A Active JP6542990B2 (ja) 2015-04-06 2016-12-28 柱状半導体装置の製造方法
JP2018559129A Active JP6793409B2 (ja) 2015-04-06 2017-12-21 柱状半導体装置の製造方法

Country Status (3)

Country Link
US (4) US10217865B2 (ja)
JP (4) JP6378826B2 (ja)
WO (4) WO2016163045A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6378826B2 (ja) * 2015-04-06 2018-08-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Sgtを有する柱状半導体装置と、その製造方法
CN110366775B (zh) * 2016-12-28 2023-06-02 新加坡优尼山帝斯电子私人有限公司 柱状半导体装置的制造方法
US11211384B2 (en) * 2017-01-12 2021-12-28 Micron Technology, Inc. Memory cells, arrays of two transistor-one capacitor memory cells, methods of forming an array of two transistor-one capacitor memory cells, and methods used in fabricating integrated circuitry
KR102350485B1 (ko) * 2017-08-18 2022-01-14 삼성전자주식회사 반도체 소자
WO2019142670A1 (ja) * 2018-01-19 2019-07-25 株式会社ソシオネクスト 半導体集積回路装置
US10756217B2 (en) * 2018-02-15 2020-08-25 Micron Technology, Inc. Access devices formed with conductive contacts
KR102431218B1 (ko) * 2018-10-01 2022-08-09 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 기둥상 반도체 장치의 제조 방법
US11349025B2 (en) * 2018-10-31 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-channel device to improve transistor speed
US11217680B2 (en) * 2019-05-23 2022-01-04 International Business Machines Corporation Vertical field-effect transistor with T-shaped gate
WO2020245946A1 (ja) * 2019-06-05 2020-12-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置の製造方法
WO2021005789A1 (ja) * 2019-07-11 2021-01-14 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法
US11373913B2 (en) * 2019-09-03 2022-06-28 Micron Technology, Inc. Method of forming an array of vertical transistors
US11177369B2 (en) * 2019-09-25 2021-11-16 International Business Machines Corporation Stacked vertical field effect transistor with self-aligned junctions
JP7350371B2 (ja) * 2019-10-30 2023-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置と、その製造方法
US11222892B2 (en) 2020-06-15 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Backside power rail and methods of forming the same
US11640987B2 (en) * 2021-02-04 2023-05-02 Applied Materials, Inc. Implant to form vertical FETs with self-aligned drain spacer and junction
WO2023281728A1 (ja) * 2021-07-09 2023-01-12 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体素子を用いたメモリ装置
EP4287241A4 (en) 2022-04-18 2023-12-27 Changxin Memory Technologies, Inc. SEMICONDUCTOR STRUCTURE AND PRODUCTION PROCESS THEREOF
CN116959984A (zh) * 2022-04-18 2023-10-27 长鑫存储技术有限公司 半导体结构及其制备方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Mos型半導体装置
JPH0324753A (ja) * 1989-06-22 1991-02-01 Nec Corp 半導体装置用パッケージ
US7052941B2 (en) 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
KR100510997B1 (ko) * 2000-06-29 2005-08-31 주식회사 하이닉스반도체 복합 반도체소자의 접합전극 형성방법
US6670642B2 (en) 2002-01-22 2003-12-30 Renesas Technology Corporation. Semiconductor memory device using vertical-channel transistors
DE10350751B4 (de) * 2003-10-30 2008-04-24 Infineon Technologies Ag Verfahren zum Herstellen eines vertikalen Feldeffekttransistors und Feldeffekt-Speichertransistor, insbesondere FLASH-Speichertransistor
JP4293193B2 (ja) * 2005-03-09 2009-07-08 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
JP2009141110A (ja) * 2007-12-06 2009-06-25 Elpida Memory Inc 半導体装置および半導体装置の製造方法
US8378425B2 (en) 2008-01-29 2013-02-19 Unisantis Electronics Singapore Pte Ltd. Semiconductor storage device
JP5632055B2 (ja) 2008-02-15 2014-11-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 半導体装置及びその製造方法
JP5356260B2 (ja) 2008-02-15 2013-12-04 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP5779702B2 (ja) * 2008-02-15 2015-09-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 半導体装置及びその製造方法
WO2009110048A1 (ja) 2008-02-15 2009-09-11 日本ユニサンティスエレクトロニクス株式会社 半導体装置及びその製造方法
JP6014726B2 (ja) 2008-02-15 2016-10-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 半導体装置及びその製造方法
US8211758B2 (en) 2008-02-15 2012-07-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and method of producing the same
JP2010040538A (ja) * 2008-07-31 2010-02-18 Toshiba Corp 半導体装置の製造方法
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
JP4530098B1 (ja) * 2009-05-29 2010-08-25 日本ユニサンティスエレクトロニクス株式会社 半導体装置
JP2011023543A (ja) * 2009-07-15 2011-02-03 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5583933B2 (ja) * 2009-07-28 2014-09-03 猛英 白土 半導体装置及びその製造方法
CN102034863B (zh) * 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法
US9373694B2 (en) * 2009-09-28 2016-06-21 Semiconductor Manufacturing International (Shanghai) Corporation System and method for integrated circuits with cylindrical gate structures
JP2012209340A (ja) * 2011-03-29 2012-10-25 Nec Corp 多層基板及び多層基板の製造方法
US8575584B2 (en) * 2011-09-03 2013-11-05 Avalanche Technology Inc. Resistive memory device having vertical transistors and method for making the same
JP5701831B2 (ja) 2012-09-06 2015-04-15 株式会社東芝 パスゲートを備えた半導体記憶装置
US9466668B2 (en) * 2013-02-08 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Inducing localized strain in vertical nanowire transistors
US9368619B2 (en) * 2013-02-08 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for inducing strain in vertical semiconductor columns
WO2014141485A1 (ja) * 2013-03-15 2014-09-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Sgtを有する半導体装置の製造方法
EP2999026B1 (en) 2013-05-15 2018-01-17 Sanyo Electric Co., Ltd. Battery pack manufacturing method
JP5612237B1 (ja) * 2013-05-16 2014-10-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Sgtを有する半導体装置の製造方法
JP5731073B1 (ja) * 2013-06-17 2015-06-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 半導体装置の製造方法、及び、半導体装置
KR20150028419A (ko) * 2013-09-06 2015-03-16 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
KR20150034980A (ko) * 2013-09-27 2015-04-06 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
KR20150037168A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 수직 채널 트랜지스터를 갖는 반도체 소자 및 그의 제조방법
JP5639317B1 (ja) * 2013-11-06 2014-12-10 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Sgtを有する半導体装置と、その製造方法
WO2015097798A1 (ja) * 2013-12-25 2015-07-02 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 柱状半導体装置の製造方法
US20150318288A1 (en) * 2014-05-01 2015-11-05 Globalfoundries Inc. Vertical transistor static random access memory cell
WO2015193940A1 (ja) * 2014-06-16 2015-12-23 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置の製造方法、及び、半導体装置
JP5692884B1 (ja) * 2014-08-19 2015-04-01 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Sgtを有する半導体装置の製造方法
JP5841696B1 (ja) * 2014-11-27 2016-01-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 柱状半導体装置と、その製造方法
JP5938529B1 (ja) * 2015-01-08 2016-06-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 柱状半導体装置と、その製造方法
US9385195B1 (en) * 2015-03-31 2016-07-05 Stmicroelectronics, Inc. Vertical gate-all-around TFET
JP6378826B2 (ja) * 2015-04-06 2018-08-22 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. Sgtを有する柱状半導体装置と、その製造方法
US9613955B1 (en) * 2015-12-10 2017-04-04 International Business Machines Corporation Hybrid circuit including a tunnel field-effect transistor
US9711618B1 (en) * 2016-03-31 2017-07-18 International Business Machines Corporation Fabrication of vertical field effect transistor structure with controlled gate length
US9954109B2 (en) * 2016-05-05 2018-04-24 International Business Machines Corporation Vertical transistor including controlled gate length and a self-aligned junction
US9865705B2 (en) * 2016-06-02 2018-01-09 International Business Machines Corporation Vertical field effect transistors with bottom source/drain epitaxy
US10580901B2 (en) * 2016-09-02 2020-03-03 International Business Machines Corporation Stacked series connected VFETs for high voltage applications
US10170616B2 (en) * 2016-09-19 2019-01-01 Globalfoundries Inc. Methods of forming a vertical transistor device
US10134642B2 (en) * 2016-09-28 2018-11-20 International Business Machines Corporation Semiconductor device and method of forming the semiconductor device
US9972494B1 (en) * 2016-11-15 2018-05-15 Globalfoundries Inc. Method and structure to control channel length in vertical FET device
US10164056B2 (en) * 2017-05-17 2018-12-25 International Business Machines Corporation Vertical field effect transistors with uniform threshold voltage

Also Published As

Publication number Publication date
WO2016163045A1 (ja) 2016-10-13
US10734391B2 (en) 2020-08-04
JPWO2016163045A1 (ja) 2017-09-28
JP6793409B2 (ja) 2020-12-02
JPWO2018123823A1 (ja) 2019-07-18
WO2017208486A1 (ja) 2017-12-07
US20190109140A1 (en) 2019-04-11
US20190252392A1 (en) 2019-08-15
WO2017061139A1 (ja) 2017-04-13
US20170323969A1 (en) 2017-11-09
WO2018123823A1 (ja) 2018-07-05
US10651181B2 (en) 2020-05-12
US10217865B2 (en) 2019-02-26
US10651180B2 (en) 2020-05-12
JPWO2017208486A1 (ja) 2018-08-30
JPWO2017061139A1 (ja) 2017-11-16
JP6542990B2 (ja) 2019-07-10
JP6503470B2 (ja) 2019-04-17
US20190237367A1 (en) 2019-08-01

Similar Documents

Publication Publication Date Title
JP6378826B2 (ja) Sgtを有する柱状半導体装置と、その製造方法
JP6104477B2 (ja) 柱状半導体メモリ装置と、その製造方法
JP6175196B2 (ja) 柱状半導体メモリ装置と、その製造方法
WO2014141485A1 (ja) Sgtを有する半導体装置の製造方法
JP5692884B1 (ja) Sgtを有する半導体装置の製造方法
JP5639318B1 (ja) Sgtを有する半導体装置の製造方法
JP6367495B2 (ja) 柱状半導体装置とその製造方法
JP7369471B2 (ja) 柱状半導体装置と、その製造方法
JP5430981B2 (ja) 半導体記憶装置及びその製造方法
JPWO2021005789A5 (ja)
US10410932B2 (en) Method for producing pillar-shaped semiconductor device
US10229916B2 (en) Method for producing pillar-shaped semiconductor device
JP2009170750A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170508

A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A5211

Effective date: 20170508

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180727

R150 Certificate of patent or registration of utility model

Ref document number: 6378826

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250