KR20150028419A - 반도체 장치 및 이의 제조 방법 - Google Patents

반도체 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150028419A
KR20150028419A KR20130106931A KR20130106931A KR20150028419A KR 20150028419 A KR20150028419 A KR 20150028419A KR 20130106931 A KR20130106931 A KR 20130106931A KR 20130106931 A KR20130106931 A KR 20130106931A KR 20150028419 A KR20150028419 A KR 20150028419A
Authority
KR
South Korea
Prior art keywords
pillar
spacer
hard mask
forming
mask pattern
Prior art date
Application number
KR20130106931A
Other languages
English (en)
Inventor
김명섭
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130106931A priority Critical patent/KR20150028419A/ko
Priority to US14/098,176 priority patent/US9111762B2/en
Publication of KR20150028419A publication Critical patent/KR20150028419A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H01L21/26553—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 기술에 따른 반도체 장치는 반도체 기판; 반도체 기판으로부터 수직 연장되고, 상면에 그루브가 형성되는 다수의 필라; 필라 상면과 필라 상부의 측면 둘레를 감싸도록 형성되는 살리사이드막; 및 살리사이드막의 상면과 측면을 감싸도록 형성되는 하부전극;을 포함할 수 있다.

Description

반도체 장치 및 이의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVIE}
본 발명은 반도체 장치 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 수직 트랜지스터를 갖는 반도체 장치 및 이의 제조 방법에 관한 것이다.
반도체 장치의 집적도가 증가함에 따라 트랜지스터의 채널 길이가 점차 감소되고 있다. 그러나 채널 길이의 감소는 DIBL(Drain Induced Barrier Lowering)현상, 핫 캐리어 효과(Hot carrier effect) 및 펀치 쓰루(Punch through)와 같은 단채널 효과(Short channel effect)를 초래하게 된다.
이러한 문제점을 해결하기 위한 방법으로 접합 영역 길이를 감소시키거나 트랜지스터의 채널 영역에 리세스를 형성하여 채널 길이를 증가시키는 방법 등 다양한 방법이 제안되고 있다.
그러나 반도체 장치의 집적도가 기가 비트(Giga bit)를 육박함에 따라 게이트 전극 양측에 접합 영역이 형성되는 평판형 트랜지스터 구조로는 채널 길이를 스케일링 하더라도 요구되는 소자 면적을 만족시키기 어렵다. 따라서 상기의 문제를 해결하기 위해 제안된 기술이 수직 채널 트랜지스터이다.
한편, 도 4를 참조하여 종래의 수직 트랜지스터를 갖는 반도체 장치를 설명하면 다음과 같다.
종래의 반도체 장치는 반도체 기판(210)으로부터 수직 방향으로 연장되는 다수의 필라(215)와, 각 필라(215)의 측면 하부를 감싸는 게이트 절연막(230)과, 게이트 절연막(230)에 의해 둘러 쌓인 필라(115)를 감싸는 게이트 전극(240)과, 각 필라(215)의 측면 상부를 감싸는 스페이서(250)를 포함한다. 그리고 필라(215)의 상면에는 실리사이드막(280)이 형성되고, 이러한 실리사이드막(280)의 상에는 하부전극(290)이 형성된다.
상기와 같은 수직 채널 트랜지스터를 갖는 반도체 장치 특히, 상변화 메모리 소자는 축소화(Shrink) 추세에 따라 공정 난이도가 매우 높아지고 있다. 특히, 20nm급 이하에서는 축소화 추세에 따라 나타나는 콘택 저항의 증가에 의해 온 전류(On Current)가 감소되는 문제점이 있다.
따라서 최근의 반도체 장치는 콘택 저항의 감소에 의한 온 전류를 증가시키는 방법이 요구되고 있다.
본 발명의 실시예는 반도체 장치 제조 시 콘택 저항의 감소에 의해 온 전류가 증가되는 반도체 장치 및 이의 제조 방법을 제공한다.
본 발명의 실시예에 따른 반도체 장치는, 반도체 기판; 상기 반도체 기판으로부터 수직 연장되고, 상면에 그루브가 형성되는 다수의 필라; 상기 필라 상면과 상기 필라 상부의 측면 둘레를 감싸도록 형성되는 살리사이드막; 및 상기 살리사이드막의 상면과 측면을 감싸도록 형성되는 하부전극;을 포함할 수 있다.
본 발명의 실시예에 따른 반도체 장치 제조방법은, 제1하드 마스크 패턴을 이용하여 다수의 필라를 포함하는 반도체 기판을 제공하는 단계; 상기 필라의 상면에 그루브를 형성하는 단계; 상기 그루브가 형성된 상기 필라의 상면 및 상기 필라 상부의 측면 둘레를 감싸는 살리사이드막을 형성하는 단계; 및 상기 살리사이드막을 감싸는 하부전극을 형성하는 단계;를 포함할 수 있다.
본 기술에 의하면, 수직형 트랜지스터와 하부 전극과의 접촉면적이 증가되어 콘택 저항이 감소되고, 온 전류가 증가할 수 있다.
도 1은 본 발명의 실시예에 따른 반도체 장치를 도시한 단면도이다.
도 2a 내지 도 2i는 본 발명의 일실시예에 따른 반도체 장치의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 3a 내지 도 3l는 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위해 도시한 단면도이다.
도 4는 종래의 반도체 장치를 도시한 단면도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
이하, 본 발명의 실시예에 따른 반도체 장치는 상변화 메모리 소자(PRAM: Phase change Random Access Memory)를 이용하여 설명할 것이다. 그러나, 본 발명은 저항성 메모리 소자(RRAM: Resistive RAM), 강유전체 메모리 소자(FRAM:Ferroelectric RAM), 자기 저항 메모리 소자(MRAM: Magnetic RAM)과 같이 저항체를 이용한 비휘발성 메모리 장치에 모두 적용될 수 있음은 본 발명이 속하는 기술의 당업자에게 자명하다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치(상변화 메모리 소자)는 수직 트랜지스터 구조체를 포함한다.
수직 트랜지스터 구조체는 반도체 기판(10)으로부터 수직 방향으로 연장되는 다수의 필라(15)와, 반도체 기판(10)의 표면에 형성되고 각 필라(15)의 측면 하부를 감싸는 게이트 절연막(30)과, 게이트 절연막(30)에 의해 둘러 쌓인 필라(15)를 감싸는 게이트 전극(40)과, 각 필라(15)의 측면 상부를 감싸는 스페이서(50,60)와, 각 필라(15)의 상부 영역에 형성되는 살리사이드막(80)과, 각 필라(15)의 상측에서 살리사이드막(80)을 감싸는 하부전극(90)을 포함한다.
필라(15)는 상술한 바와 같이 반도체 기판(10)으로부터 수직 방향으로 연장된다. 이러한 필라(15)의 상면은 도시된 바와 같이 쌍봉낙타(Bactrian camel)의 혹과 같은 형상으로 형성된다.
게이트 절연막(30)은 필라(15)의 측면을 지정된 높이로 감싸도록 형성된다. 즉, 상기의 게이트 절연막(30)은 필라(15)의 측면 하부를 감싸게 된다.
게이트 전극(40)은 게이트 절연막(30)의 측면을 감싸도록 형성된다.
스페이서(50,60)는 게이트 절연막(30) 및 게이트 전극(40)가 형성되지 않은 필라(15) 상부의 측면을 감싸도록 형성된다. 이러한 스페이서(50,60)는 필라(15)의 측면에서 게이트 전극(40)과 하부전극(90) 사이의 공간에서 필라(15)를 감싸도록 형성되는 제1스페이서(50)와, 제1스페이서(50)와 하부전극(90)의 측면을 감싸도록 형성되는 제2스페이서(60)를 포함한다.
제1스페이서(50)는 상술한 바와 같이 필라(15) 상부의 측면을 감싸게 마련된다. 이러한 제1스페이서(50)는 필라(15)를 형성하기 위한 하드 마스크 패턴(20,도 2a 참조)과 식각 선택비가 같거나 유사한 재질로 이루어질 수 있다. 예를 들면, 제1스페이서(50)는 산화물일 수 있다.
제2스페이서(60)는 상술한 바와 같이 제1스페이서(50) 및 하부전극(90)의 측면을 감싸도록 형성된다. 이러한 제2스페이서(60)는 제1스페이서(50)와 식각 선택비가 상이한 재질로 이루어질 수 있다. 예를 들면, 제2스페이서(60)는 질화물일 수 있다.
살리사이드막(80)은 상술한 바와 같이 필라(15) 상부의 측면 둘레 및 쌍봉낙타의 혹 형상의 필라(15) 상면을 감싸도록 형성된다. 즉, 살리사이드막(80)은 필라(15)의 측면 둘레에 형성되는 제1살리사이드막(80a)과, 이 제1살리사이드막(80a)과 연결되되 그루브(Groove)가 형성된 필라(15) 상면에 형성되는 제2살리사이드막(80b)을 포함할 수 있다. 이때 제2살리사이드막(80b)은 도시된 바와 같이 세리프(Serif)를 갖는 U자 형상으로 형성될 수 있다.
이러한 살리사이드막(80)은 필라의 상면(15b)에만 형성되는 종래와 달리 실질적인 표면적이 증가함을 알 수 있다.
즉, 본 발명의 실시예에서 살리사이드막(80)은 필라 상부의 측면(15a) 둘레 및 쌍봉낙타의 혹 형상을 위해 하향 및 상향 경사진 부분만큼 하부전극(90)과의 접촉면적이 증가되고, 이로 인해 하부전극(90)과의 콘택 저항이 감소된다. 그리고 하부전극(90)과의 콘택 저항이 감소됨에 따라 온 전류(On Current)가 증가된다.
미설명부호 70은 셀간 절연막이다.
한편, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 다음과 같다.
도 2a를 참조하면, 반도체 기판(10) 상에 하드 마스크막(미도시)을 증착한다. 하드 마스크막은 반도체 기판(10)과 식각 선택비를 갖는 물질, 예를 들면, 실리콘 산화막으로 형성할 수 있다. 그리고 하드 마스크막 상에 포토레지스트 패턴(미도시)을 공지의 방식으로 형성하고, 이 포토레지스트 패턴을 마스크로 하여 하드 마스크막을 식각하여 하드 마스크 패턴(20)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 하드 마스크 패턴(20)을 마스크로 하여 반도체 기판(10)을 소정 깊이만큼 식각하여, 반도체 기판(10)에 다수의 필라(15)를 형성한다.
그리고 다수의 필라(15)를 포함하는 반도체 기판(10) 즉, 노출된 필라(15)의 측면 및 필라(15) 사이의 반도체 기판 표면에 게이트 절연막(30)을 형성한다. 예를 들면, 게이트 절연막(30)은 실리콘 산화막(SiO2), 하프늄 산화막(HfO2), 탄탈륨 산화막(Ta2O5) 또는 ONO(Oxide/Nitride/Oxide)막이 이용될 수 있다.
필라(15) 및 게이트 절연막(30)이 형성된 후에는 반도체 기판(10)에 불순물을 도핑하여 소스 영역(미도시)을 형성할 수 있다.
이어서, 도 2c에 도시된 바와 같이, 전체 구조 상에 도전물질(40a)을 갭필하고, 갭필된 도전물질(40a)이 지정된 높이를 갖도록 에치백(Etch back)한다. 이 과정에서 게이트 절연막(30) 역시 갭필된 도전물질(40a) 동일한 높이를 갖도록 에치백할 수 있다.
다음으로, 도 2d에 도시된 바와 같이, 도전물질(40a)의 상측에 위치하는 필라(15) 및 하드 마스크 패턴(20)의 측면을 감싸는 제1스페이서(50)를 형성한다. 제1스페이서(50)는 도 2c에 도시된 결과물 상면의 단차를 따라 제1스페이서용 물질, 예를 들면, 하드 마스크 패턴(20)과 식각 선택비가 같거나 유사한 산화물을 증착하고, 이를 스페이서 식각함에 따라 형성된다.
이어서 제1스페이서(50)의 외측에 제2스페이서(60)를 형성한다. 제2스페이서(60)는 제1스페이서(50)를 포함하는 결과물 상면의 단차를 따라 제2스페이서용 물질, 예를 들면, 제1스페이서(50)와 식각 선택비가 상이한 물질 즉, 질화물을 증착하고, 이를 스페이서 식각함에 따라 형성된다.
이후 도전물질(40a,도 2c 참조)을 셀간 분리되도록 식각하여 게이트 전극(40)을 형성한다.
다음으로, 도 2e에 도시된 바와 같이, 도 2d에 도시된 결과물에 갭필 절연물질을 형성하고, 이를 제2스페이서(60)의 상면이 노출될 때까지 평탄화하여 셀간 절연막(70)을 형성한다.
다음으로, 도 2f에 도시된 바와 같이, 하드 마스크 패턴(20)과 필라(15)의 상부의 일부에 불순물을 도핑(Doping)하여 불순물 영역을 형성한다. 이때, 불순물의 도핑은 경사 이온주입(Tilt-implant)으로 수행될 수 있다.
상기의 과정에서 필라(15)는 경사 이온주입의 각도에 따라 중심 부분이 가장 깊게 불순물이 도핑되고, 가장자리 부분은 불순물이 도핑되지 않는다. 다시 말하면, 본 발명의 실시예에서 필라(15)는 불순물이 도핑된 영역이 나머지 부분과 서로 다른 식각비를 갖게 된다.
다음으로, 도 2g에 도시된 바와 같이, 하드 마스크 패턴(20)과, 불순물이 도핑된 영역의 필라(15) 상부와, 제1스페이서(50)의 상부 일부를 제거하여 필라(15) 상부의 상면과 측면을 노출시킨다.
상기의 과정에서 필라(15)의 상면에는 불순물이 도핑된 영역이 제거됨에 따라 그루브(16)가 형성된다. 이러한 그루브(16)는 필라(15)의 상면의 가장자리를 제외한 영역에서 라운드 형상으로 형성될 수 있다.
다음으로, 도 2h에 도시된 바와 같이, 상기의 과정을 통해 노출된 필라(15)의 측면 둘레 및 그루브(16)가 형성된 필라(15)의 상면을 따라 살리사이드(Salicide;Self Aligned Silicide)막(80)을 형성한다. 즉, 살리사이드막(80)은 필라(15)의 상부 측면 둘레 및 세리프를 갖는 U자 형상의 필라(15)의 상면을 감싸도록 형성된다.
상기의 살리사이드막의 형성과정은 다음과 같다.
도 2g에 도시된 결과물 중 하드 마스크 패턴(20)과 제1스페이스(50)의 일부가 제거되어 형성된 공간에 살리사이드 형성물질(미도시)을 증착한다. 예를 들면, 살리사이드 형성물질은 코발트(Co), 티타늄(Ti), 니켈(Ni) 및 텅스텐(W)과 같은 전이 금속막이 이용될 수 있다.
그리고 필라(15)와 살리사이드 형성물질을 반응시키기 위해 열처리한다. 그러면 살리사이드 형성물질은 필라(15)와 직접 접촉한 부분에 반응이 일어나서 실리콘과 금속의 선택적 반응을 통해 자기 정렬된 실리사이드막 즉, 살리사이드막(80)으로 형성된다.
이후 살리사이드막(80)으로 반응되지 않은 살리사이드 형성물질은 공지의 방식으로 제거한다.
다음으로, 도 2i에 도시된 바와 같이, 살리사이드막(80)이 형성된 필라(15) 상에 하부전극(90)을 형성한다. 이때의 하부전극(90)은 도 2h에 도시된 결과물에 도전물질을 증착하고, 이 도전물질을 에치백하고 평탄화함으로써 형성될 수 있다. 여기서 하부전극(90)을 이루는 도전물질로는 TiN, TaN, WN, NbN, TiSiN, TiAlN, TiBN, ZrSiN, WSiN, WBN, ZrAlN, MoAlN, TaSiN, TaAlN, Ti, W, Mo, Ta, TiSi, TaSi, TiON, TiAlON, WON 또는 TaON 등과 같은 물질이 사용될 수 있다.
이후 하부전극(90)의 상측에 상변화막(미도시)과 상부전극(미도시)을 형성하여 반도체 장치를 완성한다.
이하에서는 도 3a 내지 도 3를 참조하여 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 3a를 참조하면, 반도체 기판(10) 상에 제1하드 마스크 패턴(20)을 형성하고, 이 제1하드 마스크 패턴(20)을 마스크로 하여 반도체 기판(10)을 소정 깊이만큼 식각하여 다수의 필라(15)를 형성한다.
상기의 과정에서 제1하드 마스크 패턴(20)은 반도체 기판(10) 상에 이 반도체 기판(10)과 식각 선택비를 갖는 물질, 예를 들면, 실리콘 산화막으로 이루어진 하드 마스크막(미도시)을 증착하고, 하드 마스크막 상에 포토레지스트 패턴(미도시)을 공지의 방식으로 형성하고, 포토레지스트 패턴을 마스크로 하여 하드 마스크막을 식각하여 형성할 수 있다.
그리고 다수의 필라(15)를 포함하는 반도체 기판(10) 즉, 노출된 필라(15)의 측면 및 필라(15) 사이의 반도체 기판 표면에 게이트 절연막(30)을 형성한다. 예를 들면, 게이트 절연막(30)은 실리콘 산화막(SiO2), 하프늄 산화막(HfO2), 탄탈륨 산화막(Ta2O5) 또는 ONO(Oxide/Nitride/Oxide)막이 이용될 수 있다.
필라(15) 및 게이트 절연막(30)이 형성된 후에는 반도체 기판(10)에 불순물을 도핑하여 소스 영역(미도시)을 형성할 수 있다.
이어서, 도 3b에 도시된 바와 같이, 전체 구조 상에 도전물질(140)을 갭필하고, 제1하드 마스크 패턴(20)의 상면이 노출될 때까지 도전물질(140)을 평탄화 한다.
다음으로, 도 3c에 도시된 바와 같이, 도 3b에 도시된 결과물에서 제1하드 마스크 패턴(20)을 제거한다. 예로 들면, 제1하드 마스크 패턴(20)의 제거는 딥아웃을 통해 이루어질 수 있다.
다음으로, 도 3d에 도시된 바와 같이, 전체 구조 상에 절연물질(110), 예를 들면, 제1하드 마스크 패턴(20)과 식각 선택비가 상이한 질화물을 증착하고, 도 3e에 도시된 바와 같이 절연물질(110)을 스페이서 식각하여 임시(Temporary) 스페이서(110a)를 형성한다.
상기와 같이 절연물질(110)을 스페이서 식각하는 과정에서 필라(15)의 상면에는 그루브(16)가 형성될 수 있다. 그루브(16)는 임시 스페이서(110a)가 위치되는 필라(15)의 상면의 가장자리를 제외한 영역에서 라운드 형상으로 형성될 수 있다.
다음으로, 도 3f에 도시된 바와 같이, 전체 구조 상에 제2하드 마스크 물질(미도시)을 증착하고, 이 제2하드 마스크 물질을 도전물질(140)의 상면이 노출될 때까지 평탄화 하여 제2하드 마스크 패턴(120)을 형성한다.
상기의 제2하드 마스크 패턴은 도시된 바와 같이 그루브를 포함하는 필라(15)의 상면에 형성될 수 있다.
다음으로, 도 3g에 도시된 바와 같이, 갭필된 도전물질(140)이 지정된 높이를 갖도록 에치백(Etch back)한다. 이 과정에서 게이트 절연막(30) 역시 에치백된 도전물질(140a)과 동일한 높이를 갖도록 에치백할 수 있다.
다음으로, 도 3h에 도시된 바와 같이, 도전물질(140a)의 상측에 위치하는 필라(15) 및 제2하드 마스크 패턴(120)의 측면을 감싸는 제1스페이서(50)를 형성한다. 제1스페이서(50)는 도 3g에 도시된 결과물 상면의 단차를 따라 제1스페이서용 물질(미도시), 예를 들면, 제2하드 마스크 패턴(120)과 식각 선택비가 같거나 유사한 산화물을 증착하고, 이를 스페이서 식각함에 따라 형성된다.
이어서 제1스페이서(50)의 외측에 제2스페이서(60)를 형성한다. 제2스페이서(60)는 제1스페이서(50)를 포함하는 결과물 상면의 단차를 따라 제2스페이서용 물질(미도시), 예를 들면, 제1스페이서(50)와 식각 선택비가 상이한 물질 즉, 질화물을 증착하고, 이를 스페이서 식각함에 따라 형성된다.
이후 도전물질(140a,도 3g 참조)을 셀간 분리되도록 식각하여 게이트 전극(40)을 형성한다.
다음으로, 도 3i에 도시된 바와 같이, 도 3h에 도시된 결과물에 갭필 절연물질을 형성하고, 이를 제2스페이서(60)의 상면이 노출될 때까지 평탄화하여 셀간 절연막(70)을 형성한다.
다음으로, 도 3j에 도시된 바와 같이, 제2하드 마스크 패턴(120)과 제1스페이서(50)의 상부 일부를 제거하여 필라(15) 상부의 상면과 측면을 노출시킨다.
상기의 과정에서 필라(15)의 상면은 앞선 과정에서 그루브(16)가 형성됨에 따라 세리프를 갖는 U자 형상으로 형성될 수 있다.
다음으로, 도 3k에 도시된 바와 같이, 앞선 과정을 통해 노출된 필라(15)의 외면을 따라 살리사이드(Salicide;Self Aligned Silicide)막(80)을 형성한다. 즉, 살리사이드막(80)은 필라(15)의 상부 측면 둘레 및 세리프를 갖는 U자 형상의 필라(15)의 상면을 감싸도록 형성된다.
다음으로, 도 3l에 도시된 바와 같이, 살리사이드막(80)이 형성된 필라(15) 상에 하부전극(90)을 형성한다. 이때의 하부전극(90)은 도 3k에 도시된 결과물에 도전물질(미도시)을 증착하고, 이 도전물질을 에치백하고 평탄화함으로써 형성될 수 있다.
이어서, 하부전극(90)의 상측에 상변화막(미도시)과 상부전극(미도시)을 형성하여 반도체 장치를 완성한다.
따라서 상기의 제조방법들을 통해 제조되는 반도체 장치는 필라와 하부전극 사이에 형성되는 살리사이드막이 세리프를 갖는 U자 형상의 필라 상면과 필라 상부의 측면 둘레를 따라 형성됨에 따라, 종래와 비교할 때 살리사이드막의 실질적인 표면적이 증가함을 알 수 있다. 이로 인해 본 발명의 실시예에 따른 살리사이드막은 하부전극과의 접촉면적의 증가에 따라 하부전극과의 콘택 저항이 감소된다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10: 반도체 기판 15: 필라
16: 그루브 20: 하드 마스크 패턴
30: 게이트 절연막 40: 게이트 전극
50: 제1스페이서 60: 제2스페이서
80: 살리사이드막 90: 하부전극

Claims (16)

  1. 반도체 기판;
    상기 반도체 기판으로부터 수직 연장되고, 상면에 그루브가 형성되는 다수의 필라;
    상기 필라 상면과 상기 필라 상부의 측면 둘레를 감싸도록 형성되는 살리사이드막; 및
    상기 살리사이드막의 상면과 측면을 감싸도록 형성되는 하부전극;을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 그루브는 상기 필라 상면의 중앙부가 라운드 형상으로 함몰되어 형성된 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 살리사이드막은 상기 필라의 측면 둘레를 따라 형성되는 제1살리사이드막과, 상기 필라의 상면에 형성되어 상기 제1살리사이드막과 연결되되 세리프를 갖는 U자 형상으로 형성되는 제2살리사이드막을 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제1하드 마스크 패턴을 이용하여 다수의 필라를 포함하는 반도체 기판을 제공하는 단계;
    상기 필라의 상면에 그루브를 형성하는 단계;
    상기 그루브가 형성된 상기 필라의 상면 및 상기 필라 상부의 측면 둘레를 감싸는 살리사이드막을 형성하는 단계; 및
    상기 살리사이드막을 감싸는 하부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  5. 제4항에 있어서,
    상기 반도체 기판을 제공하는 단계 후에는,
    상기 제1하드 마스크 패턴의 측면과 상기 필라 상부 측면을 감싸는 제1스페이서를 형성하는 단계와,
    상기 필라의 상면에 경사 이온주입으로 불순물을 도핑하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 제5항에 있어서,
    상기 그루브를 형성하는 단계는,
    상기 제1스페이서의 상부와 상기 제1하드 마스크 패턴 및 상기 불순물이 도핑된 상기 필라 상부를 제거하여 상기 필라의 상부 측면 및 상기 필라의 상면이 노출되게 하는 것을 특징으로 하는 반도체 장치 제조 방법.
  7. 제6항에 있어서,
    상기 그루브는 상기 필라 상면의 중앙부가 라운드 형상으로 함몰되어 형성된 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제7항에 있어서,
    상기 살리사이드막을 형성하는 단계는,
    상기 제1스페이서의 상부가 제거되어 노출된 상기 필라의 측면 둘레 및 상기 불순물이 도핑된 상기 필라 상부가 제거되어 형성된 상기 그루브를 포함하는 상기 필라의 상면을 감싸는 살리사이드막을 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  9. 제8항에 있어서,
    상기 제1하드 마스크 패턴과 상기 제1스페이서 및 상기 불순물이 도핑된 상기 필라 상부는 식각 선택비가 같거나 유사한 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제5항에 있어서,
    상기 제1스페이서를 형성하는 단계 전에는,
    상기 필라의 하부 측면 둘레를 따라 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  11. 제4항에 있어서,
    상기 반도체 기판을 제공하는 단계 후에는,
    상기 필라를 포함하는 상기 반도체 기판 상에 도전물질을 갭필하여 상기 제1하드 마스크 패턴의 상면이 노출될 때까지 평탄화하는 단계;
    상기 제1하드 마스크 패턴을 제거하는 단계와,
    전체 구조 상에 절연막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제11항에 있어서,
    상기 그루브를 형성하는 단계는, 상기 절연막을 스페이서 식각하여 상기 제1하드 마스크 패턴이 제거된 상기 필라의 상에서 임시 스페이서를 형성하는 과정을 포함하고,
    상기 그루브는 상기 절연막을 스페이서 식각하는 과정에서 상기 필라의 상면에 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  13. 제12항에 있어서,
    상기 그루브는 상기 절연막을 스페이서 식각하는 과정에서 상기 필라 상면의 중앙부가 라운드 형상으로 함몰되도록 형성되는 것을 특징으로 하는 반도체 장치 제조 방법.
  14. 제13항에 있어서,
    상기 그루브를 형성하는 단계 후에는,
    상기 임시 스페이서를 제거하는 단계;
    상기 그루브가 형성된 상기 필라 상에 제2하드 마스크 패턴을 형성하는 단계;
    상기 도전물질을 소정 높이를 갖도록 에치백하는 단계;
    상기 에치백된 도전물질 상에서 상기 필라 상부 측면을 감싸는 제1스페이서를 형성하는 단계; 및
    상기 제2하드 마스크 패턴과 상기 제1스페이서의 상부를 제거하여 상기 필라의 상면 및 상기 필라의 상부 측면을 노출시키는 단계;를 더 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  15. 제14항에 있어서,
    상기 살리사이드막을 형성하는 단계는,
    상기 제1스페이서의 상부가 제거되어 노출된 상기 필라의 측면 둘레 및 상기 제2하드 마스크 패턴이 제거되어 노출된 세리프를 갖는 U자 형상의 상기 필라의 상면을 감싸는 살리사이드막을 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  16. 제15항에 있어서,
    상기 제2하드 마스크 패턴과 상기 제1스페이서는 식각 선택비가 같거나 유사한 것을 특징으로 하는 반도체 장치 제조 방법.
KR20130106931A 2013-09-06 2013-09-06 반도체 장치 및 이의 제조 방법 KR20150028419A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130106931A KR20150028419A (ko) 2013-09-06 2013-09-06 반도체 장치 및 이의 제조 방법
US14/098,176 US9111762B2 (en) 2013-09-06 2013-12-05 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130106931A KR20150028419A (ko) 2013-09-06 2013-09-06 반도체 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150028419A true KR20150028419A (ko) 2015-03-16

Family

ID=52624797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130106931A KR20150028419A (ko) 2013-09-06 2013-09-06 반도체 장치 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9111762B2 (ko)
KR (1) KR20150028419A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016163045A1 (ja) * 2015-04-06 2016-10-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Ｓｇｔを有する柱状半導体装置と、その製造方法
US11380682B2 (en) * 2018-10-23 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with FinFET gate structures
US11189693B2 (en) * 2019-05-02 2021-11-30 International Business Machines Corporation Transistor having reduced contact resistance
US11075299B2 (en) * 2019-07-01 2021-07-27 International Business Machines Corporation Transistor gate having tapered segments positioned above the fin channel

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072276A (en) * 1986-10-08 1991-12-10 Texas Instruments Incorporated Elevated CMOS
KR101179193B1 (ko) * 2007-12-07 2012-09-03 삼성전자주식회사 수직 채널 트랜지스터를 갖는 반도체 소자의 제조방법
JP5317343B2 (ja) * 2009-04-28 2013-10-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置及びその製造方法
JP2011103340A (ja) * 2009-11-10 2011-05-26 Elpida Memory Inc 半導体装置、半導体チップ及び半導体装置の製造方法
JP2013115272A (ja) * 2011-11-29 2013-06-10 Toshiba Corp 半導体装置とその製造方法
US8735971B2 (en) * 2011-12-02 2014-05-27 Unisantis Electronics Singapore Pte. Ltd. Method for producing semiconductor device and semiconductor device
US8692373B2 (en) * 2012-02-21 2014-04-08 Micron Technology, Inc. Methods of forming a metal silicide region on at least one silicon structure
KR20140145777A (ko) 2013-06-14 2014-12-24 에스케이하이닉스 주식회사 반도체 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
US20150069582A1 (en) 2015-03-12
US9111762B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
US11515391B2 (en) Semiconductor device
TWI578529B (zh) 鰭式場效電晶體元件結構與其形成方法
CN110416210B (zh) 半导体装置
US10991699B2 (en) Semiconductor memory devices
KR102328564B1 (ko) 반도체 장치 및 그 제조 방법
CN109390226A (zh) 具有一气隙栅极侧壁间隔件的场效应晶体管及方法
US20160204163A1 (en) Variable resistance memory device and method of manufacturing the same
US10062735B2 (en) Innovative approach of 4F2 driver formation for high-density RRAM and MRAM
KR102212393B1 (ko) 반도체 소자 및 이의 제조 방법
US11973127B2 (en) Semiconductor structure with source/drain structure having modified shape
US20190164776A1 (en) Methods of manufacturing a semiconductor device
KR20150028419A (ko) 반도체 장치 및 이의 제조 방법
US10886367B2 (en) Forming FinFET with reduced variability
KR20150034980A (ko) 반도체 장치 및 이의 제조 방법
TW202243254A (zh) 積體電路
US9425283B2 (en) Semiconductor device and method for manufacturing the same
TWI765678B (zh) 半導體裝置與其製作方法
US9130034B2 (en) Semiconductor device and method of manufacturing the same
US11843039B2 (en) Semiconductor device
KR20230062490A (ko) 비트라인 콘택을 포함하는 반도체 소자

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination