JP4881895B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4881895B2 JP4881895B2 JP2008040978A JP2008040978A JP4881895B2 JP 4881895 B2 JP4881895 B2 JP 4881895B2 JP 2008040978 A JP2008040978 A JP 2008040978A JP 2008040978 A JP2008040978 A JP 2008040978A JP 4881895 B2 JP4881895 B2 JP 4881895B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- gas
- film
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 317
- 238000004519 manufacturing process Methods 0.000 title claims description 191
- 239000007789 gas Substances 0.000 claims description 320
- 238000000034 method Methods 0.000 claims description 311
- 230000008569 process Effects 0.000 claims description 189
- 238000012545 processing Methods 0.000 claims description 135
- 230000000873 masking effect Effects 0.000 claims description 111
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 99
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 99
- 239000004020 conductor Substances 0.000 claims description 77
- 238000001020 plasma etching Methods 0.000 claims description 74
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 68
- 125000005375 organosiloxane group Chemical group 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims description 50
- 229910001882 dioxygen Inorganic materials 0.000 claims description 42
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 39
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 29
- 229910052802 copper Inorganic materials 0.000 claims description 28
- 239000010949 copper Substances 0.000 claims description 28
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 12
- 229910052786 argon Inorganic materials 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 1536
- 238000005530 etching Methods 0.000 description 683
- 239000010410 layer Substances 0.000 description 208
- 239000011229 interlayer Substances 0.000 description 175
- 238000001312 dry etching Methods 0.000 description 101
- 229920002120 photoresistant polymer Polymers 0.000 description 95
- 238000000151 deposition Methods 0.000 description 79
- 239000001301 oxygen Substances 0.000 description 77
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 76
- 229910052760 oxygen Inorganic materials 0.000 description 75
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 56
- 230000006870 function Effects 0.000 description 56
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 39
- 229910052799 carbon Inorganic materials 0.000 description 38
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 37
- 239000000463 material Substances 0.000 description 37
- 230000009977 dual effect Effects 0.000 description 34
- 230000000694 effects Effects 0.000 description 31
- 229910001873 dinitrogen Inorganic materials 0.000 description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 26
- 229910052814 silicon oxide Inorganic materials 0.000 description 26
- 230000015572 biosynthetic process Effects 0.000 description 24
- 230000002159 abnormal effect Effects 0.000 description 20
- 238000004380 ashing Methods 0.000 description 20
- 230000004888 barrier function Effects 0.000 description 17
- 229910052757 nitrogen Inorganic materials 0.000 description 16
- 150000002500 ions Chemical class 0.000 description 15
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 11
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 7
- 238000009616 inductively coupled plasma Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 239000000126 substance Substances 0.000 description 7
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 6
- 238000013459 approach Methods 0.000 description 6
- 229910002091 carbon monoxide Inorganic materials 0.000 description 6
- 238000003486 chemical etching Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 125000004433 nitrogen atom Chemical group N* 0.000 description 5
- 239000011368 organic material Substances 0.000 description 5
- 150000003254 radicals Chemical class 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- -1 oxygen radical Chemical class 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000004776 molecular orbital Methods 0.000 description 3
- 229920000620 organic polymer Polymers 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000011982 device technology Methods 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 125000000524 functional group Chemical group 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 125000003903 2-propenyl group Chemical group [H]C([*])([H])C([H])=C([H])[H] 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004219 molecular orbital method Methods 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 102000039446 nucleic acids Human genes 0.000 description 1
- 108020004707 nucleic acids Proteins 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002952 polymeric resin Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 150000003377 silicon compounds Chemical group 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- VPAYJEUHKVESSD-UHFFFAOYSA-N trifluoroiodomethane Chemical compound FC(F)(F)I VPAYJEUHKVESSD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
(a)半導体集積回路基板の第1主面上に、有機シロキサンを主成分とする第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、パターニングされたマスキング層を形成する工程;
(c)前記マスキング層が有る状態で、フロロカーボンガスを含むエッチングガスおよび窒素ガスを含むガス雰囲気中において、前記第1の絶縁膜に対してプラズマエッチング処理を施すことにより、前記第1の絶縁膜に第1の凹部を形成する工程。
項2.前記項1記載の半導体集積回路装置の製造方法において、前記ガス雰囲気の最大のガス成分はアルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
項3.前記項1または2記載の半導体集積回路装置の製造方法において、前記ガス雰囲気は酸素ガスを含むことを特徴とする半導体集積回路装置の製造方法。
項4.前記項1または2記載の半導体集積回路装置において、前記ガス雰囲気は酸素ガスを実質的に含まないことを特徴とする半導体集積回路装置の製造方法。
(a)半導体集積回路基板の第1主面上に、第1の有機シロキサンを主成分とする第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、前記第1の有機シロキサンと比較して、炭素含有量が低い第2の有機シロキサンを主成分とする第2の絶縁膜を形成する工程。
項6.前記項5記載の半導体集積回路装置の製造方法において、前記第2の絶縁膜は前記第1の絶縁膜に比較して、膜厚が厚いことを特徴とする半導体集積回路装置の製造方法。
項7.前記項5または6記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は、前記第2の絶縁膜に比較して、炭素含有量が50%以上多いことを特徴とする半導体集積回路装置の製造方法。
項8.前記項5または6記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は、前記第2の絶縁膜に比較して、炭素含有量が100%以上多いことを特徴とする半導体集積回路装置の製造方法。
(a)半導体集積回路基板の第1主面上に、有機シロキサンを主成分とする第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、パターニングされたマスキング層を形成する工程;
(c)前記マスキング層が有る状態で、フロロカーボンガスを含むエッチングガスおよび異常形状が実質的に発生しない程度に酸素ガスを含むガス雰囲気中において、前記第1の絶縁膜に対してプラズマエッチング処理を施すことにより、前記第1の絶縁膜に第1の凹部を形成する工程。
項10.前記項9記載の半導体集積回路装置の製造方法において、前記フロロカーボンガスに対する前記酸素ガスの比を1.0以下としたことを特徴とする半導体集積回路装置の製造方法。
項11.前記項9記載の半導体集積回路装置の製造方法において、前記フロロカーボンガスに対する前記酸素ガスの比を0.9以下としたことを特徴とする半導体集積回路装置の製造方法。
項12.前記項9記載の半導体集積回路装置の製造方法において、前記フロロカーボンガスに対する前記酸素ガスの比を0.8以下としたことを特徴とする半導体集積回路装置の製造方法。
(a)半導体集積回路基板の第1主面上に、前記埋込配線を構成する第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、前記埋込配線を構成する有機シロキサンを主成分とする第2の絶縁膜を形成する工程;
(c)前記第2の絶縁膜上にパターニングされたマスキング層を形成する工程;
(d)前記マスキング層が有る状態で、第1のガス雰囲気中において、前記第2の絶縁膜に対して第1のプラズマエッチング処理を施すことにより、前記第2の絶縁膜に第1の凹部を形成する工程;
(e)前記第1の凹部が形成された状態で、第2のガス雰囲気中において、前記第1のプラズマエッチング処理に比較して、前記第1の絶縁膜に対する前記第2の絶縁膜のエッチング選択比が相対的に大きい条件下において、前記第1の絶縁膜をエッチングストッパとして、前記第2の絶縁膜に対して第2のプラズマエッチング処理を施すことにより、前記第1の絶縁膜を露出させる工程。
項14.前記項13記載の半導体集積回路装置の製造方法において、前記工程(d)の終了時には、前記第2の絶縁膜の初期の厚さと比較して、前記凹部底面の前記第2の絶縁膜の厚さは30%以下であることを特徴とする半導体集積回路装置の製造方法。
項15.前記項13記載の半導体集積回路装置の製造方法において、前記工程(d)の終了時には、前記第2の絶縁膜の初期の厚さと比較して、前記凹部底面の前記第2の絶縁膜の厚さは20%以下であることを特徴とする半導体集積回路装置の製造方法。
項16.前記項13記載の半導体集積回路装置の製造方法において、前記工程(d)の終了時には、前記凹部底面の前記第2の絶縁膜の厚さは15%以下であることを特徴とする半導体集積回路装置の製造方法。
項17.前記項13、14、15または16項記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は窒化シリコンを主成分とすることを特徴とする半導体集積回路装置の製造方法。
(a)半導体集積回路チップの第1主面上に設けられ、第1の有機シロキサンを主成分とする第1の絶縁膜;
(b)前記第1の絶縁膜上に設けられ、前記第1の有機シロキサンと比較して、炭素含有量が低い第2の有機シロキサンを主成分とする第2の絶縁膜。
項19.前記項18記載の半導体集積回路装置において、前記第2の絶縁膜は、前記第1の絶縁膜に比較して、膜厚が厚いことを特徴とする半導体集積回路装置。
項20.前記項18または19記載の半導体集積回路装置において、前記第1の絶縁膜は、前記第2の絶縁膜に比較して、炭素含有量が50%以上多いことを特徴とする半導体集積回路装置。
項21.前記項18または19記載の半導体集積回路装置において、前記第1の絶縁膜は、前記第2の絶縁膜に比較して、炭素含有量が100%以上多いことを特徴とする半導体集積回路装置。
(a)半導体集積回路チップの第1主面上に設けられ、シリコン窒化物またはシリコン酸窒化物からなり、第1の開口を有する第1のシリコン窒化膜;
(b)前記第1のシリコン窒化膜上に設けられ、前記第1のシリコン窒化膜よりも誘電率が小さい第1の有機シロキサンを主成分とし、前記第1の開口に連結した第2の開口を有する第2の絶縁膜;
(c)前記第2の絶縁膜上に設けられ、前記第1のシリコン窒化膜よりも誘電率が小さい絶縁膜を主な構成膜とし、前記第2の開口に連結し前記第1の開口とともに第1のスルーホールを形成する第3の開口およびそれに連結した第1の配線埋込溝を有するとともに、前記第2の絶縁膜よりも厚い第1の層間絶縁膜;
(d)前記第1のスルーホールの底面および内側面並びに前記第1の配線埋込溝の底面および内側面を覆うように設けられた第1の導電性バリア層;
(e)前記第1の導電性バリア層が設けられた前記第1のスルーホール内および前記第1の配線埋込溝内に埋め込まれた銅を主成分とする第1の配線領域。
項23.前記項22記載の半導体集積回路装置において、前記第2の絶縁膜は、前記第1のシリコン窒化膜よりも厚いことを特徴とする半導体集積回路装置。
項24.前記項23記載の半導体集積回路装置において、前記第1の層間絶縁膜は、前記第1の有機シロキサンと比較して炭素数が少ない第2の有機シロキサンを主成分とすることを特徴とする半導体集積回路装置。
(a)半導体集積回路基板の第1主面上に、前記埋込配線を構成する第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、前記埋込配線を形成するための有機シロキサンを主成分とする第2の絶縁膜を形成する工程;
(c)前記第2の絶縁膜上にパターニングされたマスキング層を形成する工程;
(d)前記マスキング層が有る状態で、フロロカーボンガスを含むエッチングガスおよび窒素ガスを含む第1のガス雰囲気中において、前記第2の絶縁膜に対して第1のプラズマエッチング処理を施すことにより、前記第2の絶縁膜に第1の凹部を形成して、前記第1の絶縁膜を露出させる工程。
項26.前記項25記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は窒化シリコンを主成分とすることを特徴とする半導体集積回路装置の製造方法。
項27.前記項25または26記載の半導体集積回路装置の製造方法において、前記第1のガス雰囲気の最大のガス成分はアルゴンガスであることを特徴とする半導体集積回路装置の製造方法。
項28.前記項25、26または27記載の半導体集積回路装置の製造方法において、前記第1のガス雰囲気は酸素ガスを含むことを特徴とする半導体集積回路装置の製造方法。
項29.前記項25、26または27記載の半導体集積回路装置の製造方法において、前記第1のガス雰囲気は酸素ガスを実質的に含まないことを特徴とする半導体集積回路装置の製造方法。
(a)半導体集積回路基板の第1主面上に、前記埋込配線の層間絶縁膜を形成し、第1の有機シロキサンを主成分とする第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、前記埋込配線を形成し、前記第1の絶縁膜よりも膜厚が薄い、前記第1の有機シロキサンとは成分が異なる第2の有機シロキサンを主成分とする第2の絶縁膜を形成する工程;
(c)前記第2の絶縁膜上にパターニングされたマスキング層を形成する工程;
(d)前記マスキング層が有る状態で、フロロカーボンを含むエッチングガスを含む第1のガス雰囲気中において、前記第1の絶縁膜をエッチングストッパとして、前記第2の絶縁膜に対して第1のプラズマエッチング処理を施すことにより、前記第2の絶縁膜に第1の凹部を形成して、前記第1の絶縁膜を露出させる工程。
項31.前記項30記載の半導体集積回路装置の製造方法において、前記第2の絶縁膜は、前記第1の絶縁膜に比較して膜厚が厚いことを特徴とする半導体集積回路装置の製造方法。
項32.前記項30または31記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は、前記第2の絶縁膜に比較して炭素含有量が50%以上多いことを特徴とする半導体集積回路装置の製造方法。
項33.前記項30または31記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は、前記第2の絶縁膜に比較して炭素含有量が100%以上多いことを特徴とする半導体集積回路装置の製造方法。
項34.前記項30または31記載の半導体集積回路装置の製造方法において、前記工程(d)における前記第2の絶縁膜の前記第1の絶縁膜に対するエッチング選択比は4以上であることを特徴とする半導体集積回路装置の製造方法。
項35.前記項30または31記載の半導体集積回路装置の製造方法において、前記工程(d)における前記第2の絶縁膜の前記第1の絶縁膜に対するエッチング選択比は5以上であることを特徴とする半導体集積回路装置の製造方法。
(a)半導体集積回路基板の第1主面上に、前記埋込配線を構成する第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、前記埋込配線を構成する有機シロキサンを主成分とする第2の絶縁膜を形成する工程;
(c)前記第2の絶縁膜上にパターニングされたマスキング層を形成する工程;
(d)前記マスキング層が有る状態で、第1のガス雰囲気中において、前記第2の絶縁膜に対して第1のプラズマエッチング処理を施すことにより、前記第2の絶縁膜に第1の凹部を形成する工程;
(e)前記第1の凹部が形成された状態で、第2のガス雰囲気中において、前記第1のプラズマエッチング処理に比較して、前記第1の絶縁膜に対する前記第2の絶縁膜のエッチング選択比が相対的に大きい条件下で、前記第2の絶縁膜に対して第2のプラズマエッチング処理を施すことにより、前記第1の絶縁膜を露出させる工程。
項37.前記項36記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は、窒化シリコンを主成分とすることを特徴とする半導体集積回路装置の製造方法。
(a)半導体集積回路基板の第1主面上に、前記埋込配線を形成するための第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、前記埋込配線を形成するための有機シロキサンを主成分とする第2の絶縁膜を形成する工程;
(c)前記第2の絶縁膜上にパターニングされたマスキング層を形成する工程;
(d)前記マスキング層が有る状態で、フロロカーボンガスを含むエッチングガスおよび窒素ガスを含む第1のガス雰囲気中において、前記第1の絶縁膜をエッチングストッパとして、前記第2の絶縁膜に対して第1のプラズマエッチング処理を施すことにより、前記第2の絶縁膜に第1の凹部を形成して、前記第1の絶縁膜を露出させる工程。
項39.前記項38記載の半導体集積回路装置の製造方法において、前記第1の絶縁膜は窒化シリコンを主成分とすることを特徴とする半導体集積回路装置の製造方法。
(a)半導体集積回路基板の第1主面上に、前記埋込配線の層間絶縁膜を構成し、第1の有機シロキサンを主成分とする第1の絶縁膜を形成する工程;
(b)前記第1の絶縁膜上に、前記埋込配線を構成し、前記第1の絶縁膜よりも膜厚が薄い、前記第1の有機シロキサンとは成分が異なる第2の有機シロキサンを主成分とする第2の絶縁膜を形成する工程;
(c)前記第2の絶縁膜上にパターニングされたマスキング層を形成する工程;
(d)前記マスキング層が有る状態で、フロロカーボンガスを含むエッチングガスを含む第1のガス雰囲気中において、前記第1の絶縁膜をエッチングストッパとして、前記第2の絶縁膜に対して第1のプラズマエッチング処理を施すことにより、前記第2の絶縁膜に第1の凹部を形成して、前記第1の絶縁膜を露出させる工程。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上にマスキング層を形成する工程と、
(d)前記マスキング層をエッチングマスクとし、かつ、前記第1の絶縁膜をエッチングストッパとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより凹部を形成する工程と、
(e)前記凹部から露出する第1の絶縁膜を除去する工程と、
(f)前記凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜に凹部形成用の開口部を形成する工程と、
(e)前記(d)工程後の前記第2の絶縁膜上および前記開口部から露出する第1の有機絶縁膜上に、有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(f)前記第2の有機絶縁膜上にマスキング層を形成する工程と、
(g)前記マスキング層をエッチングマスクとし、かつ、前記第1の絶縁膜および前記開口部を有する第2の絶縁膜をエッチングストッパとして、前記第1、第2の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより凹部を形成する工程と、
(h)前記凹部から露出する第1の絶縁膜を除去する工程と、
(i)前記凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜上に有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(e)前記第2の有機絶縁膜上に第1のマスキング層を形成する工程と、
(f)前記第1のマスキング層をエッチングマスクとし、かつ、前記第1の絶縁膜をエッチングストッパとして、前記第1の絶縁膜および第1、第2の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(g)前記第1のマスキング層を除去した後、前記第2の有機絶縁膜上に第2のマスキング層を形成する工程と、
(h)前記第2のマスキング層をエッチングマスクとし、かつ、前記第2の絶縁膜をエッチングストッパとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(i)前記第1、第2の凹部から露出する前記第1、第2の絶縁膜を除去する工程と、
(j)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に第1のマスキング層を形成する工程と、
(d)前記第1のマスキング層をエッチングマスクとし、かつ、前記第1の絶縁膜をエッチングストッパとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(e)前記第1のマスキング層を除去した後、前記第1の有機絶縁膜上に第2のマスキング層を形成する工程と、
(f)前記第2のマスキング層をエッチングマスクとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(g)前記第1、第2の凹部から露出する前記第1の絶縁膜を除去する工程と、
(h)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜上に有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(e)前記第2の有機絶縁膜上に、エッチングストッパ機能を有する第3の絶縁膜を堆積する工程と、
(f)前記第3の絶縁膜に凹部形成用の開口部を形成する工程と、
(g)前記(f)工程後の前記第3の絶縁膜および第2の有機絶縁膜上に、第1のマスキング層を形成する工程と、
(h)前記第1のマスキング層をエッチングマスクとし、かつ、前記第2の絶縁膜をエッチングストッパとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(i)前記第1のマスキング層を除去した後、前記第3の絶縁膜をエッチングマスクとし、かつ、前記第1,2の絶縁膜をエッチングストッパとして、前記第1,2の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(j)前記第1、第2の凹部から露出する前記第1、第2の絶縁膜を除去する工程と、
(k)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上にマスキング層を形成する工程と、
(d)前記マスキング層をエッチングマスクとし、かつ、前記第1の絶縁膜をエッチングストッパとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび異常形状が発生しない程度に酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより凹部を形成する工程と、
(e)前記凹部から露出する第1の絶縁膜を除去する工程と、
(f)前記凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜に凹部形成用の開口部を形成する工程と、
(e)前記(d)工程後の前記第2の絶縁膜上および前記開口部から露出する第1の有機絶縁膜上に、有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(f)前記第2の有機絶縁膜上にマスキング層を形成する工程と、
(g)前記マスキング層をエッチングマスクとし、かつ、前記第1の絶縁膜および前記開口部を有する第2の絶縁膜をエッチングストッパとして、前記第1、第2の有機絶縁膜に対し、フロロカーボンガスおよび異常形状が発生しない程度の酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより凹部を形成する工程と、
(h)前記凹部から露出する第1の絶縁膜を除去する工程と、
(i)前記凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜上に有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(e)前記第2の有機絶縁膜上に第1のマスキング層を形成する工程と、
(f)前記第1のマスキング層をエッチングマスクとし、かつ、前記第1の絶縁膜をエッチングストッパとして、前記第1の絶縁膜および第1、第2の有機絶縁膜に対し、フロロカーボンガスおよび異常形状が発生しない程度の酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(g)前記第1のマスキング層を除去した後、前記第2の有機絶縁膜上に第2のマスキング層を形成する工程と、
(h)前記第2のマスキング層をエッチングマスクとし、かつ、前記第2の絶縁膜をエッチングストッパとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび異常形状が発生しない程度の酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(i)前記第1、第2の凹部から露出する前記第1、第2の絶縁膜を除去する工程と、
(j)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に第1のマスキング層を形成する工程と、
(d)前記第1のマスキング層をエッチングマスクとし、かつ、前記第1の絶縁膜をエッチングストッパとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび異常形状が発生しない程度の酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(e)前記第1のマスキング層を除去した後、前記第1の有機絶縁膜上に第2のマスキング層を形成する工程と、
(f)前記第2のマスキング層をエッチングマスクとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび異常形状が発生しない程度の酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(g)前記第1、第2の凹部から露出する前記第1の絶縁膜を除去する工程と、
(h)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜上に有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(e)前記第2の有機絶縁膜上に、エッチングストッパ機能を有する第3の絶縁膜を堆積する工程と、
(f)前記第3の絶縁膜に凹部形成用の開口部を形成する工程と、
(g)前記(f)工程後の前記第3の絶縁膜および第2の有機絶縁膜上に、第1のマスキング層を形成する工程と、
(h)前記第1のマスキング層をエッチングマスクとし、かつ、前記第2の絶縁膜をエッチングストッパとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび異常形状が発生しない程度の酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(i)前記第1のマスキング層を除去した後、前記第3の絶縁膜をエッチングマスクとし、かつ、前記第1,2の絶縁膜をエッチングストッパとして、前記第1,2の有機絶縁膜に対し、フロロカーボンガスおよび異常形状が発生しない程度の酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(j)前記第1、第2の凹部から露出する前記第1、第2の絶縁膜を除去する工程と、
(k)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の有機絶縁膜上に、前記第1の有機絶縁膜よりも炭素含有量が相対的に少ない有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(c)前記第2の有機絶縁膜上にマスキング層を形成する工程と、
(d)前記マスキング層をエッチングマスクとし、かつ、前記第1の有機絶縁膜をエッチングストッパとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび酸素または窒素の少なくとも一方を含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより凹部を形成する工程と、
(e)前記凹部から露出する前記第1の有機絶縁膜を除去する工程と、
(f)前記凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の有機絶縁膜上に、前記第1の有機絶縁膜よりも炭素含有量が相対的に少ない有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(c)前記第2の有機絶縁膜上に、前記第2の有機絶縁膜よりも炭素含有率の多い第3の有機絶縁膜を堆積する工程と、
(d)前記第3の絶縁膜に凹部形成用の開口部を形成する工程と、
(e)前記(d)工程後の前記第3の有機絶縁膜上および前記開口部から露出する第2の有機絶縁膜上に、前記第3の有機絶縁膜よりも炭素含有量の少ない有機シロキサンを主成分とする第4の有機絶縁膜を堆積する工程と、
(f)前記第4の有機絶縁膜上にマスキング層を形成する工程と、
(g)前記マスキング層をエッチングマスクとし、かつ、前記第1の有機絶縁膜および前記開口部を有する第3の有機絶縁膜をエッチングストッパとして、前記第2、第4の有機絶縁膜に対し、フロロカーボンガスおよび酸素または窒素の少なくとも一方のガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより凹部を形成する工程と、
(h)前記凹部から露出する第1の有機絶縁膜を除去する工程と、
(i)前記凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の有機絶縁膜上に、第1の有機絶縁膜よりも炭素含有量の少ない有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(c)前記第2の有機絶縁膜上に、前記第2の有機絶縁膜よりも炭素含有量の多い第3の有機絶縁膜を堆積する工程と、
(d)前記第3の有機絶縁膜上に、第3の有機絶縁膜よりも炭素含有量の少ない有機シロキサンを主成分とする第4の有機絶縁膜を堆積する工程と、
(e)前記第4の有機絶縁膜上に第1のマスキング層を形成する工程と、
(f)前記第1のマスキング層をエッチングマスクとし、かつ、前記第1の有機絶縁膜をエッチングストッパとして、前記第2、第3、第4の有機絶縁膜に対し、フロロカーボンガスおよび酸素または窒素の少なくとも一方のガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(g)前記第1のマスキング層を除去した後、前記第4の有機絶縁膜上に第2のマスキング層を形成する工程と、
(h)前記第2のマスキング層をエッチングマスクとし、かつ、前記第3の有機絶縁膜をエッチングストッパとして、前記第4の有機絶縁膜に対し、フロロカーボンガスおよび酸素または窒素の少なくとも一方のガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(i)前記第1、第2の凹部から露出する第1の有機絶縁膜を除去する工程と、
(j)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の有機絶縁膜上に、第1の有機絶縁膜よりも炭素含有量が少ない有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(c)前記第2の有機絶縁膜上に第1のマスキング層を形成する工程と、
(d)前記第1のマスキング層をエッチングマスクとし、かつ、前記第1の有機絶縁膜をエッチングストッパとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび酸素または窒素の少なくとも一方のガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(e)前記第1のマスキング層を除去した後、前記第2の有機絶縁膜上に第2のマスキング層を形成する工程と、
(f)前記第2のマスキング層をエッチングマスクとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび酸素または窒素の少なくとも一方のガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(g)前記第1、第2の凹部から露出する前記第1の有機絶縁膜を除去する工程と、
(h)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の有機絶縁膜上に、第1の有機絶縁膜よりも炭素含有量が少ない有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(c)前記第2の有機絶縁膜上に、第2の有機絶縁膜よりも炭素含有量が多い有機シロキサンを主成分とする第3の有機絶縁膜を堆積する工程と、
(d)前記第3の有機絶縁膜上に、第3の有機絶縁膜よりも炭素含有量の少ない有機シロキサンを主成分とする第4の有機絶縁膜を堆積する工程と、
(e)前記第4の有機絶縁膜上に、第4の有機絶縁膜よりも炭素含有量が多い有機シロキサンを主成分とする第5の有機絶縁膜を堆積する工程と、
(f)前記第5の絶縁膜に凹部形成用の開口部を形成する工程と、
(g)前記(f)工程後の前記第4、第5の有機絶縁膜上に、第1のマスキング層を形成する工程と、
(h)前記第1のマスキング層をエッチングマスクとし、かつ、前記第3の有機絶縁膜をエッチングストッパとして、前記第4の有機絶縁膜に対し、フロロカーボンガスおよび酸素または窒素の少なくとも一方のガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第1の凹部を形成する工程と、
(i)前記第1のマスキング層を除去した後、前記第5の絶縁膜をエッチングマスクとし、かつ、前記第1、3の有機絶縁膜をエッチングストッパとして、前記第2、第4の有機絶縁膜に対し、フロロカーボンガスおよび酸素または窒素の少なくとも一方のガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより第2の凹部を形成する工程と、
(j)前記第1、第2の凹部から露出する前記第1の有機絶縁膜を除去する工程と、
(k)前記第1、第2の凹部内に導体膜を埋め込む工程とを有するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上にマスキング層を形成する工程と、
(d)前記マスキング層をエッチングマスクとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより、前記第1の絶縁膜が露出する凹部を形成する工程と、
(e)前記凹部から露出する第1の絶縁膜を除去する工程と、
(f)前記凹部内に導体膜を埋め込む工程とを有し、前記(d)工程に際しては、形状優先条件でエッチング処理を施すことにより前記第1の有機絶縁膜の途中の厚さ位置までをエッチング除去した後、前記第1の絶縁膜に対する前記第1の有機絶縁膜のエッチング選択比が前記形状優先条件に比べて大きい高選択比条件とすることにより、前記第1の絶縁膜をエッチングストッパとして残りの前記第1の有機絶縁膜をエッチング除去して前記凹部を形成するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜に凹部形成用の開口部を形成する工程と、
(e)前記(d)工程後の前記第2の絶縁膜上および前記開口部から露出する第1の有機絶縁膜上に、有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(f)前記第2の有機絶縁膜上にマスキング層を形成する工程と、
(g)前記マスキング層をエッチングマスクとして、前記第1、第2の有機絶縁膜に対し、フロロカーボンガスおよび酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより前記第1の絶縁膜が露出する凹部を形成する工程と、
(h)前記凹部から露出する第1の絶縁膜を除去する工程と、
(i)前記凹部内に導体膜を埋め込む工程とを有し、前記(g)工程に際しては、形状優先条件でエッチング処理を施すことにより前記第2の絶縁膜の途中の厚さ位置までをエッチング除去した後、前記第1、第2の絶縁膜に対する前記第1,2の有機絶縁膜のエッチング選択比が前記形状優先条件に比べて大きい高選択比条件とすることにより、前記第1、第2の絶縁膜をエッチングストッパとして前記第1、第2の有機絶縁膜をエッチング除去して前記凹部を形成するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜上に有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(e)前記第2の有機絶縁膜上に第1のマスキング層を形成する工程と、
(f)前記第1のマスキング層をエッチングマスクとして、前記第1の絶縁膜および第1、第2の有機絶縁膜に対し、フロロカーボンガスおよび酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより前記第1の絶縁膜が露出する第1の凹部を形成する工程と、
(g)前記第1のマスキング層を除去した後、前記第2の有機絶縁膜上に第2のマスキング層を形成する工程と、
(h)前記第2のマスキング層をエッチングマスクとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより前記第1、第2の絶縁膜が露出する第2の凹部を形成する工程と、
(i)前記第1、第2の凹部から露出する前記第1、第2の絶縁膜を除去する工程と、
(j)前記第1、第2の凹部内に導体膜を埋め込む工程とを有し、前記(f)工程に際しては、形状優先条件でエッチング処理を施すことにより前記第1の有機絶縁膜の厚さ方向の途中の位置までエッチング除去した後、前記第1、第2の絶縁膜に対する前記第1、2の有機絶縁膜のエッチング選択比が前記形状優先条件に比べて大きい高選択比条件とすることにより、前記第1、第2の絶縁膜をエッチングストッパとして残りの前記第1の有機絶縁膜をエッチング除去して前記第1の凹部を形成し、
前記(h)工程に際しては、形状優先条件でエッチング処理を施すことにより前記第2の有機絶縁膜の厚さ方向の途中の位置までエッチング除去した後、前記第1、第2の絶縁膜に対する前記第1、2の有機絶縁膜のエッチング選択比が前記形状優先条件に比べて大きい高選択比条件とすることにより、前記第1、第2の絶縁膜をエッチングストッパとして残りの前記第2の有機絶縁膜をエッチング除去して前記第2の凹部を形成するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に第1のマスキング層を形成する工程と、
(d)前記第1のマスキング層をエッチングマスクとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより前記第1の絶縁膜が露出する第1の凹部を形成する工程と、
(e)前記第1のマスキング層を除去した後、前記第1の有機絶縁膜上に第2のマスキング層を形成する工程と、
(f)前記第2のマスキング層をエッチングマスクとして、前記第1の有機絶縁膜に対し、フロロカーボンガスおよび酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより前記第1の有機絶縁膜が露出する第2の凹部を形成する工程と、
(g)前記第1、第2の凹部から露出する前記第1の絶縁膜を除去する工程と、
(h)前記第1、第2の凹部内に導体膜を埋め込む工程とを有し、前記(d)工程に際しては、形状優先条件でエッチング処理を施すことにより前記第1の有機絶縁膜の厚さ方向の途中の位置までエッチング除去した後、前記第1の絶縁膜に対する前記第1の有機絶縁膜のエッチング選択比が前記形状優先条件に比べて大きい高選択比条件とすることにより、前記第1の絶縁膜をエッチングストッパとして残りの前記第1の有機絶縁膜をエッチング除去することにより前記第1の凹部を形成し、前記(f)工程に際しては、形状優先条件でエッチング処理を施すことにより前記第2の凹部を形成するものである。
(b)前記第1の絶縁膜上に有機シロキサンを主成分とする第1の有機絶縁膜を堆積する工程と、
(c)前記第1の有機絶縁膜上に、エッチングストッパ機能を有する第2の絶縁膜を堆積する工程と、
(d)前記第2の絶縁膜上に有機シロキサンを主成分とする第2の有機絶縁膜を堆積する工程と、
(e)前記第2の有機絶縁膜上に、エッチングストッパ機能を有する第3の絶縁膜を堆積する工程と、
(f)前記第3の絶縁膜に凹部形成用の開口部を形成する工程と、
(g)前記(f)工程後の前記第3の絶縁膜および第2の有機絶縁膜上に、第1のマスキング層を形成する工程と、
(h)前記第1のマスキング層をエッチングマスクとして、前記第2の有機絶縁膜に対し、フロロカーボンガスおよび酸素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより前記第2の絶縁膜が露出する第1の凹部を形成する工程と、
(i)前記第1のマスキング層を除去した後、前記第3の絶縁膜をエッチングマスクとして、前記第1、2の有機絶縁膜に対し、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマドライエッチング処理を施すことにより前記第2の絶縁膜の露出する第2の凹部を形成する工程と、
(j)前記第1、第2の凹部から露出する前記第1、第2の絶縁膜を除去する工程と、
(k)前記第1、第2の凹部内に導体膜を埋め込む工程とを有し、前記(h)工程に際しては、形状優先条件でエッチング処理を施すことにより前記第2の有機絶縁膜の厚さ方向の途中の位置までエッチング除去した後、前記第2の絶縁膜に対する前記第2の有機絶縁膜のエッチング選択比が前記形状優先条件に比べて大きい高選択比条件とすることにより、前記第2の絶縁膜をエッチングストッパとして残りの前記第2の有機絶縁膜をエッチング除去することにより前記第1の凹部をするものである。
項61.本発明は、前記41項〜50項または前記56項〜前記60項のいずれか1項の第1の絶縁膜および第1の絶縁膜が窒化シリコンからなるものである。
本実施の形態1は、有機シロキサンを主成分とする絶縁膜(以下、有機絶縁膜ともいう)に対して、フロロカーボンガスおよび窒素ガスを含むガス雰囲気中においてプラズマエッチング処理を施すことにより、その絶縁膜に配線形成用の溝や孔等のような凹部を形成する工程を有する本発明の技術思想を具体的に説明するものである。
(1).有機絶縁膜2,2a〜2cに溝や孔等のような凹部4を形成する際に、その凹部4の底面外周にサブトレンチ55が形成されてしまうのを抑制することが可能となる。
(2).上記(1)により、半導体集積回路装置を構成する配線層における不良の発生率を低減できる。したがって、半導体集積回路装置の信頼性および歩留まりを向上させることが可能となる。
(3).上記(1)により、有機絶縁膜2,2a〜2cにアスペクト比が高い溝や孔等のような凹部4を形成することが可能となる。
(4).上記(3)により、半導体集積回路装置を構成する配線の微細化が可能となり、半導体集積回路装置の高集積化が可能となる。
(5).有機絶縁膜2,2a〜2cに溝や孔等の凹部4を形成する際に、窒化シリコン膜からなる絶縁膜1,1a〜1kに対するエッチング選択比を高くできる。したがって、凹部4の形成時に絶縁膜1,1a〜1kの突き抜けの不具合を抑制することが可能となる。
(6).上記(5)により、絶縁膜1,1a〜1kを薄くすることができるので、半導体集積回路装置の配線の総合的な誘電率を下げることができる。したがって、半導体集積回路装置の動作速度を向上させることが可能となる。
本実施の形態2は、前記実施の形態1の変形例を説明するものであって、本発明の技術思想を前記実施の形態1で説明したデュアルダマシン法とは別のデュアルダマシン法に適用した場合について説明するものである。本実施の形態2の半導体集積回路装置の製造方法を図37〜図42により説明する。なお、図37〜図42の各図において、(a)は図14の半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA−A線の断面図である。
本実施の形態3は、前記実施の形態1、2の変形例を説明するものであって、本発明の技術思想を前記実施の形態1、2で説明したデュアルダマシン法とは別のデュアルダマシン法に適用した場合について説明するものである。本実施の形態3の半導体集積回路装置の製造方法を図43〜図50により説明する。なお、図43〜図50の各図において、(a)は図14の半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA−A線の断面図である。
本実施の形態4は、前記実施の形態1の変形例を説明するものであって、層間絶縁膜の中間層に、窒化シリコン膜からなりエッチングストッパとして機能する絶縁膜を設けないで埋込配線を形成するデュアルダマシン法に本発明の技術思想を適用した場合について説明するものである。本実施の形態4の半導体集積回路装置の製造方法を図51〜図59により説明する。なお、図51〜図59の各図において、(a)は半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA−A線の断面図である。
本実施の形態5は、本発明の他の技術思想を説明するものであって、有機絶縁膜に対して、フロロカーボンガスおよび酸素ガスを含むガス雰囲気中においてプラズマエッチング処理を施すことにより、その有機絶縁膜に配線形成用の溝や孔等のような凹部を形成する際に、そのエッチング処理中にエッチング条件を変えて複数段階に分けて処理を行うものである。
(1).有機絶縁膜2,2a〜2cに溝や孔等のような凹部4を形成する際に、その凹部4の底面にサブトレンチが形成されないように、あるいは形成されても許容値の範囲を越えないように、その凹部4を形成することが可能となる。
(2).上記(1)により、半導体集積回路装置を構成する配線層における不良の発生率を低減できる。したがって、半導体集積回路装置の信頼性および歩留まりを向上させることが可能となる。
(3).上記(1)により、有機絶縁膜2,2a〜2cにアスペクト比が高い溝や孔等のような凹部4を形成することが可能となる。
(4).上記(3)により、半導体集積回路装置を構成する配線の微細化が可能となり、半導体集積回路装置の高集積化が可能となる。
(5).有機絶縁膜2,2a〜2cに溝や孔等のような凹部4を形成する際に、2回目のエッチング処理では高選択比条件でエッチング処理を行うので、窒化シリコン膜からなる絶縁膜1,1a〜1kに対するエッチング選択比を確保した状態でのエッチング処理が可能である。したがって、凹部4の形成時に絶縁膜1,1a〜1kの突き抜けの不具合を抑制することが可能となる。
(6).上記(5)により、絶縁膜1,1a〜1kを薄くすることができるので、半導体集積回路装置の配線の総合的な誘電率を下げることができる。したがって、半導体集積回路装置の動作速度を向上させることが可能となる。
(7).上記(1) 〜(6) の効果を従来からの環境、例えばエッチング装置やガス種を変えずに得ることが可能となる。
本実施の形態6は、前記実施の形態5の変形例を説明するものであって、上記半導体集積回路装置の配線を前記実施の形態5で説明したデュアルダマシン法とは別のデュアルダマシン法で形成する場合における本願発明の技術思想の適用例を説明するものである。以下、本実施の形態6の半導体集積回路装置の製造方法を図71〜図78により説明する。なお、図71〜図78の各図において、(a)は図14の半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA−A線の断面図である。
本実施の形態7は、前記実施の形態5の変形例を説明するものであって、上記半導体集積回路装置の配線を前記実施の形態5、6で説明したデュアルダマシン法とはさらに他のデュアルダマシン法で形成する場合における本願発明の技術思想の適用例を説明するものである。以下、本実施の形態7の半導体集積回路装置の製造方法を図79〜図84により説明する。なお、図79〜図84の各図において、(a)は図14の半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA−A線の断面図である。
本実施の形態8は、前記実施の形態5の変形例を説明するものであって上記半導体集積回路装置の配線を前記実施の形態5〜7で説明したデュアルダマシン法とはさらに他のデュアルダマシン法で形成する場合における本願発明の技術思想の適用例を説明するものである。以下、本実施の形態8の半導体集積回路装置の製造方法を図85〜図90により説明する。なお、図85〜図90の各図において、(a)は図14の半導体集積回路装置の製造工程中における要部平面図、(b)は(a)のA−A線の断面図である。
本実施の形態9は、本発明の他の技術思想を説明するものであって、前記有機絶縁膜のエッチング形状(前記凹部の形状)を、処理ガス中の酸素の流量とCF系のガスの流量との比を適当な値にすることで制御するものである。
本実施の形態10は、前記実施の形態9の変形例を説明するものであって、前記高周波電力密度の範囲を前記実施の形態9に示した範囲よりも小さくした場合を説明するものである。
本実施の形態11は、前記実施の形態9,10で説明した発明を、半導体集積回路装置の配線の形成方法に具体的に適用した場合を説明するものである。なお、本実施の形態11は、前記実施の形態1(シングルダマシン法)とエッチング条件以外は同じなので、本実施の形態11の説明においては、前記実施の形態1と異なる箇所を抜き出して説明する。まず、図17のスルーホール4b1および図23の配線形成用の溝4a1の形成のためのエッチング条件は、次の通りである。すなわち、エッチング装置は、前記実施の形態1と同様に、例えば平行平板型狭電極RIE装置を用い、処理時の処理室内の圧力は、例えば4.0Pa程度、処理ガスは、例えばC4F8/O2/Arを用い、その流量比は、例えば25/10/400sccm程度、高周波電力密度は、例えば0.6W/cm2程度である。ただし、上記した有機絶縁膜に対するエッチング処理時の条件は、上記したものに限定されるものではなく、前記実施の形態9、10に記述した範囲内において種々変更可能である。このような本実施の形態11においても前記実施の形態5と同様の効果を得ることが可能となる。
本実施の形態12は、前記実施の形態9,10で説明した発明を、半導体集積回路装置の配線形成方法(デュアルダマシン法)に適用した場合を説明するものである。なお、本実施の形態12の説明で用いる図93〜図96の(a)は、図14の半導体集積回路装置の製造工程中の要部平面図であり、(b)は(a)のA−A線の断面図である。
本実施の形態13は、前記実施の形態9,10で説明した発明を、半導体集積回路装置の配線の形成方法に具体的に適用した場合を説明するものであって、前記実施の形態12とは異なるデュアルダマシン法を用いた配線形成方法を説明するものである。なお、本実施の形態13は、前記実施の形態2(デュアルダマシン法)とエッチング条件以外は同じで良いので、本実施の形態13の説明においては、前記実施の形態2と異なる箇所を抜き出して説明する。
本実施の形態14は、前記実施の形態9,10で説明した発明を半導体集積回路装置の配線の形成方法に適用した場合を説明するものであって、前記実施の形態12、13とは異なるデュアルダマシン法を説明するものである。なお、本実施の形態14の説明で用いる図97〜図101の(a)は、図14の半導体集積回路装置の製造工程中の要部平面図であり、(b)は(a)のA−A線の断面図である。
本実施の形態15は、前記実施の形態9,10で説明した発明を、半導体集積回路装置の配線の形成方法に適用した場合を説明するものであって、前記実施の形態14とはさらに異なるデュアルダマシン法を説明するものである。なお、本実施の形態15は、前記実施の形態4(デュアルダマシン法)とエッチング条件以外は同じなので、本実施の形態15の説明においては、前記実施の形態4と異なる箇所を抜き出して説明する。
本実施の形態16は、本発明のさらに他の技術思想を説明するものであって、層間絶縁膜を構成する有機絶縁膜に溝や孔等のような凹部を形成する際にエッチングストッパとして用いた絶縁膜を、層間絶縁膜を構成する有機絶縁膜よりも有機量(炭素の含有量)の多い有機絶縁膜によって構成するものである。
(1).エッチングストッパとして誘電率の低い新有機絶縁膜を用いることにより、半導体集積回路装置の配線の総合的な誘電率を下げることが可能となる。
また、前記実施の形態16で説明した本発明の技術思想を、例えば前記実施の形態7のデュアルダマシン法に適用した場合は次の通りである。
(1).有機シロキサンを主成分とする絶縁膜に溝や孔等のような凹部をエッチング処理によって形成する際に、その凹部の底面外周に異常形状(サブトレンチ)が形成されてしまうのを抑制または防止することが可能となる。
(2).有機シロキサンを主成分とする絶縁膜に溝や孔等のような凹部をエッチング処理によって形成する際に、エッチングストッパとして機能する窒化シリコン膜に対してエッチング選択比を確保しつつ、かつ、凹部の底に異常形状が生じるのを抑制または防止した状態で、凹部を形成することが可能となる。
(3).上記(1),(2)により、半導体集積回路装置を構成する配線層における不良の発生率を低減できる。したがって、半導体集積回路装置の信頼性および歩留まりを向上させることが可能となる。
(4).上記(1),(2),(3)により、有機シロキサンを主成分とする絶縁膜にアスペクト比の高い溝や孔等のような凹部を形成することが可能となる。
(5).上記(4) により、半導体集積回路装置を構成する配線の微細化が可能となり、半導体集積回路装置の高集積化が可能となる。
(6).有機シロキサンを主成分とする絶縁膜に溝や孔等のような凹部を形成する際に、エッチングストッパとして機能する窒化シリコン膜に対するエッチング選択比を高くできる。このため、凹部の形成時に、その窒化シリコン膜の突き抜けの不具合を抑制することができる。したがって、エッチングストッパとして機能する窒化シリコン膜を薄くすることが可能となる。
(7).有機シロキサンを主成分とする絶縁膜であっても含まれる炭素の量によってエッチング選択比を変えることができる。したがって、誘電率の低い有機シロキサンを主成分とする絶縁膜をエッチングストッパとして使用することが可能となる。
(8).上記(6),(7)により、半導体集積回路装置の配線の総合的な誘電率を下げることができる。したがって、半導体集積回路装置の動作速度を向上させることが可能となる。
1d1,1f1 窒化シリコン膜
1A,1B 絶縁膜
・ 2a〜2d 有機絶縁膜
2A,2B 有機絶縁膜
3,3a,3b フォトレジスト膜
3c,3d フォトレジスト膜(マスキング層)
4 凹部
4A 凹部
4a,4a1〜4a7 溝(凹部)
4b 孔(凹部)
4b1,4b2 スルーホール(孔、凹部)
4b3〜4b9 スルーホール(凹部)
5,5a〜5d 絶縁膜
6 RIE装置
6a エッチングチャンバ
6b 下部電極
6c 第1の高周波電源
6d 上部電極
6e 第2の高周波電極
6f ガス導入系
6g シャワープレート
7 半導体ウエハ(半導体集積回路基板)
7s 半導体基板(半導体集積回路基板)
8 エッチング装置
8a エッチングチャンバ
8b 下部電極
8c 第1の高周波電源
8d ICPコイル
8e 第2の高周波電源
8f ガス導入系
9 エッチング装置
9a エッチングチャンバ
9b 下部電極
9c 第1の高周波電源
9d アンテナ
9e 第2の高周波電源
9f UHF電源
9g 電磁石
9h シャワープレート
10N nウエル
10P pウエル
11 分離部
12 ゲート絶縁膜
13 ゲート電極
14 サイドウォール
15a 半導体領域
15b シリサイド層
16a 半導体領域
16b シリサイド層
17a〜17k,17m,17n,17p 層間絶縁膜
18L1 第1層配線
18L2 第2層配線(埋込配線)
18L3 第3層配線(埋込配線)
18L4 第4層配線(埋込配線)
18L5 第5層配線(埋込配線)
18L6 第6層配線(埋込配線)
18L7 第7層配線
18PL1〜18PL10 接続部(埋込配線)
19 コンタクトホール(凹部)
20 導体膜
21a〜21g 反射防止膜
22 絶縁膜
23 開口部
50 絶縁膜
51 有機絶縁膜
52 フォトレジスト膜
53 凹部
53a 溝
53b 孔
54 堆積物
55 サブトレンチ(溝)
56 絶縁膜
Qp pチャネル型のMIS・FET
Qn nチャネル型のMIS・FET
Claims (13)
- (a)半導体集積回路基板の第1主面上に、銅を主成分とする第1の配線を形成する工程と、
(b)前記第1の配線上に、窒化シリコン膜からなる第1の絶縁膜を形成する工程と、
(c)前記第1の絶縁膜上に、有機シロキサンを主成分とし、且つ、前記第1の絶縁膜よりも膜厚の厚い第2の絶縁膜を形成する工程と、
(d)前記第2の絶縁膜上に、パターニングされた第1のマスキング層を形成する工程と、
(e)前記第1のマスキング層が有る状態で、フロロカーボンガスおよび酸素ガスを含む第1のガス雰囲気中において、前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、その底部に前記第2の絶縁膜が残されるように、前記第2の絶縁膜に第1の凹部を形成する工程と、
(f)前記(e)工程後に、フロロカーボンガスおよび酸素ガスを含む第2のガス雰囲気中において、前記第1の凹部の底部の前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、前記第1の絶縁膜の表面を露出する工程と、
を有し、
前記第1のガス雰囲気中においては、前記フロロカーボンガスの流量は前記酸素ガスの流量よりも多く、
前記第2のガス雰囲気中においては、前記フロロカーボンガスの流量は前記酸素ガスの流量以下であることを特徴とする半導体集積回路装置の製造方法。 - (a)半導体集積回路基板の第1主面上に、銅を主成分とする第1の配線を形成する工程と、
(b)前記第1の配線上に、窒化シリコン膜からなる第1の絶縁膜を形成する工程と、
(c)前記第1の絶縁膜上に、有機シロキサンを主成分とし、且つ、前記第1の絶縁膜よりも膜厚の厚い第2の絶縁膜を形成する工程と、
(d)前記第2の絶縁膜上に、パターニングされた第1のマスキング層を形成する工程と、
(e)前記第1のマスキング層が有る状態で、フロロカーボンガスおよび酸素ガスを含む第1のガス雰囲気中において、前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、その底部に前記第2の絶縁膜が残されるように、前記第2の絶縁膜にスルーホールを形成する工程と、
(f)前記(e)工程後に、フロロカーボンガスおよび酸素ガスを含む第2のガス雰囲気中において、前記スルーホールの底部の前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、前記第1の絶縁膜の表面を露出する工程と、
(g)前記(f)工程後に、前記第1のマスキング層を除去する工程と、
(h)前記(g)工程後に、前記第2の絶縁膜上に、パターニングされた第2のマスキング層を形成する工程と、
(i)前記第2のマスキング層が有る状態で、フロロカーボンガスおよび酸素ガスを含む第3のガス雰囲気中において、前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、前記第2の絶縁膜に前記スルーホールよりも深さの浅い溝を形成する工程と、
(j)前記(i)工程後に、前記第2のマスキング層を除去する工程と、
(k)前記(j)工程後に、前記スルーホール底部において、前記第1の絶縁膜を除去し、前記第1の配線の表面を露出する工程と、
(l)前記(k)工程後に、前記スルーホール内および前記溝内に、銅を主成分とする導体膜を埋め込む工程と、
を有し、
前記第1および第3のガス雰囲気中においては、前記フロロカーボンガスの流量は前記酸素ガスの流量よりも多く、
前記第2のガス雰囲気においては、前記フロロカーボンガスの流量は前記酸素ガスの流量以下であることを特徴とする半導体集積回路装置の製造方法。 - (a)半導体集積回路基板の第1主面上に、銅を主成分とする第1の配線を形成する工程と、
(b)前記第1の配線上に、窒化シリコン膜からなる第1の絶縁膜を形成する工程と、
(c)前記第1の絶縁膜上に、有機シロキサンを主成分とし、且つ、前記第1の絶縁膜よりも膜厚の厚い第2の絶縁膜を形成する工程と、
(d)前記第2の絶縁膜上に、パターニングされた第1のマスキング層を形成する工程と、
(e)前記第1のマスキング層が有る状態で、フロロカーボンガスと、NOガスまたはNO 2 ガスからなる第1処理ガスとを含む第1のガス雰囲気中において、前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、その底部に前記第2の絶縁膜が残されるように、前記第2の絶縁膜に第1の凹部を形成する工程と、
(f)前記(e)工程後に、フロロカーボンガスと、NOガスまたはNO 2 ガスからなる第2処理ガスとを含む第2のガス雰囲気中において、前記第1の凹部の底部の前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、前記第1の絶縁膜の表面を露出する工程と、
を有し、
前記第1のガス雰囲気中においては、前記フロロカーボンガスの流量は前記第1処理ガスの流量よりも多く、
前記第2のガス雰囲気中においては、前記フロロカーボンガスの流量は前記第2処理ガスの流量以下であることを特徴とする半導体集積回路装置の製造方法。 - (a)半導体集積回路基板の第1主面上に、銅を主成分とする第1の配線を形成する工程と、
(b)前記第1の配線上に、窒化シリコン膜からなる第1の絶縁膜を形成する工程と、
(c)前記第1の絶縁膜上に、有機シロキサンを主成分とし、且つ、前記第1の絶縁膜よりも膜厚の厚い第2の絶縁膜を形成する工程と、
(d)前記第2の絶縁膜上に、パターニングされた第1のマスキング層を形成する工程と、
(e)前記第1のマスキング層が有る状態で、フロロカーボンガスと、NOガスまたはNO 2 ガスからなる第1処理ガスとを含む第1のガス雰囲気中において、前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、その底部に前記第2の絶縁膜が残されるように、前記第2の絶縁膜にスルーホールを形成する工程と、
(f)前記(e)工程後に、フロロカーボンガスと、NOガスまたはNO 2 ガスからなる第2処理ガスとを含む第2のガス雰囲気中において、前記スルーホールの底部の前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、前記第1の絶縁膜の表面を露出する工程と、
(g)前記(f)工程後に、前記第1のマスキング層を除去する工程と、
(h)前記(g)工程後に、前記第2の絶縁膜上に、パターニングされた第2のマスキング層を形成する工程と、
(i)前記第2のマスキング層が有る状態で、フロロカーボンガスと、NOガスまたはNO 2 ガスからなる第3処理ガスとを含む第3のガス雰囲気中において、前記第2の絶縁膜に対してプラズマエッチング処理を施すことにより、前記第2の絶縁膜に前記スルーホールよりも深さの浅い溝を形成する工程と、
(j)前記(i)工程後に、前記第2のマスキング層を除去する工程と、
(k)前記(j)工程後に、前記スルーホール底部において、前記第1の絶縁膜を除去し、前記第1の配線の表面を露出する工程と、
(l)前記(k)工程後に、前記スルーホール内および前記溝内に、銅を主成分とする導体膜を埋め込む工程と、
を有し、
前記第1および第3のガス雰囲気中においては、前記フロロカーボンガスの流量は、前記第1処理ガスの流量、あるいは、前記第3処理ガスの流量よりも多く、
前記第2のガス雰囲気中においては、前記フロロカーボンガスの流量は前記第2処理ガスの流量以下であることを特徴とする半導体集積回路装置の製造方法。 - 請求項2または4に記載の半導体集積回路装置の製造方法において、前記第2のマスキング層は、レジスト膜であることを特徴とする半導体集積回路装置の製造方法。
- 請求項1〜5のいずれか1項に記載の半導体集積回路装置の製造方法において、前記(e)工程の前記プラズマエッチング処理後に残されている前記第2の絶縁膜の膜厚は、前記(e)工程のプラズマエッチング処理前の前記第2の絶縁膜の膜厚の30%以下であることを特徴とする半導体集積回路装置の製造方法。
- 請求項1〜5のいずれか1項に記載の半導体集積回路装置の製造方法において、前記(e)工程の前記プラズマエッチング処理後に残されている前記第2の絶縁膜の膜厚は、前記(e)工程のプラズマエッチング処理前の前記第2の絶縁膜の膜厚の15%以下であることを特徴とする半導体集積回路装置の製造方法。
- 請求項1〜7のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第1のマスキング層は、レジスト膜であることを特徴とする半導体集積回路装置の製造方法。
- 請求項1〜8のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第2の絶縁膜は、塗布法で形成されることを特徴とする半導体集積回路装置の製造方法。
- 請求項1〜8のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第2の絶縁膜は、CVD法で形成されることを特徴とする半導体集積回路装置の製造方法。
- 請求項1〜10のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第1のガス雰囲気は、更にアルゴンガスを含むことを特徴とする半導体集積回路装置の製造方法。
- 請求項1〜11のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第2のガス雰囲気は、更にアルゴンガスを含むことを特徴とする半導体集積回路装置の製造方法。
- 請求項1〜12のいずれか1項に記載の半導体集積回路装置の製造方法において、前記第1および第2のガス雰囲気のフロロカーボンガスには、C4F8が用いられることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008040978A JP4881895B2 (ja) | 1999-06-24 | 2008-02-22 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999178080 | 1999-06-24 | ||
JP17808099 | 1999-06-24 | ||
JP2008040978A JP4881895B2 (ja) | 1999-06-24 | 2008-02-22 | 半導体集積回路装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004049195A Division JP4173454B2 (ja) | 1999-06-24 | 2004-02-25 | 半導体集積回路装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009280897A Division JP5123924B2 (ja) | 1999-06-24 | 2009-12-10 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008177596A JP2008177596A (ja) | 2008-07-31 |
JP4881895B2 true JP4881895B2 (ja) | 2012-02-22 |
Family
ID=16042283
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001505055A Expired - Lifetime JP4173307B2 (ja) | 1999-06-24 | 2000-06-21 | 半導体集積回路の製造方法 |
JP2008040978A Expired - Lifetime JP4881895B2 (ja) | 1999-06-24 | 2008-02-22 | 半導体集積回路装置の製造方法 |
JP2009280897A Expired - Lifetime JP5123924B2 (ja) | 1999-06-24 | 2009-12-10 | 半導体集積回路装置の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001505055A Expired - Lifetime JP4173307B2 (ja) | 1999-06-24 | 2000-06-21 | 半導体集積回路の製造方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009280897A Expired - Lifetime JP5123924B2 (ja) | 1999-06-24 | 2009-12-10 | 半導体集積回路装置の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7419902B2 (ja) |
JP (3) | JP4173307B2 (ja) |
KR (1) | KR100768363B1 (ja) |
TW (1) | TW494479B (ja) |
WO (1) | WO2000079586A1 (ja) |
Families Citing this family (58)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000079586A1 (fr) * | 1999-06-24 | 2000-12-28 | Hitachi, Ltd. | Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur |
JP4381526B2 (ja) | 1999-10-26 | 2009-12-09 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
US6410437B1 (en) * | 2000-06-30 | 2002-06-25 | Lam Research Corporation | Method for etching dual damascene structures in organosilicate glass |
JP2002270586A (ja) * | 2001-03-08 | 2002-09-20 | Tokyo Electron Ltd | 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス |
US6861347B2 (en) * | 2001-05-17 | 2005-03-01 | Samsung Electronics Co., Ltd. | Method for forming metal wiring layer of semiconductor device |
JP4587604B2 (ja) * | 2001-06-13 | 2010-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP4891018B2 (ja) * | 2001-08-07 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
JP2003234331A (ja) | 2001-12-05 | 2003-08-22 | Tokyo Electron Ltd | プラズマエッチング方法およびプラズマエッチング装置 |
TWI241868B (en) * | 2002-02-06 | 2005-10-11 | Matsushita Electric Ind Co Ltd | Plasma processing method and apparatus |
JP4176365B2 (ja) * | 2002-03-25 | 2008-11-05 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
JP4431402B2 (ja) | 2002-04-08 | 2010-03-17 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
JP3989763B2 (ja) * | 2002-04-15 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
TWI288443B (en) | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
KR100470390B1 (ko) * | 2002-06-29 | 2005-02-07 | 주식회사 하이닉스반도체 | 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법 |
US6917108B2 (en) * | 2002-11-14 | 2005-07-12 | International Business Machines Corporation | Reliable low-k interconnect structure with hybrid dielectric |
US7247939B2 (en) * | 2003-04-01 | 2007-07-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal filled semiconductor features with improved structural stability |
JP2005203429A (ja) * | 2004-01-13 | 2005-07-28 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
US20050200026A1 (en) * | 2004-03-10 | 2005-09-15 | Taiwan Semiconductor Manufacturing Co. Ltd. | Contact structure for nanometer characteristic dimensions |
JP5186086B2 (ja) * | 2005-04-11 | 2013-04-17 | アイメック | デュアル・ダマシン・パターニング・アプローチ |
JP4699172B2 (ja) * | 2005-10-25 | 2011-06-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US8395365B2 (en) * | 2005-11-11 | 2013-03-12 | Maxim Integrated Products, Inc. | Non-linear PWM controller |
US7923819B2 (en) * | 2006-11-09 | 2011-04-12 | National Iniversity Corporation Tohoku University | Interlayer insulating film, wiring structure and electronic device and methods of manufacturing the same |
KR100824637B1 (ko) * | 2007-06-26 | 2008-04-25 | 주식회사 동부하이텍 | Nor 플래쉬 디바이스 및 그의 제조 방법 |
JP5067068B2 (ja) * | 2007-08-17 | 2012-11-07 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び記憶媒体 |
US7936072B2 (en) * | 2007-11-12 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device having dual damascene structure |
WO2010065459A2 (en) * | 2008-12-02 | 2010-06-10 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Method of etching organosiloxane dielectric material and semiconductor device thereof |
US9601530B2 (en) | 2008-12-02 | 2017-03-21 | Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Dual active layer semiconductor device and method of manufacturing the same |
WO2010065457A2 (en) * | 2008-12-02 | 2010-06-10 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof |
US9991311B2 (en) | 2008-12-02 | 2018-06-05 | Arizona Board Of Regents On Behalf Of Arizona State University | Dual active layer semiconductor device and method of manufacturing the same |
US9721825B2 (en) | 2008-12-02 | 2017-08-01 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Method of providing a flexible semiconductor device and flexible semiconductor device thereof |
TW201117262A (en) * | 2009-05-29 | 2011-05-16 | Univ Arizona | Method of providing a flexible semiconductor device at high temperatures and flexible semiconductor device thereof |
ES2346396B2 (es) * | 2010-03-30 | 2011-09-08 | Universidad Politécnica de Madrid | Metodo de fabricacion de sustratos de circuitos integrados basados entecnologia cmos. |
JP5671253B2 (ja) | 2010-05-07 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
WO2012021196A2 (en) | 2010-05-21 | 2012-02-16 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Method for manufacturing electronic devices and electronic devices thereof |
WO2012021197A2 (en) | 2010-05-21 | 2012-02-16 | Arizona Board Of Regents, For And On Behalf Of Arizona State University | Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof |
JP2012015411A (ja) * | 2010-07-02 | 2012-01-19 | Tokyo Electron Ltd | 半導体装置の製造方法及び半導体装置 |
US8722530B2 (en) | 2011-07-28 | 2014-05-13 | Freescale Semiconductor, Inc. | Method of making a die with recessed aluminum die pads |
US9117941B2 (en) * | 2011-09-02 | 2015-08-25 | King Dragon International Inc. | LED package and method of the same |
US20150001570A1 (en) * | 2011-09-02 | 2015-01-01 | King Dragon International Inc. | LED Package and Method of the Same |
CN102779780B (zh) * | 2012-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 一种形成无负载效应大尺寸沟槽的方法 |
KR101407590B1 (ko) * | 2012-11-19 | 2014-06-13 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조방법 |
CN103839821B (zh) * | 2012-11-27 | 2016-08-31 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其制造方法 |
US9190317B2 (en) * | 2013-01-10 | 2015-11-17 | Semiconductor Manufacturing International (Shanghai) Corporation | Interconnection structures and fabrication method thereof |
US9129956B2 (en) * | 2013-12-11 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device having multiple-layer pins in memory MUX1 layout |
US9368448B2 (en) * | 2013-12-20 | 2016-06-14 | Applied Materials, Inc. | Metal-containing films as dielectric capping barrier for advanced interconnects |
US9502653B2 (en) * | 2013-12-25 | 2016-11-22 | Ignis Innovation Inc. | Electrode contacts |
WO2017034645A2 (en) | 2015-06-09 | 2017-03-02 | ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY | Method of providing an electronic device and electronic device thereof |
WO2015156891A2 (en) | 2014-01-23 | 2015-10-15 | Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University | Method of providing a flexible semiconductor device and flexible semiconductor device thereof |
US10381224B2 (en) | 2014-01-23 | 2019-08-13 | Arizona Board Of Regents On Behalf Of Arizona State University | Method of providing an electronic device and electronic device thereof |
CN106663640B (zh) | 2014-05-13 | 2020-01-07 | 代表亚利桑那大学的亚利桑那校董会 | 提供电子器件的方法及其电子器件 |
JP6320282B2 (ja) | 2014-12-05 | 2018-05-09 | 東京エレクトロン株式会社 | エッチング方法 |
US9741742B2 (en) | 2014-12-22 | 2017-08-22 | Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University | Deformable electronic device and methods of providing and using deformable electronic device |
US10446582B2 (en) | 2014-12-22 | 2019-10-15 | Arizona Board Of Regents On Behalf Of Arizona State University | Method of providing an imaging system and imaging system thereof |
US10460984B2 (en) * | 2015-04-15 | 2019-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating electrode and semiconductor device |
JP2017092142A (ja) * | 2015-11-05 | 2017-05-25 | 東京エレクトロン株式会社 | 被処理体を処理する方法 |
KR102487054B1 (ko) | 2017-11-28 | 2023-01-13 | 삼성전자주식회사 | 식각 방법 및 반도체 장치의 제조 방법 |
JP6952629B2 (ja) * | 2018-03-20 | 2021-10-20 | 株式会社東芝 | 半導体装置 |
KR20220015757A (ko) | 2020-07-31 | 2022-02-08 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0219113Y2 (ja) * | 1985-04-26 | 1990-05-28 | ||
JPS63128730A (ja) * | 1986-11-19 | 1988-06-01 | Fujitsu Ltd | 多層配線方法 |
JPH0738388B2 (ja) * | 1987-03-31 | 1995-04-26 | 日本電信電話株式会社 | パタ−ン形成法 |
JPH0219113A (ja) * | 1988-07-06 | 1990-01-23 | Matsushita Electric Ind Co Ltd | 自動製パン機 |
JPH05343632A (ja) | 1989-12-27 | 1993-12-24 | Motorola Inc | Cmos素子と工程 |
US5268590A (en) | 1989-12-27 | 1993-12-07 | Motorola, Inc. | CMOS device and process |
US5047367A (en) | 1990-06-08 | 1991-09-10 | Intel Corporation | Process for formation of a self aligned titanium nitride/cobalt silicide bilayer |
JP3128811B2 (ja) * | 1990-08-07 | 2001-01-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP3285934B2 (ja) | 1991-07-16 | 2002-05-27 | 株式会社東芝 | 半導体装置の製造方法 |
JPH0590293A (ja) | 1991-07-19 | 1993-04-09 | Toshiba Corp | 半導体装置およびその製造方法 |
US5269879A (en) | 1991-10-16 | 1993-12-14 | Lam Research Corporation | Method of etching vias without sputtering of underlying electrically conductive layer |
JP2933766B2 (ja) * | 1991-11-05 | 1999-08-16 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
TW209308B (en) | 1992-03-02 | 1993-07-11 | Digital Equipment Corp | Self-aligned cobalt silicide on MOS integrated circuits |
JPH06151872A (ja) * | 1992-11-09 | 1994-05-31 | Mitsubishi Kasei Corp | Fet素子 |
JP3066886B2 (ja) | 1992-12-24 | 2000-07-17 | 株式会社ジャパンエナジー | 高純度コバルトスパッタリングターゲット |
US5635426A (en) | 1993-08-26 | 1997-06-03 | Fujitsu Limited | Method of making a semiconductor device having a silicide local interconnect |
JP2950110B2 (ja) * | 1993-09-24 | 1999-09-20 | 住友金属工業株式会社 | プラズマエッチング方法 |
US5850096A (en) | 1994-02-25 | 1998-12-15 | Fujitsu Limited | Enhanced semiconductor integrated circuit device with a memory array and a peripheral circuit |
JPH07283306A (ja) * | 1994-04-15 | 1995-10-27 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US5652176A (en) | 1995-02-24 | 1997-07-29 | Motorola, Inc. | Method for providing trench isolation and borderless contact |
US5889330A (en) * | 1995-03-10 | 1999-03-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device whose flattening resin film component has a controlled carbon atom content |
JP3399154B2 (ja) | 1995-05-22 | 2003-04-21 | ソニー株式会社 | 積層絶縁膜のプラズマエッチング方法 |
US5780361A (en) | 1995-06-23 | 1998-07-14 | Nec Corporation | Salicide process for selectively forming a monocobalt disilicide film on a silicon region |
JPH0955425A (ja) * | 1995-08-10 | 1997-02-25 | Mitsubishi Electric Corp | 多層Al配線構造を有する半導体装置およびその製造方法 |
US5549786A (en) | 1995-08-29 | 1996-08-27 | Advanced Micro Devices, Inc. | Highly selective, highly uniform plasma etch process for spin-on glass |
JP2751895B2 (ja) | 1995-10-31 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH09306988A (ja) | 1996-03-13 | 1997-11-28 | Sony Corp | 多層配線の形成方法 |
JP3460436B2 (ja) | 1996-03-28 | 2003-10-27 | ソニー株式会社 | 半導体装置の製造方法 |
JPH09293780A (ja) | 1996-04-26 | 1997-11-11 | Hitachi Ltd | 配線形成方法 |
JPH09321024A (ja) * | 1996-05-29 | 1997-12-12 | Toshiba Corp | 半導体装置の製造方法 |
JP3997494B2 (ja) * | 1996-09-17 | 2007-10-24 | ソニー株式会社 | 半導体装置 |
JPH10209273A (ja) | 1997-01-16 | 1998-08-07 | Fujitsu Ltd | 半導体装置の製造方法 |
US6303488B1 (en) * | 1997-02-12 | 2001-10-16 | Micron Technology, Inc. | Semiconductor processing methods of forming openings to devices and substrates, exposing material from which photoresist cannot be substantially selectively removed |
JP3959790B2 (ja) | 1997-08-26 | 2007-08-15 | ソニー株式会社 | 半導体装置の製造方法 |
JP3300643B2 (ja) | 1997-09-09 | 2002-07-08 | 株式会社東芝 | 半導体装置の製造方法 |
US6844267B1 (en) * | 1997-10-22 | 2005-01-18 | Interuniversitair Micro-Elektronica Centrum | Anisotropic etching of organic-containing insulating layers |
EP0911697A3 (en) * | 1997-10-22 | 1999-09-15 | Interuniversitair Microelektronica Centrum Vzw | A fluorinated hard mask for micropatterning of polymers |
US6340435B1 (en) | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
US6287990B1 (en) | 1998-02-11 | 2001-09-11 | Applied Materials, Inc. | CVD plasma assisted low dielectric constant films |
US6117786A (en) | 1998-05-05 | 2000-09-12 | Lam Research Corporation | Method for etching silicon dioxide using fluorocarbon gas chemistry |
US6040248A (en) * | 1998-06-24 | 2000-03-21 | Taiwan Semiconductor Manufacturing Company | Chemistry for etching organic low-k materials |
US6207583B1 (en) * | 1998-09-04 | 2001-03-27 | Alliedsignal Inc. | Photoresist ashing process for organic and inorganic polymer dielectric materials |
JP3974284B2 (ja) | 1999-03-18 | 2007-09-12 | 株式会社東芝 | 半導体装置の製造方法 |
WO2000079586A1 (fr) * | 1999-06-24 | 2000-12-28 | Hitachi, Ltd. | Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur |
US6521532B1 (en) | 1999-07-22 | 2003-02-18 | James A. Cunningham | Method for making integrated circuit including interconnects with enhanced electromigration resistance |
US6541367B1 (en) | 2000-01-18 | 2003-04-01 | Applied Materials, Inc. | Very low dielectric constant plasma-enhanced CVD films |
-
2000
- 2000-06-21 WO PCT/JP2000/004046 patent/WO2000079586A1/ja active Application Filing
- 2000-06-21 KR KR1020017016181A patent/KR100768363B1/ko active IP Right Grant
- 2000-06-21 JP JP2001505055A patent/JP4173307B2/ja not_active Expired - Lifetime
- 2000-06-23 TW TW089112416A patent/TW494479B/zh not_active IP Right Cessation
-
2005
- 2005-04-13 US US11/104,441 patent/US7419902B2/en not_active Expired - Fee Related
-
2008
- 2008-02-22 JP JP2008040978A patent/JP4881895B2/ja not_active Expired - Lifetime
- 2008-08-19 US US12/194,044 patent/US7737023B2/en not_active Expired - Fee Related
-
2009
- 2009-12-10 JP JP2009280897A patent/JP5123924B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US7419902B2 (en) | 2008-09-02 |
TW494479B (en) | 2002-07-11 |
JP2008177596A (ja) | 2008-07-31 |
JP4173307B2 (ja) | 2008-10-29 |
KR20020020912A (ko) | 2002-03-16 |
US20090011592A1 (en) | 2009-01-08 |
KR100768363B1 (ko) | 2007-10-17 |
JP2010062587A (ja) | 2010-03-18 |
US20050186801A1 (en) | 2005-08-25 |
JP5123924B2 (ja) | 2013-01-23 |
WO2000079586A1 (fr) | 2000-12-28 |
US7737023B2 (en) | 2010-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4881895B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3400770B2 (ja) | エッチング方法、半導体装置及びその製造方法 | |
US6716761B2 (en) | Method of forming fine patterns | |
US20050079706A1 (en) | Dual damascene structure and method | |
JP2006013190A (ja) | 半導体装置の製造方法 | |
KR100597155B1 (ko) | 반도체 장치의 제조 방법 | |
JP4173454B2 (ja) | 半導体集積回路装置の製造方法 | |
KR20010086322A (ko) | 금속 배선에 도달하는 비아홀 및 층간막 내의 오목그루브를 동시에 형성하는 것을 포함하는 반도체집적회로의 제조 방법 및 그 제조 방법에 의해 제조된반도체 집적회로 | |
US7091612B2 (en) | Dual damascene structure and method | |
JP2006024730A (ja) | 半導体装置の製造方法 | |
US6881661B2 (en) | Manufacturing method of semiconductor device | |
US7172965B2 (en) | Method for manufacturing semiconductor device | |
US6780778B2 (en) | Method for fabricating semiconductor device | |
US6815341B2 (en) | Method for fabricating metal interconnect in a carbon-containing silicon oxide film | |
JP2001085389A (ja) | 半導体装置のドライエッチング方法 | |
US6828250B1 (en) | Process for etching vias in organosilicate glass materials without causing RIE lag | |
JP2005005697A (ja) | 半導体装置の製造方法 | |
JP2006032721A (ja) | 半導体装置の製造方法 | |
JP2001284327A (ja) | ドライエッチング方法、半導体装置の製造方法及び半導体装置 | |
JP4436606B2 (ja) | 半導体装置の製造方法 | |
KR20000071322A (ko) | 반도체 장치 제조 방법 | |
JP2004356178A (ja) | エッチング方法、及び半導体装置の製造方法 | |
KR20030059473A (ko) | 반도체 소자의 제조방법 | |
JP2006108336A (ja) | 半導体装置の製造方法 | |
KR20030059468A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4881895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |