KR20030059468A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20030059468A
KR20030059468A KR1020010088331A KR20010088331A KR20030059468A KR 20030059468 A KR20030059468 A KR 20030059468A KR 1020010088331 A KR1020010088331 A KR 1020010088331A KR 20010088331 A KR20010088331 A KR 20010088331A KR 20030059468 A KR20030059468 A KR 20030059468A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
semiconductor device
forming
etch stop
Prior art date
Application number
KR1020010088331A
Other languages
English (en)
Inventor
박상종
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010088331A priority Critical patent/KR20030059468A/ko
Publication of KR20030059468A publication Critical patent/KR20030059468A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 반도체 기판상에 제1층간절연막을 형성한 다음, 상기 제1층간절연막내에 금속배선을 형성하는 단계; 상기 제1층간절연막상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막 표면을 플라즈마 처리로 질화시켜 식각정지층을 형성하는 단계; 상기 식각정지층이 형성된 제2층간절연막상에 제3층간절연막을 형성하는 단계; 및 상기 제3층간절연막 및 제2층간절연막을 선택적으로 제거하여 트렌치와 비아홀을 형성하는 단계를 포함하며, 식각정지층을 질화물이나 탄화물 대신 플라즈마 처리를 이용하여 저유전 절연막 표면을 질화 반응시켜 캐패시턴스의 뚜렷한 증가없이 식각선택비를 확보할 수 있어 소자의 동작속도를 향상시킬 수 있으며, 플라즈마 처리로 인한 표면 개질로 저유전물질의 접착력 또는 합착력 특성도 향상시킬 수 있어 소자의 신뢰성을 향상시킬 수 있는 것이다.

Description

반도체 소자의 제조방법{METHOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는 동작속도와 신뢰성을 향상시키는 반도체 소자의 제조방법에 관한 것이다
종래 기술에 따른 반도체 소자의 제조방법에 있어서, 금속배선을 형성하는 데는 일반적으로 2가지 방법이 있는데, 우수한 전기적 특성을 얻을 수 있으며 제조비용이 적게 되는 다마신(damanscene) 공정을 적용하는 것이 확대되어 가고 있다.
특히, 듀얼 다마신(dual damascene) 공정으로 금속배선을 형성하는 경우에는, 도 1에 도시된 바와 같이, 금속배선(12)이 형성된 제1층간절연막(10)상에 비아홀(17:via hole)용 제2층간절연막(18)과, 트렌치(21:trensch)용 제3층간절연막(20) 사이에 식각정지층(18:etch stop layer)을 형성하는 것이 일반적이다. 여기서, 미설명 도면부호 14는 배리어막을 나타낸다. 또한, 금속배선(12)은 구리를 사용하고, 층간절연막(10)(16)(20)은 저유전물질을 사용하는 것이 일반적이다.
이때, 상기한 바와 같이 식각정지층(18)은 비아홀(17)과 트렌치(221) 형성을 위하여 제2 및 제3층간절연막(16)(20) 사이에 적용하는데, 층간절연막 재료인 저유전물질과의 식각선택비 향상을 위하여 상기 식각정지층(18)은 질화물(nitride)이나 탄화물(carbide)로 형성한다.
이와 같이, 구리 및 저유전물질을 사용한 반도체 소자는 구리에 의한 저항값(R) 감소와 저유전물질로 인한 캐패시턴스(C)값 감소로 인하여 소자의 동작 속도가 향상되는 장점이 있다.
그러나, 상기 종래 기술에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 문제점이 있었다.
종래 기술에 있어서, 저유전물질 층간절연막과 식각정지층의 식각선택비 향상을 위해 사용되는 질화물 또는 탄화물은 유전율이 5.0 이상으로 반도체 소자의 동작 특성이 나빠지는 문제점이 있다. 또한, 질화물 또는 탄화물은 저유전물질과의접착력(adhesion)에도 문제점이 있다.
이에, 본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 저유전물질을 플라즈마 처리로 질화 반응시켜 유전율 증가없이 식각선택비를 확보하고 접찹력도 개선시키는 반도체 소자의 제조방법을 제공함에 있다.
도 1은 종래 기술에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
100: 제1층간절연막110: 콘택홀
120: 금속배선140: 배리어막
160: 제2층간절연막170: 비아홀
180: 제3층간절연막200: 제3층간절연막
210: 트렌치220: 하드마스크
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은, 반도체 기판상에 제1층간절연막을 형성한 다음, 상기 제1층간절연막내에 금속배선을 형성하는 단계; 상기 제1층간절연막상에 제2층간절연막을 형성하는 단계; 상기 제2층간절연막 표면을 플라즈마 처리로 질화시켜 식각정지층을 형성하는 단계; 상기 식각정지층이 형성된 제2층간절연막상에 제3층간절연막을 형성하는 단계; 및 상기 제3층간절연막 및 제2층간절연막을 선택적으로 제거하여 트렌치와 비아홀을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명에 따른 반도체 소자의 제조방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 반도체 소자의 제조방법은, 도 2a에 도시된 바와 같이, 반도체 기판(미도시)상에 형성된 제1층간절연막(100)상에 포토레지스트 패턴(미도시)을 형성한 다음, 상기 포토레지스트 패턴(미도시)을 마스크로 상기제1층간절연막(100)을 선택적으로 제거하여 콘택홀(110)을 형성한다.
그런다음, 금속배선용 물질층을 상기 콘택홀(110)을 매립할 수 있도록 상기 제1층간절연막(100) 상에 충분한 두께로 증착한 다음, CMP 공정 등으로 상기 금속배선용 물질층을 평탄화시켜 상기 제1층간절연막(100)속에 매립되는 형태의 금속배선(120)을 형성한다. 이때, 상기 금속배선용 물질로는 구리를 사용하고, 상기 제1층간절연막(100)을 비롯한 후술하는 바와 같이 제2 및 제3층간절연막(160)(200)으로는 저유전율 물질을 사용하는 것이 각각 저항값과 캐패시턴스를 감소시키는데 바람직하다.
이어서, 상기 금속배선(120)이 형성된 제1층간절연막(100) 전면상에 배리어막(140)을 증착한 다음, 상기 배리어막(140) 전면상에 후술하는 바와 같이 상기 금속배선(120)을 일부 노출시키는 비아홀(170)이 형성될 제2층간절연막(160)을 저유전율을 갖는 절연막으로 형성한다.
그런다음, 도 2b에 도시된 바와 같이, 상기 제2층간절연막(160) 표면을 플라즈마 처리(plasma treatment)로써 질화 반응시켜 식각정지층(180)을 형성한다. 이때, 상기 플라즈마 처리(plasma treatment)는 NH3또는 N2가스를 사용한다.
또한, 상기 플라즈마 처리는 50 ~ 1,000 W 의 고주파 파워(RF Power)로써 상기 NH3가스는 10 내지 3.000 sccm의 유동량, 상기 N2가스는 100 내지 10,000 sccm의 유동량을 사용한다.
한편, 상기 플라즈마 처리는 상기 제2층간절연막(160)인 저유전율 물질 표면을 개질하여 상기 식각정지층(140)과의 접착력(adhesion) 또는 합착력(cohesion) 특성을 향상시킨다.
상기 식각정지층(180)은 후술하는 바와 같이 트렌치(210)를 형성할 목적으로 제3층간절연막(200)을 선택적으로 제거하는 경우 상기 제2층간절연막(160)까지 과도하게 식각되어 결함을 발생하는 것을 방지하기 위한 식각정지층(etch stop layer) 역할을 한다.
이어서, 도 2c에 도시된 바와 같이, 상기 식각정지층(180) 전면상에 후술하는 바와 같이 트렌치(210)가 형성될 제3층간절연막(200)을 형성한다. 한편, 상기 제3층간절연막(200) 상에는 하드마스크(220)를 더 형성할 수 있다.
그 다음, 도 2d에 도시된 바와 같이, 상기 하드마스크(220)상에 포토레지스트 패턴(미도시)을 형성한 다음, 상기 포토레지스트 패턴(미도시)을 마스크로 상기 제2층간절연막(160) 표면 일부가 노출되도록 상기 하드마스크(220)와 제3층간절연막(200) 및 식각정지층(180)을 선택적으로 제거하여 트렌치(210)를 형성한다.
계속하여, 상기 금속배선(120)이 노출되도록 상기 노출된 제2층간절연막(160) 일부를 선택적으로 제거하여 비아홀(170)을 형성하여 듀얼 다마신 패턴(dual damascene pattern)을 형성한다.
이후, 예정된 후속 공정을 진행하여 반도체 소자를 완성한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 식각정지층을 질화물이나 탄화물 대신 플라즈마 처리를 이용하여 저유전 절연막 표면을 질화 반응시켜 캐패시턴스의 뚜렷한 증가없이 식각선택비를 확보할 수 있어 소자의 동작속도를 향상시킬 수 있다.
또한 플라즈마 처리로 인한 표면 개질로 저유전물질의 접착력 또는 합착력 특성도 향상시킬 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Claims (3)

  1. 반도체 기판상에 제1층간절연막을 형성한 다음, 상기 제1층간절연막내에 금속배선을 형성하는 단계;
    상기 제1층간절연막상에 제2층간절연막을 형성하는 단계;
    상기 제2층간절연막 표면을 플라즈마 처리로 질화시켜 식각정지층을 형성하는 단계;
    상기 식각정지층이 형성된 제2층간절연막상에 제3층간절연막을 형성하는 단계; 및
    상기 제3층간절연막 및 제2층간절연막을 선택적으로 제거하여 트렌치와 비아홀을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제1항에 있어서,
    상기 플라즈마 처리는 NH3또는 N2가스를 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제2항에 있어서,
    상기 플라즈마 처리는 50 ~ 1,000 W 의 고주파 파워(RF Power)로써 상기 NH3가스는 10 내지 3.000 sccm의 유동량, 상기 N2가스는 100 내지 10,000 sccm의 유동량을 사용하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020010088331A 2001-12-29 2001-12-29 반도체 소자의 제조방법 KR20030059468A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088331A KR20030059468A (ko) 2001-12-29 2001-12-29 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088331A KR20030059468A (ko) 2001-12-29 2001-12-29 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20030059468A true KR20030059468A (ko) 2003-07-10

Family

ID=32215902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088331A KR20030059468A (ko) 2001-12-29 2001-12-29 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20030059468A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953864B2 (en) 2016-08-30 2018-04-24 International Business Machines Corporation Interconnect structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9953864B2 (en) 2016-08-30 2018-04-24 International Business Machines Corporation Interconnect structure

Similar Documents

Publication Publication Date Title
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
US7871923B2 (en) Self-aligned air-gap in interconnect structures
KR20020085722A (ko) 반도체 소자의 연결 배선 형성 방법
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
JP4173454B2 (ja) 半導体集積回路装置の製造方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
US20020173079A1 (en) Dual damascene integration scheme using a bilayer interlevel dielectric
JP2000150517A5 (ko)
US6831007B2 (en) Method for forming metal line of Al/Cu structure
JP2000150517A (ja) 半導体集積回路装置およびその製造方法
KR20030059468A (ko) 반도체 소자의 제조방법
JPH10116904A (ja) 半導体装置の製造方法
KR20000076754A (ko) 절연막의 에칭 방법 및 배선층의 형성 방법
JP2004522315A (ja) 半導体構造
KR20030059473A (ko) 반도체 소자의 제조방법
KR100373358B1 (ko) 비아 퍼스트 듀얼 대머신 공정을 사용한 반도체 소자제조방법
KR100243279B1 (ko) 금속배선의 층간절연막 형성방법
JP2004072107A (ja) 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法
KR100442147B1 (ko) 이중 다마신 패턴 형성 방법
KR100451492B1 (ko) 반도체소자의콘택홀형성방법
KR20030080317A (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100519645B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP2004241635A (ja) 半導体装置およびその製造方法
KR20050032308A (ko) 반도체 소자의 금속배선 형성방법
KR20050118468A (ko) 반도체 소자의 금속 배선 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination