JP2004241635A

JP2004241635A - 半導体装置およびその製造方法

Info

Publication number: JP2004241635A
Application number: JP2003029693A
Authority: JP
Inventors: Takeshi Sunada; 砂田　　剛
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2003-02-06
Filing date: 2003-02-06
Publication date: 2004-08-26

Abstract

【課題】配線間に空間を形成することにより配線間の寄生容量のばらつきを低減する。
【解決手段】基板上に第１の絶縁膜１を形成し、第１の絶縁膜１上に金属層および第２の絶縁膜４を順次形成する工程と、金属層および第２の絶縁膜４を同時にパターンニングすることにより金属層から複数の配線３を形成する工程と、配線間および配線上に第３の絶縁膜６ｂを形成し、第３の絶縁膜６ｂの表面を第２の絶縁膜４が露出するまで研磨する工程と、配線間の第３の絶縁膜６ｂを選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第３の絶縁膜６ｂ上に第４の絶縁膜９を形成する工程とを含む。これにより、空間８ｂ〜８ｄを形成することができ、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。
【選択図】図１０

Description

【０００１】
【発明の属する技術分野】
この発明は、配線を有する半導体装置に関し、特には、微細バターン配線間の絶縁層にエッチングにより空間を形成することにより配線間の寄生容量を低減した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
配線間に空間を形成することにより、配線間の誘電率を低減できることが報告されている（例えば、非特許文献１参照）。また、半導体デバイスへの具体的な適用としては、配線間をプラズマＣＶＤ法によるシリコン酸化膜を堆積させ、配線間にボイド（空間）を形成させることで、配線間の寄生容量を低減する方法がある（例えば、特許文献１参照）。
【０００３】
図１２は、特許文献１に基づく従来の半導体装置を示す断面図である。逆テーパ形状に形成された下層配線１０３ａ〜１０３ｃおよび絶縁膜１０１上にシリコン酸化膜からなる層間絶縁膜１０５をプラズマＣＶＤ法により堆積する。この際、下層配線１０３ａ〜１０３ｃが逆テーパ形状をしているため、層間絶縁膜１０５は被覆性の低い（つきまわりが悪くなる条件）酸化膜で形成することにより、下層配線の相互間には空気層（ボイド）１０６が形成され、中空配線となる。
【０００４】
【非特許文献１】
ＴｅｔｓｕｙａＵｅｄａｅｔａｌ．， ”ＡＮｏｖｅｌＡｉｒＧａｐＩｎｔｅｇｒａｔｉｏｎＳｃｈｅｍｅｆｏｒＭｕｌｔｉ−ｌｅｖｅｌＩｎｔｅｒｃｏｎｎｅｃｔｓｕｓｉｎｇＳｅｌｆ−ａｌｉｇｎｅｄＶｉａＰｌｕｇｓ”，ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＤｉｇｅｓｔ
ｏｆＴｅｃｈｎｉｃａｌＰａｐｅｒｓ，ｐ．４６，１９９８
【特許文献１】
特開２００１−３５１９７１号公報（図１）
【０００５】
【発明が解決しようとする課題】
図１２に示す従来の方法では、シリコン酸化膜を配線間に自己整合で堆積膜が埋め込まれるため、空気層１０６が配線１０３ａ〜１０３ｃの形状出来栄えや、シリコン酸化膜１０５の埋め込み形状ばらつきに左右され、半導体装置の寄生容量にもばらつきが発生していた。そのため、半導体装置の動作特性にばらつきが発生し、また、半導体装置の設計段階での寄生容量を含めた動作スピードも正確に見積ることが容易でなかった。
【０００６】
したがって、この発明の目的は、上記のような事情を考慮してなされたものであり、配線間に空間を形成することにより配線間の寄生容量のばらつきを低減した半導体装置およびその製造方法を提供することである。
【０００７】
【課題を解決するための手段】
上記課題を解決するためにこの発明の請求項１記載の半導体装置は、基板上に複数の配線が形成されるとともに、前記配線は上部に絶縁膜を有し、前記配線間および配線上に別の絶縁膜が形成され、前記配線間の絶縁膜に溝が選択的に形成され、前記別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっている。
【０００８】
このように、基板上に複数の配線が形成されるとともに、配線は上部に絶縁膜を有し、配線間および配線上に別の絶縁膜が形成され、配線間の絶縁膜に溝が選択的に形成され、別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっているので、特に配線密集箇所において、配線の相互間に空間を形成することができる。この空間は真空または気体が存在する状態であり、これは層間絶縁膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。
【０００９】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、層間絶縁膜は配線間の絶縁膜より被覆性が低い。このように、層間絶縁膜は配線間の絶縁膜より被覆性が低いので、ＳＯＧ等の被覆性の低い層間絶縁膜により、配線間に空間を正確に形成することができる。
【００１０】
請求項３記載の半導体装置は、請求項１または２記載の半導体装置において、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第１のシリコン窒化膜で形成され、配線は前記第１のシリコン窒化膜の上部から第２のシリコン窒化膜で覆われている。このように、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第１のシリコン窒化膜で形成され、配線は第１のシリコン窒化膜の上部から第２のシリコン窒化膜で覆われているので、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【００１１】
請求項４記載の半導体装置の製造方法は、基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属層および第２の絶縁膜を順次形成する工程と、前記金属層および前記第２の絶縁膜を同時にパターンニングすることにより前記金属層から複数の配線を形成する工程と、前記配線間および配線上に第３の絶縁膜を形成し、前記第３の絶縁膜の表面を前記第２の絶縁膜が露出するまで研磨する工程と、前記配線間の前記第３の絶縁膜を選択的にエッチングして溝を形成する工程と、前記溝を埋め込まないように前記第３の絶縁膜上に第４の絶縁膜を形成する工程とを含む。
【００１２】
このように、配線間の第３の絶縁膜を選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第３の絶縁膜上に第４の絶縁膜を形成する工程とを含むので、特に配線の密集箇所に限定し、配線相互間の第３の絶縁膜上をパターニングし、第３の絶縁膜を選択エッチングより除去して溝を形成し、被覆性の低い第４の絶縁膜の堆積で空間を形成することができる。これにより、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。さらに、従来例のような自己整合ではないので、配線間の空間寸法を正確に見積ることができる。
【００１３】
請求項５記載の半導体装置の製造方法は、請求項４記載の半導体装置の製造方法において、第４の絶縁膜は第３の絶縁膜より被覆性を低い層間絶縁膜で形成する。このように、第４の絶縁膜は第３の絶縁膜より被覆性を低い層間絶縁膜で形成するので、ＳＯＧ等の被覆性の低い層間絶縁膜が溝内に埋め込まれず、第３の絶縁膜に空間がより形成され易くなる。
【００１４】
請求項６記載の半導体装置の製造方法は、請求項４または５記載の半導体装置の製造方法において、第２の絶縁膜は、シリコン窒化膜である。このように、第２の絶縁膜は、シリコン窒化膜であるので、配線上部にシリコン窒化膜のハードマスクを形成することができる。
【００１５】
請求項７記載の半導体装置の製造方法は、請求項４または５記載の半導体装置の製造方法において、第３の絶縁膜は、シリコン酸化膜である。このように、第３の絶縁膜は、シリコン酸化膜であるので、被覆性の良いＣＶＤ法で堆積することができる。
【００１６】
請求項８記載の半導体装置の製造方法は、請求項４，５または７記載の半導体装置の製造方法において、金属層および第２の絶縁膜を同時にパターンニングした後、前記配線間および配線上に第３の絶縁膜を形成する前に、前記配線をシリコン窒化膜で覆う。このように、金属層および第２の絶縁膜を同時にパターンニングした後、配線間および配線上に第３の絶縁膜を形成する前に、配線をシリコン窒化膜で覆うので、シリコン窒化膜に対して第３の絶縁膜であるシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【００１７】
【発明の実施の形態】
この発明の実施の形態を図１〜図１１に基づいて説明する。図１〜図１０は、この発明の実施の形態による半導体装置の製造方法を示す断面図である。
【００１８】
図１〜図１０に示すように、この半導体装置は、基板上に複数の配線３ａ，３ｂ，３ｃ，３ｄが形成されるとともに、配線は上部に絶縁膜４を有し、配線間および配線上に別の絶縁膜６ｂが形成され、配線間の絶縁膜６ｂに溝８ｂ’，８ｃ’，８ｄ’が形成され、別の絶縁膜６ｂ上に層間絶縁膜９が形成されるとともに、溝内は空間８ｂ，８ｃ，８ｄとなっている。
【００１９】
この場合、図１に示すように、シリコン基板（図示せず）の上方に絶縁膜（第１の絶縁膜）１を形成する。該絶縁膜１にはシリコン基板（図示せず）と、後に形成されるＣｕ配線が電気的に繋がるＷプラグ２ａ，２ｂ，２ｃ，２ｄを有する。絶縁膜１上にめっき法によりＣｕ膜（金属層）３を堆積後、プラズマＣＶＤ法により第１のシリコン窒化膜（第２の絶縁膜）４を形成し、レジスト膜５を塗布し、このレジストを露光、現像することによりレジストマスク５ａ〜５ｄを形成する。
【００２０】
次に、図２に示すように、レジストマスク５ａ〜５ｄのパターニングに従い、エッチングでシリコン窒化膜のハードマスク４ａ〜４ｄを形成後、エッチングによりＣｕの配線３ａ〜３ｄが形成される。図３に示すように、アッシング、ポリマー除去洗浄により、レジストマスク５ａ〜５ｄが除去される。
【００２１】
次に、図４に示すように、被覆性の良いＣＶＤ法で、ハードマスク上部から第２のシリコン窒化膜６ａを堆積後、配線間および配線上にシリコン酸化膜（第３の絶縁膜）６ｂを堆積させる。図５に示すように、シリコン酸化膜６ｂ上を、ＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）研磨により、ハードマスク４ａ〜４ｄ上のシリコン窒化膜６ａの表面が完全に出るまで、シリコン酸化膜６ｂを平坦化除去することで、Ｃｕ配線３ａ，３ｂ，３ｃ，３ｄを有する配線層が形成される。この後、図６に示すように、配線の密集箇所のシリコン酸化膜６ｂのみがエッチングされるようにレジストマスク７を形成する。なお、レジストマスク７を配線の密集箇所の範囲を限定するのは、Ｃｕ配線は酸化膜に比べ機械的強度は低く、空間の増加による半導体装置全体の機械的強度の劣化を防ぐことにある。
【００２２】
次に、図７に示すように、レジストマスク７で覆われていない配線の密集箇所において、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングし、溝８ｂ’，８ｃ’，８ｄ’が形成され、アッシング、ポリマー除去洗浄によりレジストマスク７が除去され、図８に示す形態となる。
【００２３】
次に、図９に示すように、配線３ａ〜３ｄ及び絶縁膜６ｂの上に被覆性の低いＳＯＧからなる層間絶縁膜（第４の絶縁膜）９をスピンコート法より塗布する。この際、溝８ｂ’，８ｃ’，８ｄ’を埋め込まないように層間絶縁膜９を形成することで、配線３ｂ〜３ｄの相互間には空間８ｂ〜８ｄが形成され、中空配線となる。なお、層間絶縁膜９は被覆性の低い絶縁膜で形成することが好ましい。それにより、空間８ｂ〜８ｄがより形成され易くなる。
【００２４】
ここで、被覆性の低い条件とは、使用するＳＯＧにより異なるが、一般的には、溶剤を少なくし、粘性を上げることである。この後、熱処理により硬化させるが、具体的には、１５０℃〜１６０℃で溶剤を気化させ、３００℃〜４５０℃脱水素反応によりＳｉ−Ｏ結合を促進させる。その後ＣＭＰ研磨により表面を平坦化する。
【００２５】
次に、層間絶縁膜９上にパターニング、エッチングすることにより、図１０に示すように層間絶縁膜９にはビアホール１０ａ〜１０ｄが形成される。
【００２６】
上記実施の形態によれば、第３の絶縁膜６ｂをエッチングして形成した空間（溝）８ｂ〜８ｄの幅が狭いため、層間絶縁膜９を堆積した際に下層配線の相互間には堆積されず空間のままでの状態であることができる。空間８ｂ〜８ｄは層間絶縁膜（第３の絶縁膜）６ｂに比べて比誘電率が非常に低いので、薄いシリコン窒化膜６ａを有する構造であっても、配線間の寄生容量を激減させることができる。これにより、素子の動作スピードの低下を抑制することができる。
【００２７】
つまり、真空中の誘電率をε０とし、配線間の層間絶縁膜の比誘電率をεとし、配線間の対向している面積をＳとし、配線間の距離をｄとすると、配線間の寄生容量Ｃは下記（式１）により求められる。
【００２８】
Ｃ＝（ε０×ε×Ｓ）／ｄ ……（式１）
この（式１）から層間絶縁膜の誘電率を下げることにより、配線間の寄生容量を下げることができることがわかる。また、配線間の距離ｄが大きいときは寄生容量Ｃが小さくなる。
【００２９】
図１０の形態において、配線３ｂ，３ｃの配線間の層間絶縁膜による寄生容量をＣ１，Ｃ３とおき、空間８ｂの配線間寄生容量をＣ２と、配線３ｂ，３ｃ間の寄生容量Ｃは、下記（式２）により求められる。
【００３０】
１／Ｃ＝（１／Ｃ１）＋（１／Ｃ２）＋（１／Ｃ３） ……（式２）
ここで、Ｃ１，Ｃ２，Ｃ３の距離をｄ１，ｄ２，ｄ３、比誘電率をε１，ε２，ε３とおくと、ε１＝ε３＝ε、ε２≒１であり、また、簡略化のため配線間は左右対称であると仮定し、ｄ１≒ｄ３とおくと、（式１）、（式２）より寄生容量Ｃは、
Ｃ≒（ε０×ε×Ｓ）／（２×ｄ１＋ε×ｄ２） ……（式３）
となる。
【００３１】
ここで、配線間の対向している面積Ｓ、距離ｄ１，ｄ２が正確に判断できれば、ε０は物理定数であり、εは層間関絶縁膜の材料値であるので、寄生容量Ｃは容易に見積れる。図１０に示す本実施形態では、従来方式の図１２に比べ、配線間の空間をエッチングにより加工形成しているため、上記寸法は容易に判断できることは明らかである。
【００３２】
また、（式１）より寄生容量Ｃは、配線間の距離ｄが小さいとき、即ち配線の密集箇所に限定できる問題であることもわかる。本実施の形態での配線の密集箇所の定義は、ある配線がその配線に最も近い配線との間で（式３）に基づき算出した寄生容量値が、その半導体装置上で最も近い配線間に空間を入れた寄生容量値よりも大きい場合、その配線は密集箇所である。
【００３３】
図１１には、配線ＴＥＧにおける有効比誘電率における従来方式と本発明の実施の形態（本方式）との比較を示すグラフである。棒グラフは有効比誘電率を示し、ロットが異なるウエハを抜粋し比較したものである。有効比誘電率はウエハ内での平均化した値であり、有効誘電率のばらつきが従来方式よりも低減されている。具体的には、有効誘電率のばらつき均一性は、±１５％から±５％以下に低減されている。その結果、寄生容量のばらつきも低減されることになり、本発明の有効性を示している。
【００３４】
尚、本発明はシリコン基板上に形成した絶縁膜上の配線層に限定されず、その配線層より上層の配線層にも実施することが可能である。また、図９において、層間絶縁膜９にはスピンコート法によるＳＯＧにより形成したが、被覆性が低いければ、プラズマＣＶＤ法による層間絶縁膜形成でもよい。
【００３５】
また、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。
【００３６】
【発明の効果】
この発明の請求項１記載の半導体装置によれば、基板上に複数の配線が形成されるとともに、配線は上部に絶縁膜を有し、配線間および配線上に別の絶縁膜が形成され、配線間の絶縁膜に溝が選択的に形成され、別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっているので、特に配線密集箇所において、配線の相互間に空間を形成することができる。この空間は真空または気体が存在する状態であり、これは層間絶縁膜に比べて比誘電率が非常に低いので、配線間の寄生容量を低減することができる。
【００３７】
請求項２では、層間絶縁膜は配線間の絶縁膜より被覆性が低いので、ＳＯＧ等の被覆性の低い層間絶縁膜により、配線間に空間を正確に形成することができる。
【００３８】
請求項３では、配線間の絶縁膜はシリコン酸化膜で形成され、配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第１のシリコン窒化膜で形成され、配線は第１のシリコン窒化膜の上部から第２のシリコン窒化膜で覆われているので、シリコン窒化膜に対してシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【００３９】
この発明の請求項４記載の半導体装置の製造方法によれば、基板上に第１の絶縁膜を形成し、第１の絶縁膜上に金属層および第２の絶縁膜を順次形成する工程と、金属層および第２の絶縁膜を同時にパターンニングすることにより金属層から複数の配線を形成する工程と、配線間および配線上に第３の絶縁膜を形成し、第３の絶縁膜の表面を第２の絶縁膜が露出するまで研磨する工程と、配線間の第３の絶縁膜を選択的にエッチングして溝を形成する工程と、溝を埋め込まないように第３の絶縁膜上に第４の絶縁膜を形成する工程とを含むので、特に配線の密集箇所に限定し、配線相互間の第３の絶縁膜上をパターニングし、第３の絶縁膜を選択エッチングより除去して溝を形成し、被覆性の低い第４の絶縁膜の堆積で空間を形成することができる。これにより、配線間の寄生容量のばらつきを低減した半導体装置を提供することができる。さらに、従来例のような自己整合ではないので、配線間の空間寸法を正確に見積ることができる。
【００４０】
請求項５では、第４の絶縁膜は第３の絶縁膜より被覆性を低い層間絶縁膜で形成するので、ＳＯＧ等の被覆性の低い層間絶縁膜が溝内に埋め込まれず、第３の絶縁膜に空間がより形成され易くなる。
【００４１】
請求項６では、第２の絶縁膜は、シリコン窒化膜であるので、配線上部にシリコン窒化膜のハードマスクを形成することができる。
【００４２】
請求項７では、第３の絶縁膜は、シリコン酸化膜であるので、被覆性の良いＣＶＤ法で堆積することができる。
【００４３】
請求項８では、金属層および第２の絶縁膜を同時にパターンニングした後、配線間および配線上に第３の絶縁膜を形成する前に、配線をシリコン窒化膜で覆うので、シリコン窒化膜に対して第３の絶縁膜であるシリコン酸化膜を選択的にエッチングすることで溝を形成することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態の半導体装置の製造方法の工程を示す断面図である。
【図２】図１の次の工程の断面図である。
【図３】図２の次の工程の断面図である。
【図４】図３の次の工程の断面図である。
【図５】図４の次の工程の断面図である。
【図６】図５の次の工程の断面図である。
【図７】図６の次の工程の断面図である。
【図８】図７の次の工程の断面図である。
【図９】図８の次の工程の断面図である。
【図１０】図９の次の工程の断面図である。
【図１１】配線ＴＥＧにおける有効比誘電率に関する従来方式と本発明の実施の形態（本方式）との比較を示すグラフである。
【図１２】従来の半導体装置を示す断面図である。
【符号の説明】
１絶縁膜（第１の絶縁膜）
２ａ〜２ｄＷプラグ
３Ｃｕ膜
３ａ〜３ｄ配線
４シリコン窒化膜（第２の絶縁膜）
４ａ〜４ｄハードマスク（シリコン窒化膜）
５レジストマスク
６ａシリコン窒化膜
６ｂシリコン酸化膜（第３の絶縁膜）
７レジストマスク
８ｂ’〜８ｄ’ 溝
８ｂ〜８ｄ空間
９層間絶縁膜（第４の絶縁膜）
１０ａ〜１０ｄビアホール
１０１絶縁膜
１０３ａ〜１０３ｃ配線（Ａｌ合金）
１０５層間絶縁膜
１０６空気層（ボイド）

Claims

基板上に複数の配線が形成されるとともに、前記配線は上部に絶縁膜を有し、前記配線間および配線上に別の絶縁膜が形成され、前記配線間の絶縁膜に溝が選択的に形成され、前記別の絶縁膜上に層間絶縁膜が形成されるとともに、前記溝内は空間となっていることを特徴とする半導体装置。
層間絶縁膜は配線間の絶縁膜より被覆性が低い請求項１記載の半導体装置。
配線間の絶縁膜はシリコン酸化膜で形成され、配線上部の絶縁膜は第１のシリコン窒化膜で形成され、配線は前記第１のシリコン窒化膜の上部から第２のシリコン窒化膜で覆われている請求項１または２記載の半導体装置。
基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属層および第２の絶縁膜を順次形成する工程と、前記金属層および前記第２の絶縁膜を同時にパターンニングすることにより前記金属層から複数の配線を形成する工程と、前記配線間および配線上に第３の絶縁膜を形成し、前記第３の絶縁膜の表面を前記第２の絶縁膜が露出するまで研磨する工程と、前記配線間の前記第３の絶縁膜を選択的にエッチングして溝を形成する工程と、前記溝を埋め込まないように前記第３の絶縁膜上に第４の絶縁膜を形成する工程とを含む半導体装置の製造方法。
第４の絶縁膜は第３の絶縁膜より被覆性を低い層間絶縁膜で形成する請求項４記載の半導体装置の製造方法。
第２の絶縁膜は、シリコン窒化膜である請求項４または５記載の半導体装置の製造方法。
第３の絶縁膜は、シリコン酸化膜である請求項４または５記載の半導体装置の製造方法。
金属層および第２の絶縁膜を同時にパターンニングした後、前記配線間および配線上に第３の絶縁膜を形成する前に、前記配線をシリコン窒化膜で覆う請求項４，５または７記載の半導体装置の製造方法。