JP2016529720A5 - - Google Patents

Claims (13)

1. トランジスタデバイスであって、
   基板と、
   前記基板上のドリフト層と、
   前記ドリフト層上の拡散層であって、前記ドリフト層に隣接する第１の表面と該第１の表面とは反対側の第２の表面との間に複数の層を備え、該複数の層の各層のドーピング濃度が、前記第２の表面からの距離に比例して減少する、拡散層と、
   ゲート、ドレイン、及びソースと、
   を備え、前記トランジスタデバイスのチャネル幅が３ミクロン未満であり、前記トランジスタデバイスのＯＮ抵抗が、定格電圧６００Ｖにおいて１．８ｍΩ／ｃｍ ^２ 以下である、トランジスタデバイス。
2. 前記トランジスタデバイスのＯＮ抵抗が、定格電圧１２００Ｖにおいて約２．２ｍΩ／ｃｍ ^２ 以下である、トランジスタデバイス。
3. 前記トランジスタデバイスが炭化ケイ素を含む、請求項１に記載のトランジスタデバイス。
4. 縦型配置の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項１に記載のトランジスタデバイス。
5. 前記拡散層の厚さが１．０〜２．５ミクロンである、請求項１に記載のトランジスタデバイス。
6. 前記拡散層の前記第１の表面におけるドーピング濃度が５×１０ ^１６ ｃｍ ^−３ であり、前記拡散層の前記第２の表面におけるドーピング濃度が２×１０ ^１７ ｃｍ ^−３ である、請求項１に記載のトランジスタデバイス。
7. トランジスタデバイスであって、
   基板と、
   前記基板上のドリフト層と、
   前記ドリフト層上の拡散層であって、前記ドリフト層に隣接する第１の表面と該第１の表面とは反対側の第２の表面との間に複数の層を備え、該複数の層の各層のドーピング濃度が、前記第２の表面からの距離に比例して減少する、拡散層と、
   ゲート、ドレイン、及びソースと、
   を備えるトランジスタデバイス。
8. 前記拡散層の厚さが１．０〜２．５ミクロンである、請求項７に記載のトランジスタデバイス。
9. 前記トランジスタデバイスが炭化ケイ素を含む、請求項７に記載のトランジスタデバイス。
10. 縦型配置の金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である、請求項７に記載のトランジスタデバイス。
11. 前記拡散層の前記第１の表面におけるドーピング濃度が５×１０ ^１６ ｃｍ ^−３ であり、前記拡散層の前記第２の表面におけるドーピング濃度が２×１０ ^１７ ｃｍ ^−３ である、請求項７に記載のトランジスタデバイス。
12. 前記トランジスタデバイスのチャネル幅が３ミクロン未満であり、前記トランジスタデバイスのＯＮ抵抗が、定格電圧６００Ｖにおいて１．８ｍΩ／ｃｍ ^２ 以下である、請求項７に記載のトランジスタデバイス。
13. 前記トランジスタデバイスのＯＮ抵抗が、定格電圧１２００Ｖにおいて２．２ｍΩ／ｃｍ ^２ 以下である、請求項１２に記載のトランジスタデバイス。