JPS6149474A - 電界効果トランジスタおよびその製造方法 - Google Patents

電界効果トランジスタおよびその製造方法

Info

Publication number
JPS6149474A
JPS6149474A JP59172067A JP17206784A JPS6149474A JP S6149474 A JPS6149474 A JP S6149474A JP 59172067 A JP59172067 A JP 59172067A JP 17206784 A JP17206784 A JP 17206784A JP S6149474 A JPS6149474 A JP S6149474A
Authority
JP
Japan
Prior art keywords
region
impurity
semiconductor substrate
substrate
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59172067A
Other languages
English (en)
Inventor
Akio Shimano
嶋野　彰夫
Daisuke Ueda
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP59172067A priority Critical patent/JPS6149474A/ja
Publication of JPS6149474A publication Critical patent/JPS6149474A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はモータ駆動などに用いられる大電力形電界効果
１−ランジスタおよびその製造方法に関するものである
。
従来例の構成とその問題点 従来よりディジタル集積回路や高周波増幅回路などに用
いられてきた絶縁ゲート形電界効果トランジスタ（以下
ＭＯ８ＦＥＴと略す）は近年パワーエレクトロニクス分
野にも進出しバイポーラトランジスタで実現できなかっ
た機器の高速化、低消費電力化、小型・軽量化に大きく
貢献している。
以下、図面を参照しながら、上述した従来の大電力形電
界効果トランジスタとして二重拡散形ＭＯ３ＦＥＴにつ
いて説明する。第１図は従来の二重拡散形ＭＯ８ＦＥＴ
の構造断面図を示すものである１、第１図において、１
はドレイン電極となるｎ形シリコン基板、２はチャンネ
ルを形成するためのｐ形シリコン拡散層、３はソース電
極となるｎ形シリコン拡散層、４はｐ形シリコン拡散層
の表面部分にチャンネルを形成または消滅させるために
バイアス電圧を印加するゲート電極となる多結晶シリコ
ン膜、５は多結晶シリコン股４を電気的に絶縁するため
の二酸化シリコン膜、６はｎ形シリコン拡散層３および
ｐ形シリコン拡散層２に接触して設けられたソース電極
、７はｎ形シリコン基板に接触して設けられたドレイン
電極である。
このように構成された従来の二重拡散形ＭＯ８ＦＥＴに
ついて、以下モータの如く誘導性負荷を駆動する場合の
動作について説明する。第２図に示すように誘導性負荷
９をドレイン電極に接続した二重拡散形ＭＱＳＦＥＴ８
のゲート電極にしきい電圧（これをＶｖと覆る）以下の
電圧を印加すると、Ｍ’０８ＦＥＴ８のソース・ドレイ
ン間には電流が流れないためドレイン電極の電位はぽぼ
電源電圧（これをＶｏｏとする）に等しくなる。次にゲ
ート電極に加える電圧をＶＴ以上とするとＭＯ８ＦＥＴ
８のソース・ドレイン間に電流が流れはじめるが、誘導
性負荷９の自己誘導作用のため一時的にドレイン電位が
負になることがある。このような場合第１図に示した従
来の二重拡散形ＭＯ８ＦＥＴではスイッチング時間が長
くなるという欠点を有していた。なぜならば、ソース電
極に対してトレイン電極の電位が負になった時、第１図
ｎ形シリコン基板１とｐ形シリコン拡散層２で形成され
るｐ。接合が順方向にバイアスされるためこの接合に少
数キ１？リアが蓄積され、ドレイン電位が正に回復した
後も蓄積された少数キャリアを消滅させるための時間を
要づるからである。このため誘導性負荷９を駆動する場
合にもスイッチング時間の短くできる電界効果トランジ
スタの開発が望まれていた。
発明の目的 本発明は上記従来技術に鑑みてなされたもので、誘導性
負荷駆動時においてもスイッチング時間を短くできる電
界効果トランジスタおよびその！１！Ｉ造方法を提供す
るものである。
発明の構成 この目的を達成するために本発明の電界効果１〜ランジ
スタは、半導体基板にその半導体基板と異種伝導形の第
１の拡散領域とその第１の拡散領域の内部に前記半導体
基板と同一伝導形の第２の拡散領域が複数組形成され、
１組以上の絶縁膜と聯電膜が順次半導体表面上の未拡散
領域より第１の拡散領域を経て第２の拡散領域にまたが
って付着し、第２の拡散領域とオーミック接触となり、
未拡散領域とはショットキー接触となる金属もしくは金
属化合物が１個以上別の個所で未拡散領域よ・り第１の
拡散領域を経て第２の拡散領域にまたがって付着して構
成したもので、これによってソース電極となる第２の拡
散領域側に対してドレイン電極となる半導体基板側の電
位が負になった場合、ショットキー接合の順方向立ち上
り電圧がｌｌｎ接合のそれに比べて小さいためソース電
極よりドレイン電極に流れる電流はショットキー接合に
集中し、Ｄｎ接合にはわずかの電流しか流れず、従って
少数キャリアが蓄積されることがなくなり、スイッチン
グ時間を著しく短縮できることとなる。
実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。第３図は本発明の一実施例にお番プる電界効果
トランジスタの構造断面図を示Ｊものである。第３図に
おいて、１はｎ形シリコン基板、２はｐ形シリコン拡散
層、３はｎ形シリコン拡散層、４はゲート電極となる多
結晶シリコン膜、５は二酸化シリコン股、７はドレイン
電極で、以上は第１図の構成と同じものである。１０は
ｎ形シリコン拡散居３とはオーミック接触を、ｎ形シリ
コン基板１どはショットキー接触を形成するシリサイド
層である。
以上のように構成された本発明における二車拡散形電界
効果トランジスタの製造方法について以下説明づる。ま
ず、比抵抗０．０１０ｃｍの口形シリコン基板１上の比
抵抗２５Ωα、厚さ４０μｍのｎ形シリコンエピタキシ
Ｖ）ｔ／層１１を熱酸化して二酸化シリコン膜５を形成
し、その、ＦにＬＰＣＶＤ法で多結晶シリコン膜４を堆
積させ、フォトレジストをマスク材として多結晶シリコ
ン膜および二酸化シリコン膜をエツチング除去し、第４
図ａのように島状に二酸化シリコンＷＡ５と多結晶シリ
コン膜４を残した。次に不純物としてＴａ素おＪ：び砒
素をイオン注入した。この時多結晶シリコンＩＦＪ４が
イオン注入のマスクの役割りをし多結晶シリコン模４の
ない領域にのみ不純物が注入される。このあと酸化工程
を含む不純物拡散工程を行なうと、砒素よりも硼素の方
が拡散係数が大きいため第４図１）に示すようにｐ形シ
リコン拡散層２とその内部にｎ形シリコン拡散層３が形
成される。また、横方向拡散のため多結晶シリコン膜４
の内側に拡散層が入り込んだ構造となる。なお不純物拡
散と同時にシリコン表面を酸化し、多結晶シリコン膜４
直下の二酸化シリコン膜５よりも厚い二酸化シリコン膜
を形成した。次に１つおきの多結晶シリコン膜４をフォ
トレジストで覆い、他の多結晶シリコン膜４及びその下
の二酸化シリコン膜５を除去して第４図Ｃのようにシリ
コン表面を露出させた。
その後シリコン基板１全面に白金を高周波スパッタ法で
蒸着した。これを５００℃で熱処理するとシリコン上も
しくは多結晶シリコン基板１裏に付着した白金は容易に
シリコンと反応し白金シリサイドを形成する。熱処理後
王水中で処理づれば二酸化シリコンＩＩ　５上の未反応
の白金は除去され、第４図ｄのように白金シリサイド層
１０だけを選択的に残すことができる。この白金シリサ
イド層１Ｇは不純物濃度１０宴程度のｎ形シリコン拡散
層３とは第一ミック接触となるが、不純物濃度１０σ程
度のｎ形シリコンエピタキシャル層１１とは良好なショ
ットキー接触を形成する。この方法は多結晶シリコン膜
４を取り除いた部分に自己整合的に白金シリサイドが形
成される点と、ゲート電極となる多結晶シリコン膜４上
に白金シリサイドが形成され、ゲート抵抗の低減すなわ
ちＭＯＳＦＥＴの高周波化が図れる点が特徴である。最
後に、第４図ｅに示すようにアルミニウムでソース電極
１２を形成し、シリコン基板１裏面にはクロム・ニッケ
ルを蒸着してドレイン電極７を形成し本発明にお１ノる
二重拡散形Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ’を完成させた。
このように製作された本発明の二重拡散形ＭＯＳＦＥＴ
の動作について以下説明Ｊる。ソース電極１２に対して
ドレイン電極７の電位が正の時の動作は第１図の従来の
二重拡散形Ｎ　ＯＳ　Ｆ　Ｅ　Ｔの場合と同一である。
この場合第４図ｅの白金シリサイド４９１０と０形シリ
コン工ピタキシヤル層１１からなるショットキー接合は
逆方向となるがその耐圧はｎ形シリコンエピタキシャル
層１１の比抵抗と厚さで決定されｐ形シリコン拡散層２
と０形シリコン工ピタキシヤル層１１からなるＤｎ接合
の耐圧とほぼ同じとなるのでドレイン耐圧が劣化するこ
とはない。次にソース電極１２に対してドレイン電極７
の電位が負の場合を考えると、前述のショットキー接合
およびＤｎ接合は共に順方向にバイアスされるが、ショ
ットキー接合の順方向立ち上り電圧はｐＨ接合のそれに
比べ０．２〜０．３Ｖ低いためにソース電極１２よりド
レイン電極７に流れる電流のほと／ｖどは白金シリサイ
ド１１１０とｎ形シリコンエピタキシャル層１１からな
るショットキー接合に集中しｐ形シリコン拡散層２とｎ
形シリコンエピタキシャル層１１からなるＤｎ接合には
ほとんど流れない。ショットキー接合は多数キャリアに
よって電流が流れ少数キャリアが蓄積されることがない
ので、本実施例では従来蓄積された少数キャリアを消滅
させるのに要した時間が大幅に短縮され、高速スイッチ
ングが可能となる。
ソース電極１２よりドレイン電極７へ１Ａの順方向電流
を流しておき、１Ａの逆方向電流に切り換えたのも０．
１△までに回復するのに要する時間（逆回復時間）で比
較すると、第１図に示した従来の二重拡散形ＭＯ８ＦＥ
Ｔでは１μｓであったのに対して本実施例ではおよそ１
００ｎＳと約１／１０に短縮された。
以上のように本実施例によれば、ソース電極とドレイン
領域を形成するシリコン基板との間にショッ！−キー接
合を設けることにより、少数キャリアの蓄積がなく逆回
復時間の短いＭＯＳＦＥＴを得ることができる。
なお、本実施例ではＮヂャンネルＭＯ８ＦＥＴとしたが
、ｐ形半導体基板に適当な不純物を拡散させてれ形半導
体拡散層とｐ形半導体拡散層１．層を形成して作製され
るｐチ１シンネルＦＥＴについ−Ｃも同様の効果が考え
られる。
発明の効果 以上のように本発明は、半導体基板にその半導体基板と
伝導形の異なる第１の拡散層と、第１の拡散層の内部に
前記半導体基板と同一伝導形の第２の拡散層が複数組形
成され、１部の未拡散領域より第１の拡散領域を経て第
２の拡散領域に至る部分に絶縁膜と導電膜が順次付着し
、他の未拡散領域より第１の拡散領域を経て第２の拡散
領域に至る部分には第２の拡散領域とオーミック接触と
なり未拡散領域とショットキー接触となる導電膜が付着
している構造であるので、逆回復時間の著しく短い電界
効果トランジスタを得ることができその実用的効果は大
なるものがある。
【図面の簡単な説明】
第１図は従来の二重拡散形ＭＯ８ＦＥＴの構造断面図、
第２図は誘導性負荷駆動回路と電位波形を示す図、第３
図は本発明の一実施例における二重拡散形ＭＯ８Ｆ　Ｅ
　Ｔの構造断面図、第４図は本発明の一実施例における
二重拡散形ＭＯ８Ｆ　Ｅ　Ｔの￥Ｊ造工程図である。 １・・・ｎ形シリコン基板、２・・・ｐ形半導体拡散層
、３・・・ｎ形半導体拡散層、４・・・多結晶シリコン
膜、５・・・二酸化シリコン膜、７・・・ドレイン電極
、１０・・・シリサイド層、１１・・・ｎ形シリコンエ
ピタキシャル層、１２・・・ソース電極 代理人　　　森　　本　　義　　弘 第１図 〜ｌ 第２図 第３図 第４図 第４図

Claims (1)

  1. 【特許請求の範囲】 １、半導体基板にこの半導体基板と導電形の異なる複数
    個の第１の拡散領域とそれぞれの第１の拡散領域の内部
    に前記半導体基板と同一の導電形の第２の拡散領域を有
    し、半導体表面上に１組以上の絶縁膜と導電膜が順次未
    拡散領域より前記第１の拡散領域を経て前記第２の拡散
    領域にまたがって付着し、第２の拡散領域とオーミック
    接触となり、未拡散領域とショットキー接触となる１個
    以上の金属もしくは金属化合物が別の個所で未拡散領域
    より第１の拡散領域を経て第２の拡散領域にまたがって
    付着している電界効果トランジスタ。 ２、半導体基板がｎ形シリコン基板、第１の拡散領域が
    ｐ形シリコン層、第２の拡散領域がｎ形シリコン層で第
    ２の拡散領域の不純物濃度が半導体基板のそれよりも大
    きいことを特徴とする特許請求の範囲第１項記載の電界
    効果トランジスタ。 ３、半導体基板上の複数個の分離された領域に絶縁膜と
    導電膜を順次形成する工程と、前記絶縁膜および導電膜
    のない半導体基板表面より前記半導体基板の伝導形を反
    転させる第１の不純物と第１の不純物により伝導形の反
    転した領域を更に反転伝導形にする第２の不純物を拡散
    させる工程と、１組以上の導電膜と絶縁膜を除去する工
    程と、導電膜および絶縁膜を除去することによって露出
    した半導体表面に第２の不純物を拡散させた領域とはオ
    ーミック接触となり不純物を拡散させていない領域とは
    ショットキー接触となる金属もしくは金属化合物を付着
    させる工程を備えた電界効果トランジスタの製造方法。 ４、半導体基板がｎ形シリコン基板、第１の不純物が硼
    素、第２の不純物が砒素よりなり、第２の不純物を拡散
    させた領域の不純物濃度が半導体基板のそれよりも大き
    いことを特徴とする特許請求の範囲第３項記載の電界効
    果トランジスタの製造方法。
JP59172067A 1984-08-17 1984-08-17 電界効果トランジスタおよびその製造方法 Pending JPS6149474A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59172067A JPS6149474A (ja) 1984-08-17 1984-08-17 電界効果トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59172067A JPS6149474A (ja) 1984-08-17 1984-08-17 電界効果トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JPS6149474A true JPS6149474A (ja) 1986-03-11

Family

ID=15934918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59172067A Pending JPS6149474A (ja) 1984-08-17 1984-08-17 電界効果トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JPS6149474A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952992A (en) * 1987-08-18 1990-08-28 Siliconix Incorporated Method and apparatus for improving the on-voltage characteristics of a semiconductor device
FR2735617A1 (fr) * 1995-06-16 1996-12-20 Sgs Thomson Microelectronics Cellule fonctionnelle a transistor mos et diode rapide integree
WO2015042148A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Vertical field-effect transistor device having at least two bypass schottky diodes
WO2015042147A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Vertical field-effect transistor device having a bypass diode
US9741842B2 (en) 2013-08-08 2017-08-22 Cree, Inc. Vertical power transistor device
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106872A (ja) * 1981-12-07 1983-06-25 エヌ　ベー　フイリツプス　フルーイランペンフアブリケン 絶縁ゲート電界効果トランジスタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58106872A (ja) * 1981-12-07 1983-06-25 エヌ　ベー　フイリツプス　フルーイランペンフアブリケン 絶縁ゲート電界効果トランジスタ

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4952992A (en) * 1987-08-18 1990-08-28 Siliconix Incorporated Method and apparatus for improving the on-voltage characteristics of a semiconductor device
FR2735617A1 (fr) * 1995-06-16 1996-12-20 Sgs Thomson Microelectronics Cellule fonctionnelle a transistor mos et diode rapide integree
US9741842B2 (en) 2013-08-08 2017-08-22 Cree, Inc. Vertical power transistor device
USRE48380E1 (en) 2013-08-08 2021-01-05 Cree, Inc. Vertical power transistor device
USRE49913E1 (en) 2013-08-08 2024-04-09 Wolfspeed, Inc. Vertical power transistor device
WO2015042148A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Vertical field-effect transistor device having at least two bypass schottky diodes
WO2015042147A1 (en) * 2013-09-20 2015-03-26 Cree, Inc. Vertical field-effect transistor device having a bypass diode
US9318597B2 (en) 2013-09-20 2016-04-19 Cree, Inc. Layout configurations for integrating schottky contacts into a power transistor device
US10600903B2 (en) 2013-09-20 2020-03-24 Cree, Inc. Semiconductor device including a power transistor device and bypass diode
US10868169B2 (en) 2013-09-20 2020-12-15 Cree, Inc. Monolithically integrated vertical power transistor and bypass diode
US10950719B2 (en) 2013-09-20 2021-03-16 Cree, Inc. Seminconductor device with spreading layer

Similar Documents

Publication Publication Date Title
JP2585331B2 (ja) 高耐圧プレーナ素子
JPH1197680A (ja) 高耐圧半導体装置
JP2984478B2 (ja) 伝導度変調型半導体装置及びその製造方法
JPH04229661A (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPS60210861A (ja) 半導体装置
JPH02143566A (ja) 二重拡散形絶縁ゲート電界効果トランジスタ
JP3113426B2 (ja) 絶縁ゲート半導体装置及びその製造方法
JPS6149474A (ja) 電界効果トランジスタおよびその製造方法
JP3294001B2 (ja) 絶縁ゲート型半導体装置の製造方法
JPS6116574A (ja) 電界効果トランジスタおよびその製造方法
JPH0656890B2 (ja) 伝導度変調型たて型ｍｏｓ―ｆｅｔ
JP2513640B2 (ja) 導電変調型ｍｏｓｆｅｔ
JP3192857B2 (ja) 縦型ｍｏｓ半導体装置及びその製造方法
JPH05283622A (ja) 半導体装置
JPH0411780A (ja) 絶縁ゲート型バイポーラトランジスタ
JP3105237B2 (ja) Ｄｍｏｓ型半導体装置の製造方法
JP4017763B2 (ja) 静電誘導トランジスタ
JPS59214263A (ja) 二重拡散形絶縁ゲ−ト電界効果トランジスタ
JP2003332577A (ja) 半導体装置及びその製造方法
JP3017783B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPH07240522A (ja) 半導体集積回路装置およびその製造方法
JP2937016B2 (ja) 伝導度変調型電界効果トランジスタ
JPH03145163A (ja) サイリスタ
JPH02267969A (ja) 横型伝導度変調型ｍｏｓｆｅｔ
JPH09199718A (ja) 半導体集積回路装置およびその製造方法