JP2015014786A5 - 半導体装置 - Google Patents

Claims (5)

1. 画素部と、駆動回路と、を有し、
   前記画素部は、第１のトランジスタと、液晶素子と、容量素子と、を有し、
   前記駆動回路は、第２のトランジスタと、を有し、
   前記第２のトランジスタの第１のゲート及び第２のゲートは、前記第２のトランジスタの半導体膜を介して重なる領域を有し、かつ、互いに電気的に接続されており、
   前記液晶素子は、透光性を有する第１の導電膜と、第２の導電膜と、前記第１の導電膜及び前記第２の導電膜間に生じる電界が与えられる液晶層と、を有し、
   前記第１の導電膜は、前記第１のトランジスタのソース又はドレインの一方に電気的に接続されており、
   前記容量素子は、前記第１の導電膜と、透光性を有する第３の導電膜と、前記第１の導電膜と前記第３の導電膜との間の領域を有する窒化物絶縁膜と、を有し、
   前記窒化物絶縁膜は、前記半導体膜と前記第２のゲートとの間の領域を有する半導体装置。
2. 画素部と、駆動回路と、を有し、
   前記画素部は、第１のトランジスタと、液晶素子と、容量素子と、を有し、
   前記駆動回路は、第２のトランジスタと、第３のトランジスタと、を有し、
   前記第２のトランジスタの第１のゲート及び第２のゲートは、前記第２のトランジスタの半導体膜を介して重なる領域を有し、かつ、互いに電気的に接続されており、
   前記第３のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのソース又はドレインの一方に電気的に接続されており、
   前記液晶素子は、透光性を有する第１の導電膜と、第２の導電膜と、前記第１の導電膜及び前記第２の導電膜間に生じる電界が与えられる液晶層と、を有し、
   前記第１の導電膜は、前記第１のトランジスタのソース又はドレインの一方に電気的に接続されており、
   前記容量素子は、前記第１の導電膜と、透光性を有する第３の導電膜と、前記第１の導電膜と前記第３の導電膜との間の領域を有する窒化物絶縁膜と、を有し、
   前記窒化物絶縁膜は、前記半導体膜と前記第２のゲートとの間の領域を有する半導体装置。
3. 請求項１又は請求項２において、
   前記第２のトランジスタの前記第２のゲートと、前記第１の導電膜とは、同一の層上に位置する半導体装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記第１のトランジスタ又は前記第２のトランジスタは、チャネル形成領域に酸化物半導体を含む半導体装置。
5. 請求項４において、
   前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置。