JP2016136622A5 - 記憶装置 - Google Patents

Claims (8)

1. 第１の層と、
   第２の層と、を有する記憶装置であって、
   前記第１の層は、前記第２の層と重なる領域を有し、
   前記第１の層は、第１の酸化物半導体層にチャネル形成領域を有する第１のトランジスタを有し、
   前記第２の層は、第２の酸化物半導体層にチャネル形成領域を有する第２のトランジスタと、第３の酸化物半導体層にチャネル形成領域を有する第３のトランジスタと、を有し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１のトランジスタのオフ電流は、前記第２のトランジスタのオフ電流および前記第３のトランジスタのオフ電流よりも小さく、
   前記第２のトランジスタの電界効果移動度および前記第３のトランジスタの電界効果移動度は、前記第１のトランジスタの電界効果移動度よりも大きい記憶装置。
2. 第１の層と、
   第２の層と、
   第３の層と、を有する記憶装置であって、
   前記第１の層は、前記第２の層を介して前記第３の層と重なる領域を有し、
   前記第１の層は、第１の酸化物半導体層にチャネル形成領域を有する第１のトランジスタを有し、
   前記第２の層は、第２の酸化物半導体層にチャネル形成領域を有する第２のトランジスタと、第３の酸化物半導体層にチャネル形成領域を有する第３のトランジスタと、を有し、
   前記第３の層は、シリコンをチャネル形成領域に含む第４のトランジスタを有し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１のトランジスタのオフ電流は、前記第２のトランジスタのオフ電流および前記第３のトランジスタのオフ電流よりも小さく、
   前記第２のトランジスタの電界効果移動度および前記第３のトランジスタの電界効果移動度は、前記第１のトランジスタの電界効果移動度よりも大きく、
   前記第１のトランジスタ乃至前記第３のトランジスタは、第１の回路の構成要素であり、
   前記第４のトランジスタは、第２の回路の構成要素である記憶装置。
3. 請求項１または請求項２において、
   前記第１の酸化物半導体層は、前記第２の酸化物半導体層および前記第３の酸化物半導体層よりもバンドギャップが大きい記憶装置。
4. 請求項１乃至請求項３にいずれか一項において、
   前記第２の酸化物半導体層および前記第３の酸化物半導体層は、前記第１の酸化物半導体層よりも膜厚が厚い記憶装置。
5. 第１の層と、
   第２の層と、
   第３の層と、を有する記憶装置であって、
   前記第１の層は、前記第２の層を介して前記第３の層と重なる領域を有し、
   前記第１の層は、第１の酸化物半導体層にチャネル形成領域を有する第１のトランジスタを有し、
   前記第２の層は、第２の酸化物半導体層にチャネル形成領域を有する第２のトランジスタと、第３の酸化物半導体層にチャネル形成領域を有する第３のトランジスタと、第４の酸化物半導体層にチャネル形成領域を有する第４のトランジスタと、を有し、
   前記第３の層は、シリコンをチャネル形成領域に含む第５のトランジスタを有し、
   前記第１のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
   前記第２のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの一方と電気的に接続され、
   前記第１のトランジスタのオフ電流は、前記第２のトランジスタのオフ電流乃至前記第４のトランジスタのオフ電流よりも小さく、
   前記第２のトランジスタの電界効果移動度および前記第３のトランジスタの電界効果移動度は、前記第１のトランジスタの電界効果移動度よりも大きく、
   前記第１のトランジスタ乃至前記第３のトランジスタは、第１の回路の構成要素であり、
   前記第４のトランジスタおよび前記第５のトランジスタは、第２の回路の構成要素である記憶装置。
6. 請求項５において、
   前記第１の酸化物半導体層は、前記第２の酸化物半導体層、前記第３の酸化物半導体層および前記第４の酸化物半導体層よりもバンドギャップが大きい記憶装置。
7. 請求項５または請求項６において、
   前記第２の酸化物半導体層、前記第３の酸化物半導体層および前記第４の酸化物半導体層は、前記第１の酸化物半導体層よりも膜厚が厚い記憶装置。
8. 請求項１乃至請求項７のいずれか一項において、
   前記第１の回路は、信号を保持する機能を有し、
   前記第２の回路は、前記第１の回路を駆動する機能を有する記憶装置。