JP2008529426A5

JP2008529426A5 -

Info

Publication number: JP2008529426A5
Application number: JP2007553423A
Authority: JP
Filing date: 2006-02-03
Publication date: 2010-10-07
Anticipated expiration: 2026-02-03

Claims

クロック信号についての遅延を与える遅延ロックループであって、複数の遅延のところに複数の潜在的なロック点をもち：
前記複数の潜在的なロック点のうち第一の潜在的なロック点への近接を検出するロック検出器と；
前記ロック検出器の出力に結合された初期化コントロールとを有しており、
前記初期化コントロールは、クロック信号の遅延をある初期遅延から一方向に変化させ、前記第一の潜在的なロック点をスキップし、前記複数の潜在的なロック点のうちから選択される動作点を探索するために前記と同じ一方向に遅延を変化させ続ける、
遅延ロックループ。
前記初期化コントロールが、動作点への近接を検出すると、遅延の増加および減少の両方を可能にする、請求項１記載の遅延ロックループ。
前記ロック検出器が：
異なる所定の時間期間をもつ複数の段を有し、各段が異なる精度でロック点近接を示す、請求項１または２記載の遅延ロックループ。
前記初期化コントロールが電源投入後に従事する、請求項１ないし３のうちいずれか一項記載の遅延ロックループ。
前記初期化コントロールがリセット後に従事する、請求項１ないし３のうちいずれか一項記載の遅延ロックループ。
クロック信号の位相をシフトさせることによって前記第一の潜在的なロック点がスキップされる、請求項１ないし５のうちいずれか一項記載の遅延ロックループ。
参照クロックと遅延されたフィードバック・クロックのエッジの整列に基づいて前記第一の潜在的なロック点への近接が検出される、請求項１ないし６のうちいずれか一項記載の遅延ロックループ。
複数の所定の時間期間を適用することによって前記第一の潜在的なロック点への近接が解析される、請求項７記載の遅延ロックループ。
前記所定の時間期間の値が、二つの隣り合う電圧制御遅延線の取り出される出力の間の遅延時間のある割合である、請求項８記載の遅延ロックループ。
前記所定の時間期間の値が、粗いロック点近接評価のために設定される、請求項８記載の遅延ロックループ。
遅延ロックループを初期化する方法であって：
ある初期遅延から一方向に遅延を変化させる段階と；
第一のロック点をスキップし、動作点を探索するために前記と同じ一方向に遅延を変化させ続ける段階とを有する方法。
前記初期遅延が電源投入後に生じる、請求項１１記載の方法。
前記初期遅延がリセット後に生じる、請求項１１記載の方法。
動作点への近接を検出すると、遅延の増加および減少の両方を可能にする段階をさらに有する、請求項１１ないし１３のうちいずれか一項記載の方法。
参照クロックと遅延されたフィードバック・クロックのエッジの整列に基づいてロック点への近接が検出される、請求項１１ないし１４のうちいずれか一項記載の方法。
複数の所定の時間期間を適用することによってロック点への近接が解析される、請求項１５記載の方法。
前記所定の時間期間の値が、粗いロック点近接評価のために設定される、請求項１５記載の方法。
クロック信号についての遅延を与える遅延ロックループであって、複数の遅延のところに複数の潜在的なロック点をもち：
初期化コントローラを有しており、前記初期化コントローラが：
ある初期遅延から一方向にクロック信号の遅延を変化させ；
第一の潜在的なロック点をスキップし、前記複数の潜在的なロック点のうちから選択される動作点を探索するために前記と同じ一方向に遅延を変化させ続け；
動作点への所望の度合いの近接が検出されると、当該遅延ロックループの通常動作を許容する、
論理を含んでいる、
遅延ロックループ。
遅延ロックループ（DLL）の初期化プロセスの間に位相検出器によって出力される信号を制約する方法であって、前記出力される信号は制御電圧発生器によって積分されてDLL制御電圧を与えるよう適応されたものであり、当該方法は：
アサートされているときにDLL内で初期化プロセスが行われているという指標を与えるホールド信号を受信する段階と；
前記ホールド信号がアサートされている場合、前記出力される信号を制御して、前記制御電圧を安定性が増したDLL動作領域に位置される目標電圧レベルに近づけるような仕方で前記制御電圧の調整を引き起こすようにする段階とを有する、
方法。
前記制御する段階が、前記出力される信号のうちの選択された一つの生成を妨げることを含む、請求項１９記載の方法。
前記制御する段階のあとに、前記初期化プロセスが完了されたとの指標を受信する段階をさらに有する、請求項１９または２０記載の方法。
前記指標が、前記ホールド信号がデアサートされることである、請求項２１記載の方法。
遅延ロックループ（DLL）であって：
電圧制御遅延線と；
前記電圧制御遅延線にDLL制御電圧を与える制御電圧発生器と；
位相検出器とを有しており、該位相検出器は
ｉ）通常動作のもとで、前記制御電圧発生器による積分のために少なくとも二つの信号を出力し；
ｉｉ）アサートされているときにDLL内で初期化プロセスが行われているという指標を与えるホールド信号を受信し；
ｉｉｉ）前記ホールド信号がアサートされている場合、前記出力される信号を制御して、前記制御電圧を安定性が増したDLL動作領域に位置される目標電圧レベルに近づけるような仕方で前記制御電圧の調整を引き起こすようにする、
遅延ロックループ。
前記初期化プロセスの完了時に、前記位相検出器が完了の指標を受信する、請求項２３記載の位相ロックループ。
前記指標が、前記ホールド信号がデアサートされることである、請求項２４記載の方法。
前記初期化プロセスの間使うために適応された粗い整列判定要素をさらに有する、請求項２３ないし２５のうちいずれか一項記載の遅延ロックループ。
前記粗い整列判定要素がロック検出器であり、前記位相検出器が精密な整列判定を提供するよう適応されている、請求項２６記載の遅延ロックループ。
参照クロック信号についての遅延を与える遅延ロックループであって、当該遅延ロックループは少なくとも一つの潜在的なロック点をもち：
前記少なくとも一つの潜在的なロック点への近接を検出するロック点近接検出器と；
前記ロック点近接検出器の出力に結合された初期化コントロール回路と；
マルチプレクサおよび前記マルチプレクサの入力に結合された出力をもつ少なくとも一つの反転器を有する反転回路であって、前記参照クロック信号の遅延を変えるために前記初期化コントロール回路の出力に基づいて二つのクロック信号のうち単一の信号の選択を可能にする反転回路と；
前記反転回路に結合された出力を有する可変遅延線とを有する、
遅延ロックループ。
前記少なくとも一つの潜在的なロック点が、複数の遅延のところにある複数の潜在的なロック点である、請求項２８記載の遅延ロックループ。
クロック信号についての遅延を与える遅延ロックループであって、複数の遅延のところに複数の潜在的なロック点をもち：
ロック点への近接を検出するロック検出器と；
前記ロック検出器の出力に結合された初期化コントロール回路と；
遅延線を与える直列に接続された複数のシングルエンド・バッファを含む電圧制御遅延線とを有しており、ここで各シングルエンド・バッファはシングルエンドの入力およびシングルエンドの出力をもち、少なくとも一つのシングルエンド・バッファは制御電圧に接続されている、
遅延ロックループ。