JP2018101958A - 半導体装置及び制御システム - Google Patents

半導体装置及び制御システム Download PDF

Info

Publication number
JP2018101958A
JP2018101958A JP2016248382A JP2016248382A JP2018101958A JP 2018101958 A JP2018101958 A JP 2018101958A JP 2016248382 A JP2016248382 A JP 2016248382A JP 2016248382 A JP2016248382 A JP 2016248382A JP 2018101958 A JP2018101958 A JP 2018101958A
Authority
JP
Japan
Prior art keywords
frequency
current
circuit
voltage
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016248382A
Other languages
English (en)
Inventor
正司 大木
Masaji Oki
正司 大木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016248382A priority Critical patent/JP2018101958A/ja
Priority to US15/816,655 priority patent/US10411721B2/en
Publication of JP2018101958A publication Critical patent/JP2018101958A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/561—Voltage to current converters
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

【課題】従来の半導体装置では、ＰＬＬ回路の発振周波数が異常に上昇することを避けることが出来ない問題があった。【解決手段】一実施の形態によれば、半導体装置は、位相差検出回路１１と、ループフィルタ１２と、出力クロック信号を出力する電圧制御発振回路１３と、を有し、電圧制御発振回路１３が、周波数制御電圧ＶＣＯＩＮの電圧レベルに応じた電流値を有する制御電流Ｉｃｔｒｌを生成する電圧電流変換回路２２と、制御電流Ｉｃｔｒｌの電流値に応じて出力クロック信号の周波数を変化させる発振回路３２と、発振回路３２に流れる電流を、他の回路に対して独立して設けられる信号伝達経路を介して伝達されるリミット電圧Ｖｂ３に応じて制限する電流リミット回路３３と、を有する。【選択図】図１

Description

本発明は半導体装置及び制御システムに関し、例えば、所定の周波数を有するクロック信号を生成するＰＬＬ（Phase Locked Loop）回路を含む半導体装置及び制御システムに関する。
半導体装置では、一定の周波数を有する基準クロックから、必要とされる任意の周波数を有する動作クロックを生成するためにＰＬＬ回路が用いられることがある。このＰＬＬ回路の一例が特許文献１に開示されている。
特許文献１に記載のＰＬＬ回路は、入力パルス信号と出力側からフィードバックされたフィードバックパルス信号との位相差に基づいて生成された電圧を、制御電流へ変換する電圧電流変換回路と、制御電流に応じた周波数のパルス信号を生成する電流制御発振器と、制御電流を検出する電流検出部と、検出された制御電流に基づいて、電流制御発振器から発振される出力パルス信号の周波数レンジを切り替える周波数レンジ切替回路と、を備えた位相同期ループ回路である。
特開２０１０−６２７０７号公報
上記したように、ＰＬＬ回路では、発振器を用いて所定の周波数を有するクロック信号を生成するが、ＰＬＬ回路内で故障が発生して、発振器が出力するクロック信号の周波数を決定する電流が異常に増大することがある。このような故障が発生した場合、ＰＬＬ回路が出力するクロック信号の周波数が、クロック信号の供給先の回路で許容される最大周波数を超えてしまい、システムに不具合が生じるおそれがある。特許文献１に記載のＰＬＬ回路では、このような出力するクロック信号の周波数の異常上昇を防ぐことが出来ない問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、位相差検出回路と、ループフィルタと、出力クロック信号を出力する電圧制御発振回路と、を有し、電圧制御発振回路が、周波数制御電圧の電圧レベルに応じた電流値を有する制御電流を生成する電圧電流変換回路と、制御電流の電流値に応じて出力クロック信号の周波数を変化させる発振回路と、発振回路に流れる電流を、他の回路に対して独立して設けられる信号伝達経路を介して伝達されるリミット電圧に応じて制限する電流リミット回路と、を有する。
前記一実施の形態によれば、半導体装置は、ＰＬＬ回路において出力クロック信号の最大周波数を制限することができる。
実施の形態１にかかる半導体装置のブロック図である。 実施の形態１にかかる動作バイアス電圧生成回路及び電圧電流変換回路の回路図である。 実施の形態１にかかるＶＣＯコア及びリミットバイアス電圧生成回路の回路図である。 実施の形態１にかかる半導体装置の電圧制御発振回路の電圧−周波数変換特性を示すグラフである。 実施の形態２にかかる半導体装置のブロック図である。 実施の形態２にかかる半導体装置の診断処理の流れを説明するフローチャートである。 実施の形態２にかかる半導体装置において用いられる第１の診断周波数及び第２の診断周波数を説明する図である。 実施の形態３にかかる半導体装置のブロック図である。
実施の形態１
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
まず、図１に実施の形態１にかかる半導体装置のブロック図を示す。図１に示すように、実施の形態１にかかる半導体装置は、ＰＬＬ回路１、第１の定電流源（例えば、動作バイアス電流源２）、第２の定電流源（リミッタバイアス電流源３）、ロジック回路４を有する。実施の形態１にかかる半導体装置では、これら回路が１チップ上に形成されているものとして説明するが、これら回路は別々のチップに形成されていても良い。
ＰＬＬ回路１は、基準クロックの周波数を逓倍した周波数を有する出力クロック信号ＶＣＯＯＵＴを出力する。基準クロックは、例えば、半導体装置の外部部品として設けられる水晶発振子等を用いた回路により生成されるものであるが、半導体装置の内部に設けられた回路により生成されるものであっても良い。ＰＬＬ回路１の詳細は後述する。
動作バイアス電流源２は、第１の定電流ＩＲＥＦ１を生成する。ＰＬＬ回路１は、第１の定電流ＩＲＥＦ１を動作電流とし、出力クロック信号ＶＣＯＯＵＴの周波数の概ねの周波数をこの第１の定電流ＩＲＥＦ１に基づき決定する。また、ＰＬＬ回路１は、ＰＬＬ回路１内で生成される周波数制御電圧ＶＣＯＩＮに基づき電流値が調整される制御電流Ｉｃｔｒｌに基づき出力クロック信号ＶＣＯＯＵＴの周波数を調整する。
リミッタバイアス電流源３は、第２の定電流ＩＲＥＦ２を生成する。ＰＬＬ回路１は、第２の定電流ＩＲＥＦ２に基づき、発振周波数を制御する電流の上限値を一定の値に制限する。
ロジック回路４は、ＰＬＬ回路１が生成する出力クロック信号ＶＣＯＯＵＴに基づき各種処理を行う。このロジック回路４には、ロジック回路４が動作可能な最大クロック周波数が設定されており、ＰＬＬ回路１は、この最大クロック周波数以下の周波数の出力クロック信号ＶＣＯＯＵＴを生成する。
ここで、ＰＬＬ回路１について詳細に説明する。図１に示すように、ＰＬＬ回路１は、位相比較器１１、ループフィルタ１２、電圧制御発振回路１３、分周回路１４を有する。分周回路１４は、出力クロック信号ＶＣＯＯＵＴを分周してフィードバック信号ＣＬＫｆｂを生成する。位相比較器１１は、フィードバック信号ＣＬＫｆｂと、基準クロックと、を比較して、２つのクロックの位相差を示す位相差検出信号（例えば、フェイズエラー信号ＰＥ）を生成する。ループフィルタ１２は、フェイズエラー信号ＰＥを平滑して２つのクロックの位相差に応じた電圧レベルを有する周波数制御電圧ＶＣＯＩＮを生成する。電圧制御発振回路１３は、周波数制御電圧ＶＣＯＩＮの電圧レベルに応じた周波数を有する出力クロック信号ＶＣＯＯＵＴを出力する。
また、電圧制御発振回路１３は、第１のバイアス電圧生成回路（例えば、動作バイアス電圧生成回路２１）、電圧電流変換回路２２、ＶＣＯコア２３、第２のバイアス電圧生成回路（例えば、リミットバイアス電圧生成回路２４）を有する。
動作バイアス電圧生成回路２１は、第１の定電流に応じて電流バイアス電圧Ｖｂ１を生成する。また、動作バイアス電圧生成回路２１は、第１の定電流に応じて動作バイアス電圧Ｖｂ２を生成する。電圧電流変換回路２２は、周波数制御電圧ＶＣＯＩＮの電圧レベルに応じた電流値を有する制御電流Ｉｃｔｒｌを生成する。リミットバイアス電圧生成回路２４は、第２の定電流に応じてリミット回路３３が制限する電流値を指示するリミット電圧Ｖｂ３を生成する。
ＶＣＯコア２３は、電流制御回路３１、発振回路３２、リミット回路３３を有する。電流制御回路３１は、電流バイアス電圧Ｖｂ１に応じて第１のバイアス電流を生成し、バイアス電流と制御電流Ｉｃｔｒｌとを加算して発振回路に与える。図１では、バイアス電流と制御電流Ｉｃｌｒｌとを加算した電流として動作電流Ｉｏｐを示した。発振回路３２は、制御電流の電流値に応じて出力クロック信号ＶＣＯＯＵＴの周波数を変化させる。出力クロック信号ＶＣＯＯＵＴの周波数の変化分は、動作電流Ｉｏｐに含まれる変動電流成分が制御電流Ｉｃｔｒｌであることに起因する。リミット回路３３は、発振回路３２に流れる電流Ｉｏｐｄを、他の回路に対して独立して設けられる信号伝達経路（例えば、リミッタバイアス電流源３リミットバイアス電圧生成回路２４により形成される経路）を介して伝達されるリミット電圧Ｖｂ３に応じて制限する。
続いて、電圧制御発振回路１３内の回路について、更に詳しく説明する。そこで、図２に実施の形態１にかかる動作バイアス電圧生成回路２１及び電圧電流変換回路２２の回路図を示す。
図２に示すように、動作バイアス電圧生成回路２１は、ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２、ＰＭＯＳトランジスタＭＰ１１を有する。ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２は、カレントミラー回路を構成する。そして、ＮＭＯＳトランジスタＭＮ１１、ＭＮ１２は、ＮＭＯＳトランジスタＭＮ１１に入力される第１の定電流ＩＲＥＦ１をミラーした電流Ｉ１をＮＭＯＳトランジスタＭＮ１２から出力する。ＰＭＯＳトランジスタＭＰ１１は、ダイオード接続されたトランジスタであって、電流Ｉ１の大きさに応じて生成さしたゲート電圧を電流バイアス電圧Ｖｂ１及び動作バイアス電圧Ｖｂ２として出力する。
電圧電流変換回路２２は、ＮＭＯＳトランジスタＭＮ２１〜ＭＮ２３、ＰＭＯＳトランジスタＭＰ２１〜ＭＰ２３、抵抗Ｒ６を有する。ＰＭＯＳトランジスタＭＰ２１は、動作バイアス電圧生成回路２１のＰＭＯＳトランジスタＭＰ１１と共にカレントミラー回路を構成する。ＰＭＯＳトランジスタＭＰ２１は、ＰＭＯＳトランジスタＭＰ１１に入力される電流Ｉ１をミラーした電流Ｉ２を出力する。
ＮＭＯＳトランジスタＭＮ２１は、ソースが抵抗Ｒを介して接地配線に接続される。また、ＮＭＯＳトランジスタＭＮ２１は、ゲートに周波数制御電圧ＶＣＯＩＮが入力される。そして、ＮＭＯＳトランジスタＭＮ２１は、周波数制御電圧ＶＣＯＩＮの大きさに応じて電流値が変動する電流Ｉ３をドレインから出力する。
ＰＭＯＳトランジスタＭＰ２２、ＭＰ２３は、カレントミラー回路を構成する。そして、ＰＭＯＳトランジスタＭＰ２２、ＭＰ２３は、ＰＭＯＳトランジスタＭＰ２２に入力される電流Ｉ３をミラーした電流Ｉ４をＰＭＯＳトランジスタＭＰ２３から出力する。電流Ｉ４は、ＰＭＯＳトランジスタＭＰ２３のドレインとＮＭＯＳトランジスタＭＮ２２を接続する配線において電流Ｉ２と合算されて電流Ｉ５としてＮＭＯＳトランジスタＭＮ２２に与えられる。
ＮＭＯＳトランジスタＭＮ２２、ＭＮ２３は、カレントミラー回路を構成する。そして、ＮＭＯＳトランジスタＭＮ２２、ＭＮ２３は、ＮＭＯＳトランジスタＭＮ２２に入力される電流Ｉ５をミラーした電流Ｉ６をＮＭＯＳトランジスタＭＮ２３から出力する。ＰＭＯＳトランジスタＭＰ２４〜ＭＰ２６は、カレントミラー回路を構成する。そして、ＰＭＯＳトランジスタＭＰ２４〜ＭＰ２６は、ＰＭＯＳトランジスタＭＰ２４に入力される電流Ｉ６をミラーした制御電流Ｉｃｔｒｌ１をＰＭＯＳトランジスタＭＰ２５から出力すると共に、電流Ｉ６をミラーした制御電流Ｉｃｔｒｌ２をＰＭＯＳトランジスタＭＰ２６から出力する。制御電流Ｉｃｔｒｌ１及び制御電流Ｉｃｔｒｌ２は、制御電流Ｉｃｔｒｌとして電流制御回路３１に与えられる。
続いて、図３に実施の形態１にかかるＶＣＯコア２３及びリミットバイアス電圧生成回路２４の回路図を示す。図３に示すように、電流制御回路３１は、ＰＭＯＳトランジスタＭＰ３１、ＭＰ３２を有する。ＰＭＯＳトランジスタＭＰ３１、ＭＰ３２のゲートには、動作バイアス電圧生成回路２１のＰＭＯＳトランジスタＭＰ１１のゲート電圧が電流バイアス電圧Ｖｂ１として与えられる。つまり、ＰＭＯＳトランジスタＭＰ３１、ＭＰ３２は、ＰＭＯＳトランジスタＭＰ１１と共にカレントミラー回路を構成する。そして、ＰＭＯＳトランジスタＭＰ３１は、電流Ｉ１をミラーした電流Ｉ１１を出力する。そして、電流制御回路３１では、制御電流Ｉｃｔｒｌ１と電流Ｉ１１とを合計した電流Ｉｏｐ１を発振回路３２に出力する。また、ＰＭＯＳトランジスタＭＰ３２は、電流Ｉ１をミラーした動作電流Ｉ１３を出力する。そして、電流制御回路３１では、制御電流Ｉｃｔｒｌ２と電流Ｉ１３とを合計した動作電流Ｉｏｐ２を発振回路３２に出力する。
発振回路３２は、ＮＭＯＳトランジスタＭＮ３１、ＭＮ３２、ＲＳラッチ４１、コンデンサＣ１、Ｃ２を有する。ＮＭＯＳトランジスタＭＮ３１、ＭＮ３２は差動対を構成する。そして、ＮＭＯＳトランジスタＭＮ３１のドレインには動作電流Ｉｏｐ１が入力される。ＮＭＯＳトランジスタＭＮ３２のドレインには動作電流Ｉｏｐ２が入力される。ＲＳラッチ４１のリセット端子Ｒは、ＮＭＯＳトランジスタＭＮ３２のドレインに接続される。ＲＳラッチ４１のセット端子Ｓは、ＮＭＯＳトランジスタＭＮ３１のドレインに接続される。ＲＳラッチ４１の出力端子Ｑは、ＮＭＯＳトランジスタＭＮ３１のゲートに接続されると共に、電流制御回路３１の出力端子となる。ＲＳラッチ４１の反転出力端子ＱＢは、ＮＭＯＳトランジスタＭＮ３２のゲートに接続される。コンデンサＣ１は、ＲＳラッチ４１のセット端子Ｓと接地配線との間に接続される。コンデンサＣ２は、ＲＳラッチ４１のリセット端子Ｒと接地配線との間に接続される。
リミットバイアス電圧生成回路２４は、第１のトランジスタ（例えば、ＮＭＯＳトランジスタＭＮ３３）を有する。また、リミット回路３３は、第２のトランジスタ（例えば、ＮＭＯＳトランジスタＭＮ３４）を有する。ＮＭＯＳトランジスタＭＮ３３、ＭＮ３４はカレントミラー回路を構成する。また、ＮＭＯＳトランジスタＭＮ３４は、ＮＭＯＳトランジスタＭＮ３１、ＭＮ３２の共通接続点と接地配線との間に接続される。つまり、リミットバイアス電圧生成回路２４は、カレントミラー回路において元電流が入力されるＮＭＯＳトランジスタＭＮ３３を有し、リミット回路３３は、カレントミラー回路においてミラー電流を出力するＮＭＯＳトランジスタＭＮ３４を有する。そして、ＮＭＯＳトランジスタＭＮ３４は、ソースが接地配線に接続され、ドレインが発振回路３２に接続され、ゲートにカレントミラー回路における共通ゲート電圧がリミット電圧Ｖｂ３として入力される。そして、ＮＭＯＳトランジスタＭＮ３３、ＭＮ３４は、ＮＭＯＳトランジスタＭＮ３３に入力される第２の定電流ＩＲＥＦ２をミラーした電流の電流値をＮＭＯＳトランジスタＭＮ３４が流す電流の最大値とする。
つまり、実施の形態１にかかる半導体装置では、出力クロック信号ＶＣＯＯＵＴがロウレベルからハイレベルに切り替わったことに応じて、コンデンサＣ１に蓄積された電荷をＮＭＯＳトランジスタＭＮ３１により引き抜くと共に、コンデンサＣ２を動作電流Ｉｏｐ２により充電する。そして、コンデンサＣ２の電圧がハイレベルと判断される電圧レベルになったことに応じて、ＲＳラッチ４１は、出力クロック信号ＶＣＯＯＵＴをハイレベルからロウレベルに切り替える。
そして、出力クロック信号ＶＣＯＯＵＴがハイレベルからロウレベルに切り替わったことに応じて、コンデンサＣ２に蓄積された電荷をＮＭＯＳトランジスタＭＮ３２により引き抜くと共に、コンデンサＣ１を動作電流Ｉｏｐ１により充電する。そして、コンデンサＣ１の電圧がハイレベルと判断される電圧レベルになったことに応じて、ＲＳラッチ４１は、出力クロック信号ＶＣＯＯＵＴをロウレベルからハイレベルに切り替える。
発振回路３２が上記のような動作を行うとき、ＮＭＯＳトランジスタＭＮ３４には、動作電流Ｉｏｐ１及び動作電流Ｉｏｐ２の電流の大きさと同等の電流が流れる。しかしながら、ＮＭＯＳトランジスタＭＮ３４に流れる電流の最大値は、第２の定電流ＩＲＥＦ２の大きさにより制限される。つまり、実施の形態１にかかる半導体装置では、発振回路３２の動作で利用される電流の最大値は、ＮＭＯＳトランジスタＭＮ３４により最大値が制限される。
続いて、実施の形態１にかかる半導体装置の動作について説明する。そこで、図４に実施の形態１にかかる半導体装置の電圧制御発振回路１３の電圧−周波数変換特性を示すグラフを示す。なお、図４に示したグラフでは、素子バラツキがない場合の周波数特性（例えば、ＴＹＰ）と、電圧制御発振回路１３を構成する素子のバラツキにより出力クロック信号ＶＣＯＯＵＴの周波数が高い側に振れた場合の周波数特性の最大値（例えば、ＭＡＸ）と、周波数が低い側に振れた場合の周波数特性の最小値（例えば、ＭＩＮ）と、を示した。
図４に示すように、実施の形態１にかかる半導体装置では、周波数制御電圧ＶＣＯＩＮの大きさに応じて出力クロック信号ＶＣＯＯＵＴの周波数が変化する。そして、実施の形態１にかかる半導体装置では、周波数制御電圧ＶＣＯＩＮが、例えば、電源電圧レベル（図４のＶｅｒｒｏｒ（Ｈ））まで上昇するような異常状態となった場合であっても、出力クロック信号ＶＣＯＯＵＴの周波数がリミット回路３３により制限される周波数以下となるように電圧制御発振回路１３を設計する。また、リミット回路３３により制限する周波数は、ロジック回路４が動作可能な最大周波数以下となるように設定する。このような設計を行うことで、実施の形態１にかかる半導体装置では、周波数制御電圧ＶＣＯＩＮがハイレベル（例えば、電源電圧レベル）に固着してしまうような不具合が生じた場合であっても、ロジック回路４の動作に不具合が生じることを防止する。
しかしながら、上記のような対策を取った場合であっても動作バイアス電圧生成回路２１が出力する電流バイアス電圧Ｖｂ１或いは動作バイアス電圧Ｖｂ２がロウレベルに固着してしまう等、動作電流Ｉｏｐが異常に増加する不具合が生じた場合には、出力クロック信号ＶＣＯＯＵＴがロジック回路４が動作可能な最大周波数を超えてしまうことを防ぐことが出来ない。そこで、実施の形態１にかかる半導体装置では、リミット回路３３による出力クロック信号ＶＣＯＯＵＴの周波数の制限を行う。
具体的には、実施の形態１にかかる半導体装置では、例えば、電流バイアス電圧Ｖｂ１がロウレベルに固着する不具合が生じた場合、動作電流Ｉｏｐが極端に増加する。しかしながら、実施の形態１にかかる半導体装置では、リミット回路３３が発振回路３２で、用いられる電流を第２の定電流ＩＲＥＦ２により決まる電流に制限する。これにより、実施の形態１にかかる半導体装置では、増加後の動作電流Ｉｏｐの最大値がリミット回路３３により制限され、出力クロック信号ＶＣＯＯＵＴの周波数も制限される。
上記説明より、実施の形態１にかかる半導体装置では、周波数制御電圧ＶＣＯＩＮの電圧値による電圧制御発振回路１３の発振周波数の最大値をロジック回路４の動作可能な最大周波数以下（さらには、リミット回路３３による制限周波数以下）とする。これにより、実施の形態１にかかる半導体装置では、周波数制御電圧ＶＣＯＩＮが電源電圧レベルに固着する不具合が生じた場合であっても、出力クロック信号ＶＣＯＯＵＴの周波数がロジック回路４の動作可能な最大周波数を超えることを防止する。
また、実施の形態１にかかる半導体装置では、リミット回路３３を設けることで、動作電流Ｉｏｐが著しく増加する不具合が生じた場合であっても、発振回路３２に流れる電流を制限して、発振回路３２の発振周波数がロジック回路４が動作可能な最大周波数を超えることを防止することができる。
さらに、実施の形態１にかかる半導体装置では、リミット回路３３が制限する電流値をＰＬＬ回路１を構成する他の回路からの影響を受けない、他の回路に対して独立して設けられる信号伝達経路を介して伝達されるリミット電圧に応じて制限する。これにより、実施の形態１にかかる半導体装置では、リミット回路３３の動作を制御する経路とは別の経路で生じた不具合の影響を受けることなく発振回路３２の発振周波数を制限することができる。
実施の形態２
実施の形態２では、実施の形態１にかかる半導体装置の別の形態について説明する。なお、実施の形態２の説明において実施の形態１で説明した構成要素と同じ構成要素については、実施の形態１と同じ符号を付して説明を省略する。
図５に実施の形態２にかかる半導体装置のブロック図を示す。図５に示すように、実施の形態２にかかる半導体装置は、実施の形態１にかかる半導体装置に対してクロック周波数モニタ５が追加される。また、実施の形態２にかかる半導体装置は、ＰＬＬ回路１に変えてＰＬＬ回路１ａを有する。ＰＬＬ回路１ａは、電圧制御発振回路１３のリミットバイアス電圧生成回路２４をリミットバイアス電圧生成回路２４ａに置き換えた電圧制御発振回路１３ａを有する。
リミットバイアス電圧生成回路２４ａは、リミットバイアス電圧生成回路２４に診断用リミット設定回路を追加したものである。診断用リミット設定回路は、図示しない診断制御部から与えられる診断制御信号に応じて、リミット電圧Ｖｂ３の大きさを変更する回路である。具体的には、診断用リミット設定回路は、リミット電圧Ｖｂ３を変更することで、出力クロック信号ＶＣＯＯＵＴの制限周波数を、出力クロック信号ＶＣＯＯＵＴの周波数を予め決定された通常動作周波数より低く、かつ、出力クロック信号ＶＣＯＯＵＴの周波数の下限値として設定されるアンダークロック周波数よりも高い第１の診断周波数、及び、アンダークロック周波数以下の第２の診断周波数値に切り替える。
また、クロック周波数モニタ５は、診断制御信号による出力クロック信号ＶＣＯＯＵＴの周波数の切り替えが行われた際に、周波数の異常有無を検出し、第１の診断周波数設定時に異常検出がなく、かつ、第２の診断周波数値設定時にアンダークロック検出があった場合はリミット回路３３が正常に機能したと判定し、逆に第１の診断周波数設定時に異常検出（アンダークロックまたはオーバークロック）がある場合、または、第２の診断周波数値設定時にアンダークロック検出がない場合はリミット回路３３が故障したと判定する。なお、クロック周波数モニタ５は、診断制御信号に基づき現在の診断シーケンスが第１の診断周波数による診断状態であるのか、第２の診断周波数による診断状態であるのかを判別する。
続いて、実施の形態２にかかる半導体装置の診断処理について説明する。そこで、図６に実施の形態２にかかる半導体装置の診断処理の流れを説明するフローチャートを示す。図６に示すように、実施の形態２にかかる半導体装置では、診断処理を開始すると、まず、診断制御信号により、出力クロック信号ＶＣＯＯＵＴの周波数を第１の診断用周波数に設定する（ステップＳ１）。より具体的には、実施の形態２にかかる半導体装置では、診断制御信号により、リミット電圧Ｖｂ３を通常動作時よりも低下させることで、発振回路３２の発振周波数を第１の診断周波数とする。
続いて、実施の形態２にかかる半導体装置では、クロック周波数モニタ５を用いて、出力クロック信号ＶＣＯＯＵＴの周波数が正常周波数範囲かを判断する（ステップＳ２）。ここで、正常周波数範囲とは、アンダークロック周波数ＵＣとオーバークロック周波数ＯＣとの間（ＵＣ＜ＶＣＯＯＵＴ＜ＯＣ）の範囲である。このステップＳ２において、出力クロック信号ＶＣＯＯＵＴの周波数が異常周波数（アンダークロックまたはオーバークロック）と判断された場合は、クロック周波数モニタ５がリミット回路３３に不具合が生じていると判断し（ステップＳ６）、リミット回路３３の不具合を上位システムに通知する。一方、ステップＳ２において、出力クロック信号ＶＣＯＯＵＴの周波数が正常周波数範囲と一致していると判断された場合、クロック周波数モニタ５がリミット回路３３に現時点では不具合が発見されないと判断する。そして、ステップＳ３の処理を行う。
ステップＳ３では、実施の形態２にかかる半導体装置は、診断制御信号により、出力クロック信号ＶＣＯＯＵＴの周波数を第２の診断用周波数に設定する。より具体的には、実施の形態２にかかる半導体装置では、診断制御信号により、リミット電圧Ｖｂ３をステップＳ１の電圧よりも低下させることで、発振回路３２の発振周波数を第２の診断周波数とする。
続いて、実施の形態２にかかる半導体装置では、クロック周波数モニタ５を用いて、出力クロック信号ＶＣＯＯＵＴの周波数がアンダークロック状態であると判断される範囲かを判断する（ステップＳ４）。このステップＳ４において、出力クロック信号ＶＣＯＯＵＴの周波数がアンダークロックと判断されなければ、クロック周波数モニタ５がリミット回路３３に不具合が生じていると判断し（ステップＳ６）、リミット回路３３の不具合を上位システムに通知する。一方、ステップＳ４において、出力クロック信号ＶＣＯＯＵＴの周波数がアンダークロックと判断された場合、クロック周波数モニタ５がリミット回路３３は正常であると判断する（ステップＳ５）。そして、ステップＳ５又はステップＳ６の処理が完了したことに応じて、実施の形態２にかかる半導体装置は、診断処理を終了する。
図５、図６に示したクロック周波数モニタ５について、前記の説明では、クロック周波数モニタ５がリミット回路３３の正常または異常を判断し上位システムに通知するとしていたが、他の構成として、クロック周波数モニタ５はクロック周波数の正常か異常（オーバクロック、またはアンダークロック）かのみを判定し、その判定結果を上位システムに通知し、上位システムでリミット回路３３の正常または異常を判断する構成でも良い。つまり、ステップＳ２において、クロック周波数モニタ５が出力クロック信号ＶＣＯＯＵＴの周波数が異常周波数（アンダークロックまたはオーバークロック）と判断された結果を上位システムに通知し、上位システムがリミット回路３３に不具合が生じていると判断する（ステップＳ６）。一方、ステップＳ２において、出力クロック信号ＶＣＯＯＵＴの周波数が正常周波数範囲と一致していると判断された結果を上位システムに通知し、上位システムがリミット回路３３に不具合は発見されないと判断することでも良い。
さらに、ステップＳ４において、クロック周波数モニタ５が出力クロック信号ＶＣＯＯＵＴの周波数がアンダークロックと判断されない結果を上位システムに通知し、上位システムがリミット回路３３に不具合が生じていると判断する（ステップＳ６）。一方、ステップＳ４において、出力クロック信号ＶＣＯＯＵＴの周波数がアンダークロックと判断された結果を上位システムに通知し、上位システムがリミット回路３３は正常であると判断する（ステップＳ５）ことでも良い。
ここで、実施の形態２にかかる半導体装置の診断処理で用いられる第１の診断周波数及び第２の診断周波数について説明する。そこで、図７に実施の形態２にかかる半導体装置において用いられる第１の診断周波数及び第２の診断周波数を説明する図を示す。
図７に示すように、実施の形態２にかかるクロック周波数モニタ５では、出力クロック信号ＶＣＯＯＵＴの周波数として、オーバークロック検出周波数（例えば、ＯＣ検出周波数）とアンダークロック検出周波数（例えば、ＵＣ検出周波数）との間の周波数範囲を正常な範囲とする。このアンダークロック検出周波数とオーバークロック検出周波数はクロック周波数モニタ５内に設定値が保持される。
そして、実施の形態２では、通常動作時の出力クロック信号ＶＣＯＯＵＴの周波数として正常動作周波数よりも低く、かつ、アンダークロック検出周波数よりも高い周波数で、第１の診断用周波数を設定する。また、実施の形態２では、第２の診断周波数をアンダークロック検出周波数よりも低い値に設定する。
上記説明より、実施の形態２にかかる半導体装置では、診断処理を行う事でリミット回路３３の故障を発見することができる。このとき、実施の形態２にかかる診断処理では、リミット回路３３により、出力クロック信号ＶＣＯＯＵＴの周波数を異なる２つの周波数に変化させることで、リミット回路３３で制限されるべき周波数値が、高／低いずれにも変動なく正常な周波数値を維持していることが診断される。また、第１の診断周波数値と第２の診断周波数値のそれぞれを、アンダークロック検出周波数値に近づけるよう設定することによって、リミット回路３３で制限されるべき周波数値の異常変動に対する異常検出感度を高くでき、診断の精度を向上することができる。どこまで近づけることができるかは、素子バラツキにより、第１の診断周波数値がアンダークロック検出周波数値を下回らないこと、かつ第２の診断周波数値がアンダークロック検出周波数値を超えないことで制約される。
また、実施の形態２にかかる半導体装置では、出力クロック信号ＶＣＯＯＵＴの周波数をクロック周波数モニタ５により検出かのうなアンダークロック周波数ＵＣの上側と下側の２点の周波数に変化させる。これにより、実施の形態２にかかる半導体装置は、リミッタ回路３３の異常を診断するための新たな回路を追加することなく、クロック周波数の異常を検出するクロック周波数モニタ５の機能を利用したリミッタ回路３３の異常の診断を行うことができる。さらに、実施の形態２にかかる半導体装置では、診断周波数をアンダークロック周波数ＵＣの上下で変化させることで、ロジック回路４が動作可能な範囲でリミッタ回路３３の異常の検出を行う事ができる。
実施の形態２にかかる半導体装置の診断処理に代わる他の方法として、実施の形態２で説明したアンダークロック周波数以下である第２の診断周波数設定時に想定される周波数値になっていることを、クロック周波数モニタに機能追加することで検出し、想定外の周波数であれば、リミット回路３３が故障したと判断することでも同様な診断ができる。アンダークロック周波数以下の周波数で診断することで、単に動作電流Ｉｏｐが小さいことによる周波数の異常をリミット回路３３の異常であると誤検出することを回避することができる。
実施の形態３
実施の形態３では、実施の形態１にかかる半導体装置の別の形態について説明する。なお、実施の形態３の説明において実施の形態１で説明した構成要素と同じ構成要素については、実施の形態１と同じ符号を付して説明を省略する。
図８に実施の形態３にかかる半導体装置のブロック図を示す。図８に示すように、実施の形態３にかかる半導体装置は、実施の形態１にかかる半導体装置にクロック周波数モニタ６を追加したものである。クロック周波数モニタ６は、出力クロック信号の周波数が予め設定した周波数範囲を超えた場合には周波数異常を通知するクロック異常通知信号を出力する。クロック周波数モニタ６は、出力クロック信号ＶＣＯＯＵＴの周波数が図７で説明したオーバークロック検出周波数又はアンダークロック検出周波数の間の範囲を超えたことを検出して、周波数異常を通知するクロック異常通知信号を出力する。そして、クロック周波数モニタ６が出力する通知信号は、上位システムに伝えられる。
実施の形態３にかかるＰＬＬ回路１では、実施の形態１にかかるＰＬＬ回路１と同様に出力クロック信号ＶＣＯＯＵＴの周波数をロジック回路４の動作可能な最大周波数以下に抑えることができる。そのため、実施の形態３にかかる半導体装置では、出力クロック信号ＶＣＯＯＵＴの周波数に故障に起因する上昇が生じてもロジック回路４は動作を継続することが可能である。しかしながら、このような動作状態は、正常な動作とは異なる動作であるため、動作を継続することは好ましくない。
そこで、実施の形態３にかかる半導体装置では、出力クロック信号ＶＣＯＯＵＴの周波数が異常な状態にあることを上位システムに通知する構成を有する。このような構成を有することで、例えば、エラーを利用者等に発した上で、システムを安全に停止する等の処置をとることができる。異常な状態でシステムを利用し続けた場合、更なる不具合を誘発する可能性がある。しかしながら、異常な状態が生じた場合には、システムを急停止、或いは、異常な方法で停止するよりも、システムの手順に従って停止した方が安全性を高めることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
１ ＰＬＬ回路
２ 動作バイアス電流源
３ リミッタバイアス電流源
４ ロジック回路
５ クロック周波数モニタ
６ クロック周波数モニタ
１１ 位相比較器
１２ ループフィルタ
１３ 電圧制御発振回路
１４ 分周回路
２１ 動作バイアス電圧生成回路
２２ 電圧電流変換回路
２３ ＶＣＯコア
２４ リミットバイアス電圧生成回路
３１ 電流制御回路
３２ 発振回路
３３ リミット回路
Ｖｂ１ 電流バイアス電圧
Ｖｂ２ 動作バイアス電圧
Ｖｂ３ リミット電圧
Ｉｃｔｒｌ 制御電流
Ｉｏｐ 動作電流
Ｉｏｐｄ 動作電流
ＩＲＥＦ１ 第１の定電流
ＩＲＥＦ２ 第２の定電流
ＶＣＯＩＮ 周波数制御電圧
ＶＣＯＯＵＴ 出力クロック信号
ＰＥ フェイズエラー信号
ＣＬＫｆｂ フィードバック信号

Claims (8)

  1. 出力クロック信号に基づき生成されるフィードバック信号と基準クロック信号との位相差を示す位相差検出信号を出力する位相差検出回路と、
    前記位相差検出信号を平滑して前記位相差に応じた電圧レベルを有する周波数制御電圧を生成するループフィルタと、
    前記周波数制御電圧の電圧レベルに応じた周波数を有する出力クロック信号を出力する電圧制御発振回路と、を有し、
    前記電圧制御発振回路は、
    前記周波数制御電圧の電圧レベルに応じた電流値を有する制御電流を生成する電圧電流変換回路と、
    前記制御電流の電流値に応じて前記出力クロック信号の周波数を変化させる発振回路と、
    前記発振回路に流れる電流を、他の回路に対して独立して設けられる信号伝達経路を介して伝達されるリミット電圧に応じて制限する電流リミット回路と、
    を有する半導体装置。
  2. 第１の定電流源が生成する第１の定電流に応じて電流バイアス電圧を生成する第１のバイアス電圧生成回路と、
    前記電流バイアス電圧に応じて第１のバイアス電流を生成し、前記バイアス電流と前記制御電流とを加算して前記発振回路に与える電流制御回路と、を有する請求項１に記載の半導体装置。
  3. 第２の定電流源が生成する第２の定電流に応じて前記リミット電圧を生成する第２のバイアス電圧生成回路、を有する請求項１に記載の半導体装置。
  4. 前記第２のバイアス電圧生成回路は、カレントミラー回路において元電流が入力される第１のトランジスタを有し、
    前記電流リミット回路は、前記カレントミラー回路においてミラー電流を出力する第２のトランジスタを有し、
    前記第２のトランジスタは、ソースが接地配線に接続され、ドレインが前記発振回路に接続され、ゲートに前記カレントミラー回路における共通ゲート電圧が前記リミット電圧として入力される請求項３に記載の半導体装置。
  5. 前記出力クロック信号の周波数をモニタするクロック周波数モニタを有し、
    前記第２のバイアス電圧生成回路は、診断制御信号に応じて、前記電流リミット回路が制限する電流値を小さい値に切り替えて、前記出力クロック信号の周波数を予め決定された通常動作周波数より低く、かつ、前記出力クロック信号の周波数の下限値として設定されるアンダークロック周波数よりも高い第１の診断周波数、及び、前記アンダークロック周波数以下の第２の診断周波数値に切り替える診断用リミット設定回路を有し、
    前記クロック周波数モニタは、前記診断制御信号による前記出力クロック信号の周波数の切り替えが行われた際に、第１の診断周波数設定時に異常検出がある場合、または、第２の診断周波数値設定時にアンダークロック検出がない場合に前記リミット回路が故障したことを通知する診断結果信号を出力する請求項３に記載の半導体装置。
  6. 前記出力クロック信号の周波数をモニタするクロック周波数モニタを有し、
    前記クロック周波数モニタは、前記出力クロック信号の周波数が予め設定した周波数範囲を超えた場合には周波数異常を通知するクロック異常通知信号を出力する請求項１に記載の半導体装置。
  7. 前記出力クロック信号の周波数をモニタするクロック周波数モニタを有し、
    前記第２のバイアス電圧生成回路は、診断制御信号に応じて、前記電流リミット回路が制限する電流値を小さい値に切り替えて、前記出力クロック信号の周波数を予め決定された通常動作周波数より低く、かつ、前記出力クロック信号の周波数の下限値として設定されるアンダークロック周波数よりも高い第１の診断周波数、及び、前記アンダークロック周波数以下の第２の診断周波数値に切り替える診断用リミット設定回路を有し、
    前記クロック周波数モニタは、前記診断制御信号による前記出力クロック信号の周波数の切り替えが行われた際に、第１の診断周波数設定時又は第２の診断周波数設定時に異常検出がある場合に異常を通知する診断結果信号を出力する請求項３に記載の半導体装置。
  8. 請求項７に記載の半導体装置を含む制御システムであって、前記診断結果信号を入力し、前期第１の診断周波数設定時に異常を検出した場合、または、前記第２の診断周波数設定時に異常を検出しなかった場合に、リミット回路が故障したことを判断する制御システム。
JP2016248382A 2016-12-21 2016-12-21 半導体装置及び制御システム Pending JP2018101958A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016248382A JP2018101958A (ja) 2016-12-21 2016-12-21 半導体装置及び制御システム
US15/816,655 US10411721B2 (en) 2016-12-21 2017-11-17 Semiconductor device and control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016248382A JP2018101958A (ja) 2016-12-21 2016-12-21 半導体装置及び制御システム

Publications (1)

Publication Number Publication Date
JP2018101958A true JP2018101958A (ja) 2018-06-28

Family

ID=62562106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016248382A Pending JP2018101958A (ja) 2016-12-21 2016-12-21 半導体装置及び制御システム

Country Status (2)

Country Link
US (1) US10411721B2 (ja)
JP (1) JP2018101958A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679050A (zh) * 2022-03-21 2022-06-28 晶艺半导体有限公司 Cot控制电路和方法
CN114679050B (zh) * 2022-03-21 2024-05-31 晶艺半导体有限公司 Cot控制电路和方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3487076A1 (en) * 2017-11-15 2019-05-22 ams AG Phase-locked loop circuitry having low variation transconductance design
CN111414032B (zh) * 2019-01-04 2022-07-05 华润微电子（重庆）有限公司 一种调压电路
WO2023055388A1 (en) * 2021-10-01 2023-04-06 Hewlett-Packard Development Company, L.P. External crystal oscillator cycle duration and variation tracking

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049277A (ja) * 2005-08-08 2007-02-22 Renesas Technology Corp 位相同期回路およびそれを用いた半導体集積回路装置
JP2010130412A (ja) * 2008-11-28 2010-06-10 Renesas Technology Corp 半導体集積回路
JP2010258678A (ja) * 2009-04-23 2010-11-11 Sumitomo Electric Ind Ltd クロック・データ再生回路及び再生方法並びに局側装置
WO2012104933A1 (ja) * 2011-02-03 2012-08-09 パナソニック株式会社 位相ロック回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065725A (en) * 1976-08-16 1977-12-27 Motorola, Inc. Gain control circuit
US7190201B2 (en) * 2005-02-03 2007-03-13 Mosaid Technologies, Inc. Method and apparatus for initializing a delay locked loop
US7710206B2 (en) * 2006-03-31 2010-05-04 International Business Machines Corporation Design structure for improved current controlled oscillation device and method having wide frequency range
JP2008053832A (ja) * 2006-08-22 2008-03-06 Nec Corp クロック供給回路およびクロック供給方法
JP2010062707A (ja) 2008-09-02 2010-03-18 Nec Electronics Corp 位相同期ループ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049277A (ja) * 2005-08-08 2007-02-22 Renesas Technology Corp 位相同期回路およびそれを用いた半導体集積回路装置
JP2010130412A (ja) * 2008-11-28 2010-06-10 Renesas Technology Corp 半導体集積回路
JP2010258678A (ja) * 2009-04-23 2010-11-11 Sumitomo Electric Ind Ltd クロック・データ再生回路及び再生方法並びに局側装置
WO2012104933A1 (ja) * 2011-02-03 2012-08-09 パナソニック株式会社 位相ロック回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114679050A (zh) * 2022-03-21 2022-06-28 晶艺半导体有限公司 Cot控制电路和方法
CN114679050B (zh) * 2022-03-21 2024-05-31 晶艺半导体有限公司 Cot控制电路和方法

Also Published As

Publication number Publication date
US10411721B2 (en) 2019-09-10
US20180175866A1 (en) 2018-06-21

Similar Documents

Publication Publication Date Title
US9231598B2 (en) Multiplexed oscillators
JP2018101958A (ja) 半導体装置及び制御システム
KR20160102446A (ko) 공급 전압에서의 변화에 대해 반응하는 장치 및 방법
CN110999086B (zh) 容错时钟监视器系统
EP2394365A1 (en) Periodic timing jitter reduction in oscillatory systems
US8558624B2 (en) Semiconductor integrated circuit
JP6267536B2 (ja) 電源電圧調整装置
JPS6112703B2 (ja)
US9160343B2 (en) Heater device and oscillation apparatus
EP2237421B1 (en) Radiation-hardened charge pump topology
US11036266B2 (en) Methods, systems and apparatus for dynamic temperature aware functional safety
TW201722064A (zh) 振盪電路
JP2009069947A (ja) 半導体装置
KR20140086579A (ko) 클럭 신호의 주파수 변화 제어 회로
JP4680301B2 (ja) Ｐｌｌバーンイン回路および半導体集積回路
JP2022069430A (ja) 負性抵抗マージンテストを備えた発振回路
WO2016161504A1 (en) Digital phase locked loop arrangement with master clock redundancy
US20190146547A1 (en) Semiconductor integrated circuit device
US10284205B2 (en) Adaptive bandwidth systems and methods
US6369625B1 (en) Phase locked loop circuit
JP2014155184A (ja) 発振用集積回路
JP2019068275A (ja) 発振用集積回路
KR20100019602A (ko) 주파수 차이 검출 기반 고정 상태 검출기 및 이를 포함하는위상동기루프 회로
JP2012147171A (ja) 診断回路、発振回路
KR20070003284A (ko) 소정의 동작주파수를 갖는 전압제어발진기의 제어회로.

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630