KR101027678B1 - Dll 회로 및 그 제어 방법 - Google Patents
Dll 회로 및 그 제어 방법 Download PDFInfo
- Publication number
- KR101027678B1 KR101027678B1 KR1020080110974A KR20080110974A KR101027678B1 KR 101027678 B1 KR101027678 B1 KR 101027678B1 KR 1020080110974 A KR1020080110974 A KR 1020080110974A KR 20080110974 A KR20080110974 A KR 20080110974A KR 101027678 B1 KR101027678 B1 KR 101027678B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- control
- dll
- signal
- level
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 24
- 238000001514 detection method Methods 0.000 claims abstract description 51
- 230000004044 response Effects 0.000 claims abstract description 39
- 238000005086 pumping Methods 0.000 claims description 20
- 238000001914 filtration Methods 0.000 claims description 4
- 230000004913 activation Effects 0.000 claims description 2
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000001603 reducing effect Effects 0.000 description 2
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
Claims (22)
- 초기 동작시 DLL 인에이블 신호가 인에이블되면 제어 전압의 레벨을 하강시키고, 상기 제어 전압의 레벨이 기준 레벨까지 하강한 것이 감지되면 검출 인에이블 신호를 활성화시키는 초기 동작 제어 수단;상기 검출 인에이블 신호에 응답하여 기준 클럭과 DLL 클럭의 위상을 비교하여 상기 제어 전압의 레벨을 조절하는 지연 제어 수단; 및상기 제어 전압의 레벨에 대응하는 지연량만큼 상기 기준 클럭을 지연하여 상기 DLL 클럭을 생성하는 지연 수단;을 포함하는 DLL(Delay Locked Loop) 회로.
- 제 1 항에 있어서,상기 지연 수단은,상기 제어 전압의 레벨에 응답하여 풀업 바이어스 전압과 풀다운 바이어스 전압을 생성하는 바이어스 생성부; 및상기 풀업 바이어스 전압과 상기 풀다운 바이어스 전압에 응답하여 상기 기준 클럭을 지연시켜 상기 DLL 클럭을 출력하는 지연 라인;을 포함하는 것을 특징으로 하는 DLL 회로.
- 삭제
- 제 1 항에 있어서,상기 지연 제어 수단은,상기 검출 인에이블 신호가 인에이블 되면 상기 기준 클럭과 상기 DLL 클럭의 위상을 비교하여 위상 검출 신호를 생성하는 위상 검출기;상기 위상 검출 신호에 응답하여 전압 펌핑 동작을 수행하여 펌핑 전압을 생성하는 차지 펌프; 및상기 펌핑 전압을 여과하여 상기 제어 전압을 생성하는 저역 통과 필터;를 포함하는 것을 특징으로 하는 DLL 회로.
- 제 4 항에 있어서,상기 위상 검출 신호는 위상 업 신호와 위상 다운 신호를 포함하며,상기 위상 검출기는, 최초 동작시 상기 위상 업 신호를 먼저 인에이블 시키도록 구성됨을 특징으로 하는 DLL 회로.
- 제 5 항에 있어서,상기 위상 검출기는,상기 기준 클럭과 상기 DLL 클럭의 활성화 타이밍을 제어하여 제어 기준 클럭과 제어 DLL 클럭을 생성하는 타이밍 제어부;상기 제어 기준 클럭과 상기 제어 DLL 클럭의 위상을 판별하여 상기 위상 업 신호를 생성하는 업 신호 생성부; 및상기 제어 기준 클럭과 상기 제어 DLL 클럭의 위상을 판별하여 상기 위상 다운 신호를 생성하는 다운 신호 생성부;를 포함하는 것을 특징으로 하는 DLL 회로.
- 제 5 항에 있어서,상기 차지 펌프는, 상기 위상 업 신호가 인에이블 되면 상기 펌핑 전압의 레벨을 상승시키고, 상기 위상 다운 신호가 인에이블 되면 상기 펌핑 전압의 레벨을 하강시키도록 구성됨을 특징으로 하는 DLL 회로.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- a) 제어 전압의 레벨을 기준 레벨 이하로 조절하고, 검출 인에이블 신호를 인에이블 시키는 단계;b) 상기 검출 인에이블 신호에 응답하여 위상 업 신호를 인에이블 시키는 단계;c) 상기 위상 업 신호에 응답하여 상기 제어 전압의 레벨을 상승시키는 단계; 및d) 상기 제어 전압에 응답하여 기준 클럭을 지연시켜 DLL 클럭을 생성하는 단계;를 포함하는 DLL(Delay Locked Loop) 회로의 제어 방법.
- 제 19 항에 있어서,상기 a) 단계는,a-1) DLL 인에이블 신호가 인에이블 되면 초기 전압 제어 신호를 인에이블 시키는 단계;a-2) 상기 초기 전압 제어 신호에 응답하여, 상기 제어 전압의 레벨을 하강시키고, 기준 전압을 생성하는 단계;a-3) 상기 제어 전압의 레벨이 상기 기준 전압의 레벨 이하로 하강한 것이 감지되면, 리셋 신호를 인에이블 시키는 단계;a-4) 상기 리셋 신호에 응답하여 상기 검출 인에이블 신호를 인에이블 시키는 단계; 및a-5) 상기 초기 전압 제어 신호를 디스에이블 시키고, 상기 리셋 신호를 디스에이블 시키는 단계;를 포함하는 것을 특징으로 하는 DLL 회로의 제어 방법.
- 제 19 항에 있어서,상기 c) 단계는,c-1) 상기 위상 업 신호에 응답하여, 전압 펌핑 동작을 수행하여 펌핑 전압을 생성하되, 상기 펌핑 전압의 레벨을 상승시키는 단계; 및c-2) 상기 펌핑 전압을 여과하여 상기 제어 전압을 생성하는 단계;를 포함하는 것을 특징으로 하는 DLL 회로의 제어 방법.
- 제 19 항에 있어서,상기 d) 단계는,d-1) 상기 제어 전압의 레벨에 응답하여 풀업 바이어스 전압과 풀다운 바이어스 전압을 생성하는 단계; 및d-2) 상기 풀업 바이어스 전압과 상기 풀다운 바이어스 전압에 응답하여 상기 기준 클럭을 지연시켜 상기 DLL 클럭을 생성하되, 상기 제어 전압에 응답하여 상기 DLL 클럭의 주파수를 조정하는 단계;를 포함하는 것을 특징으로 하는 DLL 회로의 제어 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080110974A KR101027678B1 (ko) | 2008-11-10 | 2008-11-10 | Dll 회로 및 그 제어 방법 |
US12/345,735 US7880524B2 (en) | 2008-11-10 | 2008-12-30 | DLL circuit and method of controlling the same |
JP2009045830A JP2010114873A (ja) | 2008-11-10 | 2009-02-27 | Dll回路及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080110974A KR101027678B1 (ko) | 2008-11-10 | 2008-11-10 | Dll 회로 및 그 제어 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100052095A KR20100052095A (ko) | 2010-05-19 |
KR101027678B1 true KR101027678B1 (ko) | 2011-04-12 |
Family
ID=42164630
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080110974A KR101027678B1 (ko) | 2008-11-10 | 2008-11-10 | Dll 회로 및 그 제어 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7880524B2 (ko) |
JP (1) | JP2010114873A (ko) |
KR (1) | KR101027678B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009125508A1 (ja) * | 2008-04-11 | 2009-10-15 | 富士通株式会社 | 位相制御装置、位相制御プリント板および制御方法 |
KR100996175B1 (ko) * | 2008-12-26 | 2010-11-24 | 주식회사 하이닉스반도체 | 반도체 장치 |
JP6264852B2 (ja) | 2013-11-14 | 2018-01-24 | 株式会社ソシオネクスト | タイミング調整回路および半導体集積回路装置 |
KR20220032732A (ko) * | 2020-09-08 | 2022-03-15 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 데이터 처리 시스템 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040102282A (ko) * | 2003-05-27 | 2004-12-04 | 주식회사 하이닉스반도체 | 언락킹을 방지할 수 있는 아날로그 지연고정루프 |
KR20080001435A (ko) * | 2006-06-29 | 2008-01-03 | 주식회사 하이닉스반도체 | 지연고정루프 |
KR100837810B1 (ko) * | 2006-11-14 | 2008-06-13 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
KR100837822B1 (ko) | 2007-01-10 | 2008-06-16 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11205102A (ja) * | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | 遅延同期回路 |
JP2000195263A (ja) | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体記憶装置 |
JP2002124873A (ja) * | 2000-10-18 | 2002-04-26 | Mitsubishi Electric Corp | 半導体装置 |
US6812760B1 (en) * | 2003-07-02 | 2004-11-02 | Micron Technology, Inc. | System and method for comparison and compensation of delay variations between fine delay and coarse delay circuits |
JP3993860B2 (ja) * | 2004-04-19 | 2007-10-17 | 富士通株式会社 | Dll回路 |
CN100533976C (zh) * | 2004-05-26 | 2009-08-26 | 松下电器产业株式会社 | 时滞校正装置 |
US7190201B2 (en) * | 2005-02-03 | 2007-03-13 | Mosaid Technologies, Inc. | Method and apparatus for initializing a delay locked loop |
US7282972B2 (en) * | 2005-07-29 | 2007-10-16 | Micron Technology, Inc. | Bias generator with feedback control |
-
2008
- 2008-11-10 KR KR1020080110974A patent/KR101027678B1/ko active IP Right Grant
- 2008-12-30 US US12/345,735 patent/US7880524B2/en active Active
-
2009
- 2009-02-27 JP JP2009045830A patent/JP2010114873A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040102282A (ko) * | 2003-05-27 | 2004-12-04 | 주식회사 하이닉스반도체 | 언락킹을 방지할 수 있는 아날로그 지연고정루프 |
KR20080001435A (ko) * | 2006-06-29 | 2008-01-03 | 주식회사 하이닉스반도체 | 지연고정루프 |
KR100837810B1 (ko) * | 2006-11-14 | 2008-06-13 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
KR100837822B1 (ko) | 2007-01-10 | 2008-06-16 | 주식회사 하이닉스반도체 | Dll 회로 및 그 제어 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20100052095A (ko) | 2010-05-19 |
US7880524B2 (en) | 2011-02-01 |
US20100117694A1 (en) | 2010-05-13 |
JP2010114873A (ja) | 2010-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100956785B1 (ko) | Dll 회로 및 그 제어 방법 | |
JP5581507B2 (ja) | Pllを使用する較正済み弛張発振器 | |
KR100305546B1 (ko) | 반도체장치,반도체시스템및디지탈지연회로 | |
KR101027679B1 (ko) | Dll 회로 | |
KR100321222B1 (ko) | 신속한타이밍안정화기능을가진반도체장치 | |
KR100974211B1 (ko) | 락킹 상태 검출기 및 이를 포함하는 dll 회로 | |
US20150091624A1 (en) | System and method for an accuracy-enhanced dll during a measure initialization mode | |
KR100801741B1 (ko) | 지연고정루프 | |
JPH11353878A (ja) | 半導体装置 | |
US6973001B1 (en) | Semiconductor integrated circuit capable of adjusting the operation timing of an internal circuit based on operating environments | |
JP2007097182A (ja) | 遅延固定ループ | |
KR101003143B1 (ko) | 반도체 집적 회로 | |
KR101027678B1 (ko) | Dll 회로 및 그 제어 방법 | |
KR101062741B1 (ko) | Dll 회로 및 그 제어 방법 | |
JP2011193334A (ja) | 内部クロック調整回路 | |
TW201308910A (zh) | 延遲鎖定迴路 | |
US7710172B2 (en) | DLL circuit, semiconductor memory device using the same, and data processing system | |
JPH11273342A (ja) | 半導体装置 | |
US9065456B2 (en) | Semiconductor device having DLL circuit | |
US7489168B2 (en) | Clock synchronization apparatus | |
KR100935594B1 (ko) | 위상 동기 장치 | |
US6801067B2 (en) | Analog synchronous mirror delay circuit, method of generating a clock and internal clock generator using the same | |
KR100543202B1 (ko) | 패키지 레벨에서 지연고정루프를 제어하여 클럭관련스펙이 조절 가능한 반도체 장치 | |
KR100863016B1 (ko) | 동작 모드 설정 장치, 이를 포함하는 반도체 집적 회로 및반도체 집적 회로의 제어 방법 | |
KR20100052034A (ko) | Dll 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140221 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20160223 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170223 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20180223 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190220 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20200226 Year of fee payment: 10 |