CN110622245B - 用于在存储器装置中提供恒定dqs-dq延迟的设备及方法 - Google Patents

用于在存储器装置中提供恒定dqs-dq延迟的设备及方法 Download PDF

Info

Publication number
CN110622245B
CN110622245B CN201880031197.1A CN201880031197A CN110622245B CN 110622245 B CN110622245 B CN 110622245B CN 201880031197 A CN201880031197 A CN 201880031197A CN 110622245 B CN110622245 B CN 110622245B
Authority
CN
China
Prior art keywords
delay
delay line
data strobe
adjustable
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880031197.1A
Other languages
English (en)
Other versions
CN110622245A (zh
Inventor
马炎涛
H·T·武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110622245A publication Critical patent/CN110622245A/zh
Application granted granted Critical
Publication of CN110622245B publication Critical patent/CN110622245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1009—Data masking during input/output

Landscapes

  • Dram (AREA)

Abstract

本发明描述用于在存储器装置中创建恒定DQS‑DQ延迟的设备及方法。实例设备包含：第一可调整延迟线，其经配置以提供对应于存储器内部的数据选通信号路径的环路延迟的延迟；第二可调整延迟线，其包含在内部数据选通信号路径中；及时序控制电路，其耦合到所述第一及第二可调整延迟线，并且经配置以响应于来自所述第一可调整延迟线及所述数据选通信号路径的输出来调整所述第二可调整延迟线的延迟。

Description

用于在存储器装置中提供恒定DQS-DQ延迟的设备及方法
背景技术
与存储器装置相关联的外部控制器可结合针对所述存储器装置的写入操作采用DQS-DQ延迟。根据本发明的DQ信号是携载从外部控制器写入到存储器装置的数据的信号。DQS信号是数据选通信号，其从外部控制器向存储器提供指示，表明DQ信号线上有可用数据供存储器捕获。可通过存储垫在存储器处接收DQS信号，所述信号行进通过内部信号路径，并到达一或多个数据锁存器，其中DQS信号对由DQ信号携载的进入写入数据计时。DQ信号通常滞后于DQS信号一定的延迟，以便于允许DQS信号通过内部DQS信号路径传播。外部控制器延迟DQ信号的量可通过DQS训练程序设置，所述DQS训练程序测量与内部DQS信号路径相关联的环路延迟。
内部DQS信号路径的环路延迟可在不同操作条件下变化。举例来说，温度变化可能会导致DQS信号通过与内部DQS信号路径相关联的各个门或其它级传播的速率改变。存储器装置的电力供应电压的变化也可能导致DQS信号通过内部DQS信号路径传播的速率改变。过程变化也可能是导致延迟变化的因素。可能影响内部DQS信号路径中传播时间的各种因素在本文中通常称为PVT变化。PVT变化导致的内部DQS信号路径的环路延迟改变可能导致外部控制器的DQS-DQ延迟变得不准确。
存储器装置通常通过连续监测环路延迟并相应地调整DQS-DQ延迟来解决环路延迟改变的问题。为了跟踪循环延迟的改变，控制器可在存储器操作期间执行多个DQS训练程序。这些额外控制器操作在速度、效率及功耗方面可能变得昂贵。因此，在所属领域中需要存储器具有可变性较小的DQ-DS延迟，使得外部控制器可最小化或消除多个DQS训练程序。
附图说明
图1是根据本发明的实施例的存储器的一部分的框图。
图2是根据本发明的实施例的时序控制电路的框图。
图3A是根据本发明的实施例的可调整延迟线的框图。
图3B是根据本发明的实施例的粗略延迟线的示意图。
图4是说明根据本发明的实施例的在存储器中提供恒定的DQS-DQ延迟的方法的流程图。
图5是说明根据本发明的实施例的控制时序电路可能遇到的实例电压降情形的信号迹线的图。
图6是根据本发明的实施例的替代时序控制电路的框图。
具体实施方式
本发明针对用于减少存储器装置中的DQS-DQ延迟可变性的系统及方法。根据本发明的实施例针对在存储器装置的操作期间环路延迟变化时对内部DQS信号路线进行调整。以此方式，外部控制器可在初始训练程序期间测量一次环路延迟，然后贯穿存储器操作依赖于所述测量。外部控制器可能不需要通过在存储器操作期间发生的重复训练程序来连续测量内部DQS信号路线的环路延迟。
根据本发明的实施例针对一种时序控制电路，其包含两个可调整延迟线，所述两个可调整延迟线一起操作以提供DQS信号的适当时序。第一可调整延迟线可为调节延迟线。如本文所使用，“调节”延迟线是电压及温度补偿的延迟线，以防止电压及温度变化影响信号通过延迟线传播的速率。相反，“未调节”延迟线是未经电压及温度补偿的延迟线。第一可调整延迟线可包含通过初始化程序设置的延迟。一旦初始化，由第一可调整延迟线提供的延迟量就变得固定，并且在将数据写入存储器时不会改变。可部分地基于第一可调整延迟线的输出来调整形成内部DQS信号路径的一部分的第二可调整延迟线。
图1是根据本发明的实施例的存储器100的一部分的框图。存储器100包含存储器单元的阵列104，其可为例如DRAM存储器单元、SRAM存储器单元、快闪存储器单元或某一其它类型的存储器单元。存储器100通常可经配置以与更大数字系统协作操作，所述更大数字系统至少包含经配置以与存储器100通信的处理器。在本描述中，“外部”是指存储器100外部的信号及操作，并且“内部”是指存储器100内的信号及操作。作为说明性实例，存储器100可耦合到向存储器100提供外部命令及时钟信号的微处理器。尽管本说明书中的实例针对同步存储器装置，但本文描述的原理同样适用于其它类型的同步集成电路。
存储器100通常可经配置以执行从外部装置接收的读取及/或写入命令。读取命令跨越数据总线DQ将存储在阵列104中的数据提供到外部装置。写入命令跨越数据总线DQ接收来自外部装置的数据并将数据存储在存储器阵列104中。下文论述一般通过实例而非限制的方式参考写入命令。在将数据写入存储器100时，外部控制器将利用待写入存储器阵列104的数据来驱动数据总线DQ，并经由数据选通DQS信号向存储器100发出写入数据可用的信号。待写入存储器阵列104的数据通过DQ垫110在存储器100处被接收，并从那里到写入输入逻辑114。DQS信号通过DQS垫118在存储器100处被接收，并从那里通过内部DQS信号路径到写入输入逻辑114。当DQS信号到达写输入逻辑114时，DQS信号对锁存器或类似装置计时以从DQ信号线捕获写入数据。
存储器系统100包含通过命令总线120接收存储命令的命令解码器116。命令解码器116通过产生对应控制信号以对存储阵列104执行各种操作来响应施加到命令总线120的存储器命令。举例来说，命令解码器116可产生内部控制信号以从存储器阵列104读取数据及/或向存储器阵列104写入数据。与特定命令相关联的行及列地址信号通过地址总线124施加到存储器100。地址总线124将行及列地址信号提供到地址寄存器128。然后，地址寄存器128将单独列地址及单独行地址输出到存储器阵列104。
如在图1中可见，行及列地址可由地址寄存器128分别提供到行地址解码器132及列地址解码器136。列地址解码器128选择通过对应于相应列地址的阵列104延伸的位线。行地址解码器132包含字线驱动器或类似组件或者耦合到字线驱动器或类似组件，其激活对应于接收行地址的阵列104中的存储器单元的相应行。对应于接收列地址的所选数据线(例如，位线)耦合到读取/写入电路140以经由输入-输出数据总线108将读数据提供到数据输出缓冲器或类似组件。通过数据输入缓冲器或类似组件及存储器阵列读取/写入电路140将写入数据施加到存储器阵列104。
如所提及，DQS信号通过DQS垫118在存储器100处被接收，并且从那里通过内部DQS信号路径行进到写入输入逻辑114。此内部DQS信号路径形成环路，所述环路在DQS信号到达写入输入逻辑114时结束，并对锁存器或类似装置计时以捕获来自DQ信号线的写入数据。内部DQS信号路径可能会受到PVT变化的影响，这会导致路径的环路延迟偏离在初始化程序期间测量的初始量。根据本发明的实施例针对时序控制电路106，其监测这些改变并且对形成内部DQS信号路径的一部分的可调整延迟线进行调整。在本发明的一些实施例中，时序控制电路106可在存储器的操作期间监测改变并进行调整。这些调整增加或减少可调整延迟线的延迟，以使内部DQS信号路线的环路延迟与在初始化程序期间测量的环路延迟重新对准。以此方式，存储器装置100维持恒定DQS-DQ延迟，使得外部控制可减少或消除多个DQS训练程序。
一方面，时序控制电路106在正常存储器操作期间对可调整延迟线进行调整。如本文所使用，“正常”存储器操作通常包含在存储器经历初始化程序之后发生的任何存储器操作或存储器状态。正常存储器操作可包含读取及/或写入存储器操作，其中从存储器100读取及写入数据。正常存储器操作还可包含空闲状态，在所述空闲状态下没有发生特定数据转移操作。现在将参考图2描述可对可调整延迟线进行调整的时序控制电路实施例。
图2是根据本发明的实施例的时序控制电路200的框图。时序控制电路200通常经配置以控制数据选通信号DQS的内部时序，使得DQS信号以适当的时序锁存数据信号DQ0-DQX。通过DQS垫204接收DQS信号作为输入。通过DQ垫208a-x接收DQ0-DQX信号作为输入。DQS信号及DQ0-DQX信号可由外部源提供，所述外部源可为例如外部控制器。每一DQ垫208a-x耦合到输入缓冲器212a-x。输入缓冲器212a-x可经配置以从垫208a-x接收数据输入信号并且例如通过放大来调节信号。输入缓冲器212a-x提供放大数据信号作为输出，其响应于DQS信号由数据锁存器216a-x捕获。更具体来说，数据锁存器216a-x响应于已行进通过内部DQS信号路径的外部接收DQS信号的版本来捕获由输入缓冲器212a-x提供的信号。如下面更详细描述，此内部DQS信号路径包含延迟及分布组件，其会使信号相对于在DQS垫204处接收的时间变慢。
时序控制电路200可为例如图1中所说明的存储器100的存储器的组件。DQS垫204及DQ垫208a-x可对应于图1的DQS垫118及DQ垫110。如结合图1所描述，向DQS垫204及DQ垫208a-x提供输入的外部源可为外部控制器。此外，输入缓冲器212a-x及数据锁存器216a-x可为图1的写入输入逻辑114的组件。如图2中所展示，数据锁存器216a-x可将以锁存数据形式的输出提供到存储器阵列。此存储器阵列可对应于图1的存储器阵列104。尽管图2说明DQ垫208a及208x、输入缓冲器212a及212x以及数据锁存器216a及216x，但是将理解，本发明的实施例可包含比所展示更多的DQ垫、输入缓冲器及数据锁存器。为简单起见，图2中所展示的DQ垫、输入缓冲器及数据锁存器的数目已减少，并不希望限制本发明的范围。
时序控制电路200包含两个可调整延迟线220、224，其一起操作以提供DQS信号的适当时序。第一可调整延迟线220可为调节延迟线。更具体来说，第一可调整延迟线220可经电压及温度补偿，也就是说，电压及温度变化不影响信号通过第一可调整延迟线220传播的速率。第一可调整延迟线220包含通过初始化程序设置的延迟。如下面更详细描述，初始化程序通常包含粗略锁定部分及静态锁定部分。一旦初始化，由第一可调整延迟线220提供的延迟量就变得固定，并且在数据通过DQS垫204及DQ垫208a-n写入存储器时不改变。
第二可调整延迟线224包含通过初始化程序被设置为初始量的延迟。第二可调整延迟线224提供延迟DQS信号，其在图2中被指示为DQSDLY。与第一可调整延迟线220不同，由第二可调整延迟线224提供的延迟量在初始化之后不会变得固定。而是，由第二可调整延迟线224提供的延迟量是在正常存储器操作期间动态调整的，例如当数据通过DQS垫204及DQ垫208a-x写入存储器时。第二可调整延迟线224被设置的初始量可取决于实施方案而变化。在一些情况下，第二可调整延迟线224可居中，使得延迟可以相等的量增加或减少。在其它情况下，第二可调整延迟线224可初始地设置为较低的量，以预期随着存储器的操作通常会增加延迟。
第二可调整延迟线224提供内部数据选通信号，其用于在数据锁存器216a-x处锁存写入数据。在这方面，第二可调整延迟线224是额外地包含时钟分布树236的内部DQS信号路线的部分。第一可调整延迟线220提供如经由初始化程序测量的内部DQS信号路线的环路延迟的固定指示。内部信号路线可能会受到PVT变化的影响，这会导致环路延迟偏离在初始化程序期间测量的初始量。时序控制电路200可监测这些改变并对第二可调整延迟线224进行调整。这些调整增加或减小对第二可调整延迟线220的延迟，以使内部DQS信号路线的环路延迟重新与由第一可调整延迟线220提供的固定延迟对准。以此方式，环路延迟可返回到在初始化程序期间测量的初始量。
如所提及，第一可调整延迟线220可经调节。在一些实施例中，第一可调整延迟线220经调节，而第二可调整延迟线224及内部DQS信号路线的其它部分未经调节。这些实施例可适合于具有相对较慢时钟速度的实施方案，其允许时钟变化的更大容限。这些实施例也可用在具有相对较高电力供应电压的实施方案中，其允许更大信号电压裕量。在其它实施例中，第一可调整延迟线220、第二可调整延迟线224及/或内部DQS信号路线的其它部分经调节。此处，第二可调整延迟线224及/或内部DQS信号路线的其它部分(例如时钟分布树236)上的电压调节可提供对时钟信号失准的一阶控制。这些实施例可能适合于具有相对较快的时钟速度的实施方案，所述时钟速度具有较小的时钟变化容限。这些实施例也可用于具有相对较低电力供应电压的实施方案中，其具有较小的信号电压裕量。
时序控制电路200包含相位检测器228及移位控制逻辑232，其通常经配置以提供对两个可调整延迟线220、224的调整。相位检测器228及移位控制逻辑232在初始化程序的静态锁定部分期间提供对第一可调整延迟线220的调整。如下面更详细描述，初始化程序额外地包含粗略锁定操作，其基于DQS训练操作将第一可调整延迟220设置为初始量。当向存储器的数据转移正在进行时，相位检测器228及移位控制逻辑232对第二可调整延迟线224提供调整。在这些正常数据转移操作期间，第一可调整延迟线220被冻结，使得相位检测器228及移位控制逻辑232不提供进一步调整。
相位检测器228通常经配置以将针对DQS信号的模型延迟与由DQS信号经历的实际延迟进行比较。模型延迟信号由第一可调整延迟线220提供，并且通常标识为DqsIntMdl。时序控制电路200可设置在初始化程序期间由DqsIntMdl信号提供的延迟量。然后，由DqsIntMdl信号表示的模型延迟在存储器的正常操作期间维持固定。通常将实际延迟标识为Dqsint。Dqsint信号是外部接收DQS信号，由于其通过内部DQS信号路线的行进而延迟。如可在图2中所见，内部DQS信号路线包含第二可调整延迟线224及时钟分布树236，其经配置以将延迟DQS信号分布到数据锁存器216a-x。
相位检测器228比较DqsIntMdl信号与Dqsint信号以提供表示两个输入信号之间的相位差的输出信号PD。作为从相位检测器228的输出提供的相位差信号PD在移位控制逻辑232处被接收为输入。移位控制逻辑232经配置以基于由相位检测器228提供的相位信号PD而提供对两个可调整延迟线220、224的调整。移位控制逻辑232提供控制信号shift1及shift2。将shifts1信号作为输出提供到第一可调整延迟线220。将shifts2信号作为输出提供到第二延迟线224。移位控制逻辑232额外地提供启用信号En1，其作为输出提供到第一可调整延迟线220。En1额外地作为输出被提供到反相器240，其将对应启用信号En2提供到第二可调整延迟线224。
在操作中，在初始化程序的静态锁定部分期间，移位控制逻辑232可经由shifts1信号调整第一可调整延迟线220。shifts1信号可包含致使与第一可调整延迟线220相关联的移位寄存器增加或减小第一可调整延迟线220的延迟的脉冲或其它符号。在本发明的实施例中，第一可调整延迟线220包含多个延迟级。当激活时，每一延迟级将第一可调整延迟线220的延迟增加单位延迟，而当停用时，每一延迟级将第一可调整延迟线220的延迟减少单位延迟。如由相位差信号PD所指示，发送的脉冲或其它符号的数目可取决于Dqsint及DqsIntMdl之间的相位差。在初始化阶段期间，移位控制逻辑232可断言En1信号，以便于能够在第一可调整延迟线220处接收移位命令。所断言En1也在反相器240处被接收，其又产生去断言En2信号。在所述程序的静态时钟部分期间，在第二可调整延迟线224处接收去断言En2信号，以便于禁止在第二可调整延迟线224处接收移位命令。
一旦初始化程序完成，则移位控制逻辑232可经由shifts2信号来调整第二可调整延迟线224。对第二可调整延迟线224的这些调整是在正常存储器操作期间动态发生的，例如在将数据写入存储器时。在此方面，shifts2信号可包含致使与第二可调整延迟线224相关联的移位寄存器增加或减少延迟线的延迟的脉冲或其它符号。发送的脉冲或其它符号的数目可取决于Dqsint及DqsIntMdl信号之间的相位差，如由相位差信号PD指示。当在此模式中操作时，移位控制逻辑232可去断言En1信号，以便于禁止在第一可调整延迟线220处接收移位命令。去断言En1也在反相器240处被接收，其又产生断言En2信号。在存储器的正常操作期间，在第二可调整延迟线224处接收去断言En2信号，以便于能够在第二可调整延迟线224处接收移位命令。
根据本发明的第二可调整延迟线224可包含粗略延迟组件及精细延迟组件两者。针对粗略延迟组件的特定设置可设置针对第二可调整延迟组件224的可能延迟值的范围。然后可调整精细延迟组件以在由粗略延迟组件定义的延迟量的范围内选择特定延迟量。可将由精细延迟组件选择的特定延迟量作为从第二可调整延迟线224的输出来提供。当对第二可调整延迟线224进行调整时，可能是需要超出由粗略延迟组件的当前设置定义的可能延迟的范围的延迟量的情况。此处，第二可调整延迟线224可通过调整粗略延迟组件来作出响应，以便于调整针对第二可调整延迟线的可能延迟量的范围。取决于当前条件，对粗略延迟组件的调整可适当地移位到较高或较低的延迟量范围。
图3A是可调整延迟线300的框图。根据本发明的实施例，可调整线300包含粗略及精细延迟组件。通过实例而非限制的形式，图3A的可调整延迟线300可对应于图2的第二可调整延迟线224。应理解，图2的第一可调整延迟线220还可具有如图3A中描绘的结构类似的结构。如在图3A中所展示，可调整延迟线300可包含控制器304，其耦合到粗略延迟组件308及精细延迟组件312。粗略延迟组件308接收数据选通信号DQS作为输入，并提供两个输出信号CoarseClkE及CoarseClkO。精细延迟组件312接收CoarseClkE及CoarseClkO作为输入，并提供单个输出信号。如在图3A中指示，来自精细延迟组件312的输出DQS-DLX可对应于第二可调整延迟线224的输出，第二可调整延迟线224经由时钟分布树(图2)被提供到下游组件。控制器304经由DelayLineCNTL信号调整由粗略延迟组件308提供的延迟量。类似地，控制器304经由MixerCNTL信号调整由精细延迟组件提供的延迟量。
粗略延迟组件308通常经配置以接收数据选通信号DQS作为输入，并提供两个延迟输出CoarseClkE及CoarseClkO。粗略延迟组件308可产生这些信号，使得一个信号超前而另一个信号滞后。以此方式，粗略延迟组件308可定义针对可能延迟范围的上及下限。举例来说，CoarseClkE可能超前CoarseClkO。在此实例中，超前CoarseClkE信号定义延迟范围的下限，且滞后CoarseClkO定义延迟范围的上限。如可了解，可能是粗略延迟组件308产生输出使得CoarseClkO超前CoarseClkE的情况。在此实例中，超前CoarseClkO信号定义延迟范围的下限，且滞后CoarseClkE定义延迟范围的上限。
粗略延迟组件308可包含可从数据选通信号通过粗略延迟组件308的路径添加及/或减去的数个延迟级。添加延迟级将延迟单位添加到通过粗略延迟组件308的路线。更具体来说，添加延迟级增加CoarseClkE及CoarseClkO信号之间的相位差，因此增加由这些信号提供的可能延迟范围。减去延迟级从通过粗略延迟组件308的路线减去延迟单位。更具体地说，减去延迟级减小CoarseClkE及CoarseClkO信号之间的相位差，因此减小由这些信号提供的可能延迟范围。可经由控制输入信号DelayLineCNTL添加或减去延迟级。
图3B是根据本发明的实施例的粗略延迟线316的示意图。图3B的粗略延迟线316可为“长号”型延迟线，其中输入及输出信号经布置在线316的一端，并且延迟级320a-n被添加在相对端上。此处，数据选通信号DQS沿不同长度的两个路径通过启用延迟级320a-n传播，以产生CoarseClkO及CoarseClkE信号。数据选通信号通过启用延迟级320a-n向下及向后传播，使得每一启用延迟级320a-n被遍历两次。距离输入/输出端最远的当前启用延迟级320a-n是充当“长号”的“U形转弯”的粗略延迟线316的中点。此处，信号进入且接着朝向先前遍历的延迟级320a-n返回。当添加额外延迟级320a-n时，将其添加到当前启用路线的远端，因此创建向下及向后遍历的额外级。
再次参考图3A，在本发明的实施例中，精细延迟组件312可经配置为相位混合器，以将由CoarseClkE及CoarseClkO信号提供的双输入混合成单个输出。精细延迟组件312可提供在由一个输入在低端及由另一个输出在高端上定义的范围内的输出。在上文实例中，CoarseClkE超前CoarseClkO，超前CoarseClkE信号定义延迟范围的下限，且滞后CoarseClkO定义延迟范围的上限。因此，在此实例中，精细延迟组件312可通过提供更接近CoarseClkO信号的输出来添加更大的延迟量。相反，精细相位混合器312可通过提供更接近CoarseClkE信号的输出来添加较少的延迟量。CoarseClkE及CoarseClkO信号可混合在一起，以响应于控制输入信号MixerCNTL提供单端输出DQS-DLX。
控制器304通常经配置以响应于shifts2信号来驱动DelayLineCNTL MixerCNTL信号。控制器304可具有移位器功能性及混合器功能性两者。举例来说，控制器304可通过经由MixerCNTL信号添加更多的延迟量来响应shifts2信号，以致使精细延迟组件312提供更接近由从粗略延迟线308输出的CoarseClkE及CoarseClkO信号所定义的范围的低端的输出。如果需要较少的延迟量，那么控制器304可通过经由MixerCNTL信号减小延迟来响应shifts2信号，以致使精细延迟组件312提供更接近由从粗略延迟线308输出的CoarseClkE及CoarseClkO信号所定义的范围的高端的输出。控制器304可以此方式继续调整精细延迟组件312，条件是shift2信号不要求超出当前由粗略延迟组件308定义的范围之外的延迟调整。当shifts2信号所需的延迟量超出由从粗略延迟组件308输出的CoarseClkE及CoarseClkO信号提供的延迟范围时，控制器304经由DelayLineCNTL信号来移位由粗略延迟组件308提供的延迟量。
图4是说明根据本发明的在存储装置中提供恒定的DQS-DQ延迟的方法的流程图400。下文论述参考以上结合图1到图3A论述的存储器及存储器组件。由流程图400所说明的方法从操作404开始，其中在存储器100中启动DQS训练。通常在存储器操作开始时(例如，当首次施加电力时)启动DQS训练程序。可在操作404之后执行操作408。
在操作408中，DQS训练程序开始，并且第一可调整延迟线220复位，且第二可调整延迟线224设置为初始量。一般来说，DQS训练程序操作以获得与内部DQS信号路径相关联的环路延迟的测量。操作存储器100的外部控制器可基于此测量环路延迟来设置其DQS-DQ延迟。在DQS训练期间测量的环路延迟可额外地用于初始化由第一可调整延迟线220提供的延迟。因此，在操作408中，由于预期接收对应于环路延迟测量的值而复位第一可调整延迟线220。第二可调整延迟线224可经设置为初始量，其可取决于实施方案而变化。在一些情况下，第二可调整延迟线224可居中，使得延迟可以相等的量增加或减少。在其它情况下，第二可调整延迟线224可初始地设置为较低的量，以预期随着存储器100的操作大体上增加的延迟。可在操作408之后执行操作412。
在操作412中，执行DQS训练程序。DQS训练程序通常包含由外部控制器发出的命令或一系列命令，其操作以测量内部DQS信号路径的环路延迟。外部控制器可通过在DQS信号线上发出数据选通脉冲以及DQ信号线上的预定位序列或位模式来测量环路延迟。一旦DQS信号遍历内部DQS信号路径，就会由DQS信号计时的锁存器捕获位模式中的特定一者。然后，可将由DQS信号锁存的特定位模式读出到外部控制器。基于由存储器100锁存的特定位模式，当信号遍历内部DQS信号路径时，外部控制器可计算DQS信号遇到的环路延迟。操作412包含关于DQS训练是否完成的确定。如果没有完成DQS训练，那么操作412可继续。如果完成DQS训练，那么可在操作412之后执行操作416。
在操作416中，第一可调整延迟线220被初始化。此处，在初始DQS训练程序中测量的环路延迟被用于设置针对第一可调整延迟线220的初始量。如所提及，在初始DQS训练程序中测量的延迟可大体上对应于在执行到存储器100的写入操作时由外部控制器利用的DQS-DQ延迟。一旦设置第一可调整延迟线220的初始量，第一可调整延迟220就实现粗略锁定的第一步。此时，内部数据选通信号(Dqsint)及由第一可调整延迟线220提供的延迟(DqsIntMdl)可大体上相等，但是尚未同步。因此，第一可调整延迟线220的静态锁定是下一步。可在操作416之后执行操作420。
在操作420中，第一可调整延迟线220实现静态锁定。此处，通过相位检测器228的操作将Dqsint信号与DqsIntMdl信号进行比较。相位检测器228提供指示Dqsint信号与DqsIntMdl信号之间的相位差(如果存在)的输出信号PD。在移位控制逻辑232处接收PD信号作为输入，移位控制逻辑232向第一可调整延迟线220提供响应移位控制输出。此处，移位控制逻辑232向第一可调整延迟线220添加延迟级，直到PD信号指示两个信号同步为止。因此，操作420包含关于第一可调整延迟线220是否已实现静态相位锁定的确定。如果未实现静态锁定相位，那么操作420可继续。当实现静态锁定相位时，可在操作420之后执行操作424。
在操作424中，正常操作开始，使得现在可将数据从外部控制器写入存储器100。在准备正常数据转移操作时，第一可调整延迟线220被冻结。更具体来说，移位控制逻辑去断言En1信号，使得第一可调整延迟线220被禁止接收移位控制输入。以此方式，在正常数据转移操作期间，由第一可调整延迟线220提供的延迟维持固定。操作424额外地包含启用第二可调整延迟线220。更具体来说，移位控制逻辑断言En2信号，使得第二可调整延迟线224经启用以接收移位命令。在第一可调整延迟线220被冻结并且第二可调整延迟线224经启用以接收移位输入的情况下，可在将数据从外部控制器写入存储器100时监测DQS-DQ相位改变。可在操作424之后执行操作428。
在操作428中，确定DQS-DQ相位是否相等。此处，相位检测器228将针对DQS信号的模型延迟与针对DQS信号的实际延迟进行比较。如所提及，模型延迟由DqsIntMdl信号表示。实际延迟对应于Dqsint信号。更具体地说，Dqsint信号是外部接收DQS信号，由于其行进通过内部DQS信号路径而延迟。如结合图2所论述，内部DQS信号路径包含第二可调整延迟线224及时钟分布树236，其经配置以将延迟DQS信号分布到数据锁存器216a-x。相位检测器228比较DqsIntMdl信号与Dqsint信号，以提供表示两个输入信号之间的相位差的输出信号PD。如果DqsIntMdl信号及Dqsint信号的相位不相等，那么可在操作428之后执行操作436。
在操作436中，对第二可调整延迟线224进行精细延迟调整。此处，移位控制逻辑232可经由shifts2信号调整第二可调整延迟线224。对第二可调整延迟线224的这些调整是在正常存储器操作期间动态发生的，例如在将数据写入存储器时。shifts2信号可包含致使与第二可调整延迟线224相关联的移位寄存器增加或减小延迟线的延迟的脉冲或其它符号。如由相位差信号PH所指示，发送的脉冲或其它符号的数目可取决于Dqsint与DqsIntMdl之间的相位差。如结合图3A所论述，可将shift2信号提供到控制器304，控制器304又经由MixerCNTL信号将控制信号提供到耦合到粗略延迟线304的精细延迟组件312。精细延迟组件312可经配置以将由粗略延迟组件308提供的双输入混合成单个输出。精细延迟组件312可提供在由一个输入在低端及由另一个输出在高端上定义的范围内的输出。因此，控制器304可通过经由控制信号添加更多的延迟量来响应shifts2信号，所述控制信号致使精细延迟组件312提供更接近由粗略延迟组件308定义的范围的低端的输出。如果要求较少延迟量，那么控制器304可通过经由控制信号减少延迟来响应shifts2信号，所述控制信号致使精细延迟组件312提供更接近由粗略延迟组件308定义的范围的高端的输出。控制器304可以此方式继续调整精细延迟组件312，条件是shift2信号不要求超出当前由粗略延迟组件308定义的范围之外的延迟调整。在此方面，可在操作436之后执行操作440。
在操作440中，确定精细延迟是否被最大化。更具体来说，确定shift2信号是否要求延迟调整落在当前由粗略延迟组件308定义的范围之外。如果精细延迟未最大化，那么可在操作440之后再次执行操作428。此处，确定DQS-DQ相位是否相等。如上文论述，确定DQS-DQ相位是否相等涉及DqsIntMdl及Dqsint信号之间的相位比较。在操作428中，如果DqsIntMdl信号及Dqsint信号的相位不相等，那么可在操作428之后执行上文论述的操作436。在操作440中，如果使精细延迟最大化，那么可在操作440之后执行操作432。
在操作432中，精细延迟范围增加。此处，移位控制逻辑232可经由shifts2信号来调整第二可调整延迟线224。当数据正被写入存储器时，对第二可调整延迟线224的这些调整是动态发生的。shifts2信号可包含脉冲或其它符号，其致使与第二可调整延迟线224相关联的移位寄存器增加或减少来自延迟线的延迟单位。如结合图3A论述，可将shift2信号提供到控制器304，控制器304又将控制信号提供到粗略延迟组件308。此处，控制器304经由控制输入信号DelayLineCNTL向通过粗略延迟组件308的路径添加延迟单位。在第二可调整延迟线224包含“长号”型粗略延迟线的实施例中，将额外延迟级添加到当前启用的路径的远端，因此创建向下及向后遍历的额外级。可在操作432之后执行上文论述的操作436。
在操作428中，如果DqsIntMdl信号及Dqsint信号的相位相等，那么可在操作428之后执行操作444。在操作444中，无需进一步调整第二可调整延迟线224即可发生向存储器的数据转移。随着进一步数据转移发生，DQS-DQ相位的监测可能会继续。因此，所述方法可继续进行控制循环回到操作424以进行持续监测。
图5是说明根据本发明的实施例的时序电路可能遇到的实例电压降情形的信号迹线的图500。提供图5的实例电压降情形作为可能情况的非限制性实例，所述情况可能导致内部存储器时序的中断，所述中断可通过本实施例的操作来校正。应了解，本实施例还可操作以校正由于其它情况(例如温度改变)导致的内部存储器时序的中断。下文论述参考上文结合图1到图3A论述的存储器及存储器组件。另外，下文论述参考结合图4论述的在存储器中创建恒定DQS-DQ延迟的方法的操作。
图5包含用于Dqsint及DqsIntMdl信号的重叠信号迹线。Dqsint信号是外部接收的DQS信号，由于其行进通过内部DQS信号路径而延迟。DqsIntMdl信号由第一可调整延迟线220提供。一旦在初始化程序中设置第一可调整延迟线220，那么DqsIntMdl对应于外部控制器在将数据写入存储器100中使用的DQS-DQ延迟。PD信号是相位检测器228的输出，并且表示DqsIntMdl信号与Dqsint信号之间的相位差比较。CL信号在移位控制逻辑232内部，并且在第一可调整延迟线220中实现粗略锁定时被断言。En1信号是从移位控制逻辑232输出的启用信号，以使得能够在初始化程序期间在第一可调整延迟线220处接收移位命令。En2信号是从移位控制逻辑232输出的启用信号，以在存储器100的正常数据转移操作期间使得能够在第二可调整延迟线224处接收移位命令。Vcc信号表示当前供应到存储器100的电力供应电平。shifts1信号对应于在初始化程序期间从移位控制逻辑232输出的移位命令。shifts2信号对应于在正常数据转移操作期间从移位控制逻辑232输出的移位命令。
图5中所说明的实例电压降情形以初始化程序的粗略锁定部分开始，所述初始化程序在时间点A与时间点B之间发生。在时间点A，存储器开始初始化程序。初始化程序可在存储器100开始例如上电的操作时开始。一旦施加电力，存储器100就开始DQS训练程序。DQS训练程序通常操作以测量内部DQS信号路径的环路延迟。测量环路延迟用于设置外部控制器的DQS-DQ延迟，并用于设置针对第一可调整延迟线220的初始值。上文结合图4的操作412更详细地描述DQS训练程序。一旦设置针对第一可调整延迟线220的初始值，就实现第一可调整延迟线220的粗略锁定，如由图5中的时间点B处发生的CL信号的上升沿所指示。
在第一可调整延迟线220实现粗略锁定之后，初始化程序的静态锁定部分在时间点B与时间点C之间发生。初始化程序的静态锁定部分通常包含在移位控制逻辑232处接收作为输入的PD信号，其驱动shifts1信号，以便于向第一可调整延迟线220提供响应移位控制输出。上文结合图4的操作420更详细地描述初始化程序的静态锁定部分。一旦实现针对第一可调整延迟线220的静态锁定，就可开始用于存储器100的正常数据转移操作。在图5中通过En1信号的下降沿及En2信号的上升沿指示正常数据转移操作，其中的每一者在时间点C处发生。此处，第一可调整延迟线220被禁止接收移位控制命令，且第二可调整延迟线224经启用以接收移位命令。
在第一可调整延迟线220实现静态锁定之后，第二可调整延迟线224的监测在时间点C之后开始。在第一可调整延迟线220冻结的情况下，其延迟在正常数据转移操作期间维持固定。在第二可调整延迟线224经启用以接收移位命令的情况下，当数据从外部控制器被写入存储器100时，可监测DQS-DQ相位改变。在图5的实例情形中，DQS-DQ相位改变在时间点C与时间点D之间维持相对恒定。然而，确实发生对第二可调整延迟线224的一些调整，如在时间点C与时间点D之间的shifts2信号线上的偶发信号脉冲所指示的那样。更具体地说，当在En1信号变低之后En2信号变高时，到移位控制逻辑的相位检测器输入(PD)产生shifts2信号，shifts2信号可能会添加或去除第二可调整延迟线224中的延迟。当没有产生shifts2信号时，在环路中实现锁定条件。图5是包含在实例情况下可能发生的条件的说明。如图5中所展示，在实现初始锁定之后，可能发生一些PVT变化。因此，可在时间点C之后产生一些shift2信号来解决这些PVT变化。以此方式，系统进行操作以实现恒定延迟控制跟踪。
在时间点D，发生实例电压降事件。如在图5中可见，存储器100的电力供应电压Vcc从电压Vcc1下降到电压Vcc2。举例来说，电力支持电压Vcc可下降大约120mV。电力供应电压的此下降导致DQS信号行进通过内部DQS信号路径的速率减慢。此减慢的影响反映在Dqsint信号稍后到达相位检测器228。电力供应电压的下降不会影响DqsIntMdl信号，因为此信号是由第一可调整延迟线220产生的，其如上文论述那样可经调节。因此，由于电力供应电压的下降，在Dqsint信号与DqsIntMdl之间产生相位差。当PD信号在时间点D处下降时，此相位差在图5中可见。
在点D处的实例电压降之后，对DQS-DQ相位的监测以及对第二可调整延迟线224的调整恢复存储器100的正常操作。此处，移位控制逻辑232驱动shifts2信号，以便于提供对第二可调整延迟线224的粗略及精细延迟调整。对第二可调整延迟线224的这些调整在数据被写入存储器100时动态地发生。第二调整延迟线224的调整由时间点D之后的shifts2信号线上的信号脉冲说明。结合图4的操作420到操作444更详细描述粗略及精细延迟调整。
图6是根据本发明的时序控制电路600的框图。时序控制电路600是针对图2的时序控制电路的替代配置。图6的时序控制电路600的组件以与图2的时序控制电路200的对应组件类似的方式起作用。然而，图6的组件经不同地布置。因此，时序控制电路600通常经配置以控制数据选通信号DQS的内部时序，使得DQS信号以适当时序锁存数据信号DQ0-DQX。通过DQS垫604从外部源接收DQS信号作为输入。通过DQ垫608a-x从外部源接收DQ0-DQX信号作为输入。每一DQ垫608a-x耦合到输入缓冲器612a-x。输入缓冲器612a-x可经配置以从垫608a-x接收数据输入信号并且例如通过放大来调节信号。输入缓冲器612a-x提供放大数据信号作为输出，其响应于DQS信号由数据锁存器616a-x捕获。
时序控制电路600额外地包含第一可调整延迟线620、第二可调整延迟线624、相位检测器628、移位控制逻辑632、缓冲器640、时钟分布树636。这些组件中的每一者以与图2的时序控制电路200中的相似组件类似的方式起作用。不同实施例之间的此差异在于组件之间的互连。在图2的时序控制电路200中，第一可调整延迟线224在已经直接从DQS垫204接收输入之后将输入DqsintMdl提供到相位检测器228。到相位检测器228的第二输入接收已经遍历内部DQS信号路径的输入Dqsint。在图6的时序控制电路600中，第一可调整延迟624在已接收已遍历内部DQS信号路径的输入Dqsint'之后将输入DqsintMdl'提供到相位检测器628。到相位检测器228的第二输入直接从DQS垫604接收输入Dqs。图6的不同连接是图2的连接的替代方案，并且对电路功能性没有实质性影响。因此，时序控制电路600的行为大体上如上文结合图2到图5描述那样。
上文说明书、实例及数据提供对如权利要求书中界定的本发明的示范性实施例的结构及使用的完整描述。尽管以上已经以某种程度的特殊性或参考一或多个个别实施例描述所主张的发明的各种实施例，但是所属领域的技术人员可在不脱离所主张发明的精神或范围的情况下对所揭示实施例进行众多变更。因此，可预期其它实施例。还可预期可对实施例的特定特征及方面进行各种组合或子组合，并且仍然落入本发明的范围内。应理解，所揭示实施例的各种特征及方面可彼此组合或替代，以便形成所揭示发明的变化模式。
在本发明的方面中，一种设备包含第一可调整延迟线，其经配置以提供对应于存储器内部的数据选通信号路径的环路延迟的延迟。所述设备还包含第二可调整延迟线，其包含在所述数据选通信号路径中；及时序控制电路，其耦合到所述第一及第二可调整延迟线。所述时序控制电路经配置以响应于来自所述第一可调整延迟线及所述数据选通信号路径的输出来调整所述第二可调整延迟线的延迟。
额外地及/或替代地，所述时序控制电路包含相位检测器及移位控制逻辑。所述相位检测器经配置以接收来自所述第一可调整延迟线的第一输入及来自所述数据选通信号路径的第二输入，并产生指示所述第一及第二输入之间的相位差的输出信号。所述移位控制逻辑经配置以接收所述相位检测器的所述输出信号并产生调整所述第一及第二可调整延迟线的相应移位命令。
额外地及/或替代地，在将数据写入所述存储器的存储器操作期间，停用所述第一可调整延迟线使其无法响应于来自所述移位控制逻辑的移位命令，并且启用所述第二可调整延迟线以响应于来自所述移位控制逻辑的移位命令。
额外地及/或替代地，所述第一可调整延迟线包含耦合到所述数据选通信号路径的靠近数据选通垫的一端的输入。到所述相位检测器的所述第二输入耦合到所述数据选通信号路径的靠近数据锁存器的一端。
额外地及/或替代地，所述第一可调整延迟线包含耦合到所述数据选通信号路径的靠近数据锁存器的一端的输入。到所述相位检测器的所述第二输入耦合到所述数据选通信号路径的靠近数据选通垫的一端。
额外地及/或替代地，所述第一可调整延迟线经调节。
额外地及/或替代地，在包含粗略锁定部分及静态锁定部分的初始化程序期间设置由所述第一可调整延迟线提供的所述延迟。
额外地及/或替代地，所述初始化程序的所述粗略锁定部分包含测量所述数据选通信号路径的所述环路延迟的训练程序。
额外地及/或替代地，所述第二可调整延迟线包含粗略延迟组件及精细延迟组件。所述粗略延迟组件经配置以提供定义延迟下限的超前信号及定义延迟上限的滞后信号。所述精细延迟组件耦合到所述粗略延迟组件，并且经配置以提供针对在由所述粗略延迟线定义的所述上及下限内的所述第二可调整延迟线的延迟。
额外地及/或替代地，所述数据选通信号路径进一步包括时钟分布树。
在本发明的另一方面，一种设备包含延迟线、时钟分布树及时序控制。所述延迟线经配置以接收数据选通信号并在存储器内部提供延迟数据选通信号。所述时钟分布树经耦合以接收来自所述延迟线的所述延迟数据选通信号，并将所述延迟数据选通分布到用于对应于所述数据选通的数据的计时的至少一个数据锁存器。所述时序控制电路耦合到所述延迟线，并且经配置以在将所述数据写入所述存储器时调整由所述延迟线提供的延迟量。
额外地及/或替代地，所述延迟线是未调节的。
额外地及/或替代地，所述设备包含调节延迟线，其耦合到所述时序控制电路，并且经配置以提供对应于包含所述未调节延迟线及所述时钟分布树的数据选通信号路径的环路延迟的延迟。所述时序控制电路经配置以响应于来自所述调节延迟线的输出来调整由所述未调节延迟线提供的所述延迟量。
额外地及/或替代地，所述时序控制电路包含相位检测器及移位控制逻辑。所述相位检测器经配置以接收来自所述经调节延迟线的第一输入及来自所述数据选通信号路径的第二输入，并产生指示所述第一及第二输入之间的相位差的输出信号。所述移位控制逻辑经配置以接收所述相位检测器的所述输出信号并产生调整所述调节及未调节延迟线的相应移位命令。
额外地及/或替代地，当数据被写入所述存储器时，所述移位控制逻辑在初始化程序期间而不是在存储器操作期间调整所述调节延迟线。
在本发明的另一方面，一种方法包含：在相位检测器处接收第一及第二数据选通输入；由所述相位检测器确定所述第一及第二数据选通输入之间的相位差；基于由所述相位检测器确定的所述相位差来通过移位控制逻辑产生移位命令；以及将所述移位命令提供到延迟线，以便于在接收对应于所述数据选通的数据时，调整所述延迟线提供到数据选通的延迟量。
额外地及/或替代地，所述延迟线是未调节延迟线。所述方法进一步包含：通过调节延迟线产生所述第一数据选通输入；以及通过包含所述未调节延迟线及时钟分布树的数据选通信号路径产生所述第二数据选通输入。
额外地及/或替代地，所述方法包含通过包含粗略锁定部分及静态锁定部分的初始化程序来设置针对所述调节延迟线的延迟。
额外地及/或替代地，所述初始化程序的所述粗略锁定部分包含测量所述数据选通信号路径的环路延迟的训练程序。
额外地及/或替代地，将所述移位命令提供到所述延迟线包含将所述移位命令提供到粗略延迟线及精细相位混合器中的至少一者。
希望以上描述中含有的以及在附图中展示的所有内容应被解释为仅是对特定实施例的说明而不是限制。在不脱离如所附权利要求书所界定的本发明的基本元件的情况下，可进行细节或结构上的改变。换句话说，尽管本文已经详细描述本发明的说明性实施例，但是可以其它方式被不同地体现及采用发明概念，并且所附权利要求书希望被解释为包含此类变化，除了由现有技术限制。

Claims (19)

1.一种用于在存储器装置中提供延迟的设备，其包括：
第一可调整延迟线，其经配置以提供对应于存储器内部的数据选通信号路径的环路延迟的延迟；
第二可调整延迟线，其包含在所述数据选通信号路径中；及
时序控制电路，其耦合到所述第一及第二可调整延迟线，并且经配置以响应于来自所述第一可调整延迟线及所述数据选通信号路径的输出来调整所述第二可调整延迟线的延迟，其中所述时序控制电路包括：
相位检测器，其经耦合以接收来自所述第一可调整延迟线的第一输入及来自所述数据选通信号路径的第二输入，并产生指示所述第一及第二输入之间的相位差的输出信号；及
移位控制逻辑，其经耦合以接收所述相位检测器的所述输出信号并产生调整所述第一及第二可调整延迟线的相应移位命令。
2.根据权利要求1所述的设备，其中在将数据写入所述存储器的存储器操作期间，停用所述第一可调整延迟线使其无法响应于来自所述移位控制逻辑的移位命令，并且启用所述第二可调整延迟线以响应于来自所述移位控制逻辑的移位命令。
3.根据权利要求1所述的设备，其中：
所述第一可调整延迟线包含耦合到所述数据选通信号路径的靠近数据选通垫的一端的输入；且
到所述相位检测器的所述第二输入耦合到所述数据选通信号路径的靠近数据锁存器的一端。
4.根据权利要求1所述的设备，其中：
所述第一可调整延迟线包含耦合到所述数据选通信号路径的靠近数据锁存器的一端的输入；且
到所述相位检测器的所述第二输入耦合到所述数据选通信号路径的靠近数据选通垫的一端。
5.根据权利要求1所述的设备，其中所述第一可调整延迟线经调节。
6.根据权利要求1所述的设备，其中在包含粗略锁定部分及静态锁定部分的初始化程序期间设置由所述第一可调整延迟线提供的所述延迟。
7.根据权利要求6所述的设备，其中所述初始化程序的所述粗略锁定部分包含测量所述数据选通信号路径的所述环路延迟的训练程序。
8.根据权利要求1所述的设备，其中所述第二可调整延迟线包括：
粗略延迟组件，其经配置以提供定义延迟下限的超前信号及定义延迟上限的滞后信号；及
精细延迟组件，其耦合到所述粗略延迟组件，并且经配置以提供针对在由所述粗略延迟组件定义的所述上及下限内的所述第二可调整延迟线的延迟。
9.根据权利要求1所述的设备，其中所述数据选通信号路径进一步包括时钟分布树。
10.一种用于在存储器装置中提供延迟的设备，其包括：
未调节延迟线，其经配置以接收数据选通信号并在存储器内部提供延迟数据选通信号；
时钟分布树，其经耦合以接收来自所述未调节延迟线的所述延迟数据选通信号，并将所述延迟数据选通分布到用于对应于所述数据选通的数据的计时的至少一个数据锁存器；
时序控制电路，其耦合到所述未调节延迟线，并且经配置以在将所述数据写入所述存储器时调整由所述未调节延迟线提供的延迟量；及
调节延迟线，其耦合到所述时序控制电路，并且经配置以提供对应于包含所述未调节延迟线及所述时钟分布树的数据选通信号路径的环路延迟的延迟；
其中所述时序控制电路经配置以响应于来自所述调节延迟线的输出来调整由所述未调节延迟线提供的所述延迟量。
11.根据权利要求10所述的设备，其中所述时序控制电路包括：
相位检测器，其经耦合以接收来自所述调节延迟线的第一输入及来自所述数据选通信号路径的第二输入，并产生指示所述第一及第二输入之间的相位差的输出信号；及
移位控制逻辑，其经耦合以接收所述相位检测器的所述输出信号并产生调整所述调节及未调节延迟线的相应移位命令。
12.根据权利要求11所述的设备，其中当数据被写入所述存储器时，所述移位控制逻辑在初始化程序期间而不是在存储器操作期间调整所述调节延迟线。
13.一种用于在存储器装置中提供延迟的方法，其包括：
通过调节延迟线产生第一数据选通输入；
通过包含未调节延迟线及时钟分布树的数据选通信号路径产生第二数据选通输入；
在相位检测器处接收所述第一及第二数据选通输入；
由所述相位检测器确定所述第一及第二数据选通输入之间的相位差；
基于由所述相位检测器确定的所述相位差来通过移位控制逻辑产生移位命令；以及
将所述移位命令提供到未调节延迟线，以便于在接收到对应于数据选通的数据时，调整所述未调节延迟线提供到所述数据选通的延迟量。
14.根据权利要求13所述的方法，其进一步包括：
通过包含粗略锁定部分及静态锁定部分的初始化程序来设置针对所述调节延迟线的延迟。
15.根据权利要求14所述的方法，其中所述初始化程序的所述粗略锁定部分包含测量所述数据选通信号路径的环路延迟的训练程序。
16.根据权利要求13所述的方法，其中将所述移位命令提供到所述延迟线包含将所述移位命令提供到粗略延迟组件及精细相位混合器中的至少一者。
17.一种用于在存储器装置中提供延迟的设备，其包括：
第一可调整延迟线，其经配置以提供对应于存储器内部的数据选通信号路径的环路延迟的延迟，其中在包含粗略锁定部分及静态锁定部分的初始化程序期间设置由所述第一可调整延迟线提供的所述延迟；
第二可调整延迟线，其包含在所述数据选通信号路径中；及
时序控制电路，其耦合到所述第一及第二可调整延迟线，并且经配置以响应于来自所述第一可调整延迟线及所述数据选通信号路径的输出来调整所述第二可调整延迟线的延迟。
18.根据权利要求17所述的设备，其中所述初始化程序的所述粗略锁定部分包含测量所述数据选通信号路径的所述环路延迟的训练程序。
19.一种用于在存储器装置中提供延迟的设备，其包括：
第一可调整延迟线，其经配置以提供对应于存储器内部的数据选通信号路径的环路延迟的延迟；
第二可调整延迟线，其包含在所述数据选通信号路径中，所述第二可调整延迟线包括：
粗略延迟组件，其经配置以提供定义延迟下限的超前信号及定义延迟上限的滞后信号；及
精细延迟组件，其耦合到所述粗略延迟组件，并且经配置以提供针对在由所述粗略延迟组件定义的所述上限及下限内的所述第二可调整延迟线的延迟；及
时序控制电路，其耦合到所述第一及第二可调整延迟线，并且经配置以响应于来自所述第一可调整延迟线及所述数据选通信号路径的输出来调整所述第二可调整延迟线的延迟。
CN201880031197.1A 2017-05-16 2018-04-18 用于在存储器装置中提供恒定dqs-dq延迟的设备及方法 Active CN110622245B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/596,988 2017-05-16
US15/596,988 US10026462B1 (en) 2017-05-16 2017-05-16 Apparatuses and methods for providing constant DQS-DQ delay in a memory device
PCT/US2018/028104 WO2018212892A1 (en) 2017-05-16 2018-04-18 Apparatuses and methods for providing constant dqs-dq delay in a memory device

Publications (2)

Publication Number Publication Date
CN110622245A CN110622245A (zh) 2019-12-27
CN110622245B true CN110622245B (zh) 2023-06-20

Family

ID=62837224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880031197.1A Active CN110622245B (zh) 2017-05-16 2018-04-18 用于在存储器装置中提供恒定dqs-dq延迟的设备及方法

Country Status (4)

Country Link
US (3) US10026462B1 (zh)
KR (1) KR102345936B1 (zh)
CN (1) CN110622245B (zh)
WO (1) WO2018212892A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026462B1 (en) * 2017-05-16 2018-07-17 Micron Technology, Inc. Apparatuses and methods for providing constant DQS-DQ delay in a memory device
KR20210082774A (ko) * 2019-12-26 2021-07-06 에스케이하이닉스 주식회사 데이터와 데이터 스트로브의 타이밍을 조절하는 반도체 장치 및 반도체 시스템
US11282566B2 (en) * 2020-01-15 2022-03-22 Micron Technology, Inc. Apparatuses and methods for delay control
KR20210140875A (ko) * 2020-05-14 2021-11-23 삼성전자주식회사 멀티 위상 클록 생성기, 그것을 포함하는 메모리 장치, 및 그것의 멀티 위상클록 생성 방법
KR20220051497A (ko) * 2020-10-19 2022-04-26 에스케이하이닉스 주식회사 지연 회로 및 이를 이용하는 지연 고정 루프 회로
US11483004B2 (en) * 2020-10-19 2022-10-25 SK Hynix Inc. Delay circuit and a delay locked loop circuit using the same
CN117153208A (zh) * 2022-05-23 2023-12-01 长鑫存储技术有限公司 一种延时调整方法、存储芯片架构和半导体存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700353A (zh) * 2004-05-17 2005-11-23 海力士半导体有限公司 具有延迟锁定回路的存储设备
CN101067965A (zh) * 2006-04-21 2007-11-07 奥特拉股份有限公司 用于数据接口的读出侧校准
CN101727412A (zh) * 2008-10-30 2010-06-09 恩益禧电子股份有限公司 存储器接口和存储器接口的操作方法
CN101763890A (zh) * 2008-11-19 2010-06-30 恩益禧电子股份有限公司 延迟调整装置、半导体器件以及延迟调整方法
CN103065677A (zh) * 2012-12-14 2013-04-24 东南大学 基于延迟单元的自校准系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020040941A (ko) * 2000-11-25 2002-05-31 윤종용 복합지연라인을 구비하는 레지스터- 제어 대칭 지연동기루프
US6895522B2 (en) * 2001-03-15 2005-05-17 Micron Technology, Inc. Method and apparatus for compensating duty cycle distortion in a data output signal from a memory device by delaying and distorting a reference clock
US6836166B2 (en) 2003-01-08 2004-12-28 Micron Technology, Inc. Method and system for delay control in synchronization circuits
DE10320792B3 (de) * 2003-04-30 2004-10-07 Infineon Technologies Ag Vorrichtung zur Synchronisation von Taktsignalen
US7280417B2 (en) * 2005-04-26 2007-10-09 Micron Technology, Inc. System and method for capturing data signals using a data strobe signal
US7379382B2 (en) * 2005-10-28 2008-05-27 Micron Technology, Inc. System and method for controlling timing of output signals
KR20090026939A (ko) * 2007-09-11 2009-03-16 삼성전자주식회사 데이터 스트로브 신호 제어 장치 및 그 제어 방법
JP2010086246A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp メモリインターフェース及びメモリインターフェースの動作方法
US7872924B2 (en) * 2008-10-28 2011-01-18 Micron Technology, Inc. Multi-phase duty-cycle corrected clock signal generator and memory having same
TWI433150B (zh) * 2009-07-27 2014-04-01 Sunplus Technology Co Ltd 應用於同步動態隨機存取記憶體介面之資料截取及時序漂移偵測的裝置及方法
JP5427564B2 (ja) 2009-11-20 2014-02-26 パナソニック株式会社 メモリインターフェース回路、及びメモリデバイスのドライブ能力調整方法
KR101138833B1 (ko) * 2010-05-27 2012-05-11 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
US8984320B2 (en) * 2011-03-29 2015-03-17 Micron Technology, Inc. Command paths, apparatuses and methods for providing a command to a data block
US8913448B2 (en) * 2012-10-25 2014-12-16 Micron Technology, Inc. Apparatuses and methods for capturing data in a memory
US10026462B1 (en) * 2017-05-16 2018-07-17 Micron Technology, Inc. Apparatuses and methods for providing constant DQS-DQ delay in a memory device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1700353A (zh) * 2004-05-17 2005-11-23 海力士半导体有限公司 具有延迟锁定回路的存储设备
CN101067965A (zh) * 2006-04-21 2007-11-07 奥特拉股份有限公司 用于数据接口的读出侧校准
CN101727412A (zh) * 2008-10-30 2010-06-09 恩益禧电子股份有限公司 存储器接口和存储器接口的操作方法
CN101763890A (zh) * 2008-11-19 2010-06-30 恩益禧电子股份有限公司 延迟调整装置、半导体器件以及延迟调整方法
CN103065677A (zh) * 2012-12-14 2013-04-24 东南大学 基于延迟单元的自校准系统

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Timing correlation between clock & data strobe with dynamic rank switching in DDR3 RDIMMs;Anil Lingambudi;《2014 Annual IEEE India Conference (INDICON)》;20150205;全文 *
基于P89C52RD2和FPGA的可调延时模块设计;聂杨等;《世界电子元器件》;20080715(第07期);全文 *
数字延迟锁定环设计技术研究;任敏华等;《计算机工程》;20070905(第17期);全文 *

Also Published As

Publication number Publication date
US10026462B1 (en) 2018-07-17
KR102345936B1 (ko) 2022-01-03
WO2018212892A1 (en) 2018-11-22
US10460777B2 (en) 2019-10-29
US20190333554A1 (en) 2019-10-31
CN110622245A (zh) 2019-12-27
US20180336940A1 (en) 2018-11-22
KR20190137947A (ko) 2019-12-11
US10755756B2 (en) 2020-08-25

Similar Documents

Publication Publication Date Title
CN110622245B (zh) 用于在存储器装置中提供恒定dqs-dq延迟的设备及方法
KR100813554B1 (ko) 데이터 출력 스트로브 신호 생성 회로 및 이를 포함하는반도체 메모리 장치
US20180241383A1 (en) Apparatuses and methods for duty cycle adjustment
US9054675B2 (en) Apparatuses and methods for adjusting a minimum forward path delay of a signal path
US7161854B2 (en) Jitter and skew suppressing delay control apparatus
US9000817B2 (en) Apparatuses and methods for altering a forward path delay of a signal path
KR101733483B1 (ko) 메모리 시스템 내에서 쓰기 레벨링을 위한 시작 값들을 조정하는 방법
US7277357B1 (en) Method and apparatus for reducing oscillation in synchronous circuits
US9536591B1 (en) Staggered DLL clocking on N-Detect QED to minimize clock command and delay path
US7764554B2 (en) I/O circuit with phase mixer for slew rate control
KR100987359B1 (ko) 데이터 입출력 회로
US7076013B2 (en) Clock synchronization device
KR100883140B1 (ko) 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법
US9419628B2 (en) Measurement initialization circuitry
US7733129B2 (en) Method and circuit for generating memory clock signal
US8049544B2 (en) Delay locked loop circuit
JP5005928B2 (ja) インタフェース回路及びそのインタフェース回路を備えた記憶制御装置
US9570135B2 (en) Apparatuses and methods to delay memory commands and clock signals
JP5056070B2 (ja) Ｄｄｒ−ｓｄｒａｍインターフェース回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant