JP2008205477A - 互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法 - Google Patents

互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法 Download PDF

Info

Publication number
JP2008205477A
JP2008205477A JP2008040505A JP2008040505A JP2008205477A JP 2008205477 A JP2008205477 A JP 2008205477A JP 2008040505 A JP2008040505 A JP 2008040505A JP 2008040505 A JP2008040505 A JP 2008040505A JP 2008205477 A JP2008205477 A JP 2008205477A
Authority
JP
Japan
Prior art keywords
cell
peripheral
region
gate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008040505A
Other languages
English (en)
Other versions
JP5539622B2 (ja
Inventor
Bong Soo Kim
奉秀 金
Hyeong-Sun Hong
亨善 洪
Soo-Ho Shin
樹浩 申
Ho-In Ryu
鎬仁 柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070017585A external-priority patent/KR100835280B1/ko
Priority claimed from KR1020070019755A external-priority patent/KR100819559B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008205477A publication Critical patent/JP2008205477A/ja
Application granted granted Critical
Publication of JP5539622B2 publication Critical patent/JP5539622B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/50—Peripheral circuit region structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法を提供する。
【解決手段】周辺活性領域、セル活性領域及び素子分離膜を有する半導体基板が備えられる。前記セル活性領域及び素子分離膜にセルゲートパターンが配置される。前記周辺活性領域上に周辺ゲートパターンが形成される。前記セルゲートパターン周辺のセル活性領域上にセル電気ノードが配置される。前記周辺ゲートパターン周辺の周辺活性領域上に周辺電気ノードが形成される。前記素子分離膜のセルゲートパターン上に接続線が配置される。前記接続線はセルと周辺ゲートパターンとの間に位置する。
【選択図】図１Ａ

Description

本発明は半導体集積回路装置及びその形成方法に関し、より詳しくは、互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法に関する。
典型的に、半導体集積回路装置は、半導体基板をセルアレイ領域と周辺回路領域とで区分し、それぞれの領域に位置したゲートパターンを有して製造される。この場合、前記半導体基板はセルアレイ領域及び周辺回路領域に活性領域及び素子分離膜を有する。前記半導体集積回路装置はデザインルールの縮小に対応してセルアレイ領域の活性領域及び素子分離膜の上面下にゲートパターン、そして、周辺回路領域の活性領域の上面上に他のゲートパターンを有する。これにより、前記セルアレイ領域のゲートパターンは半導体集積回路装置に３次元構造を有するトランジスタを提供する。前記半導体集積回路装置は、セルアレイ領域のゲートパターンを用いてデザインルール縮小以前に比べて電流駆動能力を向上させることができる。
しかしながら、前記半導体集積回路装置はデザインルールの継続的な縮小に対応して向上した電流駆動能力を有するゲートパターンを有しない場合もある。なぜなら、前記セルアレイ領域のゲートパターン及び周辺回路領域の他のゲートパターンは半導体製造工程の単純化を図るために活性領域の上面の下及び活性領域上に同時に形成されるからである。したがって、前記ゲートパターンは活性領域の上面を基準として段差を有するので、前記半導体製造工程は工程環境にしたがってセルアレイ領域のゲートパターン及び／または周辺回路領域の他のゲートパターンに工程上のアタック（Ａｔｔａｃｋ）をもたらす。前記半導体製造工程の工程上のアタックはセルアレイ領域のゲートパターン及び／または周辺回路領域の他のゲートパターンに所望してない形状を与えることもある。
前記ゲートパターンは特許文献１に内山博之（Ｈｉｒｏｙｕｋｉ Ｕｃｈｉｙａｍａ）により開示されている。特許文献１によれば、メモリセル領域及び周辺回路領域を有する半導体基板が備えられる。前記メモリセル領域及び周辺回路領域に分離トレンチが配置される。前記分離トレンチにシリコンオキサイドが埋め込まれる。前記シリコンオキサイドはメモリセル領域の活性領域及び周辺回路領域の活性領域を画定する。前記活性領域にそれぞれ位置して活性領域の上面から突出するゲート電極が形成される。前記ゲート電極は導電物質である。前記ゲート電極上にキャップ（Ｃａｐ）がそれぞれ形成される。前記キャップは絶縁物質である。前記ゲート電極周辺に位置して活性領域と接触するコンタクトプラグが形成される。前記コンタクトプラグは導電物質である。
しかしながら、前記特許文献１はデザインルールの継続的な縮小に対応して半導体装置の電流駆動能力を向上できない場合もある。なぜなら、前記メモリセル領域のゲート電極は活性領域の上面から突出するように形成されるからである。すなわち、前記メモリセル領域のゲート電極はデザインルールの継続的な縮小に対応してメモリセル領域及び周辺回路領域においてコンタクトプラグとのなす寄生静電容量が大きくなり得る。そして、前記メモリセル領域のゲート電極はデザインルールの継続的な縮小に対応して活性領域上においてコンタクトプラグと電気的に短絡する。これで、前記コンタクトプラグはメモリセル領域のゲート電極の内部抵抗を大きくして半導体装置の電流駆動能力を低下させる。
米国特許出願公開第２００６／００９７３１４号明細書
本発明が解決しようとする技術的課題は、セルアレイ領域及び周辺回路領域において活性領域の上面を基準として互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有するのに適するように半導体集積回路装置を提供することにある。
本発明が解決しようとする他の技術的課題は、連続する工程段階を介してセルアレイ領域及び周辺回路領域にそれぞれ位置するゲートパターン、そして、このパターン間に位置する接続線を有するようにする半導体集積回路装置の形成方法を提供することにある。
前記技術的課題を具現化するため、本発明は互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法を提供する。
この半導体集積回路装置のうちの一実施形態は、周辺回路領域及びセルアレイ領域を有する半導体基板を含む。前記セルアレイ領域はセル周辺領域及びセル中央領域を有する。前記セル中央領域はセル周辺領域に囲まれている。そして、前記セル周辺領域は周辺回路領域に囲まれている。前記周辺回路領域及びセル周辺領域、そして、セル中央領域に素子分離膜が配置される。前記素子分離膜はセル中央領域及びセル周辺領域のセル活性領域、そして、周辺回路領域の周辺活性領域を画定する。前記周辺回路領域の周辺活性領域上に周辺ゲートパターンが配置される。前記周辺ゲートパターンは周辺活性領域の上面から上部に向けて延長される。前記セル中央領域及びセル周辺領域のセル活性領域にセルゲートパターンがそれぞれ配置される。前記セルゲートパターンはセル活性領域からそれぞれ突出する。前記セル周辺領域のセルゲートパターン及びセル活性領域に接触する接続線が配置される。
前記半導体集積回路装置のうちの他の実施形態は周辺回路領域及びセルアレイ領域を有する半導体基板を含む。前記セルアレイ領域はセル周辺領域及びセル中央領域を有する。前記セル中央領域はセル周辺領域に囲まれている。前記セル周辺領域は周辺回路領域に囲まれている。前記周辺回路領域及びセル周辺領域、そして、セル中央領域に素子分離膜が配置される。前記素子分離膜はセル中央領域のセル活性領域及び周辺回路領域の周辺活性領域を画定する。前記周辺回路領域の周辺活性領域上に周辺ゲートパターンが配置される。前記周辺ゲートパターンは周辺活性領域の上面から上部に向けて延長される。前記セル中央領域のセル活性領域、そして、セル周辺領域の素子分離膜にセルゲートパターンがそれぞれ配置される。前記セルゲートパターンはセル活性領域及び素子分離膜からそれぞれ突出する。前記セル周辺領域のセルゲートパターン及び素子分離膜に接触する接続線が配置される。
前記半導体集積回路装置の形成方法の一実施形態は、周辺回路領域、セル周辺領域及びセル中央領域を有する半導体基板を備えることを含む。前記セル中央領域はセル周辺領域に囲まれてセル周辺領域とともにセルアレイ領域を構成する。前記セルアレイ領域は周辺回路領域に囲まれるように形成される。前記セルアレイ領域及び周辺回路領域に素子分離膜を形成する。前記素子分離膜は、周辺回路領域の周辺活性領域、そして、セル中央領域及びセル周辺領域のセル活性領域を画定するように形成される。前記セル活性領域にそれぞれ位置してセル活性領域から突出するセルゲートパターンを形成する。前記周辺活性領域上に位置して周辺活性領域の上面から上部に向けて延長される周辺ゲートパターンを形成する。前記周辺ゲートパターン及びセルゲートパターンを覆うように半導体基板上に埋め込み層間絶縁膜を形成する。前記埋め込み層間絶縁膜を貫通して周辺ゲートパターンの周辺に位置するように周辺活性領域上に周辺電気ノードを形成する。前記セル周辺領域のセルゲートパターン及びセル活性領域上に接続線を形成する。そして、前記セル中央領域のセルゲートパターン周辺に位置するようにセル活性領域上にセル電気ノードを形成する。
前記半導体集積回路装置の形成方法の他の実施形態は、周辺回路領域、セル周辺領域及びセル中央領域を有する半導体基板を備えることを含む。前記セル中央領域はセル周辺領域に囲まれてセル周辺領域とともにセルアレイ領域を構成する。そして、前記セルアレイ領域は周辺回路領域に囲まれるように形成される。前記セルアレイ領域及び周辺回路領域に素子分離膜を形成する。前記素子分離膜は、周辺回路領域の周辺活性領域、そして、セル中央領域のセル活性領域を画定するように形成される。前記セル中央領域のセル活性領域及びセル周辺領域の素子分離膜にセルゲートパターンがそれぞれ配置される。前記セルゲートパターンはセル活性領域及び素子分離膜からそれぞれ突出する。前記周辺活性領域上に周辺ゲートパターンを形成する。前記周辺ゲートパターンは周辺活性領域の上面から上部に向けて延長される。前記周辺ゲートパターン及びセルゲートパターンを覆うように半導体基板上に埋め込み層間絶縁膜を形成する。前記埋め込み層間絶縁膜を貫通して周辺ゲートパターン周辺に位置するように周辺活性領域上に周辺電気ノードを形成する。前記セル周辺領域のセルゲートパターン及び素子分離膜上に接続線を形成する。そして、前記セル中央領域のセルゲートパターン周辺に位置するようにセル活性領域上にセル電気ノードを形成する。
上述のように、本発明はセルアレイ領域及び周辺回路領域を介して互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法を提供する。これで、本発明は互いに異なる工程段階を介してセルアレイ領域及び周辺回路領域に位置するゲートパターン、そして、セルアレイ領域及び周辺回路領域間に位置する接続線を用いることにより、従来技術に比べて半導体集積回路装置の電流駆動能力を向上させることができる。
本発明の互いに段差を有するゲートパターン、そしてこのパターン間に位置する接続線を有する半導体集積回路装置を、図を参照してより詳しく説明する。
図１Ａ及び図１Ｂはそれぞれが本発明に係る半導体集積回路装置を示す配置図であり、図２Ａは図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置を示す断面図である。図２Ｂは図１Ａの切断線ＩＩ−ＩＩ’の本発明の実施形態に係る半導体集積回路装置を示す断面図である。さらに、図２Ｃは図１Ｂの切断線ＩＩ−ＩＩ’の本発明の実施形態に係る半導体集積回路装置を示す断面図である。
図１Ａ、図１Ｂ、図２Ａ、図２Ｂ及び図２Ｃを参照すると、本発明に係る半導体集積回路装置１３５は、図１Ａ及び図１Ｂのセルアレイ領域Ｃ及び周辺回路領域Ｐを有する半導体基板５を図２Ａ、図２Ｂ及び図２Ｃのように含んでいる。前記半導体基板５は導電性を有することができる。前記セルアレイ領域Ｃは半導体集積回路装置１３５のデザインルールに実質的に近接する数値からなるパターンを有することができる。前記セルアレイ領域Ｃはセル中央領域Ａ及びセル周辺領域Ｂに分けられる。前記セル周辺領域Ｂはセル中央領域Ａを囲むように形成される。前記セル周辺領域Ｂは周辺回路領域Ｐに囲まれるように形成される。前記周辺回路領域Ｐはセルアレイ領域Ｃ内のパターンのデザインルールよりも大きい数値からなるパターンを有することができる。
前記セル中央領域Ａ及びセル周辺領域Ｂ、そして周辺回路領域Ｐに素子分離膜１２が図２Ａ、図２Ｂ及び図２Ｃのように配置される。前記素子分離膜１２は少なくとも一つの絶縁膜とすることができる。本発明の一実施形態において、前記素子分離膜１２はセル中央領域Ａ及びセル周辺領域Ｂのセル活性領域１４、１６、そして周辺回路領域Ｐの周辺活性領域１８を図２Ａ及び図２Ｂのように画定することができる。前記セル中央領域Ａのセル活性領域１４は素子分離膜１２を介して半導体基板５に複数個形成することができる。前記セル周辺領域Ｂのセル活性領域１４は素子分離膜１２を介して半導体基板５に複数個形成することができる。前記セル中央領域Ａのセル活性領域１４及びセル周辺領域Ｂのセル活性領域１６が複数個である場合、前記セル中央領域Ａの選択された一つのセル活性領域１４はセル周辺領域Ｂの選択された二つのセル活性領域１６と対をなすように、図１Ａのように形成される。前記周辺活性領域１８はセル中央領域Ａの選択された一つのセル活性領域１４と対応したり、または対応しなかったりすることもある。
本発明の他の実施形態において、前記素子分離膜１２はセル中央領域Ａのセル活性領域１４及び周辺回路領域Ｐの周辺活性領域１８を図２Ａ及び図２Ｃのように画定することができる。前記素子分離膜１２は本発明の他の実施形態によると、セル周辺領域Ｂから選択された二つのセル活性領域１６を画定する図１Ｂのようには形成されてない。前記セル中央領域Ａのセル活性領域１４は、素子分離膜１２を介して半導体基板５に複数個形成することができる。前記セル中央領域Ａのセル活性領域１４が複数個の場合、前記周辺活性領域１８はセル中央領域Ａの選択された一つのセル活性領域１４と対応したり、または対応しなかったりすることもある。以下において、本発明の実施形態を簡単に説明するために前記セル中央領域の選択された一つのセル活性領域をセル中央領域Ａのセル活性領域１４と称える。そして、前記セル周辺領域の選択された二つの活性領域はセル周辺領域Ｂのセル活性領域１６という。
さらに、図１Ａ、図１Ｂ、図２Ａ、図２Ｂ及び図２Ｃを参照すると、本発明の一実施形態によって素子分離膜１２及びセル活性領域１４、１６に二つのセルゲートパターン５９が図１Ａ、図１Ｂ、図２Ａ及び図２Ｂのように配置される。前記セルゲートパターン５９のそれぞれは、順に積層されたセルゲート４８及びセルゲートキャッピングパターン５８を有するように形成される。前記セルゲート４８はセル活性領域１４、１６及び素子分離膜１２の上面の下に位置して半導体基板５に向けて延長するように形成される。前記セルゲート４８は導電膜とすることができる。前記セルゲートキャッピングパターン５８はセル活性領域１４、１６及び素子分離膜１２に位置してセル活性領域１４、１６及び素子分離膜１２から突出するように形成される。前記セルゲートキャッピングパターン５８は絶縁膜とすることができる。前記セルゲートキャッピングパターン５８は所定大きさの曲率半径Ｒを有するように形成することができる。よって、前記セルゲートパターン５９はセル中央領域Ａ及びセル周辺領域Ｂを通るように素子分離膜１２及びセル活性領域１４、１６に形成される。前記セルゲートパターン５９はセル中央領域Ａのセル活性領域１４及びセル周辺領域Ｂのセル活性領域１６にそれぞれ対応するように形成される。
本発明の他の実施形態において、前記セル中央領域Ａの素子分離膜１２及びセル活性領域１４に、二つのセルゲートパターン５９が図１Ａ、図１Ｂ、図２Ａ及び図２Ｃのように配置される。前記セルゲートパターン５９のそれぞれは、順に積層されたセルゲート４８及びセルゲートキャッピングパターン５８を有するように形成される。前記セルゲート４８はセル活性領域１４及び素子分離膜１２の上面の下に位置して半導体基板５に向けて延長するように形成される。前記セルゲートキャッピングパターン５８は、セル活性領域１４及び素子分離膜１２に位置してセル活性領域１４及び素子分離膜１２の上面から突出するように形成される。前記セルゲートキャッピングパターン５８は所定大きさの曲率半径Ｒを有するように形成することができる。よって、前記セルゲートパターン５９はセル中央領域Ａ及びセル周辺領域Ｂを通るようにセル活性領域１４及び素子分離膜１２に形成される。前記セルゲートパターン５９はセル中央領域Ａのセル活性領域１４に対応するように形成することができる。
本発明の実施形態において、前記周辺活性領域１８に周辺ゲートパターン７３が図１Ａ、図１Ｂ、図２Ｂ及び図２Ｃのように配置される。前記周辺ゲートパターン７３は順に積層された周辺ゲート下部パターン２７、周辺ゲート上部パターン６６及び周辺ゲートキャッピングパターン６８を有するように形成される。前記周辺ゲートキャッピングパターン６８は絶縁膜とすることができる。前記周辺ゲート上部パターン６６及び周辺ゲート下部パターン２７は導電膜とすることができる。前記周辺ゲートパターン７３は周辺回路領域Ｐに位置して周辺活性領域１８及び素子分離膜１２上に形成される。前記周辺ゲートパターン７３は周辺活性領域１８の上面から上部に向けて延長するように形成される。
また、図１Ａ、図１Ｂ、図２Ａ、図２Ｂ及び図２Ｃを参照すると、本発明の実施形態によってセル中央領域Ａのセルゲートパターン５９の周辺に位置するようにセル活性領域１４上にセル電気ノード１０４、１３０が図１Ａ、図１Ｂ及び図２Ａのように配置される。前記セル電気ノードのうちの一つ１０４はセルゲートパターン５９間に位置してセル活性領域１４と接触する配線構造体とすることができる。前記セル電気ノードのうちの残り１３０は配線構造体を間に置いてセル活性領域１４と接触する保存構造体とすることができる。一方、前記セル電気ノード１０４、１３０は配線構造体とすることができる。前記配線構造体はビットラインパターンとするか、またはビットラインパターン以外の回路配線とすることができる。前記配線構造体は導電膜とすることができる。前記半導体集積回路装置１３５がＤＲＡＭである場合に、前記保存構造体は順に積層されたノードプラグ１１９及びキャパシタ１２８を有するように形成される。前記キャパシタ１２８は下部電極１２２、誘電膜１２４及び上部電極１２６を有するように形成される。前記上部電極１２６、下部電極１２２及びノードプラグ１１９は導電膜とすることができる。前記半導体集積回路装置１３５がＰＲＡＭまたはＦＲＡＭである場合に、前記保存構造体は相変化物質または強誘電物質を含むように形成される。
本発明の実施形態において、前記周辺ゲートパターン７３の周辺に位置するように周辺活性領域１８上に周辺電気ノード１０８が図１Ａ、図１Ｂ、図２Ｂ及び図２Ｃのように配置される。前記周辺電気ノード１０８は配線構造体とすることができる。前記配線構造体は導電膜とすることができる。本発明の一実施形態において、前記セル周辺領域Ｂのセルゲートパターン５９及びセル活性領域１６と接触する接続線１０６が図１Ａ及び図２Ｂのように配置される。前記接続線１０６は導電膜とすることができる。前記接続線１０６のそれぞれはセルゲートキャッピングパターン５８を通ってセルゲート４８と接触するように形成される。前記接続線１０６のそれぞれはセルゲート４８上で互いに異なる幅を有するように形成される。本発明の他の実施形態において、前記セル周辺領域Ｂのセルゲートパターン５９及び素子分離膜１２と接触する接続線１０７が図１Ｂ及び図２Ｃのように配置される。前記接続線１０７のそれぞれはセルゲートキャッピングパターン５８を通ってセルゲート４８と接触するように形成される。前記接続線１０７のそれぞれはセルゲート４８上で同一幅を有し、そしてセルゲート４８を囲んでセルゲート４８から半導体基板５に向けて延長されるように形成される。
さらに図１Ａ、図１Ｂ、図２Ａ、図２Ｂ及び図２Ｃを参照すると、本発明の一実施形態において、セルゲートパターン５９と重畳するようにセル中央領域Ａ及びセル周辺領域Ｂのセル活性領域１４、１６にセル不純物拡散領域８２が図２Ａ及び図２Ｂのように配置される。前記セル中央領域Ａのセル不純物拡散領域８２はセル活性領域１４を介してセル電気ノード１０４、１３０にそれぞれ接触される。前記セル周辺領域Ｂのセル不純物拡散領域８２はセル活性領域１６を介して接続線１０６に接触される。本発明の他の実施形態において、前記セルゲートパターン５９と重畳するようにセル中央領域Ａのセル活性領域１４にセル不純物拡散領域８２が図２Ａ及び図２Ｃのように配置される。前記セル不純物拡散領域８２は半導体基板５と異なる導電性を有するように形成される。前記セル中央領域Ａのセル不純物拡散領域８２はセル活性領域１４を介してセル電気ノード１０４、１３０にそれぞれ接触される。本発明の実施形態において、周辺ゲートパターン７３と重畳するように周辺活性領域１８にそれぞれ配置される周辺不純物拡散領域８９が図２Ｂ及び図２Ｃのように配置される。前記周辺不純物拡散領域８９は周辺低濃度不純物拡散領域８４及び周辺高濃度不純物拡散領域８６を有し、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造で形成することができる。前記周辺不純物拡散領域８９は周辺低濃度不純物拡散領域８４または周辺高濃度不純物拡散領域８６を有して形成される。前記周辺不純物拡散領域８９は周辺活性領域１８を介して周辺電気ノード１０８にそれぞれ接触される。
本発明の実施形態において、前記セル中央領域Ａ、セル周辺領域Ｂ及び周辺回路領域Ｐを覆うように順に積層されたエッチング阻止膜９４、埋め込み層間絶縁膜９８及び平坦化層間絶縁膜１１３が半導体基板５上に図２Ａ、図２Ｂ及び図２Ｃのように配置される。前記エッチング阻止膜９４、埋め込み層間絶縁膜９８及び平坦化層間絶縁膜１１３は絶縁膜とすることができる。前記平坦化層間絶縁膜１１３、埋め込み層間絶縁膜９８及びエッチング阻止膜９４はセル電気ノードのうちの一つ１０４及び接続線１０６及び／または１０７、そして周辺電気ノード１０８を覆ってセル電気ノードのうちの残り１３０を囲むように形成することができる。前記セル電気ノード１０４、１３０及び周辺電気ノード１０８を囲むようにセル活性領域１４及び／または１６及び周辺活性領域１８上にパッド上部膜２３が図２Ａ、図２Ｂ及び図２Ｃのように配置される。前記パッド上部膜２３と接触してセルゲートパターン５９をそれぞれ囲むパッド下部膜３８が配置される。前記パッド下部膜３８及びパッド上部膜２３は絶縁膜とすることができる。
次に、本発明の互いに段差を有するゲートパターン、そしてこのパターン間に位置する接続線を有する半導体集積回路装置の形成方法は図を参照して説明する。
図３Ａ、図４Ａ、図５Ａ、図６Ａ、図７Ａ、図８Ａ、図９Ａ及び図１０Ａは、それぞれが図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図であり、そして、図３Ｂ、図４Ｂ、図５Ｂ、図６Ｂ、図７Ｂ、図８Ｂ、図９Ｂ及び図１０Ｂは、それぞれが図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。また、図３Ｃ、図４Ｃ、図５Ｃ、図６Ｃ、図７Ｃ、図８Ｃ、図９Ｃ及び図１０Ｃは、それぞれが図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。
図１Ａ、図１Ｂ、図３Ａ、図３Ｂ及び図３Ｃを参照すると、本発明の実施形態において、セル中央領域Ａ及びセル周辺領域Ｂ、そして周辺回路領域Ｐを有する半導体基板５を備える。前記半導体基板５は導電性を有することができる。前記周辺回路領域Ｐはセル周辺領域Ｂを囲むように形成される。前記セル周辺領域Ｂはセル中央領域Ａを囲むように形成される。前記セル中央領域Ａ及びセル周辺領域Ｂはセルアレイ領域Ｃを構成する。前記半導体基板５に素子分離膜１２を図３Ａ、図３Ｂ及び図３Ｃのように形成する。前記素子分離膜１２はシリコン格子内に金属原子及び／または非金属原子を介在させた絶縁物質を用いて形成される。前記素子分離膜１２は少なくとも一つの絶縁膜とすることができる。前記素子分離膜１２はセル中央領域Ａのセル活性領域１４及び周辺回路領域Ｐの周辺活性領域１８を画定するように形成される。
本発明の一実施形態において、前記素子分離膜１２はセル中央領域Ａのセル活性領域１４及び周辺回路領域Ｐの周辺活性領域１８とともに、セル周辺領域Ｂのセル活性領域１６を画定する図１Ａ、図３Ａ及び図３Ｂのように形成される。そして、前記セル活性領域１４、１６及び周辺活性領域１８上にパッド上部膜２３を形成する。本発明の他の実施形態において、前記素子分離膜１２はセル中央領域Ａのセル活性領域１４及び周辺回路領域Ｐの周辺活性領域１８を画定する一方で、図１Ｂ、図３Ａ及び図３Ｃに示されるように、セル周辺領域Ｂのセル活性領域１６は画定されない。したがって、前記素子分離膜１２はセル周辺領域Ｂの全体にかけて形成される。そして、前記セル活性領域１４及び周辺活性領域１８上にパッド上部膜２３を形成する。本発明の実施形態によると、前記パッド上部膜２３はシリコン格子内に金属原子及び／または非金属原子を介在させた絶縁物質を用いて形成することができる。
図１Ａ、図１Ｂ、図４Ａ、図４Ｂ及び図４Ｃを参照すると、本発明の実施形態において、パッド上部膜２３上に周辺ゲート下部膜２６及び犠牲膜２９を図４Ａ、図４Ｂ及び図４Ｃのように順に形成する。前記犠牲膜２９は絶縁物質を用いて形成される。前記犠牲膜２９はシリコンナイトライド膜とすることができる。前記周辺ゲート下部膜２６は導電物質を用いて形成することができる。前記周辺ゲート下部膜２６はドーピングされたポリシリコン膜とすることができる。前記犠牲膜２９上にフォトレジスト膜を形成する。前記フォトレジスト膜は当業者によく知られている半導体フォト工程を用いて形成される。本発明の一実施形態によると、前記フォトレジスト膜はセル中央領域Ａ及びセル周辺領域Ｂのセル活性領域１４、１６にそれぞれ重畳し、そして犠牲膜２９を露出させる開口部を有するように形成される。前記フォトレジスト膜をエッチングマスクとして用いて犠牲膜２９及び周辺ゲート下部膜２６を順に通るようにセル中央領域Ａ及びセル周辺領域Ｂのセル活性領域１４、１６を部分的にエッチングしてチャネルトレンチ３４を図４Ａ及び図４Ｂのように形成する。
本発明の他の実施形態によれば、前記フォトレジスト膜はセル中央領域Ａのセル活性領域１４及びセル周辺領域Ｂの素子分離膜１２にそれぞれ重畳し、そして犠牲膜２９を露出させる開口部を有するように形成される。前記フォトレジスト膜をエッチングマスクとして用いて犠牲膜２９及び周辺ゲート下部膜２６を順に通るようにセル中央領域Ａのセル活性領域１４及びセル周辺領域Ｂの素子分離膜１２を部分的にエッチングしてチャネルトレンチ３４を図４Ａ及び図４Ｃのように形成する。本発明の実施形態において、前記チャネルトレンチ３４が形成した後に、前記フォトレジスト膜を半導体基板５から除去する。
図１Ａ、図１Ｂ、図５Ａ、図５Ｂ及び図５Ｃを参照すると、本発明の一実施形態において、セル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４にパッド下部膜３８を図５Ａ及び図５Ｂのようにそれぞれ形成する。前記パッド下部膜３８はセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４の側壁をそれぞれ覆ってパッド上部膜２３と接触するように形成される。前記セル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４を埋め込むように犠牲膜２９上にセルゲート膜４４を形成する。
本発明の他の実施形態において、セル中央領域Ａのチャネルトレンチ３４にパッド下部膜３８を図５Ａ及び図５Ｃのように形成する。前記パッド下部膜３８はセル中央領域Ａのチャネルトレンチ３４の側壁を覆ってパッド上部膜２３と接触するように形成される。前記セル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４を埋め込むように犠牲膜２９上にセルゲート膜４４を形成する。本発明の実施形態によれば、前記パッド下部膜３８はシリコン格子内に金属原子及び／または非金属原子を介在させた絶縁物質を用いて形成される。前記セルゲート膜４４は導電物質を用いて形成することができる。前記セルゲート膜４４は金属膜またはドーピングされたポリシリコン膜とすることができる。
図１Ａ、図１Ｂ、図６Ａ、図６Ｂ及び図６Ｃを参照すると、本発明の一実施形態において、犠牲膜２９及び周辺ゲート下部膜２６、そしてパッド下部膜３８を露出させるようにセルゲート膜４４を部分的にエッチングしてセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４にセルゲート４８を図６Ａ及び図６Ｂのようにそれぞれ形成する。前記セルゲート４８はセル中央領域Ａ及びセル周辺領域Ｂの素子分離膜１２及びセル活性領域１４、１６の上面の下に位置するように形成される。前記セルゲート４８上に位置してセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４を埋め込むように犠牲膜２９上にセルゲートキャッピング膜５４を形成する。
本発明の他の実施形態において犠牲膜２９及び周辺ゲート下部膜２６、そしてパッド下部膜３８を露出するようにセルゲート膜４４を部分的にエッチングしてセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４にセルゲート４８を図６Ａ及び図６Ｃのようにそれぞれ形成する。前記セルゲート４８はセル中央領域Ａのセル活性領域１４及びセル周辺領域Ｂの素子分離膜１２の上面の下に位置するように形成される。前記セルゲート４８上に位置してセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４を埋め込むように犠牲膜２９上にセルゲートキャッピング膜５４を形成する。本発明の実施形態によれば、前記セルゲートキャッピング膜５４は絶縁物質を用いて形成することができる。前記セルゲートキャッピング膜５４はシリコンナイトライド膜とすることができる。
図１Ａ、図１Ｂ、図７Ａ、図７Ｂ及び図７Ｃを参照すると、本発明の一実施形態において周辺ゲート下部膜２６を露出するようにセルゲートキャッピング膜５４及び犠牲膜２９を順にエッチングしてセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４にセルゲートキャッピングパターン５８を図７Ａ及び図７Ｂのようにそれぞれ形成する。前記セルゲートキャッピングパターン５８はセルゲート４８とそれぞれ接触してセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４を埋め込み、そして素子分離膜１２及びセル活性領域１４、１６から突出するように形成される。前記セルゲートキャッピングパターン５８の上面は周辺ゲート下部膜２６の上面と実質的に同一レベルに位置するように形成される。前記セルゲートキャッピングパターン５８はセルゲート４８とともにセルゲートパターン５９を構成する。これによって、前記セルゲートパターン５９はセル中央領域Ａ及びセル周辺領域Ｂのセル活性領域１４、１６及び素子分離膜１２を通ってセル活性領域１４、１６及び素子分離膜１２から突出するように形成される。
本発明の他の実施形態において周辺ゲート下部膜２６を露出するようにセルゲートキャッピング膜５４及び犠牲膜２９を順にエッチングしてセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４にセルゲートキャッピングパターン５８を図７Ａ及び図７Ｃのようにそれぞれ形成する。前記セルゲートキャッピングパターン５８はセルゲート４８とそれぞれ接触してセル中央領域Ａ及びセル周辺領域Ｂのチャネルトレンチ３４を埋め込み、そしてセル活性領域１４及び素子分離膜１２から突出するように形成される。前記セルゲートキャッピングパターン５８の上面は周辺ゲート下部膜２６の上面と実質的に同一レベルに位置するように形成される。前記セルゲートキャッピングパターン５８はセルゲート４８とともにセルゲートパターン５９を構成する。これによって、前記セルゲートパターン５９はセル中央領域Ａのセル活性領域１４及びセル周辺領域Ｂの素子分離膜１２を通ってセル活性領域１４及び素子分離膜１２から突出するように形成される。
本発明の実施形態において周辺ゲート下部膜２６上に周辺ゲート上部膜６２及び周辺ゲートキャッピング膜６４を図１Ａ、図１Ｂ、図７Ａ、図７Ｂ及び図７Ｃのように順に形成する。前記周辺ゲートキャッピング膜６４は絶縁物質を用いて形成することができる。前記周辺ゲートキャッピング膜６４はシリコンナイトライド膜とすることができる。前記周辺ゲート上部膜６２は導電物質を用いて形成することができる。前記周辺ゲート上部膜６２は金属シリサイド膜とすることができる。
図１Ａ、図１Ｂ、図８Ａ、図８Ｂ及び図８Ｃを参照すると、本発明の実施形態において周辺ゲートキャッピング膜６４上にフォトレジストパターンを形成する。前記フォトレジストパターンは当業者によく知られている半導体フォト工程を用いて形成することができる。前記フォトレジストパターンは周辺活性領域１８と対応し、そして周辺ゲートキャッピング膜６４を露出するように形成される。本発明の一実施形態によれば、前記フォトレジストパターンをエッチングマスクとして、そしてセル活性領域１４、１６、周辺活性領域１８、素子分離膜１２及びセルゲートキャッピングパターン５８をエッチング保護膜として用いて周辺ゲートキャッピング膜６４、周辺ゲート上部膜６２及び周辺ゲート下部膜２６を順にエッチングして図１Ａ、図８Ａ、図８Ｂのように周辺ゲートパターン７３を形成する。本発明の他の実施形態によれば、前記フォトレジストパターンをエッチングマスクとして、そしてセル活性領域１４、周辺活性領域１８、素子分離膜１２及びセルゲートキャッピングパターン５８をエッチング保護膜として用いて周辺ゲートキャッピング膜６４、周辺ゲート上部膜６２及び周辺ゲート下部膜２６を順にエッチングして図１Ｂ、図８Ａ及び図８Ｃのように周辺ゲートパターン７３を形成する。 本発明の実施形態において、前記ゲートパターン７３が形成した後に、前記フォトレジストパターンを半導体基板５から除去する。
本発明の実施形態によれば、前記周辺ゲートパターン７３が形成された後に、前記ゲートキャッピングパターン５８は所定の大きさの曲率半径Ｒを有して図８Ａ、図８Ｂ及び図８Ｃのように形成される。なぜなら、前記ゲートキャッピングパターン５８は周辺ゲートパターン７３が形成されるうちにエッチング損傷を受けるからである。前記周辺ゲートパターン７３は順に積層された周辺ゲート下部パターン２７、周辺ゲート上部パターン６６及び周辺ゲートキャッピングパターン６８を有するように形成される。前記周辺ゲートパターン７３は周辺活性領域１８上に位置して周辺活性領域１８の上面から上部に向けて延長されるように形成される。本発明の一実施形態においてセルゲートパターン５９及び周辺ゲートパターン７３をマスクとして用いてセル中央領域Ａ及びセル周辺領域Ｂの活性領域１４、１６にセル不純物拡散領域８２、そして周辺回路領域Ｐの周辺活性領域１８に周辺低濃度不純物拡散領域８４を形成する。前記周辺低濃度不純物拡散領域８４は周辺ゲートパターン７３と重畳するように形成することができる。前記セル不純物拡散領域８２はセル中央領域Ａ及びセル周辺領域Ｂのセルゲートパターン５９と重畳するように形成することができる。
本発明の他の実施形態においてセルゲートパターン５９及び周辺ゲートパターン７３をマスクとして用いてセル中央領域Ａの活性領域１４にセル不純物拡散領域８２、そして周辺回路領域Ｐの周辺活性領域１８に周辺低濃度不純物拡散領域８４を形成する。前記周辺低濃度不純物拡散領域８４は周辺ゲートパターン７３と重畳するように形成することができる。前記セル不純物拡散領域８２はセル中央領域Ａのセルゲートパターン５９と重畳するように形成することができる。本発明の実施形態において、前記周辺低濃度不純物拡散領域８４は半導体基板５と同一導電性を有するか、または他の導電性を有するように形成することができる。前記セル不純物拡散領域８２は半導体基板５と異なる導電性を有するように形成される。続いて、前記周辺ゲートパターン７３及びセルゲートパターン５９を覆うように半導体基板５上にスペーサ膜７６を形成する。前記スペーサ膜７６は絶縁物質を用いて形成することができる。前記スペーサ膜７６はシリコンナイトライド膜とすることができる。
図１Ａ、図１Ｂ、図９Ａ、図９Ｂ及び図９Ｃを参照すると、本発明の実施形態においてスペーサ膜７６を全面的にエッチングして周辺ゲートパターン７３の側壁に周辺ゲートスペーサ７９を図９Ａ、図９Ｂ及び図９Ｃのように形成する。前記周辺ゲートスペーサ７９が形成された後、前記セル中央領域Ａ及びセル周辺領域Ｂには、セルゲートパターン５９周辺にスペーサ膜７６の残留物が残らない。なぜなら、前記セルゲートパターン５９は所定大きさの曲率半径Ｒを有するセルゲートキャッピングパターン５８を有しているからである。よって、本発明の実施形態はセルゲートキャッピングパターン５８を介して後続半導体製造工程の環境を安定させる。続いて、前記周辺ゲートパターン７３及び周辺ゲートスペーサ７９をマスクとして用いて周辺活性領域１８に周辺高濃度不純物拡散領域８６を形成する。前記周辺高濃度不純物拡散領域８６は周辺低濃度不純物拡散領域８４と重畳してＬＤＤ構造を有する周辺不純物拡散領域８９を構成する。前記周辺不純物拡散領域８９は周辺低濃度不純物拡散領域８４または高濃度不純物拡散領域８６を有して形成される。
本発明の実施形態において、セルゲートパターン５９及び周辺ゲートパターン７３を覆うようにエッチング阻止膜９４及び埋め込み層間絶縁膜９８を図９Ａ、図９Ｂ及び図９Ｃのように順に形成する。前記エッチング阻止膜９４は絶縁物質を用いて形成することができる。前記エッチング阻止膜９４はシリコンナイトライド膜とすることができる。前記埋め込み層間絶縁膜９８はシリコン格子内に金属原子及び／または非金属原子を介在させた絶縁物質を用いて形成することができる。前記埋め込み層間絶縁膜９８は少なくとも一つの絶縁膜とすることができる。本発明の一実施形態によれば、前記埋め込み層間絶縁膜９８上にフォトレジスト膜を形成する。前記フォトレジスト膜は当業者によく知られている半導体フォト工程を用いて形成することができる。前記フォトレジスト膜はセル中央領域Ａのセル活性領域１４、セル周辺領域Ｂのセルゲートパターン５９及び周辺回路領域Ｐの周辺活性領域１８に重畳し、そして埋め込み層間絶縁膜９８を露出する開口部を有するように形成される。
また図１Ａ、図１Ｂ、図９Ａ、図９Ｂ及び図９Ｃを参照すると、本発明の一実施形態においてフォトレジスト膜をエッチングマスクとして、そしてセル活性領域１４、１６、周辺活性領域１８及びセルゲートパターン５９をエッチング保護膜として用いて埋め込み層間絶縁膜９８、エッチング阻止膜９４、セルゲートキャッピングパターン５８及びパッド上部膜２３をエッチングして接続ホール１０２を図９Ａ及び図９Ｂのように形成する。前記接続ホール１０２はセル活性領域１４、１６及び周辺活性領域１８、そしてセル周辺領域Ｂのセルゲートパターン５９を露出するように形成することができる。さらに詳しく説明すると、前記接続ホール１０２のうちの一つはセル周辺領域Ｂに位置してセルゲートパターン５９及びセルゲートパターン５９周辺のセル活性領域１４を露出するように形成することができる。前記接続ホール１０２を形成した後に、前記フォトレジスト膜を半導体基板５から除去する。前記接続ホール１０２を埋め込むように埋め込み層間絶縁膜９８上に導電膜（図示せず）を形成する。前記導電膜は順に積層された金属ナイトライド及び金属を用いて形成することができる。前記導電膜上にフォトレジストパターンを形成する。前記フォトレジストパターンは当業者によく知られている半導体フォト工程を用いて形成することができる。前記フォトレジストパターンは接続ホール１０２と重畳し、そして導電膜を露出するように形成することができる。
本発明の一実施形態において、フォトレジストパターンをエッチングマスクとして、そして埋め込み層間絶縁膜９８をエッチング保護膜として用いて埋め込み層間絶縁膜９８を露出するように導電膜をエッチングしてセル中央領域Ａにセル電気ノード１０４、セル周辺領域Ｂに接続線１０６、周辺回路領域Ｐに周辺電気ノード１０８を図９Ａ及び図９Ｂのように形成する。前記周辺電気ノード１０８は周辺ゲートパターン７３周辺に位置して周辺活性領域１８を介して周辺不純物拡散領域８９とそれぞれ接触するように図１Ａ及び９Ｂのように形成される。前記接続線１０６はセル周辺領域Ｂのセルゲート４８上にそれぞれ位置してセル活性領域１６を介してセル不純物拡散領域８２と接触して図１Ａ及び図９Ｂのように形成される。前記接続線１０６はセル周辺領域Ｂのセル不純物拡散領域８２を用いてセルゲートパターン５９の内部抵抗を調節することができる。なぜなら、前記セルゲートパターン５９においては、セル周辺領域Ｂでセル不純物拡散領域８２の拡散程度によって半導体基板５となす寄生静電容量を、セル不純物拡散領域８２が存在しない場合と比べて少なめに有することができるからである。前記 電気ノード１０４，接続線１０６及び周辺電気ノード１０８が形成した後に、前記フォトレジストパターンを半導体基板５から除去する。
本発明の一実施形態によれば、前記セル不純物拡散領域８２はセル周辺領域Ｂにおいて、接続線１０６、セルゲートパターン５９及び半導体基板５が互いに接触することを防止する。よって、前記セル不純物拡散領域８２は、接続線１０６に対する工程自由度を増加させる。前記接続線１０６はセルアレイ領域Ｃと周辺回路領域Ｐとの間でセルゲートパターン５９及び周辺ゲートパターン７３周辺の周辺活性領域１８を電気的に接続させる役割をする。前記セル電気ノード１０４はセル中央領域Ａのセルゲートパターン５９間に位置してセル活性領域１４を介してセル不純物拡散領域８２のうちの一つと接触して図１Ａ及び図９Ａのように形成される。
さらに図１Ａ、図１Ｂ、図９Ａ、図９Ｂ及び図９Ｃを参照すると、本発明の他の実施形態において、埋め込み層間絶縁膜９８上にフォトレジスト膜を形成する。前記フォトレジスト膜は当業者によく知られている半導体フォト工程を用いて形成することができる。前記フォトレジスト膜はセル中央領域Ａのセル活性領域１４、セル周辺領域Ｂのセルゲートパターン５９及び周辺回路領域Ｐの周辺活性領域１８と重畳し、そして埋め込み層間絶縁膜９８を露出する開口部を有するように形成される。前記フォトレジスト膜をエッチングマスクとして、そしてセル活性領域１４、周辺活性領域１８及びセルゲートパターン５９をエッチング保護膜として用いて埋め込み層間絶縁膜９８、エッチング阻止膜９４及びセルゲートキャッピングパターン５８、パッド上部膜２３及び素子分離膜１２をエッチングして接続ホール１０２を図１Ｂ、図９Ａ及び図９Ｃのように形成する。前記接続ホール１０２はセル活性領域１４及び周辺活性領域１８、そしてセル周辺領域Ｂのセルゲートパターン５９を露出するように形成することができる。さらに詳しく説明すると、前記接続ホール１０２のうちの一つはセル周辺領域Ｂに位置してセルゲート４８及びセルゲート４８周辺の素子分離膜１２を露出し、そしてセルゲート４８から半導体基板５に向けて延長するように形成される。前記接続ホール１０２が形成した後に、前記フォトレジスト膜を半導体基板５から除去する。
本発明の他の実施形態において、接続ホール１０２を埋め込むように埋め込み層間絶縁膜９８上に導電膜（図示せず）を形成する。前記導電膜は順に積層された金属ナイトライド及び金属を用いて形成することができる。前記導電膜上にフォトレジストパターンを形成する。前記フォトレジストパターンは当業者によく知られている半導体フォト工程を用いて形成することができる。前記フォトレジストパターンは接続ホール１０２と重畳し、そして導電膜を露出するように形成される。前記フォトレジストパターンをエッチングマスクとして、そして埋め込み層間絶縁膜９８をエッチング保護膜として用いて埋め込み層間絶縁膜９８を露出するように導電膜をエッチングしてセル中央領域Ａにセル電気ノード１０４、セル周辺領域Ｂに接続線１０７、周辺回路領域Ｐに周辺電気ノード１０８を図１Ｂ、図９Ａ及び図９Ｃのように形成する。
前記セル電気ノード１０４， 接続線１０７及び周辺電気ノード１０８が形成した後に、前記フォトレジストパターンを半導体基板５から除去する。
本発明の他の実施形態によれば、前記周辺電気ノード１０８は周辺ゲートパターン７３周辺に位置して周辺活性領域１８を介して周辺不純物拡散領域８９とそれぞれ接触して図１Ｂ及び図９Ｃのように形成される。前記接続線１０７はセル周辺領域Ｂのセルゲート４８上にそれぞれ位置して素子分離膜１２と接触するように図１Ｂ及び図９Ｃのように形成することができる。前記接続線１０７はセルゲート４８をそれぞれ囲んでセルゲート４８から半導体基板５に向けて突出するように形成される。前記接続線１０７は素子分離膜１２を介してセルゲート４８と接触面積を広げてセルゲート４８となす接触抵抗を減少させる構造を提供する。前記接続線１０７はセルアレイ領域Ｃと周辺回路領域Ｐとの間でセルゲートパターン５９及び周辺ゲートパターン７３周辺の周辺活性領域１８を電気的に接続させる役割をする。前記セル電気ノード１０４は、セル中央領域Ａのセルゲートパターン５９間に位置してセル活性領域１４を介してセル不純物拡散領域８２のうちの一つと接触して図１Ｂ及び図９Ａのように形成することができる。本発明の実施形態によれば、前記セル電気ノード１０４及び周辺電気ノード１０８は配線構造体とすることができる。
図１Ａ、図１Ｂ、図１０Ａ、図１０Ｂ及び図１０Ｃを参照すると、本発明の実施形態において、セル及び周辺電気ノード１０４、１０８、そして接続線１０６または１０７を覆うように埋め込み層間絶縁膜９８上に、平坦化層間絶縁膜１１３を図１０Ａ、図１０Ｂ及び図１０Ｃのように形成する。前記平坦化層間絶縁膜１１３はシリコンオキサイド格子内の金属原子及び／または非金属原子を介在させた絶縁物質を用いて形成される。前記平坦化絶縁膜１１３は少なくとも一つの絶縁膜とすることができる。前記平坦化層間絶縁膜１１３上にフォトレジスト膜を形成する。前記フォトレジスト膜はセル中央領域Ａのセル電気ノード１０４の反対側にそれぞれ位置し、そしてセルゲートパターン５９周辺のセル活性領域１４と重畳して平坦化層間絶縁膜１１３を露出する開口部を有するように形成される。前記フォトレジスト膜をエッチングマスクとして用いて平坦化層間絶縁膜１１３、埋め込み層間絶縁膜９８、エッチング阻止膜９４及びパッド上部膜２３を順にエッチングして他の接続ホール１１６を図１Ａ及び図１０Ａのように形成する。前記他の接続ホール１１６はセルゲートパターン５９周辺でセル電気ノード１０４の反対側に位置するセル活性領域１４を露出するように形成することができる。前記他の接続ホール１１６が形成した後に、前記フォトレジスト膜を半導体基板５から除去する。
本発明の実施形態によって、他の接続ホール１１６をそれぞれ埋め込む他のセル電気ノード１１９を図１Ａ及び図１０Ａのように形成する。前記他のセル電気ノード１３０はセル電気ノード１０４を間に置いてセル活性領域１４を介してセル不純物拡散領域８２のうちの残りと接触する保存構造体とすることができる。前記他のセル電気ノード１３０は配線構造体とすることができる。前記配線構造体はビットラインパターンやビットラインパターン以外の回路配線とすることができる。前記配線構造体は導電膜とすることができる。前記半導体集積回路装置がＤＲＡＭである場合、前記保存構造体は順に積層されたノードプラグ１１９及びキャパシタ１２８を有して図１０Ａのように形成される。前記キャパシタ１２８は、下部電極１２２、誘電膜１２４及び上部電極１２６を有するように形成される。前記上部電極１２６、下部電極１２２及びノードプラグ１１９は導電膜とすることができる。前記半導体集積回路装置がＰＲＡＭまたはＦＲＡＭである場合、前記保存構造体は相変化物質または強誘電物質を含むように形成することができる。本発明の実施形態によれば、前記セル電気ノード１０４、１３０は、接続線１０６または１０７、セルゲートパターン５９及び周辺ゲートパターン７３とともに半導体集積回路装置１３５を形成する。
本発明に係る半導体集積回路装置を示す配置図である。 本発明に係る半導体集積回路装置を示す配置図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置を示す断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の実施形態に係る半導体集積回路装置を示す断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の実施形態に係る半導体集積回路装置を示す断面図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線Ｉ−Ｉ’の本発明の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ａの切断線ＩＩ−ＩＩ’の本発明の一実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。 図１Ｂの切断線ＩＩ−ＩＩ’の本発明の他の実施形態に係る半導体集積回路装置の形成方法を説明する断面図である。
符号の説明
５ 半導体基板
１２ 素子分離膜
１４、１６ セル活性領域
１８ 周辺活性領域
４８ セルゲート
５８ セルゲートキャッピングパターン
５９ セルゲートパターン
６６ 周辺ゲート上部パターン
６８ 周辺ゲートキャッピングパターン
７３ 周辺ゲートパターン
８２ セル不純物拡散領域
９８ 埋め込み層間絶縁膜
１０２、１１６ 接続ホール
１０６ 接続線
１０８ 周辺電気ノード
１２２ 下部電極
１３５ 半導体集積回路装置
Ａ セル中央領域
Ｂ セル周辺領域
Ｃ セルアレイ領域
Ｐ 周辺回路領域

Claims (36)

  1. 周辺回路領域及びセルアレイ領域を有し、前記セルアレイ領域をセル周辺領域及びセル中央領域に分けて、前記セル中央領域が前記セル周辺領域に、そして前記セル周辺領域が前記周辺回路領域に順に囲まれた半導体基板と、
    前記周辺回路領域及び前記セル周辺領域、そして前記セル中央領域に配置され、前記セル中央領域及び前記セル周辺領域のセル活性領域、そして前記周辺回路領域の周辺活性領域を画定する素子分離膜と、
    前記周辺回路領域の前記周辺活性領域上に位置して前記周辺活性領域の上面から上部に向けて延長する周辺ゲートパターンと、
    前記セル中央領域及び前記セル周辺領域の前記セル活性領域にそれぞれ位置して前記セル活性領域から突出するセルゲートパターンと、
    前記セル周辺領域の前記セルゲートパターン及び前記セル活性領域と接触する接続線と、
    を含むことを特徴とする半導体集積回路装置。
  2. 前記セルゲートパターンのそれぞれは順に積層されたセルゲート及びセルゲートキャッピングパターンを含み、
    前記セルゲートパターンは前記素子分離膜を介して互いに接触し、そして前記接続線は前記セルゲートキャッピングパターンを通って前記セルゲート及び前記セル活性領域と接触するように形成されることを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記接続線は、前記セルゲート上で互いに異なる幅を有することを特徴とする請求項２に記載の半導体集積回路装置。
  4. 前記セルゲートキャッピングパターンは、所定の大きさの曲率半径を有することを特徴とする請求項３に記載の半導体集積回路装置。
  5. 前記セルゲートパターンに重畳するように前記セル活性領域に配置されたセル不純物拡散領域、及び、前記周辺ゲートパターンに重畳するように前記周辺活性領域に配置された周辺不純物拡散領域と、
    前記周辺ゲートパターン周辺に位置するように前記周辺活性領域上に配置された周辺電気ノード、及び、前記セル中央領域の前記セルゲートパターン周辺に位置するように前記セル活性領域上に配置されたセル電気ノードと、をさらに含み、
    前記セル電気ノードは前記セル中央領域の前記セル不純物拡散領域にそれぞれ接触し、前記接続線は前記セル周辺領域の前記セル不純物拡散領域に接触し、前記周辺電気ノードは前記周辺不純物拡散領域にそれぞれ接触し、前記セル電気ノード及び前記周辺電気ノードは配線構造体であり、そして前記周辺ゲートパターンは順に積層された周辺ゲート及び周辺ゲートキャッピングパターンを有するように形成されているることを特徴とする請求項４に記載の半導体集積回路装置。
  6. 前記セル電気ノードは保存構造体をさらに含むことを特徴とする請求項５に記載の半導体集積回路装置。
  7. 周辺回路領域及びセルアレイ領域を有し、前記セルアレイ領域をセル周辺領域及びセル中央領域に分けて、前記セル中央領域が前記セル周辺領域に、そして前記セル周辺領域が前記周辺回路領域に順に囲まれた半導体基板と、
    前記周辺回路領域及び前記セル周辺領域、そして前記セル中央領域に配置され、前記セル中央領域のセル活性領域及び前記周辺回路領域の周辺活性領域を画定する素子分離膜と、
    前記周辺回路領域の前記周辺活性領域上に位置して前記周辺活性領域の上面から上部に向けて延長される周辺ゲートパターンと、
    前記セル中央領域の前記セル活性領域、そして前記セル周辺領域の前記素子分離膜にそれぞれ位置して前記セル活性領域及び前記素子分離膜から突出するセルゲートパターンと、
    前記セル周辺領域の前記セルゲートパターン及び前記素子分離膜と接触する接続線と、
    を含むことを特徴とする半導体集積回路装置。
  8. 前記セルゲートパターンのそれぞれは順に積層されたセルゲート及びセルゲートキャッピングパターンを含み、
    前記セルゲートパターンは前記素子分離膜を介して互いに接触し、そして前記接続線は前記セルゲートキャッピングパターンを通って前記セルゲート及び前記素子分離膜と接触するように形成されることを特徴とする請求項７に記載の半導体集積回路装置。
  9. 前記接続線は、前記セルゲート上で同一幅を有し、そして前記セルゲートを囲むように前記セルゲートから前記半導体基板に向けて延長されることを特徴とする請求項８に記載の半導体集積回路装置。
  10. 前記セルゲートキャッピングパターンは所定の大きさの曲率半径を有することを特徴とする請求項９に記載の半導体集積回路装置。
  11. 前記セル中央領域の前記セルゲートパターンに重畳するように前記セル活性領域に配置されたセル不純物拡散領域、及び、前記周辺ゲートパターンに重畳するように前記周辺活性領域に配置された周辺不純物拡散領域と、
    前記周辺ゲートパターン周辺に位置するように前記周辺活性領域上に配置された周辺電気ノード、及び、前記セル中央領域の前記セルゲートパターン周辺に位置するように前記セル活性領域上に配置されたセル電気ノードと、をさらに含み、
    前記セル電気ノードは前記セル不純物拡散領域にそれぞれ接触し、前記周辺電気ノードは前記周辺不純物拡散領域にそれぞれ接触し、前記セル電気ノード及び前記周辺電気ノードは配線構造体であり、そして前記周辺ゲートパターンは順に積層された周辺ゲート及び周辺ゲートキャッピングパターンを有するように形成されていることを特徴とする請求項１０に記載の半導体集積回路装置。
  12. 前記セル電気ノードは保存構造体をさらに含むことを特徴とする請求項１１に記載の半導体集積回路装置。
  13. 周辺回路領域、セル周辺領域及びセル中央領域を有する半導体基板を備え、前記セル中央領域は前記セル周辺領域に囲まれて前記セル周辺領域とともにセルアレイ領域を構成し、そして前記セルアレイ領域は前記周辺回路領域に囲まれるように形成する段階と、
    前記セルアレイ領域及び前記周辺回路領域に素子分離膜を形成し、前記素子分離膜は前記周辺回路領域の周辺活性領域、そして前記セル中央領域及び前記セル周辺領域のセル活性領域を画定するように形成する段階と、
    前記セル活性領域にそれぞれ位置して前記セル活性領域から突出するセルゲートパターンを形成する段階と、
    前記周辺活性領域上に位置して前記周辺活性領域の上面から上部に向けて延長される周辺ゲートパターンを形成する段階と、
    前記周辺ゲートパターン及び前記セルゲートパターンを覆うように前記半導体基板上に埋め込み層間絶縁膜を形成する段階と
    前記埋め込み層間絶縁膜を貫通して前記周辺ゲートパターン周辺に位置するように前記周辺活性領域上に周辺電気ノードを、前記セル周辺領域の前記セルゲートパターン及び前記セル活性領域上に接続線を、そして前記セル中央領域の前記セルゲートパターン周辺に位置するように前記セル活性領域上にセル電気ノードを、形成する段階と、
    を含むことを特徴とする半導体集積回路装置の形成方法。
  14. 前記セルゲートパターンを形成する段階は、
    前記セル活性領域にチャネルトレンチをそれぞれ形成する段階と、
    前記チャネルトレンチにそれぞれ位置するように前記セル活性領域の上面の下にセルゲートを形成する段階と、
    前記セルゲートにそれぞれ接触して前記チャネルトレンチを埋め込み、そして前記セル活性領域の上面から突出するセルゲートキャッピングパターンを形成する段階と、を含み、
    前記セルゲートパターンは前記素子分離膜を介して互いに接触するように形成されることを特徴とする請求項１３に記載の半導体集積回路装置の形成方法。
  15. 前記チャネルトレンチを形成する段階は、
    前記半導体基板上に周辺ゲート下部膜及び犠牲膜を順に形成する段階と、
    前記犠牲膜上にフォトレジスト膜を形成し、前記フォトレジスト膜は前記セル活性領域にそれぞれ重畳し、そして前記犠牲膜を露出させる開口部を形成する段階と、
    前記フォトレジスト膜をエッチングマスクとして用いて前記犠牲膜及び前記周辺ゲート下部膜を順に通るように前記セル活性領域を部分的にエッチングする段階と、
    前記フォトレジスト膜を除去する段階と、
    を含むことを特徴とする請求項１４に記載の半導体集積回路装置の形成方法。
  16. 前記セルゲートを形成する段階は、
    前記チャネルトレンチを埋め込むように前記犠牲膜上にセルゲート膜を形成する段階と、
    前記犠牲膜及び前記周辺ゲート下部膜を露出させるように前記セルゲート膜を部分的にエッチングする段階と、
    を含むことを特徴とする請求項１５に記載の半導体集積回路装置の形成方法。
  17. 前記セルゲートキャッピングパターンを形成する段階は、
    前記セルゲート上に位置して前記チャネルトレンチを埋め込むように前記犠牲膜上にセルゲートキャッピング膜を形成する段階と、
    前記周辺ゲート下部膜を露出させるように前記セルゲートキャッピング膜及び前記犠牲膜を順にエッチングする段階と、
    を含むことを特徴とする請求項１６に記載の半導体集積回路装置の形成方法。
  18. 前記周辺ゲートパターンを形成する段階は、
    前記セルゲートキャッピングパターンを形成した後に、
    前記セルゲートキャッピングパターンを覆うように前記周辺ゲート下部膜上に周辺ゲート上部膜及び周辺ゲートキャッピング膜を順に形成する段階と、
    前記周辺ゲートキャッピング膜上にフォトレジストパターンを形成し、前記フォトレジストパターンは前記周辺ゲートパターンに対応し、そして前記周辺ゲートキャッピング膜を露出させるように形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして、そして前記セル活性領域、前記周辺活性領域、前記素子分離膜及び前記セルゲートキャッピングパターンをエッチング保護膜として用いて前記周辺ゲートキャッピング膜、前記周辺ゲート上部膜及び前記周辺ゲート下部膜を順にエッチングする段階と、
    前記フォトレジストパターンを除去する段階と、
    を含むことを特徴とする請求項１７に記載の半導体集積回路装置の形成方法。
  19. 前記セル電気ノード及び前記周辺電気ノード、そして前記接続線を形成する段階は、
    前記埋め込み層間絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜が前記周辺回路領域の前記周辺活性領域、前記セル周辺領域の前記セルゲートパターン及び前記セル中央領域の前記セル活性領域に重畳するように前記埋め込み層間絶縁膜を露出させる開口部を有するように形成する段階と、
    前記フォトレジスト膜をエッチングマスクとして用い、前記セル活性領域、前記周辺活性領域及び前記セルゲートパターンをエッチング保護膜として用いて前記埋め込み層間絶縁膜及び前記セルゲートキャッピングパターンをエッチングして接続ホールを形成し、前記接続ホールは前記セル活性領域及び前記周辺活性領域とともに前記セル周辺領域の前記セルゲートパターンを露出させるように形成する段階と、
    前記フォトレジスト膜を除去する段階と、
    前記接続ホールを埋め込むように前記埋め込み層間絶縁膜上に導電膜を形成する段階と、
    前記導電膜をパターニングする段階と、
    を含むことを特徴とする請求項１８に記載の半導体集積回路装置の形成方法。
  20. 前記導電膜をパターニングする段階は、
    前記導電膜上にフォトレジストパターンを形成し、前記フォトレジストパターンは前記セル及び周辺電気ノード、そして前記接続線に対応し、そして前記導電膜を露出させるように形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして、そして前記埋め込み層間絶縁膜をエッチング保護膜として用いて前記埋め込み層間絶縁膜を露出させるように前記導電膜をエッチングする段階と、
    前記フォトレジストパターンを除去する段階と、
    を含むことを特徴とする請求項１９に記載の半導体集積回路装置の形成方法。
  21. 前記埋め込み層間絶縁膜を形成する前に、
    前記セルゲートパターンに重畳するように前記セル活性領域にセル不純物拡散領域を、そして前記周辺ゲートパターンに重畳するように前記周辺活性領域に周辺不純物領域を、形成する段階をさらに含み、
    前記セル電気ノードは前記セル中央領域の前記セル活性領域の前記セル不純物拡散領域のうちの一つと接触し、前記接続線は前記セル周辺領域の前記セル活性領域の前記不純物拡散領域と接触し、そして前記周辺電気ノードは前記周辺活性領域を介して前記周辺不純物拡散領域にそれぞれ接触するように形成されることを特徴とする請求項２０に記載の半導体集積回路装置の形成方法。
  22. 前記セル電気ノード及び前記周辺電気ノード、そして前記接続線を覆うように前記埋め込み層間絶縁膜上に平坦化層間絶縁膜を形成する段階と、
    前記平坦化層間絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜はセル中央領域の前記セル電気ノードの反対側に位置し、そして前記セルゲートパターン周辺の前記セル活性領域に重畳して前記平坦化層間絶縁膜を露出させる開口部を有するように形成する段階と、
    前記フォトレジスト膜をエッチングマスクとして用いて前記平坦化層間絶縁膜及び前記埋め込み層間絶縁膜を順にエッチングして他の接続ホールを形成し、前記他の接続ホールは前記セルゲートパターン周辺で前記セル電気ノードの反対側に位置する前記セル活性領域を露出させるように形成する段階と、
    前記フォトレジスト膜を除去する段階と、
    前記他の接続ホールを埋め込む他のセル電気ノードを形成する段階と、
    を含むことを特徴とする請求項２１に記載の半導体集積回路装置の形成方法。
  23. 前記他のセル電気ノードは、前記セル中央領域の前記セル活性領域の前記セル不純物拡散領域のうちの残りと接触し、そして前記セル電気ノード及び前記周辺電気ノードは配線構造体であることを特徴とする請求項２２に記載の半導体集積回路装置の形成方法。
  24. 前記セル電気ノード及び前記周辺電気ノードは、配線構造体であり、そして前記他のセル電気ノードは保存構造体であることを特徴とする請求項２２に記載の半導体集積回路装置の形成方法。
  25. 周辺回路領域、セル周辺領域及びセル中央領域を有する半導体基板を備え、前記セル中央領域は前記セル周辺領域に囲まれて前記セル周辺領域とともにセルアレイ領域を構成し、そして前記セルアレイ領域は前記周辺回路領域に囲まれるように形成する段階と、
    前記セルアレイ領域及び前記周辺回路領域に素子分離膜を形成し、前記素子分離膜は前記周辺回路領域の周辺活性領域、そして前記セル中央領域のセル活性領域を画定するように形成する段階と、
    前記セル中央領域の前記セル活性領域及び前記セル周辺領域の前記素子分離膜にそれぞれ位置して前記セル活性領域及び前記素子分離膜から突出するセルゲートパターンを形成する段階と、
    前記周辺活性領域上に位置して前記周辺活性領域の上面から上部に向けて延長される周辺ゲートパターンを形成する段階と、
    前記周辺ゲートパターン及び前記セルゲートパターンを覆うように前記半導体基板上に埋め込み層間絶縁膜を形成する段階と、
    前記埋め込み層間絶縁膜を貫通して前記周辺ゲートパターン周辺に位置するように前記周辺活性領域上に周辺電気ノードを、前記セル周辺領域の前記セルゲートパターン及び前記素子分離膜上に接続線を、そして前記セル中央領域の前記セルゲートパターン周辺に位置するように前記セル活性領域上にセル電気ノードを、形成する段階と、
    を含むことを特徴とする半導体集積回路装置の形成方法。
  26. 前記セルゲートパターンを形成する段階は、
    前記セル中央領域の前記セル活性領域及び前記セル周辺領域の前記素子分離膜にチャネルトレンチをそれぞれ形成する段階と、
    前記チャネルトレンチにそれぞれ位置するように前記セル活性領域及び前記素子分離膜の上面の下にセルゲートを形成する段階と、
    前記セルゲートにそれぞれ接触して前記チャネルトレンチを埋め込み、そして前記セル活性領域及び前記素子分離膜の上面から突出するセルゲートキャッピングパターンを形成する段階と、を含み、
    前記セルゲートパターンは前記素子分離膜を介して互いに接触するように形成されることを特徴とする請求項２５に記載の半導体集積回路装置の形成方法。
  27. 前記チャネルトレンチを形成する段階は、
    前記半導体基板上に周辺ゲート下部膜及び犠牲膜を順に形成する段階と、
    前記犠牲膜上にフォトレジスト膜を形成し、前記フォトレジスト膜は前記セル中央領域の前記セル活性領域及び前記セル周辺領域の前記素子分離膜にそれぞれ重畳し、そして前記犠牲膜を露出させる開口部を形成する段階と、
    前記フォトレジスト膜をエッチングマスクとして用いて前記犠牲膜及び前記周辺ゲート下部膜を順に通るように前記セル中央領域の前記セル活性領域及び前記セル周辺領域の前記素子分離膜を部分的にエッチングする段階と、
    前記フォトレジスト膜を除去する段階と、
    を含むことを特徴とする請求項２６に記載の半導体集積回路装置の形成方法。
  28. 前記セルゲートを形成する段階は、
    前記チャネルトレンチを埋め込むように前記犠牲膜上にセルゲート膜を形成する段階と、
    前記犠牲膜及び前記周辺ゲート下部膜を露出させるように前記セルゲート膜を部分的にエッチングする段階と、
    を含むことを特徴とする請求項２７に記載の半導体集積回路装置の形成方法。
  29. 前記セルゲートキャッピングパターンを形成する段階は、
    前記セルゲート上に位置して前記チャネルトレンチを埋め込むように前記犠牲膜上にセルゲートキャッピング膜を形成する段階と、
    前記周辺ゲート下部膜を露出させるように前記セルゲートキャッピング膜及び前記犠牲膜を順にエッチングする段階と、
    を含むことを特徴とする請求項２８に記載の半導体集積回路装置の形成方法。
  30. 前記周辺ゲートパターンを形成する段階は、
    前記セルゲートキャッピングパターンを形成した後に、
    前記セルゲートキャッピングパターンを覆うように前記周辺ゲート下部膜上に周辺ゲート上部膜及び周辺ゲートキャッピング膜を順に形成する段階と、
    前記周辺ゲートキャッピング膜上にフォトレジストパターンを形成し、前記フォトレジストパターンは前記周辺ゲートパターンと対応し、そして前記周辺ゲートキャッピング膜を露出させるように形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして用い、前記セル活性領域、前記周辺活性領域、前記素子分離膜及び前記セルゲートキャッピングパターンをエッチング保護膜として用いて前記周辺ゲートキャッピング膜、前記周辺ゲート上部膜及び前記周辺ゲート下部膜を順にエッチングする段階と、
    前記フォトレジストパターンを除去する段階と、
    を含むことを特徴とする請求項２９に記載の半導体集積回路装置の形成方法。
  31. 前記セル電気ノード及び前記周辺電気ノード、そして前記接続線を形成する段階は、
    前記埋め込み層間絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜は前記周辺回路領域の前記周辺活性領域、前記セル周辺領域の前記セルゲートパターン及び前記セル中央領域の前記セル活性領域に重畳し、そして前記埋め込み層間絶縁膜を露出させる開口部を有するように形成する段階と、
    前記フォトレジスト膜をエッチングマスクとして用い、前記セル活性領域、前記周辺活性領域及び前記セルゲートパターンをエッチング保護膜として用いて前記埋め込み層間絶縁膜、前記セルゲートキャッピングパターン及び前記素子分離膜をエッチングして接続ホールを形成し、前記接続ホールは前記セル活性領域及び前記周辺活性領域とともに前記セル周辺領域の前記セルゲートパターンを露出させ、そして前記セル周辺領域の接続ホールは前記セルゲートパターンから前記半導体基板に向けて突出するように形成する段階と、
    前記フォトレジスト膜を除去する段階と、
    前記接続ホールを埋め込むように前記埋め込み層間絶縁膜上に導電膜を形成する段階と、
    前記導電膜をパターニングする段階と、
    を含むことを特徴とする請求項３０に記載の半導体集積回路装置の形成方法。
  32. 前記導電膜をパターニングする段階は、
    前記導電膜上にフォトレジストパターンを形成し、前記フォトレジストパターンは前記セル及び周辺電気ノード、そして前記接続線と対応し、そして前記導電膜を露出させるように形成する段階と、
    前記フォトレジストパターンをエッチングマスクとして用い、前記埋め込み層間絶縁膜をエッチング保護膜として用いて前記埋め込み層間絶縁膜を露出させるように前記導電膜をエッチングする段階と、
    前記フォトレジストパターンを除去する段階と、
    を含むことを特徴とする請求項３１に記載の半導体集積回路装置の形成方法。
  33. 前記埋め込み層間絶縁膜を形成する前に、
    前記セル周辺領域の前記セルゲートパターンに重畳するように前記セル活性領域にセル不純物拡散領域を、そして前記周辺ゲートパターンに重畳するように前記周辺活性領域に周辺不純物領域を、形成する段階をさらに含み、
    前記セル電気ノードは前記セル活性領域を介して前記セル不純物拡散領域のうちの一つに接触し、前記周辺電気ノードは前記周辺活性領域を介して前記周辺不純物拡散領域にそれぞれ接触するように形成することを特徴とする請求項３２に記載の半導体集積回路装置の形成方法。
  34. 前記セル電気ノード及び前記周辺電気ノード、そして前記接続線を覆うように前記埋め込み層間絶縁膜上に平坦化層間絶縁膜を形成する段階と、
    前記平坦化層間絶縁膜上にフォトレジスト膜を形成し、前記フォトレジスト膜は前記セル中央領域の前記セル電気ノードの反対側に位置し、そして前記セルゲートパターン周辺の前記セル活性領域に重畳して前記平坦化層間絶縁膜を露出させる開口部を有するように形成する段階と、
    前記フォトレジスト膜をエッチングマスクとして用いて前記平坦化層間絶縁膜及び前記埋め込み層間絶縁膜を順にエッチングして他の接続ホールを形成し、前記他の接続ホールは前記セルゲートパターン周辺で前記セル電気ノードの反対側に位置する前記セル活性領域を露出させるように形成する段階と、
    前記フォトレジスト膜を除去する段階と、
    前記他の接続ホールを埋め込む他のセル電気ノードを形成する段階と、
    を含むことを特徴とする請求項３３に記載の半導体集積回路装置の形成方法。
  35. 前記他のセル電気ノードは、前記セル中央領域の前記セル活性領域の前記セル不純物拡散領域のうちの残りと接触し、前記セル電気ノード及び前記周辺電気ノードは配線構造体であることを特徴とする請求項３４に記載の半導体集積回路装置の形成方法。
  36. 前記セル電気ノード及び前記周辺電気ノードは配線構造体であり、そして前記他のセル電気ノードは保存構造体であることを特徴とする請求項３４に記載の半導体集積回路装置の形成方法。
JP2008040505A 2007-02-21 2008-02-21 互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法 Active JP5539622B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2007-0017585 2007-02-21
KR1020070017585A KR100835280B1 (ko) 2007-02-21 2007-02-21 반도체 기판으로 몰딩되는 하부 패턴과 정렬하는 상부패턴을 가지는 반도체 집적 회로 장치들 및 그의형성방법들
KR1020070019755A KR100819559B1 (ko) 2007-02-27 2007-02-27 전기 노드들 사이에 위치하고 그리고 반도체 기판 상에서그 노드들을 물리적으로 이격시키는데 적합한 게이트패턴을 가지는 반도체 집적 회로 장치들 및 그의형성방법들
KR10-2007-0019755 2007-02-27

Publications (2)

Publication Number Publication Date
JP2008205477A true JP2008205477A (ja) 2008-09-04
JP5539622B2 JP5539622B2 (ja) 2014-07-02

Family

ID=39705887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008040505A Active JP5539622B2 (ja) 2007-02-21 2008-02-21 互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法

Country Status (3)

Country Link
US (4) US7745876B2 (ja)
JP (1) JP5539622B2 (ja)
TW (1) TWI455188B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109229A (ja) * 2008-10-31 2010-05-13 Elpida Memory Inc 半導体装置
JP2011086941A (ja) * 2009-10-16 2011-04-28 Samsung Electronics Co Ltd 半導体装置の配線構造物及び配線構造物の製造方法
US9385112B1 (en) 2015-06-22 2016-07-05 Micron Technology, Inc. Semiconductor devices

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219139A (ja) * 2009-03-13 2010-09-30 Elpida Memory Inc 半導体装置及びその製造方法
KR20110082387A (ko) * 2010-01-11 2011-07-19 삼성전자주식회사 반도체 소자의 형성방법 및 이에 의해 형성된 반도체 소자
KR20120002832A (ko) * 2010-07-01 2012-01-09 삼성전자주식회사 반도체 메모리 소자 및 그의 형성방법
KR20120126433A (ko) * 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR20130026266A (ko) * 2011-09-05 2013-03-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101887144B1 (ko) 2012-03-15 2018-08-09 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
KR101991943B1 (ko) 2012-11-13 2019-06-25 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN108573079B (zh) * 2017-03-09 2019-11-19 联华电子股份有限公司 接触插塞布局的制作方法
WO2020024282A1 (zh) * 2018-08-03 2020-02-06 长江存储科技有限责任公司 存储器结构及其形成方法
US10886406B1 (en) * 2019-07-31 2021-01-05 Nanya Technology Corporation Semiconductor structure and method of manufacturing the same
US11227833B2 (en) 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261256A (ja) * 2001-03-05 2002-09-13 Sony Corp 半導体装置およびその製造方法
JP2004095745A (ja) * 2002-08-30 2004-03-25 Sony Corp 半導体装置およびその製造方法
JP2005039270A (ja) * 2003-07-14 2005-02-10 Samsung Electronics Co Ltd メモリ素子およびその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3150496B2 (ja) 1993-06-30 2001-03-26 株式会社東芝 半導体記憶装置
SG54456A1 (en) * 1996-01-12 1998-11-16 Hitachi Ltd Semconductor integrated circuit device and method for manufacturing the same
KR19990040755A (ko) 1997-11-19 1999-06-05 김영환 반도체 소자의 금속 배선층 콘택 형성 방법
JP2000019709A (ja) * 1998-07-03 2000-01-21 Hitachi Ltd 半導体装置及びパターン形成方法
KR100275551B1 (ko) 1998-08-26 2001-01-15 윤종용 반도체 메모리 장치의 콘택 형성 방법
JP3851776B2 (ja) * 1999-01-11 2006-11-29 フラウンホーファー−ゲゼルシャフト・ツール・フェルデルング・デル・アンゲヴァンテン・フォルシュング・アインゲトラーゲネル・フェライン パワーｍｏｓ素子及びｍｏｓ素子の製造方法
KR100302621B1 (ko) 1999-09-28 2001-11-02 김영환 트랜지스터 제조방법
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP2002190521A (ja) * 2000-10-12 2002-07-05 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP4635333B2 (ja) * 2000-12-14 2011-02-23 ソニー株式会社 半導体装置の製造方法
KR100702785B1 (ko) 2000-12-27 2007-04-03 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR100371835B1 (ko) 2001-01-12 2003-02-12 동부전자 주식회사 반도체 장치의 배선 제조 방법
KR100400079B1 (ko) * 2001-10-10 2003-09-29 한국전자통신연구원 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법
US6541815B1 (en) * 2001-10-11 2003-04-01 International Business Machines Corporation High-density dual-cell flash memory structure
US6696349B2 (en) * 2001-11-13 2004-02-24 Infineon Technologies Richmond Lp STI leakage reduction
US7015147B2 (en) * 2003-07-22 2006-03-21 Sharp Laboratories Of America, Inc. Fabrication of silicon-on-nothing (SON) MOSFET fabrication using selective etching of Si1-xGex layer
KR20050027294A (ko) 2003-09-15 2005-03-21 삼성전자주식회사 반도체 메모리에서의 리세스 게이트 형성방법
KR100518606B1 (ko) 2003-12-19 2005-10-04 삼성전자주식회사 실리콘 기판과 식각 선택비가 큰 마스크층을 이용한리세스 채널 어레이 트랜지스터의 제조 방법
KR100533394B1 (ko) 2004-01-08 2005-12-06 매그나칩 반도체 유한회사 트랜지스터 제조 방법
KR20050101993A (ko) 2004-04-20 2005-10-25 주식회사 하이닉스반도체 Ｄｒａｍ 소자의 제조 방법
KR20060033961A (ko) 2004-10-18 2006-04-21 삼성전자주식회사 산화막 게이트스페이서를 갖는 반도체메모리소자의 제조방법
JP4552603B2 (ja) * 2004-11-08 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
KR20060042499A (ko) 2004-11-09 2006-05-15 주식회사 하이닉스반도체 리세스 게이트의 게이트 전극 제조 방법
US7189617B2 (en) * 2005-04-14 2007-03-13 Infineon Technologies Ag Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor
JP2007134674A (ja) * 2005-10-11 2007-05-31 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR100714900B1 (ko) * 2006-06-09 2007-05-04 삼성전자주식회사 매몰 게이트 전극을 갖는 반도체 소자 및 그 제조방법
KR100782488B1 (ko) * 2006-08-24 2007-12-05 삼성전자주식회사 매립 배선들을 갖는 반도체소자 및 그 제조방법
KR100810616B1 (ko) * 2006-10-02 2008-03-06 삼성전자주식회사 미세 선폭의 도전성 라인들을 갖는 반도체소자 및 그제조방법
KR100847308B1 (ko) * 2007-02-12 2008-07-21 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR20090021765A (ko) * 2007-08-28 2009-03-04 삼성전자주식회사 콘택 구조체를 갖는 반도체 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261256A (ja) * 2001-03-05 2002-09-13 Sony Corp 半導体装置およびその製造方法
JP2004095745A (ja) * 2002-08-30 2004-03-25 Sony Corp 半導体装置およびその製造方法
JP2005039270A (ja) * 2003-07-14 2005-02-10 Samsung Electronics Co Ltd メモリ素子およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109229A (ja) * 2008-10-31 2010-05-13 Elpida Memory Inc 半導体装置
JP2011086941A (ja) * 2009-10-16 2011-04-28 Samsung Electronics Co Ltd 半導体装置の配線構造物及び配線構造物の製造方法
US9385112B1 (en) 2015-06-22 2016-07-05 Micron Technology, Inc. Semiconductor devices

Also Published As

Publication number Publication date
US7745876B2 (en) 2010-06-29
US20080197393A1 (en) 2008-08-21
TWI455188B (zh) 2014-10-01
US9299827B2 (en) 2016-03-29
TW200836249A (en) 2008-09-01
US8872262B2 (en) 2014-10-28
JP5539622B2 (ja) 2014-07-02
US20100221875A1 (en) 2010-09-02
US20080277795A1 (en) 2008-11-13
US7595529B2 (en) 2009-09-29
US20150035025A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
JP5539622B2 (ja) 互いに段差を有するゲートパターン、そして、このパターン間に位置する接続線を有する半導体集積回路装置及びその形成方法
JP5441090B2 (ja) 半導体装置及びその形成方法
KR100833182B1 (ko) 수직채널 트랜지스터를 구비한 반도체 메모리장치 및 그제조 방법
JP5600373B2 (ja) 半導体装置及びその製造方法
JP5693809B2 (ja) 半導体装置及びその製造方法
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
KR100618819B1 (ko) 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
JP2010141107A (ja) 半導体装置及びその製造方法
WO2014123170A1 (ja) 半導体装置及びその製造方法
JP2008004894A (ja) 半導体装置及びその製造方法
CN112713147A (zh) 半导体存储器装置及其制造方法
KR20150104121A (ko) 반도체 장치 및 그 제조 방법
US7928494B2 (en) Semiconductor device
JP2006253648A (ja) 半導体装置及び半導体装置の製造方法
KR100702302B1 (ko) 반도체 소자의 제조 방법
KR100843714B1 (ko) 콘택 구조체 형성 방법 및 이를 이용한 반도체소자의제조방법
WO2014126214A1 (ja) 半導体装置
JP2006032574A (ja) 半導体装置及びその製造方法
WO2014123176A1 (ja) 半導体装置及びその製造方法
JP2013182926A (ja) 半導体装置及びその製造方法
JP2013175584A (ja) 半導体装置の製造方法
JP2011129761A (ja) 半導体装置の製造方法
KR100349345B1 (ko) 반도체 장치의 비트라인 및 그 제조방법
JP4728378B2 (ja) 半導体装置の製造方法
JP2013074040A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20131002

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20131007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

R150 Certificate of patent or registration of utility model

Ref document number: 5539622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140501

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250