JP2005159368A - 平板表示装置 - Google Patents

平板表示装置 Download PDF

Info

Publication number
JP2005159368A
JP2005159368A JP2004344946A JP2004344946A JP2005159368A JP 2005159368 A JP2005159368 A JP 2005159368A JP 2004344946 A JP2004344946 A JP 2004344946A JP 2004344946 A JP2004344946 A JP 2004344946A JP 2005159368 A JP2005159368 A JP 2005159368A
Authority
JP
Japan
Prior art keywords
electrode
light emitting
taper angle
source
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004344946A
Other languages
English (en)
Other versions
JP4879478B2 (ja
Inventor
Mu Hyun Kim
茂顯 金
Myung-Won Song
明原 宋
▲ユ▼誠 ▲チョ▼
Yu-Sung Cho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005159368A publication Critical patent/JP2005159368A/ja
Application granted granted Critical
Publication of JP4879478B2 publication Critical patent/JP4879478B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/813—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape

Abstract

【課題】有機電界発光表示装置に於いてコンタクトホールとビアホールのテーパー角を緩和させて素子の不良を減少させることができる平板表示装置を提供する。
【解決手段】平板表示装置は、絶縁基板４００上に形成された少なくともソース/ドレーン電極４４１，４４５を備えた薄膜トランジスターと、前記ソース/ドレーン電極の中で一つの電極を露出させるビアホール４３１，４３５を備える絶縁膜４３０と、前記ビアホールを通じて前記一つの電極に連結されるアノード電極４７０と、を含み、前記ビアホールは、６０゜以下のテーパー角を有し、前記アノード電極は、６０゜以下のテーパー角を有する。
【選択図】図７

Description

本発明は、平板表示装置に関し、より詳しくは、アノード電極とビアホールのテーパー角度を緩和させて不良発生を防止することができるフルカラーアクティブマトリックス有機電界発光表示装置に関する。
一般に、アクティブマトリックス有機電界発光表示装置(ＡＭＯＬＥＤ：active matrix organic light emitting diode)は、基板上に多数の画素がマットリックス形態に配列され、各画素は、アノード電極、有機発光層及びカソード電極が積層されたＥＬ素子と、前記ＥＬ素子に連結されて前記ＥＬ素子を駆動するためのアクティブ素子とで薄膜トランジスター(ＴＦＴ：thin film transistor)を備える。
図１は、従来の背面発光形有機電界発光表示装置の断面図である。
図１を参照すると、絶縁基板１００上にバッファー層１０５が形成され、バッファー層１０５上にソース/ドレーン領域１１１、１１５を備える半導体層１１０が形成される。また、ゲート絶縁膜１２０上にゲート電極１２５が形成され、層間絶縁膜１３０上にコンタクトホール１３１、１３５を通じてソース/ドレーン領域１１１、１１５と各々連結されるソース/ドレーン電極１４１、１４５が形成されることにより、ＴＦＴが製造される。
また、パシベーション膜１５０上にビアホール１５５を通じて前記ソース/ドレーン電極１４１、１４５の中でドレーン電極１４５に連結される下部電極であるアノード電極１７０が形成され、基板上に有機発光層１８５及び上部電極であるカソード電極１９０が形成されて有機ＥＬ素子が製造される。
かかる構造を持つ従来の有機電界発行表示装置は、コンタクトホール１３１、１３５又はビアホール１５５のテーパー角(θ11、θ12)が大きい場合には、コンタクトホール１３１、１３５又はビアホール１５５付近及びアノード電極１７０の段差部分にピンホール不良が発生するか又はアノード電極１７０とカソード電極１９０の段差不良が発生した。また、コンタクトホール１３１、１３５及びビアホール１５５付近とアノード電極１７０の段差部分に有機発光層が蒸着されない部分が発生するか又は均一に蒸着されなくて他の部分より薄く蒸着される。それによって、アノード電極１７０とカソード電極１９０との間に大きい電圧が印加される場合には、有機発光層が蒸着されない部分又は薄く蒸着された部分で電流密度が集中されて球形のダークポイント(dark spot)が発生した。したがって、ダークポイントの発生によって発光領域が縮小されて画質が低下される問題点があった。
一方、基板全面に蒸着されるカソード電極１９０は段差部分では稠密に成膜されないので、カソード電極１９０の稠密に成膜されない部分を通じて外部から酸素又は水気が容易に流入される。したがって、アノード電極１７０とカソード電極１９０との間に高い電圧が印加されると、稠密に成膜されなかった部分で電流密度が集中されて電子移動現象(エレクトロマイグレーション：electromigration)によりカソード電極１９０に空隙が発生し、外部酸素流入による抵抗増加により多くの熱が発生する。したがって、前記部分では時間が経過するによって球形のダークポイントが発生するようになる問題点があった。
図４は、従来の有機電界発光表示装置において、コンタクトホール又はビアホールの高いテーパー角により発生される劣化メカニズムを示すコンタクトホール部分の断面写真である。
図４を参照すると、コンタクトホール１３１、１３５又はビアホール１９０付近でのピンホール不良により発生したカソード電極１９０の段落された部分を通じて外部から酸素又は水気が侵透するようになり、これによって劣化が拡散することがわかる。
図５は、従来の有機電界発光表示装置において、コンタクトホール又はビアホールのようなホールのテーパー角と不良発生数との関係を示すグラフである。
図５を参照すると、コンタクトホール１３１、１３５又はビアホール１９０のテーパー角が６０゜以下になると、コンタクトホール又はビアホール付近での不良が防止されることを分かる。
図６は、従来の有機電界発光表示装置において、コンタクトホール又はビアホールのテーパー角が大きい場合に、発光領域のエッジ部分でのダークポイントの発生を示す写真である。
図６を参照すると、コンタクトホール又はビアホールでのテーパー角が７５゜である場合に、発光領域のエッジ部分で多いダークポイントが発生することがわかる。この時、図面符号６１はビアホール付近から発生したダークポイントを示し、 図面符号６２はコンタクトホール付近から発生したダークポイントを示す。
一方、アメリカ特許５,６８４,３６５号公報にはアノード電極の一部分を露出させる開口部のエッジ部分でパシベーション膜のテーパー角度を制限する技術が開始されている。
図２は、従来のテーパーが形成されたパシベーション膜を備えた有機電界発光表示装置の断面図である。
図２を参照すると、絶縁基板２００上にバッファー層２０５が形成され、バッファー層２０５上にソース/ドレーン領域２１１、２１５を備える半導体層２１０が形成される。また、ゲート絶縁膜２２０上にゲート電極２２５が形成され、層間絶縁膜２３０上にコンタクトホール２３１、２３５を通じてソース/ドレーン領域２１１、２１５と各々連結されるソース/ドレーン電極２４１、２４５が形成される。この時、層間絶縁膜２３０上にドレーン電極２４５に連結される下部電極であるアノード電極２７０が形成される。
また、シリコーン窒化膜のような絶縁膜からなったパシベーション膜２５０を０.５〜１.０μmの厚さで基板上に蒸着した後に、パシベーション膜２５０を蝕刻して前記アノード電極２７０の一部分を露出させる開口部２７５を形成する。この時、パシベーション膜２５０は、開口部２７５のエッジ部分でアノード電極２７０に対して１０〜３０゜のテーパー角(θ21)を持つように形成される。さらに、基板上に有機発光層２８５及び上部電極であるカソード電極２９０が形成される。
かかる従来の平板表示装置は、有機発光層の不良を防止するために、アノード電極２７０の一部分を露出させるためにパシベーション膜２５０を蝕刻する際に、アノード電極２７０と接しているパシベーション膜のテーパー角(θ21)を１０〜３０゜に制限した。しかし、図４及び図５に示されるようなコンタクトホール付近、ビアホール付近及び段差部分でのピンホール又は段落不良が相変らず発生するだけでなく、カソード電極が稠密に成膜されなくてダークポイントが発生する問題点があった。
また、アメリカ特許６,２４６,１７９号公報には、ビアホール及びコンタクトホール付近及び段差部分での不良を防止するために平坦化機能を持つ有機発光層を使う技術が開始されている。
図３は、従来の画素分離層を備えた有機電界発光表示装置の断面図である。
図３を参照すると、絶縁基板３００上にバッファー層３０５が形成され、バッファー層３０５上にソース/ドレーン領域３１１、３１５を備える半導体層３１０が形成される。また、ゲート絶縁膜３２０上にゲート電極３２５が形成され、層間絶縁膜３３０上にコンタクトホール３３１、３３５を通じて前記ソース/ドレーン領域３１１、３１５に各々連結されるソース/ドレーン電極３４１、３４５が形成される。
また、パシベーション膜３５０上に平坦化膜３６０が形成され、平坦化膜３６０上にビアホール３５５を通じて前記ソース/ドレーン電極３４１、３４５の中で一つ、例えば、ドレーン電極３４５に連結される下部電極であるアノード電極３７０が形成される。前記アノード電極３７０の一部分を露出させる開口部３７５を備えた画素分離膜３６５が形成され、アノード電極３７０と画素分離膜３６５上に有機発光層３８５及び上部電極であるカソード電極３９０が形成される。
かかる従来の有機電界発光表示装置は、有機発光層３８５の不良を防止するために画素分離膜３６５のテーパー角(θ31)を２０〜８０゜に制限し、基板表面の段差によるコンタクトホール３３１、３３５又はビアホール３５５付近から発生する素子不良を防止するために平坦化膜３６０を使用した。しかし、画素分離膜３６５とアノード電極３７０との間のテーパー角によって素子の信頼性が変わるようになるが、テーパー角度が高い場合には、開口部３７５のエッジ部分で有機発光層３８５とカソード電極３９０が易しく劣化され、テーパー角度が低い場合には、配線による段差問題と寄生キャパシター問題により画素分離膜の厚さとテーパー角度を減少させることに限界があった。
また、画素分離膜の使用によって開口率がさらに減少し、画素分離膜からのアウトガス(outgas)により発光領域が減少するピクセル縮小現象が発生して寿命と画質が低下させるだけでなく、画素分離膜の蒸着及び蝕刻工程が追加される問題点があった。
したがって、本発明は上述したような従来技術の問題点を解決するためになされたもので、その第１目的は、アノード電極のエッジ部分でテーパー角を緩和させて不良を防止することができる平板表示装置を提供することにある。
本発明の第２目的は、ビアホール及びコンタクトホールのテーパー角を緩和させて不良を防止することができる平板表示装置を提供することにある。
本発明の第３目的は、開口率を増大させることができる平板表示装置を提供することにある。
本発明の第４目的は、寿命を延長させて画質を向上させることができる平板表示装置を提供することにある。
前記目的を達成するための本発明は、絶縁基板と、前記絶縁基板上に形成された下部導電層と、前記下部導電層の上部に形成された上部導電層と、前記上/下部導電層の間に形成され、前記上/下部導電層を連結させる連結ホールを有する絶縁膜と、を備え、前記連結ホールは、６０゜以下のテーパー角を有する平板表示装置を提供する。
好ましくは、前記連結ホールは、１４゜以上 ４５゜以下のテーパー角を有する。
好ましくは、前記平板表示装置は、ソース/ドレーン領域を備える半導体層と、ゲート電極及びソース/ドレーン電極を備える薄膜トランジスターとをさらに含み、前記下部導電層は、前記ソース/ドレーン領域であり、前記上部導電層は、ソース/ドレーン電極であり、前記連結ホールは、前記ソース/ドレーン領域と前記ソース/ドレーン電極とを連結するためのコンタクトホールである。
好ましくは、前記平板表示装置は、少なくともソース/ドレーン電極を備える薄膜トランジスターと、前記薄膜トランジスターのソース/ドレーン電極の中で一つの電極に連結されるアノード電極とをさらに含み、前記下部導電層は、前記ソース/ドレーン電極の中で前記一つの電極であり、前記上部導電層は、前記アノード電極であり、前記連結ホールは、前記一つの電極とアノード電極とを連結するためのビアホールである。
また、本発明は、絶縁基板上に形成されたソース/ドレーン領域を備える半導体層と、前記半導体層の上部に形成されたゲート電極と、前記半導体層のソース/ドレーン領域に連結されるソース/ドレーン電極と、前記半導体層とゲート電極との間の基板上に形成されたゲート絶縁膜と、前記ゲート電極と前記ソース/ドレーン電極との間の基板上に形成された層間絶縁膜と、を含み、前記ゲート絶縁膜と層間絶縁膜は、前記ソース/ドレーン領域と前記ソース/ドレーン電極とを各々連結させるためのコンタクトホールを備え、前記コンタクトホールは、６０゜以下のテーパー角を有する薄膜トランジスタ を提供する。
好ましくは、前記コンタクトホールは、４５゜以下のテーパー角を有する。
好ましくは、前記平板表示装置は、前記ソース/ドレーン電極とゲート電極との間の距離が最小になる位置と、各コンタクトホールの底面エッジとの間の距離を‘ｄ１’で、ソース/ドレーン電極とゲート電極との間の距離が最小になる位置でのゲート絶縁膜と層間絶縁膜の厚さを‘ｄ２’で仮定する場合に、各コンタクトホールのテーパー角の最小値は、θ = ｔａｎ−１ (ｄ１/ｄ２)から決定される。
また、本発明は、絶縁基板上に形成された少なくともソース/ドレーン電極を備えた薄膜トランジスターと、前記ソース/ドレーン電極の中で一つの電極を露出させるビアホールを備える絶縁膜と、前記ビアホールを通じて前記一つの電極に連結されるアノード電極と、を含み、前記ビアホールは、６０゜以下のテーパー角を有し、前記アノード電極は、６０゜以下のテーパー角を有する平板表示装置を提供する。
好ましくは、前記ビアホールは、４５゜以下のテーパー角を有し、前記アノード電極は、４５゜以下のテーパー角を有す。
好ましくは、前記平板表示装置は、前記アノード電極の厚さが‘ｄ１’で、テーパー角によるアノード電極の上面の長さとアノード電極の下面の長さの差を‘ｄ２’で仮定する場合に、前記アノード電極のテーパー角の最小値は、θ = ｔａｎ−１ (ｄ１/ｄ２)から決定される。
また、本発明は、絶縁基板上に形成された下部電極と、前記下部電極上に形成された有機発光層と、前記有機発光層上に形成された上部電極と、を含み、前記下部電極は、６０゜以下のテーパー角有し、前記下部電極の厚さが‘ｄ１’で、テーパー角による下部電極の上面の長さと下部電極の下面の長さの差を‘ｄ２’で仮定する場合に、前記下部電極のテーパー角の最小値は、 θ = ｔａｎ−１ (ｄ１/ｄ２)から決定される平板表示装置を提供する。
好ましくは、前記下部電極は、アノード電極とカソード電極の中で一つの電極であり、前記上部電極は、他の一つの電極である。
好ましくは、前記下部電極が透過電極であり、上部電極は反射電極で作用して、前記有機発光層からから発光された光は前記基板方向に放出される。
好ましくは、前記下部電極は反射電極であり、上部電極は透過電極で作用して、前記有機発光層から発光された光は前記基板と反対方向に放出される。
好ましくは、前記下部電極と前記上部電極は両方とも透過電極で作用して、前記有機発光層から発光された光が基板方向に放出されると同時に基板と反対方向にも放出される。
好ましくは、前記有機発光層は、正孔注入層、正孔輸送層、発光層、正孔抑制層、電子輸送層及び電子注入層から選択される少なくとも一つ以上の薄膜を含み、前記発光層は、レーザー熱転写法により形成された有機発光層、インクジェット方式により形成された有機発光層及び蒸着法により形成された有機発光層から選択される有機発光層を含む。
また、本発明は、ソース/ドレーン領域を備えた半導体層と、前記ソース/ドレーン領域の一部分を露出させるコンタクトホールを備えた第１絶縁膜と、前記コンタクトホールを通じて前記ソース/ドレーン領域に連結されるソース/ドレーン電極を備える薄膜トランジスターと、を含む絶縁基板と、前記絶縁基板上に順次形成され、前記ソース/ドレーン電極の中で一つを露出させるビアホールを備えた第２絶縁膜と、前記第２絶縁膜上に形成され、前記ビアホールを通じて前記薄膜トランジスターの一つの電極に連結される下部電極と、前記下部電極上に形成された有機発光層と、前記有機発光層上に形成された上部電極と、を含み、前記ビアホールは、６０゜以下のテーパー角を有し、前記下部電極は、６０゜以下のテーパー角を有する平板表示装置を提供する。
また、本発明は、ソース/ドレーン領域を備えた半導体層と、半導体層上に形成されたゲート電極と、前記半導体層とゲート電極との間に形成された第１絶縁膜と、前記ソース/ドレーン領域の一部分を露出させるコンタクトホールを備えた第２絶縁膜と、前記コンタクトホールを通じて前記ソース/ドレーン領域に連結されるソース/ドレーン電極を備える薄膜トランジスターと、を含む絶縁基板と、前記絶縁基板上に形成され、前記ソース/ドレーン電極の中で一つを露出させるビアホールを備えた第３絶縁膜と、前記第３絶縁膜上に形成され、前記ビアホールを通じて前記薄膜トランジスターの一つの電極に連結される下部電極と、前記下部電極上に形成された有機発光層と、前記有機発光層上に形成された上部電極と、を含み、前記コンタクトホールは、６０゜以下のテーパー角を有し、前記ビアホールは、６０゜以下のテーパー角を有し、前記下部電極は、６０゜以下のテーパー角を有する平板表示装置を提供する。
また、本発明は、ソース/ドレーン領域を備えた半導体層と、前記半導体層の上部に形成されたゲート電極と、前記ゲート電極と半導体層との間に形成された第１絶縁膜と、前記ソース/ドレーン領域の一部分を露出させるコンタクトホールを備えた第２絶縁膜と、前記コンタクトホールを通じて前記ソース/ドレーン領域に連結されるソース/ドレーン電極を備える薄膜トランジスターと、を含む絶縁基板と、前記第２絶縁膜上に形成されて前記ソース/ドレーン電極の中で一つの電極に連結される下部電極と、前記下部電極の一部分を露出させる開口部を備えるパシベーションのための第３ 絶縁膜と、前記第３ 絶縁膜と下部電極上に形成される有機発光層と、前記有機発光層上に形成された上部電極と、を含み、前記コンタクトホールは、６０゜以下のテーパー角を有し、前記下部電極は、６０゜以下のテーパー角を有する平板表示装置を提供する。
本発明によると、ビアホール、コンタクトホール、そして下部電極のテーパー角を緩和させることにより、下部電極のエッジ部分及びコンタクトホールとビアホールでの不良及び有機発光層の不良を防止することができるので、信頼性及び収率を向上される。
また、本発明は、有機薄膜の画素分離膜を使わなくても素子の不良を防止することができるので、画素分離膜の使用による不良発生を防止し、工程単純化することができる利点がある。
以下、本発明による平板表示装置の好ましい実施の形態について、添付図面を参照して詳細に説明する。
図７は、本発明の第１実施形態による有機電界発光表示装置の断面図である。
図７を参照すると、絶縁基板４００上にバッファー層４０５が形成され、バッファー層４０５上にソース/ドレーン領域４１１、４１５を備える半導体層４１０が形成される。また、ゲート絶縁膜４２０上にゲート電極４２５が形成され、層間絶縁膜４３０上にコンタクトホール４３１、４３５を通じて前記ソース/ドレーン領域４１１、４１５に各々連結されるソース/ドレーン電極４４１、４４５が形成される。
また、パシベーション膜４５０上にビアホール４５５を通じて前記ソース/ドレーン電極４４１、４４５の中で一つ、例えば、ドレーン電極４４５に連結される下部電極であるアノード電極４７０が形成される。アノード電極４７０を形成した後に、有機発光層４８５及びカソード電極４９０を順次形成する。図面上には図示しなかったが、前記有機発光層４８５は、正孔注入層、正孔輸送層、Ｒ、Ｇ又はＢ発光層、正孔抑制層、電子輸送層及び電子注入層から選択される少なくとも一つ以上の薄膜を含む。
本発明の第１実施形態では、コンタクトホール４３１、４３５とビアホール４５５での素子不良を防止するために、前記層間絶縁膜４３０とゲート絶縁膜４２０を蝕刻して第１テーパー角(θ41)を持つコンタクトホール４３１、４３５を形成し、前記パシベーション膜４５０を蝕刻して第２テーパー角(θ42)を持つビアホール４５５を形成する。
一方、前記第１テーパー角(θ41)は、基板表面に対してコンタクトホール４３１、４３５の側面が成す角度を意味し、前記 第２テーパー角(θ42)は、基板表面に対してビアホール４５５の側面が成す角度を意味する。前記コンタクトホール４３１、４３５とビアホール４５５は、図５に示されるように、不良発生を防止するためには、各々６０゜以下の第１テーパー角(θ41)、第２テーパー角(θ42)を持つことが好ましい。より好ましくは、前記コンタクトホール４３１、４３５とビアホール４５５は４５゜以下のテーパー角を持つ。
また、前記コンタクトホール４３１、４３５は、上/下部導電層、例えば、ソース/ドレーン電極４４１、４４５と半導体層４１０に形成されたソース/ドレーン領域４１１、 ４１５を連結させるためのものとして、前記ソース/ドレーン電極４４１、 ４４５は、ゲート電極４２５と接するように形成される。したがって、ゲート電極４２５とソース/ドレーン電極４４１、４４５との間の干渉を最小化するためには前記ゲート電極４２５とソース/ドレーン電極４４１、４４５が所定距離を維持するように形成することが好ましい。したがって、前記第１テーパー角(θ41)は、所定角度以上の角度を維持することが好ましい。
図８Ａは、本発明の第１実施形態による有機電界発光表示装置において、コンタクトホールの最小テーパー角を求める原理を説明するための図面で、図７のコンタクトホール４３１、４３５の中でドレーン電極４４５とドレーン領域４１５を連結するためのコンタクトホール４３５に限定して図示する。
図８Ａを参照すると、ゲート電極４２５とドレーン電極４４５との間の最小距離を‘ｄ０’で、ゲート電極４２５とドレーン電極４４５との間の距離(ｄ０)が最小になる位置でコンタクトホールの底面エッジまでの距離を‘ｄ１’で、ゲート電極４２５とドレーン電極４４５との間の距離が最小になる位置で絶縁膜の厚さ、即ち、層間絶縁膜４３０の厚さ(ｄ２２)とゲート絶縁膜４２０の厚さ(ｄ２１)の合計を‘ｄ２’で仮定すれば、ゲート電極４２５とドレーン電極４４５との間の干渉を防止するためには、ゲート電極４２５とドレーン電極４４５は前記最小距離‘ｄ０’を維持しなければならないので、前記コンタクトホール４３５は前記ゲート電極４２５とドレーン電極４４５との間の最小距離が維持されるテーパー角を持つことが好ましい。
したがって、ゲート電極４２５とドレーン電極４４５との間の最小距離を維持するための第１テーパー角(θ41)は、下記の式１により求められる。
［式１］
tanθ41 = d2/d1
θ41 = tan-1 (d2/d1)
高解像度有機電界発光表示装置において、‘ｄ１’ はデザインルールによって２μmであり、ゲート絶縁膜４２０の厚さ(d21)は０.１μmであり、層間絶縁膜４３０の厚さ(d22)は０.４μmである場合に、前記式1から第１テーパー角(θ41)の最小値が求められる。
即ち、tanθ41 = 0.5μm/2μmになり、θ41 = tan-1(0.25) = 14°になる。
したがって、本発明の第１実施形態において、前記第１テーパー角(θ41)は１４゜以上６０゜以下であることが好ましい。また、ゲート電極とソース/ドレーン電極との間の干渉を最小化するためには、ゲート電極４２５も所定の第4テーパー角(θ44)を持つことが好ましい。前記第4テーパー角(θ44)は、基板表面に対してゲート電極側面が成す角度として、前記第３テーパー角(θ43)と同一であることが好ましい。したがって、前記第4テーパー角(θ44)は、好ましくは６０゜以下で、より好ましくは１４゜以上４５゜以下である。前記ゲート電極４２５は、ゲート電極物質を蒸着した後に傾斜蝕刻方法などを用いて第4テーパー角(θ44)を持つように形成する。
一方、本発明の第１実施形態では、アノード電極４７０のエッジ部分から発生する素子の不良を防止するために、前記アノード電極４７０が所定の第３テーパー角(θ43)を持つことが好ましい。前記第３テーパー角(θ43)は、基板表面に対してアノード電極の側面が成す角度を意味することとして、下部電極であるアノード電極４７０はアノード電極物質を蒸着した後にパターニングする際に、第３テーパー角(θ43)を持つようにパターニングする。前記第３テーパー角(θ43)は、６０゜以下であることが好ましく、より好ましくは、４５゜以下である。
図８Ｂは、本発明の第１実施形態による有機電界発光表示装置において、アノード電極の最小テーパー角を求める原理を説明するための図である。
図８Ｂを参照すると、パシベーション膜４５０’上に形成される下部電極であるアノード電極４７０’の厚さを‘ｄ４’で、アノード電極４７０’が所定の第３テーパー角(θ43)を持つことによって発生する上面長さと下面長さとの偏差を‘ｄ５’で仮定すれば、下部電極のテーパー角は、下記の式２により求められる。
［式２］
tanθ43 = d4/d5
θ43 = tan-1 (d4/d5)
例えば、下部電極の厚さ(ｄ４)が０.１μmであり、アノード電極４７０’の上面と下面の長さとの偏差(ｄ５)がデザインルールによって２μm以下ならば、前記式２から第３テーパー角(θ43)の最小値が求められる。
即ち、tanθ43 = 0.1μm/2μmになり、θ43 = tan-1(0.05) = 2.9°になる。
したがって、本発明の第１実施形態では、前記アノード電極４７０’は、２.９゜以上６０゜以下の第３テーパー角(θ43)を持つことが好ましい。
本発明の第１実施形態のように、コンタクトホール及びビアホールのテーパー角を６０゜以下で緩和させ、下部電極のテーパー角を６０゜以下で緩和させれば、図１４に示されるように発光領域でダークポイントが発生しない。
図９は、本発明の第２実施形態による有機電界発光表示装置の断面図である。
図９を参照すると、絶縁基板５００上にバッファー層５０５が形成され、バッファー層５０５上にソース/ドレーン領域５１１、５１５を備える半導体層５１０が形成される。また、ゲート絶縁膜５２０上にゲート電極５２５が形成され、層間絶縁膜５３０上にコンタクトホール５３１、５３５を通じてソース/ドレーン領域５１１、５１５に各々連結されるソース/ドレーン電極５４１、５４５が形成される。前記層間絶縁膜５３０上に前記ソース/ドレーン電極５４１、５４５の中で一つ、例えば、ドレーン電極５４５に連結される下部電極としてアノード電極５７０が形成される。
また、前記コンタクトホール５３１、５３５は、１４゜以上６０゜以下の第１テーパー角(θ51)を持つことが望ましく、より好ましくは、１４゜以上４５゜以下第１テーパー角(θ51)を持つ。前記ゲート電極５２５は、前記コンタクトホール５３１、５３５と同一である第4テーパー角(θ54)を持ち、好ましくは、１４゜以上６０゜以下の第4テーパー角(θ54)を持ち、より好ましくは、１４゜以上４５゜以下の第4テーパー角(θ54)を持つ。前記アノード電極５７０は、２.９゜以上６０゜以下の第３テーパー角(θ53)を持つことが望ましい。より好ましくは、２.９゜以上４５゜以下の第３テーパー角(θ53)を持つ。
また、基板全面に前記アノード電極５７０の一部分を露出させる開口部５７５を備えるパシベーション膜５５０が形成され、前記開口部５７５上のアノード電極５７０とパシベーション膜５５０上に有機発光層５８５とカソード電極５８０が形成される。前記パシベーション膜５５０に形成される開口部５７５は、４０゜以下のテーパー角(θ52)を持つことが望ましい。図面上には図示しなかったが、前記有機発光層５８５は、正孔注入層、正孔輸送層、Ｒ、Ｇ又はＢ発光層、正孔抑制層、電子輸送層及び電子注入層から選択される少なくとも一つ以上の薄膜を含む。
図１０は、本発明の第３実施形態による有機電界発光表示装置の断面図である。
図１０を参照すると、絶縁基板６００上にバッファー層６０５が形成され、バッファー層６０５上にソース/ドレーン領域６１１、６１５を備える半導体層６１０が形成される。ゲート絶縁膜６２０上にゲート電極６２５が形成され、層間絶縁膜６３０上にコンタクトホール６３１、６３５を通じて前記ソース/ドレーン領域６１１、６１５に各々連結されるソース/ドレーン電極６４１、６４５が形成される。
また、基板全面にパシベーション膜６５０と平坦化膜６６０を順次形成し、前記平坦化膜６６０とパシベーション膜６５０に形成されたビアホール６５５を通じて前記ソース/ドレーン電極６４１、６４５の中で一つ、例えば、ドレーン電極６４５に連結されるアノード電極６７０が前記平坦化膜６６０上に形成される。アノード電極６７０及び平坦化膜６６０上に有機発光層６８０及びカソード電極６９０が順次形成される。図面上には図示しなかったが、前記有機発光層６８０は、正孔注入層、正孔輸送層、Ｒ、Ｇ又はＢ発光層、正孔抑制層、電子輸送層及び電子注入層から選択される少なくとも一つ以上の薄膜を含む。
また、前記ビアホール６５５は、１４゜以上６０゜以下の第２テーパー角(θ62)を持つことが望ましく、より好ましくは、１４゜以上４５゜以下の第２テーパー角(θ62)を持つ。前記アノード電極６７０は、２.９゜以上６０゜以下の第３テーパー角(θ63)を持つことが望ましい。より好ましくは、２.９゜以上４５゜以下の第３テーパー角(θ63)を持つ。
本発明の第３実施形態による有機電界発光表示装置は、薄膜トランジスターを形成した後にアノード電極を形成する前に、平坦化膜６６０を形成して基板表面を平坦化させるので、前記コンタクトホール６３１、６３５を通常的な方法で形成するか又は本発明の第１及び第２実施形態のように、１４゜以上６０゜以下の第１テーパー角(θ61)を持つように形成することもできる。それと同様に、前記ゲート電極６２５を通常的な方法で形成するか又は本発明の第１及び第２実施形態のように、１４゜以上６０゜以下の第4テーパー角(θ64)を持つように形成することもできる。
図１１Ａ及び図１１Ｂは、本発明の第３実施形態による有機電界発光表示装置を製造する第１方法を説明するための工程断面図である。
図１１Ａに示されるように、薄膜トランジスター７０１が形成された絶縁基板７００上にパシベーション膜７５０を蒸着し、パシベーション膜７５０上に平坦化膜７６０を蒸着する。前記薄膜トランジスター７０１は通常的な方法で形成するか、第１及び第２実施形態のように、ゲート電極７２５が所定の第4テーパー角(θ74)を持ち、コンタクトホール７３１、７３５が所定の第１テーパー角(θ71)を持つように形成する。前記パシベーション膜７５０は、無機絶縁膜として窒化膜を使用する。平坦化膜は有機絶縁膜として、ＢＣＢ膜を使用する。
図１１Ｂに示されるように、前記薄膜トランジスター７０１のソース/ドレーン電極７４１、７４５の中でドレーン電極７４５が露出するように前記パシベーション膜７５０と平坦化膜７６０を同時に乾式蝕刻し、６０゜以下、好ましくは、４０゜以下の第２テーパー角(θ72)を持つビアホール７５５を形成する。
以後、ビアホール７５５を通じて前記ドレーン電極７４５に連結されるアノード電極(図示せず)、有機発光層(図示せず)及びカソード電極(図示せず)を順次形成する。
図１２Ａ及び図１２Ｂは、本発明の第３実施形態による有機電界発光表示装置を製造する第２方法を説明するための工程断面図である。
第２製造方法は、ビアホールを形成する方法だけが第１方法と相異なる。即ち、図１２Ａに示されるように、薄膜トランジスター８０１が形成された絶縁基板８００上に窒化膜のような無機絶縁膜をパシベーション膜８５０に蒸着し、前記薄膜トランジスター８０１のソース/ドレーン電極８４１、８４５の中でドレーン電極８４５が露出されるように前記パシベーション膜８５０を乾式蝕刻して 1次ビアホール８５４を形成する。
図１２Ｂに示されるように、基板上に平坦化膜８６０としてＢＣＢ膜をコーティングした後に前記１次ビアホール８５４が露出されるように平坦化膜８６０上に感光膜８５３を形成する。前記感光膜８５３を蝕刻マスクで用いて前記平坦化膜８６０を乾式蝕刻して 2次ビアホール８５５を形成する。前記２次ビアホールは、６０゜以下、好ましくは、４０゜以下の第２テーパー角(θ82)を持つ。
図１３Ａ及び図１３Ｂは、本発明の第３実施形態による有機電界発光表示装置を製造する第３方法を説明するための工程断面図である。
第３製造方法は、光感光性有機絶縁膜を使用してビアホールを形成することだけが第２方法と相異なる。即ち、図１３Ａに示されるように、薄膜トランジスター９０１が形成された絶縁基板９００上に窒化膜のような無機絶縁膜をパシベーション膜９５０として蒸着し、前記薄膜トランジスター９０１のソース/ドレーン電極９４１、９４５の中でドレーン電極９４５が露出されるように前記パシベーション膜９５０を乾式蝕刻して 1次ビアホール９５４を形成する。
図１３Ｂに示されるように、基板上に平坦化膜９６０として光感光性有機膜、例えば、光反応性ＢＣＢ膜又は感光膜をコーティングした後に、露光工程を通じて前記 1次ビアホール９５４を露出させる２次ビアホール９５５を形成する。前記２次ビアホール９５５は６０゜以下、好ましくは、４０゜以下のテーパー角(θ92)を持つ。
本発明の第１〜第３実施形態による有機電界発光表示装置は、下部電極であるアノード電極を透過電極で形成して、上部電極であるカソード電極を反射電極で形成する背面発光構造、下部電極であるアノード電極を反射電極で形成してカソード電極を透過電極で形成する前面発光構造、そして下部電極であるアノード電極と上部電極であるカソード電極を透過電極で形成する両面発光構造の表示装置に適用可能である。
また、本発明の第１〜第３実施形態では、アノード電極、有機発光層及びカソード電極が順次積層された通常的な構造の有機電界発光表示装置に関して説明したが、カソード電極、有機発光層及びアノード電極が順次形成されたインバーテッド構造の有機電界発光表示装置にも適用可能である。また、蒸着法、インクジェット方式又はレーザー熱転写法などのような多様な方法を用いて有機発光層を形成する有機電界発光表示装置に皆適用可能である。
以上、本発明の好適な実施の形態について添付の図面を参照して詳細に説明したが、以上の説明及び添付図面における多くの特定詳細は本発明のより全般的理解のために提供されるだけ、これら特定事項が本発明の範囲内で所定の変形や変更が可能であることは、当該技術分野で通常の知識を有する者には自明なことであろう。
従来の背面発光形有機電界発光表示装置の断面図である。 従来のテーパーが形成されたパシベーション膜を具備した有機電界発光表示装置の断面図である。 従来の画素分離層を備えた有機電界発光表示装置の断面図である。 従来の有機電界発光表示装置において、カソード電極の段落により不良が発生することを示す写真である。 有機電界発光表示装置において、コンタクトホール又はビアホールのようなホールのテーパー角と不良発生数との関係を示すグラフである。 従来の有機電界発光表示装置において、発光領域の中でコンタクトホールとビアホール付近でダークポイントが発生することを示す写真である。 本発明の第１実施形態による有機電界発光表示装置の断面図である。 本発明の第１実施形態による有機電界発光表示装置において、コンタクトホールの最小テーパー角を求める原理を説明するための図である。 本発明の第１実施形態による有機電界発光表示装置において、アノード電極の最小テーパー角を求める原理を説明するための図である。 本発明の第２実施形態による有機電界発光表示装置の断面図である。 本発明の第３実施形態による有機電界発光表示装置の断面図である。 本発明の第３実施形態による有機電界発光表示装置を製造する第１方法を説明するための工程断面図である。 本発明の第３実施形態による有機電界発光表示装置を製造する第１方法を説明するための工程断面図である。 本発明の第３実施形態による有機電界発光表示装置を製造する第２方法を説明するための工程断面図である。 本発明の第３実施形態による有機電界発光表示装置を製造する第２方法を説明するための工程断面図である。 本発明の第３実施形態による有機電界発光表示装置を製造する第３方法を説明するための工程断面図である。 本発明の第３実施形態による有機電界発光表示装置を製造する第３方法を説明するための工程断面図である。 本発明の実施形態による有機電界発光表示装置において、コンタクトホール又はビアホールのテーパー角が６０゜以下である場合の正常な発光領域を示す写真である。
符号の説明
４００、５００、６００、７００、８００、９００ 絶縁基板
４１０、５１０、６１０、７１０、８１０、９１０ 半導体層
４２０、５２０、６２０、７２０、８２０、９２０ ゲート絶縁膜
４２５、５２５、６２５、７２５、８２５、９２５ ゲート電極
４３０、５３０、６３０、７３０、８３０、９３０ 層間絶縁膜
４５０、５５０、６５０、７５０、８５０、９５０ パシベーション膜
４７０、５７０、６７０ アノード電極
４８５、５８５、６８０ 有機発光層
４９０、５８０、６９０ カソード電極
７０１、８０１、９０１ 薄膜トランジスター


Claims (38)

  1. 絶縁基板と、
    前記絶縁基板上に形成された下部導電層と、
    前記下部導電層の上部に形成された上部導電層と、
    前記上/下部導電層の間に形成され、前記上/下部導電層を連結させる連結ホールを有する絶縁膜と、を備え、
    前記連結ホールは、６０゜以下のテーパー角を有すること
    を特徴とする平板表示装置。
  2. 前記連結ホールは、４５゜以下のテーパー角を有すること
    を特徴とする請求項１記載の平板表示装置 。
  3. 前記連結ホールは、１４゜以上のテーパー角を有すること
    を特徴とする請求項１記載の平板表示装置 。
  4. ソース/ドレーン領域を備える半導体層と、ゲート電極及びソース/ドレーン電極を備える薄膜トランジスターとをさらに含み、
    前記下部導電層は、前記ソース/ドレーン領域であり、
    前記上部導電層は、ソース/ドレーン電極であり、
    前記連結ホールは、前記ソース/ドレーン領域と前記ソース/ドレーン電極とを連結するためのコンタクトホールであること
    を特徴とする請求項１記載の平板表示装置。
  5. 少なくともソース/ドレーン電極を備える薄膜トランジスターと、前記薄膜トランジスターのソース/ドレーン電極の中で一つの電極に連結されるアノード電極とをさらに含み、
    前記下部導電層は、前記ソース/ドレーン電極の中で前記一つの電極であり、
    前記上部導電層は、前記アノード電極であり、
    前記連結ホールは、前記一つの電極とアノード電極とを連結するためのビアホールであること
    を特徴とする請求項１記載の平板表示装置。
  6. 絶縁基板上に形成されたソース/ドレーン領域を備える半導体層と、
    前記半導体層の上部に形成されたゲート電極と、
    前記半導体層のソース/ドレーン領域に連結されるソース/ドレーン電極と、
    前記半導体層とゲート電極との間の基板上に形成されたゲート絶縁膜と、
    前記ゲート電極と前記ソース/ドレーン電極との間の基板上に形成された層間絶縁膜と、を含み、
    前記ゲート絶縁膜と層間絶縁膜は、前記ソース/ドレーン領域と前記ソース/ドレーン電極とを各々連結させるためのコンタクトホールを備え、
    前記コンタクトホールは、６０゜以下のテーパー角を有すること
    を特徴とする薄膜トランジスタ 。
  7. 前記コンタクトホールは、４５゜以下のテーパー角を有すること
    を特徴とする請求項６記載の薄膜トランジスタ 。
  8. 前記ソース/ドレーン電極とゲート電極との間の距離が最小になる位置と、各コンタクトホールの底面エッジとの間の距離を‘ｄ１’で、ソース/ドレーン電極とゲート電極との間の距離が最小になる位置でのゲート絶縁膜と層間絶縁膜の厚さを‘ｄ２’で仮定する場合に、各コンタクトホールのテーパー角の最小値は、下記の式
    θ = ｔａｎ−１ (ｄ１/ｄ２)
    から決定されること
    を特徴とする請求項６記載の薄膜トランジスタ 。
  9. 絶縁基板上に形成された少なくともソース/ドレーン電極を備えた薄膜トランジスターと、
    前記ソース/ドレーン電極の中で一つの電極を露出させるビアホールを備える絶縁膜と、
    前記ビアホールを通じて前記一つの電極に連結されるアノード電極と、を含み、
    前記ビアホールは、６０゜以下のテーパー角を有し、
    前記アノード電極は、６０゜以下のテーパー角を有すること
    を特徴とする平板表示装置。
  10. 前記ビアホールは、４５゜以下のテーパー角を有し、前記アノード電極は、４５゜以下のテーパー角を有すること
    を特徴とする請求項９記載の平板表示装置。
  11. 前記アノード電極の厚さが‘ｄ１’で、テーパー角によるアノード電極の上面の長さとアノード電極の下面の長さの差を‘ｄ２’で仮定する場合に、前記アノード電極のテーパー角の最小値は、下記の式
    θ = ｔａｎ−１ (ｄ１/ｄ２)
    から決定されること
    を特徴とする請求項９記載の平板表示装置。
  12. 前記絶縁膜は、無機パシベーション膜と有機平坦化膜から選択される一つ以上の膜を含むこと
    を特徴とする請求項９記載の平板表示装置。
  13. 絶縁基板上に形成された下部電極と、
    前記下部電極上に形成された有機発光層と、
    前記有機発光層上に形成された上部電極と、を含み、
    前記下部電極は、６０゜以下のテーパー角を有し、
    前記アノード電極の厚さが‘ｄ１’で、テーパー角によるアノード電極の上面の長さとアノード電極の下面の長さとの差を‘ｄ２’で仮定する場合に、前記アノード電極のテーパー角の最小値は、下記の式
    θ = ｔａｎ−１ (ｄ１/ｄ２)
    から決定されること
    を特徴とする平板表示装置。
  14. 前記下部電極は、４５゜以下のテーパー角を有すること
    を特徴とする請求項１３記載の平板表示装置。
  15. 前記下部電極は、アノード電極とカソード電極の中で一つの電極であり、前記上部電極は、他の一つの電極であること
    を特徴とする請求項１３記載の平板表示装置。
  16. 前記下部電極が透過電極であり、上部電極は反射電極で作用して、前記有機発光層から発光された光は前記基板方向に放出されること
    を特徴とする請求項１３記載の平板表示装置。
  17. 前記下部電極は反射電極であり、上部電極は透過電極で作用して、前記有機発光層から発光された光は前記基板と反対方向に放出されること
    を特徴とする請求項１３記載の平板表示装置。
  18. 前記下部電極と前記上部電極は両方とも透過電極で作用して、前記有機発光層から発光された光が基板方向に放出されると同時に基板と反対方向にも放出されること
    を特徴とする請求項１３記載の平板表示装置。
  19. 前記有機発光層は、正孔注入層、正孔輸送層、発光層、正孔抑制層、電子輸送層及び電子注入層から選択される少なくとも一つ以上の薄膜を含むこと
    を特徴とする請求項１３記載の平板表示装置。
  20. 前記発光層は、レーザー熱転写法により形成された有機発光層、インクジェット方式により形成された有機発光層及び蒸着法により形成された有機発光層から選択される有機発光層を含むこと
    を特徴とする請求項１３記載の平板表示装置。
  21. ソース/ドレーン領域を備えた半導体層と、前記ソース/ドレーン領域の一部分を露出させるコンタクトホールを備えた第１絶縁膜と、前記コンタクトホールを通じて前記ソース/ドレーン領域に連結されるソース/ドレーン電極を備える薄膜トランジスターと、を含む絶縁基板と、
    前記絶縁基板上に順次形成され、前記ソース/ドレーン電極の中で一つを露出させるビアホールを備えた第２絶縁膜と、
    前記第２絶縁膜上に形成され、前記ビアホールを通じて前記薄膜トランジスターの一つの電極に連結される下部電極と、
    前記下部電極上に形成された有機発光層と、
    前記有機発光層上に形成された上部電極と、を含み、
    前記ビアホールは、６０゜以下のテーパー角を有し、
    前記下部電極は、６０゜以下のテーパー角を有すること
    を特徴とする平板表示装置。
  22. 前記ビアホールは、１４゜以上４５゜以下 のテーパー角を有し、前記下部電極は、２.９゜以上４５゜以下のテーパー角を有すること
    を特徴とする請求項２１記載の平板表示装置。
  23. 前記第２絶縁膜は、パシベーションのための絶縁膜と平坦化のための絶縁膜との積層構造であること
    を特徴とする請求項２１記載の平板表示装置。
  24. 前記下部電極は、アノード電極とカソード電極の中で少なくとも一つの電極であり、前記上部電極は、他の一つの電極であること
    を特徴とする請求項２１記載の平板表示装置。
  25. 前記有機発光層は、正孔注入層、正孔輸送層、発光層、正孔抑制層、電子輸送層及び電子注入層から選択される少なくとも一つ以上の薄膜を含み、前記発光層は、レーザー熱転写法により形成された有機発光層、インクジェット方式により形成された有機発光層及び蒸着法により形成された有機発光層から選択される有機発光層を含むこと
    を特徴とする請求項２１記載の平板表示装置。
  26. 前記下部電極は反射電極又は透過電極であり、上部電極は透過電極で作用して、前記有機発光層から発光される光が基板反対方向に放出されるか又は基板方向及び基板反対方向に放出されること
    を特徴とする請求項２１記載の平板表示装置。
  27. ソース/ドレーン領域を備えた半導体層と、半導体層上に形成されたゲート電極と、前記半導体層とゲート電極との間に形成された第１絶縁膜と、前記ソース/ドレーン領域の一部分を露出させるコンタクトホールを備えた第２絶縁膜と、前記コンタクトホールを通じて前記ソース/ドレーン領域に連結されるソース/ドレーン電極を備える薄膜トランジスターと、を含む絶縁基板と、
    前記絶縁基板上に形成され、前記ソース/ドレーン電極の中で一つを露出させるビアホールを備えた第３絶縁膜と、
    前記第３絶縁膜上に形成され、前記ビアホールを通じて前記薄膜トランジスターの一つの電極に連結される下部電極と、
    前記下部電極上に形成された有機発光層と、
    前記有機発光層上に形成された上部電極と、を含み、
    前記コンタクトホールは、６０゜以下のテーパー角を有し、
    前記ビアホールは、６０゜以下のテーパー角を有し、
    前記下部電極は、６０゜以下のテーパー角を有すること
    を特徴とする平板表示装置。
  28. 前記コンタクトホールは、１４゜以上４５゜以下のテーパー角を有し、前記ビアホールは、１４゜以上４５゜以下のテーパー角を有し、前記下部電極は、２.９゜以上４５゜以下のテーパー角を有すること
    を特徴とする請求項２７記載の平板表示装置。
  29. 前記下部電極は透過電極であり、前記上部電極は反射電極又は透過電極で作用して、前記有機発光層から発光される光が基板方向に放出されるか又は基板方向及び基板反対方向に放出されること
    を特徴とする請求項２７記載の平板表示装置。
  30. 前記ゲート電極は、前記コンタクトホールと同一であるテーパー角を有すること
    を特徴とする請求項２７記載の平板表示装置。
  31. 前記有機発光層は、正孔注入層、正孔輸送層、発光層、正孔抑制層、電子輸送層及び電子注入層から選択される少なくとも一つ以上の薄膜を含み、前記発光層はレーザー熱転写法により形成された有機発光層、インクジェット方式により形成された有機発光層及び蒸着法により形成された有機発光層から選択される有機発光層を含むこと
    を特徴とする請求項２７記載の平板表示装置。
  32. ソース/ドレーン領域を備えた半導体層と、前記半導体層の上部に形成されたゲート電極と、前記ゲート電極と半導体層との間に形成された第１絶縁膜と、前記ソース/ドレーン領域の一部分を露出させるコンタクトホールを備えた第２絶縁膜と、前記コンタクトホールを通じて前記ソース/ドレーン領域に連結されるソース/ドレーン電極を備える薄膜トランジスターと、を含む絶縁基板と、
    前記第２絶縁膜上に形成されて前記ソース/ドレーン電極の中で一つの電極に連結される下部電極と、
    前記下部電極の一部分を露出させる開口部を備えるパシベーションのための第３ 絶縁膜と、
    前記第３ 絶縁膜と下部電極上に形成される有機発光層と、
    前記有機発光層上に形成された上部電極と、を含み、
    前記コンタクトホールは、６０゜以下のテーパー角を有し、
    前記下部電極は、６０゜以下のテーパー角を有すること
    を特徴とする平板表示装置。
  33. 前記コンタクトホールは、１４゜以上４５゜以下のテーパー角を有し、前記下部電極は、２.９゜以上４５゜以下のテーパー角を有すること
    を特徴とする請求項３２記載の平板表示装置。
  34. 前記下部電極はアノード電極とカソード電極の中で少なくとも一つの電極であり、前記上部電極は他の一つの電極であること
    を特徴とする請求項３２記載の平板表示装置。
  35. 前記有機発光層は、正孔注入層、正孔輸送層、発光層、正孔抑制層、電子輸送層及び電子注入層から選択される少なくとも一つ以上の薄膜を含み、前記発光層は、レーザー熱転写法により形成された有機発光層、インクジェット方式により形成された有機発光層及び蒸着法により形成された有機発光層から選択される有機発光層を含むこと
    を特徴とする請求項３２記載の平板表示装置。
  36. 前記下部電極は透過電極であり、上部電極は反射電極又は透過電極で作用して、前記有機発光層から発光される光が基板方向に放出されるか又は基板方向及び基板反対方向に放出される こと
    を特徴とする請求項３２記載の平板表示装置。
  37. 前記ゲート電極は、前記コンタクトホールと同一であるテーパー角を有すること
    を特徴とする請求項３２記載の平板表示装置。
  38. 前記第３絶縁膜の開口部のテーパー角は、４０゜以下であること
    を特徴とする請求項３２記載の平板表示装置。
JP2004344946A 2003-11-27 2004-11-29 平板表示装置 Active JP4879478B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030084786A KR100611152B1 (ko) 2003-11-27 2003-11-27 평판표시장치
KR2003-084786 2003-11-27

Publications (2)

Publication Number Publication Date
JP2005159368A true JP2005159368A (ja) 2005-06-16
JP4879478B2 JP4879478B2 (ja) 2012-02-22

Family

ID=34464755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344946A Active JP4879478B2 (ja) 2003-11-27 2004-11-29 平板表示装置

Country Status (7)

Country Link
US (2) US7656087B2 (ja)
EP (1) EP1536465B1 (ja)
JP (1) JP4879478B2 (ja)
KR (1) KR100611152B1 (ja)
CN (1) CN100423284C (ja)
AT (1) ATE436090T1 (ja)
DE (1) DE602004021894D1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053355A (ja) * 2005-07-22 2007-03-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2008130539A (ja) * 2006-11-17 2008-06-05 Au Optronics Corp アクティブマトリックス有機発光ディスプレイの画素構造とその製造方法
WO2008123053A1 (ja) * 2007-03-30 2008-10-16 Toray Industries, Inc. ポジ型感光性樹脂組成物
WO2009028714A1 (en) * 2007-08-30 2009-03-05 Canon Kabushiki Kaisha Organic electroluminescence display apparatus
JP2011113736A (ja) * 2009-11-25 2011-06-09 Toshiba Mobile Display Co Ltd 有機ｅｌ装置及びその製造方法
JP2013012492A (ja) * 2012-09-10 2013-01-17 Sony Corp 表示装置
JP2014013775A (ja) * 2013-09-27 2014-01-23 Nitto Denko Corp 有機ｅｌデバイスの製造方法、および、有機ｅｌデバイス
JP2014044439A (ja) * 2005-07-22 2014-03-13 Semiconductor Energy Lab Co Ltd 表示装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002343578A (ja) * 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
JP4757550B2 (ja) * 2005-06-30 2011-08-24 株式会社 日立ディスプレイズ 表示装置およびその製造方法
KR100683791B1 (ko) 2005-07-30 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 기판 및 이를 구비한 평판 디스플레이장치
KR100731753B1 (ko) * 2005-09-26 2007-06-22 삼성에스디아이 주식회사 양면 발광 유기전계발광표시장치 및 그 제조 방법
KR100782458B1 (ko) * 2006-03-27 2007-12-05 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100805154B1 (ko) 2006-09-15 2008-02-21 삼성에스디아이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2008147418A (ja) * 2006-12-11 2008-06-26 Hitachi Ltd 薄膜トランジスタ装置、画像表示装置およびその製造方法
KR100838082B1 (ko) 2007-03-16 2008-06-16 삼성에스디아이 주식회사 유기발광 표시장치 및 그 제조방법
KR20100106309A (ko) * 2007-10-15 2010-10-01 이 아이 듀폰 디 네모아 앤드 캄파니 용액 처리된 전자 소자
US7635864B2 (en) * 2007-11-27 2009-12-22 Lg Electronics Inc. Organic light emitting device
EP2225776A4 (en) 2007-12-14 2013-01-16 Du Pont REAR PANEL STRUCTURES FOR ELECTRONIC DEVICES
US8536611B2 (en) * 2008-06-17 2013-09-17 Hitachi, Ltd. Organic light-emitting element, method for manufacturing the organic light-emitting element, apparatus for manufacturing the organic light-emitting element, and organic light-emitting device using the organic light-emitting element
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5126545B2 (ja) * 2009-02-09 2013-01-23 ソニー株式会社 表示装置の製造方法
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101394261B1 (ko) * 2010-03-29 2014-05-13 삼성디스플레이 주식회사 유기 발광 표시 장치
TWI439985B (zh) * 2010-08-26 2014-06-01 Chunghwa Picture Tubes Ltd 陣列基板及其製作方法
KR20120043404A (ko) 2010-10-26 2012-05-04 삼성모바일디스플레이주식회사 표시장치 및 이의 제조방법
KR101839930B1 (ko) * 2010-12-29 2018-04-27 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102013893B1 (ko) 2012-08-20 2019-08-26 삼성디스플레이 주식회사 평판표시장치 및 그의 제조방법
TWI545733B (zh) * 2014-02-11 2016-08-11 群創光電股份有限公司 顯示面板
TWI532154B (zh) * 2014-02-25 2016-05-01 群創光電股份有限公司 顯示面板及顯示裝置
CN104659038A (zh) * 2015-03-13 2015-05-27 京东方科技集团股份有限公司 显示背板及其制作方法、显示装置
CN105280633B (zh) * 2015-11-30 2019-01-01 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法
KR102642198B1 (ko) * 2016-04-04 2024-03-05 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102568781B1 (ko) * 2016-05-31 2023-08-22 삼성디스플레이 주식회사 유기발광 표시장치
CN106206672A (zh) * 2016-09-09 2016-12-07 深圳市华星光电技术有限公司 Amoled器件及其制作方法
CN207165572U (zh) * 2017-09-12 2018-03-30 京东方科技集团股份有限公司 一种阵列基板及显示装置
KR102052434B1 (ko) * 2017-12-11 2019-12-05 엘지디스플레이 주식회사 컨택 구조 및 이를 이용한 전계발광 표시장치
CN108445671A (zh) * 2018-03-16 2018-08-24 京东方科技集团股份有限公司 一种光路控制系统及显示装置
CN109904210B (zh) * 2019-03-27 2021-08-24 合肥鑫晟光电科技有限公司 一种显示基板及其制作方法、显示装置
CN209729911U (zh) 2019-06-19 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
KR20220004858A (ko) 2020-07-02 2022-01-12 삼성디스플레이 주식회사 화소 및 이를 구비하는 디스플레이 장치
KR20240025121A (ko) * 2022-08-17 2024-02-27 삼성디스플레이 주식회사 표시 패널 및 표시 패널의 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430228A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Manufacture of semiconductor device
JPS6433971A (en) * 1987-07-30 1989-02-03 Asahi Glass Co Ltd Thin film transistor
JPH08234683A (ja) * 1994-12-14 1996-09-13 Eastman Kodak Co 有機エレクトロルミネセンス媒体を用いたｔｆｔ−ｅｌ表示パネル
JPH0955508A (ja) * 1995-08-10 1997-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JPH10104659A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法
JPH10148845A (ja) * 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JPH10206888A (ja) * 1997-01-21 1998-08-07 Sharp Corp 液晶表示装置及びその製造方法
JP2001110575A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2001110566A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置の製造方法
JP2001230085A (ja) * 2000-02-17 2001-08-24 Denso Corp 有機電界発光素子
JP2003249370A (ja) * 2002-02-20 2003-09-05 Samsung Electronics Co Ltd アクティブマトリックス型有機電界発光表示装置及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430228U (ja) 1987-08-13 1989-02-23
JPS6433971U (ja) 1987-08-25 1989-03-02
KR950010703A (ko) * 1993-09-23 1995-04-28 박경팔 전계 방출 에미터 및 그 제조방법
US5728608A (en) * 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
TW364275B (en) 1996-03-12 1999-07-11 Idemitsu Kosan Co Organic electroluminescent element and organic electroluminescent display device
JPH1020331A (ja) * 1996-06-28 1998-01-23 Sharp Corp 液晶表示装置
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
TW408351B (en) 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100697413B1 (ko) * 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
TW439387B (en) * 1998-12-01 2001-06-07 Sanyo Electric Co Display device
TW469484B (en) 1999-03-26 2001-12-21 Semiconductor Energy Lab A method for manufacturing an electrooptical device
KR100325078B1 (ko) * 1999-06-25 2002-03-02 주식회사 현대 디스플레이 테크놀로지 유기 전계발광 표시소자의 제조방법
KR100582414B1 (ko) 1999-12-29 2006-05-23 매그나칩 반도체 유한회사 반도체 소자의 콘택 홀 형성방법
JP3943900B2 (ja) * 2000-11-09 2007-07-11 株式会社東芝 自己発光型表示装置
TW535137B (en) * 2000-11-09 2003-06-01 Toshiba Corp Self-illuminating display device
CN1174480C (zh) 2000-11-24 2004-11-03 友达光电股份有限公司 薄膜晶体管平面显示器的制作方法
JP2002202737A (ja) * 2000-12-28 2002-07-19 Nec Corp 発光素子の製造方法、発光素子
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100571003B1 (ko) 2001-02-06 2006-04-13 삼성에스디아이 주식회사 평판 표시 장치 및 그 제조 방법
KR100582724B1 (ko) 2001-03-22 2006-05-23 삼성에스디아이 주식회사 평판 디스플레이 장치용 표시 소자, 이를 이용한 유기전계발광 디바이스 및 평판 디스플레이용 표시 소자의제조 방법
JP3608613B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
KR100796795B1 (ko) * 2001-10-22 2008-01-22 삼성전자주식회사 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법
US6903377B2 (en) * 2001-11-09 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
US6731064B2 (en) * 2001-11-20 2004-05-04 International Business Machines Corporation Yield enchancement pixel structure for active matrix organic light-emitting diode displays
JP4071652B2 (ja) * 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2004031262A (ja) * 2002-06-28 2004-01-29 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンスパネル
KR100478759B1 (ko) * 2002-08-20 2005-03-24 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR100469398B1 (ko) * 2002-12-31 2005-02-02 엘지전자 주식회사 전계 방출 소자 및 제조 방법
EP1598796B1 (en) * 2003-02-28 2013-10-16 Semiconductor Energy Laboratory Co., Ltd. Display and folding mobile terminal
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR100611159B1 (ko) * 2003-11-29 2006-08-09 삼성에스디아이 주식회사 유기전계 발광표시장치
JP2006058332A (ja) * 2004-08-17 2006-03-02 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430228A (en) * 1987-07-27 1989-02-01 Nippon Telegraph & Telephone Manufacture of semiconductor device
JPS6433971A (en) * 1987-07-30 1989-02-03 Asahi Glass Co Ltd Thin film transistor
JPH08234683A (ja) * 1994-12-14 1996-09-13 Eastman Kodak Co 有機エレクトロルミネセンス媒体を用いたｔｆｔ−ｅｌ表示パネル
JPH0955508A (ja) * 1995-08-10 1997-02-25 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
JPH10104659A (ja) * 1996-09-26 1998-04-24 Toshiba Corp 多結晶シリコン薄膜トランジスタの製造方法
JPH10148845A (ja) * 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JPH10206888A (ja) * 1997-01-21 1998-08-07 Sharp Corp 液晶表示装置及びその製造方法
JP2001110575A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2001110566A (ja) * 1999-10-04 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置の製造方法
JP2001230085A (ja) * 2000-02-17 2001-08-24 Denso Corp 有機電界発光素子
JP2003249370A (ja) * 2002-02-20 2003-09-05 Samsung Electronics Co Ltd アクティブマトリックス型有機電界発光表示装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007053355A (ja) * 2005-07-22 2007-03-01 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014044439A (ja) * 2005-07-22 2014-03-13 Semiconductor Energy Lab Co Ltd 表示装置
JP2015099931A (ja) * 2005-07-22 2015-05-28 株式会社半導体エネルギー研究所 発光装置
US9099395B2 (en) 2005-07-22 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9917201B2 (en) 2005-07-22 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10103270B2 (en) 2005-07-22 2018-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2008130539A (ja) * 2006-11-17 2008-06-05 Au Optronics Corp アクティブマトリックス有機発光ディスプレイの画素構造とその製造方法
WO2008123053A1 (ja) * 2007-03-30 2008-10-16 Toray Industries, Inc. ポジ型感光性樹脂組成物
WO2009028714A1 (en) * 2007-08-30 2009-03-05 Canon Kabushiki Kaisha Organic electroluminescence display apparatus
JP2011113736A (ja) * 2009-11-25 2011-06-09 Toshiba Mobile Display Co Ltd 有機ｅｌ装置及びその製造方法
JP2013012492A (ja) * 2012-09-10 2013-01-17 Sony Corp 表示装置
JP2014013775A (ja) * 2013-09-27 2014-01-23 Nitto Denko Corp 有機ｅｌデバイスの製造方法、および、有機ｅｌデバイス

Also Published As

Publication number Publication date
EP1536465B1 (en) 2009-07-08
US7936125B2 (en) 2011-05-03
EP1536465A1 (en) 2005-06-01
US20050116630A1 (en) 2005-06-02
ATE436090T1 (de) 2009-07-15
US20090072729A1 (en) 2009-03-19
JP4879478B2 (ja) 2012-02-22
KR100611152B1 (ko) 2006-08-09
KR20050051076A (ko) 2005-06-01
DE602004021894D1 (de) 2009-08-20
CN100423284C (zh) 2008-10-01
US7656087B2 (en) 2010-02-02
CN1622361A (zh) 2005-06-01

Similar Documents

Publication Publication Date Title
JP4879478B2 (ja) 平板表示装置
TWI539591B (zh) 有機電致發光裝置及其製造方法
WO2019186807A1 (ja) 有機ｅｌ表示装置及びその製造方法
US7888856B2 (en) Organic electroluminescence device and display apparatus containing the same, method for making organic electroluminescence device and method for making display apparatus
KR100496425B1 (ko) 유기전계 발광표시장치 및 그의 제조방법
JP2008047540A (ja) 有機電界発光表示装置
US8624290B2 (en) Display device and method for manufacturing the same
WO2021244248A1 (zh) 显示面板及其制备方法、显示基板及其制备方法和显示装置
WO2019186806A1 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
JPWO2019186805A1 (ja) 有機ｅｌ表示装置及びその製造方法
JP5735535B2 (ja) 有機ｅｌ素子と、表示パネルおよび表示装置
JP2005227519A (ja) 表示装置の製造方法
US20230172009A1 (en) Organic light-emitting diode display device and manufacturing method thereof
US8587002B2 (en) Organic EL panel and method of manufacturing the same
JP2011014504A (ja) 有機ｅｌ表示装置およびその製造方法
JP2010153171A (ja) 有機ｅｌ装置
JP2009054603A (ja) 有機電界発光パネルの製造方法
KR100712212B1 (ko) 유기전계발광소자의 제조방법
JP6865249B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
WO2019242384A1 (zh) 显示面板背板结构、其制备方法及顶发射型显示面板
WO2020124841A1 (zh) 有机发光器件及其制作方法
TWI643244B (zh) 金屬導線及薄膜電晶體陣列面板之製造方法
KR20200044520A (ko) 유기 발광 표시 장치
JP6694988B2 (ja) 有機ｅｌ表示装置及び有機ｅｌ表示装置の製造方法
KR20080109383A (ko) 유기 전계 발광 표시 장치 및 그 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090807

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20090828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111006

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4879478

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250