KR950010703A - 전계 방출 에미터 및 그 제조방법 - Google Patents
전계 방출 에미터 및 그 제조방법 Download PDFInfo
- Publication number
- KR950010703A KR950010703A KR1019930019502A KR930019502A KR950010703A KR 950010703 A KR950010703 A KR 950010703A KR 1019930019502 A KR1019930019502 A KR 1019930019502A KR 930019502 A KR930019502 A KR 930019502A KR 950010703 A KR950010703 A KR 950010703A
- Authority
- KR
- South Korea
- Prior art keywords
- tip
- emitter
- gate electrode
- nitride film
- film
- Prior art date
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
본 발명은 각종 표시소자, 광원, 고속 스위칭소자, 마이크로 센서 등에 이용되는 전자원 가운데 전계효과에 의해 방출되는 전계 전자 방출 소자의 구조 및 그 제조방법에 관한 것으로 전자 추출 전극인 게이트 전극 상에 질화막을 형성시키므로써 양이온 충격(Bombardment)이나 팁(Tip)선단의 국부적 열화(Local hetating)에 의해 발생되는 게이트 전극 및 팁의 마모를 효과적으로 감소시킬 수 있는 고신뢰성의 실리콘 전계 방출 에미터를 실현할 수 있게 된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(A)도 내지 제2(J)도는 본 발명에 따른 전계 방출 에미터 구조 및 그 제조공정을 도시한 단면도이다.
Claims (7)
- 고농도의 불순물이 확산된 실리콘 기판과 상기 기판과 일체로 원추형구조로 돌출 형성된 에미터 팁과 상기 실리콘 기판 및 에미터팁 상에 형성된 캐소드 전극과 상기 캐소드 전극 상부에 형성되며 상기 에미터 팁의 근접에서 개구된 절연층과 상기 개구된 절연층 상부에 형성되며 상기 절연층 개구측으로 돌출된 게이트 전극, 및 상기 게이트 전극 상에 게이트 전극 및 팁의 마모를 감소시키기 위하여 형성된 질화막으로 이루어짐을 특징으로 하는 실리콘 전계 방출 에미터.
- 제1항에 있어서 상기 캐소드 전극 및 팁 선단을 형성하는 고융점 금속은 No, W, Nb중 선택된 어느 하나로 이루어짐을 특징으로 하는 실리콘 전계 방출 에미터.
- 제1항에 있어서 상기 유전체층은 폴리이미드 및 SOG(spin on glass)등의 산화물 계열로 이루어짐을 특징으로 하는 실리콘 전계 방출 에미터.
- 고농도의 불순물이 확산된 실리콘기판을 고온 산화시킨 후 사진식각하여 산화마스크를 형성하는 공정과, 상기 마스크를 이용하여 상기 실리콘 기판을 드라이 에칭한뒤 열산화법으로 샤프닝(Sharpning)산화하여 열산화막을 형성하는 공정과, HF 용액 또는 BHF 용액을 이용한 습식 에칭에 의해 상기 열산화막 및 마스크를 스트립하여 원추형 구조를 가지고 기판과 일체로 이루어지도록 에미터를 형성하는 공정과, 상기 에미터와 기판 상에 고융점 금속을 스퍼터링법으로 증착하여 캐소드 전극 및 팁 선단을 형성하는 공정과 화학기상증착법 또는 스퍼터링법을 이용하여 상기 팁 선단 및 캐소드 전극 상에 절연막을 적층하는 공정과, 상기 절연막 상에 스퍼터링법으로 게이트 전극을 형성한 뒤 상기 게이트 전극 상에 화학기상증착법을 이용하여 질화막을 형성하는 공정과, 상기 질화막 상에 유전막을 스핀 코팅하는 공정과, 상기 팁 선단 상에 형성된 질화막의 일부가 드러나도록 유전막을 에치 백하는 공정과, 상기 원추형 에미터의 팁 선단이 노출되도록 팁 선단 상부의질화막과 게이트 전극 및 절연막을 습식식각하는 공정, 및 상기 질화막 상단에 형성되어 있는 유전체층을 스트립하는 공정으로 이루어짐을 특징으로 하는 실리콘 전계 방출 에미터 제조방법.
- 제4항에 있어서 상기 게이트 전극은 Mo, Cr 중 선택된 어느 하나로 형성됨을 특징으로 하는 실리콘 전계 방출 에미터 제조방법.
- 제4항에 있어서 상기 질화막은 1000~2000Å의 두께로 형성됨을 특징으로 하는 실리콘 전계 방출 에미터 제조방법.
- 제4항에 있어서 상기 원추형 에미터의 팁 선단이 노출되도록 팁 선단 상부의 질화막과 게이트 전극 및 절연막을 습식식각하는 공정은 유전체층 하부의 원추형 상에 적층되어 있는 질화막의 일부를 습식식각하는 공정과, 상기 게이트전극의 일부를 상기 개구된 질화막과 동일 패턴으로 습식식각하는 공정과 상기 게이트 전극 하부에 형성된 산화물 절연막을 실리콘 기판에 대하여 약 45°각도로 경사지게 습식식각하는 공정으로 이루어져 상기 게이트 전극 및 질화막이 상기 절연막 개구측으로 돌출되도록 형성됨을 특징으로 하는 실리콘 전계 방출 에미터의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930019502A KR950010703A (ko) | 1993-09-23 | 1993-09-23 | 전계 방출 에미터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930019502A KR950010703A (ko) | 1993-09-23 | 1993-09-23 | 전계 방출 에미터 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950010703A true KR950010703A (ko) | 1995-04-28 |
Family
ID=66823995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930019502A KR950010703A (ko) | 1993-09-23 | 1993-09-23 | 전계 방출 에미터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950010703A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290140B1 (ko) * | 1998-09-10 | 2001-06-01 | 구자홍 | 전계자방출소자와그제조방법 |
| KR100611152B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 평판표시장치 |
| KR100741962B1 (ko) * | 2003-11-26 | 2007-07-23 | 삼성에스디아이 주식회사 | 평판표시장치 |
-
1993
- 1993-09-23 KR KR1019930019502A patent/KR950010703A/ko not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290140B1 (ko) * | 1998-09-10 | 2001-06-01 | 구자홍 | 전계자방출소자와그제조방법 |
| KR100741962B1 (ko) * | 2003-11-26 | 2007-07-23 | 삼성에스디아이 주식회사 | 평판표시장치 |
| US8063550B2 (en) | 2003-11-26 | 2011-11-22 | Samsung Mobile Display Co., Ltd. | Flat panel display with taper reducing layer |
| KR100611152B1 (ko) * | 2003-11-27 | 2006-08-09 | 삼성에스디아이 주식회사 | 평판표시장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940018911A (ko) | 실리콘 전계방출에미터 및 그 제조방법 | |
| KR940016874A (ko) | 실리콘 전계방출 소자 및 그의 제조방법 | |
| CN113104808A (zh) | 一种悬空二维材料器件及规模化制备方法 | |
| KR960042876A (ko) | 원추형 이미터 전극이 있는 전계 방출형 냉음극 장치 및 그의 제조방법 | |
| KR950010703A (ko) | 전계 방출 에미터 및 그 제조방법 | |
| KR970013427A (ko) | 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법 | |
| KR940016597A (ko) | 절연체 위에 단결정 반도체 제조방법 | |
| KR960005662A (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
| JPS59136971A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| KR970008265A (ko) | 금속이 코팅된 3극 필드 에미터 제조방법 | |
| KR100212531B1 (ko) | 이중 게이트 산화막을 갖는 fed 장치의 제조방법 | |
| KR0133537B1 (ko) | 이중 게이트형 박막트랜지스터 | |
| KR100262199B1 (ko) | 전계방출 캐소드 및 이의 제조방법 | |
| KR100205057B1 (ko) | 게이트와 팁간의 간격 제어가 가능한 에프이디 제조방법 | |
| KR100199295B1 (ko) | 전계방출소자 제조 방법 | |
| KR950020855A (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| KR940018928A (ko) | 복수의 절연막을 구비한 전계전자방출소자 및 그의 제조방법 | |
| KR960014805B1 (ko) | 브이엠디 구조 및 그 제조방법 | |
| KR950007349B1 (ko) | 실리콘 양자간섭 트랜지스터의 제조방법 | |
| KR960003495B1 (ko) | 박막 기술을 이용한 진공소자의 제조방법 | |
| KR0156446B1 (ko) | 자기정열법에 의한 3극 필드 에미터 제조방법 | |
| KR0176086B1 (ko) | 진공소자의 제조방법 | |
| KR970017776A (ko) | 박막형 에미터를 갖는 3극 필드 에미터 제조방법 | |
| JPS61281523A (ja) | コンタクト形成法 | |
| JPS56165338A (en) | Semiconductor device and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |