JP2005100660A - 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ - Google Patents

強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ Download PDF

Info

Publication number
JP2005100660A
JP2005100660A JP2003302900A JP2003302900A JP2005100660A JP 2005100660 A JP2005100660 A JP 2005100660A JP 2003302900 A JP2003302900 A JP 2003302900A JP 2003302900 A JP2003302900 A JP 2003302900A JP 2005100660 A JP2005100660 A JP 2005100660A
Authority
JP
Japan
Prior art keywords
ferroelectric
ferroelectric film
film
pzt
mol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003302900A
Other languages
English (en)
Other versions
JP3791614B2 (ja
Inventor
Takeshi Kijima
健 木島
泰彰 ▲濱▼田
Yasuaki Hamada
Eiji Natori
栄治 名取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003302900A priority Critical patent/JP3791614B2/ja
Priority to US10/690,021 priority patent/US7255941B2/en
Priority to PCT/JP2003/013556 priority patent/WO2004038733A1/ja
Priority to KR1020067024276A priority patent/KR100738303B1/ko
Priority to KR1020067024280A priority patent/KR100813348B1/ko
Priority to KR1020067024275A priority patent/KR100740742B1/ko
Priority to KR20047018844A priority patent/KR100810858B1/ko
Priority to CN 200610172524 priority patent/CN1983462B/zh
Priority to EP20030758823 priority patent/EP1555678B1/en
Priority to CN2006101725263A priority patent/CN1983464B/zh
Publication of JP2005100660A publication Critical patent/JP2005100660A/ja
Priority to US11/286,284 priority patent/US20060088731A1/en
Priority to US11/286,286 priority patent/US7371473B2/en
Application granted granted Critical
Publication of JP3791614B2 publication Critical patent/JP3791614B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C01G33/006—Compounds containing, besides niobium, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G35/00—Compounds of tantalum
    • C01G35/006—Compounds containing, besides tantalum, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/01—Particle morphology depicted by an image
    • C01P2004/04—Particle morphology depicted by an image obtained by TEM, STEM, STM or AFM
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/80—Particles consisting of a mixture of two or more inorganic phases
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/80—Compositional purity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

【課題】 １Ｔ１Ｃ、２Ｔ２Ｃ及び単純マトリクス型強誘電体メモリのいずれにも使用可能なヒステリシス特性を持つ強誘電体キャパシタに好適な強誘電体膜を提供する。
【解決手段】 本発明の強誘電体膜１０１は、ＡＢ１−ｘＮｂｘＯ３の一般式で示され、Ａ元素は、少なくともＰｂからなり、Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、Ｗ及びＨｆのうち、少なくとも一つ以上からなり、０．０５≦ｘ＜１の範囲でＮｂを含む酸化物から形成されている。
【選択図】 図１

Description

本発明は、強誘電体膜、及びその製造方法、ならびに強誘電体膜を有する強誘電体キャパシタを用いて構成される強誘電体メモリ、圧電素子、及び半導体素子に関する。
近年、ＰＺＴ、ＳＢＴ等の強誘電体膜や、これを用いた強誘電体キャパシタ、強誘電体メモリ装置等の研究開発が盛んに行われている。強誘電体メモリ装置の構造は１Ｔ、１Ｔ１Ｃ、２Ｔ２Ｃ、単純マトリクス型に大別できる。この中で、１Ｔ型は構造上キャパシタに内部電界が発生するためリテンション（データ保持）が１ヶ月と短く、半導体一般で要求される１０年保証は不可能といわれている。１Ｔ１Ｃ型、２Ｔ２Ｃ型は、ＤＲＡＭと殆ど同じ構成であり、かつ選択用トランジスタを有するために、ＤＲＡＭの製造技術を生かすことが出来、かつＳＲＡＭ並みの書き込み速度が実現されるため、現在までに２５６ｋｂｉｔ以下の小容量品が商品化されている。
これまで強誘電体材料としては、主にＰｂ（Ｚｒ、Ｔｉ）Ｏ３（ＰＺＴ）が用いられているが、同材料の場合、Ｚｒ／Ｔｉ比が５２／４８あるいは４０／６０といった、稜面体晶及び正方晶の混在領域及びその近傍の組成が用いられ、かつＬａ、Ｓｒ、Ｃａといった元素をドーピングされて用いられている。この領域が用いられているのは、メモリ素子に最も必要な信頼性を確保するためである。もともとヒステリシス形状はＴｉをリッチに含む正方晶領域が良好であるのだが、イオン性結晶構造に起因するショットキー欠陥が発生し、このことが原因で、リーク電流特性あるいはインプリント特性（いわゆるヒステリシスの変形の度合い）不良が発生してしまい、信頼性を確保することが困難である。
一方、単純マトリックス型は、１Ｔ１Ｃ型、２Ｔ２Ｃ型に比べセルサイズが小さく、またキャパシタの多層化が可能であるため、高集積化、低コスト化が期待されている。
また、従来の単純マトリクス型強誘電体メモリ装置に関しては、日本国特開平９−１１６１０７号公報等に開示されている。同公開公報においては、メモリセルへのデータ書き込み時に、非選択メモリセルへ書き込み電圧の１／３の電圧を印加する駆動方法が開示されている。
しかしながら、この技術においては、動作に必要とされる強誘電体キャパシタのヒステリシスループに関しては、具体的に記載されていない。実際に動作が可能な単純マトリクス型強誘電体メモリ装置を得るには角型性の良好なヒステリシスループが必要不可欠である。これに対応可能な強誘電体材料としては、Ｔｉリッチな正方晶のＰＺＴが候補として考えられるが、既述の１Ｔ１Ｃ及び２Ｔ２Ｃ型強誘電体メモリ同様、信頼性の確保が最重要課題となる。
また、ＰＺＴ正方晶は、メモリ用途に適した角型性を有するヒステリシス特性を示すが、信頼性に乏しく実用化されていない。その理由は、以下の通りである。
まず、結晶化後のＰＺＴ正方晶薄膜は、Ｔｉ含有率が高ければ高いほど、リーク電流密度が高くなる傾向がある。加えて、＋あるいは−方向のどちらか一方に一回だけデータを書き込んで、１００℃に加熱保持した後、データを読み出す、いわゆるスタティックインプリント試験を行うと、２４ｈ後には、殆ど書き込んだデータが残っていない。これらは、イオン性結晶であるＰＺＴ及びＰＺＴの構成元素であるＰｂとＴｉ自身の抱える本質的なものであり、このことが構成元素の大部分がＰｂ及びＴｉからなるＰＺＴ正方晶薄膜の抱える最大の課題となっている。この課題は、ＰＺＴペロブスカイトがイオン性結晶であることが大きく、ＰＺＴが抱える本質的なものである。
図３５は、ＰＺＴの各構成元素の結合にまつわる主なエネルギーの一覧である。ＰＺＴは結晶化後に酸素空孔を多く含むことが知られている。すなわち、図３５より、Ｐｂ−ＯはＰＺＴ構成元素中、結合エネルギーが最も小さく、焼成加熱時や、分極反転時に簡単に切れることが予想される。すなわち、Ｐｂが抜けると電荷中性の原理よりＯが抜けてしまう。
次に、インプリント試験等の加熱保持時には、ＰＺＴの各構成元素は振動し衝突を繰り返していることになるが、ＰＺＴ構成元素中でＴｉは最も軽く、高温保持時の振動衝突により抜け易い。したがって、Ｔｉが抜けると電荷中性の原理よりＯが抜ける。また、Ｐｂ：＋２、Ｔｉ:＋４の最大価数で結合に寄与しているため、Ｏが抜ける以外に電荷中性が成り立たない。すなわち、ＰＺＴはＰｂ及びＴｉといった陽イオン１つに対しＯという陰イオンが２つ抜けやすく、いわゆるショットキー欠陥を容易に形成する。
ここで、ＰＺＴ結晶中の酸素欠損によるリーク電流の発生のメカニズムについて説明する。図３６（Ａ）〜図３６（Ｃ）は、一般式ＡＢＯ２．５で表されるブラウンミラライト型結晶構造を有する酸化物結晶におけるリーク電流の発生を説明するための図である。図３６（Ａ）に示すように、ブラウンミラライト型結晶構造は、一般式ＡＢＯ３で表されるＰＺＴ結晶などが持つペロブスカイト型結晶構造に対して酸素欠損を有する結晶構造である。そして、図３６（Ｂ）に示すように、ブラウンミラライト型結晶構造では、陽イオンの隣は酸素イオンが来るため、陽イオン欠陥は、あまりリーク電流増大の原因にはなりにくい。しかしながら、図３６（Ｃ）に示すように、酸素イオンはＰＺＴ結晶全体に直列で繋がっており、酸素欠損が増えることにより結晶構造がブラウンミラライト型結晶構造となると、リーク電流もそれに従って増大してしまうのである。
また、上記したリーク電流の発生に加えて、ＰｂおよびＴｉの欠損や、それに伴うＯの欠損は、いわゆる格子欠陥であり、図３７に示すような空間電荷分極の原因となる。すると、ＰＺＴ結晶には強誘電体の分極による電界によって格子欠陥による反電界が生じてしまい、いわゆるバイアス電位が掛かった状態となり、この結果、ヒステリシスがシフトあるいは減極してしまう。さらに、この現象は、温度が高くなるほど速やかに生じてしまう。
以上はＰＺＴの抱える本質的な問題であり、純粋なＰＺＴでは上記の問題を解決困難であると考えられ、現在に至るまで正方晶のＰＺＴを用いたメモリ素子で十分な特性を有するものは実現していない。
本発明の目的は、１Ｔ１Ｃ、２Ｔ２Ｃ及び単純マトリクス型強誘電体メモリのいずれにも使用可能なヒステリシス特性を持つ強誘電体キャパシタを含む、１Ｔ１Ｃ、２Ｔ２Ｃ及び単純マトリクス型強誘電体メモリを提供することにある。また、本発明の他の目的は、上記強誘電体メモリに好適な強誘電体膜およびその製造方法を提供することにある。さらに、本発明の他の目的は、上記強誘電体膜を用いた圧電素子および半導体素子を提供することにある。
（１）本発明に係る強誘電体膜は、ＡＢ１−ｘＮｂｘＯ３の一般式で示され、Ａ元素は、少なくともＰｂからなり、Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、Ｗ及びＨｆのうち、少なくとも一つ以上の組み合わせからなり、０．０５≦ｘ＜１の範囲でＮｂを含む。
また、本発明に係る強誘電体膜において、Ａ元素は、Ｐｂ１−ｙＬｎｙからなり、Ｌｎは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕのうち、少なくとも一つ以上の組み合わせからなり、かつ０＜ｙ≦０．２の範囲であることができる。
（２）また、本発明に係る強誘電体膜は、（Ｐｂ１−ｙＡｙ）（Ｂ１−ｘＮｂｘ）Ｏ３の一般式で示され、Ａ元素は、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕのうち、少なくとも一つ以上の組み合わせからなり、Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、Ｗ及びＨｆのうち、一つ以上の組み合わせからなり、０．０５≦ｘ＜１の範囲でＮｂを含む。
また、本発明に係る強誘電体膜において、０．１≦ｘ≦０．３の範囲でＮｂを含むことができる。
（３）また、本発明に係る強誘電体膜は、ＰＺＴ系強誘電体膜であって、Ｚｒ組成よりもＴｉ組成が多く、かつＴｉ組成のうち、２．５モル％以上４０モル％以下がＮｂに置換されている。
また、本発明に係る強誘電体膜において、Ｔｉ組成のうち、１０モル％以上３０モル％以下をＮｂに置換することができる。
また、本発明に係る強誘電体膜において、前記ＰＺＴ系強誘電体膜は、正方晶系および稜面体晶系の少なくとも一方の結晶構造を有することができる。
また、本発明に係る強誘電体膜において、０．５モル％以上のＳｉ或いはＳｉ及びＧｅを含むことができる。
また、本発明に係る強誘電体膜において、０．５モル％以上、５モル％未満のＳｉ或いはＳｉ及びＧｅを含むことができる。
（４）また、本発明に係る強誘電体膜は、ＡＢＯ３の一般式で表され、Ａサイトの構成元素としてＰｂを含み、Ｂサイトの構成元素として少なくともＺｒおよびＴｉを含むＰＺＴ系強誘電体膜において、ＡサイトのＰｂ欠損量が前記ＡＢＯ３の化学量論的組成に対して多くとも２０モル％以下である。
また、本発明の強誘電体膜において、前記ＡサイトのＰｂ欠損量の１／２に相当する組成比でＢサイトにＮｂを含むことができる。
また、本発明に係る強誘電体膜おいて、ＢサイトにおけるＴｉ組成がＺｒ組成よりも高く、かつ稜面体晶系の結晶構造を有することができる。
また、本発明に係る上記（３）および（４）の強誘電体膜は、ゾルゲル溶液を用いて形成することができる。
（５）また、本発明に係る強誘電体膜の製造方法は、上記（３）および（４）の強誘電体膜の製造方法であって、前記ゾルゲル溶液として、ＰｂＺｒＯ３用ゾルゲル溶液、ＰｂＴｉＯ３用ゾルゲル溶液、およびＰｂＮｂＯ３用ゾルゲル溶液を混合したものを用いる。
また、本発明に係る強誘電体膜の製造方法において、前記ゾルゲル溶液として、さらにＰｂＳｉＯ３用ゾルゲル溶液を混合したものを用いることができる。
（６）また、本発明の強誘電体膜の製造方法は、上記（４）の強誘電体膜の製造方法であって、Ａサイトの構成元素であるＰｂの化学量論的組成を１とした場合に、Ｐｂが０．９〜１．２の範囲で含まれるゾルゲル溶液を用いて形成する。
（７）また、本発明の強誘電体膜の製造方法は、前記ＰＺＴ系強誘電体膜を、白金系金属からなる金属膜上に形成することを含むことができる。
（８）また、本発明の強誘電体膜の製造方法において、前記白金系金属は、ＰｔおよびＩｒの少なくともいずれか一つであることができる。
（９）また、本発明は、上記強誘電体膜を用いた、強誘電体メモリ、圧電素子、および半導体素子に適用することができる。
（１０）本発明に係る強誘電体メモリは、予めＳｉウェハ上に形成されたＣＭＯＳトランジスタのソース或いはドレイン電極のどちらかと導通している第１電極と前記第１電極上に形成された強誘電体膜、前記強誘電体膜上に形成された第２電極、とを含み、前記第１電極、前記強誘電体膜及び前記第２電極によって構成されるキャパシタが、予めＳｉウェハ上に形成されたＣＭＯＳトランジスタによって選択動作を行う強誘電体メモリであって、前記強誘電体膜は、Ｔｉ比率が５０％以上の正方晶ＰＺＴからなり、Ｔｉ組成のうち５モル％以上４０モル％以下がＮｂで置換され、同時に１モル％以上のＳｉ及びＧｅを含む強誘電体膜からなる。
（１１）また、本発明に係る強誘電体メモリは、予め作りこまれた第１電極と、前記第１電極と交差する方向に配列された第２電極と、少なくとも前記第１電極と前記第２電極との交差領域に配置された強誘電体膜とを、含み、前記第１電極、前記強誘電体膜及び前記第２電極によって構成されるキャパシタがマトリクス状に配置された強誘電体メモリであって、前記強誘電体膜は、Ｔｉ比率が５０％以上の正方晶ＰＺＴからなり、Ｔｉ組成のうち５モル％以上４０モル％以下がＮｂで置換され、同時に１モル％以上のＳｉ及びＧｅを含む強誘電体膜からなる。
（１２）本発明に係る強誘電体メモリの製造方法は、第１の原料溶液であるＰｂＺｒＯ３形成用ゾルゲル溶液と第２の原料溶液であるＰｂＴｉＯ３形成用ゾルゲル溶液と第３の原料溶液であるＰｂＮｂＯ３形成用ゾルゲル溶液と第４の原料溶液であるＰｂＳｉＯ３形成用ゾルゲル溶液をコート後に結晶化する工程を含み、前記、第１、第２、及び第３の原料溶液は、強誘電体層を形成するための原料液であり、第４の原料溶液は、第１、第２、及び第３の原料溶液を強誘電体層として形成するために必要不可欠な触媒効果を有する常誘電体層を生成するための原料液である。
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。
１．強誘電体膜、強誘電体キャパシタ、およびそれらの製造方法
図１は、本発明の実施形態に係る強誘電体膜１０１を用いた強誘電体キャパシタ１００を模式的に示す断面図である。
図１に示すように、強誘電体キャパシタ１００は、強誘電体膜１０１、第１電極１０２、および第２電極１０３から構成される。
第１電極１０２及び第２電極１０３は、Ｐｔ、Ｉｒ、Ｒｕ等の貴金属の単体または前記貴金属を主体とした複合材料よりなる。第１電極１０２及び第２電極１０３に強誘電体の元素が拡散すると電極と強誘電体膜１０１との界面部に組成ずれが生じヒステリシスの角型性が低下するため、第１電極１０２及び第２電極１０３には強誘電体の元素が拡散しない緻密性が要求される。第１電極１０２及び第２電極１０３の緻密性を上げるためには、例えば、質量の重いガスでスパッタ成膜する方法、Ｙ、Ｌａ等の酸化物を貴金属電極中に分散させる等の方法がとられる。
強誘電体膜１０１は、Ｐｂ、Ｚｒ、Ｔｉを構成元素として含む酸化物からなるＰＺＴ系強誘電体を用いて形成される。特に、本実施の形態では、この強誘電体膜１０１をＴｉサイトにＮｂをドーピングしたＰｂ（Ｚｒ、Ｔｉ、Ｎｂ）Ｏ３（ＰＺＴＮ）を採用することを特徴とする。
ＮｂはＴｉとサイズ（イオン半径が近く、原子半径は同一である。）がほぼ同じで、重さが２倍あり、格子振動による原子間の衝突によっても格子から原子が抜けにくい。また原子価は、＋５価で安定であり、たとえＰｂが抜けても、Ｎｂ５＋によりＰｂ抜けの価数を補うことができる。また結晶化時に、Ｐｂ抜けが発生したとしても、サイズの大きなＯが抜けるより、サイズの小さなＮｂが入る方が容易である。
また、Ｎｂは＋４価も存在するため、Ｔｉ４＋の代わりは十分に行うことが可能である。更に、実際にはＮｂは共有結合性が非常に強く、Ｐｂも抜け難くなっていると考えられる（Ｈ．Ｍｉｙａｚａｗａ，Ｅ．Ｎａｔｏｒｉ，Ｓ．Ｍｉｙａｓｈｉｔａ；Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３９（２０００）５６７９）。
これまでも、ＰＺＴへのＮｂドーピングは、主にＺｒリッチの稜面体晶領域で行われてきたが、その量は、０．２〜０．０２５ｍｏｌ％（Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ，８４（２００１）９０２；Ｐｈｙｓ．Ｒｅｖ．Ｌｅｔ，８３（１９９９）１３４７）程度と、極僅かなものである。このようにＮｂを多量にドーピングすることができなかった要因は、Ｎｂを例えば１０モル％添加すると、結晶化温度が８００℃以上に上昇してしまうことによるものであったと考えられる。
そこで、強誘電体膜１０１を形成する際には、更にＰｂＳｉＯ３シリケートを例えば、１〜５モル％の割合で添加することが好ましい。これによりＰＺＴＮの結晶化エネルギーを軽減させることができる。すなわち、強誘電体膜１０１の材料としてＰＺＴＮを用いる場合、Ｎｂ添加とともに、ＰｂＳｉＯ３シリケートとを添加することでＰＺＴＮの結晶化温度の低減を図ることができる。
また、本実施の形態において、強誘電体膜１０１には、ＰＺＴに対してＮｂに代えてＴａ、Ｗ、Ｖ、Ｍｏを添加物質として加えても同等の効果を有する。また、Ｍｎを添加物質として用いてもＮｂに準じた効果を有する。また、同様の考え方で、Ｐｂ抜けを防止するために、＋３価以上の元素でＰｂを置換することも考えられ、これらの候補として、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕなどのランタノイド系が挙げられる。加えて、結晶化を促進する添加剤として、シリケート（Ｓｉ）ではなくゲルマネート（Ｇｅ）を用いることもできる。図４２（Ａ）に、ＰＺＴに対してＮｂに代えて１０モル％のＴａを添加物質として用いた場合のヒステリシス特性を示す。また、図４２（Ｂ）に、ＰＺＴに対してＮｂに代えて１０モル％のＷを添加物質として用いた場合のヒステリシス特性を示す。Ｔａを用いた場合にもＮｂ添加と同等の効果が得られることが分かる。また、Ｗを用いた場合にも絶縁性の良好なヒステリシス特性が得られる点でＮｂ添加と同等の効果があることが分かる。
次に、本実施の形態の強誘電体キャパシタ１００に適用されるＰＺＴＮ強誘電体膜１０１の成膜方法の一例を述べる。
ＰＺＴＮ強誘電体膜１０１は、Ｐｂ、Ｚｒ、Ｔｉ、およびＮｂの少なくともいずれかを含む第１〜第３の原料溶液からなる混合溶液を用意し、これらの混合液に含まれる酸化物を熱処理等により結晶化させて得ることができる。
第１の原料溶液としては、ＰＺＴＮ強誘電体相の構成金属元素のうち、Ｐｂ及びＺｒによるＰｂＺｒＯ３ペロブスカイト結晶を形成するため縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。
第２の原料溶液としは、ＰＺＴＮ強誘電体相の構成金属元素のうち、Ｐｂ及びＴｉによるＰｂＴｉＯ３ペロブスカイト結晶を形成するため縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。
第３の原料溶液としては、ＰＺＴＮ強誘電体相の構成金属元素のうち、Ｐｂ及びＮｂによるＰｂＮｂＯ３ペロブスカイト結晶を形成するため縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液が例示できる。
上記第１、第２及び第３の原料溶液を用いて、例えば、ＰｂＺｒ０．２Ｔｉ０．８Ｎｂ０．２Ｏ３（ＰＺＴＮ）からなる強誘電体膜１０１を形成する場合、(第１の原料溶液)：(第２の原料溶液)：(第３の原料溶液)＝２：６：２の比で混合することになるが、この混合溶液をそのまま結晶化させようとしても、ＰＺＴＮ強誘電体膜１０１を作製するには、高い結晶化温度を必要とする。すなわち、Ｎｂを混合すると、結晶化温度が急激に上昇してしまい、７００℃以下の素子化可能な温度範囲では結晶化が不可能なため、従来では５モル％以上のＮｂはＴｉの置換元素としては用いられておらず、これまでは添加剤の域を出ていなかった。加えて、ＴｉがＺｒよりも多く含まれるＰＺＴ正方晶では全く例がなかった。このことは、参考文献Ｊ．Ａｍ．Ｃｅｒａｍ．Ｓｏｃ，８４（２０００１）９０２やＰｈｙｓ．Ｒｅｖ．Ｌｅｔ，８３（１９９９）１３４７等より明らかである。
そこで、本実施の形態では、上記課題を、第４の原料溶液としての、ＰｂＳｉＯ３結晶を形成するため縮重合体をｎ−ブタノール等の溶媒に無水状態で溶解した溶液を例えば、１モル％以上５モル％未満で上記混合溶液中に更に添加することで解決することができる。
すなわち、上記第１、第２、第３及び第４溶液の混合溶液を用いることで、ＰＺＴＮの結晶化温度を７００℃以下の素子化可能な温度範囲で結晶化させることが可能となる。
具体的には、図２に示したフローチャートに従い強誘電体膜１０１を成膜する。混合溶液塗布工程（ステップＳＴ１１）、アルコール除去工程〜乾燥熱処理工程〜脱脂熱処理工程（ステップＳＴ１２，ステップＳＴ１３）の一連の工程を所望の回数行い、その後に結晶化アニール（ステップＳＴ１４）により焼成して強誘電体膜１０１を形成する。
各工程における条件の例を下記に示す。
初めにＳｉ基板上にＰｔ等の電極用貴金属を被覆して下部電極を成膜する（ステップＳＴ１０）。次に、混合液の塗布をスピンコートなどの塗布法で行う（ステップＳＴ１１）。具体的には、Ｐｔ被覆基板上に混合溶液を滴下する。滴下された溶液を基板全面に行き渡らせる目的で５００ｒｐｍ程度でスピンを行った後、５０ｒｐｍ以下に回転数を低下させて１０秒ほど回転させる。乾燥熱処理工程は１５０℃〜１８０℃で行う（ステップＳＴ１３）。乾燥熱処理は大気雰囲気下でホットプレート等を用いて行う。同様に脱脂熱処理工程では３００℃〜３５０℃に保持されたホットプレート上で、大気雰囲気下で行う（ステップＳＴ１３）。結晶化のための焼成は、酸素雰囲気中でサーマルラピッドアニール（ＲＴＡ）等を用いて行う（ステップＳＴ１４）。
また焼結後の膜厚は１００〜２００ｎｍ程度とすることができる。次に、上部電極をスパッタ法等により形成した後に（ステップＳＴ１５）、第２電極と強誘電体薄膜との界面形成、および強誘電体薄膜の結晶性改善を目的としてポストアニールを、焼成時と同様に、酸素雰囲気中でＲＴＡ等を用いて行い（ステップＳＴ１６）、強誘電体キャパシタ１００を得る。
以下では、ＰＺＴＮ強誘電体膜１０１を用いることによる強誘電体キャパシタ１００へのヒステリシス特性への影響を考察する。
図３は、強誘電体キャパシタ１００のＰ(分極)−Ｖ(電圧)ヒステリシス曲線を模式的に示した図である。まず、電圧十Ｖｓ印加すると分極量Ｐ(十Ｖｓ)となり、その俊、電圧を０にすると分極量Ｐｒとなる。さらに、電圧を−１／３Ｖｓとした時、分極量はＰ(−１／３Ｖｓ)となる。そして、電圧を−Ｖｓとした時には分極量はＰ(−Ｖｓ)となり、再び電圧０とした時に分極量−Ｐｒとなる。また、電圧を＋１／３Ｖｓとした時には、分極量はＰ(＋１／３Ｖｓ)となり、再び電圧を＋Ｖｓとした時、分極量は再びＰ(＋Ｖｓ)に戻る。
また、強誘電体キャパシタ１００は、ヒステリシス特性において以下のような特徴をも有する。まず、一旦電圧Ｖｓを印加して分極量Ｐ(＋Ｖｓ)にした後、−１／３Ｖｓの電圧を印加して、さらに印加電圧を０とした時、ヒステリシスループは図３中矢印Ａに示す軌跡をたどり、分極量は安定な値ＰＯ(０)を持つ。また、一旦電圧−Ｖｓを印加して分極量をＰ(−Ｖｓ)にした後、＋１／３Ｖｓの電圧を印加して、さらに印加電圧を０とした時、ヒステリシスループは図２中矢印Ｂに示す軌跡をたどり、分極量は安定な値ＰＯ(１)を持つ。この分極量ＰＯ(０)と分極量ＰＯ(１)の差が充分にとれていれば、前記特開平９−１１６１０７号公報等に開示されている駆動法により単純マトリクス型強誘電体メモリ装置を動作させることが可能である。
そして、本実施の形態の強誘電体キャパシタ１００によれば、結晶化温度の低温化、ヒステリシスの角型性の向上、Ｐｒの向上が図れる。また、強誘電体キャパシタ１００によるヒステリシスの角型性の向上は、単純マトリクス型の強誘電体メモリ装置の駆動にとって重要なディスターブの安定性に顕著な効果がある。単純マトリクス型強誘電体メモリ装置においては、書き込み、読み出しを行わないセルにも±１／３Ｖｓの電圧がかかるため、この電圧で分極が変化しないこと、いわゆるディスターブ特性が安定である必要がある。実際に、本願発明者は、一般的なＰＺＴでは分極の安定した状態から分極を反転させる方向に１／３Ｖｓパルスを１０８回与えると分極量は８０％程度の低下が見られるが、本実施の形態の強誘電体キャパシタ１００によると１０％以下の低下量であることを確認した。従って、本実施の形態の強誘電体キャパシタ１００を強誘電体メモリ装置に適用すれば、単純マトリクス型メモリの実用化が可能となる。
以下に、本実施の形態についての詳細な実施例を説明する。
本実施例では、本願発明によるＰＺＴＮと従来のＰＺＴとを比較する。成膜フローは全て前述の図２を用いた。
Ｐｂ：Ｚｒ：Ｔｉ：Ｎｂ＝１：０．２：０．６：０．２、１：０．２：０．７：０．１、及び１：０．３：０．６５：０．５とした。すなわちＮｂ添加量を全体の５〜２０モル％とした。ここにＰｂＳｉＯ３を０〜１％添加した。
この時の膜の表面モフォロジーを図４（Ａ）〜図４（Ｃ）に示す。また、この膜の結晶性をＸ線回折法により測定すると、図５（Ａ）〜図５（Ｃ）に示すようであった。図５（Ａ）に示される０％（なし）の場合、結晶化温度を８００℃まであげても、常誘電体パイロクロアのみが得られた。また、図５（Ｂ）に示される０．５％の場合、ＰＺＴとパイロクロアの混在であった。また、図５（Ｃ）に示される１％の場合、ＰＺＴ（１１１）単一配向膜が得られた。また結晶性もこれまで得られたことがないほど良好なものであった。
次にＰｂＳｉＯ３の１％添加ＰＺＴＮ薄膜に対して、膜厚を１２０〜２００ｎｍとしたところ、図６（Ａ）〜図６（Ｃ）ならびに図７（Ａ）〜図７（Ｃ）に示すように、それぞれ膜厚に比例した結晶性を示した。なお、図６（Ａ）〜図６（Ｃ）は、膜厚１２０ｎｍ〜２００ｎｍにおける表面モフォロジーを示す電子顕微鏡写真であり、図７（Ａ）〜図７（Ｃ）は、膜厚１２０ｎｍ〜２００ｎｍにおけるＰＺＴＮ薄膜の結晶性を示すＸ線回折法による測定結果である。また、図８（Ａ）〜図８（Ｃ）および図９（Ａ）〜図９（Ｃ）に示すように、膜厚が１２０ｎｍ〜２００ｎｍの範囲の全てにおいて角型性の良好なヒステリシス特性が得られた。なお、図９（Ａ）〜図９（Ｃ）は、図８（Ａ）〜図８（Ｃ）のヒステリシスカーブの拡大図である。特に、図９（Ａ）〜図９（Ｃ）に示すように、本例のＰＺＴＮ薄膜では、２Ｖ以下という低い電圧でしっかりとヒステリシスが開き、かつ飽和していることが確認された。
また、リーク特性についても、図１０（Ａ）及び図１０（Ｂ）に示すように、膜組成や膜厚によらず、２Ｖ印加時（飽和時）で５×１０−８〜７×１０−９Ａ／ｃｍ２と非常に良好であった
次に、ＰｂＺｒ０．２Ｔｉ０．８Ｎｂ０．２薄膜の疲労特性、及びスタティックインプリントを測定したところ、図１１（Ａ）及び図１１（Ｂ）に示すように、非常に良好であった。特に、図１１（Ａ）に示す疲労特性は、上下電極にＰｔを用いているにもかかわらず、非常に良好である。
さらに、図１２に示すように、基板６０１上に、下部電極６０１、本実施例のＰＺＴＮ強誘電体膜６０３、上部電極６０３を形成した強誘電体キャパシタ６００の上にオゾンＴＥＯＳによるＳｉＯ２膜６０４の形成を試みた。従来からあるＰＺＴはオゾンＴＥＯＳによるＳｉＯ２膜形成を行うと、ＴＥＯＳから発生する水素が上部Ｐｔを通してＰＺＴを還元し、全くヒステリシスを示さなくなるほど、ＰＺＴ結晶が壊れてしまうことが知られている。
しかしながら本実施例によるＰＺＴＮ強誘電体膜６０３は、図１３に示すように、ほとんど劣化せず、良好なヒステリシスを保持していた。すなわち、本実施例によるＰＺＴＮ強誘電体膜６０３は耐還元性にも強いことが分かった。また、本願発明による正方晶ＰＺＴＮ強誘電体膜６０３ではＮｂが４０モル％を超えない場合、Ｎｂの添加量に応じて、良好なヒステリシスが得られた。
次に、比較のために従来のＰＺＴ強誘電体膜の評価を行った。従来ＰＺＴとしては、それぞれＰｂ：Ｚｒ：Ｔｉ＝１：０．２：０．８、１：０．３：０．７、及び１：０．６：０．４とした。そのリーク特性は、図１４に示すように、Ｔｉ含有量が増加するほどリーク特性は劣化してしまい、Ｔｉ：８０％の場合、２Ｖ印加時に、１０−５Ａ／ｃｍ２となり、メモリ応用に適していないことが分かった。同様に疲労特性も図１５に示すように、Ｔｉ含有量が増加するほど疲労特性は劣化した。またインプリント後には、図１６に示すように、殆どデータが読み出せないことが分かった。
以上の実施例から分かるように、本実施例によるＰＺＴＮ強誘電体膜は、従来、ＰＺＴの本質が原因と考えられるリーク電流増大並びにインプリント特性劣化という問題を解決したばかりか、これまで、上記理由から使われてこなかった、正方晶ＰＺＴをメモリの種類、構造によらずにメモリ用途に用いることが可能となる。加えて、同じ理由から正方晶ＰＺＴが使われなかった圧電素子用途にも本材料は適用可能である。
本実施例では、ＰＺＴＮ強誘電体膜において、Ｎｂ添加量を０、５、１０、２０、３０、４０モル％と変化させて強誘電特性を比較した。全ての試料においてＰｂＳｉＯ３シリケートを５モル％添加している。また、膜形成のための原料となる強誘電体膜形成用ゾルゲル溶液には、コハク酸メチルを添加してｐＨを６とした。成膜フローは全て前述の図２を用いている。
図１７〜図１９に、本実施例のＰＺＴＮ強誘電体膜を測定したヒステリシス特性を示す。
図１７（Ａ）に示すように、Ｎｂ添加量が０の場合、リーキーなヒステリシスが得られたが、図１７（Ｂ）に示すように、Ｎｂ添加量が５モル％となると、絶縁性の高い良好なヒステリシス特性が得られた。
また、図１８（Ａ）に示すように、強誘電特性は、Ｎｂ添加量が１０モル％までは、殆ど変化が見られなかった。Ｎｂ添加量が０の場合も、リーキーではあるが、強誘電特性には変化が見られていない。また、図１８（Ｂ）に示すように、Ｎｂ添加量が２０モル％の場合は、非常に角型性の良いヒステリシス特性が得られた。
しかしながら、図１９（Ａ）及び図１９（Ｂ）に示すように、Ｎｂ添加量が２０モル％を超えると、ヒステリシス特性が大きく変化し、劣化していくことが確認された。
そこで、Ｘ線回折パターンを比較したところ図２０のようであった。Ｎｂ添加量が５モル％（Ｚｒ／Ｔｉ／Ｎｂ＝２０／７５／５）の場合、（１１１）ピーク位置は、従来からあるＮｂが添加されていないＰＺＴ膜の時と変わらないが、Ｎｂ添加量が２０モル％（Ｚｒ／Ｔｉ／Ｎｂ＝２０／６０／２０）、４０モル％（Ｚｒ／Ｔｉ／Ｎｂ＝２０／４０／４０）と増加するに従って、（１１１）ピークは低角側にシフトした。すなわち、ＰＺＴの組成はＴｉリッチで正方晶領域であるにもかかわらず、実際の結晶は、稜面体晶となっていることが分かる。また結晶系が変化するに従って、強誘電体特性が変化していることが分かる。
加えて、Ｎｂを４５モル％添加したところ、ヒステリシスは開かず、強誘電特性を確認できなかった（図示省略）。
また、本願発明によるＰＺＴＮ膜は、非常に絶縁性が高いことは既に述べたが、ここでＰＺＴＮが絶縁体であるための条件を求めてみたところ、図２１のようであった。
すなわち、本願発明によるＰＺＴＮ膜は、非常に絶縁性が高く、このことはＰｂの欠損量の２倍に相当する組成比で、ＴｉサイトにＮｂが添加されていることとなる。また、ペロブスカイト結晶は図２２に示されるＷＯ３の結晶構造からも分かるように、Ａサイトイオンが１００％欠損していても成り立ち、かつＷＯ３は結晶系が変化し易いことが知られている。
従って、ＰＺＴＮの場合は、Ｎｂを添加することで、Ｐｂ欠損量を積極的に制御して、かつ結晶系を制御していることとなる。
このことは、本実施の形態のＰＺＴＮ膜が、圧電素子への応用にも非常に有効であることを示している。一般的に、ＰＺＴを圧電素子に応用する場合、Ｚｒリッチ組成の稜面体晶領域を用いる。このとき、ＺｒリッチなＰＺＴはソフト系ＰＺＴと呼ばれる。このことは文字通り、結晶が軟らかいことを意味している。例えば、インクジェットプリンターのインク吐き出しノズルにも、ソフト系ＰＺＴが使われているが、あまりにもソフトであるため、あまり粘度の高いインクでは、インクの圧力に負けて押し出すことが出来ない。
一方で、Ｔｉリッチな正方晶ＰＺＴはハード系ＰＺＴと呼ばれ、固くて脆いことを意味している。しかしながら、本願発明のＰＺＴＮ膜ではハード系でありながら、人工的に結晶系を稜面体晶に変化させることが出来る。その上、結晶系をＮｂの添加量によって任意に変化させることが可能で、かつＴｉリッチなＰＺＴ系強誘電体膜は比誘電率が小さいため、素子を低電圧で駆動することも可能となる。
このことにより、これまで用いられることのなかった、ハード系ＰＺＴを例えば、インクジェットプリンターのインク吐き出しノズルに用いることが可能となる。加えて、ＮｂはＰＺＴに軟らかさをもたらすため、適度に硬いが、脆くないＰＺＴを提供することが可能となる。
最後に、これまで述べたように、本実施例ではＮｂ添加するだけでなく、Ｎｂ添加と同時に、シリケートを添加することで、結晶化温度をも低減することが出来る。
本実施例では、例えば、強誘電体メモリのメモリセル部分を構成する強誘電体キャパシタや例えば、インクジェットプリンターのインク吐き出しノズル部分を構成する圧電アクチュエータの電極材料として用いられるＰｔやＩｒなどの白金系金属からなる金属膜上にＰＺＴＮ膜を形成した場合における格子整合性の点からＰＺＴＮ膜を用いることの有効性を検討した。白金系金属は、ＰＺＴ系強誘電体膜を素子応用する場合に、強誘電体膜の結晶配向性を決める下地膜となるとともに、電極材料としても有用な材料である。しかし、両者の格子整合性が十分でないため、素子応用に関しては、強誘電体膜の疲労特性が問題となってくる。
そこで、本願発明者らは、ＰＺＴ系強誘電体膜の構成元素中にＮｂを含ませることで、ＰＺＴ系強誘電体膜と白金系金属薄膜との間の格子不整合の改善を図る技術を開発した。この場合のＰＺＴ系強誘電体膜の成膜工程を図２３（Ａ）〜図２３（Ｃ）に示す。
まず、図２３（Ａ）に示すように、所与の基板１０を用意する。基板１０としては、ＳＯＩ基板上にＴｉＯｘ層が形成されたものを用いた。なお、基板１０としては、公知の材料からなるものの中から好適なものを選択して用いることができる。
次に、図２３（Ｂ）に示すように、基板１００上に例えば、スパッタ法を用いてＰｔからなる金属膜（第１電極）１０２を形成し、その後、図２３（Ｃ）に示すように、金属膜１０２上に強誘電体膜１０１としてＰＺＴＮ膜を形成する。ＰＺＴＮ膜を形成するための材料としては、例えば、ゾルゲル溶液を用いることができる。より具体的には、ＰｂＺｒＯ３用ゾルゲル溶液、ＰｂＴｉＯ３用ゾルゲル溶液、およびＰｂＮｂＯ３用ゾルゲル溶液を混合したものに、さらにＰｂＮｂＯ３用ゾルゲル溶液を添加したものを用いる。なお、ＰＺＴＮ膜は、構成元素にＮｂを含むため、結晶化温度が高い。このため、結晶化温度を低減させるためには、ＰｂＳｉＯ３用ゾルゲル溶液をさらに添加したものを用いることが好ましい。本実施例では、上記したゾルゲル混合溶液をＰｔ金属膜１０２上にスピンコート法で塗布し、所定の熱処理を行って結晶化する。成膜工程のフローは、図２に示したものと同様である。
本実施例では、Ｎｂの添加量を０ｍｏｌ％〜３０ｍｏｌ％の範囲として得られたＰＺＴＮ膜について、Ｘ線回折法を用いて結晶の格子定数を測定したところ図２４（Ａ）及び図２４（Ｂ）のようであった。図２４（Ａ）及び図２４（Ｂ）によれば、Ｎｂの添加量が多くなるほど、ａ軸（またはｂ軸）における格子定数とｃ軸における格子定数とが近づいていくことがわかる。また、図２４（Ａ）中におけるＶ（ａｂｃ）は、格子定数（ａ，ｂ，ｃ）を体積変換した指数である。また、図２４（Ａ）中のＶ／Ｖ０は、Ｎｂが添加されていないＰＺＴ結晶の格子定数を体積変換した指数Ｖ０に対するＰＺＴＮ結晶についてのＶ（ａｂｃ）との比である。このように、Ｖ（ａｂｃ）あるいはＶ／Ｖ０の欄からも、ＰＺＴＮ結晶は、Ｎｂの添加量が増加するに従って結晶格子が小さくなっていくことが確認できる。
そして、このようにＮｂを添加して形成されたＰＺＴＮ膜の格子定数から、Ｐｔ金属膜の格子定数（ａ，ｂ，ｃ＝３．９６）との格子不整合率を計算してＮｂの添加量（ｍｏｌ％）を横軸としてプロットしたものが図２５に示される。図２５によれば、ＰＺＴ系強誘電体膜に対してＮｂが含まれることの効果は、上述した各実施例のごとく強誘電体特性が向上する効果のみならず、その格子定数をＰｔなどの白金系金属結晶の格子定数に近づける効果もあることが確認された。特に、Ｎｂの添加量が５ｍｏｌ％以上の領域では、その効果が顕著に表れることが確認された。
従って、本発明の手法を用いれば、電極材である金属膜と強誘電体膜との間の格子不整合が軽減され、例えば、Ｎｂの添加量が３０ｍｏｌ％では、格子不整合率が２％程度まで改善されることが確認された。これは、ＰＺＴＮの結晶構造において、ＢサイトのＴｉ原子を置換したＮｂ原子がＯ原子との間でイオン結合性と共有結合性とを併せ持つ強い結合が生じ、その結合力が結晶格子を圧縮する方向に働いて、格子定数が小さくなる方向に変化していったものと考えられる。
また、Ｐｔなどの白金系金属は化学的に安定な物質であって、強誘電体メモリや圧電アクチュエータの電極材料としては好適であり、本実施例の手法によれば、このＰｔ金属膜上に直接ＰＺＴＮ膜を形成しても、格子不整合を従来よりも緩和させることができるとともに、界面特性を向上させることができる。従って、本実施例の手法は、ＰＺＴ系強誘電体膜の疲労劣化を軽減することができ、強誘電体メモリや圧電アクチュエータなどへの素子応用にも適しているといえる。
（参考例）
本例ではＰｂＺｒ０．４Ｔｉ０．６Ｏ３強誘電体膜を作製した。
従来の方法では、２０％程度Ｐｂを過剰に含む溶液を用いるが、これは、揮発Ｐｂの抑制及び結晶化温度低減のためである。しかしながら、出来た薄膜で過剰Ｐｂが、どのようになっているかは不明であり、本来ならば最小限のＰｂ過剰量で抑えるべきである。
そこで、過剰Ｐｂが０、５、１０、１５、２０％である１０重量％濃度のＰｂＺｒ０．４Ｔｉ０．６Ｏ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)を用い、更に１０重量％濃度のＰｂＳｉＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)を、それぞれ１モル％添加して、図２６に示すステップＳＴ２０〜ステップＳＴ２５の各工程を行い、２００ｎｍのＰｂＺｒ０．４Ｔｉ０．６Ｏ３強誘電体膜を形成した。この時の表面モフォロジーは図２７（Ａ）〜図２７（Ｃ）に示すようであり、ＸＲＤパターンは図２８（Ａ）〜図２８（Ｃ）に示すようであった。
従来は２０％程度過剰なＰｂが必要であったが、５％過剰のＰｂで十分に結晶化が進行していることが示された。このことは、わずか１モル％のＰｂＳｉＯ３触媒が、ＰＺＴの結晶化温度を下げたために、過剰Ｐｂは殆どいらないことを示している。以降、ＰＺＴ、ＰｂＴｉＯ３、及びＰｂＺｒＴｉＯ３形成用溶液としては、全て５％Ｐｂ過剰溶液を用いている。
次に、１０重量％濃度のＰｂＺｒＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)及び１０重量％濃度のＰｂＴｉＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)を４：６の割合で混合した溶液に１０重量％濃度のＰｂＳｉＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)を、１モル％添加した混合溶液を用いて図２のフローにしたがって、２００ｎｍ−ＰｂＺｒ０．４Ｔｉ０．６Ｏ３強誘電体膜を作製した。この時の、ヒステリシス特性は、図２９（Ａ）及び図２９（Ｂ）に示すように、角型性の良好なものであった。しかしながら、同時にリーキーであることがわかった。
また、比較のために、従来の方法で、前述の図２６のフローを用いて、１０重量％濃度のＰｂＺｒ０．４Ｔｉ０．６Ｏ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)に１０重量％濃度のＰｂＳｉＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)を、１モル％添加した混合溶液を用いて、２００ｎｍ−ＰｂＺｒ０．４Ｔｉ０．６Ｏ３強誘電体薄膜を作製した。この時、ヒステリシス特性は、図３０に示すように、あまり良好なヒステリシスはえられなかった。
そこで、それぞれの強誘電体膜を用いて脱ガス分析を行ったところ、図３１（Ａ）及び図３１（Ｂ）のようであった。
図３１（Ａ）に示すように、ＰＺＴゾルゲル溶液で作製した従来の強誘電体膜は、室温から１０００℃までの温度上昇に対して、常にＨやＣに纏わる脱ガスが確認された。
一方、図３１（Ｂ）に示すように、１０重量％濃度のＰｂＺｒＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)及び１０重量％濃度のＰｂＴｉＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)を４：６の割合で混合した溶液を用いた本願発明による強誘電体膜の場合は、分解するまで殆ど脱ガスが見られないことが判った。
このことは、１０重量％濃度のＰｂＺｒＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)及び１０重量％濃度のＰｂＴｉＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)を４：６の割合で混合した溶液を用いることで、初めに混合溶液中の１０重量％濃度のＰｂＴｉＯ３形成用ゾルゲル溶液(溶媒:ｎ−ブタノール)によりＰｔ上でＰｂＴｉＯ３が結晶化し、これが結晶初期核となり、またＰｔとＰＺＴとの格子ミスマッチを解消し、ＰＺＴが容易に結晶化したものと思われた。かつ、混合溶液を用いることで、ＰｂＴｉＯ３とＰＺＴが良好な界面で連続して形成され、良好なヒステリシスの角型性へと繋がったものと考えられる。
２．強誘電体メモリ
図３２（Ａ）及び図３２（Ｂ）は、本発明の実施形態における、単純マトリクス型の強誘電体メモリ装置３００の構成を示した図である。図３（Ａ）はその平面図、図３２（Ｂ）は図３２（Ａ）のＡ−Ａ線に沿った断面図である。強誘電体メモリ装置３００は、図３２（Ａ）及び図３２（Ｂ）に示すように、基板３０８上に形成された所定の数配列されたワード線３０１〜３０３と、所定の数配列されたビット線３０４〜３０６とを有する。ワード線３０１〜３０３とビット線３０４〜３０６との間には、上記実施の形態において説明したＰＺＴＮからなる強誘電体膜３０７が挿入され、ワード線３０１〜３０３とビット線３０４〜３０６との交差領域に強誘電体キャパシタが形成される。
この単純マトリクスにより構成されるメモリセルを配列した強誘電体メモリ装置３００において、ワード線３０１〜３０３とビット線３０４〜３０６との交差領域に形成される強誘電体キャパシタヘの書き込みと読み出しは、図示しない周辺の駆動回路や読み出し用の増幅回路等(これらを「周辺回路」と称す)により行う。この周辺回路は、メモリセルアレイと別の基板上にＭＯＳトランジスタにより形成して、ワード線３０１〜３０３及びビット線３０４〜３０６に接続するようにしてもよいし、あるいは基板３０８に単結晶シリコン基板を用いることにより、周辺回路をメモリセルアレイと同一基板上に集積化することも可能である。
図３３は、本実施の形態における、メモリセルアレイが周辺回路と共に同一基板上に集積化されている強誘電体メモリ装置３００の一例を示す断面図である。
図３３において、単結晶シリコン基板４０１上にＭＯＳトランジスタ４０２が形成され、このトランジスタ形成領域が周辺回路部となる。ＭＯＳトランジスタ４０２は、単結晶シリコン基板４０１、ソース・ドレイン領域４０５、ゲート絶縁膜４０３、およびゲート電極４０４により構成される。
また、強誘電体メモリ装置３００は、素子分離用酸化膜４０６、第１の層間絶縁膜４０７、第１の配線層４０８、および第２の層間絶縁膜４０９を有する。
また、強誘電体メモリ装置３００は、強誘電体キャパシタ４２０からなるメモリセルアレイを有し、強誘電体メモリ４２０は、ワード線またはビット線となるの下部電極(第１電極または第２電極)４１０、強誘電体相と常誘電体相とを含む強誘電体膜４１１、および強誘電体膜４１１の上に形成されてビット線またはワード線となる上部電極(第２電極または第１電極)４１２から構成される。
さらに、強誘電体メモリ装置３００は、強誘電体キャパシタ４２０の上に第３の層間絶縁膜４１３を有し、第２の配線層４１４により、メモリセルアレイと周辺回路部が接続される。なお、強誘電体メモリ装置３００において、第３の層間絶縁膜４１３と第２の配線層４１４との上には保護膜４１５が形成されている。
以上の構成を有する強誘電体メモリ装置３００によれば、メモリセルアレイと周辺回路部とを同一基板上に集積することができる。なお、図４に示される強誘電体メモリ装置３００は、周辺回路部上にメモリセルアレイが形成されている構成であるが、もちろん、周辺回路部上にメモリセルアレイが配置されず、メモリセルアレイは周辺回路部と平面的に接しているような構成としてもよい。
本実施の形態で用いられる強誘電体キャパシタ４２０は、上記実施の形態に係るＰＺＴＮから構成されるため、ヒステリシスの角形性が非常に良く、安定なディスターブ特性を有する。さらに、この強誘電体キャパシタ４２０は、プロセス温度の低温化により周辺回路等や他の素子へのダメージが少なく、またプロセスダメージ(特に水素の還元)が少ないので、ダメージによるヒステリシスの劣化を抑えることができる。したがって、かかる強誘電体キャパシタ４２０を用いることで、単純マトリクス型強誘電体メモリ装置３００の実用化が可能になる。
また図３４（Ａ）には、変形例として１Ｔ１Ｃ型強誘電体メモリ装置５００の構造図を示す。図３４（Ｂ）は、強誘電体メモリ装置５００の等価回路図である。
強誘電体メモリ装置５００は、図３４に示すように、下部電極５０１、プレート線に接続される上部電極５０２、および本実施の形態のＰＺＴＮ強誘電体を適用した強誘電体膜５０３からなるキャパシタ５０４(１Ｃ)と、ソース／ドレイン電極の一方がデータ線５０５に接続され、ワード線に接続されるゲート電極５０６を有するスイッチ用のトランジスタ素子５０７(１Ｔ)からなるＤＲＡＭに良く似た構造のメモリ素子である。１Ｔ１Ｃ型のメモリは書き込み及び読み出しが１００ｎｓ以下と高速で行うことが出来、かつ書き込んだデータは不揮発であるため、ＳＲＡＭの置き換え等に有望である。
３．圧電素子およびインクジェット式記録ヘッド
以下に、本発明の実施形態における、インクジェット式記録ヘッドについて詳細に説明する。
インク滴を吐出するノズル開口と連通する圧力発生室の一部を振動板で構成し、この振動板を圧電素子により変形させて圧力発生室のインクを加圧してノズル開口からインク滴を吐出させるインクジェット式記録ヘッドには、圧電素子の軸方向に伸長、収縮する縦振動モードの圧電アクチュエータを使用したものと、たわみ振動モードの圧電アクチュエータを使用したものの２種類が実用化されている。
そして、たわみ振動モードのアクチュエータを使用したものとしては、例えば、振動板の表面全体に亙って成膜技術により均一な圧電体層を形成し、この圧電体層をリソグラフィ法により圧力発生室に対応する形状に切り分けて各圧力発生室毎に独立するように圧電素子を形成したものが知られている。
図３８は、本発明の一実施形態に係るインクジェット式記録ヘッドの概略を示す分解斜視図であり、図３９は、図３８の平面図及びＡ−Ａ’断面図であり、図４０は、圧電素子７００の層構造を示す概略図である。図示するように、流路形成基板１０は、本実施形態では面方位（１１０）のシリコン単結晶基板からなり、その一方の面には予め熱酸化により形成した二酸化シリコンからなる、厚さ１〜２μｍの弾性膜５０が形成されている。流路形成基板１０には、複数の圧力発生室１２がその幅方向に並設されている。また、流路形成基板１０の圧力発生室１２の長手方向外側の領域には連通部１３が形成され、連通部１３と各圧力発生室１２とが、各圧力発生室１２毎に設けられたインク供給路１４を介して連通されている。なお、連通部１３は、後述する封止基板３０のリザーバ部３２と連通して各圧力発生室１２の共通のインク室となるリザーバ８００の一部を構成する。インク供給路１４は、圧力発生室１２よりも狭い幅で形成されており、連通部１３から圧力発生室１２に流入するインクの流路抵抗を一定に保持している。
また、流路形成基板１０の開口面側には、各圧力発生室１２のインク供給路１４とは反対側の端部近傍に連通するノズル開口２１が穿設されたノズルプレート２０が接着剤や熱溶着フィルム等を介して固着されている。
一方、このような流路形成基板１０の開口面とは反対側には、上述したように、厚さが例えば約１．０μｍの弾性膜５０が形成され、この弾性膜５０上には、厚さが例えば、約０．４μｍの絶縁体膜５５が形成されている。さらに、この絶縁体膜５５上には、厚さが例えば、約０．２μｍの下電極膜６０と、厚さが例えば、約１．０μｍの圧電体層７０と、厚さが例えば、約０．０５μｍの上電極膜８０とが、後述するプロセスで積層形成されて、圧電素子７００を構成している。ここで、圧電素子７００は、下電極膜６０、圧電体層７０及び上電極膜８０を含む部分をいう。一般的には、圧電素子３００の何れか一方の電極を共通電極とし、他方の電極及び圧電体層７０を各圧力発生室１２毎にパターニングして構成する。そして、ここではパターニングされた何れか一方の電極及び圧電体層７０から構成され、両電極への電圧の印加により圧電歪みが生じる部分を圧電体能動部という。本実施形態では、下電極膜６０は圧電素子７００の共通電極とし、上電極膜８０を圧電素子７００の個別電極としているが、駆動回路や配線の都合でこれを逆にしても支障はない。何れの場合においても、各圧力発生室毎に圧電体能動部が形成されていることになる。また、ここでは、圧電素子７００と当該圧電素子７００の駆動により変位が生じる振動板とを合わせて圧電アクチュエータと称する。なお、圧電体層７０は、各圧力発生室１２毎に独立して設けられ、図４０に示すように、複数層の強誘電体膜７１（７１ａ〜７１ｆ）で構成されている。
インクジェット式記録ヘッドは、インクカートリッジ等と連通するインク流路を具備する記録ヘッドユニットの一部を構成して、インクジェット式記録装置に搭載される。図４１は、そのインクジェット式記録装置の一例を示す概略図である。図４１に示すように、インクジェット式記録ヘッドを有する記録ヘッドユニット１Ａ及び１Ｂは、インク供給手段を構成するカートリッジ２Ａ及び２Ｂが着脱可能に設けられ、この記録ヘッドユニット１Ａ及び１Ｂを搭載したキャリッジ３は、装置本体４に取り付けられたキャリッジ軸５に軸方向移動自在に設けられている。この記録ヘッドユニット１Ａ及び１Ｂは、例えば、それぞれブラックインク組成物及びカラーインク組成物を吐出するものとしている。そして、駆動モータ６の駆動力が図示しない複数の歯車およびタイミングベルト７を介してキャリッジ３に伝達されることで、記録ヘッドユニット１Ａ及び１Ｂを搭載したキャリッジ３はキャリッジ軸５に沿って移動される。一方、装置本体４にはキャリッジ軸５に沿ってプラテン８が設けられており、図示しない給紙ローラなどにより給紙された紙等の記録媒体である記録シートＳがプラテン８上に搬送されるようになっている。
なお、液体噴射ヘッドとしてインクを吐出するインクジェット式記録ヘッドを一例として説明したが、本発明は、圧電素子を用いた液体噴射ヘッド及び液体噴射装置全般を対象としたものである。液体噴射ヘッドとしては、例えば、プリンタ等の画像記録装置に用いられる記録ヘッド、液晶ディスプレー等のカラーフィルタの製造に用いられる色材噴射ヘッド、有機ＥＬディスプレー、ＦＥＤ（面発光ディスプレー）等の電極形成に用いられる電極材料噴射ヘッド、バイオｃｈｉｐ製造に用いられる生体有機物噴射ヘッド等を挙げることができる。
本実施の形態の圧電素子は、上記実施の形態に係るＰＺＴＮ膜を圧電体層に用いるため、次の効果が得られる。
（１）圧電体層中の共有結合性が向上するため、圧電定数を向上させることができる。
（２）圧電体層中のＰｂＯの欠損を抑えることができるため、圧電体層の電極との界面における異相の発生が抑制されて電界が加わり易くなり、圧電素子としての効率を向上させることができる。
（３）圧電体層のリーク電流が抑えられるため、圧電体層を薄膜化することができる。
また、本実施の形態の液体噴射ヘッド及び液体噴射装置は、上記の圧電体層を含む圧電素子を用いるため、特に次の効果が得られる。
（４）圧電体層の疲労劣化を軽減することができるため、圧電体層の変位量の経時変化を抑えて、信頼性を向上させることができる。
以上に、本発明に好適な実施の形態について述べてきたが、本発明は、上述したものに限られず、発明の要旨の範囲内において種々の変形態様により実施することができる。
本実施形態における強誘電体キャパシタを模式的に示す断面図。 本実施形態におけるＰＺＴＮ膜をスピンコート法で形成するためのフローチャートを示す図。 本実施形態における強誘電体キャパシタのＰ(分極)−Ｖ(電圧)ヒステリシス曲線を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の表面モフォロジーを示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の結晶性を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の膜厚と表面モフォロジーとの関係を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の膜厚と結晶性との関係を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の膜厚とヒステリシス特性を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の膜厚とヒステリシス特性を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜のリーク電流特性を示す図。 本実施形態に係る実施例１におけるＰＺＴＮ膜の疲労特性およびスタティックインプリント特性を示す図。 本実施形態に係る実施例１におけるオゾンＴＥＯＳによるＳｉＯ２保護膜形成のキャパシタ構造を示す図。 本実施形態に係る実施例１におけるオゾンＴＥＯＳによるＳｉＯ２保護膜形成後のキャパシタのヒステリシス特性を示す図。 本実施形態に係る実施例１における従来ＰＺＴ膜のリーク電流特性を示す図。 本実施形態に係る実施例１における従来ＰＺＴキャパシタの疲労特性を示す図。 本実施形態に係る実施例１における従来ＰＺＴキャパシタのスタティックインプリント特性を示す図。 本実施形態に係る実施例２におけるＰＺＴＮ膜のヒステリシス特性を示す図。 本実施形態に係る実施例２におけるＰＺＴＮ膜のヒステリシス特性を示す図。 本実施形態に係る実施例２におけるＰＺＴＮ膜のヒステリシス特性を示す図。 本実施形態に係る実施例２におけるＰＺＴＮ膜のＸ線回折パターンを示す図。 本実施形態に係る実施例２におけるＰＺＴＮ結晶中のＰｂ欠損量とＮｂの組成比の関係を示す図。 ペロブスカイト結晶であるＷＯ３の結晶構造を説明するための図。 本実施形態に係る実施例３におけるＰＺＴＮ膜の形成工程を模式的に示す図。 本実施形態に係る実施例３におけるＰＺＴＮ膜の格子定数の変化を説明するための図。 本実施形態に係る実施例３におけるＰＺＴＮ膜とＰｔ金属膜との格子不整合率の変化を説明するための図。 本実施形態の参考例における、従来のＰＺＴ膜をスピンコート法で形成するためのフローチャートを示す図。 本実施形態の参考例におけるＰＺＴ膜の表面モフォロジーを示す図。 本実施形態の参考例におけるＰＺＴ膜の結晶性を示す図。 本実施形態の参考例における正方晶ＰＺＴ膜のヒステリシスを示す図。 本実施形態の参考例における従来の正方晶ＰＺＴ膜のヒステリシスを示す図。 本実施形態の参考例における正方晶ＰＺＴ膜の脱ガス分析結果を示す図。 本実施形態における単純マトリクス型の強誘電体メモリ装置を模式的に示す平面図及び断面図。 本実施形態における、メモリセルアレイが周辺回路と共に同一基板上に集積化されている強誘電体メモリ装置の一例を示す断面図。 本実施形態の変形例における１Ｔ１Ｃ型強誘電体メモリを模式的に示す断面図及びその回路図。 ＰＺＴ系強誘電体の構成元素の結合に関する諸特性を示す図。 ブラウンミラライト型結晶構造のショットキー欠陥を説明するための図。 強誘電体の空間電荷分極を説明するための図。 本実施形態に係る記録ヘッドの分解斜視図。 本実施形態に係る記録ヘッドの平面図及び断面図。 本実施形態に係る圧電素子の層構造を示す概略図。 本実施形態に係るインクジェット式記録装置の一例を示す概略図。 本実施形態に係るＰＺＴにＴａ又はＷを添加した強誘電体膜のヒステリシス特性を示す図。
符号の説明
１０１ 強誘電体膜、１０２ 第１電極、１０３ 第２電極
本発明は、強誘電体膜、及びその製造方法、ならびに強誘電体膜を有する強誘電体キャパシタを用いて構成される強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタに関する。
本発明の目的は、１Ｔ１Ｃ、２Ｔ２Ｃ及び単純マトリクス型強誘電体メモリのいずれにも使用可能なヒステリシス特性を持つ強誘電体キャパシタを含む、１Ｔ１Ｃ、２Ｔ２Ｃ及び単純マトリクス型強誘電体メモリを提供することにある。また、本発明の他の目的は、上記強誘電体メモリに好適な強誘電体膜およびその製造方法を提供することにある。また、本発明の他の目的は、上記強誘電体膜を用いた圧電素子および半導体素子を提供することにある。さらに、本発明の他の目的は、上記圧電素子を用いた液体噴射ヘッドおよびこれを用いたプリンタを提供することにある。
また、本発明に係る強誘電体膜において、Ｔｉ組成のうち、５モル％以上３０モル％以下をＮｂに置換することができる。また、本発明に係る強誘電体膜において、Ｔｉ組成のうち、１０モル％以上３０モル％以下をＮｂに置換することができる。
（９）また、本発明は、上記強誘電体膜を用いた、強誘電体メモリ、圧電素子、および半導体素子に適用することができる。また、本発明は、上記圧電素子を用いた液体噴射ヘッドに適用することができる。さらに、本発明は、上記液体噴射ヘッドを用いたプリンタに適用することができる。
また、本発明の強誘電体膜において、前記ＡサイトのＰｂ欠損量の２倍に相当する組成比でＢサイトにＮｂを含むことができる。
２．強誘電体メモリ装置
図３２（Ａ）及び図３２（Ｂ）は、本発明の実施形態における、単純マトリクス型の強誘電体メモリ装置３００の構成を示した図である。図３２（Ａ）はその平面図、図３２（Ｂ）は図３２（Ａ）のＡ−Ａ線に沿った断面図である。強誘電体メモリ装置３００は、図３２（Ａ）及び図３２（Ｂ）に示すように、基板３０８上に形成された所定の数配列されたワード線３０１〜３０３と、所定の数配列されたビット線３０４〜３０６とを有する。ワード線３０１〜３０３とビット線３０４〜３０６との間には、上記実施の形態において説明したＰＺＴＮからなる強誘電体膜３０７が挿入され、ワード線３０１〜３０３とビット線３０４〜３０６との交差領域に強誘電体キャパシタが形成される。
また、強誘電体メモリ装置３００は、強誘電体キャパシタ４２０からなるメモリセルアレイを有し、強誘電体メモリ４２０は、ワード線またはビット線となる下部電極(第１
電極または第２電極)４１０、強誘電体相と常誘電体相とを含む強誘電体膜４１１、およ
び強誘電体膜４１１の上に形成されてビット線またはワード線となる上部電極(第２電極
または第１電極)４１２から構成される。

Claims (21)

  1. ＡＢ１−ｘＮｂｘＯ３の一般式で示され、
    Ａ元素は、少なくともＰｂからなり、
    Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、Ｗ及びＨｆのうち、少なくとも一つ以上からなり、
    ０．０５≦ｘ＜１の範囲でＮｂを含む、強誘電体膜。
  2. 請求項１において、
    Ａ元素は、Ｐｂ１−ｙＬｎｙからなり、
    Ｌｎは、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕのうち、少なくとも一つ以上からなり、かつ０＜ｙ≦０．２の範囲である、強誘電体膜。
  3. （Ｐｂ１−ｙＡｙ）（Ｂ１−ｘＮｂｘ）Ｏ３の一般式で示され、
    Ａ元素は、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕのうち、少なくとも一つ以上からなり、
    Ｂ元素は、Ｚｒ、Ｔｉ、Ｖ、Ｗ及びＨｆのうち、一つ以上からなり、
    ０．０５≦ｘ＜１の範囲でＮｂを含む、強誘電体膜。
  4. 請求項１〜３のいずれかにおいて、
    ０．１≦ｘ≦０．３の範囲でＮｂを含む、強誘電体膜。
  5. ＰＺＴ系強誘電体膜において、
    Ｚｒ組成よりもＴｉ組成が多く、かつＴｉ組成のうち、２．５モル％以上４０モル％以下をＮｂに置換した、強誘電体膜。
  6. 請求項５において、
    Ｔｉ組成のうち、１０モル％以上３０モル％以下をＮｂに置換した、強誘電体膜。
  7. 請求項５または６において、
    前記ＰＺＴ系強誘電体膜は、正方晶系および稜面体晶系の少なくとも一方の結晶構造を有する、強誘電体膜。
  8. 請求項５〜７のいずれかにおいて、
    ０．５モル％以上のＳｉ或いはＳｉ及びＧｅを含む、強誘電体膜。
  9. 請求項５〜８のいずれかにおいて、
    ０．５モル％以上、５モル％未満のＳｉ或いはＳｉ及びＧｅを含む、強誘電体膜。
  10. ＡＢＯ３の一般式で表され、Ａサイトの構成元素としてＰｂを含み、Ｂサイトの構成元素として少なくともＺｒおよびＴｉを含むＰＺＴ系強誘電体膜において、ＡサイトのＰｂ欠損量が前記ＡＢＯ３の化学量論的組成に対して多くとも２０モル％以下である、強誘電体膜。
  11. 請求項１０において、
    前記ＡサイトのＰｂ欠損量の２倍に相当する組成比でＢサイトにＮｂを含む、強誘電体膜。
  12. 請求項１０または１１において、
    ＢサイトにおけるＴｉ組成がＺｒ組成よりも高く、かつ稜面体晶系の結晶構造を有する、強誘電体膜。
  13. 請求項５〜１２のいずれかにおいて、
    ゾルゲル溶液を用いて形成される、強誘電体膜。
  14. 請求項１３に記載された強誘電体膜の製造方法であって、
    前記ゾルゲル溶液として、少なくともＰｂＺｒＯ３用ゾルゲル溶液、ＰｂＴｉＯ３用ゾルゲル溶液、およびＰｂＮｂＯ３用ゾルゲル溶液を混合したものを用いる、強誘電体膜の製造方法。
  15. 請求項１４において、
    前記ゾルゲル溶液として、さらにＰｂＳｉＯ３用ゾルゲル溶液を混合したものを用いる、強誘電体膜の製造方法。
  16. 請求項１０〜１２に記載された強誘電体膜の製造方法であって、
    Ａサイトの構成元素であるＰｂの化学量論的組成を１とした場合に、Ｐｂが０．９〜１．２の範囲で含まれるゾルゲル溶液を用いて形成する、強誘電体膜の製造方法。
  17. 請求項１４〜１６のいずれかにおいて、
    前記ＰＺＴ系強誘電体膜を、白金系金属からなる金属膜上に形成することを含む、強誘電体膜の製造方法。
  18. 請求項１７において、
    前記白金系金属は、ＰｔおよびＩｒの少なくともいずれか一つである、強誘電体膜の製造方法。
  19. 請求項１〜１３記載の強誘電体膜を用いた、強誘電体メモリ。
  20. 請求項１〜１３に記載の強誘電体膜を用いた、圧電素子。
  21. 請求項１〜１３に記載の強誘電体膜を用いた、半導体素子。
JP2003302900A 2002-10-24 2003-08-27 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ Expired - Fee Related JP3791614B2 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2003302900A JP3791614B2 (ja) 2002-10-24 2003-08-27 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
US10/690,021 US7255941B2 (en) 2002-10-24 2003-10-22 Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
CN2006101725263A CN1983464B (zh) 2002-10-24 2003-10-23 强电介质膜、强电介质电容器、强电介质存储器、压电元件、半导体元件
KR1020067024280A KR100813348B1 (ko) 2002-10-24 2003-10-23 강유전체 캐패시터, 강유전체 메모리 장치, 압전 소자,압전 액츄에이터, 액체 분사 헤드의 제조 방법
KR1020067024275A KR100740742B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터
KR20047018844A KR100810858B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체 소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터
PCT/JP2003/013556 WO2004038733A1 (ja) 2002-10-24 2003-10-23 強誘電体膜、強誘電体キャパシタ、強誘電体メモリ、圧電素子、半導体素子、強誘電体膜の製造方法、及び強誘電体キャパシタの製造方法
EP20030758823 EP1555678B1 (en) 2002-10-24 2003-10-23 Ferroelectric film
KR1020067024276A KR100738303B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터
CN 200610172524 CN1983462B (zh) 2002-10-24 2003-10-23 强电介质膜的制造方法、和强电介质电容器的制造方法
US11/286,284 US20060088731A1 (en) 2002-10-24 2005-11-25 Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
US11/286,286 US7371473B2 (en) 2002-10-24 2005-11-25 Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2002309487 2002-10-24
JP2002309487 2002-10-24
JP2003076129 2003-03-19
JP2003076129 2003-03-19
JP2003085791 2003-03-26
JP2003294072 2003-08-18
JP2003294072 2003-08-18
JP2003302900A JP3791614B2 (ja) 2002-10-24 2003-08-27 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2004105295A Division JP2005101512A (ja) 2002-10-24 2004-03-31 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタ及び強誘電体膜の製造方法
JP2006007342A Division JP2006188427A (ja) 2002-10-24 2006-01-16 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子及び強誘電体膜の製造方法
JP2006007343A Division JP4735834B2 (ja) 2002-10-24 2006-01-16 強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、圧電素子の製造方法、圧電アクチュエータの製造方法、及び液体噴射ヘッドの製造方法

Publications (2)

Publication Number Publication Date
JP2005100660A true JP2005100660A (ja) 2005-04-14
JP3791614B2 JP3791614B2 (ja) 2006-06-28

Family

ID=32180737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003302900A Expired - Fee Related JP3791614B2 (ja) 2002-10-24 2003-08-27 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ

Country Status (5)

Country Link
US (3) US7255941B2 (ja)
EP (1) EP1555678B1 (ja)
JP (1) JP3791614B2 (ja)
KR (4) KR100813348B1 (ja)
WO (1) WO2004038733A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007157910A (ja) * 2005-12-02 2007-06-21 Denso Corp 圧電セラミックス、積層圧電セラミック素子及びその製造方法
US7371473B2 (en) * 2002-10-24 2008-05-13 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
KR100830013B1 (ko) * 2005-09-05 2008-05-15 세이코 엡슨 가부시키가이샤 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치
KR100849754B1 (ko) * 2005-06-02 2008-07-31 세이코 엡슨 가부시키가이샤 강유전체층의 제조 방법 및 전자 기기의 제조 방법
JP2008227216A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 強誘電体キャパシタとその製造方法
JP2008290937A (ja) * 2004-05-31 2008-12-04 Seiko Epson Corp 前駆体組成物の製造方法
US7573083B2 (en) 2005-12-05 2009-08-11 Seiko Epson Corporation Transistor type ferroelectric memory and method of manufacturing the same
US8075795B2 (en) 2008-03-14 2011-12-13 Seiko Epson Corporation Piezoelectrics, piezoelectric element, and piezoelectric actuator
US8100513B2 (en) 2007-03-22 2012-01-24 Fujifilm Corporation Ferroelectric film, process for producing the same, ferroelectric device, and liquid discharge device
JP2012156160A (ja) * 2011-01-21 2012-08-16 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びに圧電素子
WO2015030064A1 (ja) * 2013-08-27 2015-03-05 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
WO2016006580A1 (ja) * 2014-07-08 2016-01-14 株式会社村田製作所 セラミック焼結体、セラミック焼結体の製造方法及び圧電セラミック電子部品
CN109196672A (zh) * 2016-06-21 2019-01-11 前进材料科技株式会社 膜结构体及其制造方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003277548A1 (en) * 2002-11-05 2004-06-07 Eamex Corporation Conductive polymer composite structure
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2004319651A (ja) 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
US7057877B2 (en) * 2003-08-27 2006-06-06 Seiko Epson Corporation Capacitor, method of manufacture thereof and semiconductor device
US7754353B2 (en) 2003-10-31 2010-07-13 Newns Dennis M Method and structure for ultra-high density, high data rate ferroelectric storage disk technology using stabilization by a surface conducting layer
KR20050056408A (ko) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP5013035B2 (ja) * 2003-12-11 2012-08-29 セイコーエプソン株式会社 誘電体膜の製造方法及び液体噴射ヘッドの製造方法
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
JP4811556B2 (ja) * 2004-04-23 2011-11-09 セイコーエプソン株式会社 圧電素子、液体噴射ヘッドおよび液体噴射装置
CN100442455C (zh) * 2004-05-31 2008-12-10 精工爱普生株式会社 前驱体组合物及制造方法、强电介质膜的制造方法及应用
JP4709544B2 (ja) * 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
CN1707795A (zh) * 2004-06-01 2005-12-14 精工爱普生株式会社 存储单元及其制造方法
JP4217906B2 (ja) 2004-09-17 2009-02-04 セイコーエプソン株式会社 前駆体溶液の製造方法
KR100612867B1 (ko) * 2004-11-02 2006-08-14 삼성전자주식회사 탐침 어레이를 가지는 저항성 메모리 소자 및 그 제조 방법
JP4269172B2 (ja) * 2004-12-24 2009-05-27 セイコーエプソン株式会社 インクジェット塗布用インクおよびその製造方法、ならびに強誘電体膜の製造方法
EP1675162A3 (en) 2004-12-27 2007-05-30 Seiko Epson Corporation Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
JP4543985B2 (ja) * 2005-03-24 2010-09-15 セイコーエプソン株式会社 ニオブ酸チタン酸ジルコン酸鉛積層体
JP4171918B2 (ja) * 2005-03-29 2008-10-29 セイコーエプソン株式会社 圧電体膜積層体およびその製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路、並びに、電子機器
US7490289B2 (en) * 2005-06-09 2009-02-10 International Business Machines Corporation Depth indicator for a link in a document
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
JP4396857B2 (ja) * 2005-08-30 2010-01-13 セイコーエプソン株式会社 絶縁性ターゲット材料の製造方法
JP2007145672A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 複合金属酸化物用原料組成物
US7524727B2 (en) * 2005-12-30 2009-04-28 Intel Corporation Gate electrode having a capping layer
JP4826744B2 (ja) * 2006-01-19 2011-11-30 セイコーエプソン株式会社 絶縁性ターゲット材料の製造方法
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
JP4352271B2 (ja) * 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置
JP2008031029A (ja) * 2006-06-28 2008-02-14 Seiko Epson Corp 粉体状の複合金属酸化物の製造方法およびアモルファス複合金属酸化物
JP4438963B2 (ja) * 2006-11-29 2010-03-24 セイコーエプソン株式会社 強誘電体キャパシタ
EP1997638B1 (en) * 2007-05-30 2012-11-21 Océ-Technologies B.V. Method of forming an array of piezoelectric actuators on a membrane
JP4276276B2 (ja) * 2007-09-07 2009-06-10 富士フイルム株式会社 圧電素子の製造方法
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US7813193B2 (en) * 2008-06-19 2010-10-12 Texas Instruments Incorporated Ferroelectric memory brake for screening and repairing bits
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8389300B2 (en) 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
JP6167657B2 (ja) * 2013-05-13 2017-07-26 三菱マテリアル株式会社 強誘電体膜付きシリコン基板
US9053802B2 (en) 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
TWI474992B (zh) * 2014-04-29 2015-03-01 Univ Nat Central 鈣鈦礦薄膜及太陽能電池的製備方法
WO2016031134A1 (ja) 2014-08-29 2016-03-03 富士フイルム株式会社 圧電体膜とその製造方法、圧電素子、及び液体吐出装置
JP6284875B2 (ja) 2014-11-28 2018-02-28 富士フイルム株式会社 圧電体膜及びそれを備えた圧電素子、及び液体吐出装置
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
WO2022103436A1 (en) * 2020-11-13 2022-05-19 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US807278A (en) * 1905-02-10 1905-12-12 George Sharp Condenser.
US3681226A (en) * 1970-07-02 1972-08-01 Ibm Sputtering process for making ferroelectric films
US4051465A (en) * 1973-11-01 1977-09-27 The United States Of America As Represented By The Secretary Of The Army Ferroelectric ceramic devices
EP0238241B1 (en) 1986-03-12 1991-11-27 Matsushita Electric Industrial Co., Ltd. Multi-layer ceramic capacitor
JPH0798664B2 (ja) 1986-04-14 1995-10-25 住友金属鉱山株式会社 赤外線センサー用焦電体磁器製造用微粉末の製法
JP2839253B2 (ja) 1987-12-03 1998-12-16 三菱化学株式会社 アクチュエータ用圧電セラミック組成物
JP2767799B2 (ja) 1988-03-04 1998-06-18 松下電器産業株式会社 高誘電率材料とコンデンサ及びコンデンサの誘電体膜形成方法
JPH0437076A (ja) 1990-05-31 1992-02-07 Kyocera Corp 圧電磁器組成物
JP3046436B2 (ja) * 1990-12-17 2000-05-29 株式会社東芝 セラミックコンデンサ
JP3398962B2 (ja) 1991-05-09 2003-04-21 東陶機器株式会社 強誘電体磁器組成物
JP2737532B2 (ja) * 1991-07-23 1998-04-08 株式会社村田製作所 圧電磁器組成物
US5579258A (en) * 1991-11-28 1996-11-26 Olympus Optical Co., Ltd. Ferroelectric memory
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
US5625529A (en) * 1995-03-28 1997-04-29 Samsung Electronics Co., Ltd. PZT thin films for ferroelectric capacitor and method for preparing the same
JPH08335676A (ja) 1995-06-09 1996-12-17 Rohm Co Ltd 複合酸化物の結晶性薄膜の製造方法
JP3327071B2 (ja) 1995-10-16 2002-09-24 ソニー株式会社 強誘電体記憶装置
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
WO1998008255A1 (fr) 1996-08-20 1998-02-26 Hitachi, Ltd. Procede de fabrication de dispositif a oxyde dielectrique et memoire et semi-conducteur utilisant ce dispositif
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
US5858451A (en) * 1997-07-29 1999-01-12 Sandia Corporation Process for production of solution-derived (Pb,La)(Nb,Sn,Zr,Ti)O3 thin films and powders
US6777248B1 (en) 1997-11-10 2004-08-17 Hitachi, Ltd. Dielectric element and manufacturing method therefor
JP3595146B2 (ja) 1998-01-23 2004-12-02 京セラ株式会社 誘電体磁器
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
MXPA01002814A (es) * 1998-09-24 2002-04-08 Telcordia Tech Inc Peliculas delgadas ferroelectricas de tetragonalidad reducida.
JP4074894B2 (ja) 1998-10-06 2008-04-16 ヤマハ株式会社 強誘電体メモリ及びその製造方法
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
JP2000236075A (ja) 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
GB2347416B (en) 1999-02-22 2001-02-14 Infrared Integrated Syst Ltd Ferroelectric ceramics
JP3750413B2 (ja) 1999-04-15 2006-03-01 セイコーエプソン株式会社 圧電体素子の製造方法及びインクジェット式記録ヘッドの製造方法
KR100333669B1 (ko) 1999-06-28 2002-04-24 박종섭 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
JP2001019432A (ja) 1999-07-09 2001-01-23 Yamamoto Toru 超臨界乾燥処理によるｐｚｔ膜形成方法
EP1071121A1 (en) 1999-07-19 2001-01-24 International Business Machines Corporation Process for the formation of a collar oxide in a trench in a semiconductor substrate
KR20010030023A (ko) * 1999-08-20 2001-04-16 마츠시타 덴끼 산교 가부시키가이샤 유전체막 및 그 제조방법
JP4516166B2 (ja) 1999-09-07 2010-08-04 セイコーエプソン株式会社 インクジェット式記録ヘッドの製造方法
DE10000005C1 (de) * 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
US6482538B2 (en) * 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
KR100570576B1 (ko) * 2000-10-17 2006-04-13 샤프 가부시키가이샤 산화물 재료, 산화물 박막의 제조 방법 및 상기 재료를사용한 소자
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US7008669B2 (en) 2001-06-13 2006-03-07 Seiko Epson Corporation Ceramic and method of manufacturing the same, dielectric capacitor, semiconductor device, and element
JP4428500B2 (ja) * 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
CN100407573C (zh) 2001-08-14 2008-07-30 皇家飞利浦电子股份有限公司 电子器件及测试和制造方法
JP4051567B2 (ja) * 2001-09-05 2008-02-27 セイコーエプソン株式会社 強誘電体メモリ装置
JP2003204088A (ja) 2001-09-27 2003-07-18 Matsushita Electric Ind Co Ltd 強誘電体薄膜構成体とそれを用いた応用素子、及び、強誘電体薄膜構成体の製造方法
US7008484B2 (en) * 2002-05-06 2006-03-07 Applied Materials Inc. Method and apparatus for deposition of low dielectric constant materials
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2005101512A (ja) * 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタ及び強誘電体膜の製造方法
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP4709544B2 (ja) * 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
JP4269172B2 (ja) * 2004-12-24 2009-05-27 セイコーエプソン株式会社 インクジェット塗布用インクおよびその製造方法、ならびに強誘電体膜の製造方法
JP2007145672A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 複合金属酸化物用原料組成物
JP4164701B2 (ja) * 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP4352271B2 (ja) * 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371473B2 (en) * 2002-10-24 2008-05-13 Seiko Epson Corporation Ferroelectric film, ferroelectric capacitor, ferroelectric memory, piezoelectric element, semiconductor element, method of manufacturing ferroelectric film, and method of manufacturing ferroelectric capacitor
JP2008290937A (ja) * 2004-05-31 2008-12-04 Seiko Epson Corp 前駆体組成物の製造方法
KR100849754B1 (ko) * 2005-06-02 2008-07-31 세이코 엡슨 가부시키가이샤 강유전체층의 제조 방법 및 전자 기기의 제조 방법
US7718487B2 (en) 2005-06-02 2010-05-18 Seiko Epson Corporation Method of manufacturing ferroelectric layer and method of manufacturing electronic instrument
KR100830013B1 (ko) * 2005-09-05 2008-05-15 세이코 엡슨 가부시키가이샤 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치
JP2007157910A (ja) * 2005-12-02 2007-06-21 Denso Corp 圧電セラミックス、積層圧電セラミック素子及びその製造方法
US7573083B2 (en) 2005-12-05 2009-08-11 Seiko Epson Corporation Transistor type ferroelectric memory and method of manufacturing the same
JP2008227216A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 強誘電体キャパシタとその製造方法
JP4535076B2 (ja) * 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
US8100513B2 (en) 2007-03-22 2012-01-24 Fujifilm Corporation Ferroelectric film, process for producing the same, ferroelectric device, and liquid discharge device
US8075795B2 (en) 2008-03-14 2011-12-13 Seiko Epson Corporation Piezoelectrics, piezoelectric element, and piezoelectric actuator
JP2012156160A (ja) * 2011-01-21 2012-08-16 Seiko Epson Corp 液体噴射ヘッド及び液体噴射装置並びに圧電素子
WO2015030064A1 (ja) * 2013-08-27 2015-03-05 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
JP2015065430A (ja) * 2013-08-27 2015-04-09 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
KR20200031697A (ko) * 2013-08-27 2020-03-24 미쓰비시 마테리알 가부시키가이샤 ＰＮｂＺＴ 박막의 제조 방법
KR102249242B1 (ko) * 2013-08-27 2021-05-06 미쓰비시 마테리알 가부시키가이샤 ＰＮｂＺＴ 박막의 제조 방법
WO2016006580A1 (ja) * 2014-07-08 2016-01-14 株式会社村田製作所 セラミック焼結体、セラミック焼結体の製造方法及び圧電セラミック電子部品
JPWO2016006580A1 (ja) * 2014-07-08 2017-04-27 株式会社村田製作所 セラミック焼結体、セラミック焼結体の製造方法及び圧電セラミック電子部品
CN109196672A (zh) * 2016-06-21 2019-01-11 前进材料科技株式会社 膜结构体及其制造方法
CN109196672B (zh) * 2016-06-21 2023-08-04 克里斯托株式会社 膜结构体及其制造方法

Also Published As

Publication number Publication date
KR20050069933A (ko) 2005-07-05
US20040214352A1 (en) 2004-10-28
US20060088731A1 (en) 2006-04-27
KR100810858B1 (ko) 2008-03-06
EP1555678B1 (en) 2013-08-21
KR20060127274A (ko) 2006-12-11
KR20070004107A (ko) 2007-01-05
EP1555678A4 (en) 2007-05-23
EP1555678A1 (en) 2005-07-20
KR100738303B1 (ko) 2007-07-12
US7371473B2 (en) 2008-05-13
US7255941B2 (en) 2007-08-14
WO2004038733A1 (ja) 2004-05-06
KR100740742B1 (ko) 2007-07-19
KR20060128061A (ko) 2006-12-13
KR100813348B1 (ko) 2008-03-12
JP3791614B2 (ja) 2006-06-28
US20060083933A1 (en) 2006-04-20

Similar Documents

Publication Publication Date Title
JP3791614B2 (ja) 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4811556B2 (ja) 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP4735834B2 (ja) 強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、圧電素子の製造方法、圧電アクチュエータの製造方法、及び液体噴射ヘッドの製造方法
JP4171908B2 (ja) 強誘電体膜、強誘電体メモリ、及び圧電素子
JP4720969B2 (ja) 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
JP4709544B2 (ja) 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
JP2009283950A (ja) 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP4572361B2 (ja) 強誘電体膜の製造方法、強誘電体キャパシタおよびその製造方法、強誘電体メモリならびに圧電素子
JP4803401B2 (ja) 強誘電体膜の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20031208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040331

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040331

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040331

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050620

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060116

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060328

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees