KR20070004107A - 강유전체 캐패시터, 강유전체 메모리 장치, 압전 소자,압전 액츄에이터, 액체 분사 헤드의 제조 방법 - Google Patents

강유전체 캐패시터, 강유전체 메모리 장치, 압전 소자,압전 액츄에이터, 액체 분사 헤드의 제조 방법 Download PDF

Info

Publication number
KR20070004107A
KR20070004107A KR1020067024280A KR20067024280A KR20070004107A KR 20070004107 A KR20070004107 A KR 20070004107A KR 1020067024280 A KR1020067024280 A KR 1020067024280A KR 20067024280 A KR20067024280 A KR 20067024280A KR 20070004107 A KR20070004107 A KR 20070004107A
Authority
KR
South Korea
Prior art keywords
ferroelectric
film
mixed solution
forming
ferroelectric film
Prior art date
Application number
KR1020067024280A
Other languages
English (en)
Other versions
KR100813348B1 (ko
Inventor
다께시 기지마
야스아끼 하마다
에이지 나또리
고지 오하시
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070004107A publication Critical patent/KR20070004107A/ko
Application granted granted Critical
Publication of KR100813348B1 publication Critical patent/KR100813348B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G33/00—Compounds of niobium
    • C01G33/006—Compounds containing, besides niobium, two or more other elements, with the exception of oxygen or hydrogen
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G35/00—Compounds of tantalum
    • C01G35/006—Compounds containing, besides tantalum, two or more other elements, with the exception of oxygen or hydrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1254—Ceramic dielectrics characterised by the ceramic dielectric material based on niobium or tungsteen, tantalum oxides or niobates, tantalates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/77—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by unit-cell parameters, atom positions or structure diagrams
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/01—Particle morphology depicted by an image
    • C01P2004/04—Particle morphology depicted by an image obtained by TEM, STEM, STM or AFM
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/80—Particles consisting of a mixture of two or more inorganic phases
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/80—Compositional purity

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

기판 상에 하부 전극을 형성하는 공정과, Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과, 상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과, 도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 나타내는 강유전체막을 형성하는 공정과, 상기 강유전체막 상에 상부 전극을 형성하는 공정을 포함하고, 0.1≤x≤0.4인 강유전체 캐패시터의 제조 방법이다.
강유전체막, 강유전체 캐패시터, 혼합 용액

Description

강유전체 캐패시터, 강유전체 메모리 장치, 압전 소자, 압전 액츄에이터, 액체 분사 헤드의 제조 방법{METHOD FOR FABRICATING FERROELECTRIC CAPACITOR, FERROELECTRIC MEMORY DEVICE, PIEZOELECTRIC DEVICE, PIEZOELECTRIC ACTUATOR AND LIQUID INJECTION HEAD}
도 1은 강유전체 캐패시터를 모식적으로 도시하는 단면도.
도 2는 PZTN막을 스핀 코팅법으로 형성하기 위한 흐름도를 도시하는 도면.
도 3은 강유전체 캐패시터의 P(분극)-V(전압) 히스테리시스 곡선을 도시하는 도면.
도 4의 A∼도 4의 C는 실시예 1에서의 PZTN막의 표면 모폴로지를 도시하는 도면.
도 5의 A∼도 5의 C는 실시예 1에서의 PZTN막의 결정성을 도시하는 도면.
도 6의 A∼도 6의 C는 실시예 1에서의 PZTN막의 막 두께와 표면 모폴로지의 관계를 도시하는 도면.
도 7의 A∼도 7의 C는 실시예 1에서의 PZTN막의 막 두께와 결정성과의 관계를 도시하는 도면.
도 8의 A∼도 8의 C는 실시예 1에서의 PZTN막의 막 두께와 히스테리시스 특성을 도시하는 도면.
도 9의 A∼도 9의 C는 실시예 1에서의 PZTN막의 막 두께와 히스테리시스 특성을 도시하는 도면.
도 10의 A 및 도 10의 B는 실시예 1에서의 PZTN막의 누설 전류 특성을 도시하는 도면.
도 11의 A는 실시예 1에서의 PZTN막의 피로 특성을 도시하는 도면, 도 11의 B는 실시예 1에서의 PZTN막의 스태틱 임프린트 특성을 도시하는 도면.
도 12는 실시예 1에서의 오존 TEOS에 의한 SiO2 보호막이 형성된 강유전체 캐패시터의 구조를 도시하는 도면.
도 13은 실시예 1에서의 오존 TEOS에 의한 SiO2 보호막을 형성한 후의 강유전체 캐패시터의 히스테리시스 특성을 도시하는 도면.
도 14는 실시예 1에서의 종래의 PZT막의 누설 전류 특성을 도시하는 도면.
도 15는 실시예 1에서의 종래의 PZT막을 이용한 강유전체 캐패시터의 피로 특성을 도시하는 도면.
도 16은 실시예 1에서의 종래의 PZT막을 이용한 강유전체 캐패시터의 스태틱 임프린트 특성을 도시하는 도면.
도 17의 A 및 도 17의 B는 실시예 2에서의 PZTN막의 히스테리시스 특성을 도시하는 도면.
도 18의 A 및 도 18의 B는 실시예 2에서의 PZTN막의 히스테리시스 특성을 도시하는 도면.
도 19의 A 및 도 19의 B는 실시예 2에서의 PZTN막의 히스테리시스 특성을 도시하는 도면.
도 20은 실시예 2에서의 PZTN막의 X선 회절 패턴을 도시하는 도면.
도 21은 실시예 2에서의 PZTN 결정 중의 Pb 결손량과 Nb의 조성비의 관계를 도시하는 도면.
도 22는 페로브스카이트 결정인 WO3의 결정 구조를 설명하기 위한 도면.
도 23의 A∼도 23의 C는 실시예 3에서의 PZTN막의 형성 공정을 모식적으로 도시하는 단면도.
도 24의 A 및 도 24의 B는 실시예 3에서의 PZTN막의 격자 상수의 변화를 설명하기 위한 도면.
도 25는 실시예 3에서의 PZTN막과 Pt 금속막과의 격자 부정합율의 변화를 설명하기 위한 도면.
도 26은 참고예에서의 종래의 PZT막을 스핀 코팅법으로 형성하기 위한 흐름을 도시하는 도면.
도 27의 A∼도 27의 E는 참고예에서의 PZT막의 표면 모폴로지를 도시하는 도면.
도 28의 A∼도 28의 E는 참고예에서의 PZT막의 결정성을 도시하는 도면.
도 29의 A 및 도 29의 B는 참고예에서의 정방정 PZT막의 히스테리시스를 도시하는 도면.
도 30은 참고예에서의 종래의 정방정 PZT막의 히스테리시스를 도시하는 도면.
도 31의 A 및 도 31의 B는 참고예에서의 정방정 PZT막의 탈 가스 분석 결과를 도시하는 도면.
도 32의 A∼도 32의 C는 강유전체 캐패시터의 제조 공정을 도시하는 도면.
도 33의 A 및 도 33의 B는, 강유전체 캐패시터의 히스테리시스 특성을 도시하는 도면.
도 34는 강유전체 캐패시터의 전기적 특성을 도시하는 도면.
도 35의 A는 단순 매트릭스형의 강유전체 메모리 장치를 모식적으로 도시하는 평면도, 도 35의 B는 단순 매트릭스형의 강유전체 메모리 장치를 모식적으로 도시하는 단면도.
도 36은 메모리 셀 어레이가 주변 회로와 함께 동일 기판 위에 집적화되어 있는 강유전체 메모리 장치의 일례를 도시하는 단면도.
도 37의 A는 1T1C형 강유전체 메모리를 모식적으로 도시하는 단면도, 도 37의 B는 1T1C형 강유전체 메모리를 모식적으로 도시하는 등가 회로도.
도 38의 A∼도 38의 C는 강유전체 메모리의 제조 공정을 도시하는 도면.
도 39는 기록 헤드의 분해 사시도.
도 40의 A는 기록 헤드의 평면도, 도 40의 B는 기록 헤드의 단면도.
도 41은 압전 소자의 층 구조를 모식적으로 도시하는 단면도.
도 42는 잉크 제트식 기록 장치의 일례를 도시한 개략도.
도 43의 A는 PZT에 Ta을 첨가한 강유전체막의 히스테리시스 특성을 도시하는 도면, 도 43의 B는 PZT에 W을 첨가한 강유전체막의 히스테리시스 특성을 도시하는 도면.
도 44는 PZT계 강유전체의 구성 원소의 결합에 관한 여러가지 특성을 도시하는 도면.
도 45의 A∼도 45의 C는 브라운 밀러라이트형 결정 구조의 쇼트키 결함을 설명하기 위한 도면.
도 46은 강유전체의 공간 전하 분극을 설명하기 위한 도면.
본 발명은, 강유전체막, 강유전체 캐패시터, 강유전체 메모리, 압전 소자, 반도체 소자, 강유전체막의 제조 방법, 및 강유전체 캐패시터의 제조 방법에 관한 것이다.
최근, PZT, SBT 등의 강유전체막이나, 이것을 이용한 강유전체 캐패시터, 강유전체 메모리 장치 등의 연구 개발이 활발히 행해지고 있다. 강유전체 메모리 장치의 구조는 1T형, 1T1C형, 2T2C형, 단순 매트릭스형으로 대별할 수 있다. 그 중에서, 1T형은 구조 상 캐패시터에 내부 전계가 발생하기 때문에 유지(데이터 유지)가 1개월로 짧고, 반도체에 일반적으로 요구되는 10년 보증은 불가능으로 되어 있다. 1T1C형, 2T2C형은, DRAM과 거의 동일한 구성으로, 선택용 트랜지스터를 갖기 때문에, DRAM의 제조 기술을 살릴 수 있다. 또한, 1T1C형, 2T2C형은, SRAM과 같은 기입 속도가 실현되기 때문에, 현재까지 256kbit 이하의 소용량품이 상품화되고 있다.
지금까지 강유전체 재료로서는, 주로 Pb(Zr, Ti)O3(PZT)가 이용되고 있다. PZT의 경우, Zr/Ti비가 52/48 혹은 40/60 등과 같은, 능면체정 및 정방정의 혼재 영역 및 그 근방의 조성이 이용되고 있다. 또한, PZT의 경우, La, Sr, Ca 등과 같은 원소가 도핑되어 이용되는 경우도 있다. 이 영역이 이용되고 있는 것은, 메모리 소자에 가장 필요한 신뢰성을 확보하기 위해서이다. 히스테리시스 형상은, Ti을 래치에 포함하는 정방정 영역이 양호하지만, 이온성 결정 구조에 기인하는 쇼트키 결함이 발생한다. 이 때문에, 누설 전류 특성 혹은 임프린트 특성(소위 히스테리시스의 변형의 정도) 불량이 발생하게 되어, 신뢰성을 확보하는 것이 곤란하다.
한편, 단순 매트릭스형은, 1T1C형, 2T2C형에 비하여 셀 사이즈가 작고, 또한 캐패시터의 다층화가 가능하기 때문에, 고집적화, 저비용화가 기대되고 있다.
또한, 종래의 단순 매트릭스형 강유전체 메모리 장치에 관해서는, 일본국 특개평 9-116107호 공보 등에 개시되어 있다. 동일 공개 공보에서는, 메모리 셀에의 데이터 기입 시에, 비선택 메모리 셀로 기입 전압의 1/3의 전압을 인가하는 구동 방법이 개시되어 있다.
그러나, 이 기술에서는, 동작에 필요로 되는 강유전체 캐패시터의 히스테리시스 루프에 관해서는, 구체적으로 기재되어 있지 않다. 실제로 동작이 가능한 단 순 매트릭스형 강유전체 메모리 장치를 얻기 위해서는 각형성(角型性)이 양호한 히스테리시스 루프가 필요 불가결하다. 이에 대응 가능한 강유전체 재료로서는, Ti이 많은 정방정의 PZT가 후보로서 생각되지만, 이미 상술한 1T1C 및 2T2C형 강유전체 메모리와 마찬가지로 신뢰성의 확보가 가장 중요한 과제로 된다.
또한, PZT 정방정은, 메모리 용도에 적합한 각형성을 갖는 히스테리시스 특성을 나타내지만, 신뢰성이 부족하여 실용화되지 않았다. 그 이유는, 이하와 같다.
우선, 결정화 후의 PZT 정방정 박막은, Ti 함유율이 높으면 높을수록, 누설 전류 밀도가 높아지는 경향이 있다. 덧붙여, + 혹은 - 방향 중 어느 한쪽에 1회만 데이터를 기입하고, 100℃로 가열 유지한 후, 데이터를 판독하는, 소위 스태틱 임프린트 시험을 행하면, 24h 후에는, 거의 기입한 데이터가 남아 있지 않다. 이들은 이온성 결정인 PZT 및 PZT의 구성 원소인 Pb와 Ti 자체가 갖는 본질적인 것으로, 이것이 구성 원소의 대부분이 Pb 및 Ti로 이루어진 PZT 정방정 박막이 갖는 최대의 과제로 되어 있다. 이 과제는, PZT 페로브스카이트가 이온성 결정인 것이 커서, PZT가 갖는 본질적인 것이다.
도 44는 PZT의 각 구성 원소의 결합에 관련된 주된 에너지의 일람이다. PZT는 결정화 후에 산소 보이드를 많이 포함하는 것이 알려져 있다. 즉, 도 44에서, Pb-O는 PZT 구성 원소 중, 결합 에너지가 가장 적어, 소성 가열 시나 분극 반전 시에 간단히 끊어지는 것이 예상된다. 즉, Pb이 이탈하면 전하 중성의 원리에 의해 O가 이탈하게 된다.
다음으로, 임프린트 시험 등의 가열 유지 시에는, PZT의 각 구성 원소는 진동하여 충돌을 반복하게 되지만, PZT 구성 원소 속에서 Ti은 가장 가벼워, 고온 유지 시의 진동 충돌에 의해 이탈하기 쉽다. 따라서, Ti이 이탈하면 전하 중성의 원리에 의해 O가 이탈한다. 또한, Pb:+2, Ti:+4의 최대 가수로 결합에 기여하고 있기 때문에, O가 이탈하는 것 이외에 전하 중성이 성립되지 않는다. 즉, PZT은 Pb 및 Ti 등과 같은 양이온 1개에 대하여 O라는 음이온이 2개 이탈하기 쉬워, 소위 쇼트키 결함을 용이하게 형성한다.
여기서, PZT 결정 중 산소 결손에 의한 누설 전류의 발생의 메카니즘에 대하여 설명한다. 도 45의 A∼도 45의 C는, 일반식 ABO2 .5로 표시되는 브라운 밀러라이트형 결정 구조를 갖는 산화물 결정에서의 누설 전류의 발생을 설명하기 위한 도면이다. 도 45의 A에 도시한 바와 같이, 브라운 밀러라이트형 결정 구조는, 일반식 ABO3으로 표시되는 PZT 결정 등이 갖는 페로브스카이트형 결정 구조에 대하여 산소 결손을 갖는 결정 구조이다. 그리고, 도 45의 B에 도시한 바와 같이, 브라운 밀러라이트형 결정 구조에서는, 양이온의 곁은 산소 이온이 오기 때문에, 양이온 결함은, 그다지 누설 전류 증대의 원인으로는 되기 어렵다. 그러나, 도 45의 C에 도시한 바와 같이, 산소 이온은 PZT 결정 전체에 직렬로 연결되어 있어, 산소 결손이 증가함에 따라 결정 구조가 브라운 밀러라이트형 결정 구조로 되면, 누설 전류도 그에 따라서 증대하는 것이다.
또한, 상기한 누설 전류의 발생 외에 추가로, Pb 및 Ti의 결손이나, 그에 수 반하는 O의 결손은, 소위 격자 결함이고, 도 46에 도시한 바와 같은 공간 전하 분극의 원인으로 된다. 그렇게 하면, PZT 결정에는 강유전체의 분극에 의한 전계에 의해서 격자 결함에 의한 반전계가 발생하게 되고, 소위 바이어스 전위가 걸린 상태로 되고, 그 결과 히스테리시스가 시프트 혹은 감소하게 된다. 또한, 이 현상은, 온도가 높아질수록 빠르게 발생하게 된다.
이상은 PZT가 갖는 본질적인 문제로, 순수한 PZT에서는 상기한 문제를 해결 곤란하다고 생각되어, 현재에 이르기까지 정방정의 PZT를 이용한 메모리 소자로 충분한 특성을 갖는 것은 실현할 수 없다.
또한, 강유전체 메모리에서는, 강유전체 캐패시터에 포함되는 강유전체막의 결정 상태가 디바이스의 특성을 결정하는 요인 중 하나로 된다. 그리고, 강유전체 메모리의 제조 공정에서는, 층간 절연막이나 보호막을 형성하는 공정을 포함하고, 수소를 대량으로 발생하는 프로세스가 사용된다. 이 때, 강유전체막은, 주로 산화물로부터 형성되어 있기 때문에, 제조 공정 중에 발생한 수소에 의해 산화물이 환원되어, 강유전체 캐패시터의 특성에 바람직하지 않은 영향을 주는 경우가 있다.
이 때문에, 종래의 강유전체 메모리에서는, 강유전체 캐패시터의 특성 열화를 방지하기 위해서 알루미늄 산화막이나 알루미늄 질화막 등의 배리어막에 의해 강유전체 캐패시터를 피복함으로써 캐패시터의 내환원성을 담보하고 있었다. 그러나, 이들의 배리어막은 강유전체 메모리의 고집적화에 있어서 잉여인 점유 영역을 필요로 하는 것이고, 또한 생산성의 면에서도, 강유전체 메모리를 보다 간편한 프로세스에 의해서 제조할 수 있는 방법이 기대되고 있다.
본 발명의 목적은, 1T1C, 2T2C 및 단순 매트릭스형 강유전체 메모리 중 어디에도 사용 가능한 히스테리시스 특성을 갖는 강유전체 캐패시터를 포함하는, 1T1C, 2T2C 및 단순 매트릭스형 강유전체 메모리를 제공하는 데에 있다. 또한, 본 발명의 다른 목적은, 상기 강유전체 메모리에 적합한 강유전체막 및 그 제조 방법을 제공하는 데에 있다. 또한, 본 발명의 다른 목적은, 상기 강유전체막을 이용한 압전 소자 및 반도체 소자를 제공하는 데에 있다. 또한, 본 발명의 다른 목적은, 배리어막이 불필요한 간편한 프로세스로 충분한 특성을 담보할 수 있는, 강유전체 캐패시터, 그 제조 방법, 및 강유전체 캐패시터를 이용한 강유전체 메모리를 제공하는 것에 있다.
본 발명에 따른 강유전체막은, AB1 - xNbxO3의 일반식으로 나타내고, A 원소는 적어도 Pb로 이루어지고, B 원소는 Zr, Ti, V, W, Hf 및 Ta 중, 적어도 하나 이상의 조합으로 이루어지고, 0.05≤x<1의 범위에서 Nb을 포함한다.
본 발명에 따른 강유전체 캐패시터의 제조 방법은 기판 상에 하부 전극을 형성하는 공정과, Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과, 상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과, 도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 나타내는 강유전체막을 형성하는 공정과, 상기 강유전체막 상에 상부 전극을 형성하는 공정을 포함하고, 0.1≤x≤0.4이다.
본 발명에 따른 강유전체 메모리 장치의 제조 방법은 기판 상에 하부 전극을 형성하는 공정과, Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과, 상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과, 도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 나타내는 강유전체막을 형성하는 공정과, 상기 강유전체막 상에 상부 전극을 형성하는 공정과, 상기 하부 전극 및 상기 상부 전극과 주변 회로를 전기적으로 접속하는 공정을 포함하고, 0.1≤x≤0.4이다.
본 발명에 따른 압전 소자의 제조 방법은 기판 상에 하부 전극을 형성하는 공정과, Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과, 상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과, 도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 나타내는 강유전체막을 형성하는 공정과, 상기 강유전체막 상에 상부 전극을 형성하는 공정을 포함하고, 0.1≤x≤0.4이다.
본 발명에 따른 압전 액츄에이터의 제조 방법은 기판 상에 진동판을 형성하는 공정과, 상기 진동판 상에 하부 전극을 형성하는 공정과, Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과, 상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과, 도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 나타내는 강유전체막을 형성하는 공정과, 상기 강유전체막 상에 상부 전극을 형성하는 공정을 포함하고, 0.1≤x≤0.4이다.
본 발명에 따른 액체 분사 헤드의 제조 방법은 기판 상에 진동판을 형성하는 공정과, 상기 진동판 상에 하부 전극을 형성하는 공정과, Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과, 상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과, 도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 나타내는 강유전체막을 형성하는 공정과, 상기 강유전체막 상에 상부 전극을 형성하는 공정과, 상기 기판 내에 유로를 형성하는 공정과, 상기 기판의 아래에, 상기 유로에 연통하는 노즐 개구를 갖는 노즐 플레이트를 고착하는 공정을 포함하고, 0.1≤x≤0.4이다.
(1) 본 실시 형태에 따른 강유전체막은, AB1 - xNbxO3의 일반식으로 나타내고, A 원소는 적어도 Pb로 이루어지고, B 원소는 Zr, Ti, V, W, Hf 및 Ta 중, 적어도 하나 이상으로 이루어지고, 0.05≤x<1의 범위에서 Nb을 포함한다.
또한, A 원소는 Pb1 -yLny(0<y≤0.2)로 이루어질 수 있다. 그리고, Ln은 La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu 중, 적어도 하나 이상으로 이루어질 수 있다.
(2) 본 실시 형태에 따른 강유전체막은, (Pb1 - yAy)(B1- xNbx)O3의 일반식으로 나타내며, A 원소는 La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu 중 적어도 하나 이상으로 이루어지고, B 원소는 Zr, Ti, V, W, Hf 및 Ta 중 하나 이상으로 이루어지고, 0.05≤x<1(보다 바람직하게는, 0.1≤x≤0.3)의 범위에서 Nb 을 포함한다.
(3) 본 실시 형태에 따른 강유전체막은, Zr 조성보다도 Ti 조성이 많고, 또한 Ti 조성 중 2.5mol% 이상 40mol% 이하(보다 바람직하게는, 10mol% 이상 30mol% 이하)가 Nb으로 치환되어 있는 PZT계 강유전체막이다. 또한, 이 PZT계 강유전체막은 정방정계 및 능면체정계 중 적어도 한쪽의 결정 구조를 가질 수 있다. 또한, 이 PZT계 강유전체막은 0.5mol% 이상(보다 바람직하게는, 0.5mol% 이상, 5mol% 미만)의 Si 혹은 Si 및 Ge을 포함할 수 있다. 또한, 이 PZT계 강유전체막은, 졸겔 용액을 이용하여 형성할 수 있다.
(4) 본 실시 형태에 따른 강유전체막은, ABO3의 일반식으로 표시되며, A 사이트의 구성 원소로서 Pb을 포함하고, B 사이트의 구성 원소로서 적어도 Zr 및 Ti을 포함하는 PZT계 강유전체막이다. 이 PZT계 강유전체막은, A 사이트의 Pb 결손량이 상기 ABO3의 화학양론적 조성에 대하여 많아도 20mol% 이하이다. 이 강유전체막은, 상기 A 사이트의 Pb 결손량의 2배에 상당하는 조성비로 B 사이트에 Nb을 포함할 수 있다. 이 강유전체막은, B 사이트에서의 Ti 조성이 Zr 조성보다도 높고, 또한 능면체정계의 결정 구조를 가질 수 있다. 또한, 이 강유전체막은 졸겔 용액을 이용하여 형성할 수 있다.
(5) 본 실시 형태에 따른 강유전체막의 제조 방법은, PZT계 강유전체막의 제조 방법으로서, 상기 졸겔 용액으로서, PbZrO3용 졸겔 용액, PbTiO3용 졸겔 용액, 및 PbNbO3용 졸겔 용액을 혼합한 것을 이용한다.
본 실시 형태에 따른 강유전체막의 제조 방법에서, 상기 졸겔 용액으로서, 또한 PbSiO3용 졸겔 용액을 혼합한 것을 이용할 수 있다.
(6) 본 실시 형태에 따른 강유전체막의 제조 방법은, PZT계 강유전체막의 제조 방법으로서, A 사이트의 구성 원소인 Pb의 화학양론적 조성을 1로 한 경우에, Pb이 0.9∼1.2의 범위에서 포함되는 졸겔 용액을 이용하여 형성한다.
(7) 본 실시 형태에 따른 강유전체막의 제조 방법은, 상기 PZT계 강유전체막을, 백금계 금속으로 이루어진 금속막 위에 형성하는 것을 포함할 수 있다.
(8) 본 실시 형태에 따른 강유전체막의 제조 방법에서, 상기 백금계 금속은, Pt 및 Ir 중 적어도 어느 하나일 수 있다.
(9) 본 실시 형태에 따른 강유전체 메모리는, 미리 Si 웨이퍼 위에 형성된 CM0S 트랜지스터의 소스 혹은 드레인 전극 중 어느 한쪽과 도통하고 있는 제1 전극과 상기 제1 전극 위에 형성된 강유전체막, 상기 강유전체막 위에 형성된 제2 전극을 포함하고, 상기 제1 전극, 상기 강유전체막 및 상기 제2 전극에 의해서 구성되는 캐패시터가, 미리 Si 웨이퍼 위에 형성된 CM0S 트랜지스터에 의해서 선택 동작을 행하는 강유전체 메모리로서, 상기 강유전체막은 Ti 비율이 50% 이상인 정방정 PZT로 이루어지고, Ti 조성중 5mol% 이상 40mol% 이하가 Nb으로 치환되고, 이와 동시에 1mol% 이상의 Si 및 Ge을 포함하는 강유전체막으로 이루어진다.
(10) 본 실시 형태에 따른 강유전체 메모리는, 미리 제작된 제1 전극과, 상기 제1 전극과 교차하는 방향으로 배열된 제2 전극과, 적어도 상기 제1 전극과 상 기 제2 전극의 교차 영역에 배치된 강유전체막을 포함하고, 상기 제1 전극, 상기 강유전체막 및 상기 제2 전극에 의해 구성되는 캐패시터가 매트릭스 형태로 배치된 강유전체 메모리로서, 상기 강유전체막은 Ti 비율이 50% 이상의 정방정 PZT로 이루어지고, Ti 조성중 5mol% 이상 40mol% 이하가 Nb으로 치환되고, 동시에 1mol% 이상의 Si 및 Ge을 포함하는 강유전체막으로 이루어진다.
(11) 본 실시 형태에 따른 강유전체 메모리의 제조 방법은, 제1 원료 용액인 PbZrO3 형성용 졸겔 용액과 제2 원료 용액인 PbTiO3 형성용 졸겔 용액과 제3 원료 용액인 PbNbO3 형성용 졸겔 용액과 제4 원료 용액인 PbSiO3 형성용 졸겔 용액을 코팅 후에 결정화하는 공정을 포함하고, 상기 제1, 제2, 및 제3 원료 용액은 강유전체층을 형성하기 위한 원료액이며, 제4 원료 용액은 제1, 제2, 및 제3 원료 용액을 강유전체층으로서 형성하기 위해서 필요 불가결한 촉매 효과를 갖는 상유전체층을 생성하기 위한 원료액이다.
(12) 본 실시 형태에 따른 강유전체 캐패시터의 제조 방법은, 소여의 기체 위에 하부 전극을 형성하는 것과, 상기 하부 전극 위에 Pb, Zr, Ti, 및 Nb을 구성 원소로서 포함하는 PZTN 복합 산화물로 이루어진 강유전체막을 형성하는 것과, 상기 강유전체막 위에 상부 전극을 형성하는 것과, 상기 하부 전극, 강유전체막, 및 상부 전극을 피복하도록 보호막을 형성하는 것과, 적어도 상기 보호막을 형성한 후에, 상기 PZTN 복합 산화물을 결정화하기 위한 열처리를 행하는 것을 포함한다.
본 실시 형태에 따르면, 강유전체막의 재료로서 Pb, Zr, Ti, 및 Nb을 구성 원소로서 포함하는 PZTN 복합 산화물을 이용하여, 이러한 PZTN 복합 산화물의 결정화를 보호막 형성 후에 행한다. 이 때문에, 가령 보호막의 형성 시에 강유전체막이 프로세스 중에 발생한 수소에 의한 손상을 받고 있었다고 해도, 그 후에 결정화를 위한 열처리가 행해짐으로써, 이러한 손상을 회복하면서 PZTN 복합 산화물이 결정화된다. 따라서, 종래와 같이, 강유전체막을 환원 반응으로부터 보호하기 위한 배리어막의 형성 프로세스를 생략할 수 있어, 생산성의 향상 및 생산 코스트의 저감을 도모할 수 있다.
(13) 본 실시 형태에 따른 강유전체 캐패시터의 제조 방법에서, 상기 강유전체막은, 형성 시에 산화 분위기 하에서 가(假) 열처리가 실시되고, 상기 PZTN 복합 산화물을 결정화하기 위한 열처리가 행해질 때까지 비정질 상태로 되어 있을 수 있다.
이 양태에 따르면, 강유전체막은 결정화될 때까지 비정질 상태로 되어 있다. 이 때문에, 이 양태의 강유전체막에서는, 보호막 형성까지 비정질 상태인 것에 의해 입계 확산에 의한 결정 품질의 열화를 방지할 수 있다. 그리고, 비정질 상태의 강유전체막은, 산화 분위기 하에서 가 열처리가 실시되고 있기 때문에, 막 속에 산소가 도입되어 있다. 이 때문에, 결정화를 위한 열처리 시에서는, 분위기 속에 포함되는 가스 종류에 의존하지 않고 PZTN 복합 산화물의 결정화를 행할 수 있다.
(14) 본 실시 형태에 따른 강유전체 캐패시터의 제조 방법에서, 상기 보호막은 산화 실리콘막으로서, 트리메틸실란을 이용하여 형성될 수 있다.
이 양태에 따르면, 산화 실리콘막의 형성에 일반적으로 이용되고 있는 테트 라메틸오르소실리케이트(TEOS)에 비하여, 프로세스 중 발생 수소량이 적은 트리메틸실란(TMS)을 이용하여 산화 실리콘막으로 이루어진 보호막을 형성하기 때문에, 강유전체막에의 환원 반응에 의한 손상을 저감할 수 있다.
(15) 본 실시 형태에 따른 강유전체 캐패시터의 제조 방법에서는, 상기 PZTN 복합 산화물을 결정화하기 위한 열처리를 비산화 분위기 속에서 행할 수 있다.
이 양태에 따르면, 결정화를 위한 열처리를 비산화 분위기 속에서 행하기 때문에, 예를 들면 프로세스 중 디바이스에 캐패시터 이외의 주변 부재(예를 들면, 금속 배선) 등이 포함되는 경우에도, 이러한 주변 부재에 대하여 고온 열처리에 의한 산화 손상을 주는 것을 방지할 수 있다.
(16) 본 실시 형태의 강유전체 캐패시터는, 상기된 강유전체 캐패시터의 제조 방법을 이용하여 형성된다.
(17) 또한, 본 실시 형태의 강유전체막 및 강유전체 캐패시터는, 이것을 이용한 강유전체 메모리, 압전 소자, 및 반도체 소자에 적용할 수 있다.
이하, 본 발명에 적합한 실시 형태에 대하여, 도면을 참조하면서 보다 상세히 설명한다.
1. 강유전체막, 강유전체 캐패시터, 및 이들의 제조 방법
도 1은 본 발명의 실시 형태에 따른 강유전체막(101)을 이용한 강유전체 캐패시터(100)를 모식적으로 도시하는 단면도이다.
도 1에 도시한 바와 같이, 강유전체 캐패시터(100)는 강유전체막(101), 제1 전극(102), 및 제2 전극(103)으로 구성된다.
제1 전극(102) 및 제2 전극(103)은, Pt, Ir, Ru 등의 귀금속의 단체 또는 상기 귀금속을 주체로 한 복합 재료로 이루어진다. 제1 전극(102) 및 제2 전극(103)에 강유전체의 원소가 확산되면 전극과 강유전체막(101)의 계면부에 조성 어긋남이 발생하여 히스테리시스의 각형성이 저하하기 때문에, 제1 전극(102) 및 제2 전극(103)에는 강유전체의 원소가 확산되지 않는 치밀성이 요구된다. 제1 전극(102) 및 제2 전극(103)의 치밀성을 높이기 위해서는, 예를 들면 질량이 무거운 가스로 스퍼터 성막하는 방법, Y, La 등의 산화물을 귀금속 전극 중으로 분산시키는 등의 방법이 취해진다.
강유전체막(101)은, Pb, Zr, Ti을 구성 원소로서 포함하는 산화물로 이루어진 PZT계 강유전체를 이용하여 형성된다. 특히, 본 실시 형태에서는, 이 강유전체막(101)을 Ti 사이트에 Nb을 도핑한 Pb(Zr, Ti, Nb)O3(PZTN)를 채용하는 것을 특징으로 한다.
Nb은 Ti와 사이즈(이온 반경이 가깝고, 원자 반경은 동일함)가 거의 동일하며, 무게가 2배이고, 격자 진동에 의한 원자 간의 충돌에 의해서도 격자로부터 원자가 이탈하기 어렵다. 또한 Nb의 원자가는, +5가로 안정되고, 가령 Pb이 이탈하더라도, Nb5 +에 의해 Pb 이탈의 가수를 보충할 수 있다. 또한 결정화 시에, Pb 이탈이 발생했다고 해도, 사이즈가 큰 O가 이탈하는 것보다, 사이즈가 작은 Nb이 들어가는 쪽이 용이하다.
또한, Nb의 원자가는 +4가도 존재하기 때문에, Ti4 + 대신에 충분히 행하는 것이 가능하다. 또한, 실제로는 Nb은 공유 결합성이 매우 강하여, Pb도 이탈하기 어렵게 되어 있다고 생각된다(H.Miyazawa, E.Natori, S.Miyashita; Jpn.J.Appl.phys.39(2000)5679).
지금까지도, PZT로의 Nb 도핑은, 주로 Zr이 많은 능면체정 영역으로 행해져 왔지만, 그 양은 0.2∼0.025mol%(J.Am.Ceram.Soc, 84(2001) 902; Phys.Rev.Let, 83(1999) 1347) 정도로, 아주 소량이다. 이와 같이 Nb을 다량으로 도핑할 수 없던 요인은, Nb을 예를 들면 10mol% 첨가하면, 결정화 온도가 800℃ 이상으로 상승하는 것에 의한 것이었다고 생각된다.
그래서, 강유전체막(101)을 형성할 때에는, 또한 PbSiO3 실리케이트를, 예를 들면 1∼5mol%의 비율로 첨가하는 것이 바람직하다. 이에 따라 PZTN의 결정화 에너지를 경감시킬 수 있다. 즉, 강유전체막(101)의 재료로서 PZTN을 이용하는 경우, Nb 첨가와 함께, PbSiO3 실리케이트를 첨가함으로써 PZTN의 결정화 온도의 저감을 도모할 수 있다.
다음으로, 본 실시 형태의 강유전체 캐패시터(100)에 적용되는 PZTN 강유전체막(101)의 성막 방법의 일례를 설명한다.
PZTN 강유전체막(101)은, Pb, Zr, Ti, 및 Nb 중 적어도 어느 하나를 포함하는 제1∼제3 원료 용액으로 이루어진 혼합 용액을 준비하고, 이들 혼합액에 포함되는 산화물을 열처리 등에 의해 결정화시켜서 얻을 수 있다.
제1 원료 용액으로서는, PZTN 강유전체상(相)의 구성 금속 원소 중, Pb 및 Zr에 의한 PbZrO3 페로브스카이트 결정을 형성하기 위해 축중합체를 n-부탄올 등의 용매에 무수 상태에서 용해한 용액을 예시할 수 있다.
제2 원료 용액으로서는, PZTN 강유전체상의 구성 금속 원소 중, Pb 및 Ti에 의한 PbTiO3 페로브스카이트 결정을 형성하기 위해 축중합체를 n-부탄올 등의 용매에 무수 상태에서 용해한 용액을 예시할 수 있다.
제3 원료 용액으로서는, PZTN 강유전체상의 구성 금속 원소 중, Pb 및 Nb에 의한 PbNbO3 페로브스카이트 결정을 형성하기 위해 축중합체를 D-부탄올 등의 용매에 무수 상태에서 용해한 용액을 예시할 수 있다.
상기 제1, 제2 및 제3 원료 용액을 이용하여, 예를 들면 PbZr0.2Ti0.6Nb0.2O3(PZTN)으로 이루어진 강유전체막(101)을 형성하는 경우, (제1 원료 용액):(제2 원료 용액):(제3 원료 용액)=2:6:2의 비로 혼합할 수 있다. 그러나, 이 혼합 용액을 그대로 결정화시키려고 해도, PZTN 강유전체막(101)을 제작하기 위해서는, 높은 결정화 온도를 필요로 한다. 즉, Nb을 혼합하면, 결정화 온도가 급격히 상승하게 되어, 700℃ 이하의 소자화 가능한 온도 범위에서는 결정화가 불가능하기 때문에, 종래에는 5mol% 이상의 Nb은 Ti의 치환 원소로서는 이용되지 않아, 지금까지는 첨가제의 단계를 벗어나지 않았다. 덧붙여, Ti이 Zr보다도 많이 포함되는 PZT 정방정에서는 전혀 예가 없었다. 이것은, 참고 문헌 J.Am.Ceram.Soc, 84(2001) 902나 Phys.Rev.Let, 83(1999) 1347 등에 의해 명확해진다.
그래서, 본 실시 형태에서는, 상기 과제를, 제4 원료 용액으로서의, PbSiO3 결정을 형성하기 위해 축중합체를 n-부탄올 등의 용매에 무수 상태에서 용해한 용액을, 예를 들면 1mol% 이상 5mol% 미만으로 상기 혼합 용액 중에 더 첨가함으로써 해결할 수 있다.
즉, 상기 제1, 제2, 제3 및 제4 용액의 혼합 용액을 이용함으로써, PZTN의 결정화 온도를 700℃ 이하의 소자화 가능한 온도 범위에서 결정화시키는 것이 가능해진다.
구체적으로는, 도 2에 도시한 흐름도에 따라 강유전체막(101)을 성막한다. 혼합 용액 도포 공정(단계 ST11), 알콜 제거 공정∼건조 열처리 공정∼탈지 열처리 공정(단계 ST12, 단계 ST13)의 일련의 공정을 원하는 횟수만큼 행하고, 그 후에 결정화 어닐링(단계 ST14)에 의해 소성하여 강유전체막(101)을 형성한다.
각 공정에서의 조건의 예를 하기에 도시한다.
우선, Si 기판 위에 Pt 등의 전극용 귀금속을 피복하여 하부 전극을 성막한다(단계 ST10). 다음으로, 혼합액의 도포를 스핀 코팅 등의 도포법으로 행한다(단계 ST11). 구체적으로는, Pt 피복 기판 위에 혼합 용액을 적하한다. 적하된 용액을 기판 전면에 널리 퍼지게 할 목적으로 500rpm 정도로 스핀을 행한 후, 50rpm 이하로 회전수를 저하시켜 10초만큼 회전시킨다. 건조 열처리 공정은 150℃∼180℃로 행한다(단계 ST13). 건조 열처리는 대기 분위기 하에서 핫 플레이트 등을 이용하여 행한다. 마찬가지로 탈지 열처리 공정에서는 300℃∼350℃로 유지된 핫 플레 이트 위에서, 대기 분위기 하에서 행한다(단계 ST13). 결정화를 위한 소성은, 산소 분위기 속에서 서멀 래피드 어닐링(RTA) 등을 이용하여 행한다(단계 ST14).
또한 소결 후의 막 두께는 100∼200㎚ 정도로 할 수 있다. 다음으로, 상부 전극을 스퍼터법 등에 의해 형성한 후에(단계 ST15), 제2 전극과 강유전체 박막과의 계면 형성, 및 강유전체 박막의 결정성 개선을 목적으로 하여 포스트 어닐링을, 소성 시와 마찬가지로, 산소 분위기 속에서 RTA 등을 이용하여 행하고(단계 ST16), 강유전체 캐패시터(100)를 얻는다.
이하에서는, PZTN 강유전체막(101)을 이용하는 것에 의한 강유전체 캐패시터(100)에의 히스테리시스 특성에의 영향을 고찰한다.
도 3은 강유전체 캐패시터(100)의 P(분극)-V(전압) 히스테리시스 곡선을 모식적으로 도시한 도면이다. 우선, 전압+ Vs 인가하면 분극량 P(+Vs)가 되고, 그 후, 전압을 0으로 하면 분극량 Pr로 된다. 또한, 전압을 -1/3 Vs로 할 때에, 분극량은 P(-1/3Vs)로 된다. 그리고, 전압을 -Vs로 할 때에는 분극량은 P(-Vs)로 되고, 다시 전압 O로 할 때에 분극량 -Pr로 된다. 또한, 전압을 + 1/3 Vs로 할 때에는, 분극량은 P(+1/3Vs)로 되고, 다시 전압을 + Vs로 할 때에, 분극량은 다시 P(+Vs)에 되돌아간다.
또한, 강유전체 캐패시터(100)는, 히스테리시스 특성에서 이하와 같은 특징을 갖는다. 우선, 일단 전압 Vs를 인가하여 분극량 P(+Vs)로 한 후, -1/3 Vs의 전압을 인가하고, 또한 인가 전압을 0으로 했을 때에, 히스테리시스 루프는 도 3 중 화살표 A로 나타낸 궤적을 찾아가, 분극량은 안정된 값 PO(0)을 갖는다. 또한, 일 단 전압 -Vs를 인가하여 분극량을 P(-Vs)로 한 후, +1/3Vs의 전압을 인가하고, 또한 인가 전압을 0으로 했을 때에, 히스테리시스 루프는 도 3 중 화살표 B로 나타낸 궤적을 찾아가, 분극량은 안정된 값 PO(1)을 갖는다. 이 분극량 PO(0)과 분극량 PO(1)의 차가 충분히 얻어지고 있으면, 상기 특개평 9-116107호 공보 등에 개시되어 있는 구동법에 의해 단순 매트릭스형 강유전체 메모리 장치를 동작시키는 것이 가능하다.
그리고, 본 실시 형태의 강유전체 캐패시터(100)에 따르면, 결정화 온도의 저온화, 히스테리시스의 각형성의 향상, Pr의 향상을 도모할 수 있다. 또한, 강유전체 캐패시터(100)에 의한 히스테리시스의 각형성의 향상은, 단순 매트릭스형의 강유전체 메모리 장치의 구동에서 중요한 간섭의 안정성에 현저한 효과가 있다. 단순 매트릭스형 강유전체 메모리 장치에서는, 기입, 판독을 행하지 않은 셀에도 ± 1/3 Vs의 전압이 걸리기 때문에, 이 전압으로 분극이 변화하지 않는 것, 소위 간섭 특성이 안정될 필요가 있다. 실제로, 본원 발명자는 일반적인 PZT에서는 분극이 안정된 상태로부터 분극을 반전시키는 방향으로 1/3 Vs 펄스를 108회 공급하면 분극량은 80% 정도의 저하가 나타나지만, 본 실시 형태의 강유전체 캐패시터(100)에 따르면 10% 이하의 저하량인 것을 확인하였다. 따라서, 본 실시 형태의 강유전체 캐패시터(100)를 강유전체 메모리 장치에 적용하면, 단순 매트릭스형 메모리의 실용화가 가능해진다.
이하에, 본 실시 형태에 대한 상세한 실시예를 설명한다.
(실시예 1)
본 실시예에서는, 본원 발명에 따른 PZTN과 종래의 PZT를 비교한다. 성막 흐름은 모두 전술한 도 2를 이용했다.
Pb:Zr:Ti:Nb=1:0.2:0.6:0.2, 1:0.2:0.7:0.1 및 1:0.3:0.65:0.05로 했다. 즉 Nb 첨가량을 전체의 5∼20mol%로 했다. 여기에 PbSiO3을 0∼1% 첨가하였다.
이 때의 막의 표면 모폴로지를 도 4의 A∼도 4의 C에 도시한다. 또한, 이 막의 결정성을 X선 회절법에 의해 측정하면, 도 5의 A∼도 5의 C에 도시한 것과 같다. 도 5의 A에 도시되는 0%(없음)인 경우, 결정화 온도를 800℃까지 올려도, 상유전체 파이로클로어만이 얻어졌다. 또한, 도 5의 B에 도시되는 0.5%인 경우, PZT와 파이로클로어의 혼재였다. 또한, 도 5의 C에 도시되는 1%인 경우, PZT(111) 단일 배향막이 얻어졌다. 또한 결정성도 지금까지 얻어진 경우가 없을수록 양호한 것이었다.
다음으로 PbSiO3의 1% 첨가 PZTN 박막에 대하여, 막 두께를 120∼200㎚로 한 결과, 도 6의 A∼도 6의 C 및 도 7의 A∼도 7의 C에 도시한 바와 같이, 각각 막 두께에 비례한 결정성을 나타내었다. 또, 도 6의 A∼도 6의 C는, 막 두께 120㎚∼200㎚에서의 표면 모폴로지를 도시한 전자 현미경 사진이고, 도 7의 A∼도 7의 C는 막 두께 120㎚∼200㎚에서의 PZTN 박막의 결정성을 나타낸 X선 회절법에 의한 측정 결과이다. 또한, 도 8의 A∼도 8의 C 및 도 9의 A∼도 9의 C에 도시한 바와 같이, 막 두께가 120㎚∼200㎚의 범위 모두에 있어서 각형성이 양호한 히스테리시스 특성 이 얻어졌다. 또, 도 9의 A∼도 9의 C는, 도 8의 A∼도 8의 C의 히스테리시스 커브의 확대도이다. 특히, 도 9의 A∼도 9의 C에 도시한 바와 같이, 본 예의 PZTN 박막에서는, 2V 이하라는 낮은 전압으로 확실히 히스테리시스가 개방하고, 또한 포화하고 있는 것이 확인되었다.
또한, 누설 특성에 대해서도, 도 10의 A 및 도 10의 B에 도시한 바와 같이, 막 조성이나 막 두께에 상관없이, 2V 인가 시(포화 시)에 5×10-8∼7×10-9A/㎠로 매우 양호하였다.
다음으로, PbZr0 .2Ti0 .6Nb0 .2 박막의 피로 특성, 및 스태틱 임프린트를 측정한 바, 도 11의 A 및 도 11의 B에 도시한 바와 같이, 매우 양호했다. 특히, 도 11의 A에 도시하는 피로 특성은, 상하 전극에 Pt를 이용하고 있음에도 불구하고, 매우 양호하다.
또한, 도 12에 도시한 바와 같이, 기판(601) 위에, 하부 전극(602), 본 실시예의 PZTN 강유전체막(603), 상부 전극(604)을 형성한 강유전체 캐패시터(600) 위에 오존 TEOS에 의한 SiO2막(605)의 형성을 시도했다. 종래로부터 PZT는 오존 TEOS에 의한 SiO2 막 형성을 행하면, TEOS로부터 발생하는 수소가 상부 Pt를 통과하여 PZT를 환원하여, 완전히 히스테리시스를 나타내지 않을 정도로, PZT 결정이 깨지게 되는 것이 알려져 있다.
그러나 본 실시예에 따른 PZTN 강유전체막(603)은, 도 13에 도시한 바와 같이, 거의 열화하지 않고, 양호한 히스테리시스를 유지하였다. 즉, 본 실시예에 따 른 PZTN 강유전체막(603)은 내환원성에도 강한 것을 알 수 있었다. 또한, 본원 발명에 따른 정방정 PZTN 강유전체막(603)에서는 Nb이 40mol%를 초과하지 않는 경우, Nb의 첨가량에 따라서 양호한 히스테리시스가 얻어졌다.
다음으로, 비교를 위해 종래의 PZT 강유전체막의 평가를 행하였다. 종래 PZT로서는, 각각 Pb:Zr:Ti=1:0.2:0.8, 1:0.3:0.7, 및 1:0.6:0.4로 했다. 그 누설 특성은, 도 14에 도시한 바와 같이, Ti 함유량이 증가할수록 누설 특성은 열화하게 되어, Ti:80%인 경우, 2V 인가 시에, 10-5A/㎠로 되고, 메모리 응용에 적합하지 않은 것을 알 수 있었다. 마찬가지로 피로 특성도 도 15에 도시한 바와 같이, Ti 함유량이 증가할수록 피로 특성은 열화했다. 또한 임프린트 후에는 도 16에 도시한 바와 같이, 거의 데이터가 판독되지 않는 것을 알 수 있다.
이상의 실시예에서 알 수 있듯이, 본 실시예에 따른 PZTN 강유전체막은, 종래, PZT의 본질이 원인으로 생각되는 누설 전류 증대 및 임프린트 특성 열화라는 문제를 해결한 것뿐만 아니라, 지금까지, 상기 이유에서 사용되지 않은, 정방정 PZT를 메모리의 종류, 구조에 의하지 않고서 메모리 용도에 이용하는 것이 가능해진다. 덧붙여, 동일한 이유로부터 정방정 PZT가 사용되지 않은 압전 소자 용도에도 본 재료는 적용 가능하다.
(실시예 2)
본 실시예에서는, PZTN 강유전체막에서, Nb 첨가량을 0, 5, 10, 20, 30, 40mol%로 변화시켜서 강유전 특성을 비교했다. 모든 시료에서 PbSiO3 실리케이트를 5mol% 첨가하였다. 또한, 막 형성을 위한 원료로 되는 강유전체막 형성용 졸겔 용액에는, 숙신산 메틸을 첨가하여 pH를 6으로 했다. 성막 흐름은 모두 전술한 도 2를 이용하고 있다.
도 17∼도 19에, 본 실시예의 PZTN 강유전체막을 측정한 히스테리시스 특성을 도시한다.
도 17의 A에 도시한 바와 같이, Nb 첨가량이 0인 경우, 누설 히스테리시스가 얻어졌지만, 도 17의 B에 도시한 바와 같이, Nb 첨가량이 5mol%로 되면, 절연성이 높은 양호한 히스테리시스 특성이 얻어졌다.
또한, 도 18의 A에 도시한 바와 같이, 강유전 특성은, Nb 첨가량이 10mol%까지는, 거의 변화가 보이지 않았다. Nb 첨가량이 0인 경우도, 누설되기는 하지만, 강유전 특성에는 변화가 나타나지 않았다. 또한, 도 18의 B에 도시한 바와 같이, Nb 첨가량이 20mol%인 경우에는, 매우 각형성이 좋은 히스테리시스 특성이 얻어졌다.
그러나, 도 19의 A 및 도 19의 B에 도시한 바와 같이, Nb 첨가량이 20mol%을 초과하면, 히스테리시스 특성이 크게 변화하여, 열화하는 것이 확인되었다.
그래서, X선 회절 패턴을 비교한 바 도 20과 같다. Nb 첨가량이 5mol%(Zr/Ti/Nb=20/75/5)인 경우, (111) 피크 위치는, 종래로부터 Nb이 첨가되어 있지 않은 PZT막일 때로 변하지 않지만, Nb 첨가량이 20mol%(Zr/Ti/Nb=20/60/20), 40mol%(Zr/Ti/Nb=20/40/40)로 증가함에 따라서, (111) 피크는 저각측으로 시프트했다. 즉, PZT의 조성은 Ti이 많아서 정방정 영역임에도 불구하고, 실제의 결정은 능면체정으로 되어 있는 것을 알 수 있다. 또한 결정계가 변화함에 따라서, 강유전체 특성이 변화하고 있는 것을 알 수 있다.
덧붙여, Nb을 45mol% 첨가한 바, 히스테리시스는 개방하지 않고, 강유전 특성을 확인할 수 없었다(도시 생략).
또한, 본원 발명에 따른 PZTN막은, 매우 절연성이 높은 것은 이미 설명했지만, 여기서 PZTN이 절연체이기 위한 조건을 구해본 바, 도 21과 같다.
즉, 본원 발명에 따른 PZTN막은, 매우 절연성이 높아, 이것은 Pb의 결손량의 2배에 상당하는 조성비로, Ti 사이트에 Nb이 첨가되어 있게 된다. 또한, 페로브스카이트 결정은 도 22에 도시되는 WO3의 결정 구조에서도 알 수 있듯이, A 사이트 이온이 100% 결손하고 있어도 성립되고, 또한 WO3은 결정계가 변화하기 쉬운 것이 알려져 있다.
따라서, PZTN인 경우는, Nb을 첨가함으로써, Pb 결손량을 적극적으로 제어하고, 또한 결정계를 제어하고 있게 된다.
이것은, 본 실시 형태의 PZTN막이, 압전 소자에의 응용에도 매우 유효한 것을 나타내고 있다. 일반적으로, PZT를 압전 소자에 응용하는 경우, Zr이 많은 조성의 능면체정 영역을 이용한다. 이 때, Zr이 많은 PZT는 소프트계 PZT라고 불린다. 이것은 문자 그대로, 결정이 부드러운 것을 의미한다. 예를 들면 잉크젯 프린터의 잉크 토출 노즐에도, 소프트계 PZT가 사용되고 있지만, 너무나도 부드럽기 때문에, 너무 점도가 높은 잉크에서는, 잉크의 압력에 밀려서 밖으로 나갈 수 없 다.
한편, Ti이 많은 정방정 PZT는 하드계 PZT라고 불려, 단단해서 깨지기 쉬운 것을 의미하고 있다. 그러나, 본원 발명의 PZTN막에서는 하드계이면서, 인공적으로 결정계를 능면체정으로 변화하게 하는 것이 가능하다. 또한, 결정계를 Nb의 첨가량에 의해서 임의로 변화시키는 것이 가능하고, 또한 Ti이 많은 PZT계 강유전체막은 비유전률이 작기 때문에, 소자를 저전압으로 구동하는 것도 가능해진다.
이에 의해, 지금까지 이용된 적이 없던, 하드계 PZT를, 예를 들면 잉크젯 프린터의 잉크 토출 노즐에 이용하는 것이 가능해진다. 덧붙여, Nb은 PZT에 부드러움을 가져오기 때문에, 알맞게 딱딱하여, 깨지기 쉽지 않은 PZT를 제공하는 것이 가능해진다.
마지막으로, 지금까지 설명한 바와 같이, 본 실시예에서는 Nb 첨가하는 것뿐만 아니라, Nb 첨가와 동시에, 실리케이트를 첨가함으로써, 결정화 온도도 저감할 수 있다.
(실시예 3)
본 실시예에서는, 예를 들면 강유전체 메모리의 메모리 셀 부분을 구성하는 강유전체 캐패시터나, 예를 들면 잉크젯 프린터의 잉크 토출 노즐 부분을 구성하는 압전 액츄에이터의 전극 재료로서 이용되는 Pt나 Ir 등의 백금계 금속으로 이루어진 금속막 위에 PZTN막을 형성한 경우의 격자 정합성의 점에서 PZTN막을 이용하는 것의 유효성을 검토했다. 백금계 금속은, PZT계 강유전체막을 소자 응용하는 경우에, 강유전체막의 결정 배향성을 정하는 기초막으로 함과 함께, 전극 재료로서도 유용한 재료이다. 그러나, 양쪽의 격자 정합성이 충분하지 않기 때문에, 소자 응용에 관해서는, 강유전체막의 피로 특성이 문제로 되어 왔다.
그래서, 본원 발명자들은, PZT계 강유전체막의 구성 원소 중에 Nb을 포함하게 함으로써, PZT계 강유전체막과 백금계 금속 박막 간의 격자 부정합의 개선을 도모하는 기술을 개발했다. 이 경우의 PZT계 강유전체막의 성막 공정을 도 23의 A∼도 23의 C에 도시한다.
우선, 도 23의 A에 도시한 바와 같이, 소여의 기판(11)을 준비한다. 기판(11)으로서는, SOI 기판 위에 TiOx 층이 형성된 것을 이용했다. 또, 기판(11)으로서는, 공지된 재료로 이루어진 것 중에서 적합한 것을 선택하여 이용할 수 있다.
다음으로, 도 23의 B에 도시한 바와 같이, 기판(11) 위에, 예를 들면 스퍼터법을 이용하여 Pt으로 이루어진 금속막(제1 전극)(102)을 형성하고, 그 후 도 23의 C에 도시한 바와 같이, 금속막(102) 위에 강유전체막(101)으로서 PZTN막을 형성한다. PZTN막을 형성하기 위한 재료로는, 예를 들면 졸겔 용액을 이용할 수 있다. 보다 구체적으로는, PbZrO3용 졸겔 용액, PbTiO3용 졸겔 용액, 및 PbNbO3용 졸겔 용액을 혼합한 것에, 또한 PbNbO3용 졸겔 용액을 첨가한 것을 이용한다. 또, PZTN막은, 구성 원소에 Nb을 포함하기 때문에, 결정화 온도가 높다. 이 때문에, 결정화 온도를 저감시키기 위해서는, PbSiO3용 졸겔 용액을 더 첨가한 것을 이용하는 것이 바람직하다. 본 실시예에서는, 상기한 졸겔 혼합 용액을 Pt 금속막(102) 위에 스핀 코팅법으로 도포하고, 소정의 열처리를 행하여 결정화한다. 성막 공정의 흐름 은, 도 2에 도시한 것과 마찬가지이다.
본 실시예에서는, Nb의 첨가량을 0mol%∼30mol%의 범위로 하여 얻어진 PZTN막에 대하여, X선 회절법을 이용하여 결정의 격자 상수를 측정한 바, 도 24의 A 및 도 24의 B와 같다. 도 24의 A 및 도 24의 B에 따르면, Nb의 첨가량이 많아질수록, a축(또는 b축)에서의 격자 상수와 c축에서의 격자 상수가 근접한 것을 알 수있다. 또한, 도 24의 A 중에서의 V(abc)는, 격자 상수(a, b, c)를 체적 변환한 지수이다. 또한, 도 24의 A 중 V/V0는, Nb이 첨가되어 있지 않은 PZT 결정의 격자 상수를 체적 변환한 지수 V0에 대한 PZTN 결정에 대한 V(abc)와의 비이다. 이와 같이, V(abc) 혹은 V/V0 란에서도, PZTN 결정은, Nb의 첨가량이 증가함에 따라서 결정 격자가 작아져 가는 것을 확인할 수 있다.
그리고, 이와 같이 Nb을 첨가하여 형성된 PZTN막의 격자 상수로부터, Pt 금속막의 격자 상수(a, b, c=3.96)와의 격자 부정합율을 계산하여 Nb의 첨가량(mol%)을 횡축으로 하여 플롯한 것이 도 25에 도시된다. 도 25에 따르면, PZT계 강유전체막에 대하여 Nb이 포함되는 것의 효과는, 상술한 각 실시예와 같이 강유전체 특성이 향상하는 효과뿐만 아니라, 그 격자 상수를 Pt 등의 백금계 금속 결정의 격자 상수에 근접한 효과도 있는 것이 확인되었다. 특히, Nb의 첨가량이 5mol% 이상의 영역에서는, 그 효과가 현저히 나타나는 것이 확인되었다.
따라서, 본 발명의 방법을 이용하면, 전극재인 금속막과 강유전체막 간의 격자 부정합이 경감되어, 예를 들면 Nb의 첨가량이 30mol%에서는, 격자 부정합율이 2% 정도까지 개선되는 것이 확인되었다. 이것은, PZTN의 결정 구조에서, B 사이트의 Ti 원자를 치환한 Nb 원자가 O 원자 사이에서 이온 결합성과 공유 결합성을 더불어 갖는 강한 결합이 발생하여, 그 결합력이 결정 격자를 압축하는 방향으로 기능하여, 격자 상수가 작아지는 방향으로 변화하게 되는 것으로 생각된다.
또한, Pt 등의 백금계 금속은 화학적으로 안정된 물질로서, 강유전체 메모리나 압전 액츄에이터의 전극 재료로서는 적합하고, 본 실시예의 방법에 따르면, 이 Pt 금속막 위에 직접 PZTN막을 형성해도, 격자 부정합을 종래보다도 완화시킬 수 있음과 함께, 계면 특성을 향상시킬 수 있다. 따라서, 본 실시예의 방법은, PZT계 강유전체막의 피로 열화를 경감하는 것이 가능하여, 강유전체 메모리나 압전 액츄에이터 등의 소자 응용에도 적합하다고 할 수 있다.
(참고예)
본 예에서는 PbZr0 .4Ti0 .6O3 강유전체막을 제작했다.
종래의 방법에서는, 20% 정도 Pb을 과잉으로 포함하는 용액을 이용하는데, 이것은 휘발 Pb의 억제 및 결정화 온도 저감을 위해서이다. 그러나, 형성된 박막에서 과잉 Pb이, 어떻게 되어 있는지가 불명확하여, 본래에서는 최소한의 Pb 과잉량으로 억제해야만 한다.
그래서, 과잉 Pb이 0, 5, 10, 15, 20%인 10 중량% 농도의 PbZr0 .4Ti0 .6O3 형성용 졸겔 용액(용매: n-부탄올)을 이용하여, 또한 10 중량% 농도의 PbSiO3 형성용 졸겔 용액(용매: n-부탄올)을, 각각 1mol% 첨가하여, 도 26에 도시한 단계 ST20∼단 계 ST25의 각 공정을 행하여, 200㎚의 PbZr0 .4Ti0 .6O3 강유전체막을 형성했다. 이 때의 표면 모폴로지는 도 27의 A∼도 27의 C에 도시한 바와 같고, XRD 패턴은 도 28의 A∼도 28의 C에 도시한 바와 같다.
종래는 20% 정도 과잉인 Pb이 필요하지만, 5% 과잉인 Pb로 충분히 결정화가 진행되고 있는 것이 도시되었다. 이것은, 약간 1mol%의 PbSiO3 촉매가, PZT의 결정화 온도를 내렸기 때문에, 과잉 Pb은 거의 필요 없는 것을 나타내고 있다. 이 후, PZT, PbTiO3, 및 PbZrTiO3 형성용 용액으로서는, 모두 5% Pb 과잉 용액을 이용하고 있다.
다음으로, 10 중량% 농도의 PbZrO3 형성용 졸겔 용액(용매: n-부탄올) 및 10 중량% 농도의 PbTiO3 형성용 졸겔 용액(용매: n-부탄올)을 4:6의 비율로 혼합한 용액에 10 중량% 농도의 PbSiO3 형성용 졸겔 용액(용매: n-부탄올)을, 1mol% 첨가한 혼합 용액을 이용하여 도 2의 흐름에 따라서, 200㎚-PbZr0 .4Ti0 .6O3 강유전체막을 제작했다. 이 때의, 히스테리시스 특성은, 도 29의 A 및 도 29의 B에 도시한 바와 같이, 각형성이 양호한 것이었다. 그러나, 동시에 누설인 것을 알았다.
또한, 비교를 위해, 종래의 방법으로, 전술한 도 26의 흐름을 이용하여, 10 중량% 농도의 PbZr0 .4Ti0 .6O3 형성용 졸겔 용액(용매: n-부탄올)에 10 중량% 농도의 PbSiO3 형성용 졸겔 용액(용매: n-부탄올)을, 1mol% 첨가한 혼합 용액을 이용하여, 200㎚-PbZr0.4Ti0.6O3 강유전체 박막을 제작했다. 이 때, 히스테리시스 특성은, 도 30에 도시한 바와 같이, 그다지 양호한 히스테리시스는 얻어지지 않았다.
그래서, 각각의 강유전체막을 이용하여 탈 가스 분석을 한 바, 도 31의 A 및 도 31의 B와 같다.
도 31의 A에 도시한 바와 같이, PZT 졸겔 용액으로 제작한 종래의 강유전체막은, 실온으로부터 1000℃까지의 온도 상승에 대하여, 항상 H나 C에 붙은 탈 가스가 확인되었다.
한편, 도 31의 B에 도시한 바와 같이, 10 중량% 농도의 PbZrO3 형성용 졸겔 용액(용매: n-부탄올) 및 10 중량% 농도의 PbTiO3 형성용 졸겔 용액(용매: n-부탄올)을 4:6의 비율로 혼합한 용액을 이용한 본원 발명에 따른 강유전체막인 경우에는, 분해할 때까지 거의 탈 가스가 보이지 않는 것을 알 수 있다.
이것은, 10 중량% 농도의 PbZrO3 형성용 졸겔 용액(용매: n-부탄올) 및 10 중량% 농도의 PbTiO3 형성용 졸겔 용액(용매: n-부탄올)을 4:6의 비율로 혼합한 용액을 이용함으로써, 처음에 혼합 용액 중 10 중량% 농도의 PbTiO3 형성용 졸겔 용액(용매: n-부탄올)에 의해 Pt 위에서 PbTiO3가 결정화하고, 이것이 결정 초기핵으로 되고, 또한 Pt과 PZT의 격자 미스매치를 해소하여, PZT가 용이하게 결정화한 것으로 생각되었다. 또한, 혼합 용액을 이용함으로써, PbTiO3와 PZT가 양호한 계면에서 연속하여 형성되어, 양호한 히스테리시스의 각형성으로 연결된 것으로 생각된 다.
2. 강유전체 캐패시터의 제조 방법
도 32의 A∼도 32의 C는, 본 발명의 실시 형태에 따른 강유전체 캐패시터의 제조 공정의 일례를 모식적으로 도시하는 단면도이다.
(1) 우선, 도 32의 A에 도시한 바와 같이, 소여의 기체(110) 위에 하부 전극(102), 강유전체막(101), 상부 전극(103)을 순차적으로 적층하여 형성한다.
기체(110)로서는, 예를 들면 반도체 기판, 수지 기판 등 강유전체 캐패시터의 용도에 따라서 적합한 것을 임의로 채용할 수 있어, 특별히 한정되지 않는다.
하부 전극(102) 및 상부 전극(103)으로서는, 예를 들면 Pt, Ir, Ru 등의 귀금속 단체 또는 상기 귀금속을 주체로 한 복합 재료로 이루어진 것을 채용할 수 있다. 또, 하부 전극(102) 및 상부 전극(103)은, 예를 들면 스퍼터법이나 증착법 등 공지의 성막 방법을 이용하여 형성할 수 있다. 또한, 하부 전극(102) 및 상부 전극(103)에 강유전체의 구성 원소가 확산되면 전극과 강유전체막(101)과의 계면부에 조성 어긋남을 일으켜 히스테리시스의 각형성이 저하하기 때문에, 하부 전극(102) 및 상부 전극(103)에는 강유전체의 구성 원소가 확산되지 않을 정도의 치밀성이 있는 것이 요구된다. 그래서, 하부 전극(102) 및 상부 전극(103)의 치밀성을 높이기 위해서, 질량이 무거운 가스로 스퍼터 성막하는 방법이나, Y, La 등의 산화물을 귀금속 전극 중에 분산시키는 등의 방법을 채용할 수 있다.
강유전체막(101)은, Pb, Zr, Ti, 및 Nb을 구성 원소로서 포함하는, 소위 PZTN 복합 산화물이다. 또한, 강유전체막(101)은, Pb, Zr, Ti, Nb을 포함하는 졸 겔 용액을, 예를 들면 스핀 코팅법 등을 이용하여 하부 전극(102) 위에 도포함으로써 형성할 수 있다. 이러한 졸겔 용액으로서는, Pb 및 Zr에 의한 PbZrO3 페로브스카이트 결정을 형성하기 위해서 축중합체를 n-부탄올 등의 용매에 무수 상태에서 용해한 제1 졸겔 용액, PZTN 강유전체 상의 구성 금속 원소 중, Pb 및 Ti에 의한 PbTiO3 페로브스카이트 결정을 형성하기 위해서 축중합체를 n-부탄올 등의 용매에 무수 상태에서 용해한 제2 졸겔 용액, 및 PZTN 강유전체 상의 구성 금속 원소 중, Pb 및 Nb에 의한 PbNbO3 페로브스카이트 결정을 형성하기 위해서 축중합체를 n-부탄올 등의 용매에 무수 상태에서 용해한 제3 졸겔 용액을 혼합한 것을 이용할 수 있다. 또한, 강유전체막(101)을 형성할 때에는, PZTN 복합 산화물의 결정화 온도를 낮게 하기 위해서, 실리케이트나 게르마늄산염(germanate)을 포함하는 졸겔 용액을 첨가해도 된다. 구체적으로는, 예를 들면 PbSiO3 결정을 형성하기 위해서 축중합체를 n-부탄올 등의 용매에 무수 상태에서 용해한 제4 졸겔 용액을, 예를 들면 1mol% 이상 5mol% 미만으로 상기 혼합 졸겔 용액 중에 더 첨가할 수 있다. 이러한 제4 졸겔 용액을 혼합함으로써, Nb이 구성 원소에 포함됨으로써 결정화 온도가 높아지는 PZTN 복합 산화물의 결정화 온도를 700℃ 이하의 소자화 가능한 온도 범위에서 결정화시키는 것이 가능해진다.
또한, 강유전체막(101)은, 이러한 도포막에 대하여 산화 분위기 속에서 PZTN 복합 산화물이 결정화하지 않은 온도(예를 들면, 400℃ 이하)로 가 열처리를 행하여, PZTN 복합 산화물을 비정질 상태로 해두는 것이 바람직하다. 이에 의해, 강유 전체막(101)이 비정질 상태이므로 입계가 존재하지 않은 상태가 되어, 구성 원소의 확산을 방지하면서 후술하는 공정을 진행시킬 수 있다. 또한, 이 가 열처리를 산화 분위기 속에서 행하는 것은, 후술하는 보호막 형성 후에 PZTN 복합 산화물을 결정화시키기 위해서 필요한 산소 성분을 강유전체막(101) 중에 도입하는 역할도 있다.
(2) 다음으로, 도 32의 B에 도시한 바와 같이, 하부 전극(102), 강유전체막(101), 및 상부 전극(103)을 에칭하여 원하는 형상으로 가공하고, 이들을 피복하도록, SiO2(산화 실리콘)막으로 이루어진 보호막(104)을 형성한다. 이 때 보호막(104)은, 트리메틸실란(TMS)을 이용하여 CVD법에 의해 형성할 수 있다. 트리메틸실란(TMS)은, 산화 실리콘막의 형성에 일반적으로 이용되고 있는 테트라메틸오르소실리케이트(TEOS)에 비하여, CVD 프로세스 중 발생 수소량이 적기 때문에, 트리메틸실란(TMS)을 이용하면, 강유전체막(101)에의 환원 반응에 의한 프로세스 손상을 저감시킬 수 있다. 또, 트리메틸실란(TMS)을 이용한 보호막(104)의 형성 프로세스는, TEOS를 이용한 형성 프로세스(형성 온도 400℃ 이상)에 비하여 저온(실온∼350℃)으로 행할 수 있기 때문에, (1)의 공정에서, 강유전체막(101)을 비정질 상태로 한 경우, 이러한 보호막(104)의 형성 공정에서 발생하는 열 등에 의해 PZTN 복합 산화물이 결정화하는 것을 방지하여, 비정질 상태 그대로 유지할 수 있다.
(3) 다음으로, 도 32의 C에 도시한 바와 같이, 강유전체막(101)을 구성하는 PZTN 복합 산화물을 결정화하기 위한 열처리를 행하여, PZTN 강유전체 결정 막(101a)을 갖는 강유전체 캐패시터를 얻을 수 있다. 이 열처리에서는, 산소 분위기 하뿐만 아니라, 예를 들면 Ar이나 N2 등의 비산화 가스 분위기 하 혹은 대기 속에서의 열처리에 의해서도 PZTN 복합 산화물을 결정화할 수 있다.
여기서, 본 실시 형태의 제조 방법을 적용하여 Pt 하부 전극, PZTN 강유전체막, Pt 상부 전극으로 이루어진 강유전체 캐패시터 위에 TMS를 이용한 SiO2 보호막을 형성한 것에 대하여, 이러한 SiO2 보호막 형성 후에 PZTN 강유전체를 산소 분위기 속 및 대기 속에서 열처리를 행하여 결정화한 경우에 대한 캐패시터의 히스테리시스 특성을 측정한 결과를 도 33의 A 및 도 33의 B에 도시한다. 도 33의 A는 산소 분위기 속에서 열처리를 행한 경우를 도시하고, 도 33의 B는 대기 속에서 열처리를 행한 경우를 도시한다. 도 33의 A 및 도 33의 B에 따르면, 산소 분위기 속 및 대기 속 중 어느 하나의 분위기 하에서 열처리를 행한 경우에도, 내수소용 배리어막이 형성되어 있지 않음에도 불구하고 각형성이 양호한 히스테리시스 특성이 얻어졌다. 이것은, 강유전체막(101)이 형성 시에 산화 분위기 하에서 가 열처리가 실시되어 결정화에 필요한 산소가 미리 막 속에 도입되어 있기 때문이다. 즉, 본 실시 형태의 제조 방법에서는, 강유전체의 결정화를 열처리의 분위기에 의존하지 않고 행할 수 있다. 또한, 결정화를 위한 열처리를 비산화 가스 분위기 하에서 행하는 경우에는, 후술하는 강유전체 메모리의 제조 방법에 적용한 경우 등에, 캐패시터 이외의 주변 부재(예를 들면, 금속 배선)에 대하여 고온 열처리에 의한 산화 손상을 주는 것을 방지할 수 있다. 또, 이러한 공정에서의 PZTN 복합 산화물의 결 정화를 위한 열처리는, 분위기 속의 가스 종류의 의존성이 적기 때문에, 상부 전극(103)을 외부와 접속하기 위한 금속 배선을 형성하기 위한 컨택트홀을 보호막(104)에 형성한 후에 행해도 된다.
또한, 본 실시 형태의 제조 방법을 적용한 Pt 하부 전극, PZTN 강유전체막, Pt 상부 전극으로 이루어진 강유전체 캐패시터 위에 TMS를 이용한 SiO2 보호막을 형성하고, 이러한 SiO2 보호막 형성 후에 PZTN 강유전체를 결정화한 것에 대하여, SiO2 보호막의 형성 온도를 실온, 125℃, 200℃로 한 경우의 히스테리시스 특성, 및 비교예로서 SiO2 보호막을 형성하지 않고서 PZTN 강유전체막을 결정화한 경우의 히스테리시스 특성을 측정하여, 그 잔류 분극량 2Pr의 값의 변화를 계측한 결과를 도 34에 도시한다. 도 34에 따르면, SiO2 보호막을 실온, 125℃, 200℃ 중 어느 하나의 온도로 형성해도 잔류 분극량 2Pr에 변화는 보이지 않고, SiO2 보호막을 형성한 경우와 하등 손색이 없는 값이 얻어지는 것이 확인되었다. 즉, 본 실시 형태의 제조 방법에서는, 임시로 보호막(104)을 형성할 때에 강유전체막(101)이 프로세스 중에 발생한 수소에 의한 손상을 받았다고 해도, 그 후에 PZTN 복합 산화물의 결정화를 위한 열처리가 행해짐으로써, 이러한 손상을 회복하면서 PZTN 복합 산화물이 결정화되기 때문에, 종래에 필요하던 강유전체막(101)을 환원 반응으로부터 보호하기 위한 배리어막의 형성 프로세스를 생략할 수 있어, 생산성의 향상 및 생산 코스트의 저감을 도모할 수 있다.
3. 강유전체 메모리
도 35의 A 및 도 35의 B는, 본 발명의 실시 형태에서의, 단순 매트릭스형의 강유전체 메모리 장치(300)의 구성을 도시한 도면이다. 도 35의 A는 그 평면도, 도 35의 B는 도 35의 A의 A-A선을 따라 취한 단면도이다. 강유전체 메모리 장치(300)는, 도 35의 A 및 도 35의 B에 도시한 바와 같이, 기판(308) 위에 형성된 소정의 수 배열된 워드선(301∼303)과, 소정의 수 배열된 비트선(304∼306)을 갖는다. 워드선(301∼303)과 비트선(304∼306) 사이에는, 상기 실시 형태에서 설명한 PZTN으로 이루어진 강유전체막(307)이 삽입되어, 워드선(301∼303)과 비트선(304∼306)의 교차 영역에 강유전체 캐패시터가 형성된다.
이 단순 매트릭스에 의해 구성되는 메모리 셀을 배열한 강유전체 메모리 장치(300)에서, 워드선(301∼303)과 비트선(304∼306)의 교차 영역에 형성되는 강유전체 캐패시터에의 기입과 판독은, 도시하지 않은 주변의 구동 회로나 판독용 증폭 회로 등(이들을 「주변 회로」라고 칭함)에 의해 행한다. 이 주변 회로는, 메모리 셀 어레이와 별도의 기판 위에 MOS 트랜지스터에 의해 형성하여, 워드선(301∼303) 및 비트선(304∼306)에 접속하도록 해도 되고, 혹은 기판(308)에 단결정 실리콘 기판을 이용함으로써, 주변 회로를 메모리 셀 어레이와 동일 기판 위에 집적화하는 것도 가능하다.
도 36은 본 실시 형태에서의 메모리 셀 어레이가 주변 회로와 함께 동일 기판 위에 집적화되어 있는 강유전체 메모리 장치(300)의 일례를 도시하는 단면도이다.
도 36에서, 단결정 실리콘 기판(401) 위에 MOS 트랜지스터(402)가 형성되며, 이 트랜지스터 형성 영역이 주변 회로부로 된다. MOS 트랜지스터(402)는, 단결정 실리콘 기판(401), 소스·드레인 영역(405), 게이트 절연막(403), 및 게이트 전극(404)에 의해 구성된다.
또한, 강유전체 메모리 장치(300)는, 소자 분리용 산화막(406), 제1 층간 절연막(407), 제1 배선층(408), 및 제2 층간 절연막(409)을 갖는다.
또한, 강유전체 메모리 장치(300)는, 강유전체 캐패시터(420)로 이루어진 메모리 셀 어레이를 갖고, 강유전체 메모리(420)는, 워드선 또는 비트선으로 되는 하부 전극(제1 전극 또는 제2 전극)(410), 강유전체상과 상유전체상을 포함하는 강유전체막(411) 및 강유전체막(411) 위에 형성되어 비트선 또는 워드선으로 되는 상부 전극(제2 전극 또는 제1 전극)(412)으로 구성된다.
또한, 강유전체 메모리 장치(300)는, 강유전체 캐패시터(420) 위에 제3 층간 절연막(413)을 갖고, 제2 배선층(414)에 의해, 메모리 셀 어레이와 주변 회로부가 접속된다. 또, 강유전체 메모리 장치(300)에서, 제3 층간 절연막(413)과 제2 배선층(414) 위에는 보호막(415)이 형성되어 있다.
이상의 구성을 갖는 강유전체 메모리 장치(300)에 따르면, 메모리 셀 어레이와 주변 회로부를 동일 기판 위에 집적할 수 있다. 또, 도 36에 도시되는 강유전체 메모리 장치(300)는, 주변 회로부 위에 메모리 셀 어레이가 형성되어 있는 구성이지만, 물론 주변 회로부 위에 메모리 셀 어레이가 배치되지 않고, 메모리 셀 어레이는 주변 회로부와 평면적으로 접하고 있는 구성으로 해도 된다.
본 실시 형태에서 이용되는 강유전체 캐패시터(420)는, 상기 실시 형태에 따른 PZTN로 구성되기 때문에, 히스테리시스의 각형성이 매우 좋아, 안정된 간섭 특성을 갖는다. 또한, 이 강유전체 캐패시터(420)는, 프로세스 온도의 저온화에 의해 주변 회로 등이나 다른 소자에의 손상이 적고, 또한 프로세스 손상(특히 수소의 환원)이 적기 때문에, 손상에 의한 히스테리시스의 열화를 억제할 수 있다. 따라서, 이러한 강유전체 캐패시터(420)를 이용함으로써, 단순 매트릭스형 강유전체 메모리 장치(300)의 실용화가 가능해진다.
또한 도 37의 A에는, 변형예로서 1T1C형 강유전체 메모리 장치(500)의 구조도를 도시한다. 도 37의 B는 강유전체 메모리 장치(500)의 등가 회로도이다.
강유전체 메모리 장치(500)는, 도 37의 A에 도시한 바와 같이, 하부 전극(501), 플레이트선에 접속되는 상부 전극(502), 및 본 실시 형태의 PZTN 강유전체를 적용한 강유전체막(503)으로 이루어진 캐패시터(504)(1C)와, 소스/드레인 전극의 한쪽이 데이터선(505)에 접속되고, 워드선에 접속되는 게이트 전극(506)을 갖는 스위치용 트랜지스터 소자(507)(1T)로 이루어진 DRAM과 매우 비슷한 구조의 메모리 소자이다. 1T1C형의 메모리는 기입 및 판독이 100㎱ 이하로 고속으로 행할 수 있고, 또한 기입한 데이터는 불휘발이기 때문에, SRAM의 치환 등에 유망하다.
4. 강유전체 메모리의 제조 방법
이하에서는, "2. 강유전체 캐패시터의 제조 방법"의 란에서 설명한 제조 방법을 강유전체 메모리의 제조 방법에 적용한 경우에 대해 설명한다.
도 38의 A∼도 38의 C는, 본 발명의 실시 형태에 따른 강유전체 메모리의 제 조 공정의 일례를 모식적으로 도시하는 단면도이다.
본 실시 형태에서는, 우선 도 38의 A에 도시한 바와 같이, 기체(110) 위에 강유전체 캐패시터(100)의 하부 전극(102), PZTN 강유전체막(101), 상부 전극(103)을 순차적으로 형성한다. 이 때 PZTN 강유전체막(101)은, 산화 분위기 속에서 가 열처리가 실시되어 비정질 상태로 되어 있다. 또, 기체(110)로서는, 예를 들면 도 38의 A에 도시한 바와 같이, 반도체 기판(111) 위에 셀 선택용 트랜지스터(116)가 형성된 것을 이용할 수 있다. 이 트랜지스터(116)는, 소스/드레인(113), 게이트 산화막(114), 게이트 전극(115)을 가질 수 있다. 또한, 트랜지스터(116)의 한쪽의 소스/드레인(113) 위에는, 예를 들면 텅스텐 등으로 이루어진 플러그 전극(117)을 형성해두고, 강유전체 캐패시터(100)의 하부 전극(102)과 접속 가능하게 형성한 스택 구조를 채용할 수 있다. 또, 기체(110) 내에서는, 트랜지스터(116)는 셀 간에 소자 분리 영역(112)에 의해 셀마다 분리되어 있고, 트랜지스터(116)의 상부에는, 예를 들면 산화막 등으로 이루어진 층간 절연막(118)을 가질 수 있다.
다음으로, 본 실시 형태의 제조 공정에서는, 도 38의 B에 도시한 바와 같이, 강유전체 캐패시터(100)를 원하는 크기 및 형상으로 패터닝한다. 이어서, 강유전체 캐패시터(100)를 피복하도록 트리메틸실란(TMS)을 이용하여 SiO2 보호막(104)을 형성하고, 이것에 외부 접속용 컨택트홀(105)을 형성한 후에, 열처리를 행하여, PZTN 강유전체를 결정화하여, PZTN 강유전체막(101a)을 형성한다. PZTN 강유전체의 결정화에서는, 결정화하기 위한 열처리를 비산화 분위기 속에서 행할 수 있다. 이와 같이 하면, 강유전체 캐패시터(100) 이외의 주변 부재(예를 들면, 금속 배선) 등에 대하여 고온 열처리에 의한 산화 손상을 주는 것을 방지할 수 있다.
그리고, 최종적으로는, 도 38의 C에 도시한 바와 같이, SiO2 보호막(104)에 트랜지스터(116)를 외부와 접속하기 위한 컨택트홀을 형성하고, 금속 배선층(191, 192)을 형성함으로써 강유전체 메모리를 얻는다. 본 실시 형태의 제조 공정에 따르면, 종래에서는 필요하던 강유전체막(101)을 환원 반응으로부터 보호하기 위한 배리어막의 형성 프로세스를 생략할 수 있어, 생산성의 향상 및 생산 코스트의 저감을 도모할 수 있다. 또한, 이러한 배리어막의 형성 프로세스를 생략해도 각형성이 좋은 히스테리시스 특성을 갖는 강유전체 캐패시터(100)를 형성할 수 있기 때문에, 우수한 특성의 강유전체 메모리를 얻을 수 있다.
또, 상기에서는, 소위 1T1C형의 강유전체 메모리의 제조 공정에 대하여 설명했지만, 본 실시 형태의 강유전체 캐패시터의 제조 방법은, 그 외에, 소위 2T2C형이나 단순 매트릭스형(크로스 포인트형) 등의 각종 셀 방식을 이용한 강유전체 메모리의 제조 공정에도 적용할 수 있다.
5. 압전 소자 및 잉크 제트식 기록 헤드
이하에, 본 발명의 실시 형태에서의, 잉크 제트식 기록 헤드에 대하여 상세히 설명한다.
잉크 방울을 토출하는 노즐 개구와 연통하는 압력 발생실의 일부를 진동판으로 구성하고, 이 진동판을 압전 소자에 의해 변형시켜 압력 발생실의 잉크를 가압 하여 노즐 개구로부터 잉크 방울을 토출시키는 잉크 제트식 기록 헤드에는, 압전 소자의 축 방향으로 신장, 수축하는 세로 진동 모드의 압전 액츄에이터를 사용한 것과, 굴곡 진동 모드의 압전 액츄에이터를 사용한 것의 2 종류가 실용화되고 있다.
그리고, 굴곡 진동 모드의 액츄에이터를 사용한 것으로서는, 예를 들면 진동판의 표면 전체에 걸쳐서 성막 기술에 의해 균일한 압전체층을 형성하고, 이 압전체층을 리소그래피법에 의해 압력 발생실에 대응하는 형상으로 절단하여 각 압력 발생실마다 독립하도록 압전 소자를 형성한 것이 알려져 있다.
도 39는 본 발명의 일 실시 형태에 따른 잉크 제트식 기록 헤드의 개략을 도시하는 분해 사시도이고, 도 40의 A, 도 40의 B는 도 39의 평면도 및 A-A' 단면도이고, 도 41은 압전 소자(700)의 층 구조를 도시한 개략도이다. 도시한 바와 같이, 유로 형성 기판(10)은 본 실시 형태에서는 면방위(110)의 실리콘 단결정 기판으로 이루어지고, 그 한쪽의 면에는 미리 열 산화에 의해 형성한 이산화 실리콘으로 이루어진, 두께 1∼2㎛의 탄성막(50)이 형성되어 있다. 유로 형성 기판(10)에는, 복수의 압력 발생실(12)이 그 폭 방향으로 병설되어 있다. 또한, 유로 형성 기판(10)의 압력 발생실(12)의 길이 방향 외측의 영역에는 연통부(13)가 형성되고, 연통부(13)와 각 압력 발생실(12)이, 각 압력 발생실(12)마다 설치된 잉크 공급로(14)를 통하여 연통되어 있다. 또, 연통부(13)는 후술하는 밀봉 기판(30)의 리저버부(32)와 연통하여 각 압력 발생실(12)의 공통의 잉크실이 되는 리저버(800)의 일부를 구성한다. 잉크 공급로(14)는, 압력 발생실(12)보다도 좁은 폭으로 형성되 어 있고, 연통부(13)로부터 압력 발생실(12)에 유입되는 잉크의 유로 저항을 일정하게 유지하고 있다.
또한, 유로 형성 기판(10)의 개구면측에는, 각 압력 발생실(12)의 잉크 공급로(14)와는 반대측의 단부 근방에 연통하는 노즐 개구(21)가 형성된 노즐 플레이트(20)가 접착제나 열용착 필름 등을 통하여 고착되어 있다.
한편, 이러한 유로 형성 기판(10)의 개구면과는 반대측에, 상술한 바와 같이, 두께가 예를 들면 약 1.0㎛의 탄성막(50)이 형성되고, 이 탄성막(50) 위에는, 두께가, 예를 들면 약 0.4㎛의 절연체막(55)이 형성되어 있다. 또한, 이 절연체막(55) 위에는, 두께가, 예를 들면 약 0.2㎛인 하측 전극막(60)과, 두께가, 예를 들면 약 1.0㎛인 압전체층(70)과, 두께가, 예를 들면 약 0.05㎛인 상측 전극막(80)이, 후술하는 프로세스로 적층 형성되어, 압전 소자(700)를 구성하고 있다. 여기서, 압전 소자(700)는, 하측 전극막(60), 압전체층(70) 및 상측 전극막(80)을 포함하는 부분을 말한다. 일반적으로는, 압전 소자(700)의 어느 한쪽의 전극을 공통 전극으로 하고, 다른 쪽의 전극 및 압전체층(70)을 각 압력 발생실(12)마다 패터닝하여 구성한다. 그리고, 여기서는 패터닝된 어느 한쪽의 전극 및 압전체층(70)으로 구성되고, 양 전극에의 전압의 인가에 의해 압전 왜곡이 발생하는 부분을 압전체 능동부라고 한다. 본 실시 형태에서는, 하측 전극막(60)은 압전 소자(700)의 공통 전극으로 하고, 상측 전극막(80)을 압전 소자(700)의 개별 전극으로 하고 있지만, 구동 회로나 배선의 형편에 의해 이것을 반대로 해도 지장은 없다. 어느 하나의 경우에도, 각 압력 발생실마다 압전체 능동부가 형성되어 있게 된다. 또한, 여기서는, 압전 소자(700)와 해당 압전 소자(700)의 구동에 의해 변위가 발생하는 진동판을 합쳐서 압전 액츄에이터라고 칭한다. 또, 압전체층(70)은, 각 압력 발생실(12)마다 독립하여 설치되고, 도 40에 도시한 바와 같이, 복수층의 강유전체막(71(71a∼71f))으로 구성되어 있다.
잉크 제트식 기록 헤드는, 잉크 카트리지 등과 연통하는 잉크 유로를 구비하는 기록 헤드 유닛의 일부를 구성하여, 잉크 제트식 기록 장치에 탑재된다. 도 42는 그 잉크 제트식 기록 장치의 일례를 도시한 개략도이다. 도 42에 도시한 바와 같이, 잉크 제트식 기록 헤드를 갖는 기록 헤드 유닛(1A, 1B)은, 잉크 공급 수단을 구성하는 카트리지(2A, 2B)가 착탈 가능하게 설치되고, 이 기록 헤드 유닛(1A, 1B)을 탑재한 캐리지(3)는, 장치 본체(4)에 부착된 캐리지축(5)에 축 방향 이동 가능하게 설치되어 있다. 이 기록 헤드 유닛(1A, 1B)은, 예를 들면 각각 블랙 잉크 조성물 및 컬러 잉크 조성물을 토출하는 것으로 하고 있다. 그리고, 구동 모터(6)의 구동력이 도시하지 않은 복수의 기어 및 타이밍 벨트(7)를 통하여 캐리지(3)에 전달됨으로써, 기록 헤드 유닛(1A, 1B)을 탑재한 캐리지(3)는 캐리지축(5)을 따라 이동된다. 한편, 장치 본체(4)에는 캐리지축(5)을 따라 플라텐(8)이 설치되어 있고, 도시하지 않은 급지 롤러 등에 의해 급지된 종이 등의 기록 매체인 기록 시트 S가 플라텐(8) 위에 반송되도록 되어 있다.
또, 액체 분사 헤드로서 잉크를 토출하는 잉크 제트식 기록 헤드를 일례로서 설명했지만, 본 발명은, 압전 소자를 이용한 액체 분사 헤드 및 액체 분사 장치 전반을 대상으로 한 것이다. 액체 분사 헤드로서는, 예를 들면 프린터 등의 화상 기 록 장치에 이용되는 기록 헤드, 액정 디스플레이 등의 컬러 필터의 제조에 이용되는 색재 분사 헤드, 유기 EL 디스플레이, FED(면 발광 디스플레이) 등의 전극 형성에 이용되는 전극 재료 분사 헤드, 바이오 칩 제조에 이용되는 생체 유기물 분사 헤드 등을 예를 들 수 있다.
본 실시 형태의 압전 소자는, 상기 실시 형태에 따른 PZTN막을 압전체층에 이용하기 때문에, 다음의 효과가 얻어진다.
(1) 압전체층 중 공유 결합성이 향상되기 때문에, 압전 상수를 향상시킬 수 있다.
(2) 압전체층 중 PbO의 결손을 억제할 수 있기 때문에, 압전체층의 전극과의 계면에서의 이상의 발생이 억제되어 전계가 더해지기 쉬워져, 압전 소자로서의 효율을 향상시킬 수 있다.
(3) 압전체층의 누설 전류가 억제되기 때문에, 압전체층을 박막화할 수 있다.
또한, 본 실시 형태의 액체 분사 헤드 및 액체 분사 장치는, 상기한 압전체층을 포함하는 압전 소자를 이용하기 때문에, 특히 다음의 효과가 얻어진다.
(4) 압전체층의 피로 열화를 경감할 수 있기 때문에, 압전체층의 변위량의 경시 변화를 억제하여, 신뢰성을 향상시킬 수 있다.
이상으로, 본 발명에 적합한 실시 형태에 대하여 설명했지만, 본 발명은 상술한 것에 한정되지 않고, 발명의 요지의 범위 내에서 각종 변형 양태에 의해 실시할 수 있다.
예를 들면, 강유전체막(101)에는, PZT에 대하여 Nb 대신에 Ta, W, V, Mo를 첨가 물질로서 더하더라도 동등한 효과를 갖는다. 또한, Mn을 첨가 물질로서 이용해도 Nb에 준한 효과를 갖는다. 또한, 마찬가지의 방식으로, Pb 이탈을 방지하기 위해서, +3가 이상의 원소로 Pb을 치환하는 것도 생각되며, 이들의 후보로서, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb 및 Lu 등의 란탄족계를 예로 들 수 있다. 덧붙여, 결정화를 촉진하는 첨가제로서, 실리케이트(Si)가 아닌 게르마늄산염(Ge)을 이용할 수 있다. 도 43의 A에, PZT에 대하여 Nb 대신에 10mol%의 Ta을 첨가 물질로서 이용한 경우의 히스테리시스 특성을 도시한다. 또한, 도 43의 B에, PZT에 대하여 Nb 대신에 10mol%의 W을 첨가 물질로서 이용한 경우의 히스테리시스 특성을 도시한다. Ta을 이용한 경우에도 Nb 첨가와 동등한 효과가 얻어지는 것을 알 수 있다. 또한, W을 이용한 경우에도 절연성이 양호한 히스테리시스 특성이 얻어지는 점에서 Nb 첨가와 동등한 효과가 있는 것을 알 수 있다.
본 발명에 따르면, 1T1C, 2T2C 및 단순 매트릭스형 강유전체 메모리 중 어디에도 사용 가능한 히스테리시스 특성을 갖는 강유전체 캐패시터를 포함하는, 1T1C, 2T2C 및 단순 매트릭스형 강유전체 메모리를 제공할 수 있다. 또한, 본 발명에 따르면, 상기 강유전체 메모리에 적합한 강유전체막 및 그 제조 방법을 제공할 수 있다. 또한, 본 발명에 따르면, 배리어막이 불필요한 간편한 프로세스로 충분한 특성을 담보할 수 있는, 강유전체 캐패시터, 그 제조 방법, 및 강유전체 캐패시터를 이용한 강유전체 메모리를 제공할 수 있다. 또한, 본 발명에 따르면, 상기 강유전 체막을 이용한 압전 소자, 압전 액츄에이터, 및 액체 분사 헤드의 제조 방법을 제공할 수 있다.

Claims (21)

  1. 기판 상에 하부 전극을 형성하는 공정과,
    Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과,
    상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과,
    도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 표시되는 강유전체막을 형성하는 공정과,
    상기 강유전체막 상에 상부 전극을 형성하는 공정
    을 포함하고,
    0.1≤x≤0.4인 강유전체 캐패시터의 제조 방법.
  2. 청구항 제1항에 있어서,
    상기 제1 혼합용액은, 적어도 PbZrO3용 졸겔 용액, PbTiO3용 졸겔 용액, 및 PbNbO3용 졸겔 용액이 혼합되어 있는 강유전체 캐패시터의 제조 방법.
  3. 제1항에 있어서,
    상기 실리케이트는, PbSiO3용 졸겔 용액인 강유전체 캐패시터의 제조 방법.
  4. 제3항에 있어서,
    상기 강유전체막은, 0.5mol% 이상, 5mol% 미만의 Si를 더 포함하는 강유전체 캐패시터의 제조 방법.
  5. 제1항에 있어서,
    상기 제2 혼합용액에는 숙신산 메틸이 첨가되어 있는 강유전체 캐패시터의 제조 방법.
  6. 제1항에 있어서,
    0.2≤x≤0.4인 강유전체 캐패시터의 제조 방법.
  7. 제1항에 있어서,
    0.1≤x≤0.3인 강유전체 캐패시터의 제조 방법.
  8. 제1항에 있어서,
    0.2≤x≤0.3인 강유전체 캐패시터의 제조 방법.
  9. 제1항에 있어서,
    상기 강유전체막은, Pb의 결손량의 2배에 상당하는 조성비로 Nb을 포함하는 강유전체막 캐패시터의 제조 방법.
  10. 기판 상에 하부 전극을 형성하는 공정과,
    Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과,
    상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과,
    도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 표시되는 강유전체막을 형성하는 공정과,
    상기 강유전체막 상에 상부 전극을 형성하는 공정과,
    상기 하부 전극 및 상기 상부 전극과 주변 회로를 전기적으로 접속하는 공정
    을 포함하고,
    0.1≤x≤0.4인 강유전체 메모리 장치의 제조 방법.
  11. 기판 상에 하부 전극을 형성하는 공정과,
    Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과,
    상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과,
    도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 표시되는 강유전체막을 형성하는 공정과,
    상기 강유전체막 상에 상부 전극을 형성하는 공정
    을 포함하고,
    0.1≤x≤0.4인 압전 소자의 제조 방법.
  12. 제11항에 있어서,
    상기 제1 혼합용액은, 적어도 PbZrO3용 졸겔 용액, PbTiO3용 졸겔 용액, 및 PbNbO3용 졸겔 용액이 혼합되어 있는 압전 소자의 제조 방법.
  13. 제11항에 있어서,
    상기 실리케이트는, PbSiO3용 졸겔 용액인 압전 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 강유전체막은, 0.5mol% 이상, 5mol% 미만의 Si를 더 포함하는 압전 소자의 제조 방법.
  15. 제11항에 있어서,
    상기 제2 혼합용액에는 숙신산 메틸이 첨가되어 있는 압전 소자의 제조 방법.
  16. 제11항에 있어서,
    0.2≤x≤0.4인 압전 소자의 제조 방법.
  17. 제11항에 있어서,
    0.1≤x≤0.3인 압전 소자의 제조 방법.
  18. 제11항에 있어서,
    0.2≤x≤0.3인 압전 소자의 제조 방법.
  19. 제11항에 있어서,
    상기 강유전체막은, Pb의 결손량의 2배에 상당하는 조성비로 Nb을 포함하는 압전 소자의 제조 방법.
  20. 기판 상에 진동판을 형성하는 공정과,
    상기 진동판 상에 하부 전극을 형성하는 공정과,
    Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과,
    상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과,
    도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 표시되는 강유전체막을 형성하는 공정과,
    상기 강유전체막 상에 상부 전극을 형성하는 공정
    을 포함하고,
    0.1≤x≤0.4인 압전 액츄에이터의 제조 방법.
  21. 기판 상에 진동판을 형성하는 공정과,
    상기 진동판 상에 하부 전극을 형성하는 공정과,
    Pb, Zr, Ti, Nb을 적어도 포함하는 제1 혼합용액에 실리케이트가 첨가된 제2 혼합용액을 준비하는 공정과,
    상기 하부 전극 상에, 상기 제2 혼합용액을 도포하는 공정과,
    도포된 상기 제2 혼합용액을 결정화시켜, AB1 - xNbxO3으로 표시되는 강유전체막을 형성하는 공정과,
    상기 강유전체막 상에 상부 전극을 형성하는 공정과,
    상기 기판 내에 유로를 형성하는 공정과,
    상기 기판의 아래에, 상기 유로에 연통하는 노즐 개구를 갖는 노즐 플레이트를 고착하는 공정
    을 포함하고,
    0.1≤x≤0.4인 액체 분사 헤드의 제조 방법.
KR1020067024280A 2002-10-24 2003-10-23 강유전체 캐패시터, 강유전체 메모리 장치, 압전 소자,압전 액츄에이터, 액체 분사 헤드의 제조 방법 KR100813348B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00309487 2002-10-24
JP2002309487 2002-10-24
JP2003076129 2003-03-19
JPJP-P-2003-00076129 2003-03-19
JPJP-P-2003-00085791 2003-03-26
JP2003085791 2003-03-26
JP2003294072 2003-08-18
JPJP-P-2003-00294072 2003-08-18
JPJP-P-2003-00302900 2003-08-27
JP2003302900A JP3791614B2 (ja) 2002-10-24 2003-08-27 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20047018844A Division KR100810858B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체 소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터

Publications (2)

Publication Number Publication Date
KR20070004107A true KR20070004107A (ko) 2007-01-05
KR100813348B1 KR100813348B1 (ko) 2008-03-12

Family

ID=32180737

Family Applications (4)

Application Number Title Priority Date Filing Date
KR20047018844A KR100810858B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체 소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터
KR1020067024276A KR100738303B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터
KR1020067024280A KR100813348B1 (ko) 2002-10-24 2003-10-23 강유전체 캐패시터, 강유전체 메모리 장치, 압전 소자,압전 액츄에이터, 액체 분사 헤드의 제조 방법
KR1020067024275A KR100740742B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR20047018844A KR100810858B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체 소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터
KR1020067024276A KR100738303B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020067024275A KR100740742B1 (ko) 2002-10-24 2003-10-23 강유전체막, 강유전체 메모리 장치, 압전 소자, 반도체소자, 압전 액츄에이터, 액체 분사 헤드, 및 프린터

Country Status (5)

Country Link
US (3) US7255941B2 (ko)
EP (1) EP1555678B1 (ko)
JP (1) JP3791614B2 (ko)
KR (4) KR100810858B1 (ko)
WO (1) WO2004038733A1 (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
WO2004041914A1 (ja) * 2002-11-05 2004-05-21 Eamex Corporation 導電性高分子複合構造体
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2004319651A (ja) 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
US7057877B2 (en) * 2003-08-27 2006-06-06 Seiko Epson Corporation Capacitor, method of manufacture thereof and semiconductor device
US7754353B2 (en) * 2003-10-31 2010-07-13 Newns Dennis M Method and structure for ultra-high density, high data rate ferroelectric storage disk technology using stabilization by a surface conducting layer
KR20050056408A (ko) * 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
JP5013035B2 (ja) * 2003-12-11 2012-08-29 セイコーエプソン株式会社 誘電体膜の製造方法及び液体噴射ヘッドの製造方法
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
JP4811556B2 (ja) * 2004-04-23 2011-11-09 セイコーエプソン株式会社 圧電素子、液体噴射ヘッドおよび液体噴射装置
CN100442455C (zh) * 2004-05-31 2008-12-10 精工爱普生株式会社 前驱体组合物及制造方法、强电介质膜的制造方法及应用
JP4803401B2 (ja) * 2004-05-31 2011-10-26 セイコーエプソン株式会社 強誘電体膜の製造方法
JP4709544B2 (ja) * 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
CN1707795A (zh) * 2004-06-01 2005-12-14 精工爱普生株式会社 存储单元及其制造方法
JP4217906B2 (ja) 2004-09-17 2009-02-04 セイコーエプソン株式会社 前駆体溶液の製造方法
KR100612867B1 (ko) * 2004-11-02 2006-08-14 삼성전자주식회사 탐침 어레이를 가지는 저항성 메모리 소자 및 그 제조 방법
JP4269172B2 (ja) * 2004-12-24 2009-05-27 セイコーエプソン株式会社 インクジェット塗布用インクおよびその製造方法、ならびに強誘電体膜の製造方法
EP1675162A3 (en) 2004-12-27 2007-05-30 Seiko Epson Corporation Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, and ferroelectric memory
JP4543985B2 (ja) * 2005-03-24 2010-09-15 セイコーエプソン株式会社 ニオブ酸チタン酸ジルコン酸鉛積層体
JP4171918B2 (ja) * 2005-03-29 2008-10-29 セイコーエプソン株式会社 圧電体膜積層体およびその製造方法、表面弾性波素子、周波数フィルタ、発振器、電子回路、並びに、電子機器
JP4257537B2 (ja) * 2005-06-02 2009-04-22 セイコーエプソン株式会社 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
US7490289B2 (en) * 2005-06-09 2009-02-10 International Business Machines Corporation Depth indicator for a link in a document
JP2007059705A (ja) * 2005-08-25 2007-03-08 Seiko Epson Corp キャパシタおよびその製造方法、強誘電体メモリ装置の製造方法、アクチュエータの製造方法、並びに、液体噴射ヘッドの製造方法
JP4396857B2 (ja) * 2005-08-30 2010-01-13 セイコーエプソン株式会社 絶縁性ターゲット材料の製造方法
JP4553137B2 (ja) * 2005-09-05 2010-09-29 セイコーエプソン株式会社 複合酸化物積層体の製造方法
JP2007145672A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 複合金属酸化物用原料組成物
JP4992234B2 (ja) * 2005-12-02 2012-08-08 株式会社デンソー 積層圧電セラミック素子及びその製造方法
JP2007157982A (ja) 2005-12-05 2007-06-21 Seiko Epson Corp トランジスタ型強誘電体メモリおよびその製造方法
US7524727B2 (en) * 2005-12-30 2009-04-28 Intel Corporation Gate electrode having a capping layer
JP4826744B2 (ja) * 2006-01-19 2011-11-30 セイコーエプソン株式会社 絶縁性ターゲット材料の製造方法
KR101206034B1 (ko) * 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
JP4352271B2 (ja) * 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置
JP2008031029A (ja) * 2006-06-28 2008-02-14 Seiko Epson Corp 粉体状の複合金属酸化物の製造方法およびアモルファス複合金属酸化物
JP4438963B2 (ja) * 2006-11-29 2010-03-24 セイコーエプソン株式会社 強誘電体キャパシタ
JP4535076B2 (ja) * 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
EP1973177B8 (en) 2007-03-22 2015-01-21 FUJIFILM Corporation Ferroelectric film, process for producing the same, ferroelectric device, and liquid discharge device
EP1997638B1 (en) * 2007-05-30 2012-11-21 Océ-Technologies B.V. Method of forming an array of piezoelectric actuators on a membrane
JP4276276B2 (ja) * 2007-09-07 2009-06-10 富士フイルム株式会社 圧電素子の製造方法
JP2009221037A (ja) 2008-03-14 2009-10-01 Seiko Epson Corp 圧電体、圧電素子、および圧電アクチュエータ
US8304823B2 (en) * 2008-04-21 2012-11-06 Namlab Ggmbh Integrated circuit including a ferroelectric memory cell and method of manufacturing the same
US7813193B2 (en) * 2008-06-19 2010-10-12 Texas Instruments Incorporated Ferroelectric memory brake for screening and repairing bits
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8389300B2 (en) 2010-04-02 2013-03-05 Centre National De La Recherche Scientifique Controlling ferroelectricity in dielectric films by process induced uniaxial strain
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
JP5928675B2 (ja) * 2011-01-21 2016-06-01 セイコーエプソン株式会社 液体噴射ヘッド、液体噴射装置、圧電素子、超音波センサー及び赤外線センサー
JP6167657B2 (ja) * 2013-05-13 2017-07-26 三菱マテリアル株式会社 強誘電体膜付きシリコン基板
US9053802B2 (en) 2013-06-04 2015-06-09 Namlab Ggmbh Ferroelectric memory cell for an integrated circuit
JP2015065430A (ja) * 2013-08-27 2015-04-09 三菱マテリアル株式会社 ＰＮｂＺＴ薄膜の製造方法
TWI474992B (zh) * 2014-04-29 2015-03-01 Univ Nat Central 鈣鈦礦薄膜及太陽能電池的製備方法
JP6264588B2 (ja) * 2014-07-08 2018-01-24 株式会社村田製作所 セラミック焼結体の製造方法
JP6392360B2 (ja) 2014-08-29 2018-09-19 富士フイルム株式会社 圧電体膜とその製造方法、圧電素子、及び液体吐出装置
JP6284875B2 (ja) 2014-11-28 2018-02-28 富士フイルム株式会社 圧電体膜及びそれを備えた圧電素子、及び液体吐出装置
TWI717498B (zh) * 2016-06-21 2021-02-01 日商前進材料科技股份有限公司 膜構造體及其製造方法
WO2022103436A1 (en) * 2020-11-13 2022-05-19 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11996462B2 (en) 2020-11-13 2024-05-28 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same
US11545506B2 (en) 2020-11-13 2023-01-03 Sandisk Technologies Llc Ferroelectric field effect transistors having enhanced memory window and methods of making the same

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US807278A (en) * 1905-02-10 1905-12-12 George Sharp Condenser.
US3681226A (en) * 1970-07-02 1972-08-01 Ibm Sputtering process for making ferroelectric films
US4051465A (en) 1973-11-01 1977-09-27 The United States Of America As Represented By The Secretary Of The Army Ferroelectric ceramic devices
EP0238241B1 (en) 1986-03-12 1991-11-27 Matsushita Electric Industrial Co., Ltd. Multi-layer ceramic capacitor
JPH0798664B2 (ja) 1986-04-14 1995-10-25 住友金属鉱山株式会社 赤外線センサー用焦電体磁器製造用微粉末の製法
JP2839253B2 (ja) 1987-12-03 1998-12-16 三菱化学株式会社 アクチュエータ用圧電セラミック組成物
JP2767799B2 (ja) 1988-03-04 1998-06-18 松下電器産業株式会社 高誘電率材料とコンデンサ及びコンデンサの誘電体膜形成方法
JPH0437076A (ja) 1990-05-31 1992-02-07 Kyocera Corp 圧電磁器組成物
JP3046436B2 (ja) 1990-12-17 2000-05-29 株式会社東芝 セラミックコンデンサ
JP3398962B2 (ja) 1991-05-09 2003-04-21 東陶機器株式会社 強誘電体磁器組成物
JP2737532B2 (ja) * 1991-07-23 1998-04-08 株式会社村田製作所 圧電磁器組成物
US5579258A (en) * 1991-11-28 1996-11-26 Olympus Optical Co., Ltd. Ferroelectric memory
JPH0793969A (ja) 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
US5625529A (en) 1995-03-28 1997-04-29 Samsung Electronics Co., Ltd. PZT thin films for ferroelectric capacitor and method for preparing the same
JPH08335676A (ja) 1995-06-09 1996-12-17 Rohm Co Ltd 複合酸化物の結晶性薄膜の製造方法
JP3327071B2 (ja) 1995-10-16 2002-09-24 ソニー株式会社 強誘電体記憶装置
JP3193302B2 (ja) * 1996-06-26 2001-07-30 ティーディーケイ株式会社 膜構造体、電子デバイス、記録媒体および強誘電体薄膜の製造方法
US6548342B1 (en) 1996-08-20 2003-04-15 Hitachi, Ltd. Method of producing oxide dielectric element, and memory and semiconductor device using the element
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
US5858451A (en) 1997-07-29 1999-01-12 Sandia Corporation Process for production of solution-derived (Pb,La)(Nb,Sn,Zr,Ti)O3 thin films and powders
WO1999025014A1 (fr) * 1997-11-10 1999-05-20 Hitachi, Ltd. Element dielectrique et mode de fabrication
JP3595146B2 (ja) 1998-01-23 2004-12-02 京セラ株式会社 誘電体磁器
TW404021B (en) * 1998-04-09 2000-09-01 Hitachi Ltd Semiconductor memory device and manufacturing method thereof
CA2343129A1 (en) * 1998-09-24 2000-03-30 University Of Maryland Ferroelectric thin films of reduced tetragonality
JP4074894B2 (ja) 1998-10-06 2008-04-16 ヤマハ株式会社 強誘電体メモリ及びその製造方法
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
JP2000236075A (ja) 1999-02-12 2000-08-29 Sony Corp 誘電体キャパシタの製造方法および半導体記憶装置の製造方法
GB2347416B (en) 1999-02-22 2001-02-14 Infrared Integrated Syst Ltd Ferroelectric ceramics
JP3750413B2 (ja) 1999-04-15 2006-03-01 セイコーエプソン株式会社 圧電体素子の製造方法及びインクジェット式記録ヘッドの製造方法
KR100333669B1 (ko) 1999-06-28 2002-04-24 박종섭 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법
JP2001019432A (ja) 1999-07-09 2001-01-23 Yamamoto Toru 超臨界乾燥処理によるｐｚｔ膜形成方法
EP1071121A1 (en) 1999-07-19 2001-01-24 International Business Machines Corporation Process for the formation of a collar oxide in a trench in a semiconductor substrate
KR20010030023A (ko) 1999-08-20 2001-04-16 마츠시타 덴끼 산교 가부시키가이샤 유전체막 및 그 제조방법
JP4516166B2 (ja) 1999-09-07 2010-08-04 セイコーエプソン株式会社 インクジェット式記録ヘッドの製造方法
DE10000005C1 (de) 2000-01-03 2001-09-13 Infineon Technologies Ag Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
US6734029B2 (en) * 2000-06-30 2004-05-11 Seiko Epson Corporation Method for forming conductive film pattern, and electro-optical device and electronic apparatus
US6482538B2 (en) * 2000-07-24 2002-11-19 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
WO2002032809A1 (fr) 2000-10-17 2002-04-25 Sharp Kabushiki Kaisha Compose oxyde, procede de preparation d'une couche mince d'oxyde et element comprenant ce compose
US6887716B2 (en) * 2000-12-20 2005-05-03 Fujitsu Limited Process for producing high quality PZT films for ferroelectric memory integrated circuits
US7205056B2 (en) 2001-06-13 2007-04-17 Seiko Epson Corporation Ceramic film and method of manufacturing the same, ferroelectric capacitor, semiconductor device, and other element
JP4428500B2 (ja) * 2001-07-13 2010-03-10 富士通マイクロエレクトロニクス株式会社 容量素子及びその製造方法
US7176550B2 (en) 2001-08-14 2007-02-13 Nxp B.V. Method and device for forming a winding on a non-planar substrate
CN1269215C (zh) * 2001-09-05 2006-08-09 精工爱普生株式会社 铁电存储装置及其制造方法
JP2003204088A (ja) 2001-09-27 2003-07-18 Matsushita Electric Ind Co Ltd 強誘電体薄膜構成体とそれを用いた応用素子、及び、強誘電体薄膜構成体の製造方法
US7008484B2 (en) * 2002-05-06 2006-03-07 Applied Materials Inc. Method and apparatus for deposition of low dielectric constant materials
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2005101512A (ja) * 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタ及び強誘電体膜の製造方法
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP4709544B2 (ja) * 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ
JP4269172B2 (ja) * 2004-12-24 2009-05-27 セイコーエプソン株式会社 インクジェット塗布用インクおよびその製造方法、ならびに強誘電体膜の製造方法
JP2007145672A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 複合金属酸化物用原料組成物
JP4164701B2 (ja) * 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP4352271B2 (ja) * 2006-06-09 2009-10-28 セイコーエプソン株式会社 半導体装置

Also Published As

Publication number Publication date
US7371473B2 (en) 2008-05-13
KR20060128061A (ko) 2006-12-13
WO2004038733A1 (ja) 2004-05-06
US7255941B2 (en) 2007-08-14
KR100813348B1 (ko) 2008-03-12
KR100810858B1 (ko) 2008-03-06
KR20050069933A (ko) 2005-07-05
US20060083933A1 (en) 2006-04-20
KR100738303B1 (ko) 2007-07-12
JP2005100660A (ja) 2005-04-14
EP1555678B1 (en) 2013-08-21
JP3791614B2 (ja) 2006-06-28
KR20060127274A (ko) 2006-12-11
US20040214352A1 (en) 2004-10-28
EP1555678A4 (en) 2007-05-23
EP1555678A1 (en) 2005-07-20
KR100740742B1 (ko) 2007-07-19
US20060088731A1 (en) 2006-04-27

Similar Documents

Publication Publication Date Title
KR100813348B1 (ko) 강유전체 캐패시터, 강유전체 메모리 장치, 압전 소자,압전 액츄에이터, 액체 분사 헤드의 제조 방법
KR100719004B1 (ko) 강유전체막 적층체, 강유전체 메모리, 압전 소자, 액체분사 헤드 및 프린터
KR100598747B1 (ko) 강유전체막, 강유전체 메모리, 및 압전 소자
JP4720969B2 (ja) 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
JP4735834B2 (ja) 強誘電体キャパシタの製造方法、強誘電体メモリの製造方法、圧電素子の製造方法、圧電アクチュエータの製造方法、及び液体噴射ヘッドの製造方法
US7485182B2 (en) Precursor composition, method for manufacturing precursor composition, method for manufacturing ferroelectric film, piezoelectric element, semiconductor device, piezoelectric actuator, ink jet recording head, and ink jet printer
JP2009283950A (ja) 圧電素子、液体噴射ヘッドおよび液体噴射装置
CN1329927C (zh) 强电介质膜、强电介质存储器

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee