KR100830013B1 - 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치 - Google Patents

복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치 Download PDF

Info

Publication number
KR100830013B1
KR100830013B1 KR20060084616A KR20060084616A KR100830013B1 KR 100830013 B1 KR100830013 B1 KR 100830013B1 KR 20060084616 A KR20060084616 A KR 20060084616A KR 20060084616 A KR20060084616 A KR 20060084616A KR 100830013 B1 KR100830013 B1 KR 100830013B1
Authority
KR
South Korea
Prior art keywords
composite oxide
oxide layer
layer
laminate
electrode
Prior art date
Application number
KR20060084616A
Other languages
English (en)
Other versions
KR20070026258A (ko
Inventor
다께시 기지마
고지 오하시
야스아끼 하마다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070026258A publication Critical patent/KR20070026258A/ko
Application granted granted Critical
Publication of KR100830013B1 publication Critical patent/KR100830013B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • C01B32/162—Preparation characterised by catalysts
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/168—After-treatment
    • C01B32/174—Derivatisation; Solubilisation; Dispersion in solvents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2202/00—Structure or properties of carbon nanotubes
    • C01B2202/02—Single-walled nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Acoustics & Sound (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 절연성이 우수한 복합 산화물 적층체 및 그의 제조 방법을 제공한다. 본 발명의 복합 산화물 적층체는 기판 (20), 상기 기판 (20)의 위쪽에 형성되고, 화학식 ABO3으로 표시되는 제1 복합 산화물층 (24), 및 상기 제1 복합 산화물층 (24)의 위쪽에 형성되고, 화학식 AB1 - xCxO3으로 표시되는 제2 복합 산화물층 (26)을 포함하며, A 원소는 적어도 Pb를 포함하고, B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하며, C 원소는 Nb 및 Ta 중 하나 이상을 포함한다.
복합 산화물 적층체, 절연성, Pb계 페로브스카이트형 산화물

Description

복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및 장치 {COMPLEX OXIDE LAMINATE, METHOD OF MANUFACTURING COMPLEX OXIDE LAMINATE, AND DEVICE}
도 1은 본 실시 형태에 따른 복합 산화물 적층체를 나타낸 단면도이다.
도 2는 본 실시 형태에 있어서, 티탄산 납 중에 Si를 첨가했을 경우의 A 위치 이온의 라만 진동 모드의 변화를 나타낸 도면이다.
도 3은 본 실시 형태에서 사용되는, 납을 포함하는 카르복실산을 나타낸 도면이다.
도 4a는 본 실시 형태에서 사용되는 폴리카르복실산 또는 폴리카르복실산 에스테르를 나타낸 도면이다.
도 4b는 본 실시 형태에서 사용되는 폴리카르복실산 또는 폴리카르복실산 에스테르를 나타낸 도면이다.
도 4c는 본 실시 형태에서 사용되는 폴리카르복실산 또는 폴리카르복실산 에스테르를 나타낸 도면이다.
도 4d는 본 실시 형태에서 사용되는 폴리카르복실산 또는 폴리카르복실산 에스테르를 나타낸 도면이다.
도 5는 본 실시 형태에 따른 전구체 조성물에서의 전구체의 생성 반응을 나타낸 도면이다.
도 6은 본 실시 형태에 따른 전구체 조성물에서의 전구체의 생성 반응을 나타낸 도면이다.
도 7a는 실시예 1의 복합 산화물 적층체의 히스테리시스를 나타낸 도면이다.
도 7b는 비교예 1의 복합 산화물 적층체의 히스테리시스를 나타낸 도면이다.
도 8은 실시예 1 및 비교예 1의 분극량의 변화를 나타낸 도면이다.
도 9a 및 도 9b는 본 실시 형태에 따른 반도체 장치를 나타낸 도면이다.
도 10은 본 실시 형태에 따른 1T1C형 강유전체 메모리를 모식적으로 나타낸 단면도이다.
도 11은 도 10에 나타낸 강유전체 메모리의 등가 회로를 나타낸 도면이다.
도 12는 본 실시 형태의 적용예에 따른 압전 소자를 모식적으로 나타낸 단면도이다.
도 13은 본 실시 형태의 적용예에 따른 잉크 제트식 기록 헤드의 개략적인 구성도이다.
도 14는 본 실시 형태의 적용예에 따른 잉크 제트식 기록 헤드의 분해 사시도이다.
도 15는 본 실시 형태의 적용예에 따른 잉크 제트 프린터의 개략적인 구성도이다.
도 16은 본 실시 형태의 적용예에 따른 표면 탄성파 소자를 나타낸 단면도이다.
도 17은 본 실시 형태의 적용예에 따른 주파수 필터를 나타낸 사시도이다.
도 18은 본 실시 형태의 적용예에 따른 발진기를 나타낸 사시도이다.
<도면의 주요 부분에 대한 부호의 설명>
20: 기판, 21: 기재,
22: 제1 전극층, 23: 제2 전극층,
24: 제1 복합 산화물층, 26: 제2 복합 산화물층,
28: 제3 전극층, 30: 제4 전극층,
1: 압전 소자, 2: 기판,
3: 하부 전극, 4: 압전체막,
5: 상부 전극, 50: 잉크 제트식 기록 헤드
[특허 문헌 1] 일본 특허 공개 제2001-139313호 공보
[특허 문헌 2] 일본 특허 공개 제2001-223404호 공보
[비특허 문헌 1] [H. Miyazawa, E. Natori, S. Miyashita; Jpn. J. Appl. Phys. 39(2000) 5679]
[비특허 문헌 2] [J. Am. Ceram. Soc, 84(2001) 902]
[비특허 문헌 3] [Phys. Rev. Let, 83(1999) 1347]
본 발명은 Pb계 페로브스카이트형 산화물을 이용한 복합 산화물 적층체, 복 합 산화물 적층체의 제조 방법, 및 본 발명의 복합 산화물 적층체를 이용한 장치에 관한 것이다.
PZT(Pb(Zr, Ti)O3) 등의 Pb계 페로브스카이트형 산화물은, 우수한 강유전 특성 또는 압전 특성을 갖는다. 따라서, 예를 들면 강유전체 메모리의 강유전체막으로서(일본 특허 공개 제2001-139313호 공보 참조), 또는 압전체 소자로서(일본 특허 공개 제2001-223404호 공보 참조) 주목받고 있다.
본 발명의 목적은 절연성이 우수한 복합 산화물 적층체 및 그의 제조 방법을 제공하는 데 있다.
본 발명의 다른 목적은, 본 발명에 따른 복합 산화물 적층체를 포함하는 장치를 제공하는 데 있다.
본 발명에 따른 복합 산화물 적층체는,
기판,
상기 기판의 위쪽에 형성되고, 화학식 ABO3으로 표시되는 제1 복합 산화물층, 및
상기 제1 복합 산화물층의 위쪽에 형성되고, 화학식 AB1 - xCxO3으로 표시되는 제2 복합 산화물층을 포함하며,
A 원소는 적어도 Pb를 포함하고,
B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하고,
C 원소는 Nb 및 Ta 중 하나 이상을 포함한다.
본 발명의 복합 산화물 적층체에 따르면, 제1 복합 산화물층의 위쪽에 특정한 제2 복합 산화물층을 가짐으로써, 제1 복합 산화물층의 결정 결함의 발생을 방지하고, 우수한 강유전 특성 및 압전 특성을 발휘할 수 있다.
본 발명의 복합 산화물 적층체에 있어서, 상기 B 원소는 Zr 및 Ti이고, 상기 C 원소는 Nb일 수 있다.
본 발명의 복합 산화물 적층체에 있어서, 상기 제2 복합 산화물층은 0.1≤x≤0.3의 범위에서 Nb를 포함하는 복합 산화물을 포함할 수 있다.
본 발명의 복합 산화물 적층체에 있어서, 상기 제2 복합 산화물층은 0.5 몰％ 이상의 Si 및 Ge 중 하나 이상을 더 포함할 수 있다.
본 발명의 복합 산화물 적층체에 있어서, 상기 제2 복합 산화물층은 상기 제1 복합 산화물층보다 막 두께가 작을 수 있다.
본 발명의 복합 산화물 적층체에 있어서, 상기 기판은 전극층을 가질 수 있다.
본 발명의 복합 산화물 적층체에 있어서, 상기 제1 복합 산화물층의 아래쪽에 상기 제1 복합 산화물층의 결정 배향성을 제어하기 위한 완충층을 가질 수 있다.
본 발명에 따른 복합 산화물 적층체의 제조 방법은,
기판의 위쪽에 화학식 ABO3으로 표시되는 제1 복합 산화물층을 형성하는 공정, 및
상기 제1 복합 산화물층의 위쪽에 화학식 AB1 - xCxO3으로 표시되는 제2 복합 산화물층을 형성하는 공정을 포함하며,
A 원소는 적어도 Pb를 포함하고,
B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하고,
C 원소는 Nb 및 Ta 중 하나 이상을 포함한다.
본 발명의 제조 방법에 따르면, 제1 복합 산화물층의 위쪽에 특정한 제2 복합 산화물층을 형성함으로써, 제1 복합 산화물층의 결정 결함의 발생을 방지하고, 우수한 강유전 특성 및 압전 특성을 갖는 복합 산화물 적층체를 제조할 수 있다.
본 발명의 제조 방법에 있어서, 상기 제2 복합 산화물층은 화학식 AB1 - xCxO3으로 표시되는 절연성 복합 산화물을 형성하기 위한 전구체를 포함하는 전구체 조성물을 도포한 후, 열처리를 행함으로써 형성될 수 있다.
본 발명의 복합 산화물 적층체의 제조 방법에 있어서,
상기 전구체 조성물은 적어도 상기 B 원소 및 C 원소를 포함하고, 일부에 에스테르 결합을 갖는 전구체를 포함할 수 있다.
본 발명의 복합 산화물 적층체의 제조 방법에 있어서, 상기 전구체는 Si 및 Ge 중 하나 이상을 더 포함할 수 있다.
본 발명에 따른 장치는 본 발명에 따른 복합 산화물 적층체를 포함한다.
본 발명에서의 장치란, 본 발명의 복합 산화물 적층체를 포함하는 것을 의미하며, 해당 복합 산화물 적층체를 갖는 부품, 및 이 부품을 갖는 전자 기기를 포함한다. 장치의 구체예에 대해서는 후술한다.
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명의 실시 형태에 대하여 상세하게 설명한다.
1. 복합 산화물 적층체
도 1은 본 실시 형태에 따른 복합 산화물 적층체 (100)을 모식적으로 나타낸 단면도이다.
본 실시 형태에 따른 복합 산화물 적층체 (100)은 기판 (20), 기판 (20)의 위쪽에 형성되고, 화학식 ABO3으로 표시되는 제1 복합 산화물층 (24), 및 제1 복합 산화물층 (24)의 위쪽에 형성되고, 화학식 AB1 - xCxO3으로 표시되는 제2 복합 산화물층 (26)을 포함한다. 여기서, A 원소는 적어도 Pb를 포함하고, B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하며, C 원소는 Nb 및 Ta 중 하나 이상을 포함할 수 있다.
기판 (20)으로서는, 본 실시 형태의 복합 산화물 적층체 (100)의 종류나 용도에 따라 여러가지의 것을 사용할 수 있다. 예를 들면, 복합 산화물 적층체 (100)을 강유전체 메모리 등의 캐패시터에 사용하는 경우, 기판 (20)으로서는 전극층(하부 전극)을 갖는 것을 사용할 수 있다. 또한, 복합 산화물 적층체 (100)을 표면 탄성파 소자에 사용하는 경우, 기판 (20)으로서는 사파이어 기판 등을 사용할 수 있다.
도 1에 나타낸 예에서, 복합 산화물 적층체 (100)은 캐패시터를 구성하고, 전극층을 갖는다. 즉, 이 예에서 기판 (20)은 기재 (21) 상에 제1 전극층 (22)와 제2 전극층 (23)이 차례로 형성되어 있다. 제1 전극층 (22)는, 예를 들면 백금 등의 백금족 금속으로 구성되어 있다. 제2 전극층 (23)은 LaNiO3 등의 페로브스카이트형 구조의 도전성 산화물층으로 구성되어 있다. 이 제2 전극층 (23)은 제1 복합 산화물층 (24)의 결정 배향성을 제어하기 위한 완충층으로서 기능할 수 있다. 이러한 완충층으로서 기능하는 제2 전극층 (23)을 가짐으로써, 제1 복합 산화물층 (24)는 제2 전극층 (23)에 대하여 에피택셜 성장할 수 있다. 이 경우, 제1 복합 산화물층 (24)는 제2 전극층 (23)과 동일한 면방위로 성장한다.
제1 복합 산화물층 (24) 및 제2 복합 산화물층 (26)의 막 두께는 본 실시 형태가 적용되는 장치에 따라 적절하게 선택된다. 주로 제1 복합 산화물층 (24)가 장치의 강유전체막 또는 압전체막을 구성한다. 제2 복합 산화물층 (26)은 제1 복합 산화물층 (24)의 특성 열화를 억제하는 기능을 갖는다. 따라서, 제2 복합 산화물층 (26)의 막 두께는 적어도 제1 복합 산화물층 (24)의 표면을 덮고, 제1 복합 산화물층 (24)의 최외측 표면에 형성된 다른 상을 흡수하도록 설정된다. 예를 들면, 도 1에 나타낸 캐패시터의 예에서, 제2 복합 산화물층 (26)의 막 두께는 100 내지 1000 nm로 할 수 있다.
본 실시 형태에서 화학식 ABO3으로 표시되는 제1 복합 산화물층 (24)는 A 원 소가 적어도 Pb이고, B 원소가 Zr 및 Ti이며, C 원소가 Nb일 수 있다. 또한, 화학식 AB1 - xCxO3으로 표시되는 제2 복합 산화물층 (26)은 A 원소가 적어도 Pb이고, B 원소가 Zr 및 Ti이며, C 원소가 Nb일 수 있다. 이 경우, 0.1≤x≤0.3의 범위에서 Nb를 포함할 수 있다. 즉, 본 실시 형태에서는 제2 복합 산화물층 (26)은 Ti 위치에 Nb를 도핑한 Pb(Zr, Ti, Nb)O3(PZTN)일 수 있다.
Nb는 Ti와 크기(이온 반경이 유사하고, 원자 반경은 동일함)가 거의 동일하고, 중량이 2배이며, 격자 진동에 의한 원자간 충돌에 의해서도 격자로부터 원자가 이탈하지 않는다. 또한, 원자가는 +5가로 안정하며, 설령 Pb가 이탈해도 Nb5 +에 의해 Pb 이탈의 가수를 보충할 수 있다. 또한, 결정화시에 Pb 이탈이 발생했다고 해도 크기가 큰 O가 이탈하는 것보다 크기가 작은 Nb가 들어가는 것이 용이하다.
또한, Nb는 +4가도 존재하기 때문에, Ti4 +의 대체는 충분히 행할 수 있다. 또한, 실제로 Nb는 공유 결합성이 매우 강하여, Pb도 이탈하기 어렵다고 여겨지고 있다(문헌 [H. Miyazawa, E. Natori, S. Miyashita; Jpn. J. Appl. Phys. 39(2000) 5679]).
제2 복합 산화물층 (26)을 PZTN으로 구성하고, Nb를 특정한 비율로 포함함으로써 Pb 결손에 의한 악영향을 해소하고, 우수한 조성 제어성을 갖는다. 그 결과, PZTN은 통상의 PZT에 비하여 매우 양호한 히스테리시스 특성, 누설 특성, 내환원성 및 절연성 등을 갖는다.
지금까지도 PZT로의 Nb의 도핑은 주로 Zr이 풍부한 능면체 결정 영역에서 행해져 왔는데, 그 양은 0.2 내지 0.025 몰％(문헌 [J. Am. Ceram. Soc, 84(2001) 902]; 및 [Phys. Rev. Let, 83(1999) 1347]) 정도로 매우 적은 것이었다. 이와 같이 Nb를 다량으로 도핑할 수 없었던 요인은, Nb를 예를 들면 10 몰％ 첨가하면 결정화 온도가 800 ℃ 이상으로 상승해 버리는 것에 따른 것이었다고 여겨진다.
따라서, 제2 복합 산화물층 (26)의 전구체 조성물에, 추가로 PbSiO3 실리케이트를, 예를 들면 0.5 내지 10 몰％의 비율로 첨가하는 것이 바람직하다. 이에 따라 PZTN의 결정화 에너지를 경감시킬 수 있다. 즉, 복합 산화물층의 재료로서 PZTN을 사용하는 경우, Nb 첨가와 함께 PbSiO3 실리케이트를 첨가함으로써 PZTN의 결정화 온도의 감소를 도모할 수 있다. 또한, 실리케이트 대신에 실리케이트와 게르마네이트를 혼합하여 사용할 수도 있다. 본원 발명자들은 Si가 소결제로서 기능한 후, A 위치 이온으로서 결정의 일부를 구성하고 있다는 것을 확인하였다(도 2 참조). 즉, 도 2에 나타낸 바와 같이, 티탄산 납 중에 실리콘을 첨가했더니 A 위치 이온의 라만 진동 모드 E(1TO)에 변화가 보였다. 또한, 라만 진동 모드에 변화가 보인 것은 Si 첨가량이 8 몰％ 이하인 경우였다. 따라서, Si의 소량 첨가에서는, Si는 페로브스카이트의 A 위치에 존재하고 있다는 것이 확인되었다.
본 발명에 있어서는 Nb 대신에, 또는 Nb와 함께 Ta를 사용할 수도 있다. Ta를 사용한 경우에도 상술한 Nb와 동일한 경향을 보인다.
이상과 같이, 본 실시 형태에서 화학식 AB1 - xCxO3으로 표시되는 복합 산화물 적층체는 바람직하게는 0.5 몰％ 이상의 Si 및 Ge 중 하나 이상, 보다 바람직하게는 0.5 내지 10 몰％의 Si, 또는 Si 및 Ge를 포함할 수 있다.
본 실시 형태에서는, 제2 복합 산화물층 (26) 상에 제2 전극층 (23)과 동일한 재질(LaNiO3)을 포함하는 제3 전극층 (28)과, 제1 전극층 (22)와 동일한 재질(백금)을 포함하는 제4 전극층 (30)이 차례로 형성되어 있다. 제3 전극층 (28) 및 제4 전극층 (30)에 의해 캐패시터의 상부 전극이 구성된다.
제3 전극층 (28)은 반드시 설치할 필요는 없지만, 제3 전극층 (28)을 설치함으로써 대기 중의 수분으로부터 격리시킴으로써 소자의 신뢰성을 향상시키는 이점이 있다.
본 실시 형태에서는, 또한 필요에 따라 표면에 보호층 (32)를 가질 수 있다. 보호층 (32)는, 예를 들면 산화실리콘, 질화실리콘, 알루미나 등의 절연성막으로 구성된다. 보호층 (32)는 제1 복합 산화물층 (24) 및 제2 복합 산화물층 (26)이 환원성 가스(예를 들면, 수소)에 의해 열화하는 것을 방지하는 기능을 갖는다.
본 실시 형태에 따른 복합 산화물 적층체 (100)에 따르면, 제1 복합 산화물층 (24)(PZT층) 상에 특정한 제2 복합 산화물층(PZTN층) (26)을 형성함으로써, 후술하는 바와 같이 제1 복합 산화물층 (24)는 매우 높은 절연성을 갖고, 우수한 강유전 특성 및 압전 특성을 가질 수 있다.
즉, PZT층은 열처리함으로써 PZT층 내에서 납 및 산소가 빠져 결손을 일으키기 쉽다. 특히 산소 결손이 생기면, 산소 원자는 다른 원소보다 움직이기 쉽기 때 문에 산소 원자의 확산이 일어난다. 또한, 산소 결손에 의해 전하의 균형이 무너져 PZT의 Pb, Zr, Ti가 불안정해짐으로써, 이들 원소의 확산 계수도 커진다. 이에 비하여, PZTN층에 있어서는 결정 중의 결함이 매우 적고, 특히 산소 결손을 방지할 수 있기 때문에 PZT층의 산소 원소의 확산을 억제할 수 있다. 따라서, 열처리에 의한 PZT의 결정 결함의 발생을 억제할 수 있고, 그 절연성을 높게 유지할 수 있다.
2. 복합 산화물 적층체의 제조 방법
본 발명의 실시 형태에 따른 복합 산화물 적층체의 제조 방법은, 적어도 이하의 공정을 갖는다.
(1) 기판의 위쪽에 화학식 ABO3으로 표시되는 제1 복합 산화물층을 형성하는 공정.
(2) 제1 복합 산화물층의 위쪽에 화학식 AB1 - xCxO3으로 표시되는 제2 복합 산화물층을 형성하는 공정.
여기서, A 원소는 적어도 Pb를 포함하고, B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하며, C 원소는 Nb 및 Ta 중 하나 이상을 포함할 수 있다.
이하, 본 실시 형태에 따른 제조 방법에 대하여, 도 1을 참조하여 구체적으로 설명한다.
(1) 제1 복합 산화물층 (24)의 형성
우선, 기판 (20) 상에 화학식 ABO3으로 표시되는 제1 복합 산화물층 (24)를 형성한다. 도 1에 나타낸 예에서는, A 원소가 Pb를 포함하고, B 원소가 Zr 및 Ti를 포함하는 Pb(Zr, Ti)O3일 수 있다.
제1 복합 산화물층 (24)는 기판 (20)에 대하여 에피택셜 성장시킴으로써 형성할 수 있다. 이 경우, 제1 복합 산화물층 (24)는 기판 (20)과 동일한 면방위로 성장한다. 이러한 기판 (20)은, 이미 설명한 바와 같이 단결정 기판일 수도 있고, 도 1에 나타낸 바와 같이 기재 상에 결정 제어성을 갖는 이른바 완충층을 형성한 것일 수도 있다. 즉, 도 1에 나타낸 기판 (20)은, 기재 (21) 상에 제1 전극층 (22)와 제2 전극층 (23)이 차례로 형성되어 있다. 제1 전극층 (22)는, 예를 들면 백금 등의 백금족 금속으로 구성되어 있다. 제2 전극층 (23)은 LaNiO3 등의 페로브스카이트형 구조의 도전성 산화물층으로 구성되어 있다. 이 제2 전극층 (23)은 제1 복합 산화물층 (24)의 결정 배향성을 제어하기 위한 완충층으로서 기능할 수 있다. 예를 들면, 제1 복합 산화물층 (24)를 (100)의 결정 배향으로 형성하는 경우에는, 제2 전극층 (23)으로서 LaNiO3, SrRuO3 등을 사용할 수 있다. 제1 복합 산화물층 (24)를 (111)의 결정 배향으로 형성하는 경우에는, 제2 전극층 (23)으로서 Pt, Ir, Ru 등의 백금족을 사용할 수 있다. 이 경우, 제1 전극층 (22)를 설치하지 않을 수도 있다.
제1 복합 산화물층 (24)의 형성 방법은 특별히 한정되지 않으며, 공지된 성막법을 이용할 수 있다. 이러한 성막법으로서는 졸ㆍ겔법, MOD법 등의 액상법, CVD법, 스퍼터링법, 레이저 어블레이션법 등의 기상법을 이용할 수 있지만, 바람직 하게는 졸ㆍ겔법 등의 액상법을 이용하여 형성할 수 있다.
졸ㆍ겔법을 이용하는 경우, 기판 (20) 상에 제1 복합 산화물층 형성용 졸ㆍ겔 원료를 도포하고, 그 후 도막에 건조 및 탈지를 위한 열처리를 행하며, 추가로 결정화를 위한 열처리를 행한다. 이 도포 및 열처리는, 제1 복합 산화물층 (24)의 막 두께에 따라 복수회 반복하여 행할 수 있다. 결정화를 위한 열처리 온도는, 제1 복합 산화물의 종류나 결정 배향에 따라 상이하지만, 예를 들면 PZT의 경우, 650 ℃ 내지 700 ℃에서 행할 수 있다.
(2) 제2 복합 산화물층 (26)의 형성
제2 복합 산화물층 (26)은, 예를 들면 화학식 AB1 - xCxO3으로 표시되는 절연성 복합 산화물을 형성하기 위한 전구체를 포함하는 전구체 조성물을 도포한 후, 열처리를 행함으로써 형성할 수 있다.
이하에, 전구체 조성물 및 그의 제조 방법에 대하여 상세하게 설명한다.
(2)-1; 전구체 조성물
본 제조 방법에서 사용되는 전구체 조성물은, 제2 복합 산화물층 (26)의 형성에 사용된다. 여기서, 제2 복합 산화물층은 화학식 AB1 - xCxO3으로 표시되며, A 원소는 적어도 Pb를 포함하고, B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하며, C 원소는 Nb 및 Ta 중 하나 이상을 포함할 수 있다. 또한, 제2 복합 산화물층 (26)은 화학식 AB1 - xCxO3으로 표시되며, A 원소가 Pb를 포함하고, B 원소가 Zr 및 Ti를 포함하며, C 원소가 Nb를 포함할 수 있다. 또한, 본 실시 형태에서 전구체는 적어도 B 원소 및 C 원소를 포함하고, 일부에 에스테르 결합을 갖는다.
전구체 조성물에 있어서, 상기 전구체는 유기 용매에 용해 또는 분산되어 있을 수 있다. 유기 용매로서는 알코올을 사용할 수 있다. 알코올로서는 특별히 한정되지 않지만, 부탄올, 메탄올, 에탄올, 프로판올 등의 1가 알코올, 또는 다가 알코올을 예시할 수 있다.
알코올로서는, 예를 들면 이하의 것을 들 수 있다.
1가 알코올류;
프로판올(프로필알코올)로서 1-프로판올(비점 97.4 ℃), 2-프로판올(비점 82.7 ℃),
부탄올(부틸알코올)로서 1-부탄올(비점 117 ℃), 2-부탄올(비점 100 ℃), 2-메틸-1-프로판올(비점 108 ℃), 2-메틸-2-프로판올(융점 25.4 ℃, 비점 83 ℃),
펜탄올(아밀알코올)로서 1-펜탄올(비점 137 ℃), 3-메틸-1-부탄올(비점 131 ℃), 2-메틸-1-부탄올(비점 128 ℃), 2,2-디메틸-1-프로판올(비점 113 ℃), 2-펜탄올(비점 119 ℃), 3-메틸-2-부탄올(비점 112.5 ℃), 3-펜탄올(비점 117 ℃), 2-메틸-2-부탄올(비점 102 ℃),
다가 알코올류;
에틸렌글리콜(융점 -11.5 ℃, 비점 197.5 ℃), 글리세린(융점 17 ℃, 비점 290 ℃),
전구체 조성물은, 이하에 상술하는 바와 같이 전구체가 폴리카르복실산과 금속 알콕시드의 에스테르화에 의한 에스테르 결합을 갖고 있어 가역적 반응이 가능 하기 때문에, 고분자화된 전구체를 분해하여 금속 알콕시드로 할 수 있다. 따라서, 상기 금속 알콕시드를 전구체 원료로서 재이용할 수 있다.
또한, 본 발명에서 사용되는 전구체 조성물에는 이하와 같은 이점이 있다. 시판되고 있는 PZT 졸 겔 용액에서는 일반적으로 납 원료로서 아세트산 납이 사용되지만, 아세트산 납은 다른 Ti나 Zr의 알콕시드와 결합하기 어렵고, 납이 전구체의 네트워크 중에 삽입되기 어렵다. 본 발명에서는, 예를 들면 2가의 폴리카르복실산인 숙신산의 2개의 카르복실기 중, 처음에 산으로서 기능하는 어느 한쪽의 제1 카르복실기의 산성도가 pH=4.0으로 아세트산의 pH=4.56보다 작아, 아세트산보다 강한 산이기 때문에, 아세트산 납은 숙신산과 결합한다. 즉, 약산의 염+강산→강산의 염+약산이 된다. 또한, 숙신산의 남은 제2 카르복실기가 별도의 MOD 분자 또는 알콕시드와 결합하기 때문에, 이제까지 곤란했던 Pb의 전구체에서의 네트워크화가 용이하다.
(2)-2; 전구체 조성물의 제조 방법
본 실시 형태에서 사용되는 전구체 조성물의 제조 방법은, 적어도 상기 B 원소 및 C 원소를 포함하는 졸 겔 원료이며, 금속 알콕시드의 가수분해ㆍ축합물을 포함하는 졸 겔 원료, 폴리카르복실산 또는 폴리카르복실산 에스테르, 및 유기 용매를 혼합하고, 상기 폴리카르복실산 또는 폴리카르복실산 에스테르로부터 유래된 폴리카르복실산과 금속 알콕시드의 에스테르화에 의한 에스테르 결합을 갖는 전구체를 형성하는 것을 포함한다.
도 5 및 도 6에 전구체의 생성 반응을 모식적으로 나타낸다.
전구체의 생성 반응은, 크게 분류하면 도 5에 나타낸 바와 같은 제1 단계째의 알콕시기의 치환 반응과, 도 6에 나타낸 바와 같은 제2 단계째의 에스테르화에 의한 고분자 네트워크의 형성 반응을 포함한다. 도 5 및 도 6에서는 편의적으로 폴리카르복실산 에스테르로서 숙신산 디메틸을 사용하고, 유기 용매로서 n-부탄올을 사용한 예를 나타내었다. 숙신산 디메틸은 비극성이지만, 알코올 중에서 해리되어 디카르복실산이 된다.
제1 단계째의 반응에 있어서는, 도 5에 나타낸 바와 같이 숙신산 디메틸과 졸 겔 원료인 금속 알콕시드의 에스테르화에 의해 양자가 에스테르 결합된다. 즉, 숙신산 디메틸은 n-부탄올 중에서 해리하고, 한쪽의 카르보닐기(제1 카르보닐기)에 양성자가 부가된 상태가 된다. 이 제1 카르보닐기와, 금속 알콕시드의 알콕시기의 치환 반응이 일어나고, 제1 카르복실기가 에스테르화된 반응 생성물과 알코올이 생성된다. 여기서, 「에스테르 결합」이란, 카르보닐기와 산소 원자의 결합(-COO-)을 의미한다. 제1 단계째 및 제2 단계째의 반응은 다른 알코올 중에서도 동일하게 일어난다.
제2 단계째의 반응에 있어서는, 도 6에 나타낸 바와 같이 제1 단계째의 반응에서 남은 다른쪽 카르복실기(제2 카르복실기)와 금속 알콕시드의 알콕시기와의 치환 반응이 일어나고, 제2 카르복실기가 에스테르화된 반응 생성물과 알코올이 생성된다.
이와 같이 2 단계의 반응에 의해, 졸 겔 원료에 포함되는 금속 알콕시드의 가수분해ㆍ축합물끼리 에스테르 결합된 고분자 네트워크가 얻어진다. 따라서, 상 기 고분자 네트워크는, 상기 네트워크 내에 적당히 질서있게 에스테르 결합을 갖는다. 또한, 숙신산 디메틸은 2 단계로 해리하고, 제1 카르복실기는 제2 카르복실기보다 산해리 상수가 크기 때문에, 제1 단계째의 반응은 제2 단계째의 반응보다 반응 속도가 크다. 따라서, 제2 단계째의 반응은 제1 단계째의 반응보다 천천히 진행하게 된다.
본 실시 형태에 있어서, 상술한 에스테르화 반응을 촉진하기 위해서는 이하 의 방법을 채용할 수 있다.
(a) 반응물의 농도 또는 반응성을 크게 한다. 구체적으로는, 반응계의 온도를 높여 폴리카르복실산 또는 폴리카르복실산 에스테르의 해리도를 크게 함으로써 반응성을 높인다. 반응계의 온도는 유기 용매의 비점 등에 의존하는데, 실온보다 높고 유기 용매의 비점보다 낮은 온도인 것이 바람직하다. 반응계의 온도로서는, 예를 들면 100 ℃ 이하, 바람직하게는 50 내지 100 ℃일 수 있다.
(b) 반응 부생성물을 제거한다. 구체적으로는, 에스테르화와 함께 생성되는 물, 알코올을 제거함으로써 에스테르화가 더 진행된다.
(c) 물리적으로 반응물의 분자 운동을 가속시킨다. 구체적으로는, 예를 들면 자외선 등의 에너지선을 조사하여 반응물의 반응성을 높인다.
전구체 조성물의 제조 방법에 사용되는 유기 용매는, 상술한 바와 같이 알코올일 수 있다. 용매로서 알코올을 사용하면, 졸 겔 원료와 폴리카르복실산 또는 폴리카르복실산 에스테르의 양자 모두를 양호하게 용해할 수 있다.
전구체 조성물의 제조 방법에 있어서, 상기 폴리카르복실산 또는 폴리카르복 실산 에스테르는 2가 이상일 수 있다. 본 발명에 사용하는 폴리카르복실산으로서는, 이하의 것을 예시할 수 있다. 3가 카르복실산으로서는 트랜스-아코니트산, 트리메스산, 4가의 카르복실산으로서는 피로멜리트산, 1,2,3,4-시클로펜탄테트라카르복실산 등을 들 수 있다. 또한, 알코올 중에서 해리하여 폴리카르복실산으로서 기능하는 폴리카르복실산 에스테르로서는, 2가의 숙신산 디메틸, 숙신산 디에틸, 옥살산 디부틸, 말론산 디메틸, 아디프산 디메틸, 말레산 디메틸, 푸마르산 디에틸, 3가의 시트르산 트리부틸, 1,1,2-에탄트리카르복실산 트리에틸, 4가의 1,1,2,2-에탄테트라카르복실산 테트라에틸, 1,2,4-벤젠트리카르복실산 트리메틸 등을 들 수 있다. 이들 폴리카르복실산 에스테르는 알코올의 존재하에서 해리하여 폴리카르복실산으로서의 기능을 나타낸다. 이상의 폴리카르복실산 또는 그의 에스테르의 예를 도 4a 내지 도 4d에 나타낸다. 또한, 본 발명은 폴리카르복실산을 사용하여 네트워크를 에스테르화로 연결해 가는 데 특징이 있으며, 예를 들어 아세트산이나 아세트산 메틸과 같은 단독 카르복실산 및 그의 에스테르에서는 에스테르 네트워크가 성장하지 않기 때문에 본 발명에는 포함되지 않는다.
전구체 조성물의 제조 방법에 있어서, 2가 카르복실산 에스테르는 바람직하게는 숙신산 에스테르, 말레산 에스테르 및 말론산 에스테르로부터 선택되는 1종 이상일 수 있다. 이들 에스테르의 구체예로서는 숙신산 디메틸, 말레산 디메틸, 말론산 디메틸을 들 수 있다.
상기 폴리카르복실산 에스테르의 분자량은 150 이하일 수 있다. 폴리카르복실산 에스테르의 분자량이 지나치게 크면, 열처리시에 에스테르가 휘발할 때 막에 손상을 주기 쉽고, 치밀한 막을 얻지 못하는 경우가 있다.
상기 폴리카르복실산 에스테르는 실온에서 액체일 수 있다. 폴리카르복실산 에스테르가 실온에서 고체이면, 액체가 겔화하는 경우가 있다.
폴리카르복실산 또는 폴리카르복실산 에스테르의 사용량은, 졸 겔 원료 및 복합 산화물 적층체의 조성비에 의존하는데, 폴리카르복실산이 결합하는, 예를 들면 PZT 졸 겔 원료, PbNb 졸 겔 원료, PbSi 졸 겔 원료의 합계 몰 이온 농도와 폴리카르복실산의 몰 이온 농도는 바람직하게는 1≥(폴리카르복실산의 몰 이온 농도)/(원료 용액의 총 몰 이온 농도), 보다 바람직하게는 1로 할 수 있다. 폴리카르복실산의 첨가량은, 예를 들면 0.35 몰로 할 수 있다.
폴리카르복실산 또는 폴리카르복실산 에스테르의 첨가량은, 결합시키고자 하는 원료 용액의 총 몰수와 동일하거나, 그 이상인 것이 바람직하다. 양자의 몰 이온 농도의 비가 1:1이면 원료 전부가 결합하지만, 에스테르는 산성 용액 중에서 안정하게 존재하기 때문에, 에스테르를 안정하게 존재시키기 위해 원료 용액의 총 몰수보다 폴리카르복실산을 많이 넣는 것이 바람직하다. 또한, 여기서, 폴리카르복실산 또는 폴리카르복실산 에스테르의 몰수는 가수이다. 즉, 2가의 폴리카르복실산 또는 폴리카르복실산 에스테르라면, 1 분자의 폴리카르복실산 또는 폴리카르복실산 에스테르가 2 분자의 원료 분자를 결합시킬 수 있기 때문에, 2가의 폴리카르복실산 또는 폴리카르복실산 에스테르라면, 원료 용액 1 몰에 대하여 폴리카르복실산 또는 폴리카르복실산 에스테르 0.5 몰이면 1:1이 된다. 또한, 폴리카르복실산 또는 폴리카르복실산 에스테르도 처음부터 산은 아니며, 폴리카르복실산의 에스테 르를 알코올 중에서 해리시켜 폴리카르복실산이 된다. 이 경우, 첨가하는 알코올의 몰수는 1≥(알코올의 몰수/폴리카르복실산 에스테르의 몰수)인 것이 바람직하다. 모든 폴리카르복실산 에스테르가 충분히 해리하기 위해서는, 알코올의 몰수가 많은 것이 안정하게 해리되기 때문이다. 여기서, 알코올의 몰수라는 것은 알코올의 가수로 나눈, 이른바 몰 이온 농도를 의미한다.
전구체 조성물의 제조 방법에 있어서, 금속 카르복실산염을 포함하는 원료를 더 포함할 수 있다. 이러한 금속 카르복실산염으로서는, 대표적으로 상술한 납의 카르복실산염인 아세트산 납, 옥틸산 납 등을 들 수 있다.
또한, 전구체 조성물의 제조 방법에 있어서, 상기 졸 겔 원료와 함께 유기 금속 화합물(MOD 원료)을 사용할 수 있다. 이러한 유기 금속 화합물로서는, 예를 들면 옥틸산 니오븀을 사용할 수 있다. 옥틸산 니오븀은, 도 3에 나타낸 바와 같이 Nb가 2 원자 공유 결합하고, 그 밖의 부분에 옥틸기가 존재하는 구조이다. 이 경우, Nb-Nb는 2 원자가 결합하는데, 그 이상의 네트워크는 존재하지 않기 때문에 이것을 MOD 원료로서 취급하고 있다.
카르복실산과 MOD 원료의 네트워크 형성은, 주로 알코올 교환 반응으로 진행된다. 예를 들면, 옥틸산 니오븀의 경우, 카르복실산과 옥틸기 사이에서 반응하여(알코올 교환 반응), R-COO-Nb라는 에스테르화가 진행된다. 이와 같이, 본 실시 형태에서는 MOD 원료를 에스테르화함으로써, MOD 원료와 알콕시드의 축합에 의해 MOD 원료의 분자를 전구체의 네트워크에 결합시킬 수 있다.
또한, 본 실시 형태의 전구체 조성물의 제조 방법에 있어서는, 금속 알콕시 드의 가수분해ㆍ축합물을 포함하는 졸 겔 원료로서, Si, 또는 Si 및 Ge를 포함하는 졸 겔 원료를 사용할 수 있다. 이러한 졸 겔 용액으로서는 PbSiO3용 졸 겔 용액을 단독으로, 또는 PbSiO3용 졸 겔 용액과 PbGeO3용 졸 겔 용액 양자 모두를 사용할 수 있다. 이러한 Si나 Ge를 포함하는 졸 겔 원료를 사용함으로써, 결정화 온도를 낮출 수 있다.
본 실시 형태의 전구체 조성물의 제조 방법에 있어서, PZTN을 얻기 위해서는 졸 겔 용액으로서 적어도 PbZrO3용 졸 겔 용액, PbTiO3용 졸 겔 용액, 및 PbNbO3용 졸 겔 용액을 혼합한 것을 사용할 수 있다. 이 경우에도 상술한 Si, 또는 Si 및 Ge를 포함하는 졸 겔 원료를 더 혼합할 수 있다.
또한, Nb 대신에 Ta를 도입하는 경우에는, 졸 겔 원료로서 PbTaO3용 졸 겔 용액을 사용할 수 있다.
본 실시 형태에서 얻어진 전구체 조성물의 전구체는, 복수의 분자 네트워크 사이에 적절하게 에스테르 결합을 갖고 있기 때문에, 가역적 반응이 가능하다. 따라서, 전구체에 있어서, 도 5에 나타낸 좌측 방향의 반응을 진행시킴으로써 고분자화된 전구체(고분자 네트워크)를 분해하여 금속 알콕시드의 축합물로 할 수 있다.
본 실시 형태에서 사용되는 전구체 조성물의 제조 방법 및 전구체 조성물에 따르면, 이하와 같은 특징을 갖는다.
전구체 조성물의 제조 방법에 따르면, 유기 용매 중에서 폴리카르복실산에 의해 졸 겔 원료의 금속 알콕시드의 가수분해ㆍ축합물(복수의 분자 네트워크)끼리 에스테르 결합에 의해 축중합된 고분자 네트워크가 얻어진다. 따라서, 이 고분자 네트워크에는, 상기 가수분해ㆍ축합물로부터 유래된 복수의 분자 네트워크 사이에 적절하게 에스테르 결합을 갖는다. 또한, 에스테르화 반응은 온도 제어 등으로 쉽게 행할 수 있다.
또한, 전구체 조성물은 복수의 분자 네트워크 사이에 적절하게 에스테르 결합을 갖고 있기 때문에, 가역적 반응이 가능하다. 따라서, 복합 산화물 적층체막의 성막 후에 남은 조성물에 있어서, 고분자화된 전구체(고분자 네트워크)를 분해하여 금속 알콕시드(또는 그의 축합물을 포함하는 분자 네트워크)로 할 수 있다. 이러한 금속 알콕시드(또는 그의 축합물을 포함하는 분자 네트워크)는 전구체 원료로서 재이용할 수 있기 때문에, 납 등의 유해한 물질을 재이용할 수 있어 환경면에서도 장점이 크다.
(3) 상부 전극의 형성
본 실시 형태에 따른 복합 산화물 적층체를 캐패시터로서 사용하는 경우에는, 제2 복합 산화물층 (26) 상에 상부 전극을 형성한다. 도 1에 나타낸 예에서는 제2 복합 산화물층 (26) 상에 제3 전극층 (28)을 형성하고, 해당 제3 전극층 (28) 상에 제4 전극층 (30)을 형성한다. 제3 전극층 (28)은 제2 복합 산화물층 (26)과 동일한 페로브스카이트형 구조를 갖는 도전성 복합 산화물층을 포함할 수 있다. 제3 전극층 (28)로서는, 예를 들면 제2 전극층 (23)과 동일하게 LaNiO3을 사용할 수 있다. 제4 전극층 (30)으로서는, 예를 들면 제1 전극층 (22)와 동일하게 Pt 등의 백금족 금속을 사용할 수 있다. 제3 전극층 (28)은 레이저 어블레이션법, 스퍼터링법, CVD법 등에 의해 형성할 수 있다. 제4 전극층 (30)은 스퍼터링법 등에 의해 형성할 수 있다.
또한, 제1, 제2 복합 산화물층 (24, 26)을 표면 탄성파 소자로서 사용하는 경우에는, 후술하는 바와 같이 제2 복합 산화물층 (26) 상에 소정 패턴을 갖는 인터디지털형 전극(IDT 전극)을 형성할 수 있다.
(4) 캐패시터의 형성
본 실시 형태에 따른 복합 산화물 적층체를 캐패시터로서 사용하는 경우에는 제1, 제2 복합 산화물층 (24, 26) 및 제3, 제4 전극층 (28, 30)을 공지된 리소그래피 및 에칭에 의해 패터닝한다.
또한, 필요에 따라 기판 (20), 복합 산화물층 (24, 26) 및 전극층 (28, 30)의 노출면에 산화물(산화 실리콘), 질화물(질화 실리콘), 알루미나 등을 포함하는 보호층 (30)을 공지된 방법(CVD법 등)으로 형성할 수 있다.
본 실시 형태의 제조 방법에 따르면, 제1 복합 산화물층 (24) 상에 제2 복합 산화물층 (26)을 형성함으로써, 이하의 작용 효과를 갖는다. 즉, 제1 복합 산화물층(예를 들면, PZT층) (24) 상에 제2 복합 산화물층(예를 들면, PZTN층) (26)을 형성함으로써 PZT층의 결정 결함의 발생을 억제할 수 있고, PZT층의 원자가 확산되는 것을 방지할 수 있다. 그 결과, 본 실시 형태의 복합 산화물 적층체는 PZT층의 절연성이 열화되는 경우 없이 우수한 강유전 특성, 압전 특성을 발휘할 수 있다.
이하, PZTN층 (24)와 PZTN층 (26)의 조합의 예에 대하여, 상기 작용 효과를 구체적으로 설명한다.
복합 산화물층은 결정 결함이 층의 최상부에 집중하여 존재하기 쉽다. 특히 PZT의 경우, 결정화 온도가 500 ℃ 정도로 낮아 장치 응용에 적합하기는 하지만, 납(Pb)의 높은 증기압에 의해 층의 최상부에 납 결손이 생기기 쉽다. 납 결손에 의한 결함이 생기면, 전하 중성의 원리에 의해 동시에 산소 결손을 일으킨다(쇼트키 결함). 그 결과, PZT는 높은 누설 전류를 나타내는 것이 알려져 있다. 따라서, 피에조 구동시, PZT층은 인가 전계가 큰 누설 전류로서 빠지기 쉽기 때문에, 실제 압전 상수를 크게 할 수 없다. 또한, 누설 전류를 무시하고 높은 전계를 계속해서 인가하면, 누설 전류에 의해 PZT층이 발열하고, 최종적으로는 파괴되어 버리는 과제를 안고 있다. 이와 같이 PZT층을 형성하는 경우, 낮은 결정화 온도에 의해 양호한 PZT 결정막을 얻는 것은 비교적 용이하지만, PZT층의 최상부에 생기는 납 결손과 산소 결손을 포함하는 다른 상에 의해 큰 누설 전류가 발생하기 쉽다. 따라서, PZT층은 큰 압전 상수를 얻는 것이 곤란하였다. 따라서, 이론상으로는 PZT 복합 산화물을 1 ㎛ 정도로 박막화하는 것이 큰 압전 상수를 인출하기 위해서는 유리함에도 불구하고, 실제로는 PZT는 큰 누설 전류를 고려하여 10 ㎛ 이상의 두꺼운 막(벌크)으로서 사용하고 있었다.
한편, PZTN은 납의 높은 증기압에 의해 결함을 형성해도 니오븀의 높은 공유 결합성과 다가 원소인 것을 이용하여 산소 결손을 방지할 수 있는 복합 산화물이다. 그 결과, PZTN은 PZT의 약 1/10,000의 누설 전류를 나타내는 것이 이미 본원 발명자에 의해 확인되었다. 그러나, PZT에 비하여 결정화 온도가 약간 높아지는 경향이 있다.
본 발명은 PZT와 PZTN의 양자 모두의 장점을 모두 충족하고, 단점을 서로 보완한 것이다. 예를 들면, 처음에 두꺼운 막(예를 들면, 1 ㎛)의 PZT 결정층을 형성한다. 이 때, PZT는 결정화 온도가 낮기 때문에, 양호한 결정막을 얻는 것이 비교적 용이하다. 이어서, 최상층에 PZTN의 얇은 층(예를 들면, 100 nm)을 형성한다. PZTN층이 결정화될 때, PZT의 결정 배향성을 유효하게 활용하고, 이른바 에피택셜 성장에 의해 PZTN층을 저온에서 결정화할 수 있다. 또한, PZTN층이 결정화할 때, PZT층의 최상부의 다른 상을 흡수해 버린다. 또한, 이미 상술한 바와 같이, PZTN층은 다른 상을 발생하기 어려운 세라믹이기 때문에, 적층체의 최상층에 다른 상이 발생하기 어렵다. 이러한 이유에 의해, 본 발명의 복합 산화물 적층체는 높은 절연성을 갖고, 후술하는 실시예로부터도 알 수 있는 바와 같이 우수한 강유전 특성과 압전 특성을 갖는다.
3. 실시예
이하, 본 발명의 실시예에 대하여 설명하지만, 본 발명은 이것들로 한정되지 않는다.
3.1. 실시예 1
실시예 1에 따른 복합 산화물 적층체는 이하와 같이 하여 얻었다. 실시예 1에서는, 제1 복합 산화물층으로서 PZT층을 사용하고, 제2 복합 산화물층으로서 PZTN층을 사용하였다. 또한, 부재의 참조 번호는 도 1에 나타낸 바와 동일하다.
(1) 제1 복합 산화물층의 형성
우선, 실리콘 기판(기재) (21) 상에 90 nm의 Pt층(제1 전극층) (22), 및 60 nm의 LaNiO3층(제2 전극층) (23)이 차례로 형성된 기판 (20)을 준비하였다. Pt층 및 LaNiO3층은 각각 스퍼터링법으로 형성된 것이다.
이어서, 기판 (20) 상에 PZT를 포함하는 제1 복합 산화물층(이하,「PZT층」이라고도 함) (24)를 공지된 졸 겔법으로 형성하였다. 이 공정에서 사용한 전구체 조성물은, 이하의 방법으로 얻었다.
본 실시예에서 PZT층을 위한 전구체 조성물은 Pb, Zr 및 Ti 중 하나 이상을 포함하는 제1 및 제2의 원료 용액을 사용하였다. 제1의 원료 용액으로서는 Pb 및 Zr에 의한 PbZrO3 페로브스카이트 결정을 형성하기 위한 축중합체를 n-부탄올 용매에 무수 상태로 용해한 용액을 사용하였다. 제2의 원료 용액으로서는 Pb 및 Ti에 의한 PbTiO3 페로브스카이트 결정을 형성하기 위한 축중합체를 n-부탄올 용매에 무수 상태로 용해한 용액을 사용하였다.
상기 제1 및 제2의 원료 용액을 사용하여 PbZr0 .52Ti0 .48O3(PZT)를 포함하는 복합 산화물층을 형성하는 경우, (제1의 원료 용액):(제2의 원료 용액)=52:48의 비로 혼합하였다.
이와 같이 하여 얻어진 졸 겔 원료를 기판 (20) 상에 스핀 도포에 의해 도포하고, 도막을 150 내지 180 ℃로 건조시킨 후, 300 내지 350 ℃에서 탈지 열처리를 행하였다. 그 후, RTA법에 의해 650 ℃에서 도막을 소성하여 100 nm의 PZT층을 얻 었다.
이상의 도막의 형성, 건조, 탈지 열처리, 소성 공정을 10회 반복하여 행하여, 막 두께 약 1 ㎛의 PZT층 (24)를 형성하였다.
(2) 제2 복합 산화물층의 형성
이어서, 전구체 조성물을 조정하고, 이것을 이용하여 PZTN을 포함하는 제2 복합 산화물층(이하, 「PZTN층」이라고도 함) (26)을 형성하였다. 이 공정에서 사용한 전구체 조성물은, 이하의 방법으로 얻었다.
PZTN막을 위한 전구체 조성물은 Pb, Zr, Ti 및 Nb 중 하나 이상을 포함하는 제1 내지 제3의 원료 용액과, 폴리카르복실산 에스테르로서의 숙신산 디메틸과, 유기 용매로서의 n-부탄올을 혼합하여 얻었다. 혼합액은 졸 겔 원료와 숙신산 디메틸을 1:1의 비율로 n-부탄올에 용해한 것이다.
제1의 원료 용액으로서는 Pb 및 Zr에 의한 PbZrO3 페로브스카이트 결정을 형성하기 위한 축중합체를 n-부탄올 용매에 무수 상태로 용해한 용액을 사용하였다.
제2의 원료 용액으로서는 Pb 및 Ti에 의한 PbTiO3 페로브스카이트 결정을 형성하기 위한 축중합체를 n-부탄올 용매에 무수 상태로 용해한 용액을 사용하였다.
제3의 원료 용액으로서는 Pb 및 Nb에 의한 PbNbO3 페로브스카이트 결정을 형성하기 위한 축중합체를 n-부탄올 용매에 무수 상태로 용해한 용액을 사용하였다.
상기 제1, 제2 및 제3의 원료 용액을 사용하여 PbZr0 .33Ti0 .47Nb0 .2O3(PZTN)을 포함하는 복합 산화물층을 형성하는 경우, (제1의 원료 용액):(제2의 원료 용액):( 제3의 원료 용액)=33:47:20의 비로 혼합한다. 또한, 복합 산화물층의 결정화 온도를 저하시킬 목적으로, 제4의 원료 용액으로서 PbSiO3 결정을 형성하기 위한 축중합체를 n-부탄올 용매에 무수 상태로 용해한 용액을 2 몰％의 비율로 상기 혼합 용액 중에 첨가하여 전구체 조성물을 얻었다.
이와 같이 하여 얻어진 전구체 조성물을 제1 복합 산화물층 (24) 상에 스핀 도포에 의해 도포하고, 도막을 150 내지 180 ℃로 건조시킨 후, 300 내지 350 ℃에서 탈지 열처리를 행하였다. 그 후, RTA법에 의해 700 ℃에서 도막을 소성하여, 약 100 nm의 PZTN층을 얻었다.
(3) 상부 전극, 보호층의 형성
이어서, 제2 복합 산화물층(PZTN층) (24) 상에, 스퍼터링법으로 60 nm의 LaNiO3층(제3 전극층) (28)과, 50 nm의 Pt층(제4 전극층) (30)을 차례로 형성하였다. 또한, 공지된 리소그래피 및 건식 에칭에 의해, 제4 전극층 (30), 제3 전극층 (28), 제2 복합 산화물층 (26) 및 제1 복합 산화물층 (24)를 패터닝하여 캐패시터를 형성하였다. 이어서, 트리메틸실란을 이용한 CVD법에 의해 보호층(산화 실리콘층) (32)를 형성하였다.
이와 같이 하여 얻어진 실시예 1의 캐패시터에 대하여 히스테리시스를 구하였다. 그 결과를 도 7a에 나타내었다. 또한, 실시예 1의 캐패시터에 대하여 구한, 전압과 분극량(2 Pr)과의 관계를 도 8에서 부호 a로 나타내었다.
도 7a로부터, 실시예 1의 캐패시터는 강유전 특성이 우수하고, 양호한 히스 테리시스를 갖는 것이 확인되었다. 도 8로부터, 실시예 1의 캐패시터에 따르면, 넓은 전압 범위에서 안정된 큰 분극량을 얻을 수 있다는 것을 알았다.
3.2. 비교예 1
제2 복합 산화물층 (26)을 형성하지 않은 것 이외에는, 실시예 1과 동일하게 하여 비교용 캐패시터를 얻었다. 이 비교용 캐패시터에 대하여, 히스테리시스를 구했더니 도 7b의 결과가 얻어졌다. 도 7b로부터, 비교용 캐패시터에서는 일정 전압에서 히스테리시스 특성이 얻어지지 않는다는 것이 확인되었다.
또한, 비교예 1의 비교용 캐패시터에 대하여 구한, 전압과 분극량(2 Pr)과의 관계를 도 8에서 부호 b로 나타내었다. 도 8로부터, 비교예 1의 캐패시터에 따르면, 실시예 1의 캐패시터에 비하여 분극량이 작고, 나아가 약 50 V보다 큰 전압에서 캐패시터가 파괴되어, 강유전 특성을 얻을 수 없다는 것을 알았다.
이상과 같이, 본 실시예에 따르면, PZT층 상에 PZTN층을 가짐으로써, 해당 PZTN층을 갖지 않는 비교예 1에 비하여 매우 높은 절연성을 갖고, 우수한 강유전 특성을 갖는다는 것이 확인되었다. 또한, 실시예 1의 잔류 분극치는 비교예 1에 비하여 약 2배였다. 잔류 분극치는 압전 상수를 반영하고 있기 때문에, 본 실시예에서는 비교예에 비하여 2배 가까운 큰 압전 상수가 얻어진다는 것을 나타내었다.
4. 장치
본 발명의 장치는, 본 발명의 복합 산화물 적층체를 갖는 부품, 및 이 부품을 갖는 전자 기기를 포함한다. 이하, 본 발명의 장치의 예를 기재한다.
4.1. 반도체 소자
이어서, 본 발명의 복합 산화물 적층체를 포함하는 반도체 소자에 대하여 설명한다. 본 실시 형태에서는 반도체 소자의 일례인 강유전체 캐패시터를 포함하는 강유전체 메모리 장치를 예로 들어 설명한다.
도 9a 및 도 9b는 본 발명의 복합 산화물 적층체를 갖는 강유전체 메모리 장치 (1000)을 모식적으로 나타낸 도면이다. 또한, 도 9a는 강유전체 메모리 장치 (1000)의 평면적 형상을 나타낸 것이고, 도 9b는 도 9a에서의 I-I 단면을 나타낸 것이다.
강유전체 메모리 장치 (1000)은, 도 9a에 나타낸 바와 같이 메모리 셀 어레이 (200)과 주변 회로부 (300)을 갖는다. 또한, 메모리 셀 어레이 (200)은 행 선택을 위한 하부 전극 (210)(워드선)과, 열 선택을 위한 상부 전극 (220)(비트선)이 교차하도록 배열되어 있다. 또한, 하부 전극 (210) 및 상부 전극 (220)은, 복수의 라인형 신호 전극을 포함하는 스트라이프 형상을 갖는다. 또한, 신호 전극은 하부 전극 (210)이 비트선, 상부 전극 (220)이 워드선이 되도록 형성할 수 있다. 또한, 주변 회로부 (300)은, 상기 메모리 셀 어레이 (200)에 대하여 선택적으로 정보의 기록 또는 판독을 행하기 위한 각종 회로를 포함하고, 예를 들면 하부 전극 (210)을 선택적으로 제어하기 위한 제1 구동 회로 (310)과, 상부 전극 (220)을 선택적으로 제어하기 위한 제2 구동 회로 (320)과, 그 밖에 감지 증폭기 등의 신호 검출 회로(도시 생략)를 포함하여 구성된다.
도 9b에 나타낸 바와 같이, 하부 전극 (210)과 상부 전극 (220)의 사이에는 강유전체막 (215)가 배치되어 있다. 메모리 셀 어레이 (200)에서는, 상기 하부 전 극 (210)과 상부 전극 (220)의 교차 영역에서, 강유전체 캐패시터 (230)으로서 기능하는 메모리 셀이 구성되어 있다. 강유전체 캐패시터 (230)은, 본 발명의 복합 산화물 적층체 (100)에 의해 구성된다. 즉, 강유전체막 (215)는 본 발명의 제1, 제2 복합 산화물층 (24, 26)을 사용하여 형성된 것이다. 또한, 강유전체막 (215)는 적어도 하부 전극 (210)(예를 들면, 도 1에 나타낸 본 실시 형태의 제1, 제2 전극층 (22, 23))과 상부 전극 (220)(예를 들면, 도 1에 나타낸 본 실시 형태의 제3, 제4 전극층 (28, 30))이 교차하는 영역 사이에 배치되어 있을 수 있다.
또한, 주변 회로부 (300)은, 도 9b에 나타낸 바와 같이 반도체 기판 (400) 상에 형성된 MOS 트랜지스터 (330)을 포함한다. MOS 트랜지스터 (330)은 게이트 절연막 (332), 게이트 전극 (334) 및 소스/드레인 영역 (336)을 갖는다. 각 MOS 트랜지스터 (330)의 사이는 소자 분리 영역 (410)에 의해 분리되어 있다. 이 MOS 트랜지스터 (330)이 형성된 반도체 기판 (400) 상에는 제1 층간 절연막 (420)이 형성되어 있다. 또한, 주변 회로부 (300)과 메모리 셀 어레이 (200)은 배선층 (51)에 의해 전기적으로 접속되어 있다. 또한, 강유전체 메모리 장치 (1000)은, 제2 층간 절연막 (430) 및 절연성 보호층 (440)이 형성되어 있다.
도 10에는 반도체 장치의 다른 예로서 1T1C형 강유전체 메모리 장치 (500)의 구조도를 나타내었다. 도 11은 강유전체 메모리 장치 (500)의 등가 회로도이다.
강유전체 메모리 장치 (500)은, 도 10에 나타낸 바와 같이 하부 전극 (501), 플레이트선에 접속되는 상부 전극 (502), 및 상술한 실시 형태의 강유전체막 (503)(본 발명의 제1, 제2 복합 산화물층 (24, 26))을 포함하는 캐패시터 (504) (1C)와, 소스/드레인 전극 중 한쪽이 데이터선 (505)에 접속되고, 워드선에 접속되는 게이트 전극 (506)을 갖는 스위치용 트랜지스터 소자 (507)(1T)을 포함하는 DRAM과 매우 비슷한 구조의 메모리 소자이다. 1T1C형의 메모리는 기록 및 판독을 100 ns 이하의 고속으로 행할 수 있고, 또한 기록한 데이터는 불휘발성이기 때문에 SRAM의 치환 등에 유망하다.
본 실시 형태의 반도체 장치에 따르면, 상기 실시 형태의 원료 용액을 사용하여 형성되기 때문에, 저온에서 강유전체막을 결정화할 수 있고, MOS 트랜지스터 등의 반도체 소자와의 혼재를 실현할 수 있다. 본 실시 형태의 반도체 장치는 상술한 것으로 한정되지 않고, 2T2C형 강유전체 메모리 장치 등에도 적용할 수 있다.
4.2. 압전 소자
이어서, 본 발명의 복합 산화물 적층체를 압전 소자에 적용한 예에 대하여 설명한다.
도 12는 본 발명의 복합 산화물 적층체를 갖는 압전 소자 (1)을 나타낸 단면도이다. 이 압전 소자 (1)은 기재 (2)와, 기재 (2) 상에 형성된 하부 전극 (3)과, 하부 전극 (3) 상에 형성된 압전체막 (4)와, 압전체막 (4) 상에 형성된 상부 전극 (5)를 포함하고 있다. 압전체막 (4)는 본 발명의 제1, 제2 복합 산화물층 (24, 26)을 사용하여 형성된 것이다.
기재 (2)는 (110) 배향의 단결정 실리콘 기판과 해당 단결정 실리콘 기판의 표면에 열산화막을 형성한 것으로 구성된다. 기재 (2)는 가공됨으로써, 후술하는 바와 같이 잉크 제트식 기록 헤드 (50)에서 잉크 캐비티 (521)을 형성하는 것이 된 다(도 13 참조).
4.3. 잉크 제트식 기록 헤드
이어서, 상술한 압전 소자가 압전 작동기로서 기능하고 있는 잉크 제트식 기록 헤드, 및 이 잉크 제트식 기록 헤드를 갖는 잉크 제트 프린터에 대하여 설명한다. 도 13은 본 실시 형태에 따른 잉크 제트식 기록 헤드의 개략적인 구성을 나타내는 측단면도이고, 도 14는 이 잉크 제트식 기록 헤드의 분해 사시도이며, 통상적으로 사용되는 상태와는 상하 반대로 나타낸 것이다. 또한, 도 15에는 본 실시 형태에 따른 잉크 제트식 기록 헤드를 갖는 잉크 제트 프린터 (700)을 나타내었다.
도 13 및 도 14에 나타낸 바와 같이, 잉크 제트식 기록 헤드 (50)은 헤드 본체(기체) (57)과, 헤드 본체 (57) 상에 형성되는 압전부 (54)를 포함한다. 압전부 (54)에는 도 12에 나타낸 압전 소자 (1)이 설치되고, 압전 소자 (1)은 하부 전극 (3), 압전체막(강유전체막) (4) 및 상부 전극 (5)가 순서대로 적층되어 구성되어 있다. 압전체막 (4)는 본 발명의 복합 산화물 적층체를 사용하여 형성된 막이다. 잉크 제트식 기록 헤드에 있어서, 압전부 (54)는 압전 작동기로서 기능한다.
헤드 본체(기체) (57)은 노즐판 (51)과, 잉크실 기판 (52)와, 탄성막 (55)로 구성되어 있다. 그리고, 이들이 케이스 (56)에 수납되어 잉크 제트식 기록 헤드 (50)이 구성되어 있다.
각 압전부는 압전 소자 구동 회로(도시 생략)에 전기적으로 접속되고, 압전 소자 구동 회로의 신호에 기초하여 작동(진동, 변형)하도록 구성되어 있다. 즉, 각 압전부 (54)는 각각 진동원(헤드 작동기)으로서 기능한다. 탄성막 (55)는 압전 부 (54)의 진동(휨)에 의해 진동하고, 캐비티 (521)의 내부 압력을 순간적으로 높이도록 기능한다.
또한, 상기에서는 잉크를 토출하는 잉크 제트식 기록 헤드를 일례로서 설명했지만, 본 실시 형태는 압전 소자를 사용한 액체 분사 헤드 및 액체 분사 장치 전반을 대상으로 한 것이다. 액체 분사 헤드로서는, 예를 들면 프린터 등의 화상 기록 장치에 사용되는 기록 헤드, 액정 디스플레이 등의 칼라 필터의 제조에 사용되는 색재 분사 헤드, 유기 EL 디스플레이, FED(면 발광 디스플레이) 등의 전극 형성에 사용되는 전극 재료 분사 헤드, 바이오 칩 제조에 사용되는 생체 유기물 분사 헤드 등을 들 수 있다.
4.4. 표면 탄성파 소자
이어서, 본 발명의 복합 산화물 적층체를 적용한 표면 탄성파 소자의 일례에 대하여, 도면을 참조하면서 설명한다.
도 16은 본 실시 형태에 따른 표면 탄성파 소자 (300)을 모식적으로 나타낸 단면도이다.
표면 탄성파 소자 (300)은 기판 (11)과, 기판 (11) 상에 형성된 압전체막 (12)와, 압전체막 (12) 상에 형성된 인터디지털형 전극(이하, 「IDT 전극」이라고함) (18, 19)를 포함한다. IDT 전극 (18, 19)는 소정의 패턴을 갖는다. 압전체막 (12)는 본 발명의 제1, 제2 복합 산화물층 (24, 26)을 사용하여 구성된다.
본 실시 형태에 따른 표면 탄성파 소자 (300)은, 본 발명에 따른 압전체막 적층체를 사용하여, 예를 들면 이하와 같이 하여 형성된다.
우선, 도 16에 나타낸 기판 (11) 상에, 도 1에 나타낸 제1, 제2 복합 산화물층 (24, 26)을 형성하여 압전체막 (12)를 형성한다. 또한, 압전체막 (12) 상에 도전막을 형성한다. 이어서, 공지된 리소그래피 기술 및 에칭 기술을 이용하여 도전막을 패터닝함으로써, 압전체막 (12) 상에 IDT 전극 (18, 19)를 형성한다.
4.5. 주파수 필터
이어서, 본 발명의 복합 산화물 적층체를 적용한 주파수 필터의 일례에 대하여, 도면을 참조하면서 설명한다. 도 17은 본 실시 형태의 주파수 필터를 모식적으로 나타낸 도면이다.
도 17에 나타낸 바와 같이, 주파수 필터는 기체 (140)을 갖는다. 이 기체 (140)으로서는, 상술한 표면 탄성파 소자 (300)과 동일한 적층체(도 16 참조)를 사용할 수 있다.
기체 (140)의 윗면에는 IDT 전극 (141, 142)가 형성되어 있다. 또한, IDT 전극 (141, 142)를 사이에 끼우도록, 기체 (140)의 윗면에는 흡음부 (143, 144)가 형성되어 있다. 흡음부 (143, 144)는 기체 (140)의 표면을 전파하는 표면 탄성파를 흡수하는 것이다. 한쪽의 IDT 전극 (141)에는 고주파 신호원 (145)가 접속되어 있고, 다른쪽 IDT 전극 (142)에는 신호선이 접속되어 있다. 여기서, 압전체막은 본 발명의 복합 산화물 적층체를 사용하여 형성할 수 있다.
4.6. 발진기
이어서, 본 발명의 복합 산화물 적층체를 적용한 발진기의 일례에 대하여, 도면을 참조하면서 설명한다. 도 18은 본 실시 형태의 발진기를 모식적으로 나타 낸 도면이다.
도 18에 나타낸 바와 같이, 발진기는 기체 (150)을 갖는다. 이 기체 (150)으로서는, 상술한 표면 탄성파 소자 (300)과 동일한 적층체(도 16 참조)를 사용할 수 있다.
기체 (150)의 윗면에는 IDT 전극 (151)이 형성되어 있고, 또한 IDT 전극 (151)을 사이에 끼우도록 IDT 전극 (152, 153)이 형성되어 있다. IDT 전극 (151)을 구성하는 한쪽의 빗살형 전극 (151a)에는 고주파 신호원 (154)가 접속되어 있고, 다른쪽 빗살형 전극 (151b)에는 신호선이 접속되어 있다. 또한, IDT 전극 (151)은 전기 신호 인가용 전극에 상당하고, IDT 전극 (152, 153)은 IDT 전극 (151)에 의해 발생되는 표면 탄성파의 특정한 주파수 성분 또는 특정한 대역의 주파수 성분을 공진시키는 공진용 전극에 상당한다. 여기서, 압전체막은 본 발명의 복합 산화물 적층체를 사용하여 형성할 수 있다.
또한, 상술한 발진기를 VCSO(Voltage Controlled SAW Oscillator: 전압 제어SAW 발진기)에 응용할 수도 있다.
상기에서 설명한 바와 같이, 본 실시 형태에 따른 주파수 필터 및 발진기는 본 발명에 따른 전기 기계 결합 계수가 큰 표면 탄성파 소자를 갖는다. 따라서, 본 실시 형태에 따르면, 주파수 필터 및 발진기의 소형화를 실현하는 것이 가능해진다.
또한, 본 발명은 상술한 실시 형태로 한정되는 것이 아니며, 여러가지 변형이 가능하다. 예를 들면, 본 발명은 실시 형태에서 설명한 구성과 실질적으로 동 일한 구성(예를 들면, 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시 형태에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시 형태에서 설명한 구성과 동일한 작용 효과를 발휘하는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시 형태에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
본 발명에 따르면, 절연성이 우수한 복합 산화물 적층체 및 그의 제조 방법을 제공할 수 있다. 또한, 본 발명에 따르면, 상기 복합 산화물 적층체를 포함하는 장치를 제공할 수 있다.

Claims (15)

  1. 기판,
    상기 기판의 위쪽에 형성되고 화학식 Pb(Zr,Ti)O3으로 표시되는 제1 복합 산화물층, 및
    상기 제1 복합 산화물층의 위쪽에 형성되고 화학식 Pb(Zr,Ti)1-xNbxO3 (0.1≤x≤0.3)로 표시되는 제2 복합 산화물층
    을 포함하는 복합 산화물 적층체.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, 제2 복합 산화물층이 0.5 몰% 이상 내지 10 몰% 이하의 Si 및 Ge 중 하나 이상을 더 포함하는 것인 복합 산화물 적층체.
  5. 제1항에 있어서, 제2 복합 산화물층이 제1 복합 산화물층보다 막 두께가 얇은 것인 복합 산화물 적층체.
  6. 삭제
  7. 삭제
  8. 기판의 위쪽에 화학식 Pb(Zr,Ti)O3으로 표시되는 제1 복합 산화물층을 형성하는 공정, 및
    상기 제1 복합 산화물층의 위쪽에 화학식 Pb(Zr,Ti)1-xNbxO3 (0.1≤x≤0.3)로 표시되는 제2 복합 산화물층을 형성하는 공정
    을 포함하고, 상기 제2 복합 산화물층의 전구체 조성물이, 적어도 상기 Zr, Ti 및 Nb를 포함하고 일부에 에스테르 결합을 갖는 전구체를 포함하는 것인 복합 산화물 적층체의 제조 방법.
  9. 제8항에 있어서, 제2 복합 산화물층이, 화학식 Pb(Zr,Ti)1-xNbxO3 (0.1≤x≤0.3)으로 표시되는 절연성 복합 산화물을 형성하기 위한 전구체를 포함하는 전구체 조성물을 도포한 후, 열처리를 행함으로써 형성되는 것인 복합 산화물 적층체의 제조 방법.
  10. 삭제
  11. 제9항에 있어서, 전구체가 Si 및 Ge 중 하나 이상을 더 포함하는 것인 복합 산화물 적층체의 제조 방법.
  12. 제1항에 기재된 복합 산화물 적층체를 포함하는 장치.
  13. 제4항에 있어서, Si가 제2 복합 산화물층의 Pb의 일부를 치환하는 것인 복합 산화물 적층체.
  14. 제1항, 제4항, 제5항 및 제13항 중 어느 한 항에 있어서, 기판이 전극층을 갖는 것인 복합 산화물 적층체.
  15. 제1항, 제4항, 제5항 및 제13항 중 어느 한 항에 있어서, 제1 복합 산화물층의 아래쪽에 제1 복합 산화물층의 결정 배향성을 제어하기 위한 완충층을 갖는 것인 복합 산화물 적층체.
KR20060084616A 2005-09-05 2006-09-04 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치 KR100830013B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005256416A JP4553137B2 (ja) 2005-09-05 2005-09-05 複合酸化物積層体の製造方法
JPJP-P-2005-00256416 2005-09-05

Publications (2)

Publication Number Publication Date
KR20070026258A KR20070026258A (ko) 2007-03-08
KR100830013B1 true KR100830013B1 (ko) 2008-05-15

Family

ID=37502685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060084616A KR100830013B1 (ko) 2005-09-05 2006-09-04 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치

Country Status (7)

Country Link
US (1) US20070054038A1 (ko)
EP (1) EP1760770B1 (ko)
JP (1) JP4553137B2 (ko)
KR (1) KR100830013B1 (ko)
CN (1) CN1929038B (ko)
DE (1) DE602006017480D1 (ko)
TW (1) TW200746388A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4433200B2 (ja) * 2005-12-20 2010-03-17 セイコーエプソン株式会社 強誘電体キャパシタおよび半導体装置
JP4164701B2 (ja) * 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP5328007B2 (ja) * 2007-03-30 2013-10-30 パナソニック株式会社 圧電体素子及びその製造方法
JP2009076571A (ja) * 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009080434A (ja) * 2007-09-27 2009-04-16 Ricoh Opt Ind Co Ltd 光学素子製造方法および光学素子
US8956731B2 (en) * 2008-02-27 2015-02-17 Dai Nippon Printing Co., Ltd. Gas barrier sheet
JP2009252786A (ja) * 2008-04-01 2009-10-29 Seiko Epson Corp 酸化物原料溶液、酸化物膜、圧電素子、酸化物膜の形成方法および圧電素子の製造方法
KR101021973B1 (ko) * 2008-09-26 2011-03-16 서울대학교산학협력단 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법
JP5509419B2 (ja) * 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法
JP5561464B2 (ja) * 2009-09-30 2014-07-30 セイコーエプソン株式会社 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP5834675B2 (ja) * 2011-09-16 2015-12-24 株式会社リコー 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
JP5919814B2 (ja) * 2011-12-27 2016-05-18 株式会社リコー 電気機械変換素子の製造方法、液滴吐出ヘッドの製造方法
JP6028419B2 (ja) * 2012-06-29 2016-11-16 株式会社リコー 電気機械変換素子及びその製造方法、並びに液滴吐出ヘッド及び液滴吐出装置
JP5583875B1 (ja) * 2012-11-14 2014-09-03 日本碍子株式会社 複合基板及びその製法
JP6036460B2 (ja) * 2013-03-26 2016-11-30 三菱マテリアル株式会社 ＰＮｂＺＴ強誘電体薄膜の形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001139313A (ja) * 1999-11-11 2001-05-22 Nec Corp 酸化物膜の製造方法と強誘電体メモリの製造方法
JP2001223404A (ja) * 2000-02-08 2001-08-17 Seiko Epson Corp 圧電体素子、インクジェット式記録ヘッド及びこれらの製造方法並びにインクジェットプリンタ
WO2004038733A1 (ja) * 2002-10-24 2004-05-06 Seiko Epson Corporation 強誘電体膜、強誘電体キャパシタ、強誘電体メモリ、圧電素子、半導体素子、強誘電体膜の製造方法、及び強誘電体キャパシタの製造方法
KR20060046288A (ko) * 2004-05-31 2006-05-17 세이코 엡슨 가부시키가이샤 전구체 조성물, 전구체 조성물의 제조 방법, 강유전체막의제조 방법, 압전 소자, 반도체 장치, 압전 액츄에이터,잉크제트식 기록 헤드, 및 잉크제트 프린터

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002164247A (ja) * 2000-11-24 2002-06-07 Murata Mfg Co Ltd 誘電体セラミック組成物および積層セラミックコンデンサ
US6914282B2 (en) * 2002-10-15 2005-07-05 Macronix International Co., Ltd. Ferroelectric device and method for making
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
US7215067B2 (en) * 2003-02-07 2007-05-08 Canon Kabushiki Kaisha Ferroelectric thin film element, piezoelectric actuator and liquid discharge head
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP4720969B2 (ja) * 2003-03-28 2011-07-13 セイコーエプソン株式会社 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
JP2004319651A (ja) * 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
JP2005159308A (ja) * 2003-11-05 2005-06-16 Seiko Epson Corp 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001139313A (ja) * 1999-11-11 2001-05-22 Nec Corp 酸化物膜の製造方法と強誘電体メモリの製造方法
JP2001223404A (ja) * 2000-02-08 2001-08-17 Seiko Epson Corp 圧電体素子、インクジェット式記録ヘッド及びこれらの製造方法並びにインクジェットプリンタ
WO2004038733A1 (ja) * 2002-10-24 2004-05-06 Seiko Epson Corporation 強誘電体膜、強誘電体キャパシタ、強誘電体メモリ、圧電素子、半導体素子、強誘電体膜の製造方法、及び強誘電体キャパシタの製造方法
JP2005100660A (ja) * 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
KR20060046288A (ko) * 2004-05-31 2006-05-17 세이코 엡슨 가부시키가이샤 전구체 조성물, 전구체 조성물의 제조 방법, 강유전체막의제조 방법, 압전 소자, 반도체 장치, 압전 액츄에이터,잉크제트식 기록 헤드, 및 잉크제트 프린터

Also Published As

Publication number Publication date
US20070054038A1 (en) 2007-03-08
TW200746388A (en) 2007-12-16
EP1760770A2 (en) 2007-03-07
EP1760770A3 (en) 2008-07-16
JP2007073598A (ja) 2007-03-22
CN1929038B (zh) 2010-08-04
JP4553137B2 (ja) 2010-09-29
EP1760770B1 (en) 2010-10-13
DE602006017480D1 (de) 2010-11-25
KR20070026258A (ko) 2007-03-08
CN1929038A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
KR100830013B1 (ko) 복합 산화물 적층체, 복합 산화물 적층체의 제조 방법, 및장치
KR100698423B1 (ko) 전구체 조성물, 강유전체막의 제조 방법, 압전 소자, 반도체 장치, 압전 액츄에이터, 잉크제트식 기록 헤드, 및 잉크제트 프린터
KR100849754B1 (ko) 강유전체층의 제조 방법 및 전자 기기의 제조 방법
KR100720630B1 (ko) 전구체 조성물, 잉크젯 도포용 잉크, 강유전체 막의 제조 방법, 압전 소자, 반도체 장치, 압전 액튜에이터, 잉크젯식 기록 헤드, 및 잉크젯 프린터
WO2009157189A1 (ja) 圧電体素子とその製造方法
KR100683599B1 (ko) 강유전체막, 강유전체막의 제조 방법, 강유전체 캐패시터및 강유전체 메모리
KR100932573B1 (ko) 강유전체 캐패시터, 강유전체 캐패시터의 제조 방법, 및강유전체 메모리
US20050218437A1 (en) Raw material solution, ferroelectric film, method for manufacturing ferroelectric film, piezoelectric element, piezoelectric actuator, ink jet recording head, and ink jet printer
KR100810856B1 (ko) 절연성 타겟 재료, 절연성 타겟 재료의 제조 방법, 절연성복합 산화물막 및 디바이스
JP2010187003A (ja) 前駆体組成物および圧電素子の製造方法
JP5381614B2 (ja) 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
KR100803440B1 (ko) 복합 금속 산화물용 원료 조성물
JP4803401B2 (ja) 強誘電体膜の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee