CN1929038B - 复合氧化物层压体、复合氧化物层压体的制造方法、装置 - Google Patents

复合氧化物层压体、复合氧化物层压体的制造方法、装置 Download PDF

Info

Publication number
CN1929038B
CN1929038B CN2006101277568A CN200610127756A CN1929038B CN 1929038 B CN1929038 B CN 1929038B CN 2006101277568 A CN2006101277568 A CN 2006101277568A CN 200610127756 A CN200610127756 A CN 200610127756A CN 1929038 B CN1929038 B CN 1929038B
Authority
CN
China
Prior art keywords
oxide layer
composite oxide
present
composite oxides
lamination body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101277568A
Other languages
English (en)
Other versions
CN1929038A (zh
Inventor
木岛健
大桥幸司
滨田泰彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1929038A publication Critical patent/CN1929038A/zh
Application granted granted Critical
Publication of CN1929038B publication Critical patent/CN1929038B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/16—Preparation
    • C01B32/162—Preparation characterised by catalysts
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/158—Carbon nanotubes
    • C01B32/168—After-treatment
    • C01B32/174—Derivatisation; Solubilisation; Dispersion in solvents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/704—Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2202/00—Structure or properties of carbon nanotubes
    • C01B2202/02—Single-walled nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Acoustics & Sound (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Theoretical Computer Science (AREA)
  • Composite Materials (AREA)
  • Mathematical Physics (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Laminated Bodies (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种绝缘性优良的复合氧化物层压体及其制造方法。包括：基板(20)；形成在所述基板(20)的上方、用通式ABO3表示的第一复合氧化物层(24)；以及形成在所述第一复合氧化物层(24)的上方、用通式AB1-xCxO3表示的第二复合氧化物层(26)，其中A元素至少包括Pb，B元素包括Zr、Ti、V、W及Hf中的至少一种，C元素包括Nb及Ta中的至少一种。

Description

复合氧化物层压体、复合氧化物层压体的制造方法、装置
技术领域
本发明涉及使用Pb系钙钛矿型氧化物的复合氧化物层压体、复合氧化物层压体的制造方法、以及使用本发明的复合氧化物层压体的装置。
背景技术
PZT(Pb(Zr、Ti)O3)等Pb系钙钛矿型氧化物具有优良的铁电特性或压电特性。因此，作为例如铁电电容器的铁电膜受到关注(参照特开2001-139313号公报)、或者作为压电元件受到关注(参照特开2001-223404号公报)。
发明内容
本发明的目的在于提供一种绝缘性优良的复合氧化物层压体及其制造方法。
本发明的另一目的在于提供一种包括本发明所涉及的复合氧化物层压体的装置。
根据本发明的复合氧化物层压体，包括：基板；形成在所述基板的上方、用通式ABO3表示的第一复合氧化物层；以及形成在所述第一复合氧化物层的上方、用通式AB1-xCxO3表示的第二复合氧化物层；其中：A元素至少包括Pb；B元素至少包括Zr、Ti、V、W及Hf中的至少一种；C元素包括Nb及Ta中的至少一种。
根据本发明的复合氧化物层压体，通过在第一复合氧化物层的上方具有指定的第二复合氧化物层，从而防止第一复合氧化物层的结晶缺陷的发生，能够发挥优良的铁电特性和压电特性。
在本发明的复合氧化物层压体中，所述B元素为Zr和Ti；所述C元素为Nb。
在本发明的复合氧化物层压体中，所述第二复合氧化物层包括复合氧化物，该复合氧化物含有Nb在0.1≤x≤0.3的范围内。
在本发明的复合氧化物层压体中，所述第二复合氧化物层还包括大于等于0.5摩尔％的Si和Ge中的至少一种。
在本发明的复合氧化物层压体中，所述第二复合氧化物层的膜厚小于所述第一复合氧化物层的膜厚。
在本发明的复合氧化物层压体中，所述基板具有电极层。
在本发明的复合氧化物层压体中，在所述第一复合氧化物层的下方具有用于控制所述第一复合氧化物层的结晶取向性的缓冲层。
根据本发明的复合氧化物层压体的制造方法，包括：在基板的上方形成用通式ABO3表示的第一复合氧化物层的工序；以及在所述第一复合氧化物层的上方形成用通式AB1-xCxO3表示的第二复合氧化物层的工序；其中：A元素至少包括Pb；B元素至少包括Zr、Ti、V、W及Hf中的至少一种；C元素包括Nb及Ta中的至少一种。
根据本发明的制造方法，通过在第一复合氧化物层的上方形成指定的第二复合氧化物层，从而防止第一复合氧化物层的结晶缺陷的发生，能够制造出具有优良的铁电特性和压电特性的复合氧化物层压体。
在本发明的制造方法中，所述第二复合氧化物层能够通过在涂布含有用于形成以通式AB1-xCxO3表示的绝缘性复合氧化物的前体的前体组合物后进行热处理而形成。
在本发明的复合氧化物层压体的制造方法中，所述前体组合物包括前体，所述前体至少包括所述B元素以及所述C元素，并且部分具有酯键。
在本发明的复合氧化物层压体的制造方法中，所述前体还包括Si和Ge中的至少一种。
根据本发明的装置，包括根据本发明的复合氧化物层压体。
所谓本发明中的装置，是指包括本发明的复合氧化物层压体的装置，包括具有该复合氧化物层压体的部件、以及具有该部件的电子设备。关于装置的具体例将在后面进行详细说明。
附图说明
图1是表示根据本实施方式的复合氧化物层压体的剖视图。
图2是表示在本实施方式中向钛酸铅中添加Si时的、A位置离子的拉曼振动模式的变化的示意图。
图3是表示在本实施方式中使用的、含有铅的羧酸的图。
图4A是表示在本实施方式中使用的、聚羧酸或聚羧酸酯的图。
图4B是表示在本实施方式中使用的、聚羧酸或聚羧酸酯的图。
图4C是表示在本实施方式中使用的、聚羧酸或聚羧酸酯的图。
图4D是表示在本实施方式中使用的、聚羧酸或聚羧酸酯的图。
图5是表示根据本实施方式的前体组合物中的前体的生成反应的图。
图6是表示根据本实施方式的前体组合物中的前体的生成反应的图。
图7(A)是表示实施例1的复合氧化物层压体的磁滞的图，图7(B)是表示比较例1的复合氧化物层压体的磁滞的图。
图8是表示实施例1和比较例1的极化量的变化的图。
图9(A)、(B)是表示根据本实施方式的半导体装置的图。
图10是表示根据本实施方式的1T1C型铁电电容器的模式剖视图。
图11是表示图10所示的铁电电容器的等效回路的图。
图12是表示根据本实施方式的应用例的压电元件的模式剖视图。
图13是根据本实施方式的应用例的喷墨式记录头的概略构成图。
图14是根据本实施方式的应用例的喷墨式记录头的分解立体图。
图15是根据本实施方式的应用例的喷墨打印机的概略构成图。
图16是表示根据本实施方式的应用例的表面声波元件的剖视图。
图17是表示根据本实施方式的应用例的频率滤波器的立体图。
图18是表示根据本实施方式的应用例的振荡器的立体图。
具体实施方式
以下对本发明的实施方式进行详细说明。
1.复合氧化物层压体
图1是表示根据本实施方式的复合氧化物层压体100的剖视示意图。
根据本实施方式的复合氧化物层压体100包括：基板20、形成在基板20的上方、用通式ABO3表示的第一复合氧化物层24、形成在第一复合氧化物层24的上方、用通式AB1-xCxO3表示的第二复合氧化物层26。在此，A元素可以至少包括Pb，B元素包括Zr、Ti、V、W和Hf中的至少一种，C元素包括Nb和Ta中的至少一种。
作为基板20，可以根据本实施方式的复合氧化物层压体100的种类或用途使用各种基板。例如，在将复合氧化物层压体100使用于铁电电容器等电容器上时，作为基板20，可以使用具有电极层(下部电极)的基板。此外，在将复合氧化物层压体100使用于表面声波元件上时，作为基板20，可以使用蓝宝石基板等。
在图1所示的例中，复合氧化物层压体100构成电容器，具有电极层。即，在该例子中，基板20在基材21上依次形成第一电极层22和第二电极层23。第一电极层22由例如铂等铂族金属构成。第二电极层23由LaNiO3等钙钛矿型结构的导电性氧化物层构成。该第二电极层23发挥用于控制第一复合氧化物层24的结晶取向性的缓冲层的作用。通过具有这种作为缓冲层发挥作用的第二电极层23，从而第一复合氧化物层24可以相对第二电极层23外延生长。此时，第一复合氧化物层24以与第二电极层23相同的平面取向生长。
第一复合氧化物层24和第二复合氧化物层26的膜厚根据本实施方式采用的装置适当选择。第一复合氧化物层24主要构成装置的铁电膜或压电膜。第二复合氧化物层26具有限制第一复合氧化物层24的特性劣化的功能。因此，第二复合氧化物层26的膜厚设置为：至少覆盖第一复合氧化物层24的表面，且吸收形成在第一复合氧化物层24最表面的异相。例如，在图1所示的电容器的例子中，第二复合氧化物层26的膜厚可以为100～1000nm。
在本实施方式中，用通式ABO3表示的第一复合氧化物层24，A元素至少为Pb，B元素可以为Zr和Ti。此外，用通式AB1-xCxO3表示的第二复合氧化物层26中A元素至少可以为Pb，B元素可以为Zr和Ti，C元素可以为Nb。此时，可以在0.1≤x≤0.3的范围内含有Nb。即，在本实施方式中，第二复合氧化物层26可以是在Ti位置中掺杂Nb的Pb(Zr、Ti、Nb)O3(PZTN)。
Nb与Ti的尺寸(也就是Nb与Ti具有相似的离子半径以及相同的原子半径)基本相同，重量为其2倍，即使是由于晶格振动引起原子间碰撞，原子也很难从晶格释放。此外，原子价为稳定的+5价，例如，即使Pb释放，也可利用Nb5+补充Pb释放的价数。此外，在结晶化时，即使发生Pb释放，但因为尺寸大的O释放，所以尺寸小的Nb容易进入。
此外，Nb也存在+4价，所以可以完全取代Ti4+。另外，实际上可以认为Nb的共价键性非常强，Pb也难以释放(H.Miyazawa，E.Natori，S.Miyashita；Jpn.J.Appl.Phys.39(2000)5679)。
由PZTN构成第二复合氧化物层26，通过含有指定比例的Nb，消除了Pb的缺失引起的不良影响，所以具有优秀的组合控制性，所以PZTN与通常的PZT相比具有非常良好的磁滞特性、漏泄特性、耐还原性以及绝缘性等。
以前，向PZT中掺杂Nb主要是在富Zr的菱形晶区域进行，但是其量是0.2～0.025摩尔％(J.Am.Ceram.Soc，84(2001)902；Phys.Rev.Let，83(1999)1347)左右和极少量。像这样不能大量掺杂Nb的主要原因被认为是由于：当添加例如10摩尔％的Nb时，结晶化温度将上升到800℃以上。
因此，优选在第二复合氧化物层26的前体组合物中以0.5～10摩尔％的比例添加例如PbSiO3硅酸盐。由此可以减少PZTN的结晶化能量。即，作为复合氧化物层的材料使用PZTN时，通过在添加Nb的同时添加PbSiO3硅酸盐，可以实现PZTN的结晶化温度的降低。此外，也可以取代硅酸盐而混合使用硅酸盐和锗酸盐。本发明人确认如下：Si作为烧结剂发挥作用后，作为A位置离子构成结晶的一部分(参照图2)。即，如图2所示，当在钛酸铅中添加硅时，可看到A位置离子的拉曼振动模式E(1TO)发生变化。此外，看到拉曼振动模式变化是在Si添加量小于等于8摩尔％的情况下。因此，若稍微添加Si，则可确认Si存在于钙钛矿的A位置中。
在本发明中，也可以取代Nb，或者与Nb同时使用Ta。使用Ta时也具有与上述Nb时同样的倾向。
如上所述，在本实施方式中，用通式AB1-xCxO3表示的复合氧化物层压体优选可以含有大于等于0.5摩尔％的Si和Ge中的至少一种，更优选含有0.5至10摩尔％的Si、或者Si和Ge。
在本实施方式中，在第二复合氧化物层26上依次形成有：由与第二电极层23同样的材质(LaNiO3)制成的第三电极层28；以及由与第一电极层22同样的材质(铂)制成的第四电极层30。由第三电极层28和第四电极层30构成电容器的上部电极。
第三电极层28未必一定需要设置，但是通过设置第三电极层28，具有隔离空气中的水分而提高元件的可靠性的优点。
在本实施方式中，根据需要还可以在表面上具有保护层32。保护层32由例如氧化硅、氮化硅、氧化铝等绝缘膜构成。保护层32具有防止第一复合氧化物层24和第二复合氧化物层26被还原性气体(例如氢气)劣化的作用。
如采用根据本实施方式的复合氧化物层压体100，通过在第一复合氧化物层24(PZT层)上形成指定的第二复合氧化物层(PZTN层)26，从而如后面所述，第一复合氧化物层24可具有非常高的绝缘性，且可具有优良的铁电特性和压电特性。
即，PZT层通过热处理后，铅以及氧容易从PZT层内释放而产生空缺。尤其是产生氧缺位时，因为氧原子比其他元素易动，所以引起氧原子扩散。并且，由于氧缺位，电荷平衡被破坏，PZT的Pb、Zr、Ti变得不稳定，由此这些元素的扩散系数也变大。与此相反，在PZTN层中，结晶中的缺陷极其低，尤其是可防止氧缺位，所以可以限制PZT层的氧元素扩散。因此，可以限制由于热处理产生PZT的结晶缺陷，可维持高绝缘性。
2.复合氧化物层压体的制造方法
根据本发明实施方式的复合氧化物层压体的制造方法至少具有以下工序。
(1)在基板的上方形成用通式ABO3表示的第一复合氧化物层的工序。
(2)在第一复合氧化物层的上方形成用通式AB1-xCxO3表示的第二复合氧化物层的工序。
在此A元素至少包括Pb，B元素包括Zr、Ti、V、W及Hf中的至少一种，C元素可以包括Nb及Ta中的至少一种。
以下，参照图1对根据本实施方式的制造方法进行具体描述。
(1)第一复合氧化物层24的形成
首先，在基板20的上面形成用通式ABO3表示的第一复合氧化物层24。在图1所示的例子中，ABO3是A元素为Pb，B元素可以为Zr和Ti的Pb(Zr、Ti)O3。
第一复合氧化物层24可以通过在基板20上进行外延生长而形成。此时，第一复合氧化物层24在与基板20相同的平面取向上生长。作为这种基板20，如上所述，既可以是单晶基板，也可以如图1所示，在基材上形成具有结晶控制性的所谓的缓冲层。即在图1所示的基板20中，在基材21上依次形成有第一电极层22和第二电极层23。第一电极层22由例如铂等铂族金属构成。第二电极层23由LaNiO3等钙钛矿型结构的导电性氧化物层构成。该第二电极层23可以作为用于控制第一复合氧化物层24的结晶取向性的缓冲层发挥作用。例如，在使第一复合氧化物层24为(100)的结晶取向时，作为第二电极层23可以使用LaNiO3、SrRuO3等。在使第一复合氧化物层24为(111)的结晶取向时，作为第二电极层23可以使用Pt、Ir、Ru等铂族。此时，可以不设置第一电极层22。
第一复合氧化物层24的形成方法没有特殊限定，可以使用公知的成膜法。作为这种成膜法，可以使用溶胶凝胶法、MOD法等液相法、CVD法、溅射法、激光消融法等气相法，但是优选可使用溶胶凝胶法等液相法形成。
在使用溶胶凝胶法时，在基板20上涂布第一复合氧化物层形成用的溶胶凝胶原料，之后，在涂膜上进行干燥以及脱脂的热处理，再进行用于结晶化的热处理。该涂布以及热处理可以根据第一复合氧化物层24的膜厚而重复进行多次。用于结晶化的热处理温度根据第一复合氧化物的种类或结晶取向的不同而不同，但是在为例如PZT时，可以在650℃至700℃下进行。
(2)第二复合氧化物层26的形成
第二复合氧化物层26可以在涂布例如含有用于形成以通式AB1-xCxO3表示的绝缘性复合氧化物的前体的前体组合物后，通过进行热处理而形成。
以下对前体组合物及其制造方法进行详细描述。
(2)-1；前体组合物
在本制造方法中使用的前体组合物用于第二复合氧化物层26的形成。在此，第二复合氧化物层用通式AB1-xCxO3表示，A元素至少包括Pb，B元素至少包括Zr、Ti、V、W及Hf中的至少一种，C元素可以包括Nb及Ta中的至少一种。此外，第二复合氧化物层26用通式AB1-xCxO3表示，A元素包括Pb，B元素包括Zr和Ti，C元素可包括Nb。并且，在本实施方式中，前体至少包括B元素以及C元素，且部分具有酯键。
在前体组合物中，所述前体可以溶解或分散于有机溶剂。作为有机溶剂可以使用醇。作为醇没有特殊限定，可以列举丁醇、甲醇、乙醇、丙醇等一元醇、或多元醇。
作为醇可列举如下。
一元醇类：
作为丙醇(丙基醇)，有1-丙醇(沸点97.4℃)、2-丙醇(沸点82.7℃)；
作为丁醇(丁基醇)，有1-丁醇(沸点117℃)、2-丁醇(沸点100℃)、2-甲基-1-丙醇(沸点108℃)、2-甲基-2-丙醇(熔点25.4℃，沸点83℃)；
作为戊醇(戊基醇)，有1-戊醇(沸点137℃)、3-甲基-1-丁醇(沸点131℃)、2-甲基-1-丁醇(沸点128℃)、2，2二甲基-1-丙醇(沸点113℃)、2-戊醇(沸点119℃)、3-甲基-2-丁醇(沸点112.5℃)、3-戊醇(沸点117℃)、2-甲基-2-丁醇(沸点102℃)；
多元醇类：
乙二醇(熔点-11.5℃，沸点197.5℃)、丙三醇(熔点17℃，沸点290℃)。
如后面详细所述，前体组合物的前体具有由聚羧酸和金属醇盐酯化而形成的酯键，可进行可逆反应，所以可以分解被高分子化的前体形成为金属醇盐。因此，可以将该金属醇盐作为前体原料而再利用。
而且，在本发明中使用的前体组合物具有以下优点。在市售的PZT溶胶凝胶溶液中，作为铅原料一般使用乙酸铅，但是乙酸铅难以与其他Ti或Zr的醇盐结合，所以铅难以进入到前体的网络中。在本发明中，作为例如二元聚羧酸的琥珀酸的两个羧基中，最先作为酸发挥作用的其中一个第一羧基的酸度是PH＝4.0，比乙酸的PH＝4.56小，是比乙酸强的酸，所以乙酸铅与琥珀酸结合。即，形成为弱酸盐+强酸→强酸盐+弱酸。此外，琥珀酸剩下的第二羧基与其他的MOD分子或醇盐结合，所以，以前难以实现的Pb前体中的网络化容易实现。
(2)-2；前体组合物的制造方法
在本实施方式中使用的前体组合物的制造方法包括：将至少含有所述B元素及所述C元素的溶胶凝胶原料即含有金属醇盐的水解、缩合物的溶胶凝胶原料、聚羧酸或聚羧酸酯、以及有机溶剂混合，形成具有由来源于所述聚羧酸或所述聚羧酸酯的聚羧酸与金属醇盐发生酯化而得到的酯键的前体。
图5以及图6概括表示前体的生成反应。
前体的生成反应大致包括：图5所示的第一阶段的烷氧基的取代反应、以及图6所示的第二阶段的由酯化形成高分子网络的反应。在图5及图6中，为了便于说明，示出了作为聚羧酸酯使用琥珀酸二甲酯、作为有机溶剂使用n-丁醇的例子。琥珀酸二甲酯为非极性，但在醇中离解后形成为二羧酸。
在第一阶段的反应中，如图5所示，利用琥珀酸二甲酯和溶胶凝胶原料的金属醇盐之间的酯化，两者之间形成酯键。即，琥珀酸二甲酯在n-丁醇中离解，形成为在一个羰基(第一羰基)上附有质子的状态。发生该第一羰基和金属醇盐的烷氧基的取代反应，生成第一羧基被酯化的反应生成物和醇。在此，所谓“酯键”表示羰基和氧原子之间的键(-COO-)。第一阶段以及第二阶段的反应在其他的醇中也是同样发生。
在第二阶段的反应中，如图6所示，在第一阶段的反应后剩下的另一个羧基(第二羧基)和金属醇盐的烷氧基发生取代反应，生成第二羧基被酯化的反应生成物和醇。
这样，利用第二阶段的反应，可得到溶胶凝胶原料中所含有的金属醇盐的水解、缩合物之间形成了酯键的高分子网络。因此，该高分子网络在该网络内适当地具有排列良好的酯键。此外，琥珀酸二甲酯分两个阶段离解，第一羧基的酸离解常数比第二羧基的大，所以第一阶段的反应与第二阶段的反应相比，反应速度快。因此，第二阶段的反应比第一阶段的反应进行得缓慢。
在本实施方式中，为了促进上述酯化反应，可采用如下方法。
(a)增大反应物的浓度或者反应性。具体而言，通过升高反应系统的温度，从而增大聚羧酸或聚羧酸酯的离解度，由此提高反应性。反应系统的温度依赖于有机溶剂的沸点等，但优选高于室温且低于有机溶剂沸点的温度。反应系统的温度可以是例如小于等于100℃，优选是50～100℃。
(b)将反应副产物除去。具体而言，通过除去与酯化一同生成的水、醇，从而继续进行酯化反应。
(c)在物理上加速反应物的分子运动。具体而言，通过照射例如紫外线等能量射线来提高反应物的反应性。
如上所述，前体组合物的制备方法所使用的有机溶剂可以是醇。作为溶剂使用醇时，可以使溶胶凝胶原料和聚羧酸或聚羧酸酯两者很好地溶解。
在前体组合物的制造方法中，所述聚羧酸或聚羧酸酯可以是大于等于二元。作为在本发明中使用的聚羧酸可以列举如下。作为三元羧酸可列举反乌头酸、均苯三甲酸，作为四元羧酸可列举均苯四甲酸、1，2，3，4-环戊四羧酸等。此外，作为在醇中离解、发挥聚羧酸作用的聚羧酸酯可列举：二元的琥珀酸二甲酯、琥珀酸二乙酯、草酸二丁酯、丙二酸二甲酯、己二酸二甲酯、马来酸二甲酯、富马酸二乙酯，三元的柠檬酸三丁酯、1，1，2-乙烷三羧酸三乙酯；以及四元的1，1，2，2-乙烷四羧酸四乙酯、1，2，4-苯三羧酸三甲酯等。这些聚羧酸酯在醇存在的条件下离解，显示出作为聚羧酸的作用。图4A～图4D示出以上聚羧酸或者其酯的例子。另外，在本实施方式中，具有如下特征：使用聚羧酸，通过酯化将网络连接起来。例如，若是采用例如乙酸或乙酸甲酯这种单羧酸及其酯，则酯网络不生长，所以不包含在本发明范围内。
在前体组合物的制备方法中，作为二元的羧酸酯，优选可以是选择琥珀酸酯、马来酸酯以及丙二酸酯中的至少一种。作为这些酯的具体例，可列举琥珀酸二甲酯、马来酸二甲酯、丙二酸二甲酯。
所述聚羧酸酯的分子量可以是小于等于150。当聚羧酸酯的分子量过大时，在热处理时酯挥发之际容易对膜造成损坏，有时不能得到致密的膜。
所述聚羧酸酯在室温下可以是液体。当聚羧酸酯在室温下是固体时，则液体有时会凝胶化。
聚羧酸或聚羧酸酯的使用量依赖于溶胶凝胶原料以及复合氧化物层压体组成比例，但是聚羧酸结合的、例如PZT溶胶凝胶原料、PbNb溶胶凝胶原料、PbSi溶胶凝胶原料的总摩尔离子浓度和聚羧酸的摩尔离子浓度优选可以为1≥(聚羧酸的摩尔离子浓度)/(原料溶液的总摩尔离子浓度)，更优选为1。聚羧酸的添加量可以为例如0.35mol。
聚羧酸或聚羧酸酯的添加量优选为与需要结合的原料溶液的总摩尔数相等或比其更多。两者的摩尔离子浓度之比为1∶1，原料全部结合，但是，因为酯在酸性溶液中稳定存在，所以为了使酯稳定存在，优选加入比原料溶液的总摩尔数更多的聚羧酸。另外，在此所说的聚羧酸或聚羧酸酯的摩尔数取决于元数。即，当是二元的聚羧酸或聚羧酸酯时，1分子的聚羧酸或聚羧酸酯可以结合两分子的原料分子，所以当是二元的聚羧酸或聚羧酸酯时，相对1摩尔原料溶液，以0.5摩尔聚羧酸或聚羧酸酯形成为1∶1的比例。并且，聚羧酸或聚羧酸酯也是使最初不是酸的、聚羧酸的酯在醇中离解，形成为聚羧酸。此时，添加的醇的摩尔数优选为：(醇的摩尔数/聚羧酸酯的摩尔数)≤1。全部的聚羧酸酯充分离解是因为醇的摩尔数多时可稳定离解。在此，所说的醇的摩尔数也是表示除以醇的元数而得的所谓的摩尔离子浓度。
在前体组合物的制备方法中，还可以含有金属羧酸制成的原料。作为这种金属羧酸盐，典型的可列举：作为上述铅的羧酸盐的乙酸铅，以及辛酸铅等。
此外，在前体组合物的制备方法中，可以与所述溶胶凝胶原料同时使用有机金属化合物(MOD原料)。作为这种有机金属化合物，例如可以使用辛酸铌。如图3所示，辛酸铌是共键两个原子Nb、其他部分存在辛基的结构。此时、Nb-Nb结合两个原子，但是因为不存在其他网络，所以将其作为MOD原料处理。
羧酸和MOD原料的网络形成主要是以醇交换反应进行。例如为辛酸铌时，在羧酸和辛基之间发生反应(醇交换反应)，进行R-COO-Nb的酯化。这样，在本实施方式中，通过使MOD原料酯化，从而利用MOD原料和醇盐的缩合使MOD原料的分子结合在前体的网络中。
另外，在本实施方式的前体组合物的制备方法中，作为含有金属醇盐的水解、缩合物的溶胶凝胶原料，还可以使用含有Si、或者Si和Ge的溶胶凝胶原料。作为这种溶胶凝胶溶液，可以单独使用PbSiO3用溶胶凝胶溶液，或者使用PbSiO3用溶胶凝胶溶液和PbGeO3用溶胶凝胶溶液两者。通过使用这种含有Si、Ge的溶胶凝胶原料，可降低结晶化温度。
在本实施方式的前体组合物的制备方法中，为了得到PZTN，作为所述溶胶凝胶溶液，可以使用至少混合有PbZrO3用溶胶凝胶溶液、PbTiO3用溶胶凝胶溶液、以及PbNbO3用溶胶凝胶溶液的溶液。此时也可以还混合上述的含有Si、或者Si和Ge的溶胶凝胶原料。
此外，在取代Nb而导入Ta时，作为溶胶凝胶原料可以使用PbTaO3用溶胶凝胶溶液。
在本实施方式中得到的前体组合物的前体在多个分子网络之间适当地具有酯键，所以可以进行可逆反应。因此，在前体中，通过进行图5所示的左方向的反应，可分解高分子化的前体(高分子网络)，形成金属醇盐的缩合物。
根据在本实施方式中使用的前体组合物的制造方法以及前体组合物，具有以下特征。
根据前体组合物的制造方法，在有机溶剂中，利用聚羧酸，在溶胶凝胶原料的金属醇盐的水解、缩合物(多个分子网络)之间通过酯键得到缩聚后的高分子网络。因此，在该高分子网络中，在来源于上述水解、缩合物的多个分子网络之间适当地具有酯键。并且，酯化反应可以通过温度控制而简单地进行。
此外，前体组合物因为在多个分子网络之间适当地具有酯键，所以可以进行可逆反应。因此，在复合氧化物层压体膜成膜后残留的组合物中，可分解被高分子化的前体(高分子网络)形成金属醇盐(或者由其缩合物构成的分子网络)。这种金属醇盐(或者由其缩合物构成的分子网络)可以作为前体原料进行再利用，所以可以再利用铅等有害物质，从环境方面来说也很有价值。
(3)上部电极的形成
根据本实施方式的复合氧化物层压体作为电容器使用时，在第二复合氧化物层26上形成上部电极。在图1所示的例子中，在第二复合氧化物层26上形成第三电极层28，在该第三电极层28上形成第四电极层30。第三电极层28可以包括具有与第二复合氧化物层26相同的钙钛矿型结构的导电性复合氧化物层。作为第三电极层28可以使用与例如第二电极层23同样的LaNiO3。作为第四电极层30，与例如第一电极层22同样，可以使用Pt等铂族金属。第三电极层28可以利用激光消融法、溅射法、CVD法等形成。第四电极层30可以利用溅射法等形成。
此外，将第一、第二复合氧化物层24、26作为表面声波元件使用时，如后面所述，可在第二复合氧化物层26上形成具有规定图案的叉指式电极(IDT电极)。
(4)电容器的形成
将根据本实施方式的复合氧化物层压体作为电容器使用时，利用公知的光刻法和蚀刻法在第一、第二复合氧化物层24、26以及第三、第四电极层28、30上制作图案。
还可根据需要，用公知的方法(CVD法等)在基板20、复合氧化物层24、26以及电极层28、30的露出面上形成包括氧化物(氧化硅)、氮化物(氮化硅)、氧化铝等的保护层30。
根据本实施方式的制造方法，通过在第一复合氧化物层24上形成第二复合氧化物层26，可具有以下作用效果。即，通过在第一复合氧化物层(例如PZT层)24上形成第二复合氧化物层(例如PZTN层)26，从而可以控制PZT层产生结晶缺陷，并且可以防止PZT层的原子扩散。其结果为，本实施方式的复合氧化物层压体不会使PZT层的绝缘性劣化，可发挥优良的铁电特性、压电特性。
以下，关于PZTN层24和PZTN层26组合的例子，具体叙述上述作用效果。
复合氧化物层的结晶缺陷容易集中存在于层的最上部。尤其是PZT，结晶化温度低至500℃左右，适合于装置应用，但是由于铅(Pb)的高蒸气压，在层的最上部容易产生铅缺位。在产生铅缺位的缺陷时，利用电荷中性原理，同时产生氧缺位(肖特基缺陷)。其结果可知PZT显示高漏泄电流。为此，在进行压电驱动时，PZT层作为外加电场大的漏泄电流容易逃离，所以不能增大实压电常数。此外，当忽略漏泄电流继续施加高电场时，由于漏泄电流，PZT层发热，具有最后被破坏的问题。这样，在形成PZT层时，利用低结晶化温度得到良好的PZT结晶膜比较容易，但是在PZT层的最上部产生的铅缺位和由于具有氧缺位的异相而容易产生大的漏泄电流。因此，PZT层难以得到大的压电常数。因此，理论上，将PZT复合氧化物减薄至1μm左右以引起大的压电常数，尽管有利，但实际上，考虑到PZT的大漏泄电流，而作为大于等于10μm的厚膜(容积，bulk)使用。
另一方面，PZTN是即使由于铅的高蒸气压形成缺陷，也可利用铌的高共价键性和多价元素而防止氧缺位的复合氧化物。结果是，PZTN显示PZT的约1/10,000的漏泄电流，本发明人已经确认。但是与PZT比较，具有结晶化温度高一些的倾向。
本发明结合PZT和PZTN两者的优点且相互补充缺点。例如，最初形成膜厚(例如1μm)的PZT结晶层。此时，因为PZT结晶化温度低，所以容易得到良好的结晶膜。接着，在最上层形成PZTN的薄层(例如100nm)。在PZTN层结晶化时，有效活用PZT的结晶取向性，通过所谓的外延生长，能够以低温使PZTN层结晶化。再者，PZTN层结晶化时，吸收PZT层的最上部的异相。并且，如上所述，PZTN层是难以产生异相的陶瓷，所以在层压体的最上层难以产生异相。由于这种理由，本发明的复合氧化物层压体具有高绝缘性，从后述实施例也可得知具有优良的铁电特性和压电特性。
3.实施例
以下，对本发明的实施例进行描述，但是不限定于这些。
3.1.实施例1
根据实施例1的复合氧化物层压体可通过以下工序得到。在实施例1中作为第一复合氧化物层使用PZT层，作为第二复合氧化物层使用PZTN层。另外，部件的参照标号与图1所示的相同。
(1)第一复合氧化物层的形成
首先，在硅基板(基材)21上准备依次形成有90nm的Pt层(第一电极层)22、以及60nm的LaNiO3层(第二电极层)23的基板20。Pt层以及LaNiO3层分别用溅射法形成。
接着，在基板20上用公知的溶胶凝胶法形成包括PZT的第一复合氧化物层(以下也称为“PZT层”)24。在该工序中使用的前体组合物通过以下方法得到。
在本实施例中，PZT层用的前体组合物使用包括Pb、Zr和Ti中的至少一个的第一、第二原料溶液。作为第一原料溶液使用在无水状态下将用于形成包括Pb以及Zr的PbZrO3钙钛矿结晶的缩聚物溶解于n-丁醇溶剂的溶液。作为第二原料溶液，使用在无水状态下将用于形成Pb以及Ti的PbTiO3钙钛矿结晶的缩聚物溶解于n-丁醇溶剂的溶液。
在使用上述第一、第二原料溶液形成包括PbZr0.52Ti0.48O3(PZT)的复合氧化物层时，以(第一原料溶液)∶(第二原料溶液)＝52∶48的比例混合。
将这样得到的溶胶凝胶原料自旋涂布到基板20上，在150～180℃下使涂膜干燥后，在300～350℃下进行脱脂热处理。然后，利用RTA法在650℃下烧成涂膜，得到100nm的PZT层。
反复进行10次上述的涂膜形成、干燥、脱脂热处理、烧成的工序，形成膜厚大约1μm的PZT层24。
(2)第二复合氧化物层的形成
接着，调整前体组合物，使用其并形成包括PZTN的第二复合氧化物层(以下也称为“PZTN层”)26。在该工序中使用的前体组合物用以下方法得到。
PZTN膜用的前体组合物是将含有Pb、Zr、Ti、以及Nb中的至少一个的第一至第三原料溶液、作为聚羧酸酯的琥珀酸二甲酯、作为有机溶剂的n-丁醇混合后制得。混合液是以1∶1的比例将溶胶凝胶原料和琥珀酸二甲酯溶解于n-丁醇。
作为第一原料溶液，使用在无水状态下将用于形成Pb以及Zr的PbZrO3钙钛矿结晶的缩聚物溶解于n-丁醇溶剂的溶液。
作为第二原料溶液，使用在无水状态下将用于形成Pb以及Ti的PbTiO3钙钛矿结晶的缩聚物溶解于n-丁醇溶剂的溶液。
作为第三原料溶液，使用以无水状态将用于形成Pb和Nb的PbNbO3钙钛矿晶体的缩聚物溶解于n-丁醇溶剂中所得的溶液。
使用上述第一、第二以及第三原料溶液形成例如由PbZr0.33Ti0.47Nb0.2O3(PZTN)构成的复合氧化物层时，以(第一原料溶液)∶(第二原料溶液)∶(第三原料溶液)＝33∶47∶20的比例进行混合。另外，为了降低复合氧化物层的结晶化温度，作为第四原料溶液，将用于形成PbSiO3晶体的缩聚物以无水状态溶解于n-丁醇溶剂中，所得的溶液以2摩尔％的比例添加到上述混合溶液中，得到前体组合物。
利用自旋涂布将前体组合物涂布到第一复合氧化物层24上，将涂膜在150～180℃下干燥后，以300～350℃进行脱脂热处理。然后，利用RTA法在700℃下烧成涂膜，得到约100nm的PZTN层。
(3)上部电极、保护层的形成
接着，在第二复合氧化物层(PZTN层)24上利用溅射法依次形成60nm的LaNiO3层(第三电极层)28、50nm的Pt层(第四电极层)30。再利用公知的光刻法以及蚀刻法在第四电极层30、第三电极层28、第二复合氧化物层26以及第一复合氧化物层24上制作图案，形成电容器。接着，通过使用三甲基硅烷的CVD法形成保护层(氧化硅层)32。
对这样得到的实施例1的电容器，求取其磁滞。图7(A)表示其结果。并且，图8以符号a表示对实施例1的电容器求取的、电压和极化量(2Pr)的关系。
从图7(A)可确认：实施例1的电容器的铁电特性优良，具有良好的磁滞。从图8可知：根据实施例1的电容器，可得到在宽电压范围内稳定的大极化量。
3.2.比较例1
除了不形成第二复合氧化物层26之外，与实施例1同样地得到比较用电容器。对该比较用电容器求取磁滞，得到图7(B)的结果。从图7(B)可确认：在比较用电容器中，以某电压不能得到磁滞特性。
此外，图8用符号b表示对比较例1的比较用电容器求得的、电压和极化量(2Pr)的关系。从图8可知：根据比较例1的电容器，与实施例1的电容器相比，极化量小，并且，用大于约50V的电压，电容器就会被破坏，不能得到铁电特性。
如上所述，根据本实施例，由于在PZT层上具有PZTN层，所以与不具有该PZTN层的比较例1相比，可以确认具有极高的绝缘性，且具有优良的铁电特性。此外，实施例1的剩余极化值与比较例1相比大约是其2倍。剩余极化值反映了压电常数，所以在本实施例中，可得到大约为比较例1的2倍的大压电常数。
4.装置
本发明的装置包括：具有本发明的复合氧化物层压体的部件、以及具有该部件的电子装置。以下描述本发明的装置例。
4.1.半导体元件
接着，对具有本发明的复合氧化物层压体的半导体元件进行说明。在实施方式中，以包括作为半导体元件一例的铁电电容器的铁电存储装置为例进行说明。
图9(A)以及图9(B)是表示具有本发明的复合氧化物层压体的铁电电容器装置1000的示意图。另外，图9(A)表示铁电电容器装置1000的平面形状，图9(B)表示图9(A)的I-I剖面。
如图9(A)所示，铁电存储装置1000包括存储单元阵列200和周边电路部300。并且，存储单元阵列200排列成：用于行选择的下部电极210(字线)和用于列选择的上部电极220(位线)交叉。另外，下部电极210和上部电极220具有由多条线状的信号电极构成的条形状。另外，信号电极可以形成为：下部电极210为位线，上部电极220为字线。此外，周边回路部300包括相对所述存储单元阵列200选择性地写入或读出用的各种电路，例如，包括用于选择性控制下部电极210的第一驱动电路310、用于选择性控制上部电极220的第二驱动电路320、以及其他读出放大器等信号检测电路(省略图示)。
并且，如图9(B)所示，在下部电极210和上部电极220之间配置有铁电膜215。在存储单元阵列200中，在该下部电极210和上部电极220交叉的区域上，构成作为铁电电容器230来发挥作用的存储单元。铁电电容器230由本发明的复合氧化物层压体100构成。也就是说，铁电膜215是使用根据上述实施方式的第一、第二复合氧化物层24、26形成的膜。另外，铁电膜215可以至少配置在下部电极210(例如图1所示的本实施方式的第一、第二电极层22、23)和上部电极220(例如图1所示的本实施方式的第三、第四电极层28、30)交叉的区域之间。
另外，如图9(B)所示，周边电路部300包括在半导体基板400上形成的MOS晶体管330。MOS晶体管330包括栅极绝缘膜332、栅电极334、以及源极/漏极区域336。各MOS晶体管330之间利用元件分离区域410分离。在形成有该MOS晶体管330的半导体基板400上形成有第一层间绝缘膜420。并且，周边电路部300和存储单元阵列200利用配线层51进行电连接。另外，铁电电容器装置1000形成有第二层间绝缘膜430以及绝缘性的保护层440。
图10表示作为半导体装置的其他例的1T1C型铁电存储装置500的结构图。图11是铁电存储装置500的等效电路图。
如图10所示，铁电存储装置500是结构非常类似于DRAM的存储器元件，包括：由下部电极501、连接至板线的上部电极502和上述实施方式中的铁电膜503(本发明的第一、第二复合氧化物层24、26)构成电容器504(1C)，以及开关用晶体管元件507(1T)，该开关用晶体管元件507的源极/漏极电极中的一个连接至数据线505且具有连接至字线的栅极电极506。1T1C型存储器的写入和读出能以小于等于100ns的高速进行，且写入的数据是非易失性的，所以有望取代SRAM等。
根据本实施方式的半导体装置，因为使用上述实施方式的原料溶液形成，所以能在低温下使铁电膜结晶，可实现与MOS晶体管等半导体元件的混合装配。本实施方式的半导体装置不限定于以上所述，也可适用于2T2C型铁电存储装置等。
4.2.压电元件
接着，对在压电元件上适用本发明的复合氧化物层压体的例子进行说明。
图12是具有本发明的复合氧化物层压体的压电元件1的剖视图。该压电元件1包括基板2、在基板2的上面形成的下部电极3、在下部电极3的上面形成的压电膜4、以及在压电体4的上面形成的上部电极5。压电膜4使用本发明的第一、第二复合氧化物层24、26形成。
基板2是由(110)取向的单晶硅基板和在该单晶硅基板的表面上形成热氧化膜的基板构成。基板2通过加工，如后所述，在喷墨式记录头50上形成墨腔521(参照图13)。
4.3.喷墨式记录头
接着，对上述压电元件发挥压电驱动器作用的喷墨式记录头及具有该喷墨式记录头的喷墨打印机进行说明。图13是表示根据本实施方式的喷墨式记录头的概略结构的侧剖视图，图14是该喷墨式记录头的立体分解图，且与通常的使用状态上下相反地进行图示。另外，图15示出了具有根据本实施方式的喷墨式记录头的喷墨打印机700。
如图13和图14所示，喷墨式记录头50包括头本体(基体)57、形成在头本体57上的压电部54。在压电部54上设置有图12所示的压电元件1，压电元件1是依次层压下部电极3、压电体(铁电膜)4以及上部电极5而构成的。压电膜4是使用在本发明的复合氧化物层压体而形成的膜。在喷墨式记录头中，压电部54具有压电驱动器的功能。
头本体(基体)57包括喷嘴板51、墨室基板52、弹性膜55。并且上述部件收纳在框体56中构成喷墨式记录头50。
各压电部与压电元件驱动电路(未图示)电连接，并构成为根据压电元件驱动电路的信号进行动作(振动、变形)。即，各压电部54分别具有振动源(头制动器)的功能。弹性膜55根据压电部54的振动(挠曲)而振动，起着瞬间提高腔521的内部压力的作用。
另外，在以上描述中，以喷墨的喷墨式记录头为例进行了说明，本实施方式以使用压电元件的液体喷射头以及液体喷射装置整体为对象。作为液体喷射头，例如可列举：使用于打印机等图像记录装置的记录头、使用于液晶显示器等彩色滤波器的制造的颜色材料喷射头、使用于有机EL显示器、FED(场致发光显示器)等的电极形成的电极材料喷射头、以及使用于制造生物芯片的生物有机物喷射头等。
4.4.表面声波元件
接着，参照附图对应用本发明的复合氧化物层压体的表面声波元件的一例进行说明。
图16是表示根据本实施方式的应用例的表面声波元件300的剖视图。
表面声波元件300包括：基板11；形成在基板11上的压电膜12；形成在压电膜12上的叉指形电极(以下称为“IDT电极”)18、19。IDT电极18、19具有规定图案。压电膜12使用本发明的第一、第二复合氧化物层24、26而构成。
根据本实施方式的表面声波元件300使用根据本发明的压电膜层压体按照下面所述而构成。
首先，在图16所示的基板11上形成图1所示的第一、第二复合氧化物层24、26，从而形成压电膜12。再在压电膜12上形成导电膜。接着使用公知的光刻技术和蚀刻对导电膜进行图案制作，从而在压电膜12上形成IDT电极18、19。
4.5.频率滤波器
接着，参照附图对采用本发明的复合氧化物层压体的频率滤波器的一例进行说明。图17是表示本实施方式的频率滤波器的示意图。
如图17所示，频率滤波器具有基体140。该基体140可以使用与上述表面声波元件300同样的层压体(参照图16)。
在基体140的上面形成有IDT电极141、142。此外，隔着IDT电极141、142在基体140的上面形成有吸音部143、144。吸音部143、144用于吸收在基体140的表面上传播的表面声波。在一个IDT电极141上连接有高频信号源145，在另一个IDT电极142上连接信号线。在此，压电膜可以使用本发明的复合氧化物层压体形成。
4.6.振荡器
接着，参照附图对采用本发明的复合氧化物层压体的振荡器的一例进行说明。图18是表示本实施方式的振荡器的示意图。
如图18所示，振荡器具有基体150。作为该基体150，可以使用与上述表面声波元件300同样的层压体(参照图16)。
在基体150的上面形成有IDT电极151，并且隔着IDT电极151形成有IDT电极152、153。在构成IDT电极151的一个梳齿状电极151a上连接有高频信号源154，在另一个梳齿状电极151b上连接信号线。并且，IDT电极151相当于电信号施加用电极，IDT电极152、153相当于利用IDT电极151产生的使表面声波的指定频率成分或指定频带的频率成分共振的共振用电极。在此，压电膜可以使用本发明的复合氧化物层压体形成。
此外，还可以将上述振荡器应用于VCSO(Voltage ControlledSAW Oscillator：电压控制SAW振荡器)上。
如上所述，根据本实施方式的频率滤波器以及振荡器具有根据本发明的机电耦合系数大的表面声波元件。因此，根据本实施方式，可以实现频率滤波器以及振荡器的小型化。
此外，本发明并不限定于上述实施方式，可以进行各种变形。例如，本发明包括与上述实施方式所述的构成基本相同的构成(例如功能、方法和结果相同的构成或者目的和效果相同的构成)。此外，本发明包括置换实施方式中所述的构成的非本质部分的构成。此外，本发明包括起到与实施方式所述的构成相同的作用效果的构成、或者可实现相同目的的构成。此外，本发明包括在实施方式所述的构成中附加公知技术的构成。
附图标记说明
20基板              21基材
22第一电极层        23第二电极层
24第一复合氧化物层  26第二复合氧化物层
28第三电极层        30第四电极层
1压电元件           2基板
3下部电极           4压电膜
5上部电极           50喷墨式记录头

Claims (11)

1.一种复合氧化物层压体，包括：
基板；
形成在所述基板的上方、用通式ABO3表示的第一复合氧化物层；以及
形成在所述第一复合氧化物层的上方、用通式AB1-xCxO3表示的第二复合氧化物层；
其中：A元素至少包括Pb；
B元素是Zr和Ti；
C元素是Nb。
2.根据权利要求1所述的复合氧化物层压体，其中：
所述第二复合氧化物层包括含有Nb在0.1≤x≤0.3范围内的复合氧化物。
3.根据权利要求1或2所述的复合氧化物层压体，其中：所述第二复合氧化物层还包括大于等于0.5摩尔％的Si和Ge中至少一种。
4.根据权利要求1或2所述的复合氧化物层压体，其中：
所述第二复合氧化物层的膜厚小于所述第一复合氧化物层的膜厚。
5.根据权利要求1或2所述的复合氧化物层压体，其中：
所述基板具有电极层。
6.根据权利要求1或2所述的复合氧化物层压体，其中：
在所述第一复合氧化物层的下方具有用于控制所述第一复合氧化物层的结晶取向性的缓冲层。
7.一种复合氧化物层压体的制造方法，包括：
在基板的上方形成用通式ABO3表示的第一复合氧化物层的工序；以及
在所述第一复合氧化物层的上方形成用通式AB1-xCxO3表示的第二复合氧化物层的工序；
其中：A元素至少包括Pb；
B元素是Zr和Ti；
C元素是Nb。
8.根据权利要求7所述的复合氧化物层压体的制造方法，其中：
所述第二复合氧化物层是在涂布前体组合物后，通过进行热处理而形成的，所述前体组合物含有用于形成以通式AB1-xCxO3表示的绝缘性复合氧化物的前体。
9.根据权利要求8所述的复合氧化物层压体的制造方法，其中：
所述前体组合物包括前体，所述前体至少包含所述B元素以及所述C元素，并且部分具有酯键。
10.根据权利要求8或9所述的复合氧化物层压体的制造方法，其中：
所述前体还包括Si和Ge中的至少一种。
11.一种包括权利要求1至6中任一项所述的复合氧化物层压体的压电元件。
CN2006101277568A 2005-09-05 2006-09-01 复合氧化物层压体、复合氧化物层压体的制造方法、装置 Expired - Fee Related CN1929038B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005256416A JP4553137B2 (ja) 2005-09-05 2005-09-05 複合酸化物積層体の製造方法
JP2005256416 2005-09-05
JP2005-256416 2005-09-05

Publications (2)

Publication Number Publication Date
CN1929038A CN1929038A (zh) 2007-03-14
CN1929038B true CN1929038B (zh) 2010-08-04

Family

ID=37502685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101277568A Expired - Fee Related CN1929038B (zh) 2005-09-05 2006-09-01 复合氧化物层压体、复合氧化物层压体的制造方法、装置

Country Status (7)

Country Link
US (1) US20070054038A1 (zh)
EP (1) EP1760770B1 (zh)
JP (1) JP4553137B2 (zh)
KR (1) KR100830013B1 (zh)
CN (1) CN1929038B (zh)
DE (1) DE602006017480D1 (zh)
TW (1) TW200746388A (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4433200B2 (ja) * 2005-12-20 2010-03-17 セイコーエプソン株式会社 強誘電体キャパシタおよび半導体装置
JP4164701B2 (ja) * 2006-05-31 2008-10-15 セイコーエプソン株式会社 強誘電体キャパシタ、強誘電体キャパシタの製造方法、強誘電体メモリおよび強誘電体メモリの製造方法
JP5328007B2 (ja) * 2007-03-30 2013-10-30 パナソニック株式会社 圧電体素子及びその製造方法
JP2009076571A (ja) * 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009080434A (ja) * 2007-09-27 2009-04-16 Ricoh Opt Ind Co Ltd 光学素子製造方法および光学素子
US8956731B2 (en) * 2008-02-27 2015-02-17 Dai Nippon Printing Co., Ltd. Gas barrier sheet
JP2009252786A (ja) * 2008-04-01 2009-10-29 Seiko Epson Corp 酸化物原料溶液、酸化物膜、圧電素子、酸化物膜の形成方法および圧電素子の製造方法
KR101021973B1 (ko) * 2008-09-26 2011-03-16 서울대학교산학협력단 비휘발성 기억소자 및 비휘발성 기억소자의 정보기록방법과정보판독방법
JP5509419B2 (ja) * 2009-07-24 2014-06-04 株式会社ユーテック 強誘電体膜、電子部品及び強誘電体膜の製造方法
JP5561464B2 (ja) * 2009-09-30 2014-07-30 セイコーエプソン株式会社 圧電素子、液体噴射ヘッドおよび液体噴射装置
JP5834675B2 (ja) * 2011-09-16 2015-12-24 株式会社リコー 電気−機械変換素子、液滴吐出ヘッド、液滴吐出装置及び画像形成装置
JP5919814B2 (ja) * 2011-12-27 2016-05-18 株式会社リコー 電気機械変換素子の製造方法、液滴吐出ヘッドの製造方法
JP6028419B2 (ja) * 2012-06-29 2016-11-16 株式会社リコー 電気機械変換素子及びその製造方法、並びに液滴吐出ヘッド及び液滴吐出装置
KR101497888B1 (ko) * 2012-11-14 2015-03-02 엔지케이 인슐레이터 엘티디 복합 기판 및 그 제법
JP6036460B2 (ja) * 2013-03-26 2016-11-30 三菱マテリアル株式会社 ＰＮｂＺＴ強誘電体薄膜の形成方法
CN114070235A (zh) * 2020-08-06 2022-02-18 联华电子股份有限公司 半导体模块及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1179379C (zh) * 2000-11-24 2004-12-08 株式会社村田制作所 介电陶瓷组成物及叠层陶瓷电容器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001139313A (ja) * 1999-11-11 2001-05-22 Nec Corp 酸化物膜の製造方法と強誘電体メモリの製造方法
JP4051654B2 (ja) * 2000-02-08 2008-02-27 セイコーエプソン株式会社 圧電体素子、インクジェット式記録ヘッド及びこれらの製造方法並びにインクジェットプリンタ
US6914282B2 (en) * 2002-10-15 2005-07-05 Macronix International Co., Ltd. Ferroelectric device and method for making
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
US7215067B2 (en) * 2003-02-07 2007-05-08 Canon Kabushiki Kaisha Ferroelectric thin film element, piezoelectric actuator and liquid discharge head
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP4720969B2 (ja) * 2003-03-28 2011-07-13 セイコーエプソン株式会社 強誘電体膜、圧電体膜、強誘電体メモリ及び圧電素子
JP2004319651A (ja) * 2003-04-14 2004-11-11 Seiko Epson Corp メモリの素子及びその製造方法
JP2005159308A (ja) * 2003-11-05 2005-06-16 Seiko Epson Corp 強誘電体膜、強誘電体キャパシタ、および強誘電体メモリ
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP4171908B2 (ja) * 2004-01-20 2008-10-29 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ、及び圧電素子
JP2005294308A (ja) * 2004-03-31 2005-10-20 Fujitsu Ltd 強誘電体膜を含んだ電子素子とその製造方法
JP4709544B2 (ja) * 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1179379C (zh) * 2000-11-24 2004-12-08 株式会社村田制作所 介电陶瓷组成物及叠层陶瓷电容器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2001-139313A 2001.05.22
JP特开2001-223404A 2001.08.17
JP特开2005-100660A 2005.04.14

Also Published As

Publication number Publication date
KR100830013B1 (ko) 2008-05-15
KR20070026258A (ko) 2007-03-08
EP1760770A2 (en) 2007-03-07
TW200746388A (en) 2007-12-16
US20070054038A1 (en) 2007-03-08
EP1760770B1 (en) 2010-10-13
DE602006017480D1 (de) 2010-11-25
JP4553137B2 (ja) 2010-09-29
CN1929038A (zh) 2007-03-14
JP2007073598A (ja) 2007-03-22
EP1760770A3 (en) 2008-07-16

Similar Documents

Publication Publication Date Title
CN1929038B (zh) 复合氧化物层压体、复合氧化物层压体的制造方法、装置
CN1873926B (zh) 铁电体层的制造方法及电子设备的制造方法
CN100390100C (zh) 前驱体组合物及其制造方法、喷墨涂布用墨液
KR100698423B1 (ko) 전구체 조성물, 강유전체막의 제조 방법, 압전 소자, 반도체 장치, 압전 액츄에이터, 잉크제트식 기록 헤드, 및 잉크제트 프린터
KR100683599B1 (ko) 강유전체막, 강유전체막의 제조 방법, 강유전체 캐패시터및 강유전체 메모리
CN101714579B (zh) 铁电体电容器、铁电体电容器的制造方法、铁电体存储器
KR100781844B1 (ko) 강유전체막 및 그의 제조 방법
US20050218437A1 (en) Raw material solution, ferroelectric film, method for manufacturing ferroelectric film, piezoelectric element, piezoelectric actuator, ink jet recording head, and ink jet printer
JP2010187003A (ja) 前駆体組成物および圧電素子の製造方法
JP5381614B2 (ja) 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
JP4803401B2 (ja) 強誘電体膜の製造方法
CN100442455C (zh) 前驱体组合物及制造方法、强电介质膜的制造方法及应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100804

Termination date: 20170901

CF01 Termination of patent right due to non-payment of annual fee