CN1873926B - 铁电体层的制造方法及电子设备的制造方法 - Google Patents

铁电体层的制造方法及电子设备的制造方法 Download PDF

Info

Publication number
CN1873926B
CN1873926B CN2006100810305A CN200610081030A CN1873926B CN 1873926 B CN1873926 B CN 1873926B CN 2006100810305 A CN2006100810305 A CN 2006100810305A CN 200610081030 A CN200610081030 A CN 200610081030A CN 1873926 B CN1873926 B CN 1873926B
Authority
CN
China
Prior art keywords
layer
ferroelectric
ferroelectric layer
manufacture method
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100810305A
Other languages
English (en)
Other versions
CN1873926A (zh
Inventor
木岛健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1873926A publication Critical patent/CN1873926A/zh
Application granted granted Critical
Publication of CN1873926B publication Critical patent/CN1873926B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种铁电体层的制造方法，在例如层叠型铁电电容器的铁电体层的制造方法中，可得到具有良好定向性的铁电体层。铁电体层的制造方法包括：利用气相法在基体的上方形成第一铁电体层(22)的工序；以及利用液相法在第一铁电体层(22)的上方形成第二铁电体层(24)的工序。

Description

铁电体层的制造方法及电子设备的制造方法
技术领域
本发明涉及一种铁电体层的制造方法及电子设备的制造方法。
背景技术
以PZT(Pb(Zr、Ti)O3)为首的铁电体使用于铁电体存储器、压电元件、红外传感器、SAW设备等各种用途，其研究开发正在迅速进展。
作为形成铁电体的代表方法，具有被称为液相法的溶胶凝胶法、MOD法等化学溶液法(CSD：Chemical Solution DepositionMethod)。
在溶胶凝胶法中，是使用通过使金属醇盐等化合物水解及缩聚(也将其称为“水解、缩合”)而形成高分子的前体溶液。在这种溶胶凝胶法中，具有通过控制金属醇盐溶液的组成而得到的铁电体的组成控制性良好的优点，与此相反，因为水解、缩合反应是不可逆反应，所以具有一旦交联后形成高分子的产物不能用作溶胶凝胶原料的缺点。尤其是PZT这种含铅的铁电体的情况，还需要进行铅废弃物的处理。
另外，在有机金属分解法(MOD：Metal Organic DecompositionMethod)中，是使用金属的羧酸盐等稳定的有机金属化合物的溶液。在该MOD法中所使用的原料溶液，因为将稳定的有机金属化合物作为原料，所以具有溶液组成的调整、处理容易的优点。MOD法与利用化合物的水解、缩聚来形成复合氧化物的溶胶凝胶法不同，其是在氧气氛围中将分子量大的有机基团分解而形成复合氧化物，所以与溶胶凝胶法比较，具有结晶温度高、晶粒容易变大的倾向。
但是，例如用钨插塞连接铁电电容器和MOS晶体管时，是使用具有多层结构的所谓的层叠型铁电电容器。在该层叠型铁电电容器中，当利用化学溶液法形成铁电体层时，则具有如下问题。即，在层叠型铁电电容器中，为了确保相对下层的钨插塞的屏障性、防止钨的氧化，下部电极采用复杂的多层结构。例如，下部电极是在钨插塞的上方层压氮化钛、氮化钛铝等氮化物层、以及铱层和氧化铱层等，并在该铱层上形成铂层。在这种结构的下部电极中，因为不能得到结晶定向性良好的铂层，所以在利用一般的溶胶凝胶法等时，在该铂层上形成定向性良好的铁电体层非常困难。
发明内容
本发明的目的在于提供一种在例如层叠型(Stacked)铁电电容器的铁电体层的制造方法中可得到具有良好定向性的铁电体层的铁电体层的制造方法、以及铁电体层。
本发明的另一目的在于提供一种使用本发明的铁电体层的制造方法的电子设备的制造方法。
根据本发明的铁电体层的制造方法，包括：利用气相法在基体的上方形成第一铁电体层的工序；以及利用液相法在所述第一铁电体层的上方形成第二铁电体层的工序。
根据本发明的制造方法，即使是在结晶定向性等结晶特性不好的基体上，也可以形成具有良好的结晶特性的铁电体层。
在本发明的铁电体层的制造方法中，在形成所述第一铁电体层的工序之前，包括：在所述基体的上方形成绝缘层的工序、在所述绝缘层中形成孔的工序、以及在所述孔中形成电极层的工序；并且，所述第一铁电体层是在所述电极层上形成的。
在本发明的铁电体层的制造方法中，所述第二铁电体层包括用通式AB1-xCxO3表示的铁电体，其中A元素至少包括Pb；B元素包括Zr、Ti、V、W及Hf中的至少一种；C元素可包括Nb及Ta中的至少一种。
在本发明的铁电体层的制造方法中，所述第二铁电体层可由溶胶凝胶法或MOD(Metal Organic Decomposition：有机金属分解)法形成，但优选使用下述特定的前体组合物。
在本发明的铁电体层的制造方法中，所述第二铁电体层是使用含有前体的前体组合物形成的；所述前体至少含有所述B元素及C元素，并且具有酯键。
对于该前体组合物，因为其前体具有酯键，且为可逆反应，所以可再次分解高分子化的前体。因此，可将该分解物作为前体原料加以再利用。
在本发明的铁电体层的制造方法中，优选方式为，所述铁电体可在0.1≤x≤0.3的范围内含有Nb。
在本发明的铁电体层的制造方法中，所述铁电体还可以包含大于等于0.5摩尔的Si、或者Si和Ge。添加Si或者Ge具有降低结晶化温度的效果。
在本发明的铁电体层的制造方法中，所述气相法可以是MOCVD(Metalorganic Chemical Vapor Deposition：有机金属化学气相沉积)法。
根据本发明的电子设备的制造方法，包括：在基体的上方形成第一电极层的工序；利用气相法在所述第一电极层的上方形成第一铁电体层的工序；利用液相法在所述第一铁电体层的上方形成第二铁电体层的工序；以及在所述第二铁电体层的上方形成第二电极层的工序。
在电子设备的制造方法中，所述气相法可以是MOCVD(Metalorganic Chemical Vapor Deposition：有机金属化学气相沉积)法。
附图说明
图1是具有本实施方式所涉及的铁电体层的结构体的剖视示意图。
图2是表示本实施方式中、在钛酸铅中添加Si时的A点离子的拉曼振动模式的变化的图式。
图3是表示在本实施方式中使用的、含铅的羧酸的图式。
图4A是表示在本实施方式中使用的、聚羧酸或聚羧酸酯的图式。
图4B是表示在本实施方式中使用的、聚羧酸或聚羧酸酯的图式。
图4C是表示在本实施方式中使用的、聚羧酸或聚羧酸酯的图式。
图4D是表示在本实施方式中使用的、聚羧酸或聚羧酸酯的图式。
图5是表示根据本实施方式的前体组合物中的前体的生成反应的图式。
图6是表示根据本实施方式的前体组合物中的前体的生成反应的图式。
图7是表示根据本实施方式的使用含有Si、Ge的溶胶凝胶原料时的结晶性的图式。
图8是表示具有Pt层的第一基体样本的剖面图。
图9是表示具有Pt层的第二基体样本的剖面图。
图10是表示第一基体样本及第二基体样本的Pt层的X射线解析结果的图式。
图11是表示在第一基体样本及第二基体样本的Pt层上形成的PZTN层的X射线解析结果的图式。
图12是表示根据实施例1的电容器样本的磁滞特性的图式。
图13是表示根据比较例1的电容器样本的磁滞特性的图式。
图14(A)、图14(B)是表示根据本实施方式的半导体装置的图式。
图15是根据本实施方式的1T1C型铁电体存储器的剖视示意图。
图16是表示图15所示的铁电体存储器的等价电路的图式。
图17是根据本实施方式的压电元件的剖视示意图。
图18是根据本实施方式的喷墨式记录头的结构示意图。
图19是根据本实施方式的喷墨式记录头的立体分解图。
图20是根据本实施方式的喷墨打印机的结构示意图。
具体实施方式
下面，参照附图说明本发明的优选实施方式。
1、铁电体层
图1是具有本实施方式所涉及的铁电体层的结构体的剖视示意图。该结构体在至少构成基体(未图示)的一部分(最上层)的电极层10上形成有铁电体层20。并且，铁电体层20包括：形成于电极层10上的第一铁电体层22、以及形成于该第一铁电体层22上的第二铁电体层24。
电极层10没有特殊限定，但是至少最上层可以由Pt、Ir等铂族金属构成。也可以取代铂族金属而使用SrRuO3、LaNiO3等钙钛矿型电极材料。
第一铁电体层22是利用作为气相法的MOCVD法形成的铁电体层。第二铁电体24是利用液相法形成的铁电体层。
第一铁电体层22可以起到第二铁电体层24外延生长时的晶种层(seed layer)(或者缓冲层)的功能。因此，第一铁电体层22只要具有可起到晶种层或者缓冲层功能程度的膜厚即可，例如可以具有10nm的膜厚。
第二铁电体层24是利用溶胶凝胶法、MOD法、以及后述的使用了含有特定前体的溶液等的液相法(化学溶液法)形成的铁电体层。第二铁电体层24占铁电体层20的大部分，其膜厚根据用途而设定，例如可具有1μm的膜厚。
第一铁电体层22及第二铁电体层24的铁电体没有特殊限定，只要可利用气相中的MOCVD法及液相法成膜即可。另外，构成第一铁电体层22的铁电体和构成第二铁电体层24的铁电体可以是相同组成，或者也可以是不同组成。
本实施方式的铁电体层的种类没有特殊限定，第一铁电体层22及第二铁电体层24可以包用通式AB1-xCxO3表示的铁电体。
在此：
A元素至少包括Pb；
B元素包括Zr、Ti、V、W及Hf中的至少一种；
C元素包括Nb和Ta中的至少一种。
并且，在本实施方式的铁电体层22、24中，所述B元素可以是Zr和Ti，所述C元素可以是Nb。
基体没有特殊限定，可根据应用的用途选择铁电体层，例如可列举：在硅基板上形成有绝缘层和电极层的基体；或者在蓝宝石衬底上形成有缓冲层的基体。根据需要，这些基体可含有其他层。
2、铁电体层的制造方法
(1)如图1所示，利用公知的MOCVD法在电极层10上形成第一铁电体层22。MOCVD法通常使用有机金属、金属配合物、金属醇盐等为原料进行，其原料根据铁电体的种类进行选择。
例如，在形成Pb(Zr、Ti)O3(PZT)、Pb(Zr、Ti、Nb)O3(PZTN)、(Pb、La)(Zr、Ti)O3(PLZT)、(Ba、Sr)TiO3(BST)的膜时，铁电体可以使用以下原料。
Pb：Pb(C2H5)4、Pb(DPM)2、(C2H5)3PbOCH2C(CH3)3、Pb(C2H5)3(t-OC4H9)
Zr：Zr(t-OC4H9)4、Zr(DPM)4
Ti：Ti(i-OC3H7)4、Ti(DPM)2(i-OC3H7)2、Ti(OC2H5)4
La：La(DPM)3
Ba：Ba(DPM)2
Sr：Sr(DPM)2、Sr(DPM)2-trien2、Sr(DPM)2-tetraen2
Ti：Ti(i-OC3H7)4、TiO(DPM)2、Ti(i-OC3H7)2(DPM)2
Nb：Nb(DPM)4
另外，“DPM”表示Dipivaloylmethanato(C11H19O2)。
(2)接着，如图1所示，利用液相法在第一铁电体层22上形成第二铁电体层24。作为液相法，可以采用公知的溶胶凝胶法、MOD法。另外，在本发明中最好可以采用下述使用了前体组合物的液相法。
第二铁电体层24使用含有前体的前体组合物形成，所述前体至少含有所述B元素以及C元素，并且具有酯键。
A、首先对前体组合物加以叙述。
在本实施方式中所使用的前体组合物用于铁电体的成膜。在此，铁电体可以由用通式AB1-xCxO3表示的铁电体构成，其中，A元素至少可以包括Pb；B元素可以包括Zr、Ti、V、W及Hf中的至少一种；C元素可以包括Nb及Ta中的至少一种。并且，在本实施方式中，前体至少含有B元素及C元素，并且具有酯键。
在本实施方式的前体组合物中，所述前体可以溶解或分散于有机溶剂。作为有机溶剂可以使用醇。作为醇没有特殊限定，可列举丁醇、甲醇、乙醇、丙醇等一价醇或者多价醇。作为这种醇可列举如下。
一价醇类：
作为丙醇(丙基醇)，有1-丙醇(沸点97.4℃)、2-丙醇(沸点82.7℃)，丁醇(丁基醇)为1-丁醇(沸点117℃)、2-丁醇(沸点100℃)、2-甲基-1-丙醇(沸点108℃)、2-甲基-2-丙醇(熔点25.4℃，沸点83℃)；
作为戊醇(戊基醇)，有1-戊醇(沸点137℃)、3-甲基-1-丁醇(沸点131℃)、2-甲基-1-丁醇(沸点128℃)、2，2二甲基-1-丙醇(沸点113℃)、2-戊醇(沸点119℃)、3-甲基-2-丁醇(沸点112.5℃)、3-戊醇(沸点117℃)、2-甲基-2-丁醇(沸点102℃)；
多价醇类：
乙二醇(熔点-11.5℃，沸点197.5℃)、丙三醇(熔点17℃，沸点290℃)。
由本实施方式的前体组合物得到的铁电体优选在0.05≤x≤1的范围内、更优选在0.1≤x≤0.3的范围内含有Nb。另外，所述铁电体优选可以含有大于等于0.5摩尔％、更优选大于等于0.5摩尔％且小于等于5摩尔％的Si，或者可以含有Si和Ge。另外，所述B元素可以是Zr和Ti。即，在本实施方式中，铁电体可以是在Ti位上掺杂有Nb的Pb(Zr、Ti、Nb)O3(PZTN)。
Nb与Ti尺寸(离子半径接近，原子半径相同)大致相同，重量是其2倍，即使是利用由晶格振动引起的原子间的碰撞，原子也难以从晶格中脱离。另外，原子价是稳定的+5价，即使Pb脱离，也可以利用Nb5+添补Pb脱离的价数。并且，在结晶化时，即使发生Pb脱离，但由于尺寸大的O脱离，所以尺寸小的Nb容易介入。
另外，Nb也存在+4价，也可以充分地取代Ti4+。另外，实际上Nb的共价键性非常强，可以认为Pb也难以脱离(H.Miyazawa，E.Natori，S.Miyashita；Jpn.J.Appl.Phys.39(2000)5679)。
采用本实施方式的由前体组合物得到的铁电体、尤其是PZTN时，由于以特定比例含有Nb，可消除由于Pb的缺损而引起的恶劣影响，具有优良的组成控制性。其结果从后述实施方式中明确可知，与普通的PZT相比，PZTN具有极其良好的磁滞特性、泄漏特性、耐还原性以及绝缘性等。
以前，向PZT中掺杂Nb主要是在富Zr的菱形晶区域进行，但是其量是0.2～0.025摩尔％(J.Am.Ceram.Soc，84(2001)902；Phys.Rev.Let，83(1999)1347)左右和极少量。像这样不能大量掺杂Nb的主要原因被认为是由于：当添加例如10摩尔％的Nb时，结晶化温度将上升到800℃以上。
因此，优选在铁电体的前体组合物中以例如0.5～5摩尔％的比例再添加PbSiO3硅酸盐。由此，可以减少PZTN的结晶化能量。即，作为铁电体层的材料使用PZTN时，通过在添加Nb的同时再添加PbSiO3硅酸盐，从而可以实现PZTN的结晶化温度的降低。另外，也可以取代硅酸盐而混合使用硅酸盐和锗酸盐。本申请发明人已确认：Si在作为烧结剂发挥作用后，作为A点离子(A-site ion)构成结晶的一部分(参照图2)。即，如图2所示，当在钛酸铅中添加硅时，在A点离子的拉曼振动模式E(1TO)上可看出变化。另外，在拉曼振动模式上可看出变化是在Si添加量小于等于8摩尔％的情况下。因此，当微量添加Si时，可以确认Si存在于钙钛矿的A点上。
在本发明中，也可以取代Nb而使用Ta，或者与Nb一起使用Ta。在使用Ta时也具有与上述Nb同样的倾向。
本实施方式的前体组合物如后面详细所述，其前体具有由聚羧酸和金属醇盐进行酯化而得到的酯键，能进行可逆反应，所以可分解高分子化的前体，生成金属醇盐。因此，可以将该金属醇盐作为前体原料加以再利用。
并且，本发明具有如下优点。在市面上销售的PZT溶胶凝胶溶液中，一般使用乙酸铅作为铅原料，乙酸铅难以与其他的Ti或Zr的醇盐结合，铅难以进入到前体的网络(network)中。在本发明中，在作为例如2价聚羧酸的琥珀酸的两个羧基当中，最初作为酸发挥作用的其中一个第一羧基的酸度是PH＝4.0，比乙酸的PH＝4.56小，是比乙酸强的酸，所以乙酸铅与琥珀酸结合。即，形成为弱酸盐+强酸→强酸盐+弱酸。此外，琥珀酸剩下的第二羧基与其他的MOD分子或醇盐结合，所以，以前难以实现的Pb前体中的网络化容易实现。
B、接着对前体组合物的制备方法加以叙述。
上述前体组合物可以使用于：用通式AB1-xCxO3表示、A元素至少包括Pb、B元素包括Zr、Ti、V、W及Hf中的至少一种、C元素包括Nb及Ta中的至少一种的铁电体的形成。
前体组合物的制备方法包括：将至少含有所述B元素及所述C元素的溶胶凝胶原料即含有金属醇盐的水解、缩合物的溶胶凝胶原料、聚羧酸或聚羧酸酯、以及有机溶剂混合，形成具有由来源于所述聚羧酸或所述聚羧酸酯的聚羧酸与金属醇盐发生酯化而得到的酯键的前体。
该前体组合物用于B元素为Zr及Ti、C元素为Nb或Ta的铁电体的制备方法。
图5及图6概括示出本实施方式的制备方法中前体的生成反应。
前体的生成反应大致包括：图5所示的第一阶段的烷氧基的取代反应、以及图6所示的第二阶段的由酯化形成高分子网络的反应。在图5及图6中，为了便于说明，示出了作为聚羧酸酯使用琥珀酸二甲酯、作为有机溶剂使用n-丁醇的例子。琥珀酸二甲酯为非极性，但在醇中离解后形成为二羧酸。
在第一阶段的反应中，如图5所示，利用琥珀酸二甲酯和溶胶凝胶原料的金属醇盐之间的酯化，两者之间形成酯键。即，琥珀酸二甲酯在n-丁醇中离解，形成为在一个羰基(第一羰基)上附有质子的状态。发生该第一羰基和金属醇盐的烷氧基的取代反应，生成第一羧基被酯化的反应生成物和醇。在此，所谓“酯键”表示羰基和氧原子之间的键(-COO-)。
在第二阶段的反应中，如图6所示，在第一阶段的反应后剩下的另一个羧基(第二羧基)和金属醇盐的烷氧基发生取代反应，生成第二羧基被酯化的反应生成物和醇。
这样，利用第二阶段的反应，可得到溶胶凝胶原料中所含有的金属醇盐的水解、缩合物之间形成了酯键的高分子网络。因此，该高分子网络在该网络内适当地具有排列良好的酯键。此外，琥珀酸二甲酯分两个阶段离解，第一羧基的酸离解常数比第二羧基的大，所以第一阶段的反应与第二阶段的反应相比，反应速度快。因此，第二阶段的反应比第一阶段的反应进行得缓慢。
在本实施方式中，为了促进上述酯化反应，可采用如下方法。
(a)增大反应物的浓度或者反应性。具体而言，通过升高反应系统的温度，从而增大聚羧酸或聚羧酸酯的离解度，由此提高反应性。反应系统的温度依赖于有机溶剂的沸点等，但优选高于室温且低于有机溶剂沸点的温度。反应系统的温度可以是例如小于等于100℃，优选是50～100℃。
(b)将反应副产物除去。具体而言，通过除去与酯化一同生成的水、醇，从而继续进行酯化反应。
(c)在物理上加速反应物的分子运动。具体而言，通过照射例如紫外线等能量线来提高反应物的反应性。
本实施方式中前体组合物的制备方法所使用的有机溶剂可以是醇。作为溶剂使用醇时，可以使溶胶凝胶原料和聚羧酸或聚羧酸酯两者很好地溶解。
本实施方式中前体组合物的制备方法所使用的聚羧酸或聚羧酸酯没有特殊限定，可以是大于等于2价。作为本实施方式中使用的聚羧酸，可以列举如下。作为3价羧酸可列举反乌头酸、均苯三甲酸，作为4价羧酸可列举均苯四甲酸、1，2，3，4-环戊四羧酸等。另外，作为在醇中离解、发挥聚羧酸作用的聚羧酸酯可列举：2价的琥珀酸二甲酯、琥珀酸二甲酯、草酸二丁酯、丙二酸二甲酯、己二酸二甲酯、马来酸二甲酯、富马酸二乙酯，3价的柠檬酸三丁酯、1，1，2-乙基三羧酸三乙酯；以及4价的1，1，2，2-乙基四羧酸四乙酯、1，2，4-苯基三羧酸三甲酯等。这些聚羧酸酯在醇存在的条件下离解，显示出作为聚羧酸的作用。图4A～图4D示出以上聚羧酸或者其酯的例子。另外，在本实施方式中，具有如下特征：使用聚羧酸，通过酯化将网络连接起来。因此，若是采用例如乙酸或乙酸甲酯这种单羧酸及其酯，则酯网络不生长，所以不包含在本发明范围内。
在前体组合物的制备方法中，作为2价的羧酸酯，优选可以是选择丁二酸酯、马来酸酯以及丙二酸酯中的至少一种。作为这些酯的具体例，可列举琥珀酸二甲酯、马来酸二甲酯、丙二酸二甲酯。
所述聚羧酸酯的分子量可以是小于等于150。当聚羧酸酯的分子量过于大时，在热处理时酯挥发之际容易对膜造成损坏，有时不能得到致密的膜。
所述聚羧酸酯在室温下可以是液体。当聚羧酸酯在室温下是固体时，则液体有时会凝胶化。
在前体组合物的制备方法中，将所述溶胶凝胶原料、所述聚羧酸或聚羧酸酯、所述有机溶剂混合时，还可以含有使用了金属羧酸盐的溶胶凝胶原料。作为这种金属羧酸盐，典型的可列举：作为铅的羧酸盐的乙酸铅，以及图3所示的辛酸铅、辛酸铌、辛酸铅铌等。
在前体组合物的制备方法中，将所述溶胶凝胶原料、所述聚羧酸或聚羧酸酯、所述有机溶剂混合时，还可以使用有机金属化合物(MOD原料)。这样，在本发明的前体组合物的制备方法中，不只醇盐原料之间形成酯键，还可以使MOD原料和醇盐原料形成酯键。
羧酸和MOD原料的网络形成主要是以醇交换反应进行。例如为辛酸铌时，在羧酸和辛基之间发生反应(醇交换反应)，进行R-COO-Nb的酯化。这样，在本实施方式中，通过使MOD原料酯化，从而利用MOD原料和醇盐的缩合使MOD原料的分子结合在前体的网络中。
在前体组合物的制备方法中，作为含有金属醇盐的水解、缩合物的溶胶凝胶原料，还可以使用含有Si、或者Si和Ge的溶胶凝胶原料。
在前体组合物的制备方法中，为了得到PZTN，作为所述溶胶凝胶溶液，可以使用至少混合有PbZrO3用溶胶凝胶溶液、PbTiO3用溶胶凝胶溶液、以及PbNbO3用溶胶凝胶溶液的溶液。例如，在PbNbO3溶胶凝胶溶液中，是混合辛酸铅和辛酸铌而形成，利用两者的醇交换反应，显示出图3所示的状态。另外，也可以取代PbNbO3溶胶凝胶溶液而使用PbTaO3溶胶凝胶溶液。
另外，在本实施方式的前体组合物的制备方法中，作为含有金属醇盐的水解、缩合物的溶胶凝胶原料，还可以使用含有Si、或者Si和Ge的溶胶凝胶原料。作为这种溶胶凝胶溶液，可以单独使用PbSiO3用溶胶凝胶溶液，或者使用PbSiO3用溶胶凝胶溶液和PbGeO3用溶胶凝胶溶液两者。通过使用这种含有Si、Ge的溶胶凝胶原料，可降低成膜时的温度，铁电体可从450℃左右开始结晶。即，如图7所示，即使结晶化温度为450℃时，也可以确认表示本发明的PZTN铁电体的峰值。
聚羧酸或聚羧酸酯的使用量依赖于溶胶凝胶原料和铁电体的组成比，但聚羧酸所结合的例如PZT溶胶凝胶原料、PbNb溶胶凝胶原料、PbSi溶胶凝胶原料的总摩尔离子浓度与聚羧酸的摩尔离子浓度优选为：(聚羧酸的摩尔离子浓度)/(原料溶液的总摩尔离子浓度)≥1，更优选为1∶1。例如，聚羧酸的添加量可以为0.35mol。
聚羧酸或聚羧酸酯的添加量优选为与需要结合的原料溶液的总摩尔数相等或比其更多。两者的摩尔离子浓度之比为1∶1，原料全部结合，但是，因为酯在酸性溶液中稳定存在，所以为了使酯稳定存在，优选加入比原料溶液的总摩尔数更多的聚羧酸。另外，在此所说的聚羧酸或聚羧酸酯的摩尔数取决于价数。即，当是2价的聚羧酸或聚羧酸酯时，1分子的聚羧酸或聚羧酸酯可以结合2分子的原料分子，所以当是2价的聚羧酸或聚羧酸酯时，相对1摩尔原料溶液，以0.5摩尔聚羧酸或聚羧酸酯形成为1∶1的比例。并且，聚羧酸或聚羧酸酯也是使最初不是酸的、聚羧酸的酯在醇中离解，形成为聚羧酸。此时，添加的醇的摩尔数优选为：(醇的摩尔数/聚羧酸酯的摩尔数)≥1。全部的聚羧酸酯充分离解是因为醇的摩尔数多时可稳定离解。在此，所说的醇的摩尔数也是表示除以醇的价数而得的所谓的摩尔离子浓度。
前体组合物的前体在多个分子网络之间适当地具有酯键，所以可进行可逆反应。因此，在前体中，通过向图5所示的左方进行反应，从而可分解高分子化的前体(高分子网络)，形成为金属醇盐的缩合物。
根据本实施方式的使用前体组合物的制备方法，具有如下特征。
根据该制备方法，在有机溶剂中，利用聚羧酸，可得到由于酯化结合而使溶胶凝胶原料的金属醇盐的水解、缩合物(多个分子网络)之间发生缩聚而成的高分子网络。因此，该高分子网络在来源于上述水解、缩合物的多个分子网络之间适当地具有酯键。并且，通过温度控制等，酯化反应可容易进行。
另外，这样一来，本实施方式的前体组合物因为在多个分子网络之间适当地具有酯键，所以可进行可逆反应。因此，在铁电体层成膜后残留的组合物中，可分解高分子化后的前体(高分子网络)，形成为金属醇盐(或由其缩合物构成的分子网络)。这种金属醇盐(或由其缩合物构成的分子网络)可作为前体原料加以再利用，所以可将铅等有害物质再利用，从环境方面来说也很有价值。
在本实施方式中，将上述的本实施方式中的前体组合物涂布在第一铁电体层22上后，利用热处理，可以形成第二铁电体层24。涂布方法没有特殊限定，可以使用公知的方法，例如自旋涂布法、喷墨涂布法(Inkjet Coating Method)等。这样在电极层10上形成包括第一铁电体层22以及第二铁电体层24的铁电体层20后，再利用溅射法等形成电极层(未图示)，由此得到电容器。
根据本实施方式的制造方法具有以下特征。
根据本实施方式，首先，利用作为气相法的MOCVD法在使用例如铂族金属的电极层10上形成第一铁电体层22，利用液相法在该第一铁电体层22上形成第二铁电体层24，从而可形成结晶性优良的铁电体层20。第一铁电体层22是以MOCVD法形成的，所以即使在电极层10的结晶性及平坦性不好时，第一铁电体层22也具有相当良好的结晶性。并且，通过利用液相法在该第一铁电体层22上形成第二铁电体层24，所以第一铁电体层22作为晶种层(缓冲层)发挥作用，第二铁电体层24利用外延生长而具有良好的定向性。
因此，本实施方式的制造方法在使用难以得到良好的铁电体层的基底层时尤其有用。例如在形成层叠型铁电电容器时，为了防止由于与下部电极层连接的钨插塞氧化而引起膨胀，而使下部电极层具有多层结构。通常，这种下部电极层构成为：从例如钨插塞侧形成非晶形导电层(例如TiN、TiAlN等氮化膜)，为了防止铁电体层的疲劳，在该非晶形导电层上形成由Ir、IrOX(非晶形)构成的层，并在最上层形成Pt层。这样，层叠型铁电电容器的下部电极层在Pt层的下面层叠有多层物性不同的金属层、金属氧化物层，所以Pt层的平坦性、结晶性不好。
但是，通过将本实施方式的制造方法应用于这种层叠型铁电电容器的铁电体层的形成，从而可形成仅使用液相法时不能得到的具有良好结晶性的铁电体层20。当然，本实施方式的制造方法即使对于不具有层叠型铁电电容器这样的复杂层结构的基体也具有同样的特征。
3、实施例
下面对本发明实施例进行说明。
(1)参考例1
首先，关于形成有铁电体层的基体(电极层)的结构，对铁电体层有什么不同进行讨论的结果进行叙述。
图8表示具有铂单层的平板型电极层的基体(第一基体样本)的结构，图9表示具有层叠型铁电电容器的下部电极层(层叠型电极层)的基体(第二基体样本)的结构。
第一基体样本具有如下结构，在硅基板11上层叠有作为绝缘层的SiO2层(层间绝缘层)12、TiOx层13以及Pt层14。在第二基体样本上，在硅基板11上形成有SiO2层(层间绝缘层)12，在SiO2层12上形成有钨插塞15。并且，作为电极层的钨插塞是在硅基板11上形成SiO2层(层间绝缘层)12的工序、在该SiO2层(层间绝缘层)12中形成孔(hole)的工序后，在该孔中形成该钨插塞15。在该钨插塞15及SiO2层12上形成有非晶形的TiAlN层16、Ir层17、IrOx层18以及Pt层19。
接着，图10示出对第一、第二基体样本取得的X射线衍射图。在图10中，符号“a”表示的峰值是第一基体样本的峰值，符号“b”表示的峰值是第二基体样本的峰值。从图10中可看出在平板型电极层上Pt(111)定向显著，在层叠型电极层上，Pt(111)定向与平板型电极层相比明显变弱，得到较小的峰值。
从上述可知，即使将同样的铂层使用于电极层的最上层，根据层叠结构，其定向性差别很大。
接着，在第一基体样本和第二基体样本上形成铁电体层，调查其定向性。
具体而言，以如下方法在第一基体样本和第二基体样本的各自的Pt层14、19(参照图8、图9)上形成PZTN层。
PZTN层是将含有Pb、Zr、Ti、以及Nb中的至少任一个的第一至第三原料溶液、作为聚羧酸酯的琥珀酸二甲酯、以及作为有机溶剂的n-丁醇混合，利用热处理等使这些混合液所含有的氧化物结晶而得到的。混合液是以1∶1的比例将溶胶凝胶原料和琥珀酸二甲酯溶解在n-丁醇中的溶液。
作为第一原料溶液，使用以无水状态将用于形成PZTN铁电体相的构成金属元素中的Pb和Zr的PbZrO3钙钛矿晶体的缩聚物溶解于n-丁醇溶剂中所得的溶液。
作为第二原料溶液，使用以无水状态将用于形成PZTN铁电体相的构成金属元素中的Pb和Ti的PbTiO3钙钛矿晶体的缩聚物溶解于n-丁醇溶剂中所得的溶液。
作为第三原料溶液，使用以无水状态将用于形成PZTN铁电体相的构成金属元素中的Pb和Nb的PbNbO3钙钛矿晶体的缩聚物溶解于n-丁醇溶剂中所得的溶液。
使用上述第一、第二以及第三原料溶液形成例如由PbZr0.2Ti0.6Nb0.2O3(PZTN)构成的铁电体层时，以(第一原料溶液)∶(第二原料溶液)∶(第三原料溶液)＝2∶6∶2的比例进行混合。另外，为了降低铁电体层的结晶化温度，作为第四原料溶液，将用于形成PbSiO3晶体的缩聚物以无水状态溶解于n-丁醇溶剂中所得的溶液以3摩尔％的比例添加到上述混合溶液中。即，作为溶胶凝胶原料，通过使用上述第一、第二、第三以及第四原料溶液的混合溶液，从而可以使PZTN在结晶化温度小于等于700℃的温度范围内进行结晶。
PZTN层是使用上述溶液由如下方法获得。
首先，在室温下将上述第一至第四原料溶液、琥珀酸二甲酯溶解于n-丁醇，调制溶液(前体组合物)。并且，利用自旋涂布法将该溶液涂布在第一、第二基体样本上，使用加热板以150～180℃(150℃)进行干燥处理，除去醇。然后，使用加热板以300～350℃(300℃)进行脱脂热处理。然后，根据需要进行多次上述涂布工序、干燥处理工序以及脱脂热处理，得到期望膜厚的涂布膜。另外，利用结晶化退火(烧结)，得到膜厚为150nm的PZTN层的样本。用于结晶化的烧结是在氧气氛围中使用快速热退火(RTA)在650～700℃(700℃)下进行。
使用这些样本求取PZTN的X射线衍射图的结果是，得到图11所示的结果。从图11中可确认：在第一基体样本(平板型电极层)上形成的PZTN层是用符号“a”表示的峰值，是(111)定向。与此相对，可判断出：在第二基体样本(层叠型电极层)上形成的PZTN层是用符号“b”表示的峰值，是(100)定向。
从上述可知：即使是在相同Pt层上形成的PZTN层，根据具有Pt层的基体的结构，PZTN层的定向性不同。
(2)实施例1
首先，使用MOCVD法在参考例1的第二基体样本上形成PZT层。
接着，利用与参考例1中所述相同的方法，在第一PZT层上形成PZTN层(第二铁电体层)。另外，利用溅射法在PZTN层上形成由铂构成的上部电极，得到铁电电容器的样本(以下将其称为：电容器样本)。对该电容器样本取得磁滞特性，得到图12所示的良好结果。
(3)比较例1
除了不形成利用MOCVD法的PZT层外，与实施例1同样地得到电容器样本。对该样本求取磁滞特性，得到图13所示的结果。比较图12、图13的磁滞，结果可以确认：实施例1与比较例1相比，方形(Squareness)更加优良。
4、电子设备
接着，对具有本实施方式的铁电体层的电子设备进行说明。另外，所谓电子设备是包括后述的铁电体存储装置、压电元件、喷墨式记录头、以及喷墨打印机的设备，但并不限定于这些。
4.1、铁电体存储装置
在本实施方式中，以包括作为半导体元件一个示例的铁电电容器的铁电体存储装置以例进行说明。
图14(A)及图14(B)是采用了由上述实施方式的制造方法得到的铁电电容器的铁电体存储装置1000的示意图。另外，图14(A)示出铁电体存储装置1000的平面形状，图14(B)示出图14(A)中的I-I剖面。
如图14(A)所示，铁电体存储装置1000包括存储单元阵列200和周边电路部300。并且，存储单元阵列200和周边电路部300在不同的层上形成。另外，周边电路部300相对存储单元阵列200配置在半导体基板400上的不同区域上。另外，作为周边电路部300的具体例，可例举Y优通器、读出放大器、输入输出缓冲器、X地址解码器、Y地址解码器、或者地址缓冲器。
存储单元阵列200排列成：用于行选择的下部电极210(字线)、用于列选择的上部电极220(位线)交叉。另外，下部电极210和上部电极220具有由多条线状的信号电极构成的条形状。另外，信号电极可以形成为：下部电极210为位线，上部电极220为字线。
并且，如图14(B)所示，在下部电极210和上部电极220之间配置有铁电体层215。在存储单元阵列200中，在该下部电极210和上部电极220交叉的区域上，构成作为铁电电容器230而发挥作用的存储单元。铁电体层215是使用根据上述实施方式的原料溶液形成的膜。另外，铁电体层215至少配置在下部电极210和上部电极220交叉的区域之间即可。
另外，铁电体存储装置1000形成有覆盖下部电极210、实施方式中的铁电体层215、以及上部电极220的第二层间绝缘膜430。并且，在第二层间绝缘膜430的上面形成覆盖配线层450、460的绝缘性保护层440。
如图14(A)所示，周边电路部300包括各种驱动电路，该各种驱动电路用于相对所述存储单元阵列200选择性地写入或读出信息，例如，构成为包括：用于选择性地控制下部电极210的第一驱动电路310；用于选择性地控制上部电极220的第二驱动电路320；以及读出放大器等信号检测电路(省略图示)。
另外，如图14(B)所示，周边电路部300包括在半导体基板400上形成的MOS晶体管330。MOS晶体管330包括栅极绝缘膜332、栅极电极334、以及源极/漏极区域336。各MOS晶体管330之间利用元件分离区域410分离。在形成有该MOS晶体管330的半导体基板400上形成有第一层间绝缘膜420。并且，周边电路部300和存储单元阵列200利用配线层51进行电连接。
在该铁电体存储装置1000中，铁电电容器230具有以低温进行结晶的铁电体层215。因此，不会使构成周边电路部300的MOS晶体管330等劣化，具有可制造铁电体存储装置1000的优点。另外，该铁电电容器230具有良好的磁滞特性，所以可提供可靠性高的铁电体存储装置1000。
图15表示作为半导体装置的其他例的1T1C型铁电体存储装置500的结构图，图16是铁电体存储装置500的等价电路图。
如图15所示，铁电体存储装置500是结构非常类似于DRAM的存储器元件，包括：由下部电极501、连接于板线的上部电极502和实施方式中的铁电体层503构成电容器504(1C)，以及开关用晶体管元件507(1T)，其源极/漏极电极中的一个连接于数据线505且具有连接于字线的栅极电极506。1T1C型存储器的写入和读出能以小于等于100ns的高速进行，且写入的数据是非易失性，所以有望取代SRAM等。
根据本实施方式的半导体装置，因为使用上述实施方式中的铁电体层形成，所以能在低温下使铁电体层结晶，可实现与MOS晶体管等半导体元件的混合装配。本实施方式的半导体装置不限定于以上所述，也可适用于2T2C型铁电体存储装置等。
4.2、压电元件
接着，对在压电元件上适用实施方式中的铁电体层的例子进行说明。
图17是具有利用本发明的制造方法形成的铁电体层的压电元件1的剖视图。该压电元件1包括基板2、在基板2的上面形成的下部电极3、在下部电极3的上面形成的压电体膜(实施方式中的铁电体层)4、以及在压电体膜4的上面形成的上部电极5。
基板2例如可以使用硅基板。在本实施方式中，在基板2上使用(110)定向的单晶硅基板。另外，作为基板2，还可以使用(100)定向的单晶硅基板或者(111)定向的单晶硅基板等。另外，作为基板2，也可以使用在硅基板的表面上形成热氧化膜或自然氧化膜等非晶形氧化硅膜后的基板。基板2通过加工，如后所述，在喷墨式记录头50上形成墨腔(Ink Cavities)521(参照图18)。
下部电极3是用于向压电体膜4施加电压的一个电极。下部电极3例如可以形成为与压电体膜4相同的平面形状。另外，在后述的喷墨式记录头50(参照图18)上形成有多个压电元件1时，下部电极3也可以形成为在各压电元件1上作为公用电极而发挥作用。下部电极3的膜厚例如形成为100nm～200nm左右。
下部电极3和上部电极5可以由例如溅射法或真空蒸镀法等形成。下部电极3和上部电极5例如由Pt(铂)制成。此外，下部电极3以及上部电极5的材料不限定于Pt，例如可以使用Ir(铱)、IrOx(氧化铱)、Ti(钛)或者SrRuO3等。
根据本实施方式的压电元件，因为使用上述实施方式的铁电体层形成，所以可以在低温下使压电体膜结晶，可以实现与其他半导体元件的混合装配。
4.3、喷墨式记录头以及喷墨打印机
接着，对上述压电元件发挥压电驱动器作用的喷墨式记录头及具有该喷墨式记录头的喷墨打印机进行说明。在以下说明中，对喷墨式记录头加以说明后，对喷墨打印机进行说明。图18是表示根据本实施方式的喷墨式记录头的基本结构的侧剖视图，图19是该喷墨式记录头的立体分解图，且与通常的使用状态上下相反地进行图示。另外，图20表示具有根据本实施方式的喷墨式记录头的喷墨打印机700。
4.3.1、喷墨式记录头
如图18所示，喷墨式记录头50包括头本体(基体)57、形成在头本体57上的压电部54。在压电部54上设置有图17所示的压电元件1，压电元件1是依次层叠下部电极3、压电体膜(实施方式中的铁电体层)4以及上部电极5而构成的。压电体膜4是使用在1、中所描述的原料溶液而形成的膜。在喷墨式记录头中，压电部54具有压电驱动器的功能。
喷墨式记录头50包括喷嘴板51、墨室基板52、弹性膜55、以及与弹性膜55接合的压电部54，且构成为：将上述部件收纳在框体56中。另外，该喷墨式记录头50构成请求式压电喷墨式记录头。
喷嘴板51是由例如不锈钢制的压延板等制成的，用于喷出墨滴的多个喷嘴511形成为一列。这些喷嘴511之间的间距根据打印精度而适当地设定。
在喷嘴板51上连接(固定)有墨室基板52。墨室基板52由喷嘴板51、侧壁(隔壁)522、以及弹性膜55划分形成有多个腔(墨腔)521、容器(Reservoir)523、以及供给口524。容器523用于暂时贮存从墨盒(未图示)中供给的墨。利用供给口524，从容器523向各腔521提供墨。
如图18和图19所示，腔521对应各喷嘴511而配置。腔521根据弹性膜55的振动可分别改变容积。腔521构成为根据该容积变化而喷出墨。
作为用于得到墨室基板52的基材，使用(110)定向的硅单晶基板。该(110)定向的硅单晶基板适用于各向异性蚀刻，所以可以容易且确实地形成墨室基板52。另外，这种硅单晶基板是为了使弹性膜55的形成面为(110)面而使用的。
在与墨室基板52的喷嘴板51相反的一侧配置有弹性膜55。并在与弹性膜55的墨室基板52相反的一侧设置有多个压电部54。如图19所示，在弹性膜55的预定位置上，贯穿弹性膜55的厚度方向形成有连通孔531。利用连通孔531从墨盒向容器523供给墨。
各压电元件部与压电元件驱动电路(未图示)电连接，并构成为根据压电元件驱动电路的信号进行动作(振动、变形)。即，各压电部54分别具有振动源(头制动器)的功能。弹性膜55根据压电部54的振动(挠曲)而振动，起着瞬间提高腔521的内部压力的作用。
另外，在上述中，以喷出墨的喷墨式记录头为例进行了说明，本实施方式以使用压电元件的液体喷射头以及液体喷射装置整体为对象。作为液体喷射头，例如可列举：使用于打印机等图像记录装置的记录头、使用于液晶显示器等彩色滤波器的制造的颜色材料喷射头(Color Material Jet Head)、使用于有机EL显示器、FED(场致发光显示器)等的电极形成的电极材料喷射头、以及使用于制造生物芯片的生物有机物喷射头等。
另外、根据本实施方式的压电元件并不限定于上述应用例，可应用于压电泵、表面弹性波元件、薄膜压电共振器、频率滤波器、振荡器(例如电压控制SAW振荡器)等方式。
以上所述仅为本发明的优选实施方式而已，并不用于限制本发明。在上述实施方式中，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
符号说明
10  电极层          20  铁电体层
22  第一铁电体层    24  第二铁电体层

Claims (10)

1.一种铁电体层的制造方法，包括：
利用MOCVD(Metalorganic Chemical Vapor Deposition：有机金属化学气相沉积)法在基体的上方形成由起到缓冲层作用的Pb(Zr、Ti)O3(PZT)构成的第一铁电体层的工序；以及利用液相法在所述第一铁电体层的上方形成由Pb(Zr、Ti、Nb)O3(PZTN)构成的第二铁电体层的工序，
其中，在形成所述第二铁电体层的工序中，使用前体组合物形成所述第二铁电体层，所述前体组合物由至少包括Pb、Zr、Ti、Nb、聚羧酸酯的原料溶液和醇混合而成，且聚羧酸的摩尔离子浓度/原料溶液的总摩尔离子浓度≥1。
2.根据权利要求1所述的铁电体层的制造方法，其中包括：
所述基体；
硅基板；
绝缘层，形成在所述硅基板的上方；
孔，形成在所述绝缘层中，并与所述硅基板连接；
插塞，形成在所述孔内；以及
下部电极层，形成在所述插塞的上方。
3.根据权利要求1所述的铁电体层的制造方法，其中：
所述第二铁电体层是使用含有前体的前体组合物形成的；
所述前体至少含有锆和钛，并且具有酯键。
4.根据权利要求1所述的铁电体层的制造方法，其中：
构成所述第二铁电体层的铁电体含有在0.1≤x≤0.3的范围内的Nb。
5.根据权利要求1所述的铁电体层的制造方法，其中：
所述铁电体还含有大于等于0.5摩尔的Si。
6.根据权利要求5所述的铁电体层的制造方法，其中：
所述Si存在于A点上。
7.根据权利要求2所述的铁电体层的制造方法，其中：
形成所述下部电极层的工序包括：
在所述插塞上形成非晶形导电层的工序；以及
在所述非晶形导电层的上方形成由铂族金属构成的导电层的工序。
8.根据权利要求7所述的铁电体层的制造方法，其中：
形成所述导电层的工序包括：
在所述非晶形导电层的上方形成由铱层和氧化铱层中的至少一层构成的第一导电层的工序；以及
在所述第一导电层的上方形成由铂构成的第二导电层的工序。
9.根据权利要求1至7中任一项所述的铁电体层的制造方法，其中：
还包括在所述第二铁电体层的上方形成上部电极层的工序。
10.一种用于电子机器的制造方法的根据权利要求1至7中任一项所述的铁电体层的制造方法。
CN2006100810305A 2005-06-02 2006-05-19 铁电体层的制造方法及电子设备的制造方法 Expired - Fee Related CN1873926B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005-162542 2005-06-02
JP2005162542A JP4257537B2 (ja) 2005-06-02 2005-06-02 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
JP2005162542 2005-06-02

Publications (2)

Publication Number Publication Date
CN1873926A CN1873926A (zh) 2006-12-06
CN1873926B true CN1873926B (zh) 2010-12-22

Family

ID=36942007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100810305A Expired - Fee Related CN1873926B (zh) 2005-06-02 2006-05-19 铁电体层的制造方法及电子设备的制造方法

Country Status (5)

Country Link
US (1) US7718487B2 (zh)
EP (1) EP1729333A3 (zh)
JP (1) JP4257537B2 (zh)
KR (1) KR100849754B1 (zh)
CN (1) CN1873926B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5040231B2 (ja) * 2006-09-21 2012-10-03 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
JP2009076571A (ja) * 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
JP2009170695A (ja) * 2008-01-17 2009-07-30 Seiko Epson Corp 強誘電体メモリの製造方法
JP2009252786A (ja) * 2008-04-01 2009-10-29 Seiko Epson Corp 酸化物原料溶液、酸化物膜、圧電素子、酸化物膜の形成方法および圧電素子の製造方法
WO2010137448A1 (ja) * 2009-05-29 2010-12-02 三洋電機株式会社 積層構造体及びその製造方法
KR101740692B1 (ko) * 2009-09-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극의 제작 방법 및 축전 장치의 제작 방법
JP5269112B2 (ja) * 2011-01-24 2013-08-21 ラピスセミコンダクタ株式会社 アモルファス膜を備える半導体装置、及び半導体装置の製造方法
US20130224948A1 (en) * 2012-02-28 2013-08-29 Globalfoundries Inc. Methods for deposition of tungsten in the fabrication of an integrated circuit
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
CN110601673B (zh) * 2019-08-12 2021-08-13 清华大学 基于铪系铁电薄膜的声表面波器件及薄膜体声波器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
CN1267654A (zh) * 2000-04-06 2000-09-27 中国科学院上海技术物理研究所 锆钛酸铅铁电薄膜材料的制备方法
CN1285007A (zh) * 1997-12-23 2001-02-21 西门子公司 选择性沉积铋基铁电薄膜的方法
CN1319256A (zh) * 1998-09-24 2001-10-24 特尔科迪亚技术股份有限公司 减少四方性的铁电薄膜
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
CN1519939A (zh) * 2003-02-04 2004-08-11 ���ǵ�����ʽ���� 铁电电容器及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719417A (en) 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
US6358811B1 (en) 1998-11-05 2002-03-19 Bae Yeon Kim Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode
JP4825373B2 (ja) * 2001-08-14 2011-11-30 ローム株式会社 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法
US6664116B2 (en) 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
KR100465832B1 (ko) 2002-06-29 2005-01-13 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4578774B2 (ja) 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2004296919A (ja) 2003-03-27 2004-10-21 Seiko Epson Corp キャパシタ製造方法、メモリ装置、及び電子機器
JP3849783B2 (ja) 2003-03-27 2006-11-22 セイコーエプソン株式会社 強誘電体層の製造方法
JP2005057065A (ja) 2003-08-05 2005-03-03 Seiko Epson Corp 単純マトリクス型強誘電体記憶装置並びにその設計方法及び検査方法
JP4709544B2 (ja) 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978207A (en) * 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
CN1285007A (zh) * 1997-12-23 2001-02-21 西门子公司 选择性沉积铋基铁电薄膜的方法
CN1319256A (zh) * 1998-09-24 2001-10-24 特尔科迪亚技术股份有限公司 减少四方性的铁电薄膜
CN1267654A (zh) * 2000-04-06 2000-09-27 中国科学院上海技术物理研究所 锆钛酸铅铁电薄膜材料的制备方法
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
CN1519939A (zh) * 2003-02-04 2004-08-11 ���ǵ�����ʽ���� 铁电电容器及其制造方法

Also Published As

Publication number Publication date
EP1729333A3 (en) 2008-01-23
CN1873926A (zh) 2006-12-06
JP2006339420A (ja) 2006-12-14
KR100849754B1 (ko) 2008-07-31
KR20060125583A (ko) 2006-12-06
US7718487B2 (en) 2010-05-18
JP4257537B2 (ja) 2009-04-22
US20060275930A1 (en) 2006-12-07
EP1729333A2 (en) 2006-12-06

Similar Documents

Publication Publication Date Title
CN1873926B (zh) 铁电体层的制造方法及电子设备的制造方法
CN100390100C (zh) 前驱体组合物及其制造方法、喷墨涂布用墨液
CN1929038B (zh) 复合氧化物层压体、复合氧化物层压体的制造方法、装置
US7485182B2 (en) Precursor composition, method for manufacturing precursor composition, method for manufacturing ferroelectric film, piezoelectric element, semiconductor device, piezoelectric actuator, ink jet recording head, and ink jet printer
CN101714579B (zh) 铁电体电容器、铁电体电容器的制造方法、铁电体存储器
KR100683599B1 (ko) 강유전체막, 강유전체막의 제조 방법, 강유전체 캐패시터및 강유전체 메모리
US20050218437A1 (en) Raw material solution, ferroelectric film, method for manufacturing ferroelectric film, piezoelectric element, piezoelectric actuator, ink jet recording head, and ink jet printer
JP4803401B2 (ja) 強誘電体膜の製造方法
CN100442455C (zh) 前驱体组合物及制造方法、强电介质膜的制造方法及应用
JP2010028129A (ja) 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
JP2002016235A (ja) 強誘電体キャパシタとその製造方法およびその強誘電体キャパシタを備えた半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20170519