KR100849754B1 - 강유전체층의 제조 방법 및 전자 기기의 제조 방법 - Google Patents

강유전체층의 제조 방법 및 전자 기기의 제조 방법 Download PDF

Info

Publication number
KR100849754B1
KR100849754B1 KR20060049335A KR20060049335A KR100849754B1 KR 100849754 B1 KR100849754 B1 KR 100849754B1 KR 20060049335 A KR20060049335 A KR 20060049335A KR 20060049335 A KR20060049335 A KR 20060049335A KR 100849754 B1 KR100849754 B1 KR 100849754B1
Authority
KR
South Korea
Prior art keywords
ferroelectric layer
layer
ferroelectric
polycarboxylic acid
forming
Prior art date
Application number
KR20060049335A
Other languages
English (en)
Other versions
KR20060125583A (ko
Inventor
타께시 키지마
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060125583A publication Critical patent/KR20060125583A/ko
Application granted granted Critical
Publication of KR100849754B1 publication Critical patent/KR100849754B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/076—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by vapour phase deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/07—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/077—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition
    • H10N30/078—Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing by liquid phase deposition by sol-gel deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/85—Piezoelectric or electrostrictive active materials
    • H10N30/853—Ceramic compositions
    • H10N30/8548—Lead-based oxides
    • H10N30/8554—Lead-zirconium titanate [PZT] based

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Dispersion Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 예를 들면, 스택형 강유전체 캐패시터의 강유전체층의 제조 방법에 있어서, 양호한 배향성을 갖는 강유전체층이 얻어지는 강유전체층의 제조 방법을 제공한다. 상기 강유전체층의 제조 방법은 기체(基體)의 상측에 기상법에 의해 제1 강유전체층(22)을 형성하는 공정과, 제1 강유전체층(22)의 상측에 액상법에 의해 제2 강유전체층(24)을 형성하는 공정을 포함한다.
강유전체층, 캐패시터, 기상법, 액상법

Description

강유전체층의 제조 방법 및 전자 기기의 제조 방법 {METHOD OF MANUFACTURING FERROELECTRIC LAYER AND METHOD OF MANUFACTURING ELECTRONIC INSTRUMENT}
도 1은 본 실시 형태에 따른 강유전체층을 갖는 구조체를 모식적으로 나타내는 단면도.
도 2는 본 실시 형태에 있어서, 티탄산 납 중에 Si를 첨가한 경우의, A 사이트 이온의 라만 진동 모드의 변화를 나타내는 도면.
도 3은 본 실시 형태에서 사용되는, 납을 포함하는 카르복실산을 나타내는 도면.
도 4a는 본 실시 형태에서 사용되는, 폴리카르복실산 또는 폴리카르복실산 에스테르를 나타내는 도면.
도 4b는 본 실시 형태에서 사용되는, 폴리카르복실산 또는 폴리카르복실산 에스테르를 나타내는 도면.
도 4c는 본 실시 형태에서 사용되는, 폴리카르복실산 또는 폴리카르복실산 에스테르를 나타내는 도면.
도 4d는 본 실시 형태에서 사용되는, 폴리카르복실산 또는 폴리카르복실산 에스테르를 나타내는 도면.
도 5는 본 실시 형태에 따른 전구체 조성물에서의 전구체의 생성 반응을 나타내는 도면.
도 6은 본 실시 형태에 따른 전구체 조성물에 있어서의 전구체의 생성 반응을 나타내는 도면.
도 7은 본 실시 형태에 따른 Si, Ge를 포함하는 졸겔 원료를 사용한 경우의 결정성을 나타내는 도면.
도 8은 Pt층을 갖는 제1 기체 샘플을 나타내는 단면도.
도 9는 Pt층을 갖는 제2 기체 샘플을 나타내는 단면도.
도 10은 제1 기체 샘플 및 제2 기체 샘플의 Pt층의 X선 해석 결과를 나타내는 도면.
도 11은 제1 기체 샘플 및 제2 기체 샘플의 Pt층 상에 형성된 PZTN층의 X선 해석 결과를 나타내는 도면.
도 12는 실시예 1에 따른 캐패시터 샘플의 히스테리시스 특성을 나타내는 도면.
도 13은 비교예 1에 따른 캐패시터 샘플의 히스테리시스 특성을 나타내는 도면.
도 14의 (A), (B)는 본 실시 형태에 따른 반도체 장치를 나타내는 도면.
도 15는 본 실시 형태에 따른 1T1C형 강유전체 메모리를 모식적으로 나타내는 단면도.
도 16은 도 15에 나타내는 강유전체 메모리의 등가 회로를 나타내는 도면.
도 17은 본 실시 형태에 따른 압전 소자를 모식적으로 나타내는 단면도.
도 18은 본 실시 형태에 따른 잉크젯식 기록 헤드의 개략 구성도.
도 19는 본 실시 형태에 따른 잉크젯식 기록 헤드의 분해 사시도.
도 20은 본 실시 형태에 따른 잉크젯 프린터의 개략 구성도.
<도면의 주요 부분에 대한 부호의 설명>
10: 전극층
20: 강유전체층
22: 제1 강유전체층
24: 제2 강유전체층
본 발명은 강유전체층의 제조 방법 및 전자 기기의 제조 방법에 관한 것이다.
PZT(Pb(Zr, Ti)O3)를 비롯한 강유전체는 강유전체 메모리, 압전 소자, 적외 센서, SAW 디바이스 등의 각종 용도로 사용되며, 그 연구 개발이 활발히 이루어지고 있다.
강유전체를 형성하는 방법의 대표적인 것으로는 액상법이라 명명되는 졸겔법, MOD법 등의 화학 용액법(CSD: Chemical Solution Deposition Method)이 있다.
졸겔법에서는 금속 알콕시드 등의 화합물을 가수분해 및 중축합(이를 "가수분해·축합"이라고도 함)함으로써 고분자화된 전구체 용액을 사용한다. 이러한 졸겔법에서는 금속 알콕시드 용액의 조성을 제어함으로써, 얻어지는 강유전체의 조성 제어성이 양호하다는 이점을 갖는 반면, 가수분해·축합 반응이 비가역 반응이기 때문에, 일단 가교되어 고분자화된 것은 졸겔 원료로서 사용할 수 없는 문제점을 갖는다. 특히, PZT와 같이 납을 포함하는 강유전체의 경우에는 납 폐기물의 처리를 행할 필요가 있다.
또한, 유기 금속 분해법(MOD: Metal Organic Decomposition Method)에서는 금속의 카르복실산염 등의 안정한 유기 금속 화합물 용액을 사용한다. 이 MOD법에서 사용되는 원료 용액은 안정한 유기 금속 화합물을 원료로 하고 있기 때문에, 용액 조성의 조정 및 취급의 용이함 등의 이점을 갖는다. MOD법은 화합물의 가수분해·중축합에 의해 복합 산화물을 형성하는 졸겔법과는 달리 분자량이 큰 유기기를 산소 분위기 중에서 분해함으로써 복합 산화물을 형성하기 때문에, 졸겔법에 비해 결정화 온도가 높고, 결정 입자가 커지기 쉬운 경향이 있다.
그런데, 예를 들면, 강유전체 캐패시터와 MOS 트랜지스터를 텅스텐 플러그로 결합할 때에는 다층 구조를 갖는 소위 스택형 강유전체 캐패시터가 사용된다. 이 스택형 강유전체 캐패시터에 있어서는 화학 용액법에 의해 강유전체층을 형성하는 경우 다음과 같은 문제가 있었다. 즉, 스택형 강유전체 캐패시터에서는 하부 전극은 하층의 텅스텐 플러그에 대한 배리어성을 확보하고, 텅스텐의 산화를 방지하기 위해 복잡한 다층 구조를 채용하고 있다. 예를 들면, 하부 전극은 텅스텐 플러그 상에 질화 티타늄, 질화 알루미늄 티타늄 등의 질화물층, 이리듐층 및 산화 이리듐층 등을 적층하고, 상기 이리듐층 상에 백금층을 형성하고 있다. 이러한 구조의 하부 전극에서는 결정 배향성이 양호한 백금층을 얻을 수 없기 때문에, 통상의 졸겔법 등을 이용하면 상기 백금층 상에 배향성이 양호한 강유전체층을 형성하는 것이 곤란하다.
본 발명의 목적은, 예를 들면, 스택형 강유전체 캐패시터의 강유전체층의 제조 방법에 있어서, 양호한 배향성을 갖는 강유전체층을 얻을 수 있는 강유전체층의 제조 방법 및 강유전체층을 제공하는 데에 있다.
본 발명의 다른 목적은 본 발명의 강유전체층의 제조 방법을 이용한 전자 기기의 제조 방법을 제공하는 데에 있다.
본 발명에 따른 강유전체층의 제조 방법은 기체의 상측에 기상법에 의해 제1 강유전체층을 형성하는 공정 및,
상기 제1 강유전체층의 상측에 액상법에 의해 제2 강유전체층을 형성하는 공정을 포함한다.
본 발명의 제조 방법에 따르면, 결정 배향성 등의 결정 특성이 좋지 않은 기체(基體) 상에서도 양호한 결정 특성을 갖는 강유전체층을 형성할 수 있다.
본 발명의 강유전체층의 제조 방법에 있어서, 상기 제1 강유전체층을 형성하는 공정 전에, 상기 기체의 상측에 절연층을 형성하는 공정, 상기 절연층에 홀을 형성하는 공정, 및 상기 홀에 전극층을 형성하는 공정을 포함하고,
상기 제1 강유전체층은 상기 전극층 상에 형성할 수 있다.
본 발명의 강유전체층의 제조 방법에 있어서, 상기 제2 강유전체층은 화학식 AB1-xCxO3으로 표시되는 강유전체를 포함하고,
A 원소는 적어도 Pb를 포함하고,
B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하고,
C 원소는 Nb 및 Ta 중 하나 이상을 포함할 수 있다.
본 발명의 강유전체층의 제조 방법에 있어서, 상기 제2 강유전체층은 졸겔법 또는 MOD(Metal Organic Decomposition)법에 의해 형성될 수 있지만, 이하에 설명하는 특정 전구체 조성물을 사용하는 것이 바람직하다.
본 발명의 강유전체층의 제조 방법에 있어서, 상기 제2 강유전체층은 전구체를 포함하는 전구체 조성물을 이용하여 형성되며,
상기 전구체는 적어도 상기 B 원소 및 C 원소를 포함하면서 에스테르 결합을 가질 수 있다.
이 전구체 조성물은 전구체가 에스테르 결합을 가지고 있어 가역적으로 반응하기 때문에, 고분자화된 전구체를 다시 분해할 수 있다. 그 때문에, 이 분해물을 전구체 원료로서 재이용할 수 있다.
본 발명의 강유전체층의 제조 방법에 있어서, 상기 강유전체는 바람직하게는 0.1≤x≤0.3의 범위에서 Nb를 포함할 수 있다.
본 발명의 강유전체의 제조 방법에 있어서, 추가로, 상기 강유전체는 바람직하게는 0.5 몰％ 이상의 Si, 또는 Si 및 Ge를 포함할 수 있다. Si 또는 Ge의 첨가는 결정화 온도의 감소 효과를 갖는다.
본 발명의 강유전체층의 제조 방법에 있어서, 상기 기상법은 MOCVD(Metalorganic Chemical Vapor Deposition)법일 수 있다.
본 발명의 전자 기기의 제조 방법은 기체의 상측에 제1 전극층을 형성하는 공정,
상기 제1 전극층의 상측에 기상법에 의해 제1 강유전체층을 형성하는 공정,
상기 제1 강유전체층의 상측에 액상법에 의해 제2 강유전체층을 형성하는 공정 및,
상기 제2 강유전체층의 상측에 제2 전극층을 형성하는 공정
을 포함한다.
본 발명의 전자 기기의 제조 방법에 있어서, 상기 기상법은 MOCVD법일 수 있다.
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명의 실시 형태에 대하여 도면을 참조하면서 상세히 설명한다.
1. 강유전체층
도 1은 본 실시 형태에 따른 강유전체층을 갖는 구조체를 모식적으로 나타내는 단면도이다. 이 구조체는 적어도 기체(도시하지 않음)의 일부(최상층)를 구성하는 전극층(10) 상에 강유전체층(20)이 형성되어 있다. 그리고, 강유전체층(20) 은 전극층(10) 상에 형성된 제1 강유전체층(22)과, 이 제1 강유전체층(22) 상에 형성된 제2 강유전체층(24)을 갖는다.
전극층(10)은 특별히 한정되지 않지만, 적어도 최상층이 Pt, Ir 등의 백금족 금속으로 구성될 수 있다. 백금족 금속 대신에 SrRuO3이나 LaNiO3 등의 페로브스카이트형 전극 재료를 사용할 수도 있다.
제1 강유전체층(22)은 기상법인 MOCVD법에 의해 형성된 강유전체층이다. 제2 강유전체(24)는 액상법에 의해 형성된 강유전체층이다.
제1 강유전체층(22)은 제2 강유전체층(24)이 에피택셜 성장할 때의 시드층(또는 완충층)으로서 기능할 수 있다. 따라서, 제1 강유전체층(22)은 시드층 또는 완충층으로서의 기능을 할 수 있는 정도의 막 두께를 가지면 바람직하고, 예를 들면 10 ㎚의 막 두께를 가질 수 있다.
제2 강유전체층(24)은 졸겔법, MOD법, 후술하는 특정 전구체를 포함하는 용액 등을 이용한 액상법(화학 용액법)에 의해 형성된 강유전체층이다. 제2 강유전체층(24)은 강유전체층(20)의 대부분을 차지하며, 용도에 따라 그 막 두께가 설정되어, 예를 들면 1 ㎛의 막 두께를 가질 수 있다.
제1 강유전체층(22) 및 제2 강유전체층(24)의 강유전체는 특별히 한정되지 않으며, 기상법인 MOCVD법 및 액상법으로 성막(成膜)할 수 있는 것이면 바람직하다. 또한, 제1 강유전체층(22)을 구성하는 강유전체와 제2 강유전체층(24)을 구성하는 강유전체는 동일 조성의 것일 수 있거나, 또는 상이한 조성의 것일 수도 있 다.
본 실시 형태의 강유전체층의 종류는 특별히 한정되지 않지만, 제1 강유전체층(22) 및 제2 강유전체층(24)은 화학식 AB1 - xCxO3으로 표시되는 강유전체를 포함할 수 있다.
여기서,
A 원소는 적어도 Pb를 포함하고,
B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하고,
C 원소는 Nb 및 Ta 중 하나 이상을 포함할 수 있다.
또한, 본 실시 형태의 강유전체층(22, 24)에 있어서, 상기 B 원소는 Zr 및 Ti이고, 상기 C 원소는 Nb일 수 있다.
기체는 특별히 한정되지 않으며, 강유전체층을 적용하는 용도에 따라 선택되어, 예를 들면, 실리콘 기판상에 절연층 및 전극층이 형성된 것 또는 사파이어 기판 상에 완충층이 형성된 것 등을 예시할 수 있다. 이들 기체는 필요에 따라 다른 층을 포함할 수 있다.
2. 강유전체층의 제조 방법
(1) 도 1에 나타낸 바와 같이, 전극층(10) 상에 공지된 MOCVD법에 의해 제1 강유전체층(22)을 형성한다. MOCVD법은 일반적으로 유기 금속, 금속 착체, 금속 알콕시드 등을 원료로 사용하여 수행되며, 강유전체의 종류에 따라 원료가 선택된다.
예를 들면, 강유전체로서 Pb(Zr, Ti)O3(PZT), Pb(Zr, Ti, Nb)O3(PZTN), (Pb, La)(Zr, Ti)O3(PLZT), (Ba, Sr)TiO3(BST)를 성막하는 경우에는 다음과 같은 원료를 사용할 수 있다.
Pb; Pb(C2H5)4, Pb(DPM)2,(C2H5)3 PbOCH2C(CH3)3, Pb(C2H5)3(t-OC4H9)
Zr; Zr(t-OC4H9)4, Zr(DPM)4
Ti; Ti(i-OC3H7)4, Ti(DPM)2(i-OC3H7)2, Ti(OC2H5)4
La; La(DPM)3
Ba; Ba(DPM)2
Sr; Sr(DPM)2, Sr(DPM)2-트리엔2, Sr(DPM)2-테트라엔2
Ti; Ti(i-OC3H7)4, TiO(DPM)2, Ti(i-OC3H7)2(DPM)2
Nb; Nb(DPM)4
한편, "DPM"은 디피발로일메타네이토(C11H19O2)를 나타낸다.
(2) 이어서, 도 1에 나타낸 바와 같이, 제1 강유전체층(22) 상에 액상법에 의해 제2 강유전체층(24)을 형성한다. 액상법으로는 공지된 졸겔법, MOD법을 사용할 수 있다. 또한, 본 발명에서는 이하에 설명하는 전구체 조성물을 이용한 액상법을 바람직하게 사용할 수 있다.
제2 강유전체층(24)은 전구체를 포함하는 전구체 조성물을 이용하여 형성되 며, 상기 전구체는 적어도 상기 B 원소 및 C 원소를 포함하면서 에스테르 결합을 갖는다.
A. 우선, 전구체 조성물에 대하여 설명한다.
본 실시 형태에서 사용되는 전구체 조성물은 강유전체의 성막에 이용된다. 여기서, 강유전체는 예를 들면 화학식 AB1 - xCxO3으로 표시되며, A 원소는 적어도 Pb를 포함하고, B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하며, C 원소는 Nb 및 Ta 중 하나 이상을 포함할 수 있다. 그리고, 본 실시 형태에 있어서 전구체는 적어도 B 원소 및 C 원소를 포함하면서 에스테르 결합을 갖는다.
본 실시 형태의 전구체 조성물에 있어서, 상기 전구체는 유기 용매에 용해 또는 분산되어 있을 수 있다. 유기 용매로서는 알코올을 사용할 수 있다. 알코올은 특별히 한정되지 않지만, 부탄올, 메탄올, 에탄올, 프로판올 등의 1가 알코올 또는 다가 알코올을 예시할 수 있다. 이러한 알코올로서는 예를 들면 이하의 것을 들 수 있다.
1가 알코올류;
프로판올(프로필 알콜)로서 1-프로판올(비점 97.4 ℃), 2-프로판올(비점 82.7 ℃), 부탄올(부틸 알코올)로서 1-부탄올(비점 117 ℃), 2-부탄올(비점 100 ℃), 2-메틸-1-프로판올(비점 108 ℃), 2-메틸-2-프로판올(융점 25.4 ℃, 비점 83 ℃),
펜탄올(아밀알코올)로서 1-펜탄올(비점 137 ℃), 3-메틸-1-부탄올(비점 131 ℃), 2-메틸-1-부탄올(비점 128 ℃), 2,2 디메틸-1-프로판올(비점 113 ℃), 2-펜탄올(비점 119 ℃), 3-메틸-2-부탄올(비점 112.5 ℃), 3-펜탄올(비점 117 ℃), 2-메틸-2-부탄올(비점 102 ℃),
다가 알코올류;
에틸렌 글리콜(융점 -11.5 ℃, 비점 197.5 ℃), 글리세린(융점 17 ℃, 비점 290 ℃).
본 실시 형태의 전구체 조성물에 의해 얻어지는 강유전체는 바람직하게는 0.05≤x<1의 범위에서, 더욱 바람직하게는 0.1≤x≤0.3의 범위에서 Nb를 포함할 수 있다. 또한, 상기 강유전체는 바람직하게는 0.5 몰％ 이상, 보다 바람직하게는 0.5 몰％ 이상, 5 몰％ 이하의 Si, 또는 Si 및 Ge를 포함할 수 있다. 또한, 상기 B 원소는 Zr 및 Ti 일 수 있다. 즉, 본 실시 형태에서 강유전체는 Ti 사이트에 Nb를 도핑한 Pb(Zr, Ti, Nb)O3(PZTN)일 수 있다.
Nb는 Ti와 크기(이온 반경이 가깝고, 원자 반경은 동일함)가 거의 동일하고, 무게가 2배이며, 격자 진동에 의한 원자간 충돌에 의해서도 격자로부터 원자가 잘 빠져나가지 않는다. 또한, 원자가는 ＋5가로서 안정하고, 가령 Pb가 빠지더라도 Nb5＋에 의해 Pb 방출의 가수(價數)를 보충할 수 있다. 또한, 결정화시에 Pb가 빠졌다 하더라도 크기가 큰 O가 빠지는 것보다 크기가 작은 Nb가 들어가는 편이 용이하다.
또한, Nb는 ＋4가도 존재하기 때문에 Ti4 ＋를 충분히 대체할 수 있다. 또한, 실제로는 Nb는 공유 결합성이 매우 강하기 때문에 Pb도 잘 빠져나가지 않는 것으로 생각된다(H. Miyazawa, E. Natori, S. Miyashita; Jpn. J. Appl. Phys. 39(2000) 5679).
본 실시 형태의 전구체 조성물에 의해 얻어지는 강유전체, 특히 PZTN에 따르면, Nb를 특정 비율로 포함함으로써 Pb 결손에 따른 악영향을 해소하고, 우수한 조성 제어성을 갖는다. 그 결과, PZTN은 후술하는 실시예에서도 알 수 있는 바와 같이, 통상의 PZT에 비해 매우 양호한 히스테리시스 특성, 누설 특성, 내환원성 및 절연성 등을 갖는다.
지금까지 PZT로의 Nb 도핑은 주로 Zr 풍부한 능면체 결정 영역에서 이루어져 왔지만, 그 양은 0.2 내지 0.025 몰％(J. Am. Ceram. Soc, 84(2001) 902; Phys. Rev. Let, 83(1999) 1347) 정도로 아주 미미한 것이다. 이와 같이 Nb를 다량으로 도핑할 수 없었던 요인은 Nb를 예를 들어 10 몰％ 첨가하면 결정화 온도가 800 ℃ 이상으로 상승하기 때문이라 생각된다.
따라서, 강유전체의 전구체 조성물에 추가로 PbSiO3 실리케이트를, 예를 들면 0.5 내지 5 몰％의 비율로 첨가하는 것이 바람직하다. 이에 따라, PZTN의 결정화 에너지를 경감시킬 수 있다. 즉, 강유전체층의 재료로서 PZTN을 사용하는 경우, Nb를 첨가하는 동시에 PbSiO3 실리케이트를 첨가함으로써 PZTN의 결정화 온도의 감소를 도모할 수 있다. 또한, 실리케이트 대신에 실리케이트와 게르마네이트를 혼합하여 사용할 수도 있다. 본원 발명자들은 Si가 소결제로서 기능한 후, A 사이 트 이온으로서 결정의 일부를 구성하고 있음을 확인하였다(도 2 참조). 즉, 도 2에 나타낸 바와 같이, 티탄산 납 중에 실리콘을 첨가하자 A 사이트 이온의 라만 진동 모드 E(ITO)에 변화가 보였다. 또한, 라만 진동 모드에 변화가 보인 것은 Si 첨가량이 8 몰％ 이하인 경우였다. 따라서, Si를 소량 첨가한 경우 Si는 페로브스카이트의 A 사이트에 존재한다는 것이 확인되었다.
본 발명에 있어서는, Nb 대신에, 또는 Nb와 함께 Ta를 사용할 수도 있다. Ta를 사용한 경우에도 상술한 Nb와 동일한 경향이 있다.
본 실시 형태의 전구체 조성물은 나중에 상술하는 바와 같이, 전구체가 폴리카르복실산과 금속 알콕시드와의 에스테르화에 따른 에스테르 결합을 가지고 있어 가역적 반응이 가능하기 때문에, 고분자화된 전구체를 분해하여 금속 알콕시드로 할 수 있다. 그 때문에, 이 금속 알콕시드를 전구체 원료로서 재이용할 수 있다.
또한, 본 발명에는 다음과 같은 이점이 있다. 시판되고 있는 PZT 졸겔 용액에서는 일반적으로 납 원료로서 아세트산 납이 사용되지만, 아세트산 납은 다른 Ti나 Zr의 알콕시드와 결합하기 어려워 납이 전구체의 망상구조 중에 삽입되기 어렵다. 본 발명에서는, 예를 들면 2가의 폴리카르복실산인 숙신산의 2개의 카르복실기 중, 처음에 산으로서 기능하는 어느 한쪽의 제1 카르복실기의 산성도는 pH＝4.0으로 아세트산의 pH＝4.56보다 작고, 아세트산보다 강한 산이기 때문에, 아세트산 납은 숙신산과 결합한다. 즉, 약산 염＋강산→ 강산 염＋약산이 된다. 또한, 숙신산의 나머지 제2 카르복실기가 다른 MOD 분자 또는 알콕시드와 결합하기 때문에, 지금까지 곤란하였던 Pb의 전구체 망상구조로의 혼입이 용이하다.
B. 이어서, 전구체 조성물의 제조 방법에 대하여 설명한다.
상술한 전구체 조성물은 화학식 AB1 - xCxO3으로 표시되며, A 원소는 적어도 Pb를 포함하고, B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하고, C 원소는 Nb 및 Ta 중 하나 이상을 포함하는 강유전체의 형성에 사용할 수 있다.
전구체 조성물의 제조 방법은 적어도 상기 B 원소 및 상기 C 원소를 포함하는 졸겔 원료로서, 금속 알콕시드의 가수분해·축합물을 포함하는 졸겔 원료와, 폴리카르복실산 또는 폴리카르복실산 에스테르와, 유기 용매를 혼합하여, 상기 폴리카르복실산 또는 상기 폴리카르복실산 에스테르에서 유래되는 폴리카르복실산과 금속 알콕시드와의 에스테르화에 의한 에스테르 결합을 갖는 전구체를 형성하는 것을 포함한다.
이 전구체 조성물은 B 원소가 Zr 및 Ti이고, C 원소가 Nb 또는 Ta인 강유전체의 제조 방법에 유용하다.
도 5 및 도 6에 본 실시 형태의 제조 방법에 있어서의 전구체의 생성 반응을 모식적으로 나타낸다.
전구체의 생성 반응은 크게 나누어 도 5에 나타낸 바와 같은 제1단계의 알콕시기의 치환 반응과, 도 6에 나타낸 바와 같은 제2단계의 에스테르화에 의한 고분자 망상구조의 형성 반응을 포함한다. 도 5 및 도 6에서는 편의적으로 폴리카르복실산 에스테르로서 숙신산 디메틸을 사용하고, 유기 용매로서 n-부탄올을 사용한 예를 나타낸다. 숙신산 디메틸은 비극성이지만 알코올 중에서 해리되어 디카르복 실산이 된다.
제1단계 반응에 있어서는, 도 5에 나타낸 바와 같이, 숙신산 디메틸과 졸겔 원료의 금속 알콕시드와의 에스테르화에 의해 양자는 에스테르 결합된다. 즉, 숙신산 디메틸은 n-부탄올 중에서 해리되고, 한쪽 카르보닐기(제1 카르보닐기)에 양성자가 부가된 상태가 된다. 이 제1 카르보닐기와 금속 알콕시드의 알콕시기의 치환 반응이 일어나 제1 카르복실기가 에스테르화된 반응 생성물과 알코올이 생성된다. 여기서, "에스테르 결합"이란 카르보닐기와 산소 원자와의 결합(-COO-)을 의미한다.
제2단계 반응에 있어서는, 도 6에 나타낸 바와 같이, 제1단계 반응에서 남은 다른 쪽 카르복실기(제2 카르복실기)와 금속 알콕시드의 알콕시기와의 치환 반응이 일어나, 제2 카르복실기가 에스테르화된 반응 생성물과 알코올이 생성된다.
이와 같이, 두 단계의 반응에 의해, 졸겔 원료에 포함되는, 금속 알콕시드의 가수분해·축합물끼리 에스테르 결합한 고분자 망상구조가 얻어진다. 따라서, 이 고분자 망상구조는 상기 망상구조 내에 적절히 질서 있게 에스테르 결합을 갖는다. 한편, 숙신산 디메틸은 두 단계 해리하고, 제1 카르복실기는 제2 카르복실기보다 산해리상수가 크기 때문에, 제1단계 반응은 제2단계 반응보다 반응 속도가 크다. 따라서, 제2단계 반응은 제1단계 반응보다 천천히 진행되게 된다.
본 실시 형태에 있어서, 상술한 에스테르화 반응을 촉진하기 위해서는 다음 방법을 채용할 수 있다.
(a) 반응물의 농도 또는 반응성을 크게 한다. 구체적으로는, 반응계의 온도 를 올림에 따라 폴리카르복실산 또는 폴리카르복실산 에스테르의 해리도를 크게 함으로써 반응성을 높인다. 반응계의 온도는 유기 용매의 비점 등에 의존하지만, 실온보다 높고 유기 용매의 비점보다 낮은 온도인 것이 바람직하다. 반응계의 온도는, 예를 들면 100 ℃ 이하, 바람직하게는 50 내지 100 ℃일 수 있다.
(b) 반응 부생성물을 제거한다. 구체적으로는, 에스테르화와 함께 생성되는 물 및 알코올을 제거함으로써 에스테르화가 추가로 진행된다.
(c) 물리적으로 반응물의 분자 운동을 가속한다. 구체적으로는, 예를 들면 자외선 등의 에너지선을 조사하여 반응물의 반응성을 높인다.
본 실시 형태의 전구체 조성물의 제조 방법에 사용되는 유기 용매는 알코올일 수 있다. 용매로서 알코올을 사용하면, 졸겔 원료와 폴리카르복실산 또는 폴리카르복실산 에스테르 모두를 양호하게 용해시킬 수 있다.
본 실시 형태의 전구체 조성물의 제조 방법에 사용되는 폴리카르복실산 또는 폴리카르복실산 에스테르는 특별히 한정되지 않지만, 2가 이상일 수 있다. 본 실시 형태에 사용하는 폴리카르복실산으로서는 이하의 것을 예시할 수 있다. 3가의 카르복실산으로서는, Trans-아코니트산, 트리메스산, 4가의 카르복실산으로서는, 피로멜리트산, 1,2,3,4-시클로펜탄테트라카르복실산 등을 들 수 있다. 또한, 알코올 중에서 해리하여 폴리카르복실산으로서 기능하는 폴리카르복실산 에스테르로서는, 2가의 숙신산 디메틸, 숙신산 디에틸, 옥살산 디부틸, 말론산 디메틸, 아디프산 디메틸, 말레산 디메틸, 푸마르산 디에틸, 3가의 시트르산 트리부틸, 1,1,2-에탄트리카르복실산 트리에틸, 4가의 1,1,2,2-에탄테트라카르복실산 테트라에틸, 1,2,4-벤젠트리카르복실산 트리메틸 등을 들 수 있다. 이들 폴리카르복실산 에스테르는 알코올 존재하에서 해리하여 폴리카르복실산으로서의 기능을 나타낸다. 이상의 폴리카르복실산 또는 그 에스테르의 예를 도 4a 내지 도 4d에 나타낸다. 또한, 본 실시 형태는 폴리카르복실산을 이용하여 망상구조를 에스테르화로 연결해 가는 데에 특징이 있다. 따라서, 예를 들면 아세트산이나 아세트산 메틸 등의, 모노카르복실산 및 그 에스테르에서는 에스테르 망상구조가 성장하지 않기 때문에, 본 발명에는 포함되지 않는다.
전구체 조성물의 제조 방법에 있어서, 2가의 카르복실산 에스테르는 바람직하게는, 숙신산 에스테르, 말레산 에스테르 및 말론산 에스테르에서 선택되는 1종 이상일 수 있다. 이들 에스테르의 구체예로서는, 숙신산 디메틸, 말레산 디메틸, 말론산 디메틸을 들 수 있다.
상기 폴리카르복실산 에스테르의 분자량은 150 이하일 수 있다. 폴리카르복실산 에스테르의 분자량이 너무 크면 열 처리시에 에스테르가 휘발될 때에 막에 손상을 주기 쉬워 치밀한 막을 얻을 수 없게 될 수 있다.
상기 폴리카르복실산 에스테르는 실온에서 액체일 수 있다. 폴리카르복실산 에스테르가 실온에서 고체이면 액체가 겔화될 수 있다.
전구체 조성물의 제조 방법에 있어서, 상기 졸겔 원료와, 상기 폴리카르복실산 또는 폴리카르복실산 에스테르와, 상기 유기 용매를 혼합할 때에 추가로 금속 카르복실산염을 이용한 졸겔 원료를 포함할 수 있다. 이러한 금속 카르복실산염으로서는, 대표적으로 납의 카르복실산염인 아세트산 납, 또한 도 3에 나타낸 바와 같은 옥틸산 납, 옥틸산 니오븀, 옥틸산 납 니오븀 등을 들 수 있다.
전구체 조성물의 제조 방법에 있어서, 상기 졸겔 원료와, 상기 폴리카르복실산 또는 폴리카르복실산 에스테르와, 상기 유기 용매를 혼합할 때에, 추가로 유기 금속 화합물(MOD 원료)을 사용할 수 있다. 이와 같이, 본 발명의 전구체 조성물의 제조 방법에 있어서는 알콕시드 원료끼리 에스테르 결합할 뿐 아니라, MOD 원료와 알콕시드 원료를 에스테르 결합할 수 있다.
카르복실산과 MOD 원료의 망상구조 형성은 주로 알코올 교환 반응으로 진행된다. 예를 들면, 옥틸산 니오븀의 경우, 카르복실산과 옥틸기 사이에서 반응하고(알코올 교환 반응), R-COO-Nb라는 에스테르화가 진행된다. 이와 같이, 본 실시 형태에서는 MOD 원료를 에스테르화함으로써 MOD 원료와 알콕시드의 축합에 의해 MOD 원료의 분자를 전구체의 망상구조에 결합할 수 있다.
전구체 조성물의 제조 방법에 있어서, 추가로, 금속 알콕시드의 가수분해·축합물을 포함하는 졸겔 원료로서 Si, 또는 Si 및 Ge를 포함하는 졸겔 원료를 사용할 수 있다.
전구체 조성물의 제조 방법에 있어서, PZTN을 얻기 위해서는 상기 졸겔 용액으로서 적어도 PbZrO3용 졸겔 용액, PbTiO3용 졸겔 용액 및 PbNbO3용 졸겔 용액을 혼합한 것을 사용할 수 있다. 예를 들면, PbNbO3 졸겔 용액에 있어서는 옥틸산 납과 옥틸산 니오븀을 혼합하여 형성되며, 양자의 알코올 교환 반응에 의해 도 3과 같은 양상을 보이는 것이다. 또한, PbNbO3 졸겔 용액 대신에 PbTaO3 졸겔 용액을 사용할 수도 있다.
또한, 본 실시 형태의 전구체 조성물의 제조 방법에서는 금속 알콕시드의 가수분해·축합물을 포함하는 졸겔 원료로서 Si, 또는 Si 및 Ge를 포함하는 졸겔 원료를 사용할 수 있다. 이러한 졸겔 용액으로는 PbSiO3용 졸겔 용액을 단독으로 또는 PbSiO3용 졸겔 용액과 PbGeO3용 졸겔 용액 모두를 사용할 수 있다. 이러한 Si나 Ge를 포함하는 졸겔 원료를 사용함으로써 성막시의 온도를 낮게 할 수 있고, 450 ℃ 정도부터 강유전체의 결정화가 가능하다. 즉, 도 7에 나타낸 바와 같이, 결정화 온도 450 ℃에 있어서도 본 발명의 PZTN 강유전체를 나타내는 피크가 보인다.
폴리카르복실산 또는 폴리카르복실산 에스테르의 사용량은 졸겔 원료 및 강유전체의 조성비에 의존하지만, 폴리카르복실산이 결합하는, 예를 들면 PZT 졸겔 원료, PbNb 졸겔 원료, PbSi 졸겔 원료의 합계 몰이온 농도와 폴리카르복실산의 몰이온 농도는 바람직하게는 1≤(폴리카르복실산의 몰이온 농도)/(원료 용액의 총 몰이온 농도), 보다 바람직하게는 1:1로 할 수 있다. 폴리카르복실산의 첨가량은 예를 들면 0.35 몰로 할 수 있다.
폴리카르복실산 또는 폴리카르복실산 에스테르의 첨가량은 결합시키고자 하는 원료 용액의 총 몰수와 같거나 그 이상인 것이 바람직하다. 양자의 몰이온 농도의 비가 1:1일 때 원료 모두가 결합되지만, 에스테르는 산성 용액 중에서 안정적으로 존재하기 때문에, 에스테르를 안정적으로 존재시키기 위해 원료 용액의 총 몰수보다 폴리카르복실산을 많이 넣은 것이 바람직하다. 또한, 여기서, 폴리카르복 실산 또는 폴리카르복실산 에스테르의 몰수란 가수를 말하는 것이다. 즉, 2가의 폴리카르복실산 또는 폴리카르복실산 에스테르이면 1 분자의 폴리카르복실산 또는 폴리카르복실산 에스테르가 2 분자의 원료 분자와 결합될 수 있기 때문에, 2가의 폴리카르복실산 또는 폴리카르복실산 에스테르이면 원료 용액 1 몰에 대하여 폴리카르복실산 또는 폴리카르복실산 에스테르가 0.5 몰 일 때를 1:1이라 말하게 된다. 덧붙여, 폴리카르복실산 또는 폴리카르복실산 에스테르도 처음부터 산이 아니고, 폴리카르복실산의 에스테르를 알코올 중에서 해리시켰을 때 폴리카르복실산이 된다. 이 경우, 첨가하는 알코올의 몰수는 1≤(알코올의 몰수/폴리카르복실산 에스테르의 몰수)인 것이 바람직하다. 모든 폴리카르복실산 에스테르가 충분히 해리하기 위해서는 알코올의 몰수가 많은 쪽이 안정적으로 해리하기 때문이다. 여기서, 알코올의 몰수라는 것도 알코올의 가수로 나눈, 소위 몰이온 농도를 의미한다.
전구체 조성물의 전구체는 복수의 분자 망상구조간에 적절히 에스테르 결합을 갖기 때문에 가역적 반응이 가능하다. 그 때문에, 전구체에 있어서, 도 5에 나타내는 좌측 방향의 반응을 진행시킴으로써, 고분자화된 전구체(고분자 망상구조)를 분해하여 금속 알콕시드의 축합물로 할 수 있다.
본 실시 형태의 전구체 조성물을 이용한 제조 방법에 따르면 이하와 같은 특징을 갖는다.
이 제조 방법에 따르면, 유기 용매 중에서 폴리카르복실산에 의해 졸겔 원료의 금속 알콕시드의 가수분해·축합물(복수의 분자 망상구조)끼리 에스테르 결합에 의해 축중합한 고분자 망상구조가 얻어진다. 따라서, 이 고분자 망상구조에는 상 기 가수분해·축합물에서 유래되는 복수의 분자 망상구조 사이에 적절히 에스테르 결합을 갖는다. 그리고, 에스테르화 반응은 온도 제어 등으로 용이하게 수행할 수 있다.
또한, 이와 같이 본 실시 형태의 전구체 조성물은 복수의 분자 망상구조간에 적절히 에스테르 결합을 갖기 때문에 가역적 반응이 가능하다. 그 때문에, 강유전체층의 성막 후에 남은 조성물에 있어서, 고분자화된 전구체(고분자 망상구조)를 분해하여 금속 알콕시드(또는 그 축합물을 포함하는 분자 망상구조)로 할 수 있다. 이러한 금속 알콕시드(또는 그 축합물을 포함하는 분자 망상구조)는 전구체 원료로서 재이용할 수 있기 때문에 납 등의 유해하다 할 수 있는 물질을 재이용할 수 있어 환경 면에서도 장점이 크다.
본 실시 형태에 있어서는, 상술한 본 실시 형태에 따른 전구체 조성물을 제1 강유전체층(22) 상에 도포한 후 열 처리함으로써 제2 강유전체층(24)을 형성할 수 있다. 도포 방법은 특별히 한정되지 않으며, 공지된 방법, 예를 들면 스핀 도포법, 잉크젯 도포법 등을 사용할 수 있다. 이와 같이 하여 전극층(10) 상에 제1 강유전체층(22) 및 제2 강유전체층(24)을 포함하는 강유전체층(20)을 형성한 후에 스퍼터링법 등으로 추가로 전극층(도시하지 않음)을 형성함으로써 캐패시터를 얻을 수 있다.
본 실시 형태의 제조 방법에 따르면 다음 특징을 갖는다.
본 실시 형태에 따르면, 예를 들면 백금족 금속을 이용한 전극층(10) 상에 우선 기상법인 MOCVD 법에 의해 제1 강유전체층(22)을 형성하고, 상기 제1 강유전 체층(22) 상에 액상법에 의해 제2 강유전체층(24)을 형성함으로써 결정성이 우수한 강유전체층(20)을 형성할 수 있다. 제1 강유전체층(22)은 MOCVD 법으로 형성되기 때문에, 전극층(10)의 결정성 및 평탄성이 좋지 않은 경우라도 매우 양호한 결정성을 갖는다. 그리고, 이 제1 강유전체층(22) 상에 액상법에 의해 제2 강유전체층(24)을 형성함으로써 제1 강유전체층(22)이 시드층(완충층)으로서 기능하여 제2 강유전체층(24)은 에피택셜 성장에 의해 양호한 배향성을 갖는다.
따라서, 본 실시 형태의 제조 방법은 양호한 강유전체층을 얻기 어려운 하지층을 이용한 경우에 특히 유용하다. 예를 들면, 스택형 강유전체 캐패시터를 형성하는 경우, 하부 전극층과 접속되는 텅스텐 플러그의 산화에 의한 팽창을 방지하기 위해 하부 전극층은 다층 구조를 갖는다. 이러한 하부 전극층은, 예를 들면, 텅스텐 플러그측으로부터, 통상, 비정질 도전재층(예를 들면 TiN, TiAlN 등의 질화막)을 형성하고, 상기 비정질 도전재층 상에 강유전체층의 피로를 방지하기 위해 Ir이나 IrOX(비정질)를 포함하는 층이 형성되고, 또한 최상층에 Pt층이 형성되어 구성된다. 이와 같이 스택형 강유전체 캐패시터의 하부 전극층은 Pt층 아래에 물성이 다른 금속층이나 금속 산화물층이 몇층이나 적층되기 때문에 Pt층의 평탄성이나 결정성이 좋지 않다.
그러나, 본 실시 형태의 제조 방법을 이러한 스택형 강유전체 캐패시터의 강유전체층의 형성에 적용함으로써, 액상법만을 이용한 경우에는 얻어지지 않는 양호한 결정성을 갖는 강유전체층(20)을 형성할 수 있다. 본 실시 형태의 제조 방법은 물론 스택형 강유전체 캐패시터와 같은 복잡한 층 구조를 갖지 않는 기체에 있어서도 동일한 특징을 갖는다.
3. 실시예
이하, 본 발명의 실시예에 대하여 설명한다.
(1) 참고예 1
우선, 강유전체층이 형성되는 기체(전극층)의 구조에 따라 강유전체층에 어떠한 차이가 있는지를 검토한 결과에 대하여 설명한다.
도 8은 백금 단층의 플래너형 전극층을 갖는 기체(제1 기체 샘플)의 구조를 나타내고, 도 9는 스택형 강유전체 캐패시터의 하부 전극층(스택형 전극층)을 갖는 기체(제2 기체 샘플)의 구조를 나타낸다.
제1 기체 샘플은 실리콘 기판(11) 상에 절연층인 SiO2층(층간 절연층)(12), TiOX층(13) 및 Pt층(14)이 적층된 구조를 갖는다. 제2 기체 샘플에 있어서는 실리콘 기판(11) 상에 SiO2층(층간 절연층)(12)이 형성되고, SiO2층(12)에는 텅스텐 플러그(15)가 형성되어 있다. 한편, 전극층인 텅스텐 플러그는 실리콘 기판(11) 상에 SiO2층(층간 절연층)(12)을 형성하는 공정, 이 SiO2층(층간 절연층)(12)에 홀을 형성하는 공정 후에 이 홀에 상기 텅스텐 플러그(15)가 형성된다. 이 텅스텐 플러그(15) 및 SiO2층(12) 상에는 비정질 TiAlN층(16), Ir층(17), IrOX층(18) 및 Pt층(19)이 형성되어 있다.
이어서, 제1 및 제2 기체 샘플에 대하여 구한 X선 회절 패턴을 도 10에 나타낸다. 도 10에 있어서, 부호 "a"로 표시한 피크는 제1 기체 샘플 피크이고, 부호 "b"로 표시한 피크는 제2 기체 샘플 피크이다. 도 10으로부터, 플래너형 전극층에서는 Pt(111) 배향이 현저히 보이며, 스택형 전극층에서는 Pt(111) 배향이 플래너형 전극층에 비해 현저히 약하고, 작은 피크가 얻어졌다.
이상의 점에서, 동일 백금층을 전극층의 최상층에 사용했다 하더라도 적층 구조에 따라 그 배향성이 상당히 다름이 판명되었다.
이어서, 제1 기체 샘플 및 제2 기체 샘플 상에 강유전체층을 형성하고, 그 배향성을 조사하였다.
구체적으로는, 제1 기체 샘플 및 제2 기체 샘플의 각각의 Pt층(4, 9)(도 8, 도 9 참조) 상에 다음 방법으로 PZTN층을 형성하였다.
PZTN층은 Pb, Zr, Ti, 및 Nb 중 적어도 하나 이상을 포함하는 제1 내지 제3의 원료 용액과, 폴리카르복실산 에스테르로서의 숙신산 디메틸과, 유기 용매로서의 n-부탄올을 혼합하고, 이들 혼합액에 포함되는 산화물을 열 처리 등에 의해 결정화시켜 얻어졌다. 혼합액은 졸겔 원료와 숙신산 디메틸을 1:1의 비율로 n-부탄올에 용해한 것이다.
제1 원료 용액으로는 PZTN 강유전체상의 구성 금속 원소 중 Pb 및 Zr 에 의한 PbZrO3 페로브스카이트 결정을 형성하기 위한 축중합체를 n-부탄올의 용매에 무수 상태로 용해한 용액을 사용하였다.
제2 원료 용액으로는 PZTN 강유전체상의 구성 금속 원소 중 Pb 및 Ti에 의한 PbTiO3 페로브스카이트 결정을 형성하기 위한 축중합체를 n-부탄올의 용매에 무수 상태로 용해한 용액을 사용하였다.
제3 원료 용액으로는 PZTN 강유전체상의 구성 금속 원소 중 Pb 및 Nb 에 의한 PbNbO3 페로브스카이트 결정을 형성하기 위한 축중합체를 n-부탄올의 용매에 무수 상태로 용해한 용액을 사용하였다.
상기 제1, 제2 및 제3 원료 용액을 이용하여, 예를 들면 PbZr0 .2Ti0 .6Nb0 .2 O3(PZTN)을 포함하는 강유전체층을 형성하는 경우, (제1 원료 용액):(제2 원료 용액):(제3 원료 용액)＝2:6:2의 비로 혼합한다. 또한, 강유전체층의 결정화 온도를 저하시킬 목적으로, 제4 원료 용액으로서 PbSiO3 결정을 형성하기 위한 축중합체를 n-부탄올의 용매에 무수 상태로 용해한 용액을 3 몰％의 비율로 상기 혼합 용액 중에 첨가하였다. 즉, 졸겔 원료로서 상기 제1, 제2, 제3 및 제4 원료 용액의 혼합 용액을 사용함으로써, PZTN의 결정화 온도를 700 ℃ 이하의 온도 범위에서 결정화시키는 것이 가능해진다.
PZTN층은 상술한 용액을 이용하여 다음 방법으로 얻었다.
우선, 실온에서 상기 제1 내지 제4 원료 용액과 숙신산 디메틸을 n-부탄올에 용해하여 용액(전구체 조성물)을 제조하였다. 그리고, 이 용액을 스핀 도포법에 의해 제1 및 제2 기체 샘플 상에 도포하고, 핫 플레이트를 이용하여 150 내지 180 ℃(150 ℃)에서 건조 처리하여 알코올을 제거하였다. 그 후, 핫 플레이트를 이용하여 300 내지 350 ℃(300 ℃)에서 탈지 열처리를 수행하였다. 그 후, 필요에 따라 상기 도포 공정, 건조 처리 공정 및 탈지 열처리를 복수회 수행하여 원하는 막 두께의 도포막을 얻었다. 또한, 결정화 어닐링(소성)에 의해 막 두께 150 ㎚의 PZTN층의 샘플을 얻었다. 결정화를 위한 소성은 산소 분위기 중에서 급속 열적 어닐링(Rapid Thermal Annealing: RTA))을 이용하여 650 내지 700 ℃(700 ℃)에서 수행하였다.
이들 샘플을 이용하여 PZTN의 X선 회절 패턴을 구한 결과, 도 11에 나타내는 결과가 얻어졌다. 도 11로부터, 제1 기체 샘플(플래너형 전극층) 상에 형성된 PZTN층은 부호 "a"로 표시한 피크이며, (111) 배향임이 확인되었다. 이에 반해, 제2 기체 샘플(스택형 전극층) 상에 형성된 PZTN층은 부호 "b"로 표시되는 피크이며, (100) 배향하고 있음이 판명되었다.
이상의 점에서, 동일 Pt층 상에 형성된 PZTN층이더라도 Pt층을 갖는 기체의 구조에 따라 PZTN층의 배향성이 다름이 확인되었다.
(2) 실시예 1
참고예 1의 제2 기체 샘플 상에 우선 MOCVD법을 이용하여 PZT층을 형성하였다.
이어서, 제1 PZT층 상에 참고예 1에서 설명한 것과 동일한 방법에 의해 PZTN층(제2 강유전체층)을 형성하였다. 또한, PZTN층 상에 백금을 포함하는 상부 전극을 스퍼터링법에 의해 형성하여 강유전체 캐패시터 샘플(이하, 이를 "캐패시터 샘 플"이라 함)을 얻었다. 이 캐패시터 샘플에 대하여 히스테리시스 특성을 구한 결과, 도 12에 나타내는 양호한 결과가 얻어졌다.
(3) 비교예 1
MOCVD법을 이용한 PZT층을 형성하지 않은 점 이외에는 실시예 1과 동일하게 하여 캐패시터 샘플을 얻었다. 이 샘플에 대하여 히스테리시스 특성을 구한 결과, 도 13에 나타내는 결과가 얻어졌다. 도 12 및 도 13의 히스테리시스를 비교하면, 실시예 1은 비교예 1에 비해 각형성이 현저히 우수함이 확인되었다.
4. 전자 기기
다음으로, 본 실시 형태의 강유전체층을 포함하는 전자 기기에 대하여 설명한다. 한편, 전자 기기란 후술하는 강유전체 메모리 장치, 압전 소자, 잉크젯식 기록 헤드, 및 잉크젯 프린터를 포함하지만, 이들에 한정되는 것은 아니다.
4.1. 강유전체 메모리 장치
본 실시 형태에서는 반도체 소자의 일례인 강유전체 캐패시터를 포함하는 강유전체 메모리 장치를 예로 들어 설명한다.
도 14(A) 및 도 14(B)는 상기 실시 형태의 제조 방법에 의해 얻어지는 강유전체 캐패시터를 이용한 강유전체 메모리 장치(1000)를 모식적으로 나타내는 도면이다. 한편, 도 14(A)는 강유전체 메모리 장치(1000)의 평면적 형상을 나타내는 것이며, 도 14(B)는 도 14(A)에서의 I-I 단면을 나타내는 것이다.
강유전체 메모리 장치(1000)는 도 14(A)에 나타낸 바와 같이, 메모리 셀 어레이(200)와 주변 회로부(300)를 갖는다. 그리고, 메모리 셀 어레이(200)와 주변 회로부(300)는 다른 층에 형성되어 있다. 또한, 주변 회로부(300)는 메모리 셀 어레이(200)에 대하여 반도체 기판(400) 상의 다른 영역에 배치되어 있다. 또한, 주변 회로부(300)의 구체예로서는, Y 게이트, 감지 증폭기, 입출력 버퍼, X 어드레스 디코더, Y 어드레스 디코더, 또는 어드레스 버퍼를 들 수 있다.
메모리 셀 어레이(200)는 행 선택을 위한 하부 전극(210)(워드선)과, 열 선택을 위한 상부 전극(220)(비트선)이 교차하도록 배열되어 있다. 또한, 하부 전극(210) 및 상부 전극(220)은 복수의 라인형 신호 전극을 포함하는 스트라이프 형상을 갖는다. 또한, 신호 전극은 하부 전극(210)이 비트선, 상부 전극(220)이 워드선이 되도록 형성할 수 있다.
그리고, 도 14(B)에 나타낸 바와 같이, 하부 전극(210)과 상부 전극(220) 사이에는 강유전체층(215)이 배치되어 있다. 메모리 셀 어레이(200)에서는 이 하부 전극(210)과 상부 전극(220)이 교차하는 영역에 있어서 강유전체 캐패시터(230)로서 기능하는 메모리 셀이 구성되어 있다. 강유전체층(215)은 상기 실시 형태에 따른 원료 용액을 이용하여 형성된 막이다. 한편, 강유전체층(215)은 적어도 하부 전극(210)과 상부 전극(220)이 교차하는 영역 사이에 배치되어 있으면 바람직하다.
또한, 강유전체 메모리 장치(1000)는 하부 전극(210), 실시 형태의 강유전체층(215), 및 상부 전극(220)을 덮도록 제2 층간 절연막(430)이 형성되어 있다. 또한, 배선층(450, 460)을 덮도록 제2 층간 절연막(430) 상에 절연성 보호층(440)이 형성되어 있다.
주변 회로부(300)는 도 14(A)에 나타낸 바와 같이, 상기 메모리 셀 어레이 (200)에 대하여 선택적으로 정보의 기록 또는 판독을 수행하기 위한 각종 회로를 포함하며, 예를 들면, 하부 전극(210)을 선택적으로 제어하기 위한 제1 구동 회로(310)와, 상부 전극(220)을 선택적으로 제어하기 위한 제2 구동 회로(320)와, 그 밖에 감지 증폭기 등의 신호 검출 회로(도시 생략)를 포함하여 구성된다.
또한, 주변 회로부(300)는 도 14(B)에 나타낸 바와 같이, 반도체 기판(400) 상에 형성된 MOS 트랜지스터(330)를 포함한다. MOS 트랜지스터(330)는 게이트 절연막(332), 게이트 전극(334), 및 소스/드레인 영역(336)을 갖는다. 각 MOS 트랜지스터(330) 사이는 소자 분리 영역(410)에 의해 분리되어 있다. 이 MOS 트랜지스터(330)가 형성된 반도체 기판(400) 상에는 제1 층간 절연막(420)이 형성되어 있다. 그리고, 주변 회로부(300)와 메모리 셀 어레이(200)는 배선층(51)에 의해 전기적으로 접속되어 있다.
이 강유전체 메모리 장치(1000)에 있어서, 강유전체 캐패시터(230)는 저온에서 결정화가 가능한 강유전체층(215)을 갖는다. 그 때문에, 주변 회로부(300)를 구성하는 MOS 트랜지스터(330) 등을 열화시키지 않고, 강유전체 메모리(1000) 장치를 제조할 수 있다는 이점을 갖는다. 또한, 이 강유전체 캐패시터(230)는 양호한 히스테리시스 특성을 갖기 때문에, 신뢰성이 높은 강유전체 메모리 장치(1000)를 제공할 수 있다.
도 15에는 반도체 장치의 다른 예로서 1T1C형 강유전체 메모리 장치(500)의 구조도를 나타낸다. 도 16은 강유전체 메모리 장치(500)의 등가 회로도이다.
강유전체 메모리 장치(500)는, 도 15에 나타낸 바와 같이, 하부 전극(501), 플레이트선에 접속되는 상부 전극(502), 및 실시 형태의 강유전체층(503)을 포함하는 캐패시터(504)(1C)와, 소스/드레인 전극의 한쪽이 데이터선(505)에 접속되고, 워드선에 접속되는 게이트 전극(506)을 갖는 스위치용 트랜지스터 소자(507)(1T)를 포함하는 DRAM과 매우 닮은 구조의 메모리 소자이다. 1T1C형 메모리는 기록 및 판독을 100 ns 이하로 고속으로 수행할 수 있고, 또한 기록한 데이터는 휘발되지 않기 때문에 SRAM의 치환 등에 유망하다.
본 실시 형태의 반도체 장치에 따르면, 상기 실시 형태의 강유전체층을 이용하여 형성되어 있기 때문에, 저온에서 강유전체층을 결정화할 수 있고, MOS 트랜지스터 등의 반도체 소자와의 혼재를 실현할 수 있다. 본 실시 형태의 반도체 장치는 상술한 것에 한정되지 않고, 2T2C형 강유전체 메모리 장치 등에도 적용할 수 있다.
4.2. 압전 소자
다음으로 실시 형태의 강유전체층을 압전 소자에 적용한 예에 대하여 설명한다.
도 17은 본 발명의 제조 방법에 의해 형성된 강유전체층을 갖는 압전 소자(1)를 나타내는 단면도이다. 이 압전 소자(1)는 기판(2)과, 기판(2) 상에 형성된 하부 전극(3)과, 하부 전극(3) 상에 형성된 압전체막(실시 형태의 강유전체층)(4)과, 압전체막(4) 상에 형성된 상부 전극(5)을 포함하고 있다.
기판(2)은, 예를 들면 실리콘 기판을 사용할 수 있다. 본 실시 형태에 있어서, 기판(2)에는 (110) 배향의 단결정 실리콘 기판을 사용하고 있다. 한편, 기판 (2)로서는 (100) 배향의 단결정 실리콘 기판 또는 (111) 배향의 단결정 실리콘 기판 등도 사용할 수 있다. 또한, 기판(2)로서는 실리콘 기판의 표면에 열산화막 또는 자연 산화막 등의 비정질 산화 실리콘막을 형성한 것도 사용할 수 있다. 기판(2)은 가공됨으로써, 후술하는 바와 같이 잉크젯식 기록 헤드(50)에 있어서 잉크 캐비티(521)를 형성하게 된다(도 18 참조).
하부 전극(3)은 압전체막(4)에 전압을 인가하기 위한 한쪽 전극이다. 하부 전극(3)은, 예를 들면, 압전체막(4)과 동일 평면 형상으로 형성될 수 있다. 또한, 후술하는 잉크젯식 기록 헤드(50)(도 18 참조)에 복수의 압전 소자(1)가 형성되는 경우, 하부 전극(3)은 각 압전 소자(1)에 공통 전극으로서 기능하도록 형성될 수도 있다. 하부 전극(3)의 막 두께는 예를 들면 100 ㎚ 내지 200 ㎚ 정도로 형성되어 있다.
하부 전극(3) 및 상부 전극(5)은 예를 들면 스퍼터링법 또는 진공 증착법 등에 의해 형성할 수 있다. 하부 전극(3) 및 상부 전극(5)은 예를 들면 Pt(백금)을 포함한다. 한편, 하부 전극(3) 및 상부 전극(5)의 재료는 Pt에 한정되지 않고, 예를 들면, Ir(이리듐), IrOx(산화 이리듐), Ti(티타늄), 또는 SrRuO3 등을 사용할 수 있다.
본 실시 형태의 압전 소자에 따르면, 상기 실시 형태의 강유전체층을 이용하여 형성되어 있기 때문에 저온에서 압전체막을 결정화할 수 있어 다른 반도체 소자와의 혼재를 실현할 수 있다.
4.3. 잉크젯식 기록 헤드 및 잉크젯 프린터
다음으로, 상술한 압전 소자가 압전 액츄에이터로서 기능하는 잉크젯식 기록 헤드 및 이 잉크젯식 기록 헤드를 갖는 잉크젯 프린터에 대하여 설명한다. 이하의 설명에서는 잉크젯식 기록 헤드에 대하여 설명한 후에 잉크젯 프린터에 대하여 설명한다. 도 18은 본 실시 형태에 따른 잉크젯식 기록 헤드의 개략 구성을 나타내는 측단면도이고, 도 19는 이 잉크젯식 기록 헤드의 분해 사시도이며, 통상적으로 사용되는 상태와는 상하 반대로 나타낸 것이다. 또한, 도 20에는 본 실시 형태에 따른 잉크젯식 기록 헤드를 갖는 잉크젯 프린터(700)를 나타낸다.
4.3.1. 잉크젯식 기록 헤드
도 18에 나타낸 바와 같이, 잉크젯식 기록 헤드(50)는 헤드 본체(기체)(57)와 헤드 본체(57) 상에 형성되는 압전부(54)를 포함한다. 압전부(54)에는 도 17에 나타내는 압전 소자(1)가 설치되고, 압전 소자(1)는 하부 전극(3), 압전체막(실시 형태의 강유전체층)(4) 및 상부 전극(5)이 순서대로 적층되어 구성되어 있다. 압전체막(4)은 1.의 항에서 설명한 원료 용액을 이용하여 형성된 막이다. 잉크젯식 기록 헤드에 있어서, 압전부(54)는 압전 액츄에이터로서 기능한다.
잉크젯식 기록 헤드(50)는 노즐판(51)과, 잉크실 기판(52)과, 탄성막(55)과, 탄성막(55)에 접합된 압전부(54)를 포함하며, 이들이 케이스(56)에 수납되어 구성되어 있다. 한편, 이 잉크젯식 기록 헤드(50)는 온 디맨드(on-demand)형 피에조 제트식 헤드를 구성하고 있다.
노즐판(51)은, 예를 들면 스테인레스제의 압연 플레이트 등으로 구성된 것으 로, 잉크 방울을 토출하기 위한 다수의 노즐(511)을 일렬로 형성한 것이다. 이들 노즐(511) 간의 피치는 인쇄 정밀도에 따라 적절히 설정되어 있다.
노즐판(51)에는 잉크실 기판(52)이 고착(고정)되어 있다. 잉크실 기판(52)은 노즐판(51), 측벽(격벽)(522), 및 탄성막(55)에 의해, 복수의 캐비티(잉크 캐비티)(521)와, 리저버(523)와, 공급구(524)를 구획 형성한 것이다. 리저버(523)는 잉크 카트리지(도시하지 않음)로부터 공급되는 잉크를 일시적으로 저류한다. 공급구(524)에 의해 리저버(523)로부터 각 캐비티(521)에 잉크가 공급된다.
캐비티(521)는 도 18 및 도 19에 나타낸 바와 같이, 각 노즐(511)에 대응하여 배치되어 있다. 캐비티(521)는 탄성막(55)의 진동에 의해 각각 용적을 바꿀 수 있도록 되어 있다. 캐비티(521)는 이 용적 변화에 의해 잉크를 토출하도록 구성되어 있다.
잉크실 기판(52)을 얻기 위한 모재로서는 (110) 배향의 실리콘 단결정 기판이 사용되고 있다. 이 (110) 배향의 실리콘 단결정 기판은 이방성 에칭에 적합하기 때문에 잉크실 기판(52)을 용이하면서 확실하게 형성할 수 있다. 한편, 이러한 실리콘 단결정 기판은 탄성막(55)의 형성면이 (110) 면이 되도록 하여 사용되고 있다.
잉크실 기판(52)의 노즐판(51)과 반대되는 측에는 탄성막(55)이 배치되어 있다. 또한, 탄성막(55)의 잉크실 기판(52)과 반대되는 측에는 복수의 압전부(54)가 설치되어 있다. 탄성막(55)의 소정 위치에는 도 19에 나타낸 바와 같이 탄성막(55)의 두께 방향으로 관통하여 연통 구멍(531)이 형성되어 있다. 연통 구멍(531) 에 의해 잉크 카트리지로부터 리저버(523)로의 잉크의 공급이 이루어진다.
각 압전 소자부는 압전 소자 구동 회로(도시하지 않음)에 전기적으로 접속되고, 압전 소자 구동 회로의 신호에 기초하여 작동(진동, 변형)하도록 구성되어 있다. 즉, 각 압전부(54)는 각각 진동원(헤드 액츄에이터)으로서 기능한다. 탄성막(55)은 압전부(54)의 진동(편향)에 의해 진동하며, 캐비티(521)의 내부 압력을 순간적으로 높이도록 기능한다.
한편, 상기에서는 잉크를 토출하는 잉크젯식 기록 헤드를 일례로서 설명했지만, 본 실시 형태는 압전 소자를 이용한 액체 분사 헤드 및 액체 분사 장치전반을 대상으로 한 것이다. 액체 분사 헤드로서는, 예를 들면, 프린터 등의 화상 인쇄 장치에 사용되는 기록 헤드, 액정 디스플레이 등의 컬러 필터의 제조에 사용되는 색재 분사 헤드, 유기 EL 디스플레이, FED(면발광 디스플레이) 등의 전극 형성에 사용되는 전극 재료 분사 헤드, 바이오칩 제조에 사용되는 생체유기물 분사 헤드 등을 들 수 있다.
또한, 본 실시 형태에 따른 압전 소자는 상술한 적용예에 한정되는 것은 아니며, 압전 펌프, 표면 탄성파 소자, 박막 압전 공진자, 주파수 필터, 발진기(예를 들면, 전압 제어 SAW 발진기) 등 다양한 형태에 적용할 수 있다.
이상, 본 발명의 실시 형태에 대하여 설명했지만, 본 발명은 이들에 한정되지 않고, 본 발명의 요지의 범위내에서 각종 형태를 취할 수 있다.
본 발명의 강유전체층의 제조 방법에 의하면 양호한 배향성을 갖는 강유전체 층을 얻을 수 있다. 또한, 이러한 강유전체층을 이용하여 반도체 장치, 압전 소자 등의 형성에서 저온에서 강유전체층을 결정화할 수 있어 다른 반도체 장치와 혼재시킬 수 있다.

Claims (11)

  1. 기체(基體)의 상측에 기상법에 의해 제1 강유전체층을 형성하는 공정 및,
    상기 제1 강유전체층의 상측에 액상법에 의해 제2 강유전체층을 형성하는 공정을 포함하고,
    상기 제2 강유전체층은 화학식 AB1-xCxO3으로 표시되는 강유전체를 포함하며,
    A 원소는 적어도 Pb를 포함하고,
    B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하고,
    C 원소는 Nb 및 Ta 중 하나 이상을 포함하고,
    x는 0.05 이상 1 미만이며,
    상기 제2 강유전체층을 형성하기 위한 상기 액상법에는 전구체 조성물이 사용되고,
    상기 전구체 조성물은, 적어도 상기 B 원소 및 상기 C 원소를 포함하는 졸겔 원료로서 금속 알콕시드의 가수분해 축합물을 포함하는 졸겔 원료, 폴리카르복실산 또는 폴리카르복실산 에스테르, 및 유기용매를 혼합하여 얻어지며,
    상기 전구체는 상기 폴리카르복실산 또는 상기 폴리카르복실산 에스테르에서 유래한 폴리카르복실산과 금속 알콕시드와의 에스테르화에 의한 에스테르 결합을 가지는 것인, 강유전체층의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 강유전체층을 형성하는 공정 전에, 상기 기체의 상측에 절연층을 형성하는 공정, 상기 절연층에 홀을 형성하는 공정, 및 상기 홀에 전극층을 형성하는 공정을 포함하며,
    상기 제1 강유전체층이 상기 전극층 상에 형성되는 강유전체층의 제조 방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 제2 강유전체층은 0.1≤x≤0.3의 범위에서 Nb를 포함하는 것인 강유전체층의 제조 방법.
  6. 제1항에 있어서,
    상기 제2 강유전체층은 0.5 몰％ 이상의 Si, 또는 Si 및 Ge를 추가로 포함하는 것인 강유전체층의 제조 방법.
  7. 제1항에 있어서,
    상기 기상법이 MOCVD(Metalorganic Chemical Vapor Deposition)법인 강유전체층의 제조 방법.
  8. 기체의 상측에 제1 전극층을 형성하는 공정,
    상기 제1 전극층의 상측에 기상법에 의해 제1 강유전체층을 형성하는 공정,
    상기 제1 강유전체층의 상측에 액상법에 의해 제2 강유전체층을 형성하는 공정, 및
    상기 제2 강유전체층의 상측에 제2 전극층을 형성하는 공정을 포함하고,
    상기 제2 강유전체층은 화학식 AB1-xCxO3으로 표시되는 강유전체를 포함하며,
    A 원소는 적어도 Pb를 포함하고,
    B 원소는 Zr, Ti, V, W 및 Hf 중 하나 이상을 포함하고,
    C 원소는 Nb 및 Ta 중 하나 이상을 포함하고,
    x는 0.05 이상 1 미만이며,
    상기 제2 강유전체층을 형성하기 위한 상기 액상법에는 전구체 조성물이 사용되고,
    상기 전구체 조성물은, 적어도 상기 B 원소 및 상기 C 원소를 포함하는 졸겔 원료로서 금속 알콕시드의 가수분해 축합물을 포함하는 졸겔 원료, 폴리카르복실산 또는 폴리카르복실산 에스테르, 및 유기용매를 혼합하여 얻어지며,
    상기 전구체는 상기 폴리카르복실산 또는 상기 폴리카르복실산 에스테르에서 유래한 폴리카르복실산과 금속 알콕시드와의 에스테르화에 의한 에스테르 결합을 가지는 것인, 전자 기기의 제조 방법.
  9. 제8항에 있어서,
    상기 기상법이 MOCVD(Metalorganic Chemical Vapor Deposition)법인 전자 기기의 제조 방법.
  10. 제1항에 있어서, 상기 B 원소는 Zr 및 Ti 이고, 상기 C원소는 Nb인, 강유전체층의 제조방법.
  11. 제10항에 있어서, 상기 제1 강유전체층은 Pb(Zr,Ti)O3를 포함하는 것인, 강유전체층의 제조방법.
KR20060049335A 2005-06-02 2006-06-01 강유전체층의 제조 방법 및 전자 기기의 제조 방법 KR100849754B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005162542A JP4257537B2 (ja) 2005-06-02 2005-06-02 強誘電体層の製造方法、電子機器の製造方法、強誘電体メモリ装置の製造方法、圧電素子の製造方法、およびインクジェット式記録ヘッドの製造方法
JPJP-P-2005-00162542 2005-06-02

Publications (2)

Publication Number Publication Date
KR20060125583A KR20060125583A (ko) 2006-12-06
KR100849754B1 true KR100849754B1 (ko) 2008-07-31

Family

ID=36942007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060049335A KR100849754B1 (ko) 2005-06-02 2006-06-01 강유전체층의 제조 방법 및 전자 기기의 제조 방법

Country Status (5)

Country Link
US (1) US7718487B2 (ko)
EP (1) EP1729333A3 (ko)
JP (1) JP4257537B2 (ko)
KR (1) KR100849754B1 (ko)
CN (1) CN1873926B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5040231B2 (ja) * 2006-09-21 2012-10-03 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4535076B2 (ja) 2007-03-14 2010-09-01 セイコーエプソン株式会社 強誘電体キャパシタとその製造方法
JP2009076571A (ja) * 2007-09-19 2009-04-09 Seiko Epson Corp 強誘電体キャパシタとその製造方法、及び強誘電体メモリ装置
JP2009117768A (ja) * 2007-11-09 2009-05-28 Toshiba Corp 半導体記憶装置およびその製造方法
JP2009170695A (ja) * 2008-01-17 2009-07-30 Seiko Epson Corp 強誘電体メモリの製造方法
JP2009252786A (ja) * 2008-04-01 2009-10-29 Seiko Epson Corp 酸化物原料溶液、酸化物膜、圧電素子、酸化物膜の形成方法および圧電素子の製造方法
JPWO2010137448A1 (ja) * 2009-05-29 2012-11-12 三洋電機株式会社 積層構造体及びその製造方法
KR101740692B1 (ko) * 2009-09-30 2017-05-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치용 전극의 제작 방법 및 축전 장치의 제작 방법
JP5269112B2 (ja) * 2011-01-24 2013-08-21 ラピスセミコンダクタ株式会社 アモルファス膜を備える半導体装置、及び半導体装置の製造方法
US20130224948A1 (en) * 2012-02-28 2013-08-29 Globalfoundries Inc. Methods for deposition of tungsten in the fabrication of an integrated circuit
US11121139B2 (en) * 2017-11-16 2021-09-14 International Business Machines Corporation Hafnium oxide and zirconium oxide based ferroelectric devices with textured iridium bottom electrodes
CN110601673B (zh) * 2019-08-12 2021-08-13 清华大学 基于铪系铁电薄膜的声表面波器件及薄膜体声波器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978207A (en) 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
KR20040001901A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법
JP2005100660A (ja) * 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
US6120846A (en) * 1997-12-23 2000-09-19 Advanced Technology Materials, Inc. Method for the selective deposition of bismuth based ferroelectric thin films by chemical vapor deposition
KR100279297B1 (ko) * 1998-06-20 2001-02-01 윤종용 반도체 장치 및 그의 제조 방법
CA2343129A1 (en) 1998-09-24 2000-03-30 University Of Maryland Ferroelectric thin films of reduced tetragonality
US6358811B1 (en) * 1998-11-05 2002-03-19 Bae Yeon Kim Method for forming a stoichiometric ferroelectric and/or dielectric thin film layer containing lead or bismuth on an electrode
CN1267654A (zh) 2000-04-06 2000-09-27 中国科学院上海技术物理研究所 锆钛酸铅铁电薄膜材料的制备方法
US6376259B1 (en) * 2001-03-21 2002-04-23 Ramtron International Corporation Method for manufacturing a ferroelectric memory cell including co-annealing
JP4825373B2 (ja) * 2001-08-14 2011-11-30 ローム株式会社 強誘電体薄膜の製造方法およびこれを用いた強誘電体メモリの製造方法
US6664116B2 (en) 2001-12-12 2003-12-16 Sharp Laboratories Of America, Inc. Seed layer processes for MOCVD of ferroelectric thin films on high-k gate oxides
JP4578774B2 (ja) * 2003-01-08 2010-11-10 富士通株式会社 強誘電体キャパシタの製造方法
JP2004311924A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2004296919A (ja) 2003-03-27 2004-10-21 Seiko Epson Corp キャパシタ製造方法、メモリ装置、及び電子機器
JP3849783B2 (ja) * 2003-03-27 2006-11-22 セイコーエプソン株式会社 強誘電体層の製造方法
JP2005057065A (ja) 2003-08-05 2005-03-03 Seiko Epson Corp 単純マトリクス型強誘電体記憶装置並びにその設計方法及び検査方法
JP4709544B2 (ja) 2004-05-31 2011-06-22 セイコーエプソン株式会社 前駆体組成物、前駆体組成物の製造方法、強誘電体膜の製造方法、圧電素子、半導体装置、圧電アクチュエータ、インクジェット式記録ヘッド、およびインクジェットプリンタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978207A (en) 1996-10-30 1999-11-02 The Research Foundation Of The State University Of New York Thin film capacitor
KR20040001901A (ko) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 강유전체 메모리 소자 및 그 제조 방법
JP2005100660A (ja) * 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
KR20040070564A (ko) * 2003-02-04 2004-08-11 삼성전자주식회사 강유전체 커패시터 및 그 제조방법

Also Published As

Publication number Publication date
US7718487B2 (en) 2010-05-18
EP1729333A2 (en) 2006-12-06
EP1729333A3 (en) 2008-01-23
JP2006339420A (ja) 2006-12-14
JP4257537B2 (ja) 2009-04-22
US20060275930A1 (en) 2006-12-07
CN1873926A (zh) 2006-12-06
CN1873926B (zh) 2010-12-22
KR20060125583A (ko) 2006-12-06

Similar Documents

Publication Publication Date Title
KR100849754B1 (ko) 강유전체층의 제조 방법 및 전자 기기의 제조 방법
KR100698423B1 (ko) 전구체 조성물, 강유전체막의 제조 방법, 압전 소자, 반도체 장치, 압전 액츄에이터, 잉크제트식 기록 헤드, 및 잉크제트 프린터
JP4553137B2 (ja) 複合酸化物積層体の製造方法
KR100720630B1 (ko) 전구체 조성물, 잉크젯 도포용 잉크, 강유전체 막의 제조 방법, 압전 소자, 반도체 장치, 압전 액튜에이터, 잉크젯식 기록 헤드, 및 잉크젯 프린터
KR100683599B1 (ko) 강유전체막, 강유전체막의 제조 방법, 강유전체 캐패시터및 강유전체 메모리
KR100932573B1 (ko) 강유전체 캐패시터, 강유전체 캐패시터의 제조 방법, 및강유전체 메모리
US20050218437A1 (en) Raw material solution, ferroelectric film, method for manufacturing ferroelectric film, piezoelectric element, piezoelectric actuator, ink jet recording head, and ink jet printer
JP3847689B2 (ja) バリウム含有ルテニウム酸ストロンチウム電極を用いた圧電体素子、薄膜キャパシタおよびこれらの製造方法並びに該圧電体素子を用いたインクジェット式記録ヘッド
JP4803401B2 (ja) 強誘電体膜の製造方法
JP2010187003A (ja) 前駆体組成物および圧電素子の製造方法
JP5381614B2 (ja) 複合酸化物積層体、複合酸化物積層体の製造方法、デバイス
CN100442455C (zh) 前驱体组合物及制造方法、强电介质膜的制造方法及应用

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140716

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150630

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee